[go: up one dir, main page]

JP2004022901A - 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器 - Google Patents

光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器 Download PDF

Info

Publication number
JP2004022901A
JP2004022901A JP2002177489A JP2002177489A JP2004022901A JP 2004022901 A JP2004022901 A JP 2004022901A JP 2002177489 A JP2002177489 A JP 2002177489A JP 2002177489 A JP2002177489 A JP 2002177489A JP 2004022901 A JP2004022901 A JP 2004022901A
Authority
JP
Japan
Prior art keywords
integrated circuit
optical interconnection
optical
light
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002177489A
Other languages
English (en)
Inventor
Takayuki Kondo
近藤　貴幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002177489A priority Critical patent/JP2004022901A/ja
Priority to US10/460,389 priority patent/US6858872B2/en
Priority to CNB031491189A priority patent/CN100438027C/zh
Publication of JP2004022901A publication Critical patent/JP2004022901A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/221—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction
    • H10F30/2215—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction the devices comprising active layers made of only Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Lasers (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】集積回路間の信号伝送速度を高速化することができる光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器を提供する。
【解決手段】複数の集積回路チップ１，２，３と、各集積回路チップ１，２，３にそれぞれ接着されたものであって微小タイル状素子として形成された発光素子であるＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４と、各集積回路チップ１，２，３にそれぞれ接着されたものであって微小タイル状素子として形成されたものであり前記発光素子から出射された光を検出する受光素子であるフォトディテクタＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’とを有することを特徴とする。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）又は高電子移動度トランジスタ（ＨＥＭＴ）などを設けたり、液晶ディスプレイ（ＬＣＤ）の各画素の薄膜トランジスタ（ＴＦＴ）の代わりに微小シリコントランジスタをガラス基板へ貼り付けるというような、半導体素子を材質の異なる基板上に形成する技術が考えられている。
【０００３】
このような材質の異なる半導体を有する集積回路としては、オプトエレクトロニクス集積回路（ＯＥＩＣ）が挙げられる。オプトエレクトロニクス集積回路は、光による入出力手段を備えた集積回路である。集積回路内での信号処理は電気信号を用いて行うが、集積回路の外との入出力は光信号を用いて行う。
【０００４】
【発明が解決しようとする課題】
ところで、コンピュータでは、集積回路の内部構造の微細化により、ＣＰＵ内部の動作速度（動作クロック）が年々向上している。しかし、バスにおける信号伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおける信号伝達を光信号で行うことができれば、コンピュータの処理速度の限界を著しく高めることが可能となる。これを実現するためには、シリコンで作られる集積回路に微小な発光・受光素子を内蔵させる必要がある。
【０００５】
しかしながら、シリコンは、間接遷移型半導体であるため発光することができない。そこで、シリコンと、シリコンとは別の半導体発光素子とを組み合わせて集積回路を構成することが必要となる。
ここで、半導体発光素子として有望であるものは、ガリウム・ヒ素（ＧａＡｓ）などの化合物半導体からなる面発光レーザ（ＶＣＳＥＬ）である。しかし、面発光レーザは、シリコンと格子整合しないため、エピタキシーなどの半導体プロセスによって直接にシリコン集積回路上に形成することが非常に困難である。
通常、面発光レーザは、ガリウム・ヒ素基板上に形成される。そこで、ガリウム・ヒ素基板上の面発光レーザをチップ化して、このチップを機械的にシリコン集積回路基板に実装することで、電気信号伝達回路と光信号伝達回路を融合する方法が考えられている。
【０００６】
一方、集積回路が形成される半導体基板の面積を無駄にしないためにも、また、融合後の取扱いのし易さのためにも、集積回路上における面発光レーザ素子のチップサイズは可能な限り小さいことが望ましい。できればモノリシックで集積回路を形成した場合と同じ程度の寸法＝（厚さ数μｍ×面積数十μｍ角）にしたい。しかし、従来の半導体実装技術では、ハンドリングできるチップサイズが（厚さ数十μｍ×面積数百μｍ角）以上のサイズとなっている。
【０００７】
これらに対して、第１の先行文献（雑誌、「エレクトロニクス」、２０００年１０月号、３７頁〜４０頁）及び第２の先行文献（雑誌、「電子情報通信学会論文誌」、２００１／９、Ｖｏｌ．Ｊ８４−Ｃ．Ｎｏ９）に記載されている技術がある。これらの先行文献の技術は、先ず、基板を研磨することで除去し、半導体素子となる極表層の機能層（数μｍ）だけを別の保持基板へ転写してハンドリング及びフォトリソグラフィ技術で所望の大きさに整形し、最終基板へ接合するものである。これで、最終基板の所望の位置に目的の半導体素子となる厚さ数μｍの半導体層（機能層）が形成される。これを通常の半導体プロセスで加工し、電極などを付けて完成させる。
【０００８】
これら第１及び第２の先行文献の技術の問題点は、半導体基板を研磨によって除去するので、剛体の保持基板が必要になる点である。そのため最終基板への接合を全面一括で行うことが必要となる。つまり、接合する前に最終的に必要となる部分以外の半導体膜を全て除去しておかなければならず、非常に無駄が多くなってしまう。また、接合される部分は機能層にすぎないので、接合後に半導体プロセスを施す必要がある。したがって、目的の半導体素子の配置密度があまり大きくない場合などは、最終基板ごと処理することで極めて無駄が多くなる。
【０００９】
本発明は、上記事情に鑑みてなされたもので、集積回路間の信号伝送速度を高速化することができる光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器の提供を目的とする。
【００１０】
また、本発明は、高速な信号伝送速度を持つ集積回路を簡易且つコンパクトに低コストで製造することができる光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器の提供を目的とする。
【００１１】
【課題を解決するための手段】
上記した目的を達成するために本発明の光インターコネクション集積回路は、少なくとも２つの集積回路チップと、前記集積回路チップにそれぞれ少なくとも１つ接着された微小タイル状素子と、前記微小タイル状素子の少なくとも１つに設けられた発光素子と、前記微小タイル状素子の少なくとも１つに設けられたものであって前記発光素子から出射された光を検出する受光素子とを有することを特徴とする。
本発明によれば、ある集積回路チップに設けられた発光素子から出射された光を他の集積回路チップに設けられた受光素子が検出するので、発光素子を通信信号で駆動することで、集積回路チップ間において光通信信号を送受信することができ、集積回路チップ間の信号伝送速度を高速化することができる。
また、送受信手段となる発光素子及び受光素子を微小タイル状素子に設けているので、送受信手段をコンパクトにすることができ、集積回路チップ間で高速に信号を送受信する光インターコネクション集積回路を簡易に且つコンパクトに低コストで製造することができる。
【００１２】
また、本発明の光インターコネクション集積回路は、前記微小タイル状素子が前記集積回路チップにおける所望の位置に接着されていることが好ましい。
本発明によれば、微小タイル状素子は非常に小さいものであり、その微小タイル状素子は接着により集積回路チップに配置されるので、微小タイル状素子を集積回路チップの周縁部位に限らず、集積回路の中の任意の位置に配置することができる。
【００１３】
また、本発明の光インターコネクション集積回路は、前記発光素子が光信号を出射するものであり、前記受光素子が前記発光素子から出射された光信号を受信するものであることが好ましい。
本発明によれば、ある集積回路チップに設けられた発光素子から出射された光信号を他の集積回路チップに設けられた受光素子が検出するので、集積回路チップ間において光信号を送受信することができ、集積回路チップ間の信号伝送速度を高速化することができる。
【００１４】
また、本発明の光インターコネクション集積回路は、前記発光素子が前記集積回路チップの一つである第１集積回路チップに接着された微小タイル状素子に設けられたものであり、前記受光素子は、前記集積回路チップの一つである第２集積回路チップに接着された微小タイル状素子に設けられたものであることが好ましい。
本発明によれば、第１集積回路チップに接着された微小タイル状素子に設けられた発光素子から出射された光信号を、第２集積回路チップに接着された微小タイル状素子に設けられた受光素子が検出するので、集積回路チップ間において光信号を送受信することができ、集積回路チップ間の信号伝送速度を高速化することができる。
【００１５】
また、本発明の光インターコネクション集積回路は、前記第１集積回路チップが前記発光素子又は受光素子を少なくとも２つ有し、前記第２集積回路チップが前記発光素子又は受光素子を少なくとも２つ有し、前記第１集積回路チップと第２集積回路チップは、前記発光素子と受光素子からなる少なくとも２組の信号送受信手段を有することが好ましい。
本発明によれば、第１集積回路チップに設けられた複数の発光素子又は受光素子と、第２集積回路チップに設けられた複数の発光素子又は受光素子とで、複数組の信号送受信手段を形成することができ、その複数組の信号送受信手段により同時（並列）に信号を送受信することができる光バスを形成することができる。したがって、本発明によれば、集積回路チップ間の信号伝送速度をさらに高速化することができる。
また、本発明によれば、光バスをなす複数の発光素子及び受光素子を微小タイル素子で形成しているので、１つの集積回路チップに設けられた複数の発光素子及び受光素子相互の間隔を極めて狭くすることができ、さらにコンパクトで高速な光インターコネクション集積回路を構成することができる。
【００１６】
また、本発明の光インターコネクション集積回路は、前記２組の信号送受信手段が前記第１集積回路チップと第２集積回路チップ間の双方向通信手段として機能するものであることが好ましい。
本発明によれば、集積回路チップ間において双方向に通信することができる高速でコンパクトな光インターコネクション集積回路を構成することができる。
【００１７】
また、本発明の光インターコネクション集積回路は、前記少なくとも２組の信号送受信手段が、前記第１集積回路チップと第２集積回路チップ間において、複数の光信号を並列に伝送する光バスをなすものであることが好ましい。
本発明によれば、集積回路チップ間における高速でコンパクトな信号伝送手段となる光バスを有する光インターコネクション集積回路を構成することができる。
【００１８】
また、本発明の光インターコネクション集積回路は、前記第１集積回路チップの発光素子の発光中心軸と、前記第２集積回路チップの受光素子の受光中心軸とが略同一直線上に位置するように、該発光素子及び受光素子が配置されていることが好ましい。
本発明によれば、第１集積回路チップの発光素子から出射された光が第２集積回路チップの受光素子に入射することとなるので、集積回路チップ間において光信号を良好に送受信することができ、集積回路チップ間の信号伝送速度を高速化することができる。
【００１９】
また、本発明の光インターコネクション集積回路は、前記光バスにおける複数の光信号がそれぞれ波長が異なる光からなることが好ましい。
本発明によれば、光バスにおける複数の光信号がそれぞれ波長が異なる光を用いているので、発光素子と受光素子を１組とした複数組の光信号送受信手段を極めて接近して配置しても、迷光などによる混信を防ぐことが可能となり、さらに光インターコネクション集積回路をコンパクトにすることができる。
【００２０】
また、本発明の光インターコネクション集積回路は、前記発光素子が面発光レーザであることが好ましい。
本発明によれば、面発光レーザにより、さらに通信速度を高速化することができるとともに、多層構造に積層した複数の集積回路チップを透過するレーザ光の出射手段（送信手段）を容易に形成することができる。
【００２１】
また、本発明の光インターコネクション集積回路は、前記受光素子が波長選択性を有することが好ましい。
本発明によれば、波長選択性を有する受光素子（フォトディテクタ）を用いることで、迷光などによる混信をさらに高度に防ぐことが可能となり、さらに光インターコネクション集積回路をコンパクト化することができる。
【００２２】
また、本発明の光インターコネクション集積回路は、前記発光素子が波長１．１マイクロメートル以上の光を出射するものであることが好ましい。
本発明によれば、集積回路チップをシリコン半導体で形成した場合に、そのシリコン半導体を発光素子から出射された光が透過することができるので、複数の集積回路チップを積層構造に重ねて、集積回路チップを透過する光信号を用いて各集積回路チップ間において良好に信号伝送することができる。
【００２３】
また、本発明の光インターコネクション集積回路は、前記発光素子から出射された光が少なくとも１つの前記集積回路チップを透過してから前記受光素子に入射することが好ましい。
本発明によれば、複数枚の集積回路チップが重ね合わせられて積層構造が形成されたときに、集積回路チップを透過する光によって各集積回路間で通信することができるので、コンパクトで高速な光インターコネクション集積回路を簡易に構成することができる。
【００２４】
また、本発明の光インターコネクション集積回路は、前記少なくとも２つの集積回路チップが、１つの集積回路チップの前記発光素子から出射された光を、他の少なくとも１つ集積回路チップの少なくとも１つの前記受光素子が検出するように、重ねて貼り付けられていることが好ましい。
本発明によれば、光信号によって各集積回路間で通信することができるので、コンパクトで高速な光インターコネクション集積回路を簡易に構成することができる。
【００２５】
また、本発明の光インターコネクション集積回路は、前記少なくとも２つの集積回路チップが透明性を有する接着剤を介して重ねて貼り付けられていることが好ましい。
本発明によれば、各集積回路間の通信に用いられる光信号が透明性を有する接着剤を介して伝送されるので、空気などを介して伝送するよりも伝送経路の媒体の屈折率を集積回路チップの屈折率にそろえることが可能となり、光信号の良好な伝送をすることが可能となる。
【００２６】
また、本発明の光インターコネクション集積回路は、前記発光素子の一方面又は前記受光素子の一方面が非透明部材で被われていることが好ましい。
本発明によれば、光通信における迷光を非透明部材で吸収することが可能となるので、良好な光通信をすることができる。
【００２７】
また、本発明の光インターコネクション集積回路の製造方法は、少なくとも２つの集積回路チップそれぞれの所望位置に、少なくとも１つの発光素子又は受光素子をなす微小タイル状素子を透明接着剤で接着し、１つの前記集積回路チップに接着された微小タイル状素子の発光素子から出射された光が、他の少なくとも１つの前記集積回路チップに接着された微小タイル状素子の受光素子に検出されるように、前記少なくとも２つの集積回路チップを透明接着剤で接着して積層する。
本発明によれば、微小タイル状素子を集積回路チップの周縁部位に限らず、集積回路の中の任意の位置に配置して、積層構造に重ねて貼り付けられた各集積回路チップ間で光通信をすることができるので、コンパクトな構成で集積回路チップ間の信号伝送速度を高速化できる光インターコネクション集積回路を構成することができる。
【００２８】
また、本発明の光インターコネクション集積回路の製造方法は、前記微小タイル状素子について、半導体基板に前記発光素子又は受光素子をなす半導体素子を形成し、該半導体基板における半導体素子が形成された面側にフィルムを貼り付け、該半導体基板における半導体素子を含む機能層を該半導体基板から切り離すことで形成することが好ましい。
本発明によれば、微小タイル形状に切り離された半導体素子（微小タイル状素子）を、任意の物体に接合して集積回路を形成することが可能となる。ここで、半導体素子は化合物半導体でもシリコン半導体でもよく、半導体素子が接合される物体はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板（集積回路チップ）上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどを形成するというように、半導体素子を当該半導体素子とは材質の異なる基板（集積回路チップ）上に形成することが可能となる。また、半導体基板上で半導体素子を完成させてから微小タイル形状に切り離すので、集積回路を作成する前に、予め半導体素子をテストして選別することが可能となる。
また、本発明によれば、半導体素子を含む機能層のみを、微小タイル状素子として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、半導体素子（微小タイル状素子）を個別に選択して最終基板（集積回路チップ）に接合できるとともに、ハンドリングできる半導体素子のサイズを従来の実装技術のものよりも小さくすることができ、高精度に配置することができる。
【００２９】
また、本発明の光インターコネクション集積回路の製造方法は、前記集積回路チップへの微小タイル状素子の接着において、前記透明接着剤を液滴吐出方式で塗布することが好ましい。
本発明によれば、透明接着剤をなす材料の量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。
【００３０】
また、本発明の光インターコネクション集積回路の製造方法は、前記少なくとも２つの集積回路チップの接着において、前記透明接着剤を液滴吐出方式で塗布することが好ましい。
本発明によれば、透明接着剤をなす材料の量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。
【００３１】
本発明の電気光学装置は、前記光インターコネクション集積回路を備えたことを特徴とする。
本発明によれば、高速な信号伝送手段をもって、表示状態を高速に変化させることができるコンパクトな電気光学装置を提供することができる。
【００３２】
本発明の電子機器は、前記光インターコネクション集積回路を備えたことを特徴とする。
本発明によれば、高速な信号伝送手段をもって、高速に信号処理することができるコンパクトな電気光学装置を提供することができる。
【００３３】
【発明の実施の形態】
以下、本発明に係る光インターコネクション集積回路について、図面を参照して説明する。
図１は本発明の実施形態に係る光インターコネクション集積回路の概略断面図である。本光インターコネクション集積回路は、３つの集積回路チップ（シリコン半導体基板）１，２，３を、樹脂などの透明な接着剤（図示せず）を挟んで重ね合わせて積層した構造を有している。集積回路チップ１，２，３は、シリコン半導体基板に集積回路（ＬＳＩなど）を形成したものである。また、集積回路チップ１，２，３は、ガラス基板に薄膜トランジスタ（ＴＦＴ）などを形成したものでもよい。
【００３４】
集積回路チップ１の上面には、２つの面発光レーザＶＣ１，ＶＣ２と、２つのフォトディテクタＰＤ３，ＰＤ４とが所望の位置に接着されている。すなわち、集積回路チップ１の上面における周縁部位に限らず、集積回路の中の任意の位置に面発光レーザＶＣ１，ＶＣ２及びフォトディテクタＰＤ３，ＰＤ４を配置する。
【００３５】
ここで、面発光レーザＶＣ１，ＶＣ２及びフォトディテクタＰＤ３，ＰＤ４は、それぞれ微小タイル状素子として形成されたものである。微小タイル状素子とは、微小なタイル形状（板形状）の半導体デバイスであり、例えば、厚さ１μｍから２０μｍ、縦横の大きさ数十μｍから数百μｍの板状部材である。微小タイル状素子の製造方法については、後で詳細に説明する。
面発光レーザＶＣ１，ＶＣ２及びフォトディテクタＰＤ３，ＰＤ４それぞれの間隔は、非常に小さくすることができ、例えば、当該間隔としては数μｍとすることもできる。
また、各微小タイル状素子は、透明性を有する接着材３０で集積回路チップ１の上面に接着されている。接着剤３０としては例えば樹脂を用いる。
【００３６】
集積回路チップ２の上面には、１つの面発光レーザＶＣ３と、３つのフォトディテクタＰＤ１，ＰＤ２，ＰＤ４’とが接着されている。ここで、面発光レーザＶＣ３及びフォトディテクタＰＤ１，ＰＤ２，ＰＤ４’は、それぞれ微小タイル状素子として形成されたものである。それらの各微小タイル状素子は、透明性を有する接着材３０で集積回路チップ２の上面に接着されている。
【００３７】
集積回路チップ３の上面には、１つの面発光レーザＶＣ４と、３つのフォトディテクタＰＤ１’，ＰＤ２’，ＰＤ３’とが接着されている。ここで、面発光レーザＶＣ４及びフォトディテクタＰＤ１’，ＰＤ２’，ＰＤ３’は、それぞれ微小タイル状素子として形成されたものである。それらの各微小タイル状素子は、透明性を有する接着材３０で集積回路チップ３の上面に接着されている。
【００３８】
接着剤３０は、インクジェットノズル（図示せず）から接着材３０を含む液滴を吐出して集積回路チップ１，２，３上に塗布する液滴吐出方式で設けることが好ましい。これにより、接着剤３０などの量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。
【００３９】
また、集積回路チップ１，２，３を接着剤で重ね合わせるときも、その接着剤を液滴吐出方式で塗布することが好ましい。これにより、接着剤などの量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。
【００４０】
そして、面発光レーザＶＣ１の発光中心軸に対向するように、２つのフォトディテクタＰＤ１，ＰＤ１’が配置されている。また、面発光レーザＶＣ２の発光中心軸に対向するように、２つのフォトディテクタＰＤ２，ＰＤ２’が配置されている。また、面発光レーザＶＣ３の発光中心軸に対向するように、２つのフォトディテクタＰＤ３，ＰＤ３’が配置されている。また、面発光レーザＶＣ４の発光中心軸に対向するように２つのフォトディテクタＰＤ４，ＰＤ４’が配置されている。
望ましくは、各々の面発光レーザＶＣの発光中心軸上に、各々の面発光レーザに対向して配置される２つのフォトディテクタＰＤ，ＰＤ’の受光中心軸がくるように、面発光レーザＶＣとフォトディテクタＰＤ，ＰＤ’を配置するのがよい。
【００４１】
面発光レーザＶＣ１は第１波長のレーザ光を出射し、面発光レーザＶＣ２は第２波長のレーザ光を出射し、面発光レーザＶＣ３は第３波長のレーザ光を出射し、面発光レーザＶＣ４は第４波長のレーザ光を出射する。ここで、第１乃至第４波長は、例えば、集積回路チップ１，２，３をシリコン半導体基板で形成した場合は１．１μｍ以上とする。これにより、面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４から出射されたレーザ光は、集積回路チップ１，２，３を透過することが可能となる。例えば、第１波長を１．２０μｍ、第２波長を１．２２μｍ、第３波長を１．２４μｍ、第４波長を１．２６μｍとする。
波長が１．１μｍ以下の光でもガラス基板であれば透過することができる。そこで、集積回路チップ１，２，３をガラス基板を用いて形成した場合は、第１乃至第４波長を１．１μｍ以下にすることもできる。例えば、第１波長を０．７９μｍ、第２波長を０．８１μｍ、第３波長を０．８３μｍ、第４波長を０．８５μｍとする。
【００４２】
各フォトディテクタＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’は、波長選択性を有することが好ましい。例えば、フォトディテクタＰＤ１，ＰＤ１’は第１波長の光のみを検出し、フォトディテクタＰＤ２，ＰＤ２’は第２波長の光のみを検出し、フォトディテクタＰＤ３，ＰＤ３’は第３波長の光のみを検出し、フォトディテクタＰＤ４，ＰＤ４’は第４波長の光のみを検出するものとする。また、各フォトディテクタＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’の上面又は下面に波長選択性を有する薄膜などを設けて、波長選択性を有する受光素子としてもよい。フォトディテクタＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’としては、例えば、フォトダイオードなどを用いる。
【００４３】
また、面発光レーザＶＣ１，ＶＣ２及びフォトディテクタＰＤ３，ＰＤ４の上面は、非透明部材で被われていることが好ましい。また、フォトディテクタＰＤ１’，ＰＤ２’，ＰＤ３’及び面発光レーザＶＣ４の下面は、非透明部材で被われていることが好ましい。
これにより、迷光によるノイズを抑えることができる。
【００４４】
上記構成により、面発光レーザＶＣ１から下方に出射された第１波長のレーザ光は、面発光レーザＶＣ１と集積回路チップ１間の接着剤３０、集積回路チップ１、及び、集積回路チップ１と集積回路チップ２間の接着剤を透過してフォトディテクタＰＤ１に入射し、さらに、フォトディテクタＰＤ１、フォトディテクタＰＤ１と集積回路チップ２間の接着剤３０、集積回路チップ２、及び、集積回路チップ２と集積回路チップ３間の接着剤を透過してフォトディテクタＰＤ１’に入射する。
【００４５】
また、面発光レーザＶＣ２から下方に出射された第２波長のレーザ光は、面発光レーザＶＣ２と集積回路チップ１間の接着剤３０、集積回路チップ１及び集積回路チップ１と集積回路チップ２間の接着剤を透過してフォトディテクタＰＤ２に入射し、さらに、フォトディテクタＰＤ２、フォトディテクタＰＤ２と集積回路チップ２間の接着剤３０、集積回路チップ２、及び、集積回路チップ２と集積回路チップ３間の接着剤を透過してフォトディテクタＰＤ２’に入射する。
【００４６】
また、面発光レーザＶＣ３から上方に出射された第３波長のレーザ光は、集積回路チップ２と集積回路チップ１間の接着剤、集積回路チップ１、及び、集積回路チップ１とフォトディテクタＰＤ３間の接着剤３０を透過してフォトディテクタＰＤ３に入射する。面発光レーザＶＣ３から下方に出射された第３波長のレーザ光は、面発光レーザＶＣ３と集積回路チップ２間の接着剤３０、集積回路チップ２、及び、集積回路チップ２と集積回路チップ３間の接着剤を透過してフォトディテクタＰＤ３’に入射する。
【００４７】
また、面発光レーザＶＣ４から上方に出射された第４波長のレーザ光は、集積回路チップ３と集積回路チップ２間の接着剤、集積回路チップ２、及び、集積回路チップ２とフォトディテクタＰＤ４’間の接着剤３０を透過してフォトディテクタＰＤ４’に入射し、さらに、フォトディテクタＰＤ４’、集積回路チップ２と集積回路チップ１間の接着剤、集積回路チップ１、及び、集積回路チップ１とフォトディテクタＰＤ４間の接着剤３０を透過してフォトディテクタＰＤ４に入射する。
【００４８】
したがって、面発光レーザＶＣ１から第１波長のレーザ光として出力された光信号は、フォトディテクタＰＤ１，ＰＤ１’に略同時に受信される。また、面発光レーザＶＣ２から第２波長のレーザ光として出力された光信号は、フォトディテクタＰＤ２，ＰＤ２’に略同時に受信される。また、面発光レーザＶＣ３から第３波長のレーザ光として出力された光信号は、フォトディテクタＰＤ３，ＰＤ３’に略同時に受信される。また、面発光レーザＶＣ４から第４波長のレーザ光として出力された光信号は、フォトディテクタＰＤ４，ＰＤ４’に略同時に受信される。
【００４９】
そこで、集積回路チップ１、集積回路チップ２及び集積回路チップ３の相互間では、第１〜第４波長の４つの光信号を同時に並列に送受信して双方向通信を行うことができる。換言すれば、上記面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４及びフォトディテクタＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４，ＰＤ１’，ＰＤ２’，ＰＤ３’，ＰＤ４’が光バスの信号送受信手段となり、第１〜第４波長の４つの光信号が光バスの伝送信号となる。
【００５０】
これらにより、本実施形態の光インターコネクション集積回路は、３つの集積回路チップ１，２，３の相互間において複数の光信号を並列に送受信する光バスを有するので、集積回路チップ間の信号伝送速度を高速化することができ、金属配線を用いて電気信号を送受信する場合に生ずる以下の問題点
１）配線間の信号伝達タイミングのズレ（スキュー）
２）高周波信号の伝送時に大きな電力が必要となる
３）配線レイアウトについて自由度が制限され設計が困難となる
４）インピーダンスマッチングが必要となる
５）アースノイズ、電磁誘導ノイズなどの対策が必要となる
に対処することができる。
【００５１】
さらに、本実施形態の光インターコネクション集積回路は、発光素子及び受光素子に微小タイル状素子を用いているので、複数の発光素子及び受光素子相互の間隔を極めて狭く配置することができ、装置をコンパクト化することができる。
【００５２】
さらにまた、本実施形態の光インターコネクション集積回路は、光バスの通信信号となる複数のレーザ光をそれぞれ異なる波長にしているので、発光素子と受光素子を１組とした複数組の光信号送受信手段を極めて近接して配置しても迷光などによる混信を防ぐことが可能となり、さらに装置をコンパクト化することができる。
【００５３】
さらにまた、本実施形態の光インターコネクション集積回路は、発光素子として面発光レーザを用いているので、さらに通信速度を高速化することができるとともに、多層構造に積層した複数の集積回路チップを透過するレーザ光の出射手段（送信手段）を容易に形成することができる。
【００５４】
さらにまた、本実施形態の光インターコネクション集積回路は、波長選択性を有する受光素子（フォトディテクタ）を用いることで、迷光などによる混信をさらに防ぐことが可能となり、さらに装置をコンパクト化することができる。
【００５５】
次に、光インターコネクション集積回路の一般的な動作について図２を参照して説明する。図２は、図１に示す光インターコネクション集積回路の一部と等価となる光インターコネクション集積回路の概略断面図である。本光インターコネクション集積回路は、２つの（複数の）集積回路チップ（シリコン半導体基板）１０，２０を、樹脂などの透明な接着剤（図示せず）を挟んで重ね合わせて積層した構造を有している。集積回路チップ１０は集積回路領域１１を有しており、集積回路チップ１０の上面にはフォトディテクタＰＤ１０と面発光レーザＶＣ１０が透明な接着剤３０を介して接着されている。また、集積回路チップ２０は集積回路領域２１を有しており、集積回路チップ２０の上面には面発光レーザＶＣ２０とフォトディテクタＰＤ２０が透明な接着剤３０を介して接着されている。集積回路領域１１，２１には、ＣＰＵ、メモリ又はＡＳＩＣなどをなす各種集積回路が形成されている。
【００５６】
このような構成において、集積回路チップ１０の集積回路領域１１で電気的に処理された信号は、面発光レーザＶＣ１０でレーザ光パルス信号に変換され、集積回路チップ２０のフォトディテクタＰＤ２０へ送られる。フォトディテクタＰＤ２０は、受信したレーザ光パルス信号を電気信号に変換して集積回路領域２１へ送る。また、集積回路チップ２０の集積回路領域２１で電気的に処理された信号は、面発光レーザＶＣ２０でレーザ光パルス信号に変換され、集積回路チップ１０のフォトディテクタＰＤ１０へ送られる。フォトディテクタＰＤ１０は、受信したレーザ光パルス信号を電気信号に変換して集積回路領域１１へ送る。
このようにして、集積回路チップ１０と集積回路チップ２０は、レーザ光パルスを介して双方向に信号の伝送を行う。
【００５７】
（微小タイル状素子の製造方法）
次に、上記微小タイル状素子の製造方法について図３乃至図１２を参照して説明する。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板となるシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００５８】
＜第１工程＞
図３は微小タイル状素子の製造方法の第１工程を示す概略断面図である。図３において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）などが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００５９】
＜第２工程＞
図４は微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００６０】
＜第３工程＞
図５は微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【００６１】
＜第４工程＞
図６は微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００６２】
＜第５工程＞
図７は微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００６３】
＜第６工程＞
図８は微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから２０μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００６４】
＜第７工程＞
図９は微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１（集積回路チップ１、２、３）の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。接着剤は微小タイル状素子１６１に塗布しておいもよい。
【００６５】
＜第８工程＞
図１０は微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しにコレット１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００６６】
＜第９工程＞
図１１は微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、ＵＶ硬化性又は熱硬化性のものにしておく。ＵＶ硬化性の粘着剤とした場合は、コレット１８１を透明な材質にしておき、コレット１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、コレット１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００６７】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００６８】
＜第１１工程＞
図１２は微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（光インターコネクション集積回路用の集積回路チップ）を完成させる。最終基板１７１としては、シリコン半導体のみならず、ガラス石英基板又はプラスチックフィルムを適用してもよい。
【００６９】
（応用例）
以下、本発明に係る光インターコネクション集積回路の応用例について説明する。
第１の応用例としては、上記実施形態の光インターコネクション集積回路をオプトエレクトロニクス集積回路の信号伝送手段として用いる。オプトエレクトロニクス集積回路としては、例えばコンピュータが挙げられる。そして、ＣＰＵを形成する集積回路内での信号処理は電気信号を用いて行うが、ＣＰＵと記憶手段などの間でデータを伝送するバスに上記実施形態の光インターコネクション集積回路を適用する。
【００７０】
これらにより、本応用例によれば、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。
また、本応用例によれば、コンピュータなどを大幅に小型化することが可能となる。
【００７１】
第２の応用例としては、電気光学装置である液晶ディスプレイ、プラズマディスプレイ又は有機ＥＬ（エレクトロ・ルミネッセンス）ディスプレイに上記実施形態の光インターコネクション集積回路を用いる。
これらにより、本応用例によれば、高速に表示信号などを送受信することができるので、高速に表示状態を変更することができる電気光学装置を提供することが可能となる。
【００７２】
（電子機器）
上記実施形態の光インターコネクション集積回路を備えた電子機器の例について説明する。
図１３は、携帯電話の一例を示した斜視図である。図１３において、符号１０００は上記の光インターコネクション集積回路を用いた携帯電話本体を示し、符号１００１は上記の電気光学装置を用いた表示部を示している。
【００７３】
図１４は、腕時計型電子機器の一例を示した斜視図である。図１４において、符号１１００は上記の光インターコネクション集積回路を用いた時計本体を示し、符号１１０１は上記の電気光学装置を用いた表示部を示している。
【００７４】
図１５は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１５において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記の光インターコネクション集積回路を用いた情報処理装置本体、符号１２０６は上記の電気光学装置を用いた表示部を示している。
【００７５】
図１３から図１５に示す電子機器は、上記実施形態の光インターコネクション集積回路又は電気光学装置を備えているので、表示品位に優れ、特に、高速応答で明るい画面の表示部を備えた電子機器を実現することができる。また、上記実施形態の光インターコネクション集積回路を用いることによって、従来のものよりも電子機器を小型化することができる。さらにまた、上記実施形態の光インターコネクション集積回路を用いることによって、製造コストを従来のものよりも低減することができる。
【００７６】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【００７７】
例えば、上記実施形態では、発光素子として面発光レーザを用いたが、発光素子として端面発光レーザ又はフォトダイオードを適用することも可能である。
【００７８】
また、上記実施形態においては、集積回路チップを３枚重ね合わせた例を挙げたが、本発明はこれに限定されるものではなく、集積回路チップを２枚又は４枚以上重ね合わせたものでもよい。
【００７９】
【発明の効果】
以上の説明で明らかなように、本発明によれば、微小タイル状素子の発光素子又は受光素子を各集積回路チップに設けた構成を有するので、集積回路チップ間の信号伝送速度を高速化することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る光インターコネクション集積回路の概略断面図である。
【図２】光インターコネクション集積回路の動作を説明するための概要断面図である。
【図３】微小タイル状素子の製造方法の第１工程を示す概略断面図である。
【図４】同上の製造方法の第２工程を示す概略断面図である。
【図５】同上の製造方法の第３工程を示す概略断面図である。
【図６】同上の製造方法の第４工程を示す概略断面図である。
【図７】同上の製造方法の第５工程を示す概略断面図である。
【図８】同上の製造方法の第６工程を示す概略断面図である。
【図９】同上の製造方法の第７工程を示す概略断面図である。
【図１０】同上の製造方法の第８工程を示す概略断面図である。
【図１１】同上の製造方法の第９工程を示す概略断面図である。
【図１２】同上の製造方法の第１１工程を示す概略断面図である。
【図１３】本実施形態の電気光学装置を備えた電子機器の一例を示す図である。
【図１４】本実施形態の電気光学装置を備えた電子機器の一例を示す図である。
【図１５】本実施形態の電気光学装置を備えた電子機器の一例を示す図である。
【符号の説明】
１、２、３、１０、２０　　　　　　　　集積回路チップ
１１、２１　　　　　　　　　　　　　　集積回路領域
３０　　　　　　　　　　　　　　　　　接着剤
ＰＤ１、ＰＤ１’、ＰＤ２、ＰＤ２’　　フォトディテクタ
ＰＤ３、ＰＤ３’、ＰＤ４、ＰＤ４’　　フォトディテクタ
ＰＤ１０、ＰＤ２０　　　　　　　　　　フォトディテクタ
ＶＣ１、ＶＣ２、ＶＣ３、ＶＣ４　　　　面発光レーザ
ＶＣ１０、ＶＣ２０　　　　　　　　　　面発光レーザ

Claims (22)

  1. 少なくとも２つの集積回路チップと、
    前記集積回路チップに、それぞれ少なくとも１つ接着された微小タイル状素子と、
    前記微小タイル状素子の少なくとも１つに設けられた発光素子と、
    前記微小タイル状素子の少なくとも１つに設けられたものであって前記発光素子から出射された光を検出する受光素子とを有することを特徴とする光インターコネクション集積回路。
  2. 前記微小タイル状素子は、前記集積回路チップにおける所望の位置に接着されていることを特徴とする請求項１記載の光インターコネクション集積回路。
  3. 前記発光素子は、光信号を出射するものであり、
    前記受光素子は、前記発光素子から出射された光信号を受信するものであることを特徴とする請求項２記載の光インターコネクション集積回路。
  4. 前記発光素子は、前記集積回路チップの一つである第１集積回路チップに接着された微小タイル状素子に設けられたものであり、
    前記受光素子は、前記集積回路チップの一つである第２集積回路チップに接着された微小タイル状素子に設けられたものであることを特徴とする請求項３記載の光インターコネクション集積回路。
  5. 前記第１集積回路チップは、前記発光素子又は受光素子を少なくとも２つ有し、
    前記第２集積回路チップは、前記発光素子又は受光素子を少なくとも２つ有し、
    前記第１集積回路チップと第２集積回路チップは、前記発光素子と受光素子からなる少なくとも２組の信号送受信手段を有することを特徴とする請求項４記載の光インターコネクション集積回路。
  6. 前記２組の信号送受信手段は、前記第１集積回路チップと第２集積回路チップ間の双方向通信手段として機能するものであることを特徴とする請求項５記載の光インターコネクション集積回路。
  7. 前記少なくとも２組の信号送受信手段は、前記第１集積回路チップと第２集積回路チップ間において、複数の光信号を並列に伝送する光バスをなすものであることを特徴とする請求項６記載の光インターコネクション集積回路。
  8. 前記第１集積回路チップの発光素子の発光中心軸と、前記第２集積回路チップの受光素子の受光中心軸とが略同一直線上に位置するように、該発光素子及び受光素子が配置されていることを特徴とする請求項６記載の光インターコネクション集積回路。
  9. 前記光バスにおける複数の光信号は、それぞれ波長が異なる光からなることを特徴とする請求項７記載の光インターコネクション集積回路。
  10. 前記発光素子は、面発光レーザであることを特徴とする請求項１乃至９のいずれか一項に記載の光インターコネクション集積回路。
  11. 前記受光素子は、波長選択性を有することを特徴とする請求項１乃至１０のいずれか一項に記載の光インターコネクション集積回路。
  12. 前記発光素子は、波長が１．１マイクロメートル以上の光を出射するものであることを特徴とする請求項１乃至１１のいずれか一項に記載の光インターコネクション集積回路。
  13. 前記発光素子から出射された光は、少なくとも１つの前記集積回路チップを透過してから前記受光素子に入射することを特徴とする請求項１乃至１２のいずれか一項に記載の光インターコネクション集積回路。
  14. 前記少なくとも２つの集積回路チップは、１つの集積回路チップの前記発光素子から出射された光を、他の少なくとも１つ集積回路チップの少なくとも１つの前記受光素子が検出するように、重ねて貼り付けられていることを特徴とする請求項１乃至１３のいずれか一項に記載の光インターコネクション集積回路。
  15. 前記少なくとも２つの集積回路チップは、透明性を有する接着剤を介して重ねて貼り付けられていることを特徴とする請求項１４に記載の光インターコネクション集積回路。
  16. 前記発光素子の一方面又は前記受光素子の一方面は、非透明部材で被われていることを特徴とする請求項１乃至１５のいずれか一項に記載の光インターコネクション集積回路。
  17. 少なくとも２つの集積回路チップそれぞれの所望位置に、少なくとも１つの発光素子又は受光素子をなす微小タイル状素子を透明接着剤で接着し、
    １つの前記集積回路チップに接着された微小タイル状素子の発光素子から出射された光が、他の少なくとも１つの前記集積回路チップに接着された微小タイル状素子の受光素子に検出されるように、前記少なくとも２つの集積回路チップを透明接着剤で接着して積層することを特徴とする光インターコネクション集積回路の製造方法。
  18. 前記微小タイル状素子は、半導体基板に前記発光素子又は受光素子をなす半導体素子を形成し、該半導体基板における半導体素子が形成された面側にフィルムを貼り付け、該半導体基板における半導体素子を含む機能層を該半導体基板から切り離すことで形成すること特徴とする請求項１７記載の光インターコネクション集積回路の製造方法。
  19. 前記集積回路チップへの微小タイル状素子の接着においては、前記透明接着剤を液滴吐出方式で塗布することを特徴とする請求項１７又は１８記載の光インターコネクション集積回路の製造方法。
  20. 前記少なくとも２つの集積回路チップの接着においては、前記透明接着剤を液滴吐出方式で塗布すること特徴とする請求項１７乃至１９のいずれか一項に記載の光インターコネクション集積回路の製造方法。
  21. 請求項１乃至１６のいずれか一項に記載の光インターコネクション集積回路を備えたことを特徴とする電気光学装置。
  22. 請求項１乃至１６のいずれか一項に記載の光インターコネクション集積回路を備えたことを特徴とする電子機器。
JP2002177489A 2002-06-18 2002-06-18 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器 Pending JP2004022901A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002177489A JP2004022901A (ja) 2002-06-18 2002-06-18 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器
US10/460,389 US6858872B2 (en) 2002-06-18 2003-06-13 Optical interconnection integrated circuit, method of manufacturing optical interconnection integrated circuit, electro-optical apparatus, and electronic apparatus
CNB031491189A CN100438027C (zh) 2002-06-18 2003-06-16 光互联集成电路、光互联集成电路的制造方法、光电装置以及电子仪器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002177489A JP2004022901A (ja) 2002-06-18 2002-06-18 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器

Publications (1)

Publication Number Publication Date
JP2004022901A true JP2004022901A (ja) 2004-01-22

Family

ID=29996493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002177489A Pending JP2004022901A (ja) 2002-06-18 2002-06-18 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器

Country Status (3)

Country Link
US (1) US6858872B2 (ja)
JP (1) JP2004022901A (ja)
CN (1) CN100438027C (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032564A (ja) * 2004-07-14 2006-02-02 Hiroshima Univ Ｍｏｓ電界効果トランジスタ型量子ドット発光素子および受光素子、これらを利用した光電子集積チップおよびデータ処理装置
US7151313B2 (en) 2003-09-11 2006-12-19 Seiko Epson Corporation Method of forming wirings for tile-shaped elements, structures of wirings for tile-shaped elements, and electronic equipment
KR100765465B1 (ko) * 2005-12-29 2007-10-09 한국광기술원 장파장 광원을 이용한 반도체 패키지 적층 구조
US7667974B2 (en) 2004-01-28 2010-02-23 Panasonic Corporation Module and mounted structure using the same
JP2014096684A (ja) * 2012-11-08 2014-05-22 V Technology Co Ltd 光インターコネクション装置
WO2014109158A1 (ja) * 2013-01-11 2014-07-17 株式会社ブイ・テクノロジー 光インターコネクション装置
JP2016503582A (ja) * 2012-11-14 2016-02-04 クアルコム，インコーポレイテッド シリコン貫通光インターコネクト

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800335B2 (ja) * 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
EP1523043B1 (en) * 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optical sensor and method for manufacturing the same
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
WO2006011960A1 (en) * 2004-06-25 2006-02-02 Sun Microsystems, Inc. Integrated circuit chip that supports through-chip electromagnetic communication
CN100365810C (zh) * 2005-03-15 2008-01-30 李奕权 漫射和镭射光电偶合的集成电路信号线
US7564066B2 (en) * 2005-11-09 2009-07-21 Intel Corporation Multi-chip assembly with optically coupled die
TWI460881B (zh) 2006-12-11 2014-11-11 Univ California 透明發光二極體
US8207589B2 (en) * 2007-02-15 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
US7919849B2 (en) * 2007-04-04 2011-04-05 Ibiden Co., Ltd. Package substrate and device for optical communication
JP2009218395A (ja) * 2008-03-11 2009-09-24 Panasonic Corp 集積回路パッケージ
KR20130008299A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 반도체 장치
TWI438375B (zh) * 2011-11-25 2014-05-21 Lextar Electronics Corp 光源模組及其光源組件
CN102522455A (zh) * 2011-12-16 2012-06-27 哈尔滨工业大学（威海） 一种芯片垂直互联方法
SG11201804490VA (en) 2015-12-04 2018-06-28 Qromis Inc Wide band gap device integrated circuit architecture on engineered substrate
US10971890B2 (en) * 2016-12-05 2021-04-06 Goertek, Inc. Micro laser diode transfer method and manufacturing method
CN109923468A (zh) * 2016-12-05 2019-06-21 歌尔股份有限公司 微激光二极管显示装置和电子设备
CN106783744B (zh) * 2016-12-27 2019-07-19 成都海威华芯科技有限公司 一种InP PIN光电探测器集成器件的制作方法
CN110692171B (zh) 2017-04-12 2022-07-22 感应光子公司 超小型垂直腔表面发射激光器(vcsel)的发射器结构以及包括该发射器结构的阵列
CN107104169B (zh) * 2017-04-13 2019-01-08 南京邮电大学 基于异质键合的微型水下可见光通信双工器件及制备方法
CN107733524B (zh) * 2017-09-30 2023-10-03 天津大学 一种具有柔性薄膜pin光电二极管阵列的检测器
EP3470872B1 (en) * 2017-10-11 2021-09-08 Melexis Technologies NV Sensor device
CN108364909B (zh) * 2018-01-19 2021-01-26 西安中为光电科技有限公司 一种具有发射和接收光信号功能的芯片及其制作方法
KR102059968B1 (ko) * 2018-04-05 2019-12-27 한국과학기술연구원 중적외선을 이용한 반도체 칩간 광통신 기술
KR20220027951A (ko) * 2019-06-28 2022-03-08 메사추세츠 인스티튜트 오브 테크놀로지 광전자 장치를 위한 집적 구조물 및 그 제조 방법
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US20210398936A1 (en) * 2020-06-23 2021-12-23 Amkor Technology Singapore Holding Pte. Ltd. Laser bonded devices, laser bonding tools, and related methods
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4533833A (en) * 1982-08-19 1985-08-06 At&T Bell Laboratories Optically coupled integrated circuit array
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5073230A (en) * 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
US5198684A (en) * 1990-08-15 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device with optical transmit-receive means
US5357122A (en) * 1991-09-05 1994-10-18 Sony Corporation Three-dimensional optical-electronic integrated circuit device with raised sections
US5827751A (en) * 1991-12-06 1998-10-27 Picogiga Societe Anonyme Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically
US5266794A (en) * 1992-01-21 1993-11-30 Bandgap Technology Corporation Vertical-cavity surface emitting laser optical interconnect technology
US5244818A (en) * 1992-04-08 1993-09-14 Georgia Tech Research Corporation Processes for lift-off of thin film materials and for the fabrication of three dimensional integrated circuits
US5286335A (en) * 1992-04-08 1994-02-15 Georgia Tech Research Corporation Processes for lift-off and deposition of thin film materials
US5280184A (en) * 1992-04-08 1994-01-18 Georgia Tech Research Corporation Three dimensional integrated circuits with lift-off
US5465009A (en) * 1992-04-08 1995-11-07 Georgia Tech Research Corporation Processes and apparatus for lift-off and bonding of materials and devices
WO1993021663A1 (en) * 1992-04-08 1993-10-28 Georgia Tech Research Corporation Process for lift-off of thin film materials from a growth substrate
JPH06151720A (ja) 1992-11-12 1994-05-31 Nippon Telegr & Teleph Corp <Ntt> モノリシック集積回路の構成法
JPH06151946A (ja) 1992-11-12 1994-05-31 Nippon Telegr & Teleph Corp <Ntt> 半導体受光素子およびその製造方法
JP2950106B2 (ja) 1993-07-14 1999-09-20 松下電器産業株式会社 光素子実装体の製造方法
US5793115A (en) 1993-09-30 1998-08-11 Kopin Corporation Three dimensional processor using transferred thin film circuits
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
US5904545A (en) * 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
US6033995A (en) * 1997-09-16 2000-03-07 Trw Inc. Inverted layer epitaxial liftoff process
US6845184B1 (en) 1998-10-09 2005-01-18 Fujitsu Limited Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
JP3829594B2 (ja) * 2000-06-30 2006-10-04 セイコーエプソン株式会社 素子実装方法と光伝送装置
CN1131610C (zh) * 2001-09-28 2003-12-17 清华大学 一种基于微光机电系统的阵列式激光收发集成传感器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151313B2 (en) 2003-09-11 2006-12-19 Seiko Epson Corporation Method of forming wirings for tile-shaped elements, structures of wirings for tile-shaped elements, and electronic equipment
US7667974B2 (en) 2004-01-28 2010-02-23 Panasonic Corporation Module and mounted structure using the same
US7859855B2 (en) 2004-01-28 2010-12-28 Panasonic Corporation Module and mounted structure using the same
JP2006032564A (ja) * 2004-07-14 2006-02-02 Hiroshima Univ Ｍｏｓ電界効果トランジスタ型量子ドット発光素子および受光素子、これらを利用した光電子集積チップおよびデータ処理装置
KR100765465B1 (ko) * 2005-12-29 2007-10-09 한국광기술원 장파장 광원을 이용한 반도체 패키지 적층 구조
JP2014096684A (ja) * 2012-11-08 2014-05-22 V Technology Co Ltd 光インターコネクション装置
JP2016503582A (ja) * 2012-11-14 2016-02-04 クアルコム，インコーポレイテッド シリコン貫通光インターコネクト
WO2014109158A1 (ja) * 2013-01-11 2014-07-17 株式会社ブイ・テクノロジー 光インターコネクション装置

Also Published As

Publication number Publication date
CN100438027C (zh) 2008-11-26
US6858872B2 (en) 2005-02-22
CN1469472A (zh) 2004-01-21
US20040036074A1 (en) 2004-02-26

Similar Documents

Publication Publication Date Title
JP2004022901A (ja) 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器
JP3870848B2 (ja) 半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法
US10903197B2 (en) Assembly of wafer stacks
JP3800135B2 (ja) 光通信モジュール、光通信モジュールの製造方法および電子機器
US7709283B2 (en) Method of manufacturing a semiconductor device having an insulating protective film covering at least a portion of a tile-shaped element
JP3941713B2 (ja) 面発光レーザを備えた半導体集積回路、半導体集積回路の製造方法および電子機器
JP2004191391A (ja) 波長多重チップ間光インターコネクション回路、電気光学装置および電子機器
US7228018B2 (en) Optical interconnection circuit, manufacturing method thereof, electro-optical device and electronic equipment
CN101872043A (zh) 光学传输模块
US7050664B2 (en) On-chip optical interconnection circuit, electro-optical device, and electronic apparatus
JP2004264505A (ja) 光ファイバ送受信モジュール、光ファイバ送受信モジュールの製造方法及び電子機器
JP2004170684A (ja) チップ間光インターコネクション回路、電気光学装置および電子機器
JP2006113372A (ja) 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器
JP4501412B2 (ja) 半導体素子、デバイス及び電子機器
JP4548087B2 (ja) デバイス
JP4655674B2 (ja) 光電変換装置及びその製造方法、並びに光導波モジュール及び光情報処理装置
JP2004327584A (ja) 光インターコネクション回路、光インターコネクション回路の製造方法及び電子機器
JP2004311701A (ja) 半導体装置、半導体装置の製造方法及び電子機器
JP2007227835A (ja) 薄型光素子及びその製造方法、デバイス製造方法、並びに電子機器
JP2004309770A (ja) 光導波路及びその製造方法、光インターコネクション回路及びその製造方法、電子機器
JP2005158776A (ja) 接続方法、接続構造、タイル状素子、デバイス及び電子機器
JP2004170685A (ja) Ｔｆｔ回路間光インターコネクション回路、電気光学装置および電子機器
JP2004264506A (ja) 光インターコネクション回路、電気光学装置および電子機器
JP2004193144A (ja) 波長多重ｔｆｔ回路間光インターコネクション回路、電気光学装置および電子機器
JP2004126154A (ja) 光インターコネクション回路、フラットパネルディスプレイおよび電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105