JP2003347936A - クロック整形回路および電子機器 - Google Patents
クロック整形回路および電子機器Info
- Publication number
- JP2003347936A JP2003347936A JP2002279287A JP2002279287A JP2003347936A JP 2003347936 A JP2003347936 A JP 2003347936A JP 2002279287 A JP2002279287 A JP 2002279287A JP 2002279287 A JP2002279287 A JP 2002279287A JP 2003347936 A JP2003347936 A JP 2003347936A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- signal
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 title claims abstract description 175
- 230000010355 oscillation Effects 0.000 claims abstract description 171
- 239000013078 crystal Substances 0.000 claims abstract description 73
- 238000001514 detection method Methods 0.000 claims description 34
- 230000010363 phase shift Effects 0.000 claims description 26
- 230000006870 function Effects 0.000 claims description 20
- 238000009499 grossing Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 238000010897 surface acoustic wave method Methods 0.000 description 40
- 230000000694 effects Effects 0.000 description 39
- 238000010586 diagram Methods 0.000 description 32
- 230000003287 optical effect Effects 0.000 description 19
- 238000004891 communication Methods 0.000 description 10
- 239000010453 quartz Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 101100116283 Arabidopsis thaliana DD11 gene Proteins 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 102100031083 Uteroglobin Human genes 0.000 description 1
- 108090000203 Uteroglobin Proteins 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PSHMSSXLYVAENJ-UHFFFAOYSA-N dilithium;[oxido(oxoboranyloxy)boranyl]oxy-oxoboranyloxyborinate Chemical compound [Li+].[Li+].O=BOB([O-])OB([O-])OB=O PSHMSSXLYVAENJ-UHFFFAOYSA-N 0.000 description 1
- XGCILSHUAUFSLI-UHFFFAOYSA-N dodecalithium;tetraborate Chemical compound [Li+].[Li+].[Li+].[Li+].[Li+].[Li+].[Li+].[Li+].[Li+].[Li+].[Li+].[Li+].[O-]B([O-])[O-].[O-]B([O-])[O-].[O-]B([O-])[O-].[O-]B([O-])[O-] XGCILSHUAUFSLI-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/326—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator the resonator being an acoustic wave device, e.g. SAW or BAW device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 電圧制御ＳＡＷ発振回路の出力を帰還ループ
出力として用いて、クロック信号に直接影響を与えるこ
とのない、小型化の図れるクロック整形回路を得る。ま
た、何らかの原因でロック外れを起こしたような場合
に、ジッタの少ないクロック信号が得られるようにした
クロック整形回路を提供する。 【解決手段】 このクロック整形回路は、通常の動作時
には、位相比較部３１と、セレクタ７６と、ループフィ
ルタ２と、ＶＣＳＯ／ＶＣＸＯ４とが、本来のＰＬＬ回
路の帰還ループを形成するようになっている。一方、そ
のＰＬＬ回路の帰還ループがロック外れを起こして異常
動作時の場合には、水晶発振回路を使用するとともに、
予備位相比較部７４と、セレクタ７６と、ループフィル
タ２と、ＶＣＳＯ／ＶＣＸＯ４とが予備的なＰＬＬ回路
の帰還ループを形成するようになっている。
出力として用いて、クロック信号に直接影響を与えるこ
とのない、小型化の図れるクロック整形回路を得る。ま
た、何らかの原因でロック外れを起こしたような場合
に、ジッタの少ないクロック信号が得られるようにした
クロック整形回路を提供する。 【解決手段】 このクロック整形回路は、通常の動作時
には、位相比較部３１と、セレクタ７６と、ループフィ
ルタ２と、ＶＣＳＯ／ＶＣＸＯ４とが、本来のＰＬＬ回
路の帰還ループを形成するようになっている。一方、そ
のＰＬＬ回路の帰還ループがロック外れを起こして異常
動作時の場合には、水晶発振回路を使用するとともに、
予備位相比較部７４と、セレクタ７６と、ループフィル
タ２と、ＶＣＳＯ／ＶＣＸＯ４とが予備的なＰＬＬ回路
の帰還ループを形成するようになっている。
Description
【０００１】
【発明の属する技術分野】本発明は、ジッタのあるクロ
ック信号を入力すること、そのジッタが低減されたクロ
ック信号が出力されるクロック整形回路に関し、特にＰ
ＬＬ（Phase Locked Loop）回路を用いたクロック整形
回路に関する。
ック信号を入力すること、そのジッタが低減されたクロ
ック信号が出力されるクロック整形回路に関し、特にＰ
ＬＬ（Phase Locked Loop）回路を用いたクロック整形
回路に関する。
【０００２】
【従来の技術】近年、通信機器などの電子機器では、通
信速度の高速化の要請から発振回路が高周波領域で安定
して発振すること（周数数安定度が高いこと）や、実用
温度範囲内で安定に発振すること（温度補償がされてい
ること）が望まれている。また、通信機器などでは、デ
ータを送信または受信する際に、クロック信号が使用さ
れる場合がある。この場合には、そのクロック信号にジ
ッタがないことが必要である。このため、そのジッタを
なくして安定したクロック信号を得るために、図１７お
よび図１８に示すように、ＰＬＬ回路を用いたクロック
整形回路１０が使用される。
信速度の高速化の要請から発振回路が高周波領域で安定
して発振すること（周数数安定度が高いこと）や、実用
温度範囲内で安定に発振すること（温度補償がされてい
ること）が望まれている。また、通信機器などでは、デ
ータを送信または受信する際に、クロック信号が使用さ
れる場合がある。この場合には、そのクロック信号にジ
ッタがないことが必要である。このため、そのジッタを
なくして安定したクロック信号を得るために、図１７お
よび図１８に示すように、ＰＬＬ回路を用いたクロック
整形回路１０が使用される。
【０００３】図１７は、従来のクロック整形回路の概要
を示すブロック図である。このクロック整形回路は、一
般的にジッタ低減回路と呼ばれ、デジッタ回路、ジッタ
クリーンアップ回路、クロックスムージング回路とも呼
ばれる場合もある。これは、電圧制御発振回路（クロッ
ク発生回路）等を有するＰＬＬ回路を利用した構成を採
る。このクロック整形回路において、ジッタを含むクロ
ック信号Ｓ１が入力されると、クロック整形回路１の動
作によって、ジッタが低減されたクロック信号Ｓ３を得
ることができる。このクロック整形回路において、位相
ノイズおよびジッタ特性を改善するために、電圧制御発
振回路は、ＳＡＷ（Surface Acoustic Wave）共振子を
用いた電圧制御ＳＡＷ発振回路ＶＣＳＯや電圧制御水晶
発振回路ＶＣＸＯ（Voltage Controlled Crystal Oscil
lator）が使用される。
を示すブロック図である。このクロック整形回路は、一
般的にジッタ低減回路と呼ばれ、デジッタ回路、ジッタ
クリーンアップ回路、クロックスムージング回路とも呼
ばれる場合もある。これは、電圧制御発振回路（クロッ
ク発生回路）等を有するＰＬＬ回路を利用した構成を採
る。このクロック整形回路において、ジッタを含むクロ
ック信号Ｓ１が入力されると、クロック整形回路１の動
作によって、ジッタが低減されたクロック信号Ｓ３を得
ることができる。このクロック整形回路において、位相
ノイズおよびジッタ特性を改善するために、電圧制御発
振回路は、ＳＡＷ（Surface Acoustic Wave）共振子を
用いた電圧制御ＳＡＷ発振回路ＶＣＳＯや電圧制御水晶
発振回路ＶＣＸＯ（Voltage Controlled Crystal Oscil
lator）が使用される。
【０００４】図１８のクロック整形回路１０は、位相比
較部３と、ループフィルタ２と、電圧制御発振回路ＶＣ
ＳＯ／ＶＣＸＯ４と、バッファ回路９と、ＰＬＬ回路の
帰還ループ（以下、閉ループ、という）から構成され
る。
較部３と、ループフィルタ２と、電圧制御発振回路ＶＣ
ＳＯ／ＶＣＸＯ４と、バッファ回路９と、ＰＬＬ回路の
帰還ループ（以下、閉ループ、という）から構成され
る。
【０００５】このように構成されるクロック整形回路１
０では、位相比較部３が、ジッタを含むクロック信号Ｓ
１とＶＣＳＯ／ＶＣＸＯ４からフィードバックされた帰
還クロック信号（以下、比較クロック信号という）Ｓ２
との位相を比較し、その比較結果に応じた制御信号を出
力する。この出力はループフィルタ２で平滑化処理され
てＶＣＳＯ／ＶＣＸＯ４の電圧制御端子に印加され、こ
れによりＶＣＳＯ／ＶＣＸＯ４の発振が制御される。
０では、位相比較部３が、ジッタを含むクロック信号Ｓ
１とＶＣＳＯ／ＶＣＸＯ４からフィードバックされた帰
還クロック信号（以下、比較クロック信号という）Ｓ２
との位相を比較し、その比較結果に応じた制御信号を出
力する。この出力はループフィルタ２で平滑化処理され
てＶＣＳＯ／ＶＣＸＯ４の電圧制御端子に印加され、こ
れによりＶＣＳＯ／ＶＣＸＯ４の発振が制御される。
【０００６】ところで、クロック信号Ｓ１はジッタ成分
を有するが、ＰＬＬ回路が有するループ帯域によってジ
ッタの周波数成分が制限される為、バッファ回路９から
はジッタが低減されたクロック信号を得ることができ
る。
を有するが、ＰＬＬ回路が有するループ帯域によってジ
ッタの周波数成分が制限される為、バッファ回路９から
はジッタが低減されたクロック信号を得ることができ
る。
【０００７】本願発明に関連する先行技術文献として
は、特許文献１、２、３が挙げられる。
は、特許文献１、２、３が挙げられる。
【０００８】
【特許文献１】特開平１０-３１９１４９号公報
【特許文献２】特開平１０-２３３６８３号公報
【特許文献３】特開平１０-２６１９５６号公報
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
クロック整形回路では、ＶＣＯ４としてインダクタンス
とコンデンサを使用したＬＣ−ＶＣＯや、リングオシレ
ータを使用するのが一般的である。このため、位相ノイ
ズ特性やジッタの特性が悪く、ジッタを抑制することが
できないという不都合がある。
クロック整形回路では、ＶＣＯ４としてインダクタンス
とコンデンサを使用したＬＣ−ＶＣＯや、リングオシレ
ータを使用するのが一般的である。このため、位相ノイ
ズ特性やジッタの特性が悪く、ジッタを抑制することが
できないという不都合がある。
【００１０】そこで、このクロック整形回路において、
位相ノイズおよびジッタ特性を改善するために、図１９
に示すように電圧制御発振回路ＶＣＯとして、電圧制御
水晶発振回路ＶＣＸＯやＳＡＷ共振子を用いた電圧制御
型ＳＡＷ発振回路ＶＣＳＯを使用したものがある。
位相ノイズおよびジッタ特性を改善するために、図１９
に示すように電圧制御発振回路ＶＣＯとして、電圧制御
水晶発振回路ＶＣＸＯやＳＡＷ共振子を用いた電圧制御
型ＳＡＷ発振回路ＶＣＳＯを使用したものがある。
【００１１】ここで、ＳＡＷ共振子とは、弾性体の表面
付近にエネルギーが集中して伝播する性質を利用した共
振子であり、圧電基板上に、すだれ状の電極を配置し、
電極で励振された表面波を反射させることで定常波を発
生させ、共振子として機能するものである。発振周波数
は数１０ＭＨｚから数百ＭＨｚの広範囲で発振するが、
この共振子はＡＴカット型水晶振動子と比較して周波数
温度特性およびコスト面において課題を有している。
付近にエネルギーが集中して伝播する性質を利用した共
振子であり、圧電基板上に、すだれ状の電極を配置し、
電極で励振された表面波を反射させることで定常波を発
生させ、共振子として機能するものである。発振周波数
は数１０ＭＨｚから数百ＭＨｚの広範囲で発振するが、
この共振子はＡＴカット型水晶振動子と比較して周波数
温度特性およびコスト面において課題を有している。
【００１２】また、数百ＭＨｚ以上の高周波領域におい
て、そのような構成におけるクロック信号の受け渡しに
際し、入出力インターフェースおよび伝送路（この場合
は、接続のための配線用線路）におけるインピーダンス
マッチング等の整合性が容易でない。このため、相互に
影響を及ぼしあって出力振幅のレベルが低下したり、ま
た、差動出力の場合においては正および負の出力間の出
力振幅のアンバランスや位相差が発生するという不都合
がある。
て、そのような構成におけるクロック信号の受け渡しに
際し、入出力インターフェースおよび伝送路（この場合
は、接続のための配線用線路）におけるインピーダンス
マッチング等の整合性が容易でない。このため、相互に
影響を及ぼしあって出力振幅のレベルが低下したり、ま
た、差動出力の場合においては正および負の出力間の出
力振幅のアンバランスや位相差が発生するという不都合
がある。
【００１３】また，このような影響を回避するために、
図２０に示すように、電圧制御水晶発振回路ＶＣＸＯや
電圧制御ＳＡＷ発振回路ＶＣＳＯの出力部に個別に集積
回路（以下、ＩＣと呼ぶ）化された出力バッファ用ドラ
イバＩＣ（バッファ回路９）を挿入したものが知られて
いる。しかし、この出力バッファ用ドライバＩＣを追加
することにより部品点数が増加し小型化が困難になると
いう不都合がある。
図２０に示すように、電圧制御水晶発振回路ＶＣＸＯや
電圧制御ＳＡＷ発振回路ＶＣＳＯの出力部に個別に集積
回路（以下、ＩＣと呼ぶ）化された出力バッファ用ドラ
イバＩＣ（バッファ回路９）を挿入したものが知られて
いる。しかし、この出力バッファ用ドライバＩＣを追加
することにより部品点数が増加し小型化が困難になると
いう不都合がある。
【００１４】さらに、従来のクロック整形回路では、例
えば外部からのクロック信号Ｓ１の入力が何らかの原因
により途絶えたり、その周波数が大きく変化したりし
て、周波数位相のロック外れを起こすような場合があ
る。この場合には、閉ループがフリーランの状態にな
り、位相ノイズやジッタ特性が良好な安定したクロック
信号が得られないという不都合がある。たとえば、その
クロック信号を基準としてデータ伝送を行うような場合
には、データ伝送ができなくなるという不都合がある。
えば外部からのクロック信号Ｓ１の入力が何らかの原因
により途絶えたり、その周波数が大きく変化したりし
て、周波数位相のロック外れを起こすような場合があ
る。この場合には、閉ループがフリーランの状態にな
り、位相ノイズやジッタ特性が良好な安定したクロック
信号が得られないという不都合がある。たとえば、その
クロック信号を基準としてデータ伝送を行うような場合
には、データ伝送ができなくなるという不都合がある。
【００１５】上記の様なフリーラン状態で出力クロック
信号の安定性を損なう原因としては、ＶＣＯ４に印加さ
せる制御信号が不適当になることと、ＶＣＯ４が有する
温度変動特性による周波数変動などが挙げられる。特に
ＶＣＯ４として、コンデンサやインダクタンスを用いた
電圧制御発振回路ＬＣ−ＶＣＯ、リングオシレータ、Ｓ
ＡＷ共振子を用いた電圧制御型ＳＡＷ発振回路で構成し
た場合には、温度変動特性による周波数変動が大きくな
るという不都合がある。
信号の安定性を損なう原因としては、ＶＣＯ４に印加さ
せる制御信号が不適当になることと、ＶＣＯ４が有する
温度変動特性による周波数変動などが挙げられる。特に
ＶＣＯ４として、コンデンサやインダクタンスを用いた
電圧制御発振回路ＬＣ−ＶＣＯ、リングオシレータ、Ｓ
ＡＷ共振子を用いた電圧制御型ＳＡＷ発振回路で構成し
た場合には、温度変動特性による周波数変動が大きくな
るという不都合がある。
【００１６】本発明は、上記のような課題を解決するた
めになされたもので、本発明の目的は、電圧制御水晶発
振回路ＶＣＸＯや電圧制御ＳＡＷ発振回路ＶＣＳＯの出
力を帰還ループ出力として用いた場合に、クロック信号
に直接影響を与えることのない、差動出力の場合におい
て正・負の出力間における出力振幅のアンバランスや位
相差が発生しないクロック整形回路を得ることにある。
めになされたもので、本発明の目的は、電圧制御水晶発
振回路ＶＣＸＯや電圧制御ＳＡＷ発振回路ＶＣＳＯの出
力を帰還ループ出力として用いた場合に、クロック信号
に直接影響を与えることのない、差動出力の場合におい
て正・負の出力間における出力振幅のアンバランスや位
相差が発生しないクロック整形回路を得ることにある。
【００１７】また、本発明の目的は、出力バッファ用ド
ライバＩＣを追加することなく部品点数を抑制し、小型
化の図れるクロック整形回路を得ることにある。
ライバＩＣを追加することなく部品点数を抑制し、小型
化の図れるクロック整形回路を得ることにある。
【００１８】さらに、本発明の目的は、何らかの原因で
ロック外れを起こしたような場合に、ジッタの少ないク
ロック信号を確保できるようにしたクロック整形回路を
提供することにある。
ロック外れを起こしたような場合に、ジッタの少ないク
ロック信号を確保できるようにしたクロック整形回路を
提供することにある。
【００１９】さらに、本発明の目的は、電圧制御型ＳＡ
Ｗ発振回路を用いて構成した場合、温度変動時における
この発振回路の周波数温度特性を改善したクロック整形
回路を提供することにある。
Ｗ発振回路を用いて構成した場合、温度変動時における
この発振回路の周波数温度特性を改善したクロック整形
回路を提供することにある。
【００２０】さらに、本発明の他の目的は、クロック整
形回路が何らかの原因でロック外れを起こしたような場
合に、ジッタの少ないクロック信号を確保でき、これに
より各種の動作を中断することなく継続できるようにし
た電子機器を提供することにある。
形回路が何らかの原因でロック外れを起こしたような場
合に、ジッタの少ないクロック信号を確保でき、これに
より各種の動作を中断することなく継続できるようにし
た電子機器を提供することにある。
【００２１】
【課題を解決するための手段】第１の発明のクロック整
形回路は、供給される制御電圧に応じて周波数が変化す
るクロック発生回路と、前記クロック発生回路からの比
較クロック信号と外部からの入力信号との比較結果に基
づく位相差信号を生成する位相比較部と、前記位相差信
号を平滑化するループフィルタとを備え、前記クロック
発生回路は、少なくとも、圧電振動子と、発振用差動増
幅器および帰還バッファ用差動増幅器と、前記制御電圧
に基づいて所定量の位相をシフトする電圧制御移相回路
とにより正帰還発振ループを構成し、前記帰還バッファ
用差動増幅器からの出力信号を前記比較クロック信号と
することを特徴とする。
形回路は、供給される制御電圧に応じて周波数が変化す
るクロック発生回路と、前記クロック発生回路からの比
較クロック信号と外部からの入力信号との比較結果に基
づく位相差信号を生成する位相比較部と、前記位相差信
号を平滑化するループフィルタとを備え、前記クロック
発生回路は、少なくとも、圧電振動子と、発振用差動増
幅器および帰還バッファ用差動増幅器と、前記制御電圧
に基づいて所定量の位相をシフトする電圧制御移相回路
とにより正帰還発振ループを構成し、前記帰還バッファ
用差動増幅器からの出力信号を前記比較クロック信号と
することを特徴とする。
【００２２】上記第１の発明によれば、クロック発生回
路内の帰還バッファ用差動増幅器の非反転出力端子およ
び反転出力端子のいずれかの出力端子からの出力信号を
帰還ループ出力、すなわち、比較クロック信号とする構
成を採用しているので、差動増幅器の場合における非反
転および反転の出力間の出力振幅のアンバランスや位相
差をなくすことができるという効果を有する。
路内の帰還バッファ用差動増幅器の非反転出力端子およ
び反転出力端子のいずれかの出力端子からの出力信号を
帰還ループ出力、すなわち、比較クロック信号とする構
成を採用しているので、差動増幅器の場合における非反
転および反転の出力間の出力振幅のアンバランスや位相
差をなくすことができるという効果を有する。
【００２３】第２の発明のクロック整形回路は、供給さ
れる制御電圧に応じて周波数が変化するクロック発生回
路と、前記クロック発生回路からの比較クロック信号と
外部からの入力信号との比較結果に基づく位相差信号を
生成する位相比較部と、前記位相差信号を平滑化するル
ープフィルタとを備え、前記クロック発生回路は、少な
くとも前記の圧電振動子、電圧制御移相回路および発振
用増幅器とにより正帰還発振ループが構成され、さら
に、複数の出力用増幅器を備え、 前記発振用増幅器か
らの出力信号を前記複数の出力用増幅器を介して分岐さ
れた出力信号のいずれかを前記比較クロック信号とする
ことを特徴とする。
れる制御電圧に応じて周波数が変化するクロック発生回
路と、前記クロック発生回路からの比較クロック信号と
外部からの入力信号との比較結果に基づく位相差信号を
生成する位相比較部と、前記位相差信号を平滑化するル
ープフィルタとを備え、前記クロック発生回路は、少な
くとも前記の圧電振動子、電圧制御移相回路および発振
用増幅器とにより正帰還発振ループが構成され、さら
に、複数の出力用増幅器を備え、 前記発振用増幅器か
らの出力信号を前記複数の出力用増幅器を介して分岐さ
れた出力信号のいずれかを前記比較クロック信号とする
ことを特徴とする。
【００２４】上記第２の発明によれば、クロック発生回
路内の発振用増幅器からの出力信号を複数の出力用増幅
器を介して分岐し、各出力信号のいずれかを比較クロッ
ク信号として使用するので、出力振幅のレベルが低下す
る等の影響が回避され、クロック発生回路からの出力部
に出力バッファ用ドライバＩＣを挿入する必要がなくな
り、部品点数を削減することができ小型化が図られると
いう効果を有する。
路内の発振用増幅器からの出力信号を複数の出力用増幅
器を介して分岐し、各出力信号のいずれかを比較クロッ
ク信号として使用するので、出力振幅のレベルが低下す
る等の影響が回避され、クロック発生回路からの出力部
に出力バッファ用ドライバＩＣを挿入する必要がなくな
り、部品点数を削減することができ小型化が図られると
いう効果を有する。
【００２５】第３の発明のクロック整形回路のクロック
発生回路は、前記帰還バッファ用差動増幅器が備える非
反転出力端子および反転出力端子のうち、いずれか一方
は前記比較クロック信号を出力する機能として、他方は
前記正帰還発振ループ用出力として機能することを特徴
とする。上記第３の発明によれば、帰還バッファ用差動
増幅器が備える２つの出力端子を、一方は比較クロック
信号の出力用として機能、他方は正帰還発振ループ用出
力として機能させることができるので、１個の帰還バッ
ファ用差動増幅器を帰還ループ用と正帰還ループ用に用
いることができるという効果を有する。
発生回路は、前記帰還バッファ用差動増幅器が備える非
反転出力端子および反転出力端子のうち、いずれか一方
は前記比較クロック信号を出力する機能として、他方は
前記正帰還発振ループ用出力として機能することを特徴
とする。上記第３の発明によれば、帰還バッファ用差動
増幅器が備える２つの出力端子を、一方は比較クロック
信号の出力用として機能、他方は正帰還発振ループ用出
力として機能させることができるので、１個の帰還バッ
ファ用差動増幅器を帰還ループ用と正帰還ループ用に用
いることができるという効果を有する。
【００２６】第４の発明のクロック整形回路の前記差動
増幅器は、ＥＣＬラインレシーバを用いた差動増幅回路
であることを特徴とする。上記第４の発明によれば、Ｅ
ＣＬラインレシーバは、非反転および反転出力の差動出
力を有する差動増幅回路であるので、低消費電力で、か
つ高速で動作するクロック整形回路を得ることができ
る。
増幅器は、ＥＣＬラインレシーバを用いた差動増幅回路
であることを特徴とする。上記第４の発明によれば、Ｅ
ＣＬラインレシーバは、非反転および反転出力の差動出
力を有する差動増幅回路であるので、低消費電力で、か
つ高速で動作するクロック整形回路を得ることができ
る。
【００２７】第５の発明のクロック整形回路の前記位相
比較部は、少なくとも外部からの前記入力信号を分周す
る第１の分周手段と、前記比較クロック信号を分周する
第２の分周手段とを備えることを特徴とする。上記第５
の発明によれば、位相比較部の位相比較回路は、所定の
分周比を有する第１および第２の分周回路を備え、位相
比較回路においてそれぞれで分周された低周発数で比較
することができるので、低速のＩＣを用いて、安価に、
かつ高精度の位相比較部を製造できるという効果を有す
る。
比較部は、少なくとも外部からの前記入力信号を分周す
る第１の分周手段と、前記比較クロック信号を分周する
第２の分周手段とを備えることを特徴とする。上記第５
の発明によれば、位相比較部の位相比較回路は、所定の
分周比を有する第１および第２の分周回路を備え、位相
比較回路においてそれぞれで分周された低周発数で比較
することができるので、低速のＩＣを用いて、安価に、
かつ高精度の位相比較部を製造できるという効果を有す
る。
【００２８】第６の発明のクロック整形回路における前
記圧電振動子はＳＡＷ共振子であることを特徴とする。
上記第６の発明によれば、圧電振動子としてＳＡＷ共振
子を用いるので、高周波数の出力が容易に得られるとい
う効果を有する。
記圧電振動子はＳＡＷ共振子であることを特徴とする。
上記第６の発明によれば、圧電振動子としてＳＡＷ共振
子を用いるので、高周波数の出力が容易に得られるとい
う効果を有する。
【００２９】第７の発明のクロック整形回路における圧
電振動子は水晶振動子であることを特徴とする。上記第
７の発明によれば、クロック整形回路の発振源としてＡ
Ｔカット型水晶振動子を用いた構成として、安定度の良
い出力が得られるという効果を有する。
電振動子は水晶振動子であることを特徴とする。上記第
７の発明によれば、クロック整形回路の発振源としてＡ
Ｔカット型水晶振動子を用いた構成として、安定度の良
い出力が得られるという効果を有する。
【００３０】第８の発明のクロック整形回路は、入力ク
ロック信号と比較クロック信号との位相を比較し、その
比較結果に応じた信号を出力する位相比較部と、前記入
力クロック信号に対応する所定周波数の予備クロック信
号を発生する水晶発振回路と、この水晶発振回路が発生
する予備クロック信号と前記比較クロック信号との位相
を比較し、その比較結果に応じた信号を出力する予備位
相比較部と、前記入力クロック信号と前記比較クロック
信号に基づき、その位相のロック外れを検出するロック
外れ検出回路と、このロック外れ検出回路の検出に応じ
て、前記位相比較部および予備位相比較部の出力信号の
うちのいずれか一方を選択して出力するセレクタと、こ
のセレクタで選択された出力信号を平滑化処理するルー
プフィルタと、前記比較クロック信号を発生するととも
に、前記ループフィルタの出力信号に応じてその比較ク
ロック信号の周波数を可変できるクロック発生回路とを
備えたことを特徴とする。
ロック信号と比較クロック信号との位相を比較し、その
比較結果に応じた信号を出力する位相比較部と、前記入
力クロック信号に対応する所定周波数の予備クロック信
号を発生する水晶発振回路と、この水晶発振回路が発生
する予備クロック信号と前記比較クロック信号との位相
を比較し、その比較結果に応じた信号を出力する予備位
相比較部と、前記入力クロック信号と前記比較クロック
信号に基づき、その位相のロック外れを検出するロック
外れ検出回路と、このロック外れ検出回路の検出に応じ
て、前記位相比較部および予備位相比較部の出力信号の
うちのいずれか一方を選択して出力するセレクタと、こ
のセレクタで選択された出力信号を平滑化処理するルー
プフィルタと、前記比較クロック信号を発生するととも
に、前記ループフィルタの出力信号に応じてその比較ク
ロック信号の周波数を可変できるクロック発生回路とを
備えたことを特徴とする。
【００３１】上記第８の発明によれば、何らかの原因に
より外部からのクロック信号の入力が途絶えたり、その
クロック信号のジッタが異常に増大して閉ループがロッ
ク外れを起こした場合には、本来の閉ループを予備的な
閉ループに切り換えて、ＶＣＳＯ／ＶＣＸＯ４の比較ク
ロック信号と水晶発振回路の予備クロック信号を利用す
る。このため、何らかの原因により本来の閉ループがフ
リーランの状態になった場合でも、安定した動作でジッ
タの少ないクロック信号を得ることができる。
より外部からのクロック信号の入力が途絶えたり、その
クロック信号のジッタが異常に増大して閉ループがロッ
ク外れを起こした場合には、本来の閉ループを予備的な
閉ループに切り換えて、ＶＣＳＯ／ＶＣＸＯ４の比較ク
ロック信号と水晶発振回路の予備クロック信号を利用す
る。このため、何らかの原因により本来の閉ループがフ
リーランの状態になった場合でも、安定した動作でジッ
タの少ないクロック信号を得ることができる。
【００３２】第９の発明のクロック整形回路における前
記水晶発振回路は、温度補償付きの水晶発振回路からな
ることを特徴とするものである。上記第９の発明によれ
ば、温度補償付きの水晶発振回路を用いることによっ
て、厳しい温度条件下においても安定した温度特性を有
するクロック信号が得られる。
記水晶発振回路は、温度補償付きの水晶発振回路からな
ることを特徴とするものである。上記第９の発明によれ
ば、温度補償付きの水晶発振回路を用いることによっ
て、厳しい温度条件下においても安定した温度特性を有
するクロック信号が得られる。
【００３３】第１０の発明のクロック整形回路における
前記予備位相比較部は、前記クロック発生回路が発生す
る比較クロック信号を分周する分周回路を含み、さらに
前記水晶発振回路が発生する所定の予備クロック信号と
前記分周回路の出力信号との位相を比較し、その比較結
果に応じた信号を出力することを特徴とする。上記第１
０の発明によれば、予備位相比較部は、分周回路によっ
て、前記クロック発生回路が発生する比較クロック信号
が前記水晶発振回路が発生する所定の予備クロック信号
にまで分周されるので、予備位相比較部において２つの
周波数を低周発数で比較することができるので、低速の
ＩＣを用いて、安価に、かつ高精度の位相比較部を製造
できるという効果を有する。
前記予備位相比較部は、前記クロック発生回路が発生す
る比較クロック信号を分周する分周回路を含み、さらに
前記水晶発振回路が発生する所定の予備クロック信号と
前記分周回路の出力信号との位相を比較し、その比較結
果に応じた信号を出力することを特徴とする。上記第１
０の発明によれば、予備位相比較部は、分周回路によっ
て、前記クロック発生回路が発生する比較クロック信号
が前記水晶発振回路が発生する所定の予備クロック信号
にまで分周されるので、予備位相比較部において２つの
周波数を低周発数で比較することができるので、低速の
ＩＣを用いて、安価に、かつ高精度の位相比較部を製造
できるという効果を有する。
【００３４】第１１のクロック整形回路における前記ク
ロック発生回路は、電圧制御型ＳＡＷ発振回路からなる
ことを特徴とするものである。上記第１１の発明によれ
ば、圧電振動子としてＳＡＷ共振子を用いるので、高周
波数の出力が容易に得られるという効果を有する。
ロック発生回路は、電圧制御型ＳＡＷ発振回路からなる
ことを特徴とするものである。上記第１１の発明によれ
ば、圧電振動子としてＳＡＷ共振子を用いるので、高周
波数の出力が容易に得られるという効果を有する。
【００３５】第１２の発明のクロック整形回路における
クロック発生回路は、電圧制御型水晶発振回路からなる
ことを特徴とする。上記第１２の発明によれば、圧電振
動子として水晶振動子を用いるので、安定した温度特性
を有するクロック信号を確保できるという効果を有す
る。
クロック発生回路は、電圧制御型水晶発振回路からなる
ことを特徴とする。上記第１２の発明によれば、圧電振
動子として水晶振動子を用いるので、安定した温度特性
を有するクロック信号を確保できるという効果を有す
る。
【００３６】第１３の発明のクロック整形回路は、入力
クロック信号と比較クロック信号との位相を比較し、そ
の比較結果に応じた信号を出力する位相比較部と、前記
入力クロック信号に相当する所定周波数の予備クロック
信号を発生する水晶発振回路と、この水晶発振回路が発
生する予備クロック信号と前記比較クロック信号との位
相を比較し、その比較結果に応じた信号を出力する予備
位相比較部と、前記位相比較部の出力信号を平滑化処理
する第１のループフィルタと、前記予備位相比較部の出
力信号を平滑化処理する第２のループフィルタと、前記
入力クロック信号と前記比較クロック信号に基づき、そ
の位相のロック外れを検出するロック外れ検出回路と、
このロック外れ検出回路の検出に応じて、前記第１およ
び第２のループフィルタの出力信号のうちのいずれか一
方を選択して出力するセレクタと、前記比較クロック信
号を発生するとともに、前記セレクタで選択された出力
信号に応じてその比較クロック信号の周波数を可変でき
るクロック発生回路とを備えたことを特徴とする。
クロック信号と比較クロック信号との位相を比較し、そ
の比較結果に応じた信号を出力する位相比較部と、前記
入力クロック信号に相当する所定周波数の予備クロック
信号を発生する水晶発振回路と、この水晶発振回路が発
生する予備クロック信号と前記比較クロック信号との位
相を比較し、その比較結果に応じた信号を出力する予備
位相比較部と、前記位相比較部の出力信号を平滑化処理
する第１のループフィルタと、前記予備位相比較部の出
力信号を平滑化処理する第２のループフィルタと、前記
入力クロック信号と前記比較クロック信号に基づき、そ
の位相のロック外れを検出するロック外れ検出回路と、
このロック外れ検出回路の検出に応じて、前記第１およ
び第２のループフィルタの出力信号のうちのいずれか一
方を選択して出力するセレクタと、前記比較クロック信
号を発生するとともに、前記セレクタで選択された出力
信号に応じてその比較クロック信号の周波数を可変でき
るクロック発生回路とを備えたことを特徴とする。
【００３７】上記第１３の発明によれば、閉ループがロ
ック外れを起こした場合には、本来の閉ループを水晶発
振回路が発生する予備クロック信号を用いた閉ループに
切り換えて使用できる。この場合、２つのループフィル
タ、特に、第２ループフィルタが設けられるために、位
相比較部および予備位相比較部のそれぞれを経由する閉
ループに最適な低域特性を２つのループフィルタに設定
することが可能となる。これによって、閉ループの安定
性が向上し、より、安定したクロック信号が得られると
いう効果を有する。
ック外れを起こした場合には、本来の閉ループを水晶発
振回路が発生する予備クロック信号を用いた閉ループに
切り換えて使用できる。この場合、２つのループフィル
タ、特に、第２ループフィルタが設けられるために、位
相比較部および予備位相比較部のそれぞれを経由する閉
ループに最適な低域特性を２つのループフィルタに設定
することが可能となる。これによって、閉ループの安定
性が向上し、より、安定したクロック信号が得られると
いう効果を有する。
【００３８】第１４の発明のクロック整形回路における
前記水晶発振回路は、温度補償付きの水晶発振回路から
なることを特徴とするものである。上記第１４の発明に
よれば、温度補償付きの水晶発振回路を用いることによ
って、厳しい温度条件においても安定した温度特性を有
するクロック信号が得られる。
前記水晶発振回路は、温度補償付きの水晶発振回路から
なることを特徴とするものである。上記第１４の発明に
よれば、温度補償付きの水晶発振回路を用いることによ
って、厳しい温度条件においても安定した温度特性を有
するクロック信号が得られる。
【００３９】第１５の発明のクロック整形回路における
前記予備位相比較部は、前記クロック発生回路が発生す
る比較クロック信号を分周回路で分周した出力信号と、
前記水晶発振回路が発生した所定の予備クロック信号と
の位相を比較し、その比較結果に応じた信号を出力する
ことを特徴とする。上記第１５の発明によれば、予備位
相比較部は、分周回路によって、前記クロック発生回路
が発生する比較クロック信号が前記水晶発振回路が発生
する所定の予備クロック信号にまで分周されるので、予
備位相比較部において２つの周波数を低周発数で比較す
ることができるので、低速のＩＣを用いて、安価に、か
つ高精度の予備位相比較部を製造できるという効果を有
する。
前記予備位相比較部は、前記クロック発生回路が発生す
る比較クロック信号を分周回路で分周した出力信号と、
前記水晶発振回路が発生した所定の予備クロック信号と
の位相を比較し、その比較結果に応じた信号を出力する
ことを特徴とする。上記第１５の発明によれば、予備位
相比較部は、分周回路によって、前記クロック発生回路
が発生する比較クロック信号が前記水晶発振回路が発生
する所定の予備クロック信号にまで分周されるので、予
備位相比較部において２つの周波数を低周発数で比較す
ることができるので、低速のＩＣを用いて、安価に、か
つ高精度の予備位相比較部を製造できるという効果を有
する。
【００４０】第１６の発明のクロック整形回路における
前記クロック発生回路は、電圧制御型ＳＡＷ発振回路か
らなることを特徴とするものである。上記第１６の発明
によれば、圧電振動子としてＳＡＷ共振子を用いるの
で、高周波数の出力が容易に得られるという効果を有す
る。
前記クロック発生回路は、電圧制御型ＳＡＷ発振回路か
らなることを特徴とするものである。上記第１６の発明
によれば、圧電振動子としてＳＡＷ共振子を用いるの
で、高周波数の出力が容易に得られるという効果を有す
る。
【００４１】第１７の発明のクロック整形回路における
クロック発生回路は、電圧制御型水晶発振回路からなる
ことを特徴とする。上記第１７の発明によれば、圧電振
動子として水晶振動子を用いるので、安定した温度特性
を有するクロック信号を確保できるという効果を有す
る。
クロック発生回路は、電圧制御型水晶発振回路からなる
ことを特徴とする。上記第１７の発明によれば、圧電振
動子として水晶振動子を用いるので、安定した温度特性
を有するクロック信号を確保できるという効果を有す
る。
【００４２】第１８の発明のクロック整形回路における
前記位相比較部は、位相比較回路と、前記位相比較回路
の出力を前記位相比較部に入力する信号の位相差に対応
する直流電圧に変換する第１のチャージポンプとを有
し、前記予備位相比較部は、予備位相比較回路と、前記
予備位相比較回路の出力を前記予備位相比較部に入力す
る信号の位相差に対応する直流電圧に変換する第２のチ
ャージポンプとを有することを特徴とする。上記第１８
の発明によれば、位相比較部が位相比較回路と構造が簡
単なチャージポンプとから構成され、予備位相比較部が
予備位相比較回路と構造が簡単なチャージポンプとから
構成されるので、安価な位相比較部および予備位相比較
部が容易に得られるという効果を有する。
前記位相比較部は、位相比較回路と、前記位相比較回路
の出力を前記位相比較部に入力する信号の位相差に対応
する直流電圧に変換する第１のチャージポンプとを有
し、前記予備位相比較部は、予備位相比較回路と、前記
予備位相比較回路の出力を前記予備位相比較部に入力す
る信号の位相差に対応する直流電圧に変換する第２のチ
ャージポンプとを有することを特徴とする。上記第１８
の発明によれば、位相比較部が位相比較回路と構造が簡
単なチャージポンプとから構成され、予備位相比較部が
予備位相比較回路と構造が簡単なチャージポンプとから
構成されるので、安価な位相比較部および予備位相比較
部が容易に得られるという効果を有する。
【００４３】第１９の発明のクロック整形回路におい
て、前記第１のチャージポンプと前記第１のループフィ
ルタを第１のデジタル・シグナル・プロセッサ（ＤＳ
Ｐ）に置き換え、前記第２のチャージポンプと前記第２
のループフィルタを第２のデジタル・シグナル・プロセ
ッサ（ＤＳＰ）に置き換えたことを特徴とする。上記第
１９の発明によれば、ループフィルタの代わりにＤＳＰ
を用いることにより、ループフィルタが不要となり、デ
ジタル処理が可能となるので、大幅な小型化が可能とな
り、また、外来ノイズに対する影響が受けにくいといっ
た耐ノイズ性を向上させることができるという効果が得
られる。
て、前記第１のチャージポンプと前記第１のループフィ
ルタを第１のデジタル・シグナル・プロセッサ（ＤＳ
Ｐ）に置き換え、前記第２のチャージポンプと前記第２
のループフィルタを第２のデジタル・シグナル・プロセ
ッサ（ＤＳＰ）に置き換えたことを特徴とする。上記第
１９の発明によれば、ループフィルタの代わりにＤＳＰ
を用いることにより、ループフィルタが不要となり、デ
ジタル処理が可能となるので、大幅な小型化が可能とな
り、また、外来ノイズに対する影響が受けにくいといっ
た耐ノイズ性を向上させることができるという効果が得
られる。
【００４４】第２０の発明は、入力クロック信号と比較
クロック信号との位相を比較し、その比較結果に応じた
信号を出力する位相比較部と、この位相比較部の出力信
号を平滑化処理するループフィルタと、このループフィ
ルタの出力信号に相当する所定電圧を出力する電圧出力
回路と、前記入力クロック信号と前記比較クロック信号
に基づき、その位相のロック外れを検出するロック外れ
検出回路と、このロック外れ検出回路の検出に応じて、
前記ループフィルタの出力信号または前記電圧出力回路
の出力を選択して出力するセレクタと、前記比較クロッ
ク信号を発生するとともに、前記セレクタで選択された
出力に応じてその比較クロック信号の周波数を可変でき
るクロック発生回路とを備えたことを特徴とする。上記
第２０の発明によれば、クロック整形回路の動作中に本
来の閉ループがロック外れを起こした場合には、この閉
ループが解かれ、ＶＣＳＯには電圧出力回路の出力が供
給される。このため、電圧出力回路の定電圧に対して、
ＶＣＳＯの低温域／高温域の温度特性をキャンセル（温
度補償）するような温度依存性を持たせることによっ
て、ＶＣＳＯの周波数温度特性を改善させることができ
る。
クロック信号との位相を比較し、その比較結果に応じた
信号を出力する位相比較部と、この位相比較部の出力信
号を平滑化処理するループフィルタと、このループフィ
ルタの出力信号に相当する所定電圧を出力する電圧出力
回路と、前記入力クロック信号と前記比較クロック信号
に基づき、その位相のロック外れを検出するロック外れ
検出回路と、このロック外れ検出回路の検出に応じて、
前記ループフィルタの出力信号または前記電圧出力回路
の出力を選択して出力するセレクタと、前記比較クロッ
ク信号を発生するとともに、前記セレクタで選択された
出力に応じてその比較クロック信号の周波数を可変でき
るクロック発生回路とを備えたことを特徴とする。上記
第２０の発明によれば、クロック整形回路の動作中に本
来の閉ループがロック外れを起こした場合には、この閉
ループが解かれ、ＶＣＳＯには電圧出力回路の出力が供
給される。このため、電圧出力回路の定電圧に対して、
ＶＣＳＯの低温域／高温域の温度特性をキャンセル（温
度補償）するような温度依存性を持たせることによっ
て、ＶＣＳＯの周波数温度特性を改善させることができ
る。
【００４５】第２１の発明のクロック整形回路における
前記クロック発生回路は、電圧制御型ＳＡＷ発振回路か
らなることを特徴とするものである。上記第２１の発明
によれば、圧電振動子としてＳＡＷ共振子を用いるの
で、高周波数の出力が容易に得られるという効果を有す
る。
前記クロック発生回路は、電圧制御型ＳＡＷ発振回路か
らなることを特徴とするものである。上記第２１の発明
によれば、圧電振動子としてＳＡＷ共振子を用いるの
で、高周波数の出力が容易に得られるという効果を有す
る。
【００４６】第２２の発明のクロック整形回路における
クロック発生回路は、電圧制御型水晶発振回路からなる
ことを特徴とする。上記第２２の発明によれば、圧電振
動子として水晶振動子を用いるので、安定した温度特性
を有するクロック信号を確保できるという効果を有す
る。
クロック発生回路は、電圧制御型水晶発振回路からなる
ことを特徴とする。上記第２２の発明によれば、圧電振
動子として水晶振動子を用いるので、安定した温度特性
を有するクロック信号を確保できるという効果を有す
る。
【００４７】第２３の発明のクロック整形回路における
前記位相比較部は、位相比較回路の出力を位相比較部に
入力する信号の位相差に対応する直流電圧に変換するチ
ャージポンプを有することを特徴とする。上記第２３の
発明によれば、位相比較部が位相比較回路と構造が簡単
なチャージポンプとから構成されるので、安価な位相比
較部が容易に得られるという効果を有する。
前記位相比較部は、位相比較回路の出力を位相比較部に
入力する信号の位相差に対応する直流電圧に変換するチ
ャージポンプを有することを特徴とする。上記第２３の
発明によれば、位相比較部が位相比較回路と構造が簡単
なチャージポンプとから構成されるので、安価な位相比
較部が容易に得られるという効果を有する。
【００４８】第２４の発明のクロック整形回路におい
て、前記チャージポンプと前記ループフィルタとを、デ
ジタル・シグナル・プロセッサ（ＤＳＰ）に置き換えた
ことを特徴とする。上記第２４の発明によれば、ループ
フィルタの代わりにＤＳＰを用いることにより、ループ
フィルタが不要となり、デジタル処理が可能となるの
で、大幅な小型化が可能となり、また、外来ノイズに対
する影響が受けにくいといった耐ノイズ性を向上させる
ことができるという効果が得られる。
て、前記チャージポンプと前記ループフィルタとを、デ
ジタル・シグナル・プロセッサ（ＤＳＰ）に置き換えた
ことを特徴とする。上記第２４の発明によれば、ループ
フィルタの代わりにＤＳＰを用いることにより、ループ
フィルタが不要となり、デジタル処理が可能となるの
で、大幅な小型化が可能となり、また、外来ノイズに対
する影響が受けにくいといった耐ノイズ性を向上させる
ことができるという効果が得られる。
【００４９】第２５の発明のクロック整形回路における
前記電圧出力回路は、前記所定電圧が可変自在であっ
て、かつ任意の電圧が設定できるようになっていること
を特徴とするものである。上記第２５の発明によれば、
電圧出力回路の電圧を可変できるようにすることによっ
て、クロック信号のジッタが異常に増大して閉ループが
突然ロック外れを起こした場合に、電圧出力回路の電圧
を可変して、すぐにロック外れに対応することができ
る。
前記電圧出力回路は、前記所定電圧が可変自在であっ
て、かつ任意の電圧が設定できるようになっていること
を特徴とするものである。上記第２５の発明によれば、
電圧出力回路の電圧を可変できるようにすることによっ
て、クロック信号のジッタが異常に増大して閉ループが
突然ロック外れを起こした場合に、電圧出力回路の電圧
を可変して、すぐにロック外れに対応することができ
る。
【００５０】第２６の発明のクロック整形回路におい
て、前記電圧出力回路の出力電圧は、前記クロック発生
回路の発振出力を温度補償するために温度依存性を持た
せるようにしたことを特徴とする。上記第２６の発明に
よれば、電圧出力回路の出力電圧に、ＶＣＳＯの低温域
／高温域の温度特性をキャンセル（温度補償）するよう
な温度依存性を持たせることによって、ＶＣＳＯの周波
数温度特性を改善させることができる。
て、前記電圧出力回路の出力電圧は、前記クロック発生
回路の発振出力を温度補償するために温度依存性を持た
せるようにしたことを特徴とする。上記第２６の発明に
よれば、電圧出力回路の出力電圧に、ＶＣＳＯの低温域
／高温域の温度特性をキャンセル（温度補償）するよう
な温度依存性を持たせることによって、ＶＣＳＯの周波
数温度特性を改善させることができる。
【００５１】このような構成からなる本発明のクロック
整形回路では、何らかの原因により外部からのクロック
信号の入力が途絶えたり、そのクロック信号のジッタが
異常に増大して閉ループがロック外れを起こすような場
合には、ジッタの少ない所望のクロック信号を確保でき
る。すなわち、本発明のクロック整形回路によれば、何
らかの原因により本来の閉ループがフリーランの状態に
なった場合でも、予備的な閉ループに切り換えて水晶発
振回路を使用するので、位相ノイズやジッタが軽減され
安定したクロック信号を確保できる。
整形回路では、何らかの原因により外部からのクロック
信号の入力が途絶えたり、そのクロック信号のジッタが
異常に増大して閉ループがロック外れを起こすような場
合には、ジッタの少ない所望のクロック信号を確保でき
る。すなわち、本発明のクロック整形回路によれば、何
らかの原因により本来の閉ループがフリーランの状態に
なった場合でも、予備的な閉ループに切り換えて水晶発
振回路を使用するので、位相ノイズやジッタが軽減され
安定したクロック信号を確保できる。
【００５２】第２７の発明のクロック整形回路のクロッ
ク発生回路は、圧電振動子と、発振用差動増幅器および
帰還バッファ用差動増幅器と、前記制御電圧に基づいて
所定量の位相をシフトする電圧制御移相回路とから構成
され、少なくとも前記圧電振動子、発振用差動増幅器、
帰還バッファ用差動増幅器および電圧制御移相回路によ
り正帰還発振ループが構成され、前記帰還バッファ用差
動増幅器からの出力信号を前記比較クロック信号とする
ことを特徴とする。上記第２７の発明によれば、クロッ
ク発生回路内の帰還バッファ用差動増幅器の非反転出力
端子および反転出力端子のいずれかの出力端子からの出
力を帰還ループ出力とした構成を採用しているので、こ
れらの信号が相互に影響を及ぼしあって出力振幅のレベ
ルが低下することがなく、また、差動増幅器の場合の非
反転および反転の出力端子間における出力振幅のアンバ
ランスや位相差を回避できるという効果が得られる。
ク発生回路は、圧電振動子と、発振用差動増幅器および
帰還バッファ用差動増幅器と、前記制御電圧に基づいて
所定量の位相をシフトする電圧制御移相回路とから構成
され、少なくとも前記圧電振動子、発振用差動増幅器、
帰還バッファ用差動増幅器および電圧制御移相回路によ
り正帰還発振ループが構成され、前記帰還バッファ用差
動増幅器からの出力信号を前記比較クロック信号とする
ことを特徴とする。上記第２７の発明によれば、クロッ
ク発生回路内の帰還バッファ用差動増幅器の非反転出力
端子および反転出力端子のいずれかの出力端子からの出
力を帰還ループ出力とした構成を採用しているので、こ
れらの信号が相互に影響を及ぼしあって出力振幅のレベ
ルが低下することがなく、また、差動増幅器の場合の非
反転および反転の出力端子間における出力振幅のアンバ
ランスや位相差を回避できるという効果が得られる。
【００５３】第２８の発明のクロック整形回路における
クロック発生回路は、圧電振動子と、発振用増幅器と、
前記制御電圧に基づいて所定量の位相をシフトする電圧
制御移相回路と、複数の出力用増幅器とを備え、少なく
とも前記の圧電振動子、電圧制御移相回路および発振用
増幅器とにより正帰還発振ループが構成され、前記発振
用増幅器からの出力信号を前記複数の出力用増幅器を介
して分岐された出力信号のいずれかを前記比較クロック
信号とすることを特徴とする。上記第２８の発明によれ
ば、発振用増幅器の出力信号を複数の出力用増幅器を介
して分岐し、そのうちの一つの出力信号を比較クロック
信号としているので、外付け用として出力バッファ用ド
ライバＩＣを必要とすることなく、出力信号と比較クロ
ック信号の相互の影響を回避することができる。従っ
て、余分な部品を追加することなく部品点数を抑制し、
小型化が図れるという効果が得られる。また、外付けの
出力バッファ用ドライバＩＣを用いると、出力用増幅器
とこのバッファ回路間で接続のための配線により、それ
ぞれの出力信号間に位相差が生じてしまうが、発振用増
幅器の出力信号をＩＣ内部に設けた複数の出力用増幅器
を介して分岐する場合には、そのような位相差が生じな
いという効果が得られる。
クロック発生回路は、圧電振動子と、発振用増幅器と、
前記制御電圧に基づいて所定量の位相をシフトする電圧
制御移相回路と、複数の出力用増幅器とを備え、少なく
とも前記の圧電振動子、電圧制御移相回路および発振用
増幅器とにより正帰還発振ループが構成され、前記発振
用増幅器からの出力信号を前記複数の出力用増幅器を介
して分岐された出力信号のいずれかを前記比較クロック
信号とすることを特徴とする。上記第２８の発明によれ
ば、発振用増幅器の出力信号を複数の出力用増幅器を介
して分岐し、そのうちの一つの出力信号を比較クロック
信号としているので、外付け用として出力バッファ用ド
ライバＩＣを必要とすることなく、出力信号と比較クロ
ック信号の相互の影響を回避することができる。従っ
て、余分な部品を追加することなく部品点数を抑制し、
小型化が図れるという効果が得られる。また、外付けの
出力バッファ用ドライバＩＣを用いると、出力用増幅器
とこのバッファ回路間で接続のための配線により、それ
ぞれの出力信号間に位相差が生じてしまうが、発振用増
幅器の出力信号をＩＣ内部に設けた複数の出力用増幅器
を介して分岐する場合には、そのような位相差が生じな
いという効果が得られる。
【００５４】第２９の発明のクロック整形回路における
クロック発生回路は、前記帰還バッファ用差動増幅器が
備える非反転出力端子および反転出力端子のうち、いず
れか一方は前記比較クロック信号を出力する機能とし
て、他方は前記正帰還発振ループ用出力として機能する
ことを特徴とする。上記第２９の発明によれば、クロッ
ク発生回路内の帰還バッファ用差動増幅器の非反転出力
端子および反転出力端子のうち、いずれか一方は前記比
較クロック信号を出力する機能として、他方は前記正帰
還発振ループ用出力として機能として用いるので、差動
増幅器の場合における非反転および反転の出力間の出力
振幅のアンバランスや位相差をなくすことができるとい
う効果が得られる。
クロック発生回路は、前記帰還バッファ用差動増幅器が
備える非反転出力端子および反転出力端子のうち、いず
れか一方は前記比較クロック信号を出力する機能とし
て、他方は前記正帰還発振ループ用出力として機能する
ことを特徴とする。上記第２９の発明によれば、クロッ
ク発生回路内の帰還バッファ用差動増幅器の非反転出力
端子および反転出力端子のうち、いずれか一方は前記比
較クロック信号を出力する機能として、他方は前記正帰
還発振ループ用出力として機能として用いるので、差動
増幅器の場合における非反転および反転の出力間の出力
振幅のアンバランスや位相差をなくすことができるとい
う効果が得られる。
【００５５】第３０の発明のクロック発生回路は、前記
発振用差動増幅器および前記帰還バッファ用差動増幅器
はＥＣＬラインレシーバを用いた差動増幅回路であるこ
とを特徴とする。上記第３０の発明によれば、上記の差
動増幅器にＥＣＬラインレシーバを使用することによっ
て、低消費電力で、かつ高速で動作するクロック整形回
路を得ることができる。
発振用差動増幅器および前記帰還バッファ用差動増幅器
はＥＣＬラインレシーバを用いた差動増幅回路であるこ
とを特徴とする。上記第３０の発明によれば、上記の差
動増幅器にＥＣＬラインレシーバを使用することによっ
て、低消費電力で、かつ高速で動作するクロック整形回
路を得ることができる。
【００５６】第３１の発明のクロック整形回路の前記位
相比較部は、外部からの前記入力信号を分周する第１の
分周回路と、比較クロック信号を分周する第２の分周回
路と、前記第１の分周回路と前記第２の分周回路の出力
信号の位相を比較する位相比較回路とを備えることを特
徴とする。上記第３１の発明によれば、位相比較部は、
所定の分周比を有する第１および第２の分周回路を備
え、位相比較回路でそれぞれの分周回路で分周された低
周波数を比較することができるので、低速のＩＣを用い
て、安価に、かつ高精度の位相比較部を構成できるとい
う効果を有する。
相比較部は、外部からの前記入力信号を分周する第１の
分周回路と、比較クロック信号を分周する第２の分周回
路と、前記第１の分周回路と前記第２の分周回路の出力
信号の位相を比較する位相比較回路とを備えることを特
徴とする。上記第３１の発明によれば、位相比較部は、
所定の分周比を有する第１および第２の分周回路を備
え、位相比較回路でそれぞれの分周回路で分周された低
周波数を比較することができるので、低速のＩＣを用い
て、安価に、かつ高精度の位相比較部を構成できるとい
う効果を有する。
【００５７】第３２の発明のクロック整形回路の前記圧
電振動子は、ＳＡＷ共振子であることを特徴とする。上
記第３２の発明によれば、圧電振動子としてＳＡＷ共振
子を用いるので、高周波数の出力が容易に得られるとい
う効果を有する。
電振動子は、ＳＡＷ共振子であることを特徴とする。上
記第３２の発明によれば、圧電振動子としてＳＡＷ共振
子を用いるので、高周波数の出力が容易に得られるとい
う効果を有する。
【００５８】第３３の発明のクロック整形回路の前記圧
電振動子は、水晶振動子であることを特徴とする。上記
第３３の発明によれば、クロック整形回路の発振源とし
て温度補償機能が付いた温度依存性のないＡＴカット型
水晶振動子を用いるので、安定度の良い出力が得られる
という効果を有する。
電振動子は、水晶振動子であることを特徴とする。上記
第３３の発明によれば、クロック整形回路の発振源とし
て温度補償機能が付いた温度依存性のないＡＴカット型
水晶振動子を用いるので、安定度の良い出力が得られる
という効果を有する。
【００５９】第３４の発明の電子機器は、第１乃至第３
３の発明のクロック整形回路を備えたことを特徴とす
る。上記第３４の発明によれば、電子機器、たとえば、
光トランシーバ用モジュールに、本発明のクロック整形
回路を適用すると、そのモジュール内の多重分離化部で
得られたジッタの多い受信クロック信号に対して、ジッ
タが低減されたクロックを供給できるので、受信データ
とクロック信号間におけるタイミングマージンが確保さ
れ、光トランシーバ用モジュールの多重化部における誤
動作を防止できるという効果を有する。また、本発明の
ロック外れ検出回路付きクロック整形回路を電子機器に
用いれば、クロック整形回路がロック外れを起こした場
合でも、ジッタの少ないクロック信号を確保でき、その
クロック信号により、電子機器の各種の動作を中断する
ことなく継続できる効果を有する。
３の発明のクロック整形回路を備えたことを特徴とす
る。上記第３４の発明によれば、電子機器、たとえば、
光トランシーバ用モジュールに、本発明のクロック整形
回路を適用すると、そのモジュール内の多重分離化部で
得られたジッタの多い受信クロック信号に対して、ジッ
タが低減されたクロックを供給できるので、受信データ
とクロック信号間におけるタイミングマージンが確保さ
れ、光トランシーバ用モジュールの多重化部における誤
動作を防止できるという効果を有する。また、本発明の
ロック外れ検出回路付きクロック整形回路を電子機器に
用いれば、クロック整形回路がロック外れを起こした場
合でも、ジッタの少ないクロック信号を確保でき、その
クロック信号により、電子機器の各種の動作を中断する
ことなく継続できる効果を有する。
【００６０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて説明する。
て、図面に基づいて説明する。
【００６１】＜第１の実施の形態＞図１は、本発明の第
１の実施の形態によるクロック整形回路の構成を示すブ
ロック図である。図１において、クロック整形回路１
は、比較クロック信号Ｓ２と外部からの入力信号Ｓ１と
を比較し、比較結果に基づいた位相差信号Ｓ３を生成す
る位相比較部３と、位相差信号を平滑化し制御電圧とし
て出力するループフィルタ２と、制御電圧に応じて出力
信号の周波数が変化する電圧制御発振部（ＶＣＳＯ／Ｖ
ＣＸＯ）４とから構成される。本発明の特徴点は、図２
において詳述するが、クロック整形回路１の帰還ループ
出力として電圧制御発振部４の出力と異なる出力を用い
ている点にある。
１の実施の形態によるクロック整形回路の構成を示すブ
ロック図である。図１において、クロック整形回路１
は、比較クロック信号Ｓ２と外部からの入力信号Ｓ１と
を比較し、比較結果に基づいた位相差信号Ｓ３を生成す
る位相比較部３と、位相差信号を平滑化し制御電圧とし
て出力するループフィルタ２と、制御電圧に応じて出力
信号の周波数が変化する電圧制御発振部（ＶＣＳＯ／Ｖ
ＣＸＯ）４とから構成される。本発明の特徴点は、図２
において詳述するが、クロック整形回路１の帰還ループ
出力として電圧制御発振部４の出力と異なる出力を用い
ている点にある。
【００６２】尚、電圧制御発振部４としては、電圧制御
水晶発振回路ＶＣＸＯまたはＳＡＷ共振子を用いた電圧
制御ＳＡＷ発振回路ＶＣＳＯのいずれを用いたものでも
よい。
水晶発振回路ＶＣＸＯまたはＳＡＷ共振子を用いた電圧
制御ＳＡＷ発振回路ＶＣＳＯのいずれを用いたものでも
よい。
【００６３】位相比較部３は、通常、ＩＣ２としてＩＣ
化されているブロックであり、図示しない外部装置から
入力されるクロック信号Ｓ１と、ＶＣＳＯ／ＶＣＸＯ４
からの比較クロック信号Ｓ２との位相を比較し、位相差
に応じた電圧レベルの信号Ｓ３を出力する。
化されているブロックであり、図示しない外部装置から
入力されるクロック信号Ｓ１と、ＶＣＳＯ／ＶＣＸＯ４
からの比較クロック信号Ｓ２との位相を比較し、位相差
に応じた電圧レベルの信号Ｓ３を出力する。
【００６４】ループフィルタ２は、位相比較部３から出
力された信号を平滑化し、制御電圧ＶｃとしてＶＣＳＯ
／ＶＣＸＯ４に出力する。
力された信号を平滑化し、制御電圧ＶｃとしてＶＣＳＯ
／ＶＣＸＯ４に出力する。
【００６５】ＶＣＳＯ／ＶＣＸＯ４は、図２で後述する
ＳＡＷ共振子４５ａを共振させる電圧制御発振回路（ク
ロック発生回路）であり、制御電圧Ｖｃの電圧レベルに
比例して周波数が、たとえば、数十ＭＨｚ〜数百ＭＨｚ
の範囲で変化するクロック信号を出力する。
ＳＡＷ共振子４５ａを共振させる電圧制御発振回路（ク
ロック発生回路）であり、制御電圧Ｖｃの電圧レベルに
比例して周波数が、たとえば、数十ＭＨｚ〜数百ＭＨｚ
の範囲で変化するクロック信号を出力する。
【００６６】次に、図２に基づいて、ＶＣＳＯ／ＶＣＸ
Ｏ４の構成について説明する。図２において、ＶＣＳＯ
／ＶＣＸＯ４は、少なくとも、発振用差動増幅器４１，
出力用差動増幅器４２，帰還バッファ用差動増幅器４３
の３個の差動増幅器をＩＣ化したＩＣ１と、後述する正
帰還発振ループ内における移相量を調整する電圧制御移
相回路４４と、所定の共振周波数を有するＳＡＷ共振子
４５ａとインピーダンス回路４６とから構成される。そ
して、少なくとも、発振用差動増幅器４１、帰還バッフ
ァ用差動増幅器４３、電圧制御移相回路４４、ＳＡＷ共
振子４５ａとにより正帰還発振ループが形成される。こ
こで、差動増幅器４１、４２、４３は、ＰＥＣＬ（Posi
tive Referenced Emitter-Coupled Logic ）の規格によ
り構成される高速駆動が可能な増幅器である。そして、
これらの差動増幅器４１、４２、４３は、１チップＩＣ
（ＩＣ１）により構成される。尚、この差動増幅器４
１，４２，４３については、後述する図１５に基づいて
詳細に説明する。
Ｏ４の構成について説明する。図２において、ＶＣＳＯ
／ＶＣＸＯ４は、少なくとも、発振用差動増幅器４１，
出力用差動増幅器４２，帰還バッファ用差動増幅器４３
の３個の差動増幅器をＩＣ化したＩＣ１と、後述する正
帰還発振ループ内における移相量を調整する電圧制御移
相回路４４と、所定の共振周波数を有するＳＡＷ共振子
４５ａとインピーダンス回路４６とから構成される。そ
して、少なくとも、発振用差動増幅器４１、帰還バッフ
ァ用差動増幅器４３、電圧制御移相回路４４、ＳＡＷ共
振子４５ａとにより正帰還発振ループが形成される。こ
こで、差動増幅器４１、４２、４３は、ＰＥＣＬ（Posi
tive Referenced Emitter-Coupled Logic ）の規格によ
り構成される高速駆動が可能な増幅器である。そして、
これらの差動増幅器４１、４２、４３は、１チップＩＣ
（ＩＣ１）により構成される。尚、この差動増幅器４
１，４２，４３については、後述する図１５に基づいて
詳細に説明する。
【００６７】この発振用差動増幅器４１の非反転入力端
子Ｄ１には、原発振信号を生成し、出力するＳＡＷ共振
子４５ａの正帰還発振ループ後段側の端子が接続されて
いる。
子Ｄ１には、原発振信号を生成し、出力するＳＡＷ共振
子４５ａの正帰還発振ループ後段側の端子が接続されて
いる。
【００６８】また、発振用差動増幅器４１の非反転入力
端子Ｄ１と反転入力端子Ｄ２との間には、それぞれの入
力端子間に所定の電位差を発生させるためのインピーダ
ンス回路４６が接続されている。さらに発振用差動増幅
器４１の反転入力端子Ｄ２にはバイアス電圧ＶＢＢが印
加される。
端子Ｄ１と反転入力端子Ｄ２との間には、それぞれの入
力端子間に所定の電位差を発生させるためのインピーダ
ンス回路４６が接続されている。さらに発振用差動増幅
器４１の反転入力端子Ｄ２にはバイアス電圧ＶＢＢが印
加される。
【００６９】発振用差動増幅器４１の非反転出力端子に
は、帰還バッファ用差動増幅器４３の非反転入力端子が
接続され、発振用差動増幅器４１の反転出力端子には、
帰還バッファ用差動増幅器４３の反転入力端子が接続さ
れる。この場合において、帰還バッファ用差動増幅器４
３の非反転出力端子Ｑ１は、図１に示す位相比較部３へ
の帰還ループ出力として用いられ、非反転出力端子Ｑ２
から出力される信号は電圧制御移相回路４４に入力され
る。尚、非反転出力端子Ｑ１は電圧制御移相回路４４へ
の入力として、反転出力端子Ｑ２は外部の位相比較部３
への帰還ループ出力としてもよい。
は、帰還バッファ用差動増幅器４３の非反転入力端子が
接続され、発振用差動増幅器４１の反転出力端子には、
帰還バッファ用差動増幅器４３の反転入力端子が接続さ
れる。この場合において、帰還バッファ用差動増幅器４
３の非反転出力端子Ｑ１は、図１に示す位相比較部３へ
の帰還ループ出力として用いられ、非反転出力端子Ｑ２
から出力される信号は電圧制御移相回路４４に入力され
る。尚、非反転出力端子Ｑ１は電圧制御移相回路４４へ
の入力として、反転出力端子Ｑ２は外部の位相比較部３
への帰還ループ出力としてもよい。
【００７０】電圧制御移相回路４４では、電圧制御端子
ＶＣを介して図１に示すループフィルタ２から出力され
た制御電圧Ｖｃが入力され、正帰還発振ループにおける
移相量が制御される。
ＶＣを介して図１に示すループフィルタ２から出力され
た制御電圧Ｖｃが入力され、正帰還発振ループにおける
移相量が制御される。
【００７１】発振用差動増幅器４１の非反転出力端子お
よび反転出力端子の後段には、出力用差動増幅回路４２
が接続される。
よび反転出力端子の後段には、出力用差動増幅回路４２
が接続される。
【００７２】以上、説明した電圧制御水晶発振回路ＶＣ
ＸＯもしくは電圧制御ＳＡＷ発振回路ＶＣＳＯから、電
圧制御移相回路および水晶振動子やＳＡＷ共振子を除い
た集積回路ＩＣ１に含まれる３つの差動増幅器は、汎用
の集積回路として製品化され、容易に入手できる。ま
た、後述するようにループフィルタ２と位相比較部３も
同様にＩＣ化することが可能であり、ＳＡＷ共振子４５
ａを含めて、これらでシステム化されたクロック整形回
路１として実現することによって、それらの出力と帰還
ループ間における相互干渉がなくなり、電圧制御水晶発
振回路ＶＣＸＯまたは電圧制御ＳＡＷ発振回路ＶＣＳＯ
の出力をそのまま使用できる。
ＸＯもしくは電圧制御ＳＡＷ発振回路ＶＣＳＯから、電
圧制御移相回路および水晶振動子やＳＡＷ共振子を除い
た集積回路ＩＣ１に含まれる３つの差動増幅器は、汎用
の集積回路として製品化され、容易に入手できる。ま
た、後述するようにループフィルタ２と位相比較部３も
同様にＩＣ化することが可能であり、ＳＡＷ共振子４５
ａを含めて、これらでシステム化されたクロック整形回
路１として実現することによって、それらの出力と帰還
ループ間における相互干渉がなくなり、電圧制御水晶発
振回路ＶＣＸＯまたは電圧制御ＳＡＷ発振回路ＶＣＳＯ
の出力をそのまま使用できる。
【００７３】次に、図１，図２に基づいて、本発明にお
ける第１の実施の形態の動作について説明する。図１に
おいて、図示しない外部装置からジッタを含むクロック
信号Ｓ１が入力端子ＣＫから位相比較部３に入力され、
ＶＣＳＯ／ＶＣＸＯ４の帰還ループ用出力端子ＬＰｏか
らの比較クロック信号Ｓ２と比較し、その位相差信号Ｓ
３はループフィルタ２に出力される。そして、ループフ
ィルタ２は、この位相差を示す信号Ｓ３を平滑化し、制
御電圧ＶｃをＶＣＳＯ／ＶＣＸＯ４に出力する。
ける第１の実施の形態の動作について説明する。図１に
おいて、図示しない外部装置からジッタを含むクロック
信号Ｓ１が入力端子ＣＫから位相比較部３に入力され、
ＶＣＳＯ／ＶＣＸＯ４の帰還ループ用出力端子ＬＰｏか
らの比較クロック信号Ｓ２と比較し、その位相差信号Ｓ
３はループフィルタ２に出力される。そして、ループフ
ィルタ２は、この位相差を示す信号Ｓ３を平滑化し、制
御電圧ＶｃをＶＣＳＯ／ＶＣＸＯ４に出力する。
【００７４】図２に示す電圧制御移相回路４４におい
て、電圧制御端子ＶＣから入力されたこの制御電圧Ｖｃ
に基づいて、帰還バッファ用差動増幅器４３の反転出力
端子から出力されたクロック信号の位相は、適切な位相
に調整される。一方、帰還バッファ用差動増幅器４３の
非反転出力端子Ｑ１から出力されたクロック信号は、帰
還ループ出力端子ＬＰｏから、クロック整形回路１の帰
還ループ出力として出力され、図１に示す位相比較部３
に比較クロック信号Ｓ２として入力される。クロック整
形回路１において、以上説明したような動作が繰り返し
て行われる。
て、電圧制御端子ＶＣから入力されたこの制御電圧Ｖｃ
に基づいて、帰還バッファ用差動増幅器４３の反転出力
端子から出力されたクロック信号の位相は、適切な位相
に調整される。一方、帰還バッファ用差動増幅器４３の
非反転出力端子Ｑ１から出力されたクロック信号は、帰
還ループ出力端子ＬＰｏから、クロック整形回路１の帰
還ループ出力として出力され、図１に示す位相比較部３
に比較クロック信号Ｓ２として入力される。クロック整
形回路１において、以上説明したような動作が繰り返し
て行われる。
【００７５】以上説明したように、本発明の第１の実施
の形態によれば、ＶＣＳＯ／ＶＣＸＯ４内の帰還バッフ
ァ用差動増幅器４３の非反転出力端子Ｑ１および反転出
力端子Ｑ２のいずれかの出力端子からの出力を帰還ルー
プ出力とした構成を採用している。従って、これらの信
号が相互に影響を及ぼしあって出力振幅のレベルが低下
することがなく、また、差動増幅器の場合の非反転およ
び反転の出力端子間における出力振幅のアンバランスや
位相差を回避できるという効果が得られる。
の形態によれば、ＶＣＳＯ／ＶＣＸＯ４内の帰還バッフ
ァ用差動増幅器４３の非反転出力端子Ｑ１および反転出
力端子Ｑ２のいずれかの出力端子からの出力を帰還ルー
プ出力とした構成を採用している。従って、これらの信
号が相互に影響を及ぼしあって出力振幅のレベルが低下
することがなく、また、差動増幅器の場合の非反転およ
び反転の出力端子間における出力振幅のアンバランスや
位相差を回避できるという効果が得られる。
【００７６】また，上記のように相互の影響がなくなる
ので、電圧制御水晶発振回路ＶＣＸＯまたは電圧制御Ｓ
ＡＷ発振回路ＶＣＳＯの出力部に図示しない個別部品に
よる出力バッファ用ドライバＩＣを挿入する必要がなく
なり、部品点数を削減することができ小型化が図られる
という効果が得られる。
ので、電圧制御水晶発振回路ＶＣＸＯまたは電圧制御Ｓ
ＡＷ発振回路ＶＣＳＯの出力部に図示しない個別部品に
よる出力バッファ用ドライバＩＣを挿入する必要がなく
なり、部品点数を削減することができ小型化が図られる
という効果が得られる。
【００７７】＜第２の実施の形態＞図３は、図１のクロ
ック整形回路１の詳細構成を示すブロック図である。図
３において、クロック整形回路１は、位相比較部３、ル
ープフィルタ２、ＶＣＳＯ／ＶＣＸＯ４から構成され
る。この位相比較部３は、分周比１／Ｎを有する分周回
路（第１の分周回路）５、分周比１／Ｍを有する分周回
路（第２の分周回路）６、位相比較回路２１、チャージ
ポンプ２２から構成される。
ック整形回路１の詳細構成を示すブロック図である。図
３において、クロック整形回路１は、位相比較部３、ル
ープフィルタ２、ＶＣＳＯ／ＶＣＸＯ４から構成され
る。この位相比較部３は、分周比１／Ｎを有する分周回
路（第１の分周回路）５、分周比１／Ｍを有する分周回
路（第２の分周回路）６、位相比較回路２１、チャージ
ポンプ２２から構成される。
【００７８】分周回路５は、図示しない外部装置からの
周波数Ｆ１のクロック信号Ｓ１をＮ分周した信号Ｓ４を
位相比較回路２１に出力する。分周回路６は、ＶＣＳＯ
／ＶＣＸＯ４の帰還ループ出力端子ＬＰｏから出力され
た周波数Ｆ１の比較クロック信号Ｓ２をＭ分周した基準
信号Ｓ５を位相比較回路２１へ出力する。
周波数Ｆ１のクロック信号Ｓ１をＮ分周した信号Ｓ４を
位相比較回路２１に出力する。分周回路６は、ＶＣＳＯ
／ＶＣＸＯ４の帰還ループ出力端子ＬＰｏから出力され
た周波数Ｆ１の比較クロック信号Ｓ２をＭ分周した基準
信号Ｓ５を位相比較回路２１へ出力する。
【００７９】尚、第１の分周回路５、第２の分周回路
６、位相比較回路２１の３つのブロックはＩＣ３として
ＩＣ化可能である。さらに、システム化されたクロック
整形回路１においては、その出力と帰還ループ出力との
間の相互干渉がなくなるので、ＶＣＳＯ／ＶＣＸＯ４の
出力をバッファなしでそのまま使用できる。尚、分周回
路５，６のそれぞれの分周比が異なる場合について説明
したが、同一であってもよい。
６、位相比較回路２１の３つのブロックはＩＣ３として
ＩＣ化可能である。さらに、システム化されたクロック
整形回路１においては、その出力と帰還ループ出力との
間の相互干渉がなくなるので、ＶＣＳＯ／ＶＣＸＯ４の
出力をバッファなしでそのまま使用できる。尚、分周回
路５，６のそれぞれの分周比が異なる場合について説明
したが、同一であってもよい。
【００８０】次に、図３を用いて、本発明における第２
の実施の形態の動作について説明する。図３において、
外部装置からジッタを含むクロック信号Ｓ１とＶＣＳＯ
／ＶＣＸＯ４の帰還ループ出力端子ＬＰｏから帰還ルー
プ出力として出力された比較クロック信号Ｓ２が位相比
較部３に入力される。ジッタを含むクロック信号Ｓ１は
分周回路５でＮ分周されクロック信号Ｓ４として位相比
較回路２１に供給され、比較クロック信号Ｓ２は分周回
路６でＭ分周され、クロック信号Ｓ５として位相比較回
路２１に入力される。位相比較回路２１はクロック信号
Ｓ４とクロック信号Ｓ５とを比較しその結果をＵＰ信号
およびＤＮ信号としてチャージポンプ２２に供給する。
そのチャージポンプ２２は、位相差信号Ｓ３をループフ
ィルタ２に供給する。そして、ループフィルタ２はこの
位相差信号Ｓ３を平滑化し、制御電圧ＶｃとしてＶＣＳ
Ｏ／ＶＣＸＯ４に供給する。ＶＣＳＯ／ＶＣＸＯ４にお
ける動作は、第１の実施の形態の動作と同一であるので
その説明は省略する。
の実施の形態の動作について説明する。図３において、
外部装置からジッタを含むクロック信号Ｓ１とＶＣＳＯ
／ＶＣＸＯ４の帰還ループ出力端子ＬＰｏから帰還ルー
プ出力として出力された比較クロック信号Ｓ２が位相比
較部３に入力される。ジッタを含むクロック信号Ｓ１は
分周回路５でＮ分周されクロック信号Ｓ４として位相比
較回路２１に供給され、比較クロック信号Ｓ２は分周回
路６でＭ分周され、クロック信号Ｓ５として位相比較回
路２１に入力される。位相比較回路２１はクロック信号
Ｓ４とクロック信号Ｓ５とを比較しその結果をＵＰ信号
およびＤＮ信号としてチャージポンプ２２に供給する。
そのチャージポンプ２２は、位相差信号Ｓ３をループフ
ィルタ２に供給する。そして、ループフィルタ２はこの
位相差信号Ｓ３を平滑化し、制御電圧ＶｃとしてＶＣＳ
Ｏ／ＶＣＸＯ４に供給する。ＶＣＳＯ／ＶＣＸＯ４にお
ける動作は、第１の実施の形態の動作と同一であるので
その説明は省略する。
【００８１】尚、上記の説明においては、入力するクロ
ック信号Ｓ１とこのクロック整形回路１のＯＵＴ端子か
ら出力されるクロック信号の周波数は異なるという場合
について説明したが、同一の周波数であってもよい。
ック信号Ｓ１とこのクロック整形回路１のＯＵＴ端子か
ら出力されるクロック信号の周波数は異なるという場合
について説明したが、同一の周波数であってもよい。
【００８２】以上説明したように、第２の実施の形態に
おいては、第１の実施の形態に加えて、さらに、分周比
１／Ｎを有する分周回路５および分周比１／Ｍを有する
分周回路６とを有し、位相比較部３において分周回路５
および分周回路６からの信号を低周波数で比較すること
ができるので、安価な低速のＩＣを用いて、高精度の位
相比較部３を製造できるという効果が得られる。
おいては、第１の実施の形態に加えて、さらに、分周比
１／Ｎを有する分周回路５および分周比１／Ｍを有する
分周回路６とを有し、位相比較部３において分周回路５
および分周回路６からの信号を低周波数で比較すること
ができるので、安価な低速のＩＣを用いて、高精度の位
相比較部３を製造できるという効果が得られる。
【００８３】＜第３の実施の形態＞図４は、第３の実施
の形態に係るクロック整形回路の構成を示すブロック図
である。第１の実施の形態に係るクロック整形回路と異
なる点は、図５で詳述するＤＳＰ（Digital Signal Pro
cessor）を備えるという点である。図５は、ＤＳＰの詳
細を説明する図である。
の形態に係るクロック整形回路の構成を示すブロック図
である。第１の実施の形態に係るクロック整形回路と異
なる点は、図５で詳述するＤＳＰ（Digital Signal Pro
cessor）を備えるという点である。図５は、ＤＳＰの詳
細を説明する図である。
【００８４】第２の実施の形態では、図３に示すよう
に、位相比較部３は、位相比較回路２１とチャージポン
プ２２とを含んで構成される。一方、第３の実施の形態
では、図４に示すように、第２の実施の形態におけるチ
ャージポンプ２２とループフィルタ２とをＤＳＰ７に置
き換え、位相比較回路２１とＤＳＰ７を含んで構成され
る。分周回路５，６、位相比較回路２１およびＤＳＰ７
は、ＩＣ２として集積化してもよい。ＤＳＰ７は、図４
に示すＵＰ信号およびＤＮ信号から構成される位相差信
号Ｓ６に基づいて演算を行い、ＶＣＳＯ／ＶＣＸＯ４を
制御するための制御電圧Ｖｃを出力する。
に、位相比較部３は、位相比較回路２１とチャージポン
プ２２とを含んで構成される。一方、第３の実施の形態
では、図４に示すように、第２の実施の形態におけるチ
ャージポンプ２２とループフィルタ２とをＤＳＰ７に置
き換え、位相比較回路２１とＤＳＰ７を含んで構成され
る。分周回路５，６、位相比較回路２１およびＤＳＰ７
は、ＩＣ２として集積化してもよい。ＤＳＰ７は、図４
に示すＵＰ信号およびＤＮ信号から構成される位相差信
号Ｓ６に基づいて演算を行い、ＶＣＳＯ／ＶＣＸＯ４を
制御するための制御電圧Ｖｃを出力する。
【００８５】図５において、ＤＳＰ７は、ＵＰ信号およ
びＤＮ信号をカウントするカウンタ３５，前記カウンタ
３５の入力の平均値を演算するＣＰＵ３６，前記ＣＰＵ
３６で演算された結果をストアしておくメモリ３７，前
記メモリ３７にストアされた演算値をアナログ信号に変
換するＤ／Ａ変換器３８から構成される。実施の形態１
および２においては、位相比較回路２１から出力される
位相差信号Ｓ６を、チャージポンプ２２がＤＣレベルに
変換してループフィルタ２で平均値を取って制御電圧Ｖ
ｃとして出力するように構成されている。一方、実施の
形態３においては、位相比較回路２１から出力される位
相差信号Ｓ６を、ＤＳＰ７が直接演算してＤＣレベルに
変換された制御電圧Ｖｃとして出力するように構成され
ている。
びＤＮ信号をカウントするカウンタ３５，前記カウンタ
３５の入力の平均値を演算するＣＰＵ３６，前記ＣＰＵ
３６で演算された結果をストアしておくメモリ３７，前
記メモリ３７にストアされた演算値をアナログ信号に変
換するＤ／Ａ変換器３８から構成される。実施の形態１
および２においては、位相比較回路２１から出力される
位相差信号Ｓ６を、チャージポンプ２２がＤＣレベルに
変換してループフィルタ２で平均値を取って制御電圧Ｖ
ｃとして出力するように構成されている。一方、実施の
形態３においては、位相比較回路２１から出力される位
相差信号Ｓ６を、ＤＳＰ７が直接演算してＤＣレベルに
変換された制御電圧Ｖｃとして出力するように構成され
ている。
【００８６】次に、図４を用いて、本発明における第３
の実施の形態の動作について説明する。図４において、
入力端子ＣＫから入力したジッタを含む周波数Ｆ１のク
ロック信号Ｓ１を分周回路５で分周したクロック信号Ｓ
４と帰還ループ用出力端子ＬＰｏからの比較クロック信
号Ｓ２を分周回路６で分周したクロック信号Ｓ５とが位
相比較回路２１で位相比較され、比較結果としての位相
差信号Ｓ６がＤＳＰ７に出力される。そして、ＤＳＰ７
が行う演算によりこの位相差を示す信号Ｓ６が平滑化さ
れ、制御電圧ＶｃとしてＶＣＳＯ／ＶＣＸＯ４に出力さ
れる。
の実施の形態の動作について説明する。図４において、
入力端子ＣＫから入力したジッタを含む周波数Ｆ１のク
ロック信号Ｓ１を分周回路５で分周したクロック信号Ｓ
４と帰還ループ用出力端子ＬＰｏからの比較クロック信
号Ｓ２を分周回路６で分周したクロック信号Ｓ５とが位
相比較回路２１で位相比較され、比較結果としての位相
差信号Ｓ６がＤＳＰ７に出力される。そして、ＤＳＰ７
が行う演算によりこの位相差を示す信号Ｓ６が平滑化さ
れ、制御電圧ＶｃとしてＶＣＳＯ／ＶＣＸＯ４に出力さ
れる。
【００８７】図４に示すＶＣＳＯ／ＶＣＸＯ４における
動作は第１の実施の形態と同一であるのでその説明は省
略する。ＶＣＳＯ／ＶＣＸＯ４の帰還ループ出力端子Ｌ
Ｐｏから出力された比較クロック信号Ｓ２は、位相比較
回路２１に入力される。クロック整形回路１において、
上で説明したような動作が繰り返して行われる。
動作は第１の実施の形態と同一であるのでその説明は省
略する。ＶＣＳＯ／ＶＣＸＯ４の帰還ループ出力端子Ｌ
Ｐｏから出力された比較クロック信号Ｓ２は、位相比較
回路２１に入力される。クロック整形回路１において、
上で説明したような動作が繰り返して行われる。
【００８８】以上説明したように、第３の実施の形態に
おいては、第１の実施の形態と同様な効果が得られると
共に、さらに、以下のような効果が得られる。
おいては、第１の実施の形態と同様な効果が得られると
共に、さらに、以下のような効果が得られる。
【００８９】第１の実施の形態および第２の実施の形態
において、ループフィルタ２は、通常アナログフィルタ
によって構成されるが、アナログフィルタはＩＣ化が困
難であるため、回路基板を小型化するのが難しい。ま
た、アナログフィルタは高インピーダンスであり、外来
ノイズの影響を受けやすい問題もある。特に、本発明が
用いられる通信機器においては、周辺に様々な高周波ノ
イズがあるため、外来ノイズの影響を受けやすいのは重
大な問題である。さらに、通信機器の周辺には同様のＰ
ＬＬ回路が存在することも多いため、ＰＬＬ回路間の相
互干渉の影響を受けやすいという問題もある。
において、ループフィルタ２は、通常アナログフィルタ
によって構成されるが、アナログフィルタはＩＣ化が困
難であるため、回路基板を小型化するのが難しい。ま
た、アナログフィルタは高インピーダンスであり、外来
ノイズの影響を受けやすい問題もある。特に、本発明が
用いられる通信機器においては、周辺に様々な高周波ノ
イズがあるため、外来ノイズの影響を受けやすいのは重
大な問題である。さらに、通信機器の周辺には同様のＰ
ＬＬ回路が存在することも多いため、ＰＬＬ回路間の相
互干渉の影響を受けやすいという問題もある。
【００９０】本実施の形態において、ループフィルタ２
の代わりにＤＳＰ７を採用することにより、上述した実
施の形態におけるループフィルタ２が不要となるため、
ＩＣ化によるさらなる小型化が可能となり、また、外来
のノイズに対する影響が受けにくい、といった耐ノイズ
性を向上させることができるという効果が得られる。
の代わりにＤＳＰ７を採用することにより、上述した実
施の形態におけるループフィルタ２が不要となるため、
ＩＣ化によるさらなる小型化が可能となり、また、外来
のノイズに対する影響が受けにくい、といった耐ノイズ
性を向上させることができるという効果が得られる。
【００９１】＜第４の実施の形態＞図６は、第４の実施
の形態に係るクロック整形回路の構成を示すブロック図
である。第１の実施の形態に係るクロック整形回路１と
異なる点は、ＶＣＳＯ／ＶＣＸＯ４において、差動増幅
器に代えて入力・出力端子がそれぞれ１つの増幅器を用
いて構成した点である。以下に、ＶＣＳＯ／ＶＣＸＯ４
の構成について説明する。
の形態に係るクロック整形回路の構成を示すブロック図
である。第１の実施の形態に係るクロック整形回路１と
異なる点は、ＶＣＳＯ／ＶＣＸＯ４において、差動増幅
器に代えて入力・出力端子がそれぞれ１つの増幅器を用
いて構成した点である。以下に、ＶＣＳＯ／ＶＣＸＯ４
の構成について説明する。
【００９２】図６において、ＶＣＳＯ／ＶＣＸＯ４は、
発振用増幅器５１と複数の出力用増幅器５２，５３，５
４…とをＩＣ化したＩＣ５と、電圧制御移相回路４４と
ＳＡＷ共振子４５ａとから構成される。そして、少なく
とも、発振用増幅器５１、電圧制御移相回路４４とＳＡ
Ｗ共振子４５ａとにより正帰還発振ループが形成され
る。発振用増幅器５１からの出力信号は、集積化された
出力用増幅器５２，５３，５４を介して分岐され、出力
用増幅器５２，５４からの出力はクロック整形回路１の
出力信号として、また、出力用増幅器５３からの出力は
比較クロック信号として使用される。
発振用増幅器５１と複数の出力用増幅器５２，５３，５
４…とをＩＣ化したＩＣ５と、電圧制御移相回路４４と
ＳＡＷ共振子４５ａとから構成される。そして、少なく
とも、発振用増幅器５１、電圧制御移相回路４４とＳＡ
Ｗ共振子４５ａとにより正帰還発振ループが形成され
る。発振用増幅器５１からの出力信号は、集積化された
出力用増幅器５２，５３，５４を介して分岐され、出力
用増幅器５２，５４からの出力はクロック整形回路１の
出力信号として、また、出力用増幅器５３からの出力は
比較クロック信号として使用される。
【００９３】次に、図６に基づいて、本発明における第
４の実施の形態のクロック整形回路の動作について説明
する。位相比較部３とループフィルタ２における動作は
第１の実施の形態と同じであるので、詳細な説明は省略
する。
４の実施の形態のクロック整形回路の動作について説明
する。位相比較部３とループフィルタ２における動作は
第１の実施の形態と同じであるので、詳細な説明は省略
する。
【００９４】図６において、ＳＡＷ共振子４５ａで発生
した共振出力は、ＩＣ５の入力端子Ｄを介して発振用増
幅器５１に入力される。この発振用増幅器５１の出力
は、出力用増幅器５２，５４および出力端子ＯＵＴを介
してクロック整形回路１の出力信号として、また、出力
用増幅器５３からは位相比較部３に比較クロック信号と
して、出力される。さらに、この発振用増幅器５１の出
力は電圧制御移相回路４４に入力され、所定の位相だけ
シフトされる。
した共振出力は、ＩＣ５の入力端子Ｄを介して発振用増
幅器５１に入力される。この発振用増幅器５１の出力
は、出力用増幅器５２，５４および出力端子ＯＵＴを介
してクロック整形回路１の出力信号として、また、出力
用増幅器５３からは位相比較部３に比較クロック信号と
して、出力される。さらに、この発振用増幅器５１の出
力は電圧制御移相回路４４に入力され、所定の位相だけ
シフトされる。
【００９５】以上説明したように、第４の実施の形態に
よれば、上述した第１〜第３の実施の形態と同様な効果
が得られる以外に、特に、発振用増幅器５３の出力信号
をＩＣ５内部に設けた出力用増幅器５２，５３，５４を
介して分岐し、そのうちの１つの出力を比較クロック信
号としているので、外付け用として出力バッファ用ドラ
イバＩＣを必要とすることなく、出力信号と比較クロッ
ク信号の相互の影響を回避することができる。従って、
余分な部品を追加することなく部品点数を抑制し、小型
化が図れるという効果が得られる。
よれば、上述した第１〜第３の実施の形態と同様な効果
が得られる以外に、特に、発振用増幅器５３の出力信号
をＩＣ５内部に設けた出力用増幅器５２，５３，５４を
介して分岐し、そのうちの１つの出力を比較クロック信
号としているので、外付け用として出力バッファ用ドラ
イバＩＣを必要とすることなく、出力信号と比較クロッ
ク信号の相互の影響を回避することができる。従って、
余分な部品を追加することなく部品点数を抑制し、小型
化が図れるという効果が得られる。
【００９６】また、外付けの出力バッファ用ドライバＩ
Ｃを用いると、出力用増幅器５２とこのバッファ回路間
で接続のための配線により、それぞれの出力信号間に位
相差が生じてしまうが、発振用増幅器５１の出力信号を
ＩＣ５内部に設けた出力用増幅器５２，５３，５４を介
して分岐する場合には、そのような位相差が生じないと
いう効果が得られる。
Ｃを用いると、出力用増幅器５２とこのバッファ回路間
で接続のための配線により、それぞれの出力信号間に位
相差が生じてしまうが、発振用増幅器５１の出力信号を
ＩＣ５内部に設けた出力用増幅器５２，５３，５４を介
して分岐する場合には、そのような位相差が生じないと
いう効果が得られる。
【００９７】＜第５の実施の形態＞本発明の第５の実施
の形態のクロック整形回路は、図７に示すように、位相
比較部３１と、水晶発振回路７２と、予備位相比較部７
４と、ロック外れ検出回路７５と、切換スイッチである
セレクタ７６と、ループフィルタ２と、電圧制御発振回
路であるＶＣＳＯ／ＶＣＸＯ４とを備えている。そし
て、この第５の実施の形態においては、通常の動作時に
は、位相比較部３１と、セレクタ７６と、ループフィル
タ２と、ＶＣＳＯ／ＶＣＸＯ４とが、本来の閉ループを
形成するようになっている。
の形態のクロック整形回路は、図７に示すように、位相
比較部３１と、水晶発振回路７２と、予備位相比較部７
４と、ロック外れ検出回路７５と、切換スイッチである
セレクタ７６と、ループフィルタ２と、電圧制御発振回
路であるＶＣＳＯ／ＶＣＸＯ４とを備えている。そし
て、この第５の実施の形態においては、通常の動作時に
は、位相比較部３１と、セレクタ７６と、ループフィル
タ２と、ＶＣＳＯ／ＶＣＸＯ４とが、本来の閉ループを
形成するようになっている。
【００９８】一方、その閉ループがロック外れを起こし
て異常動作時の場合には、水晶発振回路７２の出力を予
備的に使用するとともに、予備位相比較部７４と、セレ
クタ７６と、ループフィルタ２と、ＶＣＳＯ／ＶＣＸＯ
４とが予備的（一時的）な閉ループを形成し、異常時に
対処するようになっている。
て異常動作時の場合には、水晶発振回路７２の出力を予
備的に使用するとともに、予備位相比較部７４と、セレ
クタ７６と、ループフィルタ２と、ＶＣＳＯ／ＶＣＸＯ
４とが予備的（一時的）な閉ループを形成し、異常時に
対処するようになっている。
【００９９】位相比較部３１は、外部から入力されるジ
ッタのあるクロック信号Ｓ１と、ＶＣＳＯ／ＶＣＸＯ４
が発生する比較クロック信号Ｓ２との位相を比較し、そ
の比較結果に応じた信号Ｓ３をセレクタ７６に出力する
回路である。ここで、クロック信号Ｓ１の周波数は、例
えば６２２〔ＭＨｚ〕である。また、ＶＣＳＯ／ＶＣＸ
Ｏ４が発生する比較クロック信号Ｓ２の周波数も、例え
ば６２２〔ＭＨｚ〕である。
ッタのあるクロック信号Ｓ１と、ＶＣＳＯ／ＶＣＸＯ４
が発生する比較クロック信号Ｓ２との位相を比較し、そ
の比較結果に応じた信号Ｓ３をセレクタ７６に出力する
回路である。ここで、クロック信号Ｓ１の周波数は、例
えば６２２〔ＭＨｚ〕である。また、ＶＣＳＯ／ＶＣＸ
Ｏ４が発生する比較クロック信号Ｓ２の周波数も、例え
ば６２２〔ＭＨｚ〕である。
【０１００】水晶発振回路７２は、温度補償機能が付い
た温度依存性のない水晶発振回路であり、クロック信号
Ｓ１と分周関係にある所定の周波数からなる予備クロッ
ク信号Ｓ５を発生するようになっている。ここで、水晶
発振回路７２の発振する予備クロック信号Ｓ５の周波数
は、たとえば、クロック信号Ｓ１を３２分周した１９．
４４〔ＭＨｚ〕である。
た温度依存性のない水晶発振回路であり、クロック信号
Ｓ１と分周関係にある所定の周波数からなる予備クロッ
ク信号Ｓ５を発生するようになっている。ここで、水晶
発振回路７２の発振する予備クロック信号Ｓ５の周波数
は、たとえば、クロック信号Ｓ１を３２分周した１９．
４４〔ＭＨｚ〕である。
【０１０１】予備位相比較部７４は、ＶＣＳＯ／ＶＣＸ
Ｏ４からの比較クロック信号Ｓ２を後述する分周回路２
５で分周したクロック信号Ｓ７と、水晶発振回路７２か
らの予備クロック信号Ｓ５との位相を比較し、その比較
結果に応じた信号Ｓ９をセレクタ７６に出力するもので
ある。
Ｏ４からの比較クロック信号Ｓ２を後述する分周回路２
５で分周したクロック信号Ｓ７と、水晶発振回路７２か
らの予備クロック信号Ｓ５との位相を比較し、その比較
結果に応じた信号Ｓ９をセレクタ７６に出力するもので
ある。
【０１０２】図８は予備位相比較部７４の詳細構成を示
す図である。図８において、予備位相比較部７４は、Ｖ
ＣＳＯ／ＶＣＸＯ４からの比較クロック信号Ｓ２が入力
される分周回路２５、水晶発振回路７２からの予備クロ
ック信号Ｓ５と分周回路２５から分周信号Ｓ５とを比較
する予備位相比較回路２３と、予備位相比較回路２３で
の比較結果により得られた位相差信号Ｓ６が入力される
チャージポンプ２２から構成されるここでは、分周回路
２５は、たとえば、６２２〔ＭＨｚ〕の比較クロック信
号Ｓ２を３２分周するので、分周回路２５の出力周波数
は１９．４４〔ＭＨｚ〕となる。ここで、分周比３２
は、一例であって、比較クロック信号および入力信号の
周波数の組み合わせによって種々変化する値である。チ
ャージポンプ２２の動作は第１の実施の形態で説明した
ものと同じであるので詳細な説明は省略する。
す図である。図８において、予備位相比較部７４は、Ｖ
ＣＳＯ／ＶＣＸＯ４からの比較クロック信号Ｓ２が入力
される分周回路２５、水晶発振回路７２からの予備クロ
ック信号Ｓ５と分周回路２５から分周信号Ｓ５とを比較
する予備位相比較回路２３と、予備位相比較回路２３で
の比較結果により得られた位相差信号Ｓ６が入力される
チャージポンプ２２から構成されるここでは、分周回路
２５は、たとえば、６２２〔ＭＨｚ〕の比較クロック信
号Ｓ２を３２分周するので、分周回路２５の出力周波数
は１９．４４〔ＭＨｚ〕となる。ここで、分周比３２
は、一例であって、比較クロック信号および入力信号の
周波数の組み合わせによって種々変化する値である。チ
ャージポンプ２２の動作は第１の実施の形態で説明した
ものと同じであるので詳細な説明は省略する。
【０１０３】図７に戻って、ロック外れ検出回路７５
は、入力クロック信号Ｓ１とＶＣＳＯ／ＶＣＸＯ４から
の比較クロック信号Ｓ２の位相差に基づき、それらの位
相のロック外れを検出する回路である。
は、入力クロック信号Ｓ１とＶＣＳＯ／ＶＣＸＯ４から
の比較クロック信号Ｓ２の位相差に基づき、それらの位
相のロック外れを検出する回路である。
【０１０４】セレクタ７６は、このロック外れ検出回路
７５の位相外れ検出信号に応じて、位相比較部３１の出
力信号および予備位相比較部７４の出力信号のうちのい
ずれか一方を選択し、この選択した出力信号をループフ
ィルタ２に供給する切換スイッチである。ループフィル
タ２は、セレクタ７６からの選択的な出力信号を平滑化
処理するローパスフィルタであり、その平滑化処理され
た制御電圧ＶｃはＶＣＳＯ／ＶＣＸＯ４の制御端子に供
給される。
７５の位相外れ検出信号に応じて、位相比較部３１の出
力信号および予備位相比較部７４の出力信号のうちのい
ずれか一方を選択し、この選択した出力信号をループフ
ィルタ２に供給する切換スイッチである。ループフィル
タ２は、セレクタ７６からの選択的な出力信号を平滑化
処理するローパスフィルタであり、その平滑化処理され
た制御電圧ＶｃはＶＣＳＯ／ＶＣＸＯ４の制御端子に供
給される。
【０１０５】ここで、ＶＣＳＯ／ＶＣＸＯ４は、たとえ
ば、ＳＡＷ（弾性表面波）共振子を利用した電圧制御型
の発振回路である。このＶＣＳＯ／ＶＣＸＯ４は、ルー
プフィルタ２からの出力電圧である制御電圧Ｖｃにより
周波数が制御された比較クロック信号Ｓ２を発生し、バ
ッファ回路９を介してクロック信号Ｓ８を出力する。ま
た、比較クロック信号Ｓ２は、位相比較部３１と予備位
相比較部７４にそれぞれ供給される。
ば、ＳＡＷ（弾性表面波）共振子を利用した電圧制御型
の発振回路である。このＶＣＳＯ／ＶＣＸＯ４は、ルー
プフィルタ２からの出力電圧である制御電圧Ｖｃにより
周波数が制御された比較クロック信号Ｓ２を発生し、バ
ッファ回路９を介してクロック信号Ｓ８を出力する。ま
た、比較クロック信号Ｓ２は、位相比較部３１と予備位
相比較部７４にそれぞれ供給される。
【０１０６】図７における、ＶＣＳＯ／ＶＣＸＯ４から
の出力は線１本で表わされているが、この線は１本に限
らず２本以上の場合もあるが、代表例として１本で表わ
してある。他の図面においても同様である。
の出力は線１本で表わされているが、この線は１本に限
らず２本以上の場合もあるが、代表例として１本で表わ
してある。他の図面においても同様である。
【０１０７】次に、ＶＣＳＯ／ＶＣＸＯ４の構成の概要
について、図１４を参照して説明する。このＶＣＳＯ／
ＶＣＸＯ４は、図１４に示すように、差動増幅器４１と
差動増幅器４３が２段直列に接続され、これに、切換ス
イッチ４７、電圧制御移相回路４４、およびＳＡＷ共振
素子４５ａからなる帰還回路を接続して構成される。
について、図１４を参照して説明する。このＶＣＳＯ／
ＶＣＸＯ４は、図１４に示すように、差動増幅器４１と
差動増幅器４３が２段直列に接続され、これに、切換ス
イッチ４７、電圧制御移相回路４４、およびＳＡＷ共振
素子４５ａからなる帰還回路を接続して構成される。
【０１０８】電圧制御移相回路４４には、ループフィル
タ２からの制御電圧Ｖｃが供給されるようになってい
る。差動増幅器４１の２つの入力端子には、インピーダ
ンス回路（Ｚｄ）４６が接続されている。差動増幅器４
１の出力側にバッファとしての差動増幅器４２が接続さ
れ、その差動増幅器４２から発振出力を取り出すように
なっている。
タ２からの制御電圧Ｖｃが供給されるようになってい
る。差動増幅器４１の２つの入力端子には、インピーダ
ンス回路（Ｚｄ）４６が接続されている。差動増幅器４
１の出力側にバッファとしての差動増幅器４２が接続さ
れ、その差動増幅器４２から発振出力を取り出すように
なっている。
【０１０９】ここで、差動増幅器４１、４２、４３は、
ＰＥＣＬ（Positive Referenced Emitter-Coupled Logi
c ）の規格により構成される高速駆動が可能な増幅器で
ある。そして、これら差動増幅器４１、４２、４３は、
１チップＩＣにより構成される。
ＰＥＣＬ（Positive Referenced Emitter-Coupled Logi
c ）の規格により構成される高速駆動が可能な増幅器で
ある。そして、これら差動増幅器４１、４２、４３は、
１チップＩＣにより構成される。
【０１１０】図１５は、図２および図１４に示す差動増
幅器４１，４２，４３の一般的な回路構成を示す差動増
幅器を示す図である。上記の差動増幅器４１，４２，４
３は、何れも同じエミッタ開放型のＥＣＬ（Emitter-co
upled Logic：エミッタ結合論理）ラインレシーバで構
成される差動増幅器である。なお、図１５の差動増幅器
は、図１４のバッファ４ａにおける出力段の差動増幅器
１２の差動増幅器を示しており、エミッタ終端抵抗Ｒ
１，Ｒ２は外付け用として出力端子Ｔ２’，Ｔ３’に接
続される。また、ＥＣＬラインレシーバは、低消費電力
であり、かつ高速動作が可能であるので高周波発振回路
に用いられている。
幅器４１，４２，４３の一般的な回路構成を示す差動増
幅器を示す図である。上記の差動増幅器４１，４２，４
３は、何れも同じエミッタ開放型のＥＣＬ（Emitter-co
upled Logic：エミッタ結合論理）ラインレシーバで構
成される差動増幅器である。なお、図１５の差動増幅器
は、図１４のバッファ４ａにおける出力段の差動増幅器
１２の差動増幅器を示しており、エミッタ終端抵抗Ｒ
１，Ｒ２は外付け用として出力端子Ｔ２’，Ｔ３’に接
続される。また、ＥＣＬラインレシーバは、低消費電力
であり、かつ高速動作が可能であるので高周波発振回路
に用いられている。
【０１１１】図１５に示すＥＣＬラインレシーバ増幅器
は、一般的な回路であるので詳細な動作説明は省略する
が、１８０度位相の異なる入力信号（ＩＮ＋、ＩＮ−）
によってトランジスタＴｒ１、Ｔｒ２が差動反転動作を
繰り返し、トランジスタＴｒ３のＯＵＴ−およびＴｒ４
のＯＵＴ+から増幅および波形整形された差動信号を取
り出すことができる。なお、トランジスタＴｒ５は発振
信号のバイアスレベルを可変設定するためのトランジス
タである。
は、一般的な回路であるので詳細な動作説明は省略する
が、１８０度位相の異なる入力信号（ＩＮ＋、ＩＮ−）
によってトランジスタＴｒ１、Ｔｒ２が差動反転動作を
繰り返し、トランジスタＴｒ３のＯＵＴ−およびＴｒ４
のＯＵＴ+から増幅および波形整形された差動信号を取
り出すことができる。なお、トランジスタＴｒ５は発振
信号のバイアスレベルを可変設定するためのトランジス
タである。
【０１１２】次に、このように構成される第５の実施の
形態におけるクロック整形回路の動作の一例について、
図７を参照して説明する。まず、閉ループがロック外れ
でない正常な場合の動作について説明する。この場合に
は、セレクタ７６は、位相比較部３１の出力Ｓ３をルー
プフィルタ２への出力として選択する。このため、位相
比較部３１、セレクタ７６、ループフィルタ２、および
ＶＣＳＯ／ＶＣＸＯ４により本来の閉ループが形成さ
れ、各部が以下のように動作する。
形態におけるクロック整形回路の動作の一例について、
図７を参照して説明する。まず、閉ループがロック外れ
でない正常な場合の動作について説明する。この場合に
は、セレクタ７６は、位相比較部３１の出力Ｓ３をルー
プフィルタ２への出力として選択する。このため、位相
比較部３１、セレクタ７６、ループフィルタ２、および
ＶＣＳＯ／ＶＣＸＯ４により本来の閉ループが形成さ
れ、各部が以下のように動作する。
【０１１３】すなわち、位相比較部３１は、ジッタを含
むクロック信号Ｓ１とＶＣＳＯ／ＶＣＸＯ４からの比較
クロック信号Ｓ２との位相を比較し、その比較結果に応
じた信号Ｓ３を出力する。この出力は、ループフィルタ
２で平滑化処理されて制御電圧Ｖｃとなり、ＶＣＳＯ／
ＶＣＸＯ４の電圧制御端子に印加される。これにより、
ＶＣＳＯ／ＶＣＸＯ４の発振周波数が制御される。
むクロック信号Ｓ１とＶＣＳＯ／ＶＣＸＯ４からの比較
クロック信号Ｓ２との位相を比較し、その比較結果に応
じた信号Ｓ３を出力する。この出力は、ループフィルタ
２で平滑化処理されて制御電圧Ｖｃとなり、ＶＣＳＯ／
ＶＣＸＯ４の電圧制御端子に印加される。これにより、
ＶＣＳＯ／ＶＣＸＯ４の発振周波数が制御される。
【０１１４】ところで、クロック信号Ｓ１はジッタ成分
を有するが、位相比較部３１、セレクタ７６、ループフ
ィルタ２、およびＶＣＳＯ／ＶＣＸＯ４により形成され
る閉ループが有するループ帯域によってジッタの周波数
成分が制限される為、ＶＣＳＯ／ＶＣＸＯ４からはジッ
タが低減されたクロック信号Ｓ２を得ることができる。
を有するが、位相比較部３１、セレクタ７６、ループフ
ィルタ２、およびＶＣＳＯ／ＶＣＸＯ４により形成され
る閉ループが有するループ帯域によってジッタの周波数
成分が制限される為、ＶＣＳＯ／ＶＣＸＯ４からはジッ
タが低減されたクロック信号Ｓ２を得ることができる。
【０１１５】次に、本来の閉ループがロック外れを起こ
した場合の動作について説明する。このロック外れはロ
ック外れ検出回路７５が検出し、この検出によりセレク
タ７６は、予備位相比較部７４の出力信号Ｓ９を選択し
て出力する。
した場合の動作について説明する。このロック外れはロ
ック外れ検出回路７５が検出し、この検出によりセレク
タ７６は、予備位相比較部７４の出力信号Ｓ９を選択し
て出力する。
【０１１６】このため、ロック外れの場合には、予備位
相比較部７４と、セレクタ７６と、ループフィルタ２
と、ＶＣＳＯ／ＶＣＸＯ４とにより予備的な閉ループが
形成され、その各部が以下のように動作する。すなわ
ち、予備位相比較部７４は、水晶発振回路７２が発生す
る予備クロック信号Ｓ５と、ＶＣＳＯ／ＶＣＸＯ４から
の比較クロック信号Ｓ２を図８で示す分周回路２５で分
周した出力Ｓ７とを比較し、その比較結果に応じた信号
Ｓ９を出力する。この出力は、セレクタ７６により選択
されループフィルタ２で平滑化処理された制御電圧Ｖｃ
としてＶＣＳＯ／ＶＣＸＯ４の電圧制御端子に印加され
る。このため、ＶＣＳＯ／ＶＣＸＯ４の出力は安定化さ
れ、ＶＣＳＯ／ＶＣＸＯ４からはジッタの少ないクロッ
ク信号Ｓ２を得ることができる。
相比較部７４と、セレクタ７６と、ループフィルタ２
と、ＶＣＳＯ／ＶＣＸＯ４とにより予備的な閉ループが
形成され、その各部が以下のように動作する。すなわ
ち、予備位相比較部７４は、水晶発振回路７２が発生す
る予備クロック信号Ｓ５と、ＶＣＳＯ／ＶＣＸＯ４から
の比較クロック信号Ｓ２を図８で示す分周回路２５で分
周した出力Ｓ７とを比較し、その比較結果に応じた信号
Ｓ９を出力する。この出力は、セレクタ７６により選択
されループフィルタ２で平滑化処理された制御電圧Ｖｃ
としてＶＣＳＯ／ＶＣＸＯ４の電圧制御端子に印加され
る。このため、ＶＣＳＯ／ＶＣＸＯ４の出力は安定化さ
れ、ＶＣＳＯ／ＶＣＸＯ４からはジッタの少ないクロッ
ク信号Ｓ２を得ることができる。
【０１１７】以上説明したように、この第５の実施の形
態のクロック整形回路では、何らかの原因により外部か
らのクロック信号の入力が途絶えたり、そのクロック信
号のジッタが異常に増大して閉ループがロック外れを起
こした場合には、本来の閉ループを予備的な閉ループに
切り換えて、ＶＣＳＯ／ＶＣＸＯ４の比較クロック信号
Ｓ２、および水晶発振回路７２の予備クロック信号Ｓ５
を利用する。
態のクロック整形回路では、何らかの原因により外部か
らのクロック信号の入力が途絶えたり、そのクロック信
号のジッタが異常に増大して閉ループがロック外れを起
こした場合には、本来の閉ループを予備的な閉ループに
切り換えて、ＶＣＳＯ／ＶＣＸＯ４の比較クロック信号
Ｓ２、および水晶発振回路７２の予備クロック信号Ｓ５
を利用する。
【０１１８】このため、第５の実施の形態によれば、何
らかの原因により本来の閉ループがフリーランの状態に
なった場合でも、安定した動作でジッタの少ないクロッ
ク信号を得ることができる。さらに、ＶＣＳＯ／ＶＣＸ
Ｏ４は、図２に示すように、ＥＣＬラインレシーバを用
いた差動増幅器から構成されるので、集積回路化が容易
となり、クロック整形回路の小型化を実現できる。
らかの原因により本来の閉ループがフリーランの状態に
なった場合でも、安定した動作でジッタの少ないクロッ
ク信号を得ることができる。さらに、ＶＣＳＯ／ＶＣＸ
Ｏ４は、図２に示すように、ＥＣＬラインレシーバを用
いた差動増幅器から構成されるので、集積回路化が容易
となり、クロック整形回路の小型化を実現できる。
【０１１９】＜第６の実施の形態＞次に、本発明の第６
の実施の形態のクロック整形回路について、図９を参照
して説明する。この第６の実施の形態のクロック整形回
路１は、図９に示すように、位相比較部３１と、水晶発
振回路７２と、予備位相比較部７４と、第１ループフィ
ルタ７７と、第２ループフィルタ７８と、ロック外れ検
出回路７５と、切換スイッチであるセレクタ７６と、電
圧制御発振回路であるＶＣＳＯ／ＶＣＸＯ４とを備えて
いる。
の実施の形態のクロック整形回路について、図９を参照
して説明する。この第６の実施の形態のクロック整形回
路１は、図９に示すように、位相比較部３１と、水晶発
振回路７２と、予備位相比較部７４と、第１ループフィ
ルタ７７と、第２ループフィルタ７８と、ロック外れ検
出回路７５と、切換スイッチであるセレクタ７６と、電
圧制御発振回路であるＶＣＳＯ／ＶＣＸＯ４とを備えて
いる。
【０１２０】そして、この第６の実施の形態のクロック
整形回路において、通常の動作時には、位相比較部３１
と、第１ループフィルタ７７と、セレクタ７６と、ＶＣ
ＳＯ／ＶＣＸＯ４とが、通常の閉ループを形成するよう
になっている。一方、その閉ループがロック外れを起こ
して異常が発生した場合には、水晶発振回路７２の出力
を予備的に使用して、予備位相比較部７４と、第２ルー
プフィルタ７８と、セレクタ７６と、ＶＣＳＯ／ＶＣＸ
Ｏ４とが予備的な閉ループを形成し、異常時に対処する
ようになっている。
整形回路において、通常の動作時には、位相比較部３１
と、第１ループフィルタ７７と、セレクタ７６と、ＶＣ
ＳＯ／ＶＣＸＯ４とが、通常の閉ループを形成するよう
になっている。一方、その閉ループがロック外れを起こ
して異常が発生した場合には、水晶発振回路７２の出力
を予備的に使用して、予備位相比較部７４と、第２ルー
プフィルタ７８と、セレクタ７６と、ＶＣＳＯ／ＶＣＸ
Ｏ４とが予備的な閉ループを形成し、異常時に対処する
ようになっている。
【０１２１】位相比較部３１は、外部から入力され、ジ
ッタを有するクロック信号Ｓ１と、ＶＣＳＯ／ＶＣＸＯ
４が発生する比較クロック信号Ｓ２との位相を比較し、
その比較結果に応じた信号Ｓ３を第１ループフィルタ７
７に出力する回路である。水晶発振回路７２は、温度補
償機能を有する温度依存性のない水晶発振回路であり、
クロック信号Ｓ１と分周関係にある所定の周波数からな
る予備クロック信号Ｓ５を発生するようになっている。
ッタを有するクロック信号Ｓ１と、ＶＣＳＯ／ＶＣＸＯ
４が発生する比較クロック信号Ｓ２との位相を比較し、
その比較結果に応じた信号Ｓ３を第１ループフィルタ７
７に出力する回路である。水晶発振回路７２は、温度補
償機能を有する温度依存性のない水晶発振回路であり、
クロック信号Ｓ１と分周関係にある所定の周波数からな
る予備クロック信号Ｓ５を発生するようになっている。
【０１２２】予備位相比較部７４は、ＶＣＳＯ／ＶＣＸ
Ｏ４のからの比較クロック信号Ｓ２と、水晶発振回路７
２からの予備クロック信号Ｓ５とに基づいて位相比較を
行い、その比較結果に応じた信号Ｓ９を第２ループフィ
ルタ７８に出力する回路である。すなわち、前記の図８
に示すように、予備位相比較部７４では、予備位相比較
回路２３が、比較クロック信号Ｓ２が分周回路２５で分
周された出力信号Ｓ７と、水晶発振回路７２からの信号
Ｓ５とを位相比較するようになっている。
Ｏ４のからの比較クロック信号Ｓ２と、水晶発振回路７
２からの予備クロック信号Ｓ５とに基づいて位相比較を
行い、その比較結果に応じた信号Ｓ９を第２ループフィ
ルタ７８に出力する回路である。すなわち、前記の図８
に示すように、予備位相比較部７４では、予備位相比較
回路２３が、比較クロック信号Ｓ２が分周回路２５で分
周された出力信号Ｓ７と、水晶発振回路７２からの信号
Ｓ５とを位相比較するようになっている。
【０１２３】第１ループフィルタ７７は、位相比較部３
１の出力信号Ｓ３を平滑化処理するローパスフィルタで
あり、その平滑化処理された制御電圧Ｖｃ１はセレクタ
７６に出力されるようになっている。第２ループフィル
タ７８は、予備位相比較部７４の出力信号Ｓ９を平滑化
処理するローパスフィルタであり、その平滑化処理され
た制御電圧Ｖｃ２はセレクタ７６に出力されるようにな
っている。
１の出力信号Ｓ３を平滑化処理するローパスフィルタで
あり、その平滑化処理された制御電圧Ｖｃ１はセレクタ
７６に出力されるようになっている。第２ループフィル
タ７８は、予備位相比較部７４の出力信号Ｓ９を平滑化
処理するローパスフィルタであり、その平滑化処理され
た制御電圧Ｖｃ２はセレクタ７６に出力されるようにな
っている。
【０１２４】ロック外れ検出回路７５は、入力クロック
信号Ｓ１とＶＣＳＯ／ＶＣＸＯ４からの比較クロック信
号Ｓ２の位相差に基づき、それらの位相のロック外れを
検出する回路である。セレクタ７６は、このロック外れ
検出回路１６の検出に応じて、第１ループフィルタ７７
からの出力信号である制御電圧Ｖｃ１および第２ループ
フィルタ７８からの出力信号である制御電圧Ｖｃ２のう
ちのいずれか一方を選択し、この選択した制御電圧Ｖｃ
をＶＣＳＯ／ＶＣＸＯ４の電圧制御端子に供給する切換
スイッチである。
信号Ｓ１とＶＣＳＯ／ＶＣＸＯ４からの比較クロック信
号Ｓ２の位相差に基づき、それらの位相のロック外れを
検出する回路である。セレクタ７６は、このロック外れ
検出回路１６の検出に応じて、第１ループフィルタ７７
からの出力信号である制御電圧Ｖｃ１および第２ループ
フィルタ７８からの出力信号である制御電圧Ｖｃ２のう
ちのいずれか一方を選択し、この選択した制御電圧Ｖｃ
をＶＣＳＯ／ＶＣＸＯ４の電圧制御端子に供給する切換
スイッチである。
【０１２５】ＶＣＳＯ／ＶＣＸＯ４は、図２に示すＶＣ
ＳＯ／ＶＣＸＯ４と同様に構成され、その発振周波数が
セレクタ７６からの制御電圧Ｖｃにより周波数が可変さ
れた比較クロック信号Ｓ２を生成し、バッファ回路９を
介してクロック信号Ｓ８を出力する。また、その比較ク
ロック信号Ｓ２は、位相比較部３１と予備位相比較部７
４にそれぞれ供給される。
ＳＯ／ＶＣＸＯ４と同様に構成され、その発振周波数が
セレクタ７６からの制御電圧Ｖｃにより周波数が可変さ
れた比較クロック信号Ｓ２を生成し、バッファ回路９を
介してクロック信号Ｓ８を出力する。また、その比較ク
ロック信号Ｓ２は、位相比較部３１と予備位相比較部７
４にそれぞれ供給される。
【０１２６】次に、このように構成される第６の実施の
形態におけるクロック整形回路の動作の一例について、
図９を参照して説明する。まず、閉ループがロック外れ
でない通常の場合の動作について説明する。この場合に
は、セレクタ７６は、第１ループフィルタ７７からの制
御電圧Ｖｃ１を選択して出力する。
形態におけるクロック整形回路の動作の一例について、
図９を参照して説明する。まず、閉ループがロック外れ
でない通常の場合の動作について説明する。この場合に
は、セレクタ７６は、第１ループフィルタ７７からの制
御電圧Ｖｃ１を選択して出力する。
【０１２７】このため、位相比較部３１と、第１ループ
フィルタ７７と、セレクタ７６と、ＶＣＳＯ／ＶＣＸＯ
４とにより本来の閉ループが形成され、各部は以下の動
作を行う。すなわち、位相比較部３１は、ジッタを含む
クロック信号Ｓ１とＶＣＳＯ／ＶＣＸＯ４からの比較ク
ロック信号Ｓ２との位相を比較し、その比較結果に応じ
た信号Ｓ３を出力する。この出力は、第１ループフィル
タ７７で平滑化処理されて制御電圧Ｖｃ１となり、セレ
クタ７６で選択されてＶＣＳＯ／ＶＣＸＯ４の電圧制御
端子に制御電圧Ｖｃとして印加される。このため、クロ
ック信号Ｓ１が有するジッタ成分は、位相比較部３１
と、第１ループフィルタ７７と、セレクタ７６と、ＶＣ
ＳＯ／ＶＣＸＯ４とにより形成される閉ループが有する
ループ帯域によってジッタの周波数成分が制限される
為、ＶＣＳＯ／ＶＣＸＯ４からはジッタが低減されたク
ロック信号Ｓ２を得ることができる。
フィルタ７７と、セレクタ７６と、ＶＣＳＯ／ＶＣＸＯ
４とにより本来の閉ループが形成され、各部は以下の動
作を行う。すなわち、位相比較部３１は、ジッタを含む
クロック信号Ｓ１とＶＣＳＯ／ＶＣＸＯ４からの比較ク
ロック信号Ｓ２との位相を比較し、その比較結果に応じ
た信号Ｓ３を出力する。この出力は、第１ループフィル
タ７７で平滑化処理されて制御電圧Ｖｃ１となり、セレ
クタ７６で選択されてＶＣＳＯ／ＶＣＸＯ４の電圧制御
端子に制御電圧Ｖｃとして印加される。このため、クロ
ック信号Ｓ１が有するジッタ成分は、位相比較部３１
と、第１ループフィルタ７７と、セレクタ７６と、ＶＣ
ＳＯ／ＶＣＸＯ４とにより形成される閉ループが有する
ループ帯域によってジッタの周波数成分が制限される
為、ＶＣＳＯ／ＶＣＸＯ４からはジッタが低減されたク
ロック信号Ｓ２を得ることができる。
【０１２８】次に、閉ループがロック外れを起こした場
合の動作について説明する。このロック外れはロック外
れ検出回路７５が検出し、この検出によりセレクタ７６
は、第２ループフィルタ７８の制御電圧Ｖｃ２を選択し
て出力する。このため、ロック外れの場合には、予備位
相比較部７４と、第２ループフィルタ７８と、セレクタ
７６と、ＶＣＳＯ／ＶＣＸＯ４とにより予備的な閉ルー
プが形成され、その各部は以下のように動作する。
合の動作について説明する。このロック外れはロック外
れ検出回路７５が検出し、この検出によりセレクタ７６
は、第２ループフィルタ７８の制御電圧Ｖｃ２を選択し
て出力する。このため、ロック外れの場合には、予備位
相比較部７４と、第２ループフィルタ７８と、セレクタ
７６と、ＶＣＳＯ／ＶＣＸＯ４とにより予備的な閉ルー
プが形成され、その各部は以下のように動作する。
【０１２９】すなわち、予備位相比較部７４において
は、予備位相比較回路２３が水晶発振回路７２が発生す
る予備クロック信号Ｓ５と、ＶＣＳＯ／ＶＣＸＯ４から
の比較クロック信号Ｓ２を分周回路２５で分周したクロ
ック信号Ｓ７とを比較し、その比較結果に応じた信号Ｓ
９を第２ループフィルタ７８に出力する。この出力は、
第２ループフィルタ７８で平滑化処理されて制御電圧Ｖ
ｃ２となり、セレクタ７６で選択されてＶＣＳＯ／ＶＣ
ＸＯ４の電圧制御端子に制御電圧Ｖｃとして印加され
る。
は、予備位相比較回路２３が水晶発振回路７２が発生す
る予備クロック信号Ｓ５と、ＶＣＳＯ／ＶＣＸＯ４から
の比較クロック信号Ｓ２を分周回路２５で分周したクロ
ック信号Ｓ７とを比較し、その比較結果に応じた信号Ｓ
９を第２ループフィルタ７８に出力する。この出力は、
第２ループフィルタ７８で平滑化処理されて制御電圧Ｖ
ｃ２となり、セレクタ７６で選択されてＶＣＳＯ／ＶＣ
ＸＯ４の電圧制御端子に制御電圧Ｖｃとして印加され
る。
【０１３０】このため、ＶＣＳＯ／ＶＣＸＯ４の出力は
安定化され、バッファ回路９からはジッタの少ないクロ
ック信号Ｓ８を得ることができる。以上説明したよう
に、この第６の実施の形態では、閉ループがロック外れ
を起こした場合には、本来の閉ループを予備的な閉ルー
プに切り換えて、水晶発振回路７２の予備クロック信号
Ｓ５を利用できる。このため、第６の実施の形態によれ
ば、第１の実施の形態と同様の効果が実現できる。併せ
て、２つのループフィルタ、特に、第２ループフィルタ
が設けられるために、位相比較部３１および予備位相比
較部７４のそれぞれを経由する閉ループに最適な低域特
性を２つのループフィルタに設定することが可能とな
る。よって、閉ループの安定性が向上し、より安定した
クロック信号が得られるという効果を有する。
安定化され、バッファ回路９からはジッタの少ないクロ
ック信号Ｓ８を得ることができる。以上説明したよう
に、この第６の実施の形態では、閉ループがロック外れ
を起こした場合には、本来の閉ループを予備的な閉ルー
プに切り換えて、水晶発振回路７２の予備クロック信号
Ｓ５を利用できる。このため、第６の実施の形態によれ
ば、第１の実施の形態と同様の効果が実現できる。併せ
て、２つのループフィルタ、特に、第２ループフィルタ
が設けられるために、位相比較部３１および予備位相比
較部７４のそれぞれを経由する閉ループに最適な低域特
性を２つのループフィルタに設定することが可能とな
る。よって、閉ループの安定性が向上し、より安定した
クロック信号が得られるという効果を有する。
【０１３１】＜第７の実施の形態＞次に、本発明のクロ
ック整形回路の第７の実施の形態について、図１０を参
照して説明する。図１０は、第７の実施の形態に係るク
ロック整形回路の構成を示すブロック図である。位相比
較回路２１は、外部から入力クロック信号Ｓ１が分周回
路５で分周された信号Ｓ４と、ＶＣＳＯ／ＶＣＸＯ４か
らの比較クロック信号Ｓ２が分周回路６で分周された信
号Ｓ５とを比較し、位相差信号Ｓ３（比較クロック信号
Ｓ２が入力信号Ｓ１より遅れている場合にアップ信号Ｕ
Ｐを出力し、それが進みすぎている場合にダウン信号Ｄ
Ｎ）をＤＳＰ８１に出力するものである。
ック整形回路の第７の実施の形態について、図１０を参
照して説明する。図１０は、第７の実施の形態に係るク
ロック整形回路の構成を示すブロック図である。位相比
較回路２１は、外部から入力クロック信号Ｓ１が分周回
路５で分周された信号Ｓ４と、ＶＣＳＯ／ＶＣＸＯ４か
らの比較クロック信号Ｓ２が分周回路６で分周された信
号Ｓ５とを比較し、位相差信号Ｓ３（比較クロック信号
Ｓ２が入力信号Ｓ１より遅れている場合にアップ信号Ｕ
Ｐを出力し、それが進みすぎている場合にダウン信号Ｄ
Ｎ）をＤＳＰ８１に出力するものである。
【０１３２】第７の実施の形態においては、図９に示す
位相比較部３中のチャージポンプ２２とその後段のルー
プフィルタ７７を、１チップの集積回路（ＩＣ）からな
るＤＳＰ（デジタル・シグナル・プロセッサ）８１に置
き換えると共に、図９の予備位相比較部７４中のチャー
ジポンプと後段の第２ループフィルタ７８を第２のＤＳ
Ｐ８２で置き換えたものである。なお、この第７の実施
の形態のクロック整形回路におけるの他の部分の構成
は、図９に示す第６の実施の形態の構成と同一であるの
で、同一の構成要素には同一符号を付してその説明は省
略する。
位相比較部３中のチャージポンプ２２とその後段のルー
プフィルタ７７を、１チップの集積回路（ＩＣ）からな
るＤＳＰ（デジタル・シグナル・プロセッサ）８１に置
き換えると共に、図９の予備位相比較部７４中のチャー
ジポンプと後段の第２ループフィルタ７８を第２のＤＳ
Ｐ８２で置き換えたものである。なお、この第７の実施
の形態のクロック整形回路におけるの他の部分の構成
は、図９に示す第６の実施の形態の構成と同一であるの
で、同一の構成要素には同一符号を付してその説明は省
略する。
【０１３３】このように、１チップの集積回路からなる
ＤＳＰに置き換えたのは以下の理由による。すなわち、
図９に示す第１および第２ループフィルタ７７、７８
は、通常、アナログフィルタにより構成されるが、アナ
ログフィルタは集積回路化が困難であるため、回路基板
を小型化するのは難しい。また、アナログフィルタは高
インピーダンスであり、外来ノイズの影響を受けやすい
問題もある。特に、この第６の実施の形態のクロック整
形回路が適用されるような通信機器においては、使用環
境中に様々な高周波ノイズが存在するため、外来ノイズ
の影響を受けやすいという不都合がある。さらに、通信
機器の周辺にはこの第６の実施の形態のクロック整形回
路と同様のＰＬＬ回路も存在することも多いため、ＰＬ
Ｌ回路間の相互干渉の影響を受けやすいという不都合も
ある。
ＤＳＰに置き換えたのは以下の理由による。すなわち、
図９に示す第１および第２ループフィルタ７７、７８
は、通常、アナログフィルタにより構成されるが、アナ
ログフィルタは集積回路化が困難であるため、回路基板
を小型化するのは難しい。また、アナログフィルタは高
インピーダンスであり、外来ノイズの影響を受けやすい
問題もある。特に、この第６の実施の形態のクロック整
形回路が適用されるような通信機器においては、使用環
境中に様々な高周波ノイズが存在するため、外来ノイズ
の影響を受けやすいという不都合がある。さらに、通信
機器の周辺にはこの第６の実施の形態のクロック整形回
路と同様のＰＬＬ回路も存在することも多いため、ＰＬ
Ｌ回路間の相互干渉の影響を受けやすいという不都合も
ある。
【０１３４】そこで、第７の実施の形態では、チャージ
ポンプとループフィルタを１チップのＩＣからなるＤＳ
Ｐに置き換え、上記の不都合を解消した。このために、
この第７の実施の形態によれば、閉ループにおいて２つ
のループフィルタが不要となるので、小型化、抗ノイズ
特性が改善される。
ポンプとループフィルタを１チップのＩＣからなるＤＳ
Ｐに置き換え、上記の不都合を解消した。このために、
この第７の実施の形態によれば、閉ループにおいて２つ
のループフィルタが不要となるので、小型化、抗ノイズ
特性が改善される。
【０１３５】＜第８の実施の形態＞次に、本発明のクロ
ック整形回路の第８実施の形態について、図１１を参照
して説明する。図１１は、第８の実施の形態に係るクロ
ック整形回路の構成を示すブロック図である。この第８
実施の形態のクロック整形回路は、図１１に示すよう
に、位相比較部３１と、ループフィルタ２と、電圧出力
回路８３と、ロック外れ検出回路７５と、切換スイッチ
であるセレクタ７６と、電圧制御発振回路であるＶＣＳ
Ｏ／ＶＣＸＯ４とを、備えている。そして、この第８の
実施の形態は、通常の動作時において、位相比較部３１
と、ループフィルタ２と、セレクタ７６と、ＶＣＳＯ／
ＶＣＸＯ４とにより、本来の閉ループを形成するように
なっている。
ック整形回路の第８実施の形態について、図１１を参照
して説明する。図１１は、第８の実施の形態に係るクロ
ック整形回路の構成を示すブロック図である。この第８
実施の形態のクロック整形回路は、図１１に示すよう
に、位相比較部３１と、ループフィルタ２と、電圧出力
回路８３と、ロック外れ検出回路７５と、切換スイッチ
であるセレクタ７６と、電圧制御発振回路であるＶＣＳ
Ｏ／ＶＣＸＯ４とを、備えている。そして、この第８の
実施の形態は、通常の動作時において、位相比較部３１
と、ループフィルタ２と、セレクタ７６と、ＶＣＳＯ／
ＶＣＸＯ４とにより、本来の閉ループを形成するように
なっている。
【０１３６】一方、本来の閉ループがロック外れを起こ
して異常動作時において、セレクタ７６は、ループフィ
ルタ２の出力を電圧出力回路８３の出力に切り換える。
位相比較部３１は、外部から入力されるジッタのあるク
ロック信号Ｓ１と、ＶＣＳＯ／ＶＣＸＯ４が発生する比
較クロック信号Ｓ２との位相を比較し、その比較結果に
応じた信号Ｓ３をループフィルタ２に出力する回路であ
る。
して異常動作時において、セレクタ７６は、ループフィ
ルタ２の出力を電圧出力回路８３の出力に切り換える。
位相比較部３１は、外部から入力されるジッタのあるク
ロック信号Ｓ１と、ＶＣＳＯ／ＶＣＸＯ４が発生する比
較クロック信号Ｓ２との位相を比較し、その比較結果に
応じた信号Ｓ３をループフィルタ２に出力する回路であ
る。
【０１３７】なお、この位相比較部３１は、図示しない
が、図３に示す位相比較部３と同様に、位相比較回路２
１とチャージポンプを含むように構成される。ループフ
ィルタ２は、位相比較部３１の出力信号を平滑化処理す
るローパスフィルタであり、その平滑化処理された信号
はセレクタ７６に出力される。
が、図３に示す位相比較部３と同様に、位相比較回路２
１とチャージポンプを含むように構成される。ループフ
ィルタ２は、位相比較部３１の出力信号を平滑化処理す
るローパスフィルタであり、その平滑化処理された信号
はセレクタ７６に出力される。
【０１３８】電圧出力回路８３は、ループフィルタ２か
ら出力される制御電圧Ｖｃ１に相当する所定電圧Ｖｃ２
を出力する回路であり、たとえば、定電圧回路が一例と
して挙げられる。ロック外れ検出回路７５は、入力クロ
ック信号Ｓ１とＶＣＳＯ／ＶＣＸＯ４からの比較クロッ
ク信号Ｓ２の位相差に基づき、それらの位相のロック外
れを検出する回路である。
ら出力される制御電圧Ｖｃ１に相当する所定電圧Ｖｃ２
を出力する回路であり、たとえば、定電圧回路が一例と
して挙げられる。ロック外れ検出回路７５は、入力クロ
ック信号Ｓ１とＶＣＳＯ／ＶＣＸＯ４からの比較クロッ
ク信号Ｓ２の位相差に基づき、それらの位相のロック外
れを検出する回路である。
【０１３９】セレクタ７６は、ロック外れ検出回路７５
の検出に応じて、ループフィルタ２の制御電圧Ｖｃ１お
よび電圧出力回路８３の制御電圧Ｖｃ２のいずれか一方
を選択し、この選択した制御電圧ＶｃをＶＣＳＯ／ＶＣ
ＸＯ４の電圧制御端子に供給する切換スイッチである。
ＶＣＳＯ／ＶＣＸＯ４は、図１４に示すＶＣＳＯ／ＶＣ
ＸＯ４と同様に構成され、その発振周波数がセレクタ７
６からの制御電圧Ｖｃにより可変された比較クロック信
号Ｓ２を生成する。
の検出に応じて、ループフィルタ２の制御電圧Ｖｃ１お
よび電圧出力回路８３の制御電圧Ｖｃ２のいずれか一方
を選択し、この選択した制御電圧ＶｃをＶＣＳＯ／ＶＣ
ＸＯ４の電圧制御端子に供給する切換スイッチである。
ＶＣＳＯ／ＶＣＸＯ４は、図１４に示すＶＣＳＯ／ＶＣ
ＸＯ４と同様に構成され、その発振周波数がセレクタ７
６からの制御電圧Ｖｃにより可変された比較クロック信
号Ｓ２を生成する。
【０１４０】次に、このように構成される第８の実施の
形態のクロック整形回路の動作の一例について、図１１
を参照して説明する。
形態のクロック整形回路の動作の一例について、図１１
を参照して説明する。
【０１４１】まず、閉ループがロック外れでなく通常の
場合の動作について説明する。この場合には、セレクタ
７６は、ループフィルタ２からの制御電圧Ｖｃ１を選択
して出力する。すなわち、ロック外れでない場合には、
位相比較部３１と、ループフィルタ２と、セレクタ７６
と、ＶＣＳＯ／ＶＣＸＯ４とにより本来の閉ループが形
成され、その各部は以下のように動作する。
場合の動作について説明する。この場合には、セレクタ
７６は、ループフィルタ２からの制御電圧Ｖｃ１を選択
して出力する。すなわち、ロック外れでない場合には、
位相比較部３１と、ループフィルタ２と、セレクタ７６
と、ＶＣＳＯ／ＶＣＸＯ４とにより本来の閉ループが形
成され、その各部は以下のように動作する。
【０１４２】すなわち、位相比較部３１は、ジッタを含
むクロック信号Ｓ１とＶＣＳＯ／ＶＣＸＯ４からの比較
クロック信号Ｓ２との位相を比較し、その比較結果に応
じた信号Ｓ３を出力する。この出力は、ループフィルタ
２で平滑化処理されて制御電圧Ｖｃ１となり、セレクタ
７６で選択された後、ＶＣＳＯ／ＶＣＸＯ４の電圧制御
端子に制御電圧Ｖｃとして印加される。これにより、ク
ロック信号Ｓ１が有するジッタは、位相比較部３１と、
セレクタ７６、ＶＣＳＯ／ＶＣＸＯ４とにより形成され
る閉ループが有するループ帯域によってジッタの周波数
成分が制限される為、ＶＣＳＯ／ＶＣＸＯ４からはジッ
タが低減されたクロック信号Ｓ２を得ることができる。
むクロック信号Ｓ１とＶＣＳＯ／ＶＣＸＯ４からの比較
クロック信号Ｓ２との位相を比較し、その比較結果に応
じた信号Ｓ３を出力する。この出力は、ループフィルタ
２で平滑化処理されて制御電圧Ｖｃ１となり、セレクタ
７６で選択された後、ＶＣＳＯ／ＶＣＸＯ４の電圧制御
端子に制御電圧Ｖｃとして印加される。これにより、ク
ロック信号Ｓ１が有するジッタは、位相比較部３１と、
セレクタ７６、ＶＣＳＯ／ＶＣＸＯ４とにより形成され
る閉ループが有するループ帯域によってジッタの周波数
成分が制限される為、ＶＣＳＯ／ＶＣＸＯ４からはジッ
タが低減されたクロック信号Ｓ２を得ることができる。
【０１４３】次に、閉ループがロック外れを起こした場
合の動作について説明する。このロック外れはロック外
れ検出回路７５が検出し、この検出によりセレクタ７６
は、電圧出力回路８３からの制御電圧Ｖｃ２を選択して
出力する。このため、ロック外れの場合には、ＶＣＳＯ
／ＶＣＸＯ４の電圧制御端子に印加される制御電圧Ｖｃ
は、ループフィルタ２の出力に相当する、電圧出力回路
８３が出力する所定の定電圧である。ＶＣＳＯ／ＶＣＸ
Ｏ４から出力されたクロック信号Ｓ２は外部から入力さ
れるジッタのあるクロック信号Ｓ１と比較して十分にジ
ッタが低減されている。また、そのクロック信号Ｓ２の
出力周波数については電圧出力回路８３によって安定化
されているため、ＶＣＳＯ／ＶＣＸＯ４からはバッファ
回路９を介してジッタの少ないクロック信号Ｓ８を得る
ことができる。
合の動作について説明する。このロック外れはロック外
れ検出回路７５が検出し、この検出によりセレクタ７６
は、電圧出力回路８３からの制御電圧Ｖｃ２を選択して
出力する。このため、ロック外れの場合には、ＶＣＳＯ
／ＶＣＸＯ４の電圧制御端子に印加される制御電圧Ｖｃ
は、ループフィルタ２の出力に相当する、電圧出力回路
８３が出力する所定の定電圧である。ＶＣＳＯ／ＶＣＸ
Ｏ４から出力されたクロック信号Ｓ２は外部から入力さ
れるジッタのあるクロック信号Ｓ１と比較して十分にジ
ッタが低減されている。また、そのクロック信号Ｓ２の
出力周波数については電圧出力回路８３によって安定化
されているため、ＶＣＳＯ／ＶＣＸＯ４からはバッファ
回路９を介してジッタの少ないクロック信号Ｓ８を得る
ことができる。
【０１４４】以上説明したように、この第８の実施の形
態では、本来の閉ループがロック外れを起こした場合
に、その閉ループが解かれ、ＶＣＳＯ／ＶＣＸＯ４には
電圧出力回路８３から出力された所定の定電圧Ｖｃ２が
供給される。このため、第８の実施の形態のクロック整
形回路によれば、第１の実施の形態と同様の効果が実現
できる。さらに、前述したようにＶＣＳＯの周波数温度
特性を改善するために、電圧出力回路８３の定電圧に、
図１２に示すように、低温域／高温域の特性をキャンセ
ル（温度補償）するような温度依存性を持たせることに
よって、ＶＣＳＯの周波数温度特性を改善させることが
できる。
態では、本来の閉ループがロック外れを起こした場合
に、その閉ループが解かれ、ＶＣＳＯ／ＶＣＸＯ４には
電圧出力回路８３から出力された所定の定電圧Ｖｃ２が
供給される。このため、第８の実施の形態のクロック整
形回路によれば、第１の実施の形態と同様の効果が実現
できる。さらに、前述したようにＶＣＳＯの周波数温度
特性を改善するために、電圧出力回路８３の定電圧に、
図１２に示すように、低温域／高温域の特性をキャンセ
ル（温度補償）するような温度依存性を持たせることに
よって、ＶＣＳＯの周波数温度特性を改善させることが
できる。
【０１４５】＜第９の実施の形態＞次に、本発明のクロ
ック整形回路の第９の実施の形態について、図１３を参
照して説明する。図１３は、第９の実施の形態に係るク
ロック整形回路の構成を示すブロック図である。図１３
におけるクロック整形回路は、図１１の位相比較部３１
中のチャージポンプとループフィルタ２を、ＤＳＰ８１
に置き換えたものである。これは、図１０に示す第７の
実施の形態と同様の考えに基づくものである。
ック整形回路の第９の実施の形態について、図１３を参
照して説明する。図１３は、第９の実施の形態に係るク
ロック整形回路の構成を示すブロック図である。図１３
におけるクロック整形回路は、図１１の位相比較部３１
中のチャージポンプとループフィルタ２を、ＤＳＰ８１
に置き換えたものである。これは、図１０に示す第７の
実施の形態と同様の考えに基づくものである。
【０１４６】なお、この第９の実施の形態のクロック整
形回路の他の部分の構成は、図１１に示す第８の実施の
形態の構成と同一であるので、同一の構成要素には同一
符号を付してその説明は省略する。このような構成から
なる第９の実施の形態によれば、閉ループにおけるルー
プフィルタが不要となるので、図１１の第８の実施の形
態の場合に比べて小型化、抗ノイズ特性が改善される。
形回路の他の部分の構成は、図１１に示す第８の実施の
形態の構成と同一であるので、同一の構成要素には同一
符号を付してその説明は省略する。このような構成から
なる第９の実施の形態によれば、閉ループにおけるルー
プフィルタが不要となるので、図１１の第８の実施の形
態の場合に比べて小型化、抗ノイズ特性が改善される。
【０１４７】＜第１０の実施の形態＞図１６は、上記の
実施の形態のクロック整形回路を用いた本発明の第１０
の実施の形態に係る電子機器の一構成例を示すブロック
図である。以下に、クロック整形回路を用いた電子機器
について図１６を用いて説明する。図１６は、１０Ｇｂ
ｉｔ／ｓの光ネットワーク向けのモジュール化された光
トラシーバ１００を示し、クロック整形回路１０３とし
て上記の第１〜第９の実施の形態のクロック整形回路の
うちの１つを用いたものである。
実施の形態のクロック整形回路を用いた本発明の第１０
の実施の形態に係る電子機器の一構成例を示すブロック
図である。以下に、クロック整形回路を用いた電子機器
について図１６を用いて説明する。図１６は、１０Ｇｂ
ｉｔ／ｓの光ネットワーク向けのモジュール化された光
トラシーバ１００を示し、クロック整形回路１０３とし
て上記の第１〜第９の実施の形態のクロック整形回路の
うちの１つを用いたものである。
【０１４８】図１６において、この光トランシーバ１０
０は、データを送信するための送信系は、多重化部１０
１、電気／光変換部１０２、およびクロック整形回路１
０３により構成されている。また、データを受信するた
めの受信系は、光／電気変換部１０５と多重分離化部１
０４により構成されている。この光トランシーバ用モジ
ュール１００は、たとえば、サーバ用コンピュータと光
ネットワークとの間で、光／電気変換および電気／光変
換と多重化および分離化のためのインターフェース機能
を実現するものである。
０は、データを送信するための送信系は、多重化部１０
１、電気／光変換部１０２、およびクロック整形回路１
０３により構成されている。また、データを受信するた
めの受信系は、光／電気変換部１０５と多重分離化部１
０４により構成されている。この光トランシーバ用モジ
ュール１００は、たとえば、サーバ用コンピュータと光
ネットワークとの間で、光／電気変換および電気／光変
換と多重化および分離化のためのインターフェース機能
を実現するものである。
【０１４９】さらに、制御部１０６は、各部を制御し、
セレクタ１０７は、制御信号に基づき、外部からの基準
クロック信号と多重分離化部１０４で抽出された受信ク
ロック信号とを、クロック整形回路１０３に選択的に出
力するようになっている。このような構成からなる光ト
ランシーバ１００では、クロック整形回路１０３は、外
部からの基準クロック信号に基づいてジッタの低減され
たクロック信号を生成し、これを多重化部１０１の基準
クロック信号として供給する。
セレクタ１０７は、制御信号に基づき、外部からの基準
クロック信号と多重分離化部１０４で抽出された受信ク
ロック信号とを、クロック整形回路１０３に選択的に出
力するようになっている。このような構成からなる光ト
ランシーバ１００では、クロック整形回路１０３は、外
部からの基準クロック信号に基づいてジッタの低減され
たクロック信号を生成し、これを多重化部１０１の基準
クロック信号として供給する。
【０１５０】また、クロック整形回路１０３は、多重分
離化部１０４で得られたジッタのある受信クロック信号
を使用する場合でも、クロック整形回路１０３において
ジッタが低減され、多重化部１０１で送信データとクロ
ック信号間におけるタイミングマージンが確保されるの
で、光トランシーバ用モジュール１００の多重化部１０
１における誤動作を防止できるという効果が得られる。
離化部１０４で得られたジッタのある受信クロック信号
を使用する場合でも、クロック整形回路１０３において
ジッタが低減され、多重化部１０１で送信データとクロ
ック信号間におけるタイミングマージンが確保されるの
で、光トランシーバ用モジュール１００の多重化部１０
１における誤動作を防止できるという効果が得られる。
【０１５１】また、この光トランシーバ１００によれ
ば、動画像のような大量のデータが伝送できる１０Ｇｂ
ｉｔ／ｓのイーサネット（登録商標）に代表されるよう
な高速なネットワークシステムにおいて、安定した動作
を容易に確保できる。また、この第１０の実施の形態に
よれば、クロック整形回路１０３が何らかの原因でロッ
ク外れを起こしたような場合には、第５〜第９の実施の
形態のクロック整形回路を用いることによって、ジッタ
の少ないクロック信号を確保でき、これにより通信動作
を中断することなく継続できる。
ば、動画像のような大量のデータが伝送できる１０Ｇｂ
ｉｔ／ｓのイーサネット（登録商標）に代表されるよう
な高速なネットワークシステムにおいて、安定した動作
を容易に確保できる。また、この第１０の実施の形態に
よれば、クロック整形回路１０３が何らかの原因でロッ
ク外れを起こしたような場合には、第５〜第９の実施の
形態のクロック整形回路を用いることによって、ジッタ
の少ないクロック信号を確保でき、これにより通信動作
を中断することなく継続できる。
【０１５２】＜実施の形態の変形例＞以上の説明におい
て、図２及び図１４に示すインピーダンス回路４６を介
して発振周波数を有する信号を発振用差動増幅器４１の
非反転入力端子Ｄ１に、また、バイアス電圧ＶＢＢを反
転入力端子Ｄ２に入力した場合について説明したが、そ
の発振信号を発振用差動増幅器４１の反転入力端子Ｄ２
に入力し、バイアス電圧ＶＢＢは非反転入力端子Ｄ１に
入力する構成としてもよい。
て、図２及び図１４に示すインピーダンス回路４６を介
して発振周波数を有する信号を発振用差動増幅器４１の
非反転入力端子Ｄ１に、また、バイアス電圧ＶＢＢを反
転入力端子Ｄ２に入力した場合について説明したが、そ
の発振信号を発振用差動増幅器４１の反転入力端子Ｄ２
に入力し、バイアス電圧ＶＢＢは非反転入力端子Ｄ１に
入力する構成としてもよい。
【０１５３】第１０の実施の形態において、クロック整
形回路を光ネットワーク用の光トランシーバモジュール
に用いた場合について説明したが、クロック整形回路に
ついて言えば、高周波回路で動作する携帯電話等の無線
通信機器を始めとする各種電子機器に適用してもよい。
また、基準クロック源として、ＳＡＷ共振子、いわゆる
弾性表面波素子を備えた電圧制御発振回路を用いたクロ
ック整形回路について説明したが、それに代えてＡＴカ
ット型水晶振動子を用いた構成としてもよい。また、水
晶振動子、セラミック振動子やＳＡＷ共振子等の圧電共
振子を構成する圧電材料について、水晶の他、他の圧電
材料としてランガサイトやＬＢＯ（Lithium Tetraborat
e：四ほう酸リチウム）等を用いた構成としてもよい。
形回路を光ネットワーク用の光トランシーバモジュール
に用いた場合について説明したが、クロック整形回路に
ついて言えば、高周波回路で動作する携帯電話等の無線
通信機器を始めとする各種電子機器に適用してもよい。
また、基準クロック源として、ＳＡＷ共振子、いわゆる
弾性表面波素子を備えた電圧制御発振回路を用いたクロ
ック整形回路について説明したが、それに代えてＡＴカ
ット型水晶振動子を用いた構成としてもよい。また、水
晶振動子、セラミック振動子やＳＡＷ共振子等の圧電共
振子を構成する圧電材料について、水晶の他、他の圧電
材料としてランガサイトやＬＢＯ（Lithium Tetraborat
e：四ほう酸リチウム）等を用いた構成としてもよい。
【０１５４】
【発明の効果】以上のように、本発明によれば、電圧制
御発振回路内の帰還バッファ用差動増幅器の非反転出力
端子および反転出力端子のいずれかの出力端子からの出
力を帰還ループ用出力とした構成を採用しているので、
相互に影響を及ぼしあって出力振幅のレベルが低下する
ことがなく、また、差動増幅器の場合、その非反転およ
び反転の出力端子間における出力振幅のアンバランスや
位相差をなくすことができる。
御発振回路内の帰還バッファ用差動増幅器の非反転出力
端子および反転出力端子のいずれかの出力端子からの出
力を帰還ループ用出力とした構成を採用しているので、
相互に影響を及ぼしあって出力振幅のレベルが低下する
ことがなく、また、差動増幅器の場合、その非反転およ
び反転の出力端子間における出力振幅のアンバランスや
位相差をなくすことができる。
【０１５５】また，この影響を回避するために、電圧制
御水晶発振回路ＶＣＸＯまたは電圧制御ＳＡＷ発振回路
ＶＣＳＯのそれぞれからの出力部に出力バッファ用ドラ
イバＩＣを挿入する必要がなくなり、部品点数を削減し
て小型化を図ることができる。
御水晶発振回路ＶＣＸＯまたは電圧制御ＳＡＷ発振回路
ＶＣＳＯのそれぞれからの出力部に出力バッファ用ドラ
イバＩＣを挿入する必要がなくなり、部品点数を削減し
て小型化を図ることができる。
【０１５６】また、本発明によれば、電圧制御発振回路
として電圧制御型ＳＡＷ発振回路を使用する場合には、
これの温度変動による周波数温度特性が改善され、かつ
位相ノイズやジッタを軽減した出力クロック信号が得ら
れる。
として電圧制御型ＳＡＷ発振回路を使用する場合には、
これの温度変動による周波数温度特性が改善され、かつ
位相ノイズやジッタを軽減した出力クロック信号が得ら
れる。
【０１５７】また、本発明によれば、何らかの原因によ
り閉ループがフリーランの状態になった場合でも、安定
した動作でジッタの少ないクロック信号を確保できる。
り閉ループがフリーランの状態になった場合でも、安定
した動作でジッタの少ないクロック信号を確保できる。
【０１５８】さらに、本発明の電子機器によれば、クロ
ック整形回路が何らかの原因でロック外れを起こしたよ
うな場合に、ジッタの少ないクロック信号を確保でき、
これにより各種の動作を中断することなく継続できる。
ック整形回路が何らかの原因でロック外れを起こしたよ
うな場合に、ジッタの少ないクロック信号を確保でき、
これにより各種の動作を中断することなく継続できる。
【図１】 本発明の第１の実施の形態のクロック整形回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図２】 図１に示すＶＣＳＯ／ＶＣＸＯ４の詳細構成
を示したブロック図である。
を示したブロック図である。
【図３】 図１のクロック整形回路の詳細構成を示すブ
ロック図である。
ロック図である。
【図４】 第３の実施の形態のクロック整形回路の構成
を示すブロック図である。
を示すブロック図である。
【図５】 図４に示すＤＳＰの詳細構成を示したブロッ
ク図である。
ク図である。
【図６】 本発明の第４の実施の形態によるクロック整
形回路の構成を示すブロック図である。
形回路の構成を示すブロック図である。
【図７】 本発明の第５の実施の形態によるクロック整
形回路の構成を示すブロック図である。
形回路の構成を示すブロック図である。
【図８】 図７に示す予備位相比較部の詳細構成を示し
たブロック図である。
たブロック図である。
【図９】 本発明の第６の実施の形態によるクロック整
形回路の構成を示すブロック図である。
形回路の構成を示すブロック図である。
【図１０】 本発明の第７の実施の形態によるクロック
整形回路の構成を示すブロック図である。
整形回路の構成を示すブロック図である。
【図１１】 本発明の第８の実施の形態によるクロック
整形回路の構成を示すブロック図である。
整形回路の構成を示すブロック図である。
【図１２】 本発明の第８の実施の形態における電圧出
力回路が有する制御電圧の温度特性を示す図である。
力回路が有する制御電圧の温度特性を示す図である。
【図１３】 本発明の第９の実施の形態によるクロック
整形回路の構成を示すブロック図である。
整形回路の構成を示すブロック図である。
【図１４】 本発明に使用されるＶＣＳＯの詳細構成の
一例を示すブロック図である。
一例を示すブロック図である。
【図１５】 本発明に使用される差動増幅器の詳細構成
の一例を示すブロック図である。
の一例を示すブロック図である。
【図１６】 本発明の第１０の実施の形態による電子機
器の構成の一例を示すブロック図である。
器の構成の一例を示すブロック図である。
【図１７】 従来のクロック整形回路の概念を説明する
ブロック図である。
ブロック図である。
【図１８】 従来のクロック整形回路のブロック図であ
る。
る。
【図１９】 従来のクロック整形回路において、電圧制
御水晶発振回路または電圧制御ＳＡＷ発振回路を用いた
場合のブロック図である。
御水晶発振回路または電圧制御ＳＡＷ発振回路を用いた
場合のブロック図である。
【図２０】 電圧制御水晶発振回路または電圧制御ＳＡ
Ｗ発振回路のそれぞれの出力に出力バッファを追加した
場合の従来のクロック整形回路のブロック図である。
Ｗ発振回路のそれぞれの出力に出力バッファを追加した
場合の従来のクロック整形回路のブロック図である。
１…クロック整形回路 ２…ループフィルタ ３…位相
比較部 ４，４ａ…電圧制御発振回路（ＶＣＳＯ／ＶＣＸＯ） ５…分周回路（分周比 １／Ｎ） ６…分周回路（分周
比 １／Ｍ） ７…ＤＳＰ（デジタル・シグナル・プロセッサ） ９…
バッファ回路 ２１…位相比較回路 ２２…チャージポンプ ２３…予
備位相比較回路 ２５…分周回路 ３１…位相比較部 ３５…カウンタ
３６…ＣＰＵ ３７…メモリ ３８…Ｄ／Ａ変換器 ４１…発振用差動
増幅器 ４２…出力用差動増幅器 ４３…帰還用バッファ差動増
幅器 ４４…電圧制御移相回路 ４５ａ…ＳＡＷ共振子 ４５ｂ…ＡＴカット型水晶振動子 ４６…インピーダン
ス回路 ４７…切換スイッチ ５１…発振用増幅器 ５２，５
３，５４…出力用増幅器 ７２…水晶発振回路 ７４…予備位相比較部 ７５…ロ
ック外れ検出回路 ７６…セレクタ ７７…第１ループフィルタ ７８…第
２ループフィルタ ８１，８２…ＤＳＰ（デジタル・シグナル・プロセッ
サ） ８３…電圧出力回路 １００…光トランシーバ用モジュ
ール １０１…多重化部 １０２…電気／光変換部 １０３…
クロック整形回路 １０４…多重分離化部 １０５…光／電気変換部 １０
６…制御部 １０７…セレクタ（ＳＥＬ）
比較部 ４，４ａ…電圧制御発振回路（ＶＣＳＯ／ＶＣＸＯ） ５…分周回路（分周比 １／Ｎ） ６…分周回路（分周
比 １／Ｍ） ７…ＤＳＰ（デジタル・シグナル・プロセッサ） ９…
バッファ回路 ２１…位相比較回路 ２２…チャージポンプ ２３…予
備位相比較回路 ２５…分周回路 ３１…位相比較部 ３５…カウンタ
３６…ＣＰＵ ３７…メモリ ３８…Ｄ／Ａ変換器 ４１…発振用差動
増幅器 ４２…出力用差動増幅器 ４３…帰還用バッファ差動増
幅器 ４４…電圧制御移相回路 ４５ａ…ＳＡＷ共振子 ４５ｂ…ＡＴカット型水晶振動子 ４６…インピーダン
ス回路 ４７…切換スイッチ ５１…発振用増幅器 ５２，５
３，５４…出力用増幅器 ７２…水晶発振回路 ７４…予備位相比較部 ７５…ロ
ック外れ検出回路 ７６…セレクタ ７７…第１ループフィルタ ７８…第
２ループフィルタ ８１，８２…ＤＳＰ（デジタル・シグナル・プロセッ
サ） ８３…電圧出力回路 １００…光トランシーバ用モジュ
ール １０１…多重化部 １０２…電気／光変換部 １０３…
クロック整形回路 １０４…多重分離化部 １０５…光／電気変換部 １０
６…制御部 １０７…セレクタ（ＳＥＬ）
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０３Ｌ 7/087 Ｈ０３Ｌ 7/08 Ｆ
7/14 Ｐ
Ｆターム(参考） 5J079 AA06 BA11 DA21 FA02 FB02
FB15 GA02
5J081 AA02 BB10 CC10 CC42 DD11
EE05 EE13 EE19 GG05 KK02
KK14 KK22 LL05 MM01
5J106 AA04 CC03 CC19 CC20 CC24
CC30 CC42 CC46 CC52 DD05
DD09 DD33 DD34 EE08 FF03
FF07 FF09 GG01 HH10 JJ01
KK13 KK18 KK19 KK25 KK38
LL01
Claims (34)
- 【請求項１】 供給される制御電圧に応じて周波数が変
化するクロック発生回路と、前記クロック発生回路から
の比較クロック信号と外部からの入力信号との比較結果
に基づく位相差信号を生成する位相比較部と、前記位相
差信号を平滑化するループフィルタとを備え、 前記クロック発生回路は、 少なくとも、圧電振動子と、発振用差動増幅器および帰
還バッファ用差動増幅器と、前記制御電圧に基づいて所
定量の位相をシフトする電圧制御移相回路とにより正帰
還発振ループを構成し、 前記帰還バッファ用差動増幅器からの出力信号を前記比
較クロック信号とすることを特徴とするクロック整形回
路。 - 【請求項２】 供給される制御電圧に応じて周波数が変
化するクロック発生回路と、前記クロック発生回路から
の比較クロック信号と外部からの入力信号との比較結果
に基づく位相差信号を生成する位相比較部と、前記位相
差信号を平滑化するループフィルタとを備え、 前記クロック発生回路は、少なくとも前記の圧電振動
子、電圧制御移相回路および発振用増幅器とにより正帰
還発振ループが構成され、さらに、複数の出力用増幅器
を備え、 前記発振用増幅器からの出力信号を前記複数の出力用増
幅器を介して分岐された出力信号のいずれかを前記比較
クロック信号とすることを特徴とするクロック整形回
路。 - 【請求項３】 前記クロック発生回路において、 前記帰還バッファ用差動増幅器が備える非反転出力端子
および反転出力端子のうち、いずれか一方は前記比較ク
ロック信号を出力する機能として、他方は前記正帰還発
振ループ用出力として機能することを特徴とする請求項
１記載のクロック整形回路。 - 【請求項４】 前記発振用差動増幅器および前記帰還バ
ッファ用差動増幅器はＥＣＬラインレシーバを用いた差
動増幅回路であることを特徴とする請求項１に記載のク
ロック整形回路。 - 【請求項５】 前記位相比較部は、少なくとも外部から
の前記入力信号を分周する第１の分周手段と、 前記比較クロック信号を分周する第２の分周手段と、を
備えることを特徴とする請求項１または請求項２に記載
のクロック整形回路。 - 【請求項６】 前記圧電振動子はＳＡＷ共振子であるこ
とを特徴とする請求項１乃至請求項５のいずれかに記載
のクロック整形回路。 - 【請求項７】 前記圧電振動子は水晶振動子であること
を特徴とする請求項１乃至請求項５のいずれかに記載の
クロック整形回路。 - 【請求項８】 入力クロック信号と比較クロック信号と
の位相を比較し、その比較結果に応じた信号を出力する
位相比較部と、 前記入力クロック信号に対応する所定周波数の予備クロ
ック信号を発生する水晶発振回路と、 この水晶発振回路が発生する予備クロック信号と前記比
較クロック信号との位相を比較し、その比較結果に応じ
た信号を出力する予備位相比較部と、 前記入力クロック信号と前記比較クロック信号に基づ
き、その位相のロック外れを検出するロック外れ検出回
路と、 このロック外れ検出回路の検出に応じて、前記位相比較
部および予備位相比較部の出力信号のうちのいずれか一
方を選択して出力するセレクタと、 このセレクタで選択された出力信号を平滑化処理するル
ープフィルタと、 前記比較クロック信号を発生するとともに、前記ループ
フィルタの出力信号に応じてその比較クロック信号の周
波数を可変できるクロック発生回路と、を備えたことを
特徴とするクロック整形回路。 - 【請求項９】 前記水晶発振回路は、温度補償付きの水
晶発振回路からなることを特徴とする請求項８に記載の
クロック整形回路。 - 【請求項１０】 前記予備位相比較部は、前記クロック
発生回路が発生する比較クロック信号を分周する分周回
路を含み、さらに前記水晶発振回路が発生する所定の予
備クロック信号と前記分周回路の出力信号との位相を比
較し、その比較結果に応じた信号を出力することを特徴
とする請求項８または請求項９に記載のクロック整形回
路。 - 【請求項１１】 前記クロック発生回路は、電圧制御型
ＳＡＷ発振回路からなることを特徴とする請求項８、請
求項９、または請求項１０に記載のクロック整形回路。 - 【請求項１２】 前記クロック発生回路は、電圧制御型
水晶発振回路からなることを特徴とする請求項８、請求
項９、または請求項１０に記載のクロック整形回路。 - 【請求項１３】 入力クロック信号と比較クロック信号
との位相を比較し、その比較結果に応じた信号を出力す
る位相比較部と、 前記入力クロック信号に相当する所定周波数の予備クロ
ック信号を発生する水晶発振回路と、 この水晶発振回路が発生する予備クロック信号と前記比
較クロック信号との位相を比較し、その比較結果に応じ
た信号を出力する予備位相比較部と、 前記位相比較部の出力信号を平滑化処理する第１のルー
プフィルタと、 前記予備位相比較部の出力信号を平滑化処理する第２の
ループフィルタと、 前記入力クロック信号と前記比較クロック信号に基づ
き、その位相のロック外れを検出するロック外れ検出回
路と、 このロック外れ検出回路の検出に応じて、前記第１およ
び第２のループフィルタの出力信号のうちのいずれか一
方を選択して出力するセレクタと、 前記比較クロック信号を発生するとともに、前記セレク
タで選択された出力信号に応じてその比較クロック信号
の周波数を可変できるクロック発生回路と、を備えたこ
とを特徴とするクロック整形回路。 - 【請求項１４】 前記水晶発振回路は、温度補償付きの
水晶発振回路からなることを特徴とする請求項１３に記
載のクロック整形回路。 - 【請求項１５】 前記予備位相比較部は、前記クロック
発生回路が発生する比較クロック信号を分周回路で分周
した出力信号と、前記水晶発振回路が発生した所定の予
備クロック信号との位相を比較し、その比較結果に応じ
た信号を出力することを特徴とする請求項１２または請
求項１３に記載のクロック整形回路。 - 【請求項１６】 前記クロック発生回路は、電圧制御型
ＳＡＷ発振回路からなることを特徴とする請求項１３請
求項１４または請求項１５記載のクロック整形回路。 - 【請求項１７】 前記クロック発生回路は、電圧制御型
水晶発振回路からなることを特徴とする請求項１３、請
求項１４、または請求項１５に記載のクロック整形回
路。 - 【請求項１８】 前記位相比較部は、位相比較回路の出
力を位相比較部に入力する信号の位相差に対応する直流
電圧に変換する第１のチャージポンプを有し、 前記予備位相比較部は、位相比較回路の出力を位相比較
部に入力する信号の位相差に対応する直流電圧に変換す
る第２のチャージポンプを有することを特徴とする請求
項１３乃至請求項１６のいずれかに記載のクロック整形
回路。 - 【請求項１９】 前記第１のチャージポンプと前記第１
のループフィルタとを第１のデジタル・シグナル・プロ
セッサ（ＤＳＰ）に置き換え、 前記第２のチャージポンプと前記第２のループフィルタ
とを第２のデジタル・シグナル・プロセッサ（ＤＳＰ）
に置き換えたことを特徴とする請求項１８に記載のクロ
ック整形回路。 - 【請求項２０】 入力クロック信号と比較クロック信号
との位相を比較し、その比較結果に応じた信号を出力す
る位相比較部と、 この位相比較部の出力信号を平滑化処理するループフィ
ルタと、 このループフィルタの出力信号に相当する所定電圧を出
力する電圧出力回路と、 前記入力クロック信号と前記比較クロック信号に基づ
き、その位相のロック外れを検出するロック外れ検出回
路と、 このロック外れ検出回路の検出に応じて、前記ループフ
ィルタの出力信号または前記電圧出力回路の出力を選択
して出力するセレクタと、 前記比較クロック信号を発生するとともに、前記セレク
タで選択された出力に応じてその比較クロック信号の周
波数を可変できるクロック発生回路と、を備えたことを
特徴とするクロック整形回路。 - 【請求項２１】 前記クロック発生回路は、電圧制御型
ＳＡＷ発振回路からなることを特徴とする請求項２０に
記載のクロック整形回路。 - 【請求項２２】 前記クロック発生回路は、電圧制御型
水晶発振回路からなることを特徴とする請求項２０に記
載のクロック整形回路。 - 【請求項２３】 前記位相比較部は、位相比較回路の出
力を位相比較部に入力する信号の位相差に対応する直流
電圧に変換するチャージポンプを有することを特徴とす
る請求項２０乃至請求項２２のいずれかに記載のクロッ
ク整形回路。 - 【請求項２４】 前記チャージポンプと前記ループフィ
ルタとを、デジタル・シグナル・プロセッサ（ＤＳＰ）
に置き換えたことを特徴とする請求項２３に記載のクロ
ック整形回路。 - 【請求項２５】 前記電圧出力回路は、前記所定電圧が
可変自在であって、かつ任意の電圧が設定できるように
なっていることを特徴とする請求項２０乃至請求項２４
のいずれかに記載のクロック整形回路。 - 【請求項２６】 前記電圧出力回路の出力電圧は、前記
クロック発生回路の発振出力を温度補償するために温度
依存性を持たせるようにしたことを特徴とする請求項２
０乃至請求項２５のいずれかに記載のクロック整形回
路。 - 【請求項２７】 前記クロック整形回路中のクロック発
生回路は、圧電振動子と、発振用差動増幅器および帰還
バッファ用差動増幅器と、前記制御電圧に基づいて所定
量の位相をシフトする電圧制御移相回路とから構成さ
れ、少なくとも前記圧電振動子、発振用差動増幅器、帰
還バッファ用差動増幅器および電圧制御移相回路により
正帰還発振ループが構成され、前記帰還バッファ用差動
増幅器からの出力信号を前記比較クロック信号とするこ
とを特徴とする請求項８乃至請求項２６に記載のクロッ
ク整形回路。 - 【請求項２８】 前記クロック整形回路中のクロック発
生回路は、圧電振動子と、発振用増幅器と、前記制御電
圧に基づいて所定量の位相をシフトする電圧制御移相回
路と、複数の出力用増幅器とを備え、少なくとも前記の
圧電振動子、電圧制御移相回路および発振用増幅器とに
より正帰還発振ループが構成され、前記発振用増幅器か
らの出力信号を前記複数の出力用増幅器を介して分岐さ
れた出力信号のいずれかを前記比較クロック信号とする
ことを特徴とする請求項８乃至請求項２６に記載のクロ
ック整形回路。 - 【請求項２９】 前記クロック整形回路において、 前記帰還バッファ用差動増幅器が備える非反転出力端子
および反転出力端子のうち、いずれか一方は前記比較ク
ロック信号を出力する機能として、他方は前記正帰還発
振ループ用出力として機能することを特徴とする請求項
２７記載のクロック整形回路。 - 【請求項３０】 前記発振用差動増幅器および前記帰還
バッファ用差動増幅器はＥＣＬラインレシーバを用いた
差動増幅回路であることを特徴とする請求項２７に記載
のクロック整形回路。 - 【請求項３１】 前記位相比較部は、 外部からの前記入力信号を分周する第１の分周回路と、 前記比較クロック信号を分周する第２の分周回路と、前
記第１の分周回路と前記第２の分周回路との位相を比較
する位相比較回路とを備えることを特徴とする請求項２
７または請求項２８のいずれかに記載のクロック整形回
路。 - 【請求項３２】 前記圧電振動子はＳＡＷ共振子である
ことを特徴とする請求項２７乃至請求項３１のいずれか
に記載のクロック整形回路。 - 【請求項３３】 前記圧電振動子は水晶振動子であるこ
とを特徴とする請求項２７乃至請求項３１のいずれかに
記載のクロック整形回路。 - 【請求項３４】 所定のクロック入力しそれを整形した
クロックを出力するクロック整形回路を含む電子機器に
おいて、 前記クロック整形回路は、請求項１乃至請求項３３のい
ずれかに記載のクロック整形回路からなることを特徴と
する電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002279287A JP2003347936A (ja) | 2001-11-02 | 2002-09-25 | クロック整形回路および電子機器 |
| US10/286,418 US6703877B2 (en) | 2001-11-02 | 2002-11-01 | Clock shaping circuit and electronic equipment |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-338046 | 2001-11-02 | ||
| JP2001338046 | 2001-11-02 | ||
| JP2002-79761 | 2002-03-20 | ||
| JP2002079761 | 2002-03-20 | ||
| JP2002279287A JP2003347936A (ja) | 2001-11-02 | 2002-09-25 | クロック整形回路および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347936A true JP2003347936A (ja) | 2003-12-05 |
| JP2003347936A5 JP2003347936A5 (ja) | 2005-08-11 |
Family
ID=27347780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002279287A Pending JP2003347936A (ja) | 2001-11-02 | 2002-09-25 | クロック整形回路および電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6703877B2 (ja) |
| JP (1) | JP2003347936A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303554A (ja) * | 2005-04-15 | 2006-11-02 | Renesas Technology Corp | 論理レベル変換回路及びそれを用いた位相同期回路 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3980943B2 (ja) * | 2002-06-06 | 2007-09-26 | 日本電波工業株式会社 | Ｐｌｌ制御発振器 |
| JP4138424B2 (ja) * | 2002-09-25 | 2008-08-27 | セイコーエプソン株式会社 | クロック変換器およびそのクロック変換器を備えた電子機器 |
| JP4306458B2 (ja) * | 2003-03-20 | 2009-08-05 | セイコーエプソン株式会社 | 電圧制御型発振器、クロック変換器及び電子機器 |
| US20040227578A1 (en) * | 2003-05-14 | 2004-11-18 | Miikka Hamalainen | Acoustic resonance-based frequency synthesizer using at least one bulk acoustic wave (BAW) or thin film bulk acoustic wave (FBAR) device |
| JP2004356800A (ja) * | 2003-05-28 | 2004-12-16 | Rohm Co Ltd | 発振回路 |
| EP1517434A1 (de) * | 2003-09-19 | 2005-03-23 | Siemens Aktiengesellschaft | Frequenzstabilisierter Oszillator |
| US7155176B2 (en) * | 2004-04-08 | 2006-12-26 | Skyworks Solutions, Inc. | System for synchronizing a portable transceiver to a network |
| US7778173B2 (en) * | 2005-01-04 | 2010-08-17 | Cisco Technology, Inc. | Clock recovery algorithm for remultiplexing MPEG-2 SPTSs and/or MPTSs in the presence of network jitter |
| JP2006252681A (ja) * | 2005-03-11 | 2006-09-21 | Hitachi Ltd | 光ディスク装置及びｐｌｌ回路 |
| US7288975B2 (en) * | 2005-10-27 | 2007-10-30 | International Business Machines Corporation | Method and apparatus for fail-safe and restartable system clock generation |
| DE102006024469B3 (de) * | 2006-05-24 | 2007-07-12 | Xignal Technologies Ag | Phasenregelkreis zur Erzeugung mehrerer Ausgangssignale |
| DE102006024471A1 (de) * | 2006-05-24 | 2007-12-06 | Xignal Technologies Ag | Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises |
| DE102006024470B4 (de) * | 2006-05-24 | 2015-07-09 | Xignal Technologies Ag | Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises |
| US7800372B2 (en) * | 2006-09-20 | 2010-09-21 | Baker Hughes Incorporated | Resistivity tools with segmented azimuthally sensitive antennas and methods of making same |
| DE102006048379B4 (de) * | 2006-10-12 | 2008-11-06 | Infineon Technologies Ag | Verfahren zur Durchsatzsteuerung einer elektronischen Schaltung sowie entsprechende Durchsatzsteuerung und zugehörige Halbleiterschaltung |
| TWI470934B (zh) * | 2009-10-06 | 2015-01-21 | Mstar Semiconductor Inc | 可攜式控制裝置及其方法 |
| WO2012031241A2 (en) | 2010-09-03 | 2012-03-08 | Skyworks Solutions, Inc. | High-voltage tolerant voltage regulator |
| US8854095B2 (en) * | 2012-11-12 | 2014-10-07 | Stmicroelectronics International N.V. | Fast lock acquisition and detection circuit for phase-locked loops |
| US9960776B2 (en) * | 2013-03-14 | 2018-05-01 | Applied Materials, Inc. | Method and apparatus for generating a variable clock used to control a component of a substrate processing system |
| CN109100928B (zh) * | 2018-09-05 | 2020-07-14 | 山东交通学院 | 一种高精度脉冲时间间隔测量方法及电路 |
| CN114966345B (zh) * | 2022-05-31 | 2023-07-21 | 北京泰岳天成科技有限公司 | 一种高频电流局放信号采样装置及方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2664249B2 (ja) * | 1989-03-13 | 1997-10-15 | 株式会社日立製作所 | タイミング抽出回路，それを利用した通信システム及びタイミング抽出方法並びに通信装置 |
| JPH1168557A (ja) * | 1997-08-18 | 1999-03-09 | Advantest Corp | 基準周波数発生装置 |
| KR200314154Y1 (ko) * | 1997-12-29 | 2003-08-14 | 엘지정보통신주식회사 | 디피피엘엘에서 주파수와 위상 동시 보상 장치 |
| US6081163A (en) * | 1999-01-22 | 2000-06-27 | Advantest Corp. | Standard frequency and timing generator and generation method thereof |
| US6313708B1 (en) * | 2000-07-26 | 2001-11-06 | Marconi Communications, Inc. | Analog phase locked loop holdover |
-
2002
- 2002-09-25 JP JP2002279287A patent/JP2003347936A/ja active Pending
- 2002-11-01 US US10/286,418 patent/US6703877B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303554A (ja) * | 2005-04-15 | 2006-11-02 | Renesas Technology Corp | 論理レベル変換回路及びそれを用いた位相同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030090305A1 (en) | 2003-05-15 |
| US6703877B2 (en) | 2004-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003347936A (ja) | クロック整形回路および電子機器 | |
| JP4306458B2 (ja) | 電圧制御型発振器、クロック変換器及び電子機器 | |
| US8537954B2 (en) | Method and apparatus for multi-mode clock data recovery | |
| EP1148648B1 (en) | Frequency synthesizer | |
| US7439816B1 (en) | Phase-locked loop fast lock circuit and method | |
| US7576576B2 (en) | Switchable PLL circuit | |
| JP2003347936A5 (ja) | ||
| US7236024B2 (en) | Configurable circuit structure having reduced susceptibility to interference when using at least two such circuits to perform like functions | |
| US6150887A (en) | PLL Circuit in which output oscillation signal frequency can be controlled based on bias signal | |
| US9065459B1 (en) | Clock generation circuits using jitter attenuation control circuits with dynamic range shifting | |
| CN101136631B (zh) | 频率合成器及其频率合成方法 | |
| CN111600601A (zh) | 用于准确信号生成的反馈控制 | |
| JP4138424B2 (ja) | クロック変換器およびそのクロック変換器を備えた電子機器 | |
| JP2004266639A (ja) | クロック整形器とこれを用いた電子機器 | |
| JP2842847B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| JP2003204260A (ja) | 温度補償型高周波発振器および通信機器 | |
| JP2004040509A (ja) | 発振回路及びこの発振回路を用いた電子機器 | |
| US7236062B2 (en) | Low phase noise crystal oscillator with supply noise filtering | |
| JP3781725B2 (ja) | 位相同期ループ回路 | |
| JP2004120352A (ja) | クロック変換回路とこれを用いた電子機器 | |
| JPH07231223A (ja) | 周波数逓倍回路 | |
| JPH1065525A (ja) | Ｐｌｌ回路 | |
| JPH09261019A (ja) | 同期回路 | |
| JP3786558B2 (ja) | 半導体集積回路及び無線通信機器 | |
| JP2924846B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050121 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070410 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070807 |