JP2003243668A - 電気光学装置、液晶装置ならびに投射型表示装置 - Google Patents
電気光学装置、液晶装置ならびに投射型表示装置Info
- Publication number
- JP2003243668A JP2003243668A JP2002303219A JP2002303219A JP2003243668A JP 2003243668 A JP2003243668 A JP 2003243668A JP 2002303219 A JP2002303219 A JP 2002303219A JP 2002303219 A JP2002303219 A JP 2002303219A JP 2003243668 A JP2003243668 A JP 2003243668A
- Authority
- JP
- Japan
- Prior art keywords
- light
- substrate
- layer
- liquid crystal
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 198
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 230000007547 defect Effects 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000012212 insulator Substances 0.000 claims abstract description 15
- 239000010453 quartz Substances 0.000 claims abstract description 14
- 239000002131 composite material Substances 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 173
- 239000010408 film Substances 0.000 claims description 137
- 239000013078 crystal Substances 0.000 claims description 31
- 239000010409 thin film Substances 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 14
- 238000007667 floating Methods 0.000 abstract description 13
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 239000000969 carrier Substances 0.000 description 20
- 238000000034 method Methods 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000005498 polishing Methods 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 229910021426 porous silicon Inorganic materials 0.000 description 7
- 230000006798 recombination Effects 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- -1 hydrogen ions Chemical class 0.000 description 4
- 230000031700 light absorption Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000001443 photoexcitation Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- XUKUURHRXDUEBC-KAYWLYCHSA-N Atorvastatin Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-KAYWLYCHSA-N 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 101000701286 Pseudomonas aeruginosa (strain ATCC 15692 / DSM 22644 / CIP 104116 / JCM 14847 / LMG 12228 / 1C / PRS 101 / PAO1) Alkanesulfonate monooxygenase Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 101000983349 Solanum commersonii Osmotin-like protein OSML13 Proteins 0.000 description 1
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ＳＯＩ構造のＭＩＳトランジスタにおいて、
寄生バイポーラ現象などの基板浮遊効果を確実に抑制す
ることができ、電気的特性に優れた電気光学装置を提供
する。 【解決手段】 本発明の電気光学装置（液晶ライトバル
ブ）は、第１の熱膨張係数を持つ石英基板（基板本体１
０Ａ）と、石英基板上に形成された絶縁体層（下地絶縁
膜１２）と、絶縁体層上に形成された第２の熱膨張係数
を持つ単結晶シリコン層（半導体層１ａ）とを有する複
合基板を一方の基板としたものである。そして、絶縁体
層上に単結晶シリコン層をチャネル領域１ａ'としたＴ
ＦＴ３０が形成され、チャネル領域１ａ'をなす単結晶
シリコン層内に少なくとも一つの線欠陥Ｄが存在してい
る。
寄生バイポーラ現象などの基板浮遊効果を確実に抑制す
ることができ、電気的特性に優れた電気光学装置を提供
する。 【解決手段】 本発明の電気光学装置（液晶ライトバル
ブ）は、第１の熱膨張係数を持つ石英基板（基板本体１
０Ａ）と、石英基板上に形成された絶縁体層（下地絶縁
膜１２）と、絶縁体層上に形成された第２の熱膨張係数
を持つ単結晶シリコン層（半導体層１ａ）とを有する複
合基板を一方の基板としたものである。そして、絶縁体
層上に単結晶シリコン層をチャネル領域１ａ'としたＴ
ＦＴ３０が形成され、チャネル領域１ａ'をなす単結晶
シリコン層内に少なくとも一つの線欠陥Ｄが存在してい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電気光学装置、液
晶装置ならびに投射型表示装置に関し、特に基板浮遊効
果を充分に抑制することができ、例えば投射型表示装置
に用いて好適な液晶装置等に代表される電気光学装置の
構成に関するものである。
晶装置ならびに投射型表示装置に関し、特に基板浮遊効
果を充分に抑制することができ、例えば投射型表示装置
に用いて好適な液晶装置等に代表される電気光学装置の
構成に関するものである。
【０００２】
【従来の技術】絶縁体層上に単結晶シリコン層からなる
半導体層を形成し、その半導体層にトランジスタ素子等
の半導体デバイスを形成するＳＯＩ（Silicon on Insul
ator）技術は、素子の高速化や低消費電力化、高集積化
等の利点を有しており、例えば、液晶装置等の電気光学
装置に適用することが可能である。
半導体層を形成し、その半導体層にトランジスタ素子等
の半導体デバイスを形成するＳＯＩ（Silicon on Insul
ator）技術は、素子の高速化や低消費電力化、高集積化
等の利点を有しており、例えば、液晶装置等の電気光学
装置に適用することが可能である。
【０００３】ところで、一般的なバルク半導体デバイス
では、下地基板を通じてＭＩＳ（Metal-Insulator-Sili
con）トランジスタのチャネル領域を所定の電位に固定
することができるため、チャネル領域の電位変化によっ
て起こる寄生バイポーラ現象などによって素子の耐圧な
どの電気的特性を劣化させることがない。これに対し
て、ＳＯＩ構造のＭＩＳトランジスタでは、チャネル下
部が下地絶縁膜により完全に分離されているため、チャ
ネル領域を上記のように所定の電位に固定することがで
きず、チャネル領域が電気的に浮いた状態となる。（例
えば、非特許文献１を参照。）
では、下地基板を通じてＭＩＳ（Metal-Insulator-Sili
con）トランジスタのチャネル領域を所定の電位に固定
することができるため、チャネル領域の電位変化によっ
て起こる寄生バイポーラ現象などによって素子の耐圧な
どの電気的特性を劣化させることがない。これに対し
て、ＳＯＩ構造のＭＩＳトランジスタでは、チャネル下
部が下地絶縁膜により完全に分離されているため、チャ
ネル領域を上記のように所定の電位に固定することがで
きず、チャネル領域が電気的に浮いた状態となる。（例
えば、非特許文献１を参照。）
【０００４】この時、ドレイン領域近傍の電界で加速さ
れたキャリアと結晶格子との衝突によるインパクトイオ
ン化現象によって余剰キャリアが発生し、この余剰キャ
リアがチャネルの下部に蓄積する。このようにして、チ
ャネル下部に余剰キャリアが蓄積してチャネル電位が上
昇すると、ソース−チャネル−ドレインのＮＰＮ（Ｎチ
ャネル型の場合）構造が見かけ上のバイポーラ素子とし
て動作するため、異常電流により素子のソース−ドレイ
ン間耐圧が劣化するなど、電気的な特性が悪化するとい
う問題がある。これらのチャネル部が電気的に浮いた状
態であることに起因する一連の現象を基板浮遊効果と呼
ぶ。
れたキャリアと結晶格子との衝突によるインパクトイオ
ン化現象によって余剰キャリアが発生し、この余剰キャ
リアがチャネルの下部に蓄積する。このようにして、チ
ャネル下部に余剰キャリアが蓄積してチャネル電位が上
昇すると、ソース−チャネル−ドレインのＮＰＮ（Ｎチ
ャネル型の場合）構造が見かけ上のバイポーラ素子とし
て動作するため、異常電流により素子のソース−ドレイ
ン間耐圧が劣化するなど、電気的な特性が悪化するとい
う問題がある。これらのチャネル部が電気的に浮いた状
態であることに起因する一連の現象を基板浮遊効果と呼
ぶ。
【０００５】そこで、従来から、チャネル領域と所定の
経路で電気的に接続されたボディコンタクト領域を設
け、チャネル領域に蓄積された余剰キャリアをこのボデ
ィコンタクト領域から引き抜くことで基板浮遊効果を抑
制する技術が採用されている。この種のボディコンタク
ト領域を有するＳＯＩ構造のＭＩＳトランジスタを含む
半導体装置は、例えば特許文献１に開示されている。
経路で電気的に接続されたボディコンタクト領域を設
け、チャネル領域に蓄積された余剰キャリアをこのボデ
ィコンタクト領域から引き抜くことで基板浮遊効果を抑
制する技術が採用されている。この種のボディコンタク
ト領域を有するＳＯＩ構造のＭＩＳトランジスタを含む
半導体装置は、例えば特許文献１に開示されている。
【非特許文献１】 SOIの科学
ＵＣＳ半導体基盤技術研究会編「ＳＯＩの科学」ＲＥＡ
ＬＩＺＥＩＮＣ．
ＬＩＺＥＩＮＣ．
【特許文献１】特開平９−２４６５６２号公報
【０００６】
【発明が解決しようとする課題】しかしながら、液晶装
置等に代表される電気光学装置の画素領域で使用される
ＭＩＳトランジスタにボディコンタクト領域を設ける
と、各ＭＩＳトランジスタの占有面積が大きくなるため
に画素の集積度を上げることが難しくなり、特に透過型
液晶装置の場合、開口率が小さくなってしまうという問
題があった。また、画素領域以外の周辺駆動回路におい
ても、ボディコンタクト領域を設けると集積化が難しく
なり、装置の周縁部（額縁部分）が大きくなり、小型化
が図れないという問題があった。
置等に代表される電気光学装置の画素領域で使用される
ＭＩＳトランジスタにボディコンタクト領域を設ける
と、各ＭＩＳトランジスタの占有面積が大きくなるため
に画素の集積度を上げることが難しくなり、特に透過型
液晶装置の場合、開口率が小さくなってしまうという問
題があった。また、画素領域以外の周辺駆動回路におい
ても、ボディコンタクト領域を設けると集積化が難しく
なり、装置の周縁部（額縁部分）が大きくなり、小型化
が図れないという問題があった。
【０００７】さらに、投射型表示装置などの電子機器に
用いられる電気光学装置においては、光源からの強い光
が画素トランジスタのチャネル領域やＬＤＤ（Lightly
Doped Drain）領域に入射すると、光励起でキャリアが
発生して画素蓄積容量から電荷がリークする結果、フリ
ッカーなどの表示ムラの原因となってしまう。
用いられる電気光学装置においては、光源からの強い光
が画素トランジスタのチャネル領域やＬＤＤ（Lightly
Doped Drain）領域に入射すると、光励起でキャリアが
発生して画素蓄積容量から電荷がリークする結果、フリ
ッカーなどの表示ムラの原因となってしまう。
【０００８】本発明は、上記の課題を解決するためにな
されたものであって、ＳＯＩ構造のＭＩＳトランジスタ
を備えた電気光学装置において、寄生バイポーラ現象な
どの基板浮遊効果を確実に抑制することができ、電気的
特性に優れた液晶装置等の電気光学装置の提供を目的と
する。
されたものであって、ＳＯＩ構造のＭＩＳトランジスタ
を備えた電気光学装置において、寄生バイポーラ現象な
どの基板浮遊効果を確実に抑制することができ、電気的
特性に優れた液晶装置等の電気光学装置の提供を目的と
する。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の電気光学装置は、第１の熱膨張係数を持
つ支持基板と、該支持基板上に形成された絶縁体層と、
該絶縁体層上に形成された前記第１の熱膨張係数と異な
る第２の熱膨張係数を持つ単結晶半導体層とを有する複
合基板を備えた電気光学装置であって、前記絶縁体層上
に前記単結晶半導体層をチャネル領域とした薄膜トラン
ジスタが形成され、前記チャネル領域をなす前記単結晶
半導体層内に少なくとも一つの線欠陥が存在しているこ
とを特徴とする。
めに、本発明の電気光学装置は、第１の熱膨張係数を持
つ支持基板と、該支持基板上に形成された絶縁体層と、
該絶縁体層上に形成された前記第１の熱膨張係数と異な
る第２の熱膨張係数を持つ単結晶半導体層とを有する複
合基板を備えた電気光学装置であって、前記絶縁体層上
に前記単結晶半導体層をチャネル領域とした薄膜トラン
ジスタが形成され、前記チャネル領域をなす前記単結晶
半導体層内に少なくとも一つの線欠陥が存在しているこ
とを特徴とする。
【００１０】本発明者は、第１の熱膨張係数を持つ支持
基板と絶縁体層を介して貼り合わされた第２の熱膨張係
数を持つ単結晶半導体層とを有する複合基板、いわゆる
ＳＯＩ基板を備えた電気光学装置において、異なる熱膨
張係数を有する支持基板と単結晶半導体層を貼り合わせ
た際に歪みが生じ、単結晶半導体層に多数の線欠陥（転
位、dislocation とも言う）が生じることに着目した。
一般的に、線欠陥はトランジスタのｐ−ｎ接合のリーク
電流を増大させ、少数キャリアライフタイムを劣化させ
るという点で電気的特性に悪影響を与えるものとして知
られている。しかしながら、本発明者は、ＳＯＩ構造の
ＭＩＳトランジスタにおいてインパクトイオン化によっ
て発生するチャネル領域の余剰キャリアに対しては、こ
の種の線欠陥が余剰キャリアの再結合中心として働き、
余剰キャリアを捕捉して消失させることができることを
見出し、本発明の構成に至った。
基板と絶縁体層を介して貼り合わされた第２の熱膨張係
数を持つ単結晶半導体層とを有する複合基板、いわゆる
ＳＯＩ基板を備えた電気光学装置において、異なる熱膨
張係数を有する支持基板と単結晶半導体層を貼り合わせ
た際に歪みが生じ、単結晶半導体層に多数の線欠陥（転
位、dislocation とも言う）が生じることに着目した。
一般的に、線欠陥はトランジスタのｐ−ｎ接合のリーク
電流を増大させ、少数キャリアライフタイムを劣化させ
るという点で電気的特性に悪影響を与えるものとして知
られている。しかしながら、本発明者は、ＳＯＩ構造の
ＭＩＳトランジスタにおいてインパクトイオン化によっ
て発生するチャネル領域の余剰キャリアに対しては、こ
の種の線欠陥が余剰キャリアの再結合中心として働き、
余剰キャリアを捕捉して消失させることができることを
見出し、本発明の構成に至った。
【００１１】すなわち、本発明の電気光学装置によれ
ば、絶縁体層上に単結晶半導体層をチャネル領域とした
薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦ
Ｔと略記する）が形成されており、ＴＦＴのチャネル領
域をなす単結晶半導体層内に少なくとも一つの線欠陥が
存在しているので、線欠陥が余剰キャリアの再結合中心
として働くことによって余剰キャリアの蓄積が防止さ
れ、ボディコンタクトをとることなく、基板浮遊効果を
抑制することができる。その結果、高い開口率を維持し
た上で電気的特性に優れた電気光学装置を実現すること
ができる。さらに、ＬＤＤ構造を持つＴＦＴにおいて
は、ゲート電極で遮光できないＬＤＤ領域に光が入射し
て光励起でキャリアが発生することがあっても、線欠陥
からなる再結合中心によりリーク電流が流れることを防
止できる。
ば、絶縁体層上に単結晶半導体層をチャネル領域とした
薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦ
Ｔと略記する）が形成されており、ＴＦＴのチャネル領
域をなす単結晶半導体層内に少なくとも一つの線欠陥が
存在しているので、線欠陥が余剰キャリアの再結合中心
として働くことによって余剰キャリアの蓄積が防止さ
れ、ボディコンタクトをとることなく、基板浮遊効果を
抑制することができる。その結果、高い開口率を維持し
た上で電気的特性に優れた電気光学装置を実現すること
ができる。さらに、ＬＤＤ構造を持つＴＦＴにおいて
は、ゲート電極で遮光できないＬＤＤ領域に光が入射し
て光励起でキャリアが発生することがあっても、線欠陥
からなる再結合中心によりリーク電流が流れることを防
止できる。
【００１２】上記支持基板や単結晶半導体層の具体例と
しては、例えば、支持基板としてガラス基板や石英基板
を用いることができる。また、単結晶半導体層として単
結晶シリコン層を用いることができる。
しては、例えば、支持基板としてガラス基板や石英基板
を用いることができる。また、単結晶半導体層として単
結晶シリコン層を用いることができる。
【００１３】通常、ガラスの線膨張係数は３×１０-6〜
１０×１０-6／Ｋ程度、石英の線膨張係数は５．５×１
０-7／Ｋ程度、シリコンの線膨張係数は２．６×１０-6
／Ｋ程度であるため、ガラス基板や石英基板と単結晶シ
リコン層とを貼り合わせた複合基板とした場合、単結晶
シリコンの（１１１）面に沿って格子状の線欠陥（Line
Defect）を導入することができる。特に石英基板と単
結晶シリコン層との組み合わせ（ＳＯＱ（Silicon on Q
uartz）基板）においては、線膨張係数の差が大きくな
るため、多数の格子状の線欠陥が確実に導入され、本発
明に好適なものとすることができる。
１０×１０-6／Ｋ程度、石英の線膨張係数は５．５×１
０-7／Ｋ程度、シリコンの線膨張係数は２．６×１０-6
／Ｋ程度であるため、ガラス基板や石英基板と単結晶シ
リコン層とを貼り合わせた複合基板とした場合、単結晶
シリコンの（１１１）面に沿って格子状の線欠陥（Line
Defect）を導入することができる。特に石英基板と単
結晶シリコン層との組み合わせ（ＳＯＱ（Silicon on Q
uartz）基板）においては、線膨張係数の差が大きくな
るため、多数の格子状の線欠陥が確実に導入され、本発
明に好適なものとすることができる。
【００１４】また、本発明の電気光学装置において、複
数の画素からなる表示部とこの表示部を駆動するための
周辺駆動回路部とを有し、前記ＴＦＴを前記表示部と前
記周辺駆動回路部の双方に用いることが望ましい。
数の画素からなる表示部とこの表示部を駆動するための
周辺駆動回路部とを有し、前記ＴＦＴを前記表示部と前
記周辺駆動回路部の双方に用いることが望ましい。
【００１５】上述したように、本発明のＴＦＴによれ
ば、ボディコンタクト領域を設ける必要がなくなるの
で、開口率の高い表示部が得られるのと同時に、周辺駆
動回路部の占有面積を小さくすることができ、装置の狭
額縁化、小型化を図ることができる。
ば、ボディコンタクト領域を設ける必要がなくなるの
で、開口率の高い表示部が得られるのと同時に、周辺駆
動回路部の占有面積を小さくすることができ、装置の狭
額縁化、小型化を図ることができる。
【００１６】本発明の他の電気光学装置は、第１の熱膨
張係数を持つ支持基板と、該支持基板上に形成された絶
縁体層と、該絶縁体層上に形成された前記第１の熱膨張
係数と異なる第２の熱膨張係数を持つ単結晶半導体層と
を有する複合基板を備えた電気光学装置であって、前記
絶縁体層上に前記単結晶半導体層をチャネル領域とした
薄膜トランジスタが形成され、前記チャネル領域をなす
前記単結晶半導体層内に少なくとも一つの結晶欠陥が存
在していることを特徴とする。
張係数を持つ支持基板と、該支持基板上に形成された絶
縁体層と、該絶縁体層上に形成された前記第１の熱膨張
係数と異なる第２の熱膨張係数を持つ単結晶半導体層と
を有する複合基板を備えた電気光学装置であって、前記
絶縁体層上に前記単結晶半導体層をチャネル領域とした
薄膜トランジスタが形成され、前記チャネル領域をなす
前記単結晶半導体層内に少なくとも一つの結晶欠陥が存
在していることを特徴とする。
【００１７】上では、ＳＯＩ基板において通常生じやす
い線欠陥を例に挙げて説明したが、余剰キャリアの再結
合中心として働き、余剰キャリアを捕捉して消失させる
作用を持つのは「線欠陥」に限るものではなく、例えば
空孔、自己格子間原子等の内因性点欠陥、置換不純物原
子、格子間不純物原子、ダングリングボンド等の外因性
点欠陥等の「点欠陥」、積層欠陥、粒界等の「面欠
陥」、析出物、ボイド等の「体欠陥」等、他の結晶欠陥
も同様の作用を有している。よって、この種の結晶欠陥
をＴＦＴのチャネル領域をなす単結晶半導体層内に導入
することによって余剰キャリアの蓄積が防止され、ボデ
ィコンタクトをとることなく、基板浮遊効果を抑制する
ことができる。
い線欠陥を例に挙げて説明したが、余剰キャリアの再結
合中心として働き、余剰キャリアを捕捉して消失させる
作用を持つのは「線欠陥」に限るものではなく、例えば
空孔、自己格子間原子等の内因性点欠陥、置換不純物原
子、格子間不純物原子、ダングリングボンド等の外因性
点欠陥等の「点欠陥」、積層欠陥、粒界等の「面欠
陥」、析出物、ボイド等の「体欠陥」等、他の結晶欠陥
も同様の作用を有している。よって、この種の結晶欠陥
をＴＦＴのチャネル領域をなす単結晶半導体層内に導入
することによって余剰キャリアの蓄積が防止され、ボデ
ィコンタクトをとることなく、基板浮遊効果を抑制する
ことができる。
【００１８】本発明の液晶装置は、上記本発明の電気光
学装置における前記複合基板を第１の基板とし、該第１
の基板と第２の基板との間に液晶層が挟持されてなる液
晶装置であって、前記第１の基板には、マトリクス状に
配置されて前記液晶層に電圧を印加する画素電極と、該
画素電極に電気的に接続され、前記単結晶半導体層から
なるチャネル領域を有するＴＦＴと、該ＴＦＴよりも前
記液晶層側に配置された遮光膜と、前記ＴＦＴよりも前
記液晶層側に配置されて前記ＴＦＴと電気的に接続さ
れ、遮光性を有し、前記遮光膜と交差するデータ線とが
備えられたことを特徴とする。
学装置における前記複合基板を第１の基板とし、該第１
の基板と第２の基板との間に液晶層が挟持されてなる液
晶装置であって、前記第１の基板には、マトリクス状に
配置されて前記液晶層に電圧を印加する画素電極と、該
画素電極に電気的に接続され、前記単結晶半導体層から
なるチャネル領域を有するＴＦＴと、該ＴＦＴよりも前
記液晶層側に配置された遮光膜と、前記ＴＦＴよりも前
記液晶層側に配置されて前記ＴＦＴと電気的に接続さ
れ、遮光性を有し、前記遮光膜と交差するデータ線とが
備えられたことを特徴とする。
【００１９】上記本発明の液晶装置においては、上記本
発明の電気光学装置における前記複合基板を第１の基板
としているので、基板浮遊効果を抑制することができ、
高い開口率を維持した上で電気的特性に優れた液晶装置
を実現することができる。さらに、データ線が遮光性を
有し、ＴＦＴよりも液晶層側でデータ線と遮光膜とが交
差しているので、ＴＦＴを構成するチャネル領域はデー
タ線と遮光膜とによって二重に遮光されることになる。
発明の電気光学装置における前記複合基板を第１の基板
としているので、基板浮遊効果を抑制することができ、
高い開口率を維持した上で電気的特性に優れた液晶装置
を実現することができる。さらに、データ線が遮光性を
有し、ＴＦＴよりも液晶層側でデータ線と遮光膜とが交
差しているので、ＴＦＴを構成するチャネル領域はデー
タ線と遮光膜とによって二重に遮光されることになる。
【００２０】したがって、本発明の液晶装置によれば、
データ線および遮光膜が配置された側を入射光（例え
ば、プロジェクタ用途の場合の投射光など）が入射する
側に向けて配置することにより、ＴＦＴのチャネル領域
を二重に入射光から遮光することができる。このとき、
データ線および遮光膜によって得られる遮光性は、例え
ば、膜厚との関係で光を若干透過してしまう（例えば
０．１％程度の透過率を持つ）データ線と、同じく膜厚
との関係で光を若干透過してしまう（例えば０．１％程
度の透過率を持つ）遮光膜とを用いたとしても、両者に
よって二重に遮光されることによって、極めて高い遮光
性（例えば、０．００００１〜０．０００００１％程度
の透過率）が得られる。
データ線および遮光膜が配置された側を入射光（例え
ば、プロジェクタ用途の場合の投射光など）が入射する
側に向けて配置することにより、ＴＦＴのチャネル領域
を二重に入射光から遮光することができる。このとき、
データ線および遮光膜によって得られる遮光性は、例え
ば、膜厚との関係で光を若干透過してしまう（例えば
０．１％程度の透過率を持つ）データ線と、同じく膜厚
との関係で光を若干透過してしまう（例えば０．１％程
度の透過率を持つ）遮光膜とを用いたとしても、両者に
よって二重に遮光されることによって、極めて高い遮光
性（例えば、０．００００１〜０．０００００１％程度
の透過率）が得られる。
【００２１】しかも、本発明の液晶装置においては、デ
ータ線が遮光性を有するものであるため、基板面に垂直
な光だけではなく、データ線に沿った方向に傾斜した斜
めの光も、ＴＦＴのチャネル領域に侵入することは困難
となる。さらに、本発明の液晶装置においては、遮光膜
の本線部分に沿った方向（即ちデータ線に交差する方
向）に傾斜した斜めの光も、遮光膜の存在により、ＴＦ
Ｔのチャネル領域に侵入することは困難である。強い光
源からの強力な入射光は、基板面に垂直な光が主であ
り、このような斜めの光は例えば液晶装置内の内面反射
や多重反射を伴う比較的低強度の光であるので、基板面
に対して斜めの光を遮光するためには、基板面に垂直な
光を遮光する程の遮光性能は必要とされない。よって、
基板面に対して斜めに進入する光は、データ線および遮
光膜によって（一重であっても）極めて有効に遮光され
る。その結果、強い光源を用いた場合にも、ＴＦＴのチ
ャネル領域に入射光が入射することに起因する光リーク
電流によって、トランジスタ特性の劣化が発生すること
を効果的に防ぐことができる。
ータ線が遮光性を有するものであるため、基板面に垂直
な光だけではなく、データ線に沿った方向に傾斜した斜
めの光も、ＴＦＴのチャネル領域に侵入することは困難
となる。さらに、本発明の液晶装置においては、遮光膜
の本線部分に沿った方向（即ちデータ線に交差する方
向）に傾斜した斜めの光も、遮光膜の存在により、ＴＦ
Ｔのチャネル領域に侵入することは困難である。強い光
源からの強力な入射光は、基板面に垂直な光が主であ
り、このような斜めの光は例えば液晶装置内の内面反射
や多重反射を伴う比較的低強度の光であるので、基板面
に対して斜めの光を遮光するためには、基板面に垂直な
光を遮光する程の遮光性能は必要とされない。よって、
基板面に対して斜めに進入する光は、データ線および遮
光膜によって（一重であっても）極めて有効に遮光され
る。その結果、強い光源を用いた場合にも、ＴＦＴのチ
ャネル領域に入射光が入射することに起因する光リーク
電流によって、トランジスタ特性の劣化が発生すること
を効果的に防ぐことができる。
【００２２】また、本発明の液晶装置においては、遮光
層およびデータ線によって、画像表示領域で光抜けが生
じ、コントラスト比が低下するのを防止することもでき
る。したがって、遮光層およびデータ線によって、各画
素の開口領域を規定することも可能となり、例えば、ブ
ラックストライプ（ＢＳ）と呼ばれる遮光膜やブラック
マトリクス（ＢＭ）と呼ばれる遮光膜などの対向基板に
設けられる一般的な遮光膜を省略することも可能とな
る。加えて、本発明の液晶装置における遮光層およびデ
ータ線は、上記の対向基板に設けられる一般的な遮光膜
と比較して、ＴＦＴに比較的近接して設けられるので、
不必要に遮光領域を広げることを避けることができ、各
画素の開口領域を不必要に狭めることはない。
層およびデータ線によって、画像表示領域で光抜けが生
じ、コントラスト比が低下するのを防止することもでき
る。したがって、遮光層およびデータ線によって、各画
素の開口領域を規定することも可能となり、例えば、ブ
ラックストライプ（ＢＳ）と呼ばれる遮光膜やブラック
マトリクス（ＢＭ）と呼ばれる遮光膜などの対向基板に
設けられる一般的な遮光膜を省略することも可能とな
る。加えて、本発明の液晶装置における遮光層およびデ
ータ線は、上記の対向基板に設けられる一般的な遮光膜
と比較して、ＴＦＴに比較的近接して設けられるので、
不必要に遮光領域を広げることを避けることができ、各
画素の開口領域を不必要に狭めることはない。
【００２３】このように、本発明の液晶装置によれば、
遮光膜の膜厚増加を抑えつつ、高い耐光性によりＴＦＴ
の光リークによる特性劣化が低減され、しかもコントラ
スト比が高く高品位の画像表示が可能であり、さらに開
口率の低減を抑えつつ、耐久性に優れた液晶装置を実現
することができる。
遮光膜の膜厚増加を抑えつつ、高い耐光性によりＴＦＴ
の光リークによる特性劣化が低減され、しかもコントラ
スト比が高く高品位の画像表示が可能であり、さらに開
口率の低減を抑えつつ、耐久性に優れた液晶装置を実現
することができる。
【００２４】また、上記の液晶装置において、前記遮光
膜は、光吸収層と遮光層とを有し、前記ＴＦＴに面する
側に光吸収層が積層されていることが望ましい。
膜は、光吸収層と遮光層とを有し、前記ＴＦＴに面する
側に光吸収層が積層されていることが望ましい。
【００２５】この構成によれば、遮光膜が光吸収層と遮
光層とを有し、ＴＦＴに面する側に光吸収層が積層され
ているので、第２の基板側からＴＦＴの脇を抜けて遮光
層に至る光（すなわち、液晶装置の裏面反射光や、複数
の液晶装置をライトバルブとして構成した複板式のプロ
ジェクタにおいて他の液晶装置から出射され合成光学系
を突き抜けてくる光などの戻り光）を、光吸収層によっ
て吸収することができる。したがって、遮光膜の外面側
（ＴＦＴに面する側と反対側）から入射する入射光を遮
光するとともに、遮光膜の内面側（ＴＦＴに面する側）
で発生する内面反射光を低減することができる。これら
の結果、ＴＦＴのチャネル領域に到達する光をより一層
低減することができる。
光層とを有し、ＴＦＴに面する側に光吸収層が積層され
ているので、第２の基板側からＴＦＴの脇を抜けて遮光
層に至る光（すなわち、液晶装置の裏面反射光や、複数
の液晶装置をライトバルブとして構成した複板式のプロ
ジェクタにおいて他の液晶装置から出射され合成光学系
を突き抜けてくる光などの戻り光）を、光吸収層によっ
て吸収することができる。したがって、遮光膜の外面側
（ＴＦＴに面する側と反対側）から入射する入射光を遮
光するとともに、遮光膜の内面側（ＴＦＴに面する側）
で発生する内面反射光を低減することができる。これら
の結果、ＴＦＴのチャネル領域に到達する光をより一層
低減することができる。
【００２６】また、上記の液晶装置においては、前記遮
光膜の前記ＴＦＴに面する側には、前記画素電極と前記
ＴＦＴとを電気的に接続する中継導電膜が誘電体層を介
して形成され、前記遮光膜および前記中継導電膜は、容
量電極として機能して保持容量を構成することが望まし
い。
光膜の前記ＴＦＴに面する側には、前記画素電極と前記
ＴＦＴとを電気的に接続する中継導電膜が誘電体層を介
して形成され、前記遮光膜および前記中継導電膜は、容
量電極として機能して保持容量を構成することが望まし
い。
【００２７】このような液晶装置では、遮光膜は、遮光
機能のみならず、保持容量の容量電極としても機能する
ので、全体として遮光膜の膜厚増加を抑えつつ、さらに
遮光膜および蓄積容量を別々に作り込む場合と比較し
て、基板上の積層構造および製造工程が複雑化するのを
効果的に防ぐことができる。
機能のみならず、保持容量の容量電極としても機能する
ので、全体として遮光膜の膜厚増加を抑えつつ、さらに
遮光膜および蓄積容量を別々に作り込む場合と比較し
て、基板上の積層構造および製造工程が複雑化するのを
効果的に防ぐことができる。
【００２８】本発明の投射型表示装置は、光源と、前記
光源からの光を変調する上記本発明の液晶装置からなる
光変調手段と、前記光変調手段により変調された光を投
射する投射手段とを備えたことを特徴とする。
光源からの光を変調する上記本発明の液晶装置からなる
光変調手段と、前記光変調手段により変調された光を投
射する投射手段とを備えたことを特徴とする。
【００２９】本発明の投射型表示装置は、上記本発明の
液晶装置からなる光変調手段を備えているので、高輝度
の光源を用いた場合でも光リーク電流などによる電気的
特性の劣化が抑えられ、表示品位に優れた投射型表示装
置を実現することができる。
液晶装置からなる光変調手段を備えているので、高輝度
の光源を用いた場合でも光リーク電流などによる電気的
特性の劣化が抑えられ、表示品位に優れた投射型表示装
置を実現することができる。
【００３０】
【発明の実施の形態】以下、本発明の一実施の形態を図
１〜図８を参照して説明する。本実施の形態では、本発
明の電気光学装置の一例として、投射型表示装置の光変
調手段として用いる液晶ライトバルブ（液晶装置）の例
を挙げて説明する。本実施の形態の液晶ライトバルブは
アクティブマトリクス方式の液晶パネルであって、素子
基板側にＳＯＱ基板を使用している。
１〜図８を参照して説明する。本実施の形態では、本発
明の電気光学装置の一例として、投射型表示装置の光変
調手段として用いる液晶ライトバルブ（液晶装置）の例
を挙げて説明する。本実施の形態の液晶ライトバルブは
アクティブマトリクス方式の液晶パネルであって、素子
基板側にＳＯＱ基板を使用している。
【００３１】図１は本発明の電気光学装置の一例である
液晶ライトバルブの概略構成図、図２は図１のＨ−Ｈ'
線に沿う断面図、図３は液晶ライトバルブを構成するマ
トリクス状に形成された複数の画素の等価回路図、図４
は複数の画素群の平面図、図５は図４のＡ−Ａ'線に沿
う断面図、図６はＴＦＴの部分のみを取りだして示す断
面図、図７は液晶ライトバルブを作製するための貼り合
わせ基板を示す平面図である。なお、各図においては、
各層や各部材を図面上で認識可能な程度の大きさとする
ため、各層や各部材毎に縮尺を異ならしめてある。
液晶ライトバルブの概略構成図、図２は図１のＨ−Ｈ'
線に沿う断面図、図３は液晶ライトバルブを構成するマ
トリクス状に形成された複数の画素の等価回路図、図４
は複数の画素群の平面図、図５は図４のＡ−Ａ'線に沿
う断面図、図６はＴＦＴの部分のみを取りだして示す断
面図、図７は液晶ライトバルブを作製するための貼り合
わせ基板を示す平面図である。なお、各図においては、
各層や各部材を図面上で認識可能な程度の大きさとする
ため、各層や各部材毎に縮尺を異ならしめてある。
【００３２】（液晶ライトバルブの全体構成）本実施の
形態の液晶ライトバルブ１の構成は、図１および図２に
示すように、ＴＦＴアレイ基板１０上に、シール材５２
が対向基板２０の縁に沿うように設けられており、その
内側に並行して額縁としての遮光膜５３（周辺見切り）
が設けられている。シール材５２の外側の領域には、デ
ータ線駆動回路２０１および外部回路接続端子２０２が
ＴＦＴアレイ基板１０の一辺に沿って設けられており、
走査線駆動回路１０４がこの一辺に隣接する２辺に沿っ
て設けられている。
形態の液晶ライトバルブ１の構成は、図１および図２に
示すように、ＴＦＴアレイ基板１０上に、シール材５２
が対向基板２０の縁に沿うように設けられており、その
内側に並行して額縁としての遮光膜５３（周辺見切り）
が設けられている。シール材５２の外側の領域には、デ
ータ線駆動回路２０１および外部回路接続端子２０２が
ＴＦＴアレイ基板１０の一辺に沿って設けられており、
走査線駆動回路１０４がこの一辺に隣接する２辺に沿っ
て設けられている。
【００３３】さらに、ＴＦＴアレイ基板１０の残る一辺
には、画像表示領域の両側に設けられた走査線駆動回路
１０４間を接続するための複数の配線１０５が設けられ
ている。また、対向基板２０のコーナー部の少なくとも
１箇所においては、ＴＦＴアレイ基板１０と対向基板２
０との間で電気的導通をとるための上下導通材１０６が
設けられている。そして、図２に示すように、図１に示
したシール材５２とほぼ同じ輪郭を持つ対向基板２０が
シール材５２によりＴＦＴアレイ基板１０に固着されて
おり、ＴＦＴアレイ基板１０と対向基板２０との間にＴ
Ｎ液晶５０が封入されている。また、図１に示すシール
材５２に設けられた開口部は液晶注入口５２ａであり、
封止材２５によって封止されている。
には、画像表示領域の両側に設けられた走査線駆動回路
１０４間を接続するための複数の配線１０５が設けられ
ている。また、対向基板２０のコーナー部の少なくとも
１箇所においては、ＴＦＴアレイ基板１０と対向基板２
０との間で電気的導通をとるための上下導通材１０６が
設けられている。そして、図２に示すように、図１に示
したシール材５２とほぼ同じ輪郭を持つ対向基板２０が
シール材５２によりＴＦＴアレイ基板１０に固着されて
おり、ＴＦＴアレイ基板１０と対向基板２０との間にＴ
Ｎ液晶５０が封入されている。また、図１に示すシール
材５２に設けられた開口部は液晶注入口５２ａであり、
封止材２５によって封止されている。
【００３４】（ＴＦＴアレイ基板の構成）図３におい
て、本実施の形態における液晶ライトバルブ１の画像表
示領域を構成するマトリクス状に形成された複数の画素
には夫々、画素電極９と当該画素電極９をスイッチング
制御するためのＴＦＴ３０とが形成されており、画像信
号が供給されるデータ線６ａがＴＦＴ３０のソース領域
に電気的に接続されている。データ線６ａに書き込む画
像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給
しても構わないし、相隣接する複数のデータ線６ａ同士
に対して、グループ毎に供給するようにしても良い。
て、本実施の形態における液晶ライトバルブ１の画像表
示領域を構成するマトリクス状に形成された複数の画素
には夫々、画素電極９と当該画素電極９をスイッチング
制御するためのＴＦＴ３０とが形成されており、画像信
号が供給されるデータ線６ａがＴＦＴ３０のソース領域
に電気的に接続されている。データ線６ａに書き込む画
像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給
しても構わないし、相隣接する複数のデータ線６ａ同士
に対して、グループ毎に供給するようにしても良い。
【００３５】また、ＴＦＴ３０のゲートには走査線３ａ
が電気的に接続されており、所定のタイミングで走査線
３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの
順に線順次で印加するように構成されている。画素電極
９は、ＴＦＴ３０のドレインに電気的に接続されてお
り、スイッチング素子であるＴＦＴ３０を一定期間だけ
オン状態とすることにより、データ線６ａから供給され
る画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで
書き込む。画素電極９を介して液晶に書き込まれた所定
レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２
０に形成された共通電極（後述する）との間で一定期間
保持される。ここで、保持された画像信号がリークする
のを防ぐために、画素電極９と共通電極との間に形成さ
れる液晶容量と並列に蓄積容量７０が設けられている。
が電気的に接続されており、所定のタイミングで走査線
３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの
順に線順次で印加するように構成されている。画素電極
９は、ＴＦＴ３０のドレインに電気的に接続されてお
り、スイッチング素子であるＴＦＴ３０を一定期間だけ
オン状態とすることにより、データ線６ａから供給され
る画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで
書き込む。画素電極９を介して液晶に書き込まれた所定
レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２
０に形成された共通電極（後述する）との間で一定期間
保持される。ここで、保持された画像信号がリークする
のを防ぐために、画素電極９と共通電極との間に形成さ
れる液晶容量と並列に蓄積容量７０が設けられている。
【００３６】図４に示すように、ＴＦＴアレイ基板１０
上に、矩形状の複数の画素電極９（点線部９Ａにより輪
郭が示されている）がマトリクス状に設けられており、
画素電極９の縦横の境界に各々沿ってデータ線６ａおよ
び走査線３ａが設けられている。また、ＴＦＴ３０を構
成する半導体層１ａのうち、図４中の右上がりの斜線領
域で示したチャネル領域１ａ'に対向するように走査線
３ａが配置されており、走査線３ａはそのままＴＦＴ３
０のゲート電極として機能する。なお、ＴＦＴ３０の詳
細な構造については後述する。
上に、矩形状の複数の画素電極９（点線部９Ａにより輪
郭が示されている）がマトリクス状に設けられており、
画素電極９の縦横の境界に各々沿ってデータ線６ａおよ
び走査線３ａが設けられている。また、ＴＦＴ３０を構
成する半導体層１ａのうち、図４中の右上がりの斜線領
域で示したチャネル領域１ａ'に対向するように走査線
３ａが配置されており、走査線３ａはそのままＴＦＴ３
０のゲート電極として機能する。なお、ＴＦＴ３０の詳
細な構造については後述する。
【００３７】図４および図５に示すように、本実施の形
態では、蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン
領域１ｅと画素電極９とに電気的に接続された画素電位
側容量電極としての中継導電膜７１ａと、固定電位側容
量電極としての容量線３００の一部とが、誘電体膜７５
を介して対向配置されることにより形成されている。
態では、蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン
領域１ｅと画素電極９とに電気的に接続された画素電位
側容量電極としての中継導電膜７１ａと、固定電位側容
量電極としての容量線３００の一部とが、誘電体膜７５
を介して対向配置されることにより形成されている。
【００３８】また、蓄積容量７０は、遮光膜としての機
能も有している。中継導電膜７１ａは、導電性のポリシ
リコン膜などからなり、容量線３００を構成する第２膜
７３と比較して光吸収性が高く、第２膜７３とＴＦＴ３
０との間に配置された光吸収層としての機能を持つ。さ
らに、中継導電膜７１ａは、画素電極９とＴＦＴ３０と
の導通を中継する機能を果たす。
能も有している。中継導電膜７１ａは、導電性のポリシ
リコン膜などからなり、容量線３００を構成する第２膜
７３と比較して光吸収性が高く、第２膜７３とＴＦＴ３
０との間に配置された光吸収層としての機能を持つ。さ
らに、中継導電膜７１ａは、画素電極９とＴＦＴ３０と
の導通を中継する機能を果たす。
【００３９】また、容量線３００は、第１膜７２と第２
膜７３とが積層形成された多層膜からなり、それ自体が
遮光膜として機能するものである。第１膜７２は、第２
膜７３とＴＦＴ３０との間に配置された光吸収層として
の機能を持ち、例えば、膜厚５０ｎｍ〜１５０ｎｍ程度
の導電性のポリシリコン膜や非晶質シリコン膜、単結晶
シリコン膜等から構成される。また、第２膜７３は、Ｔ
ＦＴ３０の上側において入射光からＴＦＴ３０を遮光す
る遮光層としての機能を持ち、例えば、膜厚１５０ｎｍ
程度のＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金
属のうちの少なくとも一つを含む、金属単体、合金、金
属シリサイド、ポリシリサイドや、これらを積層したも
の、あるいは、Ａｌ等の高融点金属でない金属などから
なる。なお、第２膜７３は導電性を有する必要はない
が、導電性を有する材料によって形成すれば、容量線３
００をより低抵抗化できる。
膜７３とが積層形成された多層膜からなり、それ自体が
遮光膜として機能するものである。第１膜７２は、第２
膜７３とＴＦＴ３０との間に配置された光吸収層として
の機能を持ち、例えば、膜厚５０ｎｍ〜１５０ｎｍ程度
の導電性のポリシリコン膜や非晶質シリコン膜、単結晶
シリコン膜等から構成される。また、第２膜７３は、Ｔ
ＦＴ３０の上側において入射光からＴＦＴ３０を遮光す
る遮光層としての機能を持ち、例えば、膜厚１５０ｎｍ
程度のＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金
属のうちの少なくとも一つを含む、金属単体、合金、金
属シリサイド、ポリシリサイドや、これらを積層したも
の、あるいは、Ａｌ等の高融点金属でない金属などから
なる。なお、第２膜７３は導電性を有する必要はない
が、導電性を有する材料によって形成すれば、容量線３
００をより低抵抗化できる。
【００４０】また、中継導電膜７１ａと容量線３００と
の間には、図５に示すように、誘電体膜７５が配置され
ている。誘電体膜７５は、例えば、膜厚５〜２００ｎｍ
程度の比較的薄い酸化シリコン膜や、窒化シリコン膜、
窒化酸化膜、あるいはそれらの積層膜から構成される。
なお、誘電体膜７５は、蓄積容量７０を増大させる観点
から、膜の信頼性が十分に得られる限りにおいて薄い程
良い。
の間には、図５に示すように、誘電体膜７５が配置され
ている。誘電体膜７５は、例えば、膜厚５〜２００ｎｍ
程度の比較的薄い酸化シリコン膜や、窒化シリコン膜、
窒化酸化膜、あるいはそれらの積層膜から構成される。
なお、誘電体膜７５は、蓄積容量７０を増大させる観点
から、膜の信頼性が十分に得られる限りにおいて薄い程
良い。
【００４１】また、容量線３００は、平面的に見て、走
査線３ａに沿ってストライプ状に延びる本線部分を含
み、この本線部分からＴＦＴ３０に重なる個所が、図４
中上下に突出している。そして、図４中、縦方向に夫々
延びるデータ線６ａと横方向に夫々延びる容量線３００
とが交差する領域に、ＴＦＴアレイ基板１０上における
ＴＦＴ３０が配置されている。すなわち、ＴＦＴ３０
は、対向基板２０側から見て、データ線６ａと容量線３
００とにより二重に覆われている。そして、相交差する
データ線６ａと容量線３００とにより、平面的に見て格
子状の遮光層が構成されており、各画素の開口領域を規
定している。
査線３ａに沿ってストライプ状に延びる本線部分を含
み、この本線部分からＴＦＴ３０に重なる個所が、図４
中上下に突出している。そして、図４中、縦方向に夫々
延びるデータ線６ａと横方向に夫々延びる容量線３００
とが交差する領域に、ＴＦＴアレイ基板１０上における
ＴＦＴ３０が配置されている。すなわち、ＴＦＴ３０
は、対向基板２０側から見て、データ線６ａと容量線３
００とにより二重に覆われている。そして、相交差する
データ線６ａと容量線３００とにより、平面的に見て格
子状の遮光層が構成されており、各画素の開口領域を規
定している。
【００４２】また、ＴＦＴアレイ基板１０上におけるＴ
ＦＴ３０の下側には、上述した第２膜７３と同様の材質
などからなる下側遮光膜１１ａが格子状に設けられてい
る。下側遮光膜１１ａは、容量線３００およびデータ線
６ａの幅よりも狭く形成され、容量線３００およびデー
タ線６ａよりも一回り小さく形成されている。そして、
ＴＦＴ３０のチャネル領域１ａは、低濃度ソース領域１
ｂおよび低濃度ドレイン領域１ｃとの接合部を含めて、
下側遮光膜１１ａの交差領域内に位置する。なお、下側
遮光膜１１ａの内面には、光吸収層を設けてもよい。
ＦＴ３０の下側には、上述した第２膜７３と同様の材質
などからなる下側遮光膜１１ａが格子状に設けられてい
る。下側遮光膜１１ａは、容量線３００およびデータ線
６ａの幅よりも狭く形成され、容量線３００およびデー
タ線６ａよりも一回り小さく形成されている。そして、
ＴＦＴ３０のチャネル領域１ａは、低濃度ソース領域１
ｂおよび低濃度ドレイン領域１ｃとの接合部を含めて、
下側遮光膜１１ａの交差領域内に位置する。なお、下側
遮光膜１１ａの内面には、光吸収層を設けてもよい。
【００４３】また、容量線３００は、画素電極９が配置
された画像表示領域からその周囲に延設され、定電位源
と電気的に接続されて、固定電位とされる。さらに、下
側遮光膜１１ａについても、その電位変動がＴＦＴ３０
に対して悪影響を及ぼすことを避けるために、容量線３
００と同様に、画像表示領域からその周囲に延設して定
電位源に接続するとよい。
された画像表示領域からその周囲に延設され、定電位源
と電気的に接続されて、固定電位とされる。さらに、下
側遮光膜１１ａについても、その電位変動がＴＦＴ３０
に対して悪影響を及ぼすことを避けるために、容量線３
００と同様に、画像表示領域からその周囲に延設して定
電位源に接続するとよい。
【００４４】図４および図５に示すように、データ線６
ａはコンタクトホール８１を介して中継接続用の中継導
電膜７１ｂに接続されており、中継導電膜７１ｂはコン
タクトホール８２を介して例えばポリシリコン膜からな
る半導体層１ａのうち高濃度ソース領域１ｄに電気的に
接続されている。また、画素電極９は、中継導電膜７１
ａを中継することにより、コンタクトホール８３および
コンタクトホール８を介して半導体層１ａのうちの高濃
度ドレイン領域１ｅと電気的に接続されている。なお、
中継導電膜７１ｂは、中継導電膜７１ａと同一膜から同
時形成される。
ａはコンタクトホール８１を介して中継接続用の中継導
電膜７１ｂに接続されており、中継導電膜７１ｂはコン
タクトホール８２を介して例えばポリシリコン膜からな
る半導体層１ａのうち高濃度ソース領域１ｄに電気的に
接続されている。また、画素電極９は、中継導電膜７１
ａを中継することにより、コンタクトホール８３および
コンタクトホール８を介して半導体層１ａのうちの高濃
度ドレイン領域１ｅと電気的に接続されている。なお、
中継導電膜７１ｂは、中継導電膜７１ａと同一膜から同
時形成される。
【００４５】また、走査線３ａ上には、高濃度ソース領
域１ｄへ通じるコンタクトホール８２および高濃度ドレ
イン領域１ｅへ通じるコンタクトホール８３が各々開孔
された第１層間絶縁膜４１が形成されている。第１層間
絶縁膜４１上には中継導電膜７１ａ、７１ｂならびに容
量線３００が形成されており、これらの上には、中継導
電膜７１ａおよび７１ｂへ夫々通じるコンタクトホール
８１およびコンタクトホール８が各々開孔された第２層
間絶縁膜４２が形成されている。さらに、第２層間絶縁
膜４２上には、データ線６ａが形成されており、これら
の上には、中継導電膜７１ａへ通じるコンタクトホール
８が形成された第３層間絶縁膜４３が形成されている。
画素電極９は、このように構成された第３層間絶縁膜４
３の上面に設けられている。
域１ｄへ通じるコンタクトホール８２および高濃度ドレ
イン領域１ｅへ通じるコンタクトホール８３が各々開孔
された第１層間絶縁膜４１が形成されている。第１層間
絶縁膜４１上には中継導電膜７１ａ、７１ｂならびに容
量線３００が形成されており、これらの上には、中継導
電膜７１ａおよび７１ｂへ夫々通じるコンタクトホール
８１およびコンタクトホール８が各々開孔された第２層
間絶縁膜４２が形成されている。さらに、第２層間絶縁
膜４２上には、データ線６ａが形成されており、これら
の上には、中継導電膜７１ａへ通じるコンタクトホール
８が形成された第３層間絶縁膜４３が形成されている。
画素電極９は、このように構成された第３層間絶縁膜４
３の上面に設けられている。
【００４６】図４および図５に示すように、本実施の形
態の液晶ライトバルブ１は、透明な石英基板を基板本体
１０ＡとするＴＦＴアレイ基板１０と、これに対向配置
される透明な対向基板２０とを備えている。ＴＦＴアレ
イ基板１０にはインジウム錫酸化物（Indium Tin Oxid
e, 以下、ＩＴＯと略記する）等の透明導電膜からなる
画素電極９が設けられており、その上側にはラビング処
理等の所定の配向処理が施された配向膜１６が設けられ
ている。配向膜１６は、例えば、ポリイミド膜などの有
機膜からなる。また、ＴＦＴアレイ基板１０の基板本体
１０Ａの液晶層５０と反対側には、偏光子１７が設けら
れている。
態の液晶ライトバルブ１は、透明な石英基板を基板本体
１０ＡとするＴＦＴアレイ基板１０と、これに対向配置
される透明な対向基板２０とを備えている。ＴＦＴアレ
イ基板１０にはインジウム錫酸化物（Indium Tin Oxid
e, 以下、ＩＴＯと略記する）等の透明導電膜からなる
画素電極９が設けられており、その上側にはラビング処
理等の所定の配向処理が施された配向膜１６が設けられ
ている。配向膜１６は、例えば、ポリイミド膜などの有
機膜からなる。また、ＴＦＴアレイ基板１０の基板本体
１０Ａの液晶層５０と反対側には、偏光子１７が設けら
れている。
【００４７】他方、対向基板２０には、基板本体２０Ａ
上の全面にわたって共通電極２１が設けられ、共通電極
２１の下側には、ラビング処理等の所定の配向処理が施
された配向膜２２が設けられている。共通電極２１も画
素電極９と同様、例えばＩＴＯ膜などの透明導電性膜か
らなる。また配向膜２２は、ポリイミド膜などの有機膜
からなる。また、対向基板２０の基板本体２０Ａの液晶
層５０と反対側には、偏光子２４が形成されている。
上の全面にわたって共通電極２１が設けられ、共通電極
２１の下側には、ラビング処理等の所定の配向処理が施
された配向膜２２が設けられている。共通電極２１も画
素電極９と同様、例えばＩＴＯ膜などの透明導電性膜か
らなる。また配向膜２２は、ポリイミド膜などの有機膜
からなる。また、対向基板２０の基板本体２０Ａの液晶
層５０と反対側には、偏光子２４が形成されている。
【００４８】このように構成され、画素電極９と共通電
極２１とが対面するように配置されたＴＦＴアレイ基板
１０と対向基板２０との間には、シール材５２により囲
まれた空間に液晶が封入され、液晶層５０が形成され
る。液晶層５０は、画素電極９からの電界が印加されて
いない状態で、配向膜１６、２２により所定の配向状態
をとる。また、液晶層５０は、例えば一種または数種類
のネマティック液晶を混合した液晶からなる。さらに、
ＴＦＴ３０の下には下地絶縁膜１２が設けられている。
下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を
絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成
されることにより、ＴＦＴアレイ基板１０の表面の研磨
時における荒れや、洗浄後に残る汚れ等でＴＦＴ３０の
特性の変化を防止する機能を有する。
極２１とが対面するように配置されたＴＦＴアレイ基板
１０と対向基板２０との間には、シール材５２により囲
まれた空間に液晶が封入され、液晶層５０が形成され
る。液晶層５０は、画素電極９からの電界が印加されて
いない状態で、配向膜１６、２２により所定の配向状態
をとる。また、液晶層５０は、例えば一種または数種類
のネマティック液晶を混合した液晶からなる。さらに、
ＴＦＴ３０の下には下地絶縁膜１２が設けられている。
下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を
絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成
されることにより、ＴＦＴアレイ基板１０の表面の研磨
時における荒れや、洗浄後に残る汚れ等でＴＦＴ３０の
特性の変化を防止する機能を有する。
【００４９】（ＴＦＴの構成）図５に示すように、ＴＦ
Ｔ３０はＬＤＤ構造を有しており、走査線３ａ、当該走
査線３ａからの電界によりチャネルが形成される半導体
層１ａのチャネル領域１ａ'、走査線３ａと半導体層１
ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、半導体
層１ａの低濃度ソース領域１ｂおよび低濃度ドレイン領
域１ｃ、半導体層１ａの高濃度ソース領域１ｄならびに
高濃度ドレイン領域１ｅを備えている。
Ｔ３０はＬＤＤ構造を有しており、走査線３ａ、当該走
査線３ａからの電界によりチャネルが形成される半導体
層１ａのチャネル領域１ａ'、走査線３ａと半導体層１
ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、半導体
層１ａの低濃度ソース領域１ｂおよび低濃度ドレイン領
域１ｃ、半導体層１ａの高濃度ソース領域１ｄならびに
高濃度ドレイン領域１ｅを備えている。
【００５０】本実施の形態の場合、半導体層１ａは、下
地絶縁膜１２に接する面が（１００）面とされた単結晶
シリコン層で構成されている。そして図６に示すよう
に、半導体層１ａには、チャネル領域１ａ'、低濃度ソ
ース領域１ｂおよび低濃度ドレイン領域１ｃ、高濃度ソ
ース領域１ｄおよび高濃度ドレイン領域１ｅにわたって
単結晶シリコンの（１１１）結晶面に沿って延びる複数
の線欠陥Ｄが導入されている。隣接する線欠陥Ｄ間のピ
ッチはランダムである。なお、図６では多数の線欠陥Ｄ
が導入されているが、チャネル領域１ａ'にランダムな
ピッチの少なくとも１本の線欠陥が存在すればよい。
地絶縁膜１２に接する面が（１００）面とされた単結晶
シリコン層で構成されている。そして図６に示すよう
に、半導体層１ａには、チャネル領域１ａ'、低濃度ソ
ース領域１ｂおよび低濃度ドレイン領域１ｃ、高濃度ソ
ース領域１ｄおよび高濃度ドレイン領域１ｅにわたって
単結晶シリコンの（１１１）結晶面に沿って延びる複数
の線欠陥Ｄが導入されている。隣接する線欠陥Ｄ間のピ
ッチはランダムである。なお、図６では多数の線欠陥Ｄ
が導入されているが、チャネル領域１ａ'にランダムな
ピッチの少なくとも１本の線欠陥が存在すればよい。
【００５１】本実施の形態におけるＴＦＴアレイ基板１
０には、石英基板と単結晶シリコン基板とが絶縁層を介
して貼り合わされたＳＯＱ基板（複合基板）が用いられ
ている。貼り合わせ時には、例えば、単結晶シリコン基
板上にシリコン酸化膜を形成した上で石英基板と貼り合
わせても良いし、石英基板と単結晶シリコン基板の双方
にシリコン酸化膜を形成した上でシリコン酸化膜同士を
接触させて貼り合わせるようにしても良い。いずれにし
ても、石英の線膨張係数が５．５×１０-7／Ｋ程度、シ
リコンの線膨張係数が２．６×１０-6／Ｋ程度と大きく
異なるため、図７に示すように、加工前（単結晶シリコ
ン層のパターニング前）のＳＯＱ基板４０の状態では、
単結晶シリコン層上にランダムなピッチを有する格子状
の線欠陥Ｄ（Line Defect）を導入することができる。
０には、石英基板と単結晶シリコン基板とが絶縁層を介
して貼り合わされたＳＯＱ基板（複合基板）が用いられ
ている。貼り合わせ時には、例えば、単結晶シリコン基
板上にシリコン酸化膜を形成した上で石英基板と貼り合
わせても良いし、石英基板と単結晶シリコン基板の双方
にシリコン酸化膜を形成した上でシリコン酸化膜同士を
接触させて貼り合わせるようにしても良い。いずれにし
ても、石英の線膨張係数が５．５×１０-7／Ｋ程度、シ
リコンの線膨張係数が２．６×１０-6／Ｋ程度と大きく
異なるため、図７に示すように、加工前（単結晶シリコ
ン層のパターニング前）のＳＯＱ基板４０の状態では、
単結晶シリコン層上にランダムなピッチを有する格子状
の線欠陥Ｄ（Line Defect）を導入することができる。
【００５２】例えばＴＦＴアレイ基板１０のうち、最小
サイズのＰチャネルトランジスタのゲート長が２μｍ、
ゲート幅が５μｍ、最小サイズのＮチャネルトランジス
タのゲート長が４μｍ、ゲート幅が５μｍであったとす
ると、ＴＦＴアレイ基板１０上の最小サイズのトランジ
スタは、ゲート長が２μｍ、ゲート幅が５μｍのトラン
ジスタとなる。この場合、ピッチがこれらチャネル幅、
チャネル長のいずれか大きい方の寸法未満となる、すな
わちピッチが５μｍ未満となるように線欠陥Ｄを導入す
れば、確率的にＴＦＴアレイ基板１０上の全てのＴＦＴ
のチャネル領域に少なくとも１本の線欠陥が導入される
ことになる。
サイズのＰチャネルトランジスタのゲート長が２μｍ、
ゲート幅が５μｍ、最小サイズのＮチャネルトランジス
タのゲート長が４μｍ、ゲート幅が５μｍであったとす
ると、ＴＦＴアレイ基板１０上の最小サイズのトランジ
スタは、ゲート長が２μｍ、ゲート幅が５μｍのトラン
ジスタとなる。この場合、ピッチがこれらチャネル幅、
チャネル長のいずれか大きい方の寸法未満となる、すな
わちピッチが５μｍ未満となるように線欠陥Ｄを導入す
れば、確率的にＴＦＴアレイ基板１０上の全てのＴＦＴ
のチャネル領域に少なくとも１本の線欠陥が導入される
ことになる。
【００５３】（ＳＯＱ基板の構成）ここで、本実施の形
態で用いることのできる遮光層を備えたＳＯＱ基板の３
つの具体的な構成例について説明する。 （第１の構成例）図８及び図９は第１の構成例における
ＳＯＱ基板の作成方法を示す図である。このＳＯＱ基板
の製造プロセスを詳細に説明する。まず、図８（ａ）に
示すように、透明な石英基板からなる支持基板９１に遮
光層９４を形成する。次に、図８（ｂ）に示すように、
遮光層９４の上にフォトレジストパターン１１３を形成
する。次に、図８（ｃ）に示すように、フォトレジスト
パターン１１３をマスクとして遮光層９４のエッチング
を行い、トランジスタ形成領域以外の遮光層９４をドラ
イエッチングにて除去し、エッチング後のフォトレジス
トパターン１１３を剥離する。次に、図８（ｄ）に示す
ように、遮光層９４とその上に形成される単結晶シリコ
ン層との間の絶縁を確保するために、絶縁層９５を堆積
する。この絶縁層９５にはシリコン酸化膜を用いた。こ
のシリコン酸化膜は、例えばスパッタ法、あるいはＴＥ
ＯＳ（テトラエチルオルソシリケート）を用いたプラズ
マＣＶＤ法により形成できる。
態で用いることのできる遮光層を備えたＳＯＱ基板の３
つの具体的な構成例について説明する。 （第１の構成例）図８及び図９は第１の構成例における
ＳＯＱ基板の作成方法を示す図である。このＳＯＱ基板
の製造プロセスを詳細に説明する。まず、図８（ａ）に
示すように、透明な石英基板からなる支持基板９１に遮
光層９４を形成する。次に、図８（ｂ）に示すように、
遮光層９４の上にフォトレジストパターン１１３を形成
する。次に、図８（ｃ）に示すように、フォトレジスト
パターン１１３をマスクとして遮光層９４のエッチング
を行い、トランジスタ形成領域以外の遮光層９４をドラ
イエッチングにて除去し、エッチング後のフォトレジス
トパターン１１３を剥離する。次に、図８（ｄ）に示す
ように、遮光層９４とその上に形成される単結晶シリコ
ン層との間の絶縁を確保するために、絶縁層９５を堆積
する。この絶縁層９５にはシリコン酸化膜を用いた。こ
のシリコン酸化膜は、例えばスパッタ法、あるいはＴＥ
ＯＳ（テトラエチルオルソシリケート）を用いたプラズ
マＣＶＤ法により形成できる。
【００５４】絶縁層９５は、遮光層９４の被覆段差を研
磨によって平坦化しても遮光層９４上に単結晶シリコン
層９２との十分な絶縁性を確保できる膜厚とする。具体
的には絶縁層９５は、遮光層９４の膜厚に対して５００
〜１０００ｎｍ程度多く堆積するのがよい。本構成例に
おいては遮光層９４の膜厚４００ｎｍに対し、シリコン
酸化膜をＴＥＯＳのプラズマＣＶＤにより１０００ｎｍ
堆積させた。こうして得られた遮光層付きの支持基板
は、基板表面が遮光層９４の有無に応じて凹凸になって
いるため、このまま単結晶シリコン基板と貼り合わせを
行うと凹凸の段差部分にボイド（空隙）が形成され、貼
り合わせた際に接合強度の不均一が生じてしまう。
磨によって平坦化しても遮光層９４上に単結晶シリコン
層９２との十分な絶縁性を確保できる膜厚とする。具体
的には絶縁層９５は、遮光層９４の膜厚に対して５００
〜１０００ｎｍ程度多く堆積するのがよい。本構成例に
おいては遮光層９４の膜厚４００ｎｍに対し、シリコン
酸化膜をＴＥＯＳのプラズマＣＶＤにより１０００ｎｍ
堆積させた。こうして得られた遮光層付きの支持基板
は、基板表面が遮光層９４の有無に応じて凹凸になって
いるため、このまま単結晶シリコン基板と貼り合わせを
行うと凹凸の段差部分にボイド（空隙）が形成され、貼
り合わせた際に接合強度の不均一が生じてしまう。
【００５５】このため、図９（ｅ）に示すように、遮光
層９４を形成した支持基板の表面をグローバルに研磨し
て平坦化する。研磨による平坦化の手法としては、ＣＭ
Ｐ（化学的機械研磨）法を用いた。ＣＭＰにおいては、
遮光層９４上での絶縁層９５の研磨量を遮光層９４の膜
厚よりも２００〜７００ｎｍ程度多めに設定するのがよ
い。この条件でＣＭＰ処理を行うことにより遮光層パタ
ーン端部の段差を３ｎｍ以下まで小さくすることができ
るため、単結晶シリコン基板貼り合わせの際にも基板全
面で均一な貼り合わせ強度が得られる。次に図９（ｆ）
に示すように、遮光層を形成した支持基板と単結晶シリ
コン基板１２０の貼り合わせを行う。
層９４を形成した支持基板の表面をグローバルに研磨し
て平坦化する。研磨による平坦化の手法としては、ＣＭ
Ｐ（化学的機械研磨）法を用いた。ＣＭＰにおいては、
遮光層９４上での絶縁層９５の研磨量を遮光層９４の膜
厚よりも２００〜７００ｎｍ程度多めに設定するのがよ
い。この条件でＣＭＰ処理を行うことにより遮光層パタ
ーン端部の段差を３ｎｍ以下まで小さくすることができ
るため、単結晶シリコン基板貼り合わせの際にも基板全
面で均一な貼り合わせ強度が得られる。次に図９（ｆ）
に示すように、遮光層を形成した支持基板と単結晶シリ
コン基板１２０の貼り合わせを行う。
【００５６】貼り合わせに用いる単結晶シリコン基板１
２０は、厚さ３００μｍであり、その表面をあらかじめ
０．０５〜０．８μｍ程度酸化して酸化膜層９３を形成
しておく。これは貼り合わせ後に形成される単結晶シリ
コン層９２と酸化膜層９３の界面を熱酸化で形成し、電
気特性の良い界面を確保するためである。貼り合わせ工
程は、例えば３００℃で２時間の熱処理によって２枚の
基板を直接貼り合わせる方法が採用できる。貼り合わせ
強度をさらに高めるためには、さらに熱処理温度を上げ
て４５０℃程度にする必要があるが、石英基板と単結晶
シリコン基板の熱膨張係数には大きな違いがあるため、
このまま加熱すると単結晶シリコン層にクラックなどの
欠陥が発生し、基板品質が劣化してしまう。
２０は、厚さ３００μｍであり、その表面をあらかじめ
０．０５〜０．８μｍ程度酸化して酸化膜層９３を形成
しておく。これは貼り合わせ後に形成される単結晶シリ
コン層９２と酸化膜層９３の界面を熱酸化で形成し、電
気特性の良い界面を確保するためである。貼り合わせ工
程は、例えば３００℃で２時間の熱処理によって２枚の
基板を直接貼り合わせる方法が採用できる。貼り合わせ
強度をさらに高めるためには、さらに熱処理温度を上げ
て４５０℃程度にする必要があるが、石英基板と単結晶
シリコン基板の熱膨張係数には大きな違いがあるため、
このまま加熱すると単結晶シリコン層にクラックなどの
欠陥が発生し、基板品質が劣化してしまう。
【００５７】このようなクラックなどの欠陥の発生を抑
制するためには、一度３００℃にて貼り合わせのための
熱処理を行った単結晶シリコン基板をウエットエッチン
グまたはＣＭＰによって１００〜１５０μｍ程度まで薄
くした後に、さらに高温の熱処理を行うことが望まし
い。本実施例においては８０℃のＫＯＨ水溶液を用い、
単結晶シリコン基板の厚さが１５０μｍとなるようエッ
チングを行った。この後、貼り合わせた基板を４５０℃
にて再び熱処理し、貼り合わせ強度を高めている。さら
に図９（ｇ）に示すように、この貼り合わせ基板を研磨
して、単結晶シリコン層９２の厚さを３〜５μｍとし
た。
制するためには、一度３００℃にて貼り合わせのための
熱処理を行った単結晶シリコン基板をウエットエッチン
グまたはＣＭＰによって１００〜１５０μｍ程度まで薄
くした後に、さらに高温の熱処理を行うことが望まし
い。本実施例においては８０℃のＫＯＨ水溶液を用い、
単結晶シリコン基板の厚さが１５０μｍとなるようエッ
チングを行った。この後、貼り合わせた基板を４５０℃
にて再び熱処理し、貼り合わせ強度を高めている。さら
に図９（ｇ）に示すように、この貼り合わせ基板を研磨
して、単結晶シリコン層９２の厚さを３〜５μｍとし
た。
【００５８】このようにして薄膜化した貼り合わせ基板
は、最後にＰＡＣＥ（Plasma Assisted Chemical Etchi
ng）法によって単結晶シリコン層９２の膜厚を０．０５
〜０．８μｍ程度までエッチングして仕上げる。このＰ
ＡＣＥ処理によって単結晶シリコン層９２は、例えば膜
厚１００ｎｍに対しその均一性は１０％以内のものが得
られた。以上の工程により、遮光層を有するＳＯＱ基板
が作製できる。
は、最後にＰＡＣＥ（Plasma Assisted Chemical Etchi
ng）法によって単結晶シリコン層９２の膜厚を０．０５
〜０．８μｍ程度までエッチングして仕上げる。このＰ
ＡＣＥ処理によって単結晶シリコン層９２は、例えば膜
厚１００ｎｍに対しその均一性は１０％以内のものが得
られた。以上の工程により、遮光層を有するＳＯＱ基板
が作製できる。
【００５９】（第２の構成例）図１０及び図１１はＳＯ
Ｑ基板の第２の構成例を示す図である。図８及び図９と
同一の符号がついている箇所は、同一の工程で形成され
る層、あるいは部材を示す。この構成例においては、図
９（ｅ）で示すパターニングされた遮光層付きの支持基
板表面を平坦化する工程までは、前述の第１の構成例と
全く同一である。図１０（ａ）は、貼り合わせに用いる
単結晶シリコン基板である。この単結晶シリコン基板１
２０は、厚さ６００μｍであり、その表面をあらかじめ
０．０５〜０．８μｍ程度酸化し、酸化膜層９３を形成
したものである。次に図１０（ｂ）に示すように、単結
晶シリコン基板１２０に水素イオン１１４を注入する。
例えば本構成例においては、水素イオン（Ｈ+）を加速
電圧１００ｋｅＶ、ドーズ量１０×１０16ｃｍ-2にて注
入した。この処理によって単結晶シリコン基板１２０中
に水素イオンの高濃度層１１５が形成される。次に図１
０（ｃ）に示すように、イオン注入した単結晶シリコン
基板１２０を遮光層９４と絶縁層９５を形成した支持基
板９１に貼り合わせる。貼り合わせ工程は、例えば３０
０℃で２時間の熱処理によって２枚の基板を直接貼り合
わせる方法が採用できる。
Ｑ基板の第２の構成例を示す図である。図８及び図９と
同一の符号がついている箇所は、同一の工程で形成され
る層、あるいは部材を示す。この構成例においては、図
９（ｅ）で示すパターニングされた遮光層付きの支持基
板表面を平坦化する工程までは、前述の第１の構成例と
全く同一である。図１０（ａ）は、貼り合わせに用いる
単結晶シリコン基板である。この単結晶シリコン基板１
２０は、厚さ６００μｍであり、その表面をあらかじめ
０．０５〜０．８μｍ程度酸化し、酸化膜層９３を形成
したものである。次に図１０（ｂ）に示すように、単結
晶シリコン基板１２０に水素イオン１１４を注入する。
例えば本構成例においては、水素イオン（Ｈ+）を加速
電圧１００ｋｅＶ、ドーズ量１０×１０16ｃｍ-2にて注
入した。この処理によって単結晶シリコン基板１２０中
に水素イオンの高濃度層１１５が形成される。次に図１
０（ｃ）に示すように、イオン注入した単結晶シリコン
基板１２０を遮光層９４と絶縁層９５を形成した支持基
板９１に貼り合わせる。貼り合わせ工程は、例えば３０
０℃で２時間の熱処理によって２枚の基板を直接貼り合
わせる方法が採用できる。
【００６０】さらに図１１（ｄ）においては、貼り合わ
せた単結晶シリコン基板１２０の貼り合わせ面側の酸化
膜９３（これがＳＯＱ基板完成時には埋め込み酸化膜と
なる）と単結晶シリコン層９２を支持基板上に残したま
ま、単結晶シリコン基板１２０を支持基板から剥離する
ための熱処理を行う。この基板の剥離現象は、単結晶シ
リコン基板中に導入された水素イオンによって、単結晶
シリコン基板の表面近傍のある層でシリコンの結合が分
断されるために生じるものである。本構成例において
は、貼り合わせた２枚の基板を毎分２０℃の昇温速度に
て６００℃まで加熱した。この熱処理によって、貼り合
わせた単結晶シリコン基板１２０が支持基板と分離し、
支持基板表面には約４００ｎｍのシリコン酸化膜９３と
その上に約２００ｎｍの単結晶シリコン層９２が形成さ
れる。
せた単結晶シリコン基板１２０の貼り合わせ面側の酸化
膜９３（これがＳＯＱ基板完成時には埋め込み酸化膜と
なる）と単結晶シリコン層９２を支持基板上に残したま
ま、単結晶シリコン基板１２０を支持基板から剥離する
ための熱処理を行う。この基板の剥離現象は、単結晶シ
リコン基板中に導入された水素イオンによって、単結晶
シリコン基板の表面近傍のある層でシリコンの結合が分
断されるために生じるものである。本構成例において
は、貼り合わせた２枚の基板を毎分２０℃の昇温速度に
て６００℃まで加熱した。この熱処理によって、貼り合
わせた単結晶シリコン基板１２０が支持基板と分離し、
支持基板表面には約４００ｎｍのシリコン酸化膜９３と
その上に約２００ｎｍの単結晶シリコン層９２が形成さ
れる。
【００６１】図１１（ｅ）は分離後のＳＯＱ基板を示す
断面図である。このＳＯＱ基板表面は、単結晶シリコン
層の表面に数ｎｍ程度の凹凸が残っているため、これを
平坦化する必要がある。このため、本構成例においては
ＣＭＰ法を用いて基板表面を微量（研磨量１０ｎｍ未
満）に研磨するタッチポリッシュを用いた。この平坦化
の手法としては他にも水素雰囲気中にて熱処理を行う水
素アニール法を用いることもできる。以上により作製さ
れたＳＯＱ基板は、良好な単結晶シリコン膜厚の均一性
を有し、なおかつ作製するデバイスに対して光リークを
抑える遮光層を有した構造をもつものである。
断面図である。このＳＯＱ基板表面は、単結晶シリコン
層の表面に数ｎｍ程度の凹凸が残っているため、これを
平坦化する必要がある。このため、本構成例においては
ＣＭＰ法を用いて基板表面を微量（研磨量１０ｎｍ未
満）に研磨するタッチポリッシュを用いた。この平坦化
の手法としては他にも水素雰囲気中にて熱処理を行う水
素アニール法を用いることもできる。以上により作製さ
れたＳＯＱ基板は、良好な単結晶シリコン膜厚の均一性
を有し、なおかつ作製するデバイスに対して光リークを
抑える遮光層を有した構造をもつものである。
【００６２】（第３の構成例）図１２及び図１３はＳＯ
Ｑ基板の第３の構成例を示す図である。図８〜図１１と
同一の符号がついている箇所は、同一の工程で形成され
る層、あるいは部材を示す。この構成例においては、図
９（ｅ）に示すパターニングされた遮光層付きの支持基
板表面を平坦化する工程までは、前述第１の構成例と全
く同一である。図１２（ａ）は、貼り合わせ用の単結晶
シリコン層を形成するためのシリコン基板である。シリ
コン基板１１６は、厚さ６００μｍであり、ＨＦ／エタ
ノール液中で陽極酸化することによりその表面を多孔質
層１１７にすることができる。この処理によって表面を
１２μｍ程度多孔質化した単結晶シリコン基板１１６に
水素雰囲気中で１０５０℃の熱処理を行うことにより、
多孔質層１１７の表面を平滑化する。これはこの後にシ
リコン基板１１６上に形成する単結晶シリコン層の欠陥
密度を低減し、その品質を向上させるものである。
Ｑ基板の第３の構成例を示す図である。図８〜図１１と
同一の符号がついている箇所は、同一の工程で形成され
る層、あるいは部材を示す。この構成例においては、図
９（ｅ）に示すパターニングされた遮光層付きの支持基
板表面を平坦化する工程までは、前述第１の構成例と全
く同一である。図１２（ａ）は、貼り合わせ用の単結晶
シリコン層を形成するためのシリコン基板である。シリ
コン基板１１６は、厚さ６００μｍであり、ＨＦ／エタ
ノール液中で陽極酸化することによりその表面を多孔質
層１１７にすることができる。この処理によって表面を
１２μｍ程度多孔質化した単結晶シリコン基板１１６に
水素雰囲気中で１０５０℃の熱処理を行うことにより、
多孔質層１１７の表面を平滑化する。これはこの後にシ
リコン基板１１６上に形成する単結晶シリコン層の欠陥
密度を低減し、その品質を向上させるものである。
【００６３】次に図１２（ｂ）に示すように、多孔質シ
リコン層１１７の表面を平滑化したシリコン基板１１６
にエピタキシャル成長により単結晶シリコン層９２を形
成する。エピタキシャル成長による単結晶シリコン層９
２の堆積膜厚は、本構成例においては５００ｎｍとした
が、単結晶シリコン層の膜厚は作製しようとするデバイ
スに応じて任意に選択することができる。さらに図１２
（ｃ）のように単結晶シリコン層９２の表面を５０〜４
００ｎｍ程度酸化し、酸化膜層９３を形成して、これを
貼り合わせ後のＳＯＱ基板の埋め込み酸化膜とする。
リコン層１１７の表面を平滑化したシリコン基板１１６
にエピタキシャル成長により単結晶シリコン層９２を形
成する。エピタキシャル成長による単結晶シリコン層９
２の堆積膜厚は、本構成例においては５００ｎｍとした
が、単結晶シリコン層の膜厚は作製しようとするデバイ
スに応じて任意に選択することができる。さらに図１２
（ｃ）のように単結晶シリコン層９２の表面を５０〜４
００ｎｍ程度酸化し、酸化膜層９３を形成して、これを
貼り合わせ後のＳＯＱ基板の埋め込み酸化膜とする。
【００６４】次に図１３（ｄ）に示すように、単結晶シ
リコン層９２および酸化膜層９３を形成した基板を、遮
光層９４と絶縁層９５が形成された支持基板９１に貼り
合わせる。貼り合わせ工程は、例えば３００℃で２時間
の熱処理によって２枚の基板を直接貼り合わせる方法が
採用できる。次に図１３（ｅ）に示すように、貼り合わ
せ面側の表面酸化膜９３、単結晶シリコン層９２、およ
び多孔質化したシリコン層１１７を残してシリコン基板
を研削する。次いで図１３（ｆ）に示すように、多孔質
シリコン層１１７をエッチングにより除去し、支持基板
上に単結晶シリコン層９２を得る。この多孔質シリコン
層１１７のエッチングは、ＨＦ／Ｈ2Ｏ2という組成のエ
ッチング液を用いると、単結晶シリコン層９２に対して
多孔質シリコン層１１７が高いエッチング選択性を示す
ため、非常に良好な単結晶シリコンの膜厚均一性を保ち
つつ、多孔質シリコンのみを完全に除去することができ
る。
リコン層９２および酸化膜層９３を形成した基板を、遮
光層９４と絶縁層９５が形成された支持基板９１に貼り
合わせる。貼り合わせ工程は、例えば３００℃で２時間
の熱処理によって２枚の基板を直接貼り合わせる方法が
採用できる。次に図１３（ｅ）に示すように、貼り合わ
せ面側の表面酸化膜９３、単結晶シリコン層９２、およ
び多孔質化したシリコン層１１７を残してシリコン基板
を研削する。次いで図１３（ｆ）に示すように、多孔質
シリコン層１１７をエッチングにより除去し、支持基板
上に単結晶シリコン層９２を得る。この多孔質シリコン
層１１７のエッチングは、ＨＦ／Ｈ2Ｏ2という組成のエ
ッチング液を用いると、単結晶シリコン層９２に対して
多孔質シリコン層１１７が高いエッチング選択性を示す
ため、非常に良好な単結晶シリコンの膜厚均一性を保ち
つつ、多孔質シリコンのみを完全に除去することができ
る。
【００６５】このように多孔質シリコン層１１７を除去
したＳＯＱ基板は、単結晶シリコン層９２の表面に数ｎ
ｍ程度の凹凸が残っているため、これを平坦化する必要
がある。このために本構成例においては水素雰囲気中に
て熱処理を行う水素アニール法を用いた。またこの平坦
化の手法としてはＣＭＰ法を用いてＳＯＱ基板の単結晶
シリコン層９２の表面を微量（研磨量１０ｎｍ未満）に
研磨するタッチポリッシュを用いることもできる。以上
により作製されたＳＯＱ基板は、良好な単結晶シリコン
膜厚の均一性を有し、なおかつ作製するデバイスに対し
て光リークを抑える遮光層を有した構造をもつものであ
る。
したＳＯＱ基板は、単結晶シリコン層９２の表面に数ｎ
ｍ程度の凹凸が残っているため、これを平坦化する必要
がある。このために本構成例においては水素雰囲気中に
て熱処理を行う水素アニール法を用いた。またこの平坦
化の手法としてはＣＭＰ法を用いてＳＯＱ基板の単結晶
シリコン層９２の表面を微量（研磨量１０ｎｍ未満）に
研磨するタッチポリッシュを用いることもできる。以上
により作製されたＳＯＱ基板は、良好な単結晶シリコン
膜厚の均一性を有し、なおかつ作製するデバイスに対し
て光リークを抑える遮光層を有した構造をもつものであ
る。
【００６６】本実施の形態によれば、ＴＦＴアレイ基板
１０上に単結晶シリコン層を半導体層１ａとしたＴＦＴ
３０が設けられているので、移動度が高く、電流駆動能
力の高いＴＦＴアレイ基板を提供することができる。そ
の反面、単結晶シリコン層を用いた場合、インパクトイ
オン化によって余剰キャリアが発生し、基板浮遊効果に
より電気的特性が劣化するという問題を一般に有してい
る。ところが、本実施の形態の場合、ＴＦＴ３０のチャ
ネル領域１ａ'内に少なくとも一つの線欠陥Ｄが存在し
ているので、線欠陥Ｄが余剰キャリアの再結合中心とし
て働くことによって余剰キャリアの蓄積が防止され、従
来構造のようなボディコンタクト領域を設けることな
く、基板浮遊効果を抑制することができる。その結果、
高い開口率を維持した上で電気的特性に優れた液晶ライ
トバルブを実現することができる。
１０上に単結晶シリコン層を半導体層１ａとしたＴＦＴ
３０が設けられているので、移動度が高く、電流駆動能
力の高いＴＦＴアレイ基板を提供することができる。そ
の反面、単結晶シリコン層を用いた場合、インパクトイ
オン化によって余剰キャリアが発生し、基板浮遊効果に
より電気的特性が劣化するという問題を一般に有してい
る。ところが、本実施の形態の場合、ＴＦＴ３０のチャ
ネル領域１ａ'内に少なくとも一つの線欠陥Ｄが存在し
ているので、線欠陥Ｄが余剰キャリアの再結合中心とし
て働くことによって余剰キャリアの蓄積が防止され、従
来構造のようなボディコンタクト領域を設けることな
く、基板浮遊効果を抑制することができる。その結果、
高い開口率を維持した上で電気的特性に優れた液晶ライ
トバルブを実現することができる。
【００６７】また、ＴＦＴ３０はＬＤＤ構造を採ってい
るが、たとえＬＤＤ領域に光が入射して光励起でキャリ
アが発生することがあっても、線欠陥Ｄからなる再結合
中心によりリーク電流が流れるのを防止することができ
る。さらに、本実施の形態のＴＦＴ３０ではボディコン
タクト領域を設ける必要がなくなるので、開口率の高い
画素表示領域が得られるのと同時に、周辺駆動回路部の
占有面積を小さくすることができ、装置の狭額縁化、小
型化を図ることができる。
るが、たとえＬＤＤ領域に光が入射して光励起でキャリ
アが発生することがあっても、線欠陥Ｄからなる再結合
中心によりリーク電流が流れるのを防止することができ
る。さらに、本実施の形態のＴＦＴ３０ではボディコン
タクト領域を設ける必要がなくなるので、開口率の高い
画素表示領域が得られるのと同時に、周辺駆動回路部の
占有面積を小さくすることができ、装置の狭額縁化、小
型化を図ることができる。
【００６８】また、データ線６ａが遮光性を有し、ＴＦ
Ｔ３０よりも液晶層側でデータ線６ａと遮光膜をなす容
量線３００とが交差しているので、ＴＦＴ３０を構成す
るチャネル領域１ａ'はデータ線６ａと容量線３００と
によって二重に遮光されるため、極めて高い遮光性が得
られる。特にデータ線６ａと容量線３００とによって各
画素の開口領域を規定しているので、対向基板２０側に
設けられる一般的な遮光膜を省略することも可能とな
る。したがって、本実施の形態の液晶ライトバルブ１に
よれば、コントラスト比が高く高品位の画像表示が可能
であり、さらに開口率の低減を抑えつつ、耐久性に優れ
るものとすることができる。
Ｔ３０よりも液晶層側でデータ線６ａと遮光膜をなす容
量線３００とが交差しているので、ＴＦＴ３０を構成す
るチャネル領域１ａ'はデータ線６ａと容量線３００と
によって二重に遮光されるため、極めて高い遮光性が得
られる。特にデータ線６ａと容量線３００とによって各
画素の開口領域を規定しているので、対向基板２０側に
設けられる一般的な遮光膜を省略することも可能とな
る。したがって、本実施の形態の液晶ライトバルブ１に
よれば、コントラスト比が高く高品位の画像表示が可能
であり、さらに開口率の低減を抑えつつ、耐久性に優れ
るものとすることができる。
【００６９】（投射型液晶装置）図１４は上記実施の形
態の液晶ライトバルブを３個用いた、いわゆる３板式の
投射型液晶表示装置（液晶プロジェクタ）の一例を示す
概略構成図である。図中、符号１１００は光源、１１０
８はダイクロイックミラー、１１０６は反射ミラー、１
１２２，１１２３，１１２４はリレーレンズ、１００
Ｒ，１００Ｇ，１００Ｂは液晶ライトバルブ、１１１２
はクロスダイクロイックプリズム、１１１４は投射レン
ズ系を示す。
態の液晶ライトバルブを３個用いた、いわゆる３板式の
投射型液晶表示装置（液晶プロジェクタ）の一例を示す
概略構成図である。図中、符号１１００は光源、１１０
８はダイクロイックミラー、１１０６は反射ミラー、１
１２２，１１２３，１１２４はリレーレンズ、１００
Ｒ，１００Ｇ，１００Ｂは液晶ライトバルブ、１１１２
はクロスダイクロイックプリズム、１１１４は投射レン
ズ系を示す。
【００７０】光源１１００は、メタルハライド等のラン
プ１１０２とランプ１１０２の光を反射するリフレクタ
１１０１とから構成されている。青色光・緑色光反射の
ダイクロイックミラー１１０８は、光源１１００からの
白色光のうちの赤色光を透過させるとともに、青色光と
緑色光とを反射する。透過した赤色光は反射ミラー１１
０６で反射され、赤色光用液晶ライトバルブ１００Ｒに
入射される。
プ１１０２とランプ１１０２の光を反射するリフレクタ
１１０１とから構成されている。青色光・緑色光反射の
ダイクロイックミラー１１０８は、光源１１００からの
白色光のうちの赤色光を透過させるとともに、青色光と
緑色光とを反射する。透過した赤色光は反射ミラー１１
０６で反射され、赤色光用液晶ライトバルブ１００Ｒに
入射される。
【００７１】一方、ダイクロイックミラー１１０８で反
射された色光のうち、緑色光は、緑色光反射のダイクロ
イックミラー１１０８によって反射され、緑色用液晶ラ
イトバルブ１００Ｇに入射される。一方、青色光は、第
２のダイクロイックミラー１１０８も透過する。青色光
に対しては、光路長が緑色光、赤色光と異なるのを補償
するために、入射レンズ１１２２、リレーレンズ１１２
３、出射レンズ１１２４を含むリレーレンズ系からなる
導光手段１１２１が設けられ、これを介して青色光が青
色光用液晶ライトバルブ１００Ｂに入射される。
射された色光のうち、緑色光は、緑色光反射のダイクロ
イックミラー１１０８によって反射され、緑色用液晶ラ
イトバルブ１００Ｇに入射される。一方、青色光は、第
２のダイクロイックミラー１１０８も透過する。青色光
に対しては、光路長が緑色光、赤色光と異なるのを補償
するために、入射レンズ１１２２、リレーレンズ１１２
３、出射レンズ１１２４を含むリレーレンズ系からなる
導光手段１１２１が設けられ、これを介して青色光が青
色光用液晶ライトバルブ１００Ｂに入射される。
【００７２】各ライトバルブ１００Ｒ，１００Ｇ，１０
０Ｂにより変調された３つの色光はクロスダイクロイッ
クプリズム１１１２に入射する。このプリズムは、４つ
の直角プリズムが貼り合わされ、その内面に赤色光を反
射する誘電体多層膜と青色光を反射する誘電体多層膜と
が十字状に形成されたものである。これらの誘電体多層
膜によって３つの色光が合成されて、カラー画像を表す
光が形成される。合成された光は、投射光学系である投
射レンズ系１１１４によってスクリーン１１２０上に投
射され、画像が拡大されて表示される。
０Ｂにより変調された３つの色光はクロスダイクロイッ
クプリズム１１１２に入射する。このプリズムは、４つ
の直角プリズムが貼り合わされ、その内面に赤色光を反
射する誘電体多層膜と青色光を反射する誘電体多層膜と
が十字状に形成されたものである。これらの誘電体多層
膜によって３つの色光が合成されて、カラー画像を表す
光が形成される。合成された光は、投射光学系である投
射レンズ系１１１４によってスクリーン１１２０上に投
射され、画像が拡大されて表示される。
【００７３】上記構成の投射型液晶表示装置において
は、上記実施の形態の液晶ライトバルブを用いたことに
より、高輝度の光源を用いた場合でも光リーク電流など
による電気的特性の劣化が抑えられ、表示品位に優れた
投射型液晶表示装置を実現することができる。
は、上記実施の形態の液晶ライトバルブを用いたことに
より、高輝度の光源を用いた場合でも光リーク電流など
による電気的特性の劣化が抑えられ、表示品位に優れた
投射型液晶表示装置を実現することができる。
【００７４】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態で示した液晶ライトバルブを構成す
るＴＦＴアレイ基板の構成、ＴＦＴ自体の構成等に関す
る具体的な記載はほんの一例であって、適宜変更が可能
である。また、上述した説明にあっては、電気光学装置
を、液晶ライトバルブであるとして説明したが、本発明
はこれに限るものではなく、電気泳動装置、エレクトロ
ルミネッセンス（ＥＬ）、デジタルマイクロミラーデバ
イス（ＤＭＤ）、或いは、プラズマ発光や電子放出によ
る蛍光等を用いた様々な電気光学素子を用いた電気光学
装置、および該電気光学装置を備えた電子機器に対して
も適用可能であるということは言うまでもない。また、
上記実施の形態では線欠陥の例を挙げたが、線欠陥に限
らず、その他の結晶欠陥を導入した場合にも同様の効果
が期待できる。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態で示した液晶ライトバルブを構成す
るＴＦＴアレイ基板の構成、ＴＦＴ自体の構成等に関す
る具体的な記載はほんの一例であって、適宜変更が可能
である。また、上述した説明にあっては、電気光学装置
を、液晶ライトバルブであるとして説明したが、本発明
はこれに限るものではなく、電気泳動装置、エレクトロ
ルミネッセンス（ＥＬ）、デジタルマイクロミラーデバ
イス（ＤＭＤ）、或いは、プラズマ発光や電子放出によ
る蛍光等を用いた様々な電気光学素子を用いた電気光学
装置、および該電気光学装置を備えた電子機器に対して
も適用可能であるということは言うまでもない。また、
上記実施の形態では線欠陥の例を挙げたが、線欠陥に限
らず、その他の結晶欠陥を導入した場合にも同様の効果
が期待できる。
【００７５】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、ＴＦＴのチャネル領域内に少なくとも一つの線
欠陥もしくはその他の結晶欠陥が存在しているので、こ
れらの欠陥が余剰キャリアの再結合中心として働くこと
により余剰キャリアの蓄積が防止され、従来構造のよう
なボディコンタクト領域を設けることなく、基板浮遊効
果を抑制することができる。その結果、高い開口率を維
持した上で狭額縁化、小型化が図れ、電気的特性に優れ
た液晶装置等の電気光学装置を実現することができる。
よれば、ＴＦＴのチャネル領域内に少なくとも一つの線
欠陥もしくはその他の結晶欠陥が存在しているので、こ
れらの欠陥が余剰キャリアの再結合中心として働くこと
により余剰キャリアの蓄積が防止され、従来構造のよう
なボディコンタクト領域を設けることなく、基板浮遊効
果を抑制することができる。その結果、高い開口率を維
持した上で狭額縁化、小型化が図れ、電気的特性に優れ
た液晶装置等の電気光学装置を実現することができる。
【図１】 図１は本発明の一実施の形態の電気光学装置
である液晶ライトバルブの概略構成を示す平面図であ
る。
である液晶ライトバルブの概略構成を示す平面図であ
る。
【図２】 同、液晶ライトバルブの断面構造を示す図で
あって、図１のＨ−Ｈ'線に沿う断面図である。
あって、図１のＨ−Ｈ'線に沿う断面図である。
【図３】 同、液晶ライトバルブを構成するマトリクス
状に形成された複数の画素の等価回路図である。
状に形成された複数の画素の等価回路図である。
【図４】 同、複数の画素群の平面図である。
【図５】 図４のＡ−Ａ'線に沿う断面図である。
【図６】 図５中のＴＦＴの部分のみを取りだして示す
断面図である。
断面図である。
【図７】 同、液晶ライトバルブを作製するための貼り
合わせ基板を示す平面図である。
合わせ基板を示す平面図である。
【図８】 同、液晶ライトバルブに用いる第１の構成例
のＳＯＱ基板の製造工程を示す図である。
のＳＯＱ基板の製造工程を示す図である。
【図９】 同、製造工程の続きを示す図である。
【図１０】 同、液晶ライトバルブに用いる第２の構成
例のＳＯＱ基板の製造工程を示す図である。
例のＳＯＱ基板の製造工程を示す図である。
【図１１】 同、製造工程の続きを示す図である。
【図１２】 同、液晶ライトバルブに用いる第３の構成
例のＳＯＱ基板の製造工程を示す図である。
例のＳＯＱ基板の製造工程を示す図である。
【図１３】 同、製造工程の続きを示す図である。
【図１４】 本発明の一実施形態の投射型表示装置を示
す概略構成図である。
す概略構成図である。
１ 液晶ライトバルブ（電気光学装置）
１ａ 半導体層
１ａ' チャネル領域
１０ ＴＦＴアレイ基板
２０ 対向基板
３０ ＴＦＴ（薄膜トランジスタ）
４０ ＳＯＱ基板（複合基板）
９１ 支持基板
９２ 単結晶シリコン層
９４ 遮光層
９５ 絶縁層
１０４ 走査線駆動回路（周辺駆動回路部）
１２０ 単結晶シリコン基板
２０１ データ線駆動回路（周辺駆動回路部）
Ｄ 線欠陥
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 27/12 Ｈ０１Ｌ 29/78 ６１８Ｚ
６１２Ｂ
６１９Ｂ
Ｆターム(参考） 2H088 EA13 HA01 HA08 HA13 HA28
MA06 MA10
2H090 JB02 JB04 JD17 LA04 LA15
LA16
2H092 JA23 JA25 JA28 JA34 JA37
JA41 JA46 JA47 JB51 JB56
JB61 KA03 KA04 KA10 KB25
MA13 MA18 MA27 NA01 NA22
NA25 PA08 PA13 RA05
5F110 AA04 AA15 AA21 BB02 CC02
DD02 DD03 DD08 DD13 GG02
GG06 GG12 GG17 GG25 GG28
GG29 GG57 GG60 HM15 NN03
NN42 NN43 NN44 NN46 NN47
NN48 NN72 NN73 QQ04 QQ17
QQ19
Claims (10)
- 【請求項１】 第１の熱膨張係数を持つ支持基板と、該
支持基板上に形成された絶縁体層と、該絶縁体層上に形
成された前記第１の熱膨張係数と異なる第２の熱膨張係
数を持つ単結晶半導体層とを有する複合基板を備えた電
気光学装置であって、 前記絶縁体層上に前記単結晶半導体層をチャネル領域と
した薄膜トランジスタが形成され、前記チャネル領域を
なす前記単結晶半導体層内に少なくとも一つの線欠陥が
存在していることを特徴とする電気光学装置。 - 【請求項２】 前記支持基板がガラス基板であることを
特徴とする請求項１に記載の電気光学装置。 - 【請求項３】 前記支持基板が石英基板であることを特
徴とする請求項１に記載の電気光学装置。 - 【請求項４】 前記単結晶半導体層が単結晶シリコン層
であることを特徴とする請求項１ないし３のいずれか一
項に記載の電気光学装置。 - 【請求項５】 複数の画素からなる表示部と該表示部を
駆動するための周辺駆動回路部とを有し、前記薄膜トラ
ンジスタが前記表示部と前記周辺駆動回路部の双方に用
いられたことを特徴とする請求項１ないし４のいずれか
一項に記載の電気光学装置。 - 【請求項６】 第１の熱膨張係数を持つ支持基板と、該
支持基板上に形成された絶縁体層と、該絶縁体層上に形
成された前記第１の熱膨張係数と異なる第２の熱膨張係
数を持つ単結晶半導体層とを有する複合基板を備えた電
気光学装置であって、 前記絶縁体層上に前記単結晶半導体層をチャネル領域と
した薄膜トランジスタが形成され、前記チャネル領域を
なす前記単結晶半導体層内に少なくとも一つの結晶欠陥
が存在していることを特徴とする電気光学装置。 - 【請求項７】 請求項１ないし６のいずれか一項に記載
の電気光学装置における前記複合基板を第１の基板と
し、該第１の基板と第２の基板との間に液晶層が挟持さ
れてなる液晶装置であって、 前記第１の基板には、マトリクス状に配置されて前記液
晶層に電圧を印加する画素電極と、該画素電極に電気的
に接続され、前記単結晶半導体層からなるチャネル領域
を有する薄膜トランジスタと、該薄膜トランジスタより
も前記液晶層側に配置された遮光膜と、前記薄膜トラン
ジスタよりも前記液晶層側に配置されて前記薄膜トラン
ジスタと電気的に接続され、遮光性を有し、前記遮光膜
と交差するデータ線とが備えられたことを特徴とする液
晶装置。 - 【請求項８】 前記遮光膜は、光吸収層と遮光層とを有
し、前記薄膜トランジスタに面する側に光吸収層が積層
されていることを特徴とする請求項７に記載の液晶装
置。 - 【請求項９】 前記遮光膜の前記薄膜トランジスタに面
する側には、前記画素電極と前記薄膜トランジスタとを
電気的に接続する中継導電膜が誘電体層を介して形成さ
れ、前記遮光膜および前記中継導電膜は、容量電極とし
て機能して保持容量を構成することを特徴とする請求項
７または８に記載の液晶装置。 - 【請求項１０】 光源と、前記光源からの光を変調する
請求項７ないし９のいずれか一項に記載の液晶装置から
なる光変調手段と、前記光変調手段により変調された光
を投射する投射手段とを備えたことを特徴とする投射型
表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002303219A JP2003243668A (ja) | 2001-12-12 | 2002-10-17 | 電気光学装置、液晶装置ならびに投射型表示装置 |
| TW091135074A TW579601B (en) | 2001-12-12 | 2002-12-03 | Electrooptic device, liquid crystal device, and projection display device |
| US10/314,266 US7245330B2 (en) | 2001-12-12 | 2002-12-09 | Electrooptic device, liquid crystal device, and projection display device with line defects |
| CNB021560374A CN1230906C (zh) | 2001-12-12 | 2002-12-11 | 电光器件、电光器件的制造方法、液晶器件和投射型显示装置 |
| KR10-2002-0079191A KR100538598B1 (ko) | 2001-12-12 | 2002-12-12 | 전기 광학 장치, 그 제조 방법, 액정 장치 및 투사형 표시 장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001379181 | 2001-12-12 | ||
| JP2001-379181 | 2001-12-12 | ||
| JP2002303219A JP2003243668A (ja) | 2001-12-12 | 2002-10-17 | 電気光学装置、液晶装置ならびに投射型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003243668A true JP2003243668A (ja) | 2003-08-29 |
Family
ID=26625025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002303219A Withdrawn JP2003243668A (ja) | 2001-12-12 | 2002-10-17 | 電気光学装置、液晶装置ならびに投射型表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7245330B2 (ja) |
| JP (1) | JP2003243668A (ja) |
| KR (1) | KR100538598B1 (ja) |
| CN (1) | CN1230906C (ja) |
| TW (1) | TW579601B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005227355A (ja) * | 2004-02-10 | 2005-08-25 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法および電子機器 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100761072B1 (ko) * | 2004-05-28 | 2007-09-21 | 삼성에스디아이 주식회사 | 평판표시장치와 그 제조방법 |
| JP4407384B2 (ja) * | 2004-05-28 | 2010-02-03 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
| KR100705888B1 (ko) | 2005-08-26 | 2007-04-09 | 제일모직주식회사 | 비감광성 흑색층용 조성물과 그 조성물로부터 형성된흑색층을 포함하는 플라즈마 디스플레이 패널 및 그제조방법 |
| JP2007109868A (ja) * | 2005-10-13 | 2007-04-26 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び有機エレクトロルミネッセンス表示装置 |
| TWI633365B (zh) | 2006-05-16 | 2018-08-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| US8330887B2 (en) * | 2007-07-27 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| JP5141363B2 (ja) | 2008-05-03 | 2013-02-13 | ソニー株式会社 | 半導体デバイス、表示パネル及び電子機器 |
| CN102825889A (zh) * | 2012-08-10 | 2012-12-19 | 京东方科技集团股份有限公司 | 显示基板及具有该显示基板的显示装置 |
| US20200212227A1 (en) * | 2016-08-17 | 2020-07-02 | Boe Technology Group Co., Ltd. | Thin film transistor, manufacturing method thereof, array substrate, display device |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH041728A (ja) | 1990-04-19 | 1992-01-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JPH0824193B2 (ja) * | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
| JPH09139434A (ja) * | 1995-11-15 | 1997-05-27 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP3028061B2 (ja) | 1996-03-14 | 2000-04-04 | 日本電気株式会社 | Ｓｏｉ構造の半導体装置及び半導体ゲートアレイ |
| JPH10189959A (ja) | 1996-12-27 | 1998-07-21 | Hitachi Ltd | 半導体装置 |
| JP3447958B2 (ja) | 1997-06-19 | 2003-09-16 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| DE69836216T2 (de) | 1997-12-09 | 2007-08-30 | Seiko Epson Corp. | Herstellungsverfahren einer elektrooptischen Vorrichtung |
| JP3042493B2 (ja) | 1998-05-13 | 2000-05-15 | 日本電気株式会社 | 液晶表示装置およびその駆動方法 |
| US6479837B1 (en) * | 1998-07-06 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Thin film transistor and liquid crystal display unit |
| KR100317623B1 (ko) * | 1999-04-16 | 2001-12-22 | 구본준, 론 위라하디락사 | 실리콘 박막을 결정화하는 방법과 이를 이용하여 제조되는 박막트랜지스터 및 그 제조방법 |
| KR100327087B1 (ko) * | 1999-06-28 | 2002-03-13 | 구본준, 론 위라하디락사 | 레이저 어닐링 방법 |
| JP4826685B2 (ja) | 1999-09-27 | 2011-11-30 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| TW491952B (en) | 1999-09-27 | 2002-06-21 | Seiko Epson Corp | Optoelectic apparatus and electronic apparatus |
| KR100660814B1 (ko) * | 1999-12-31 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터의 반도체층 형성방법 |
| JP3454252B2 (ja) | 2000-03-17 | 2003-10-06 | セイコーエプソン株式会社 | 電気光学装置 |
| US6602765B2 (en) * | 2000-06-12 | 2003-08-05 | Seiko Epson Corporation | Fabrication method of thin-film semiconductor device |
-
2002
- 2002-10-17 JP JP2002303219A patent/JP2003243668A/ja not_active Withdrawn
- 2002-12-03 TW TW091135074A patent/TW579601B/zh not_active IP Right Cessation
- 2002-12-09 US US10/314,266 patent/US7245330B2/en not_active Expired - Lifetime
- 2002-12-11 CN CNB021560374A patent/CN1230906C/zh not_active Expired - Lifetime
- 2002-12-12 KR KR10-2002-0079191A patent/KR100538598B1/ko not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005227355A (ja) * | 2004-02-10 | 2005-08-25 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100538598B1 (ko) | 2005-12-22 |
| TW579601B (en) | 2004-03-11 |
| US7245330B2 (en) | 2007-07-17 |
| CN1427483A (zh) | 2003-07-02 |
| CN1230906C (zh) | 2005-12-07 |
| TW200304701A (en) | 2003-10-01 |
| US20030137613A1 (en) | 2003-07-24 |
| KR20030048363A (ko) | 2003-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3909583B2 (ja) | 電気光学装置の製造方法 | |
| JP3575402B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| US8130333B2 (en) | Electric optical device and electronic device | |
| KR100449772B1 (ko) | 전기광학장치, 전기광학장치의 제조 방법 및 전자기기 | |
| US20030057489A1 (en) | Method for manufacturing semiconductor substrate, semiconductor substrate, electrooptic device and electronic apparatus | |
| JP2002353424A (ja) | 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器 | |
| JP3661669B2 (ja) | アクティブマトリクス基板、電気光学装置、電子機器 | |
| JP2002156652A (ja) | 電気光学装置及びその製造方法 | |
| US7245330B2 (en) | Electrooptic device, liquid crystal device, and projection display device with line defects | |
| JP2003172950A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP4221827B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP4206595B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP2001330859A (ja) | 電気光学装置 | |
| JP2001257355A (ja) | 電気光学基板、電気光学装置及び電子機器 | |
| JP2008225338A (ja) | 電気光学装置およびその製造方法、電子機器 | |
| JP2003243669A (ja) | 電気光学装置、液晶装置ならびに投射型表示装置 | |
| JP3358613B2 (ja) | 液晶ライトバルブ | |
| JP2003098546A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3680848B2 (ja) | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 | |
| JP2002217417A (ja) | 電気光学装置用基板、電気光学装置及び電子機器 | |
| JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
| JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 | |
| JP4843840B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
| JP2002353466A (ja) | 電気光学装置の製造方法および電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060214 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060329 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060428 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080319 |