JP2003195349A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置Info
- Publication number
- JP2003195349A JP2003195349A JP2001396729A JP2001396729A JP2003195349A JP 2003195349 A JP2003195349 A JP 2003195349A JP 2001396729 A JP2001396729 A JP 2001396729A JP 2001396729 A JP2001396729 A JP 2001396729A JP 2003195349 A JP2003195349 A JP 2003195349A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- tft
- color filter
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000010410 layer Substances 0.000 claims abstract description 35
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 239000012212 insulator Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 108010010803 Gelatin Proteins 0.000 description 1
- 101001094026 Synechocystis sp. (strain PCC 6803 / Kazusa) Phasin PhaP Proteins 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229920000159 gelatin Polymers 0.000 description 1
- 239000008273 gelatin Substances 0.000 description 1
- 235000019322 gelatine Nutrition 0.000 description 1
- 235000011852 gelatine desserts Nutrition 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 第1基板と第2基板との間の合わせずれ問題
を抑止する。 【解決手段】 本発明のアクティブマトリクス型表示装
置は、第1基板100と第2基板500との間に液晶2
00を封入し、各画素に薄膜トランジスタ(TFT1
1)を備えるものにおいて、前記第1基板側にTFT1
1と、当該TFT11上を被覆する絶縁層を介して形成
される反射電極74Aと、当該反射電極74A上に形成
されるカラーフィルタ54Aと、当該カラーフィルタ5
4A上に、前記TFT11と反射電極74Aとに共通接
続された透明電極55を配置したことを特徴とするもの
である。
を抑止する。 【解決手段】 本発明のアクティブマトリクス型表示装
置は、第1基板100と第2基板500との間に液晶2
00を封入し、各画素に薄膜トランジスタ(TFT1
1)を備えるものにおいて、前記第1基板側にTFT1
1と、当該TFT11上を被覆する絶縁層を介して形成
される反射電極74Aと、当該反射電極74A上に形成
されるカラーフィルタ54Aと、当該カラーフィルタ5
4A上に、前記TFT11と反射電極74Aとに共通接
続された透明電極55を配置したことを特徴とするもの
である。
Description
【0001】
【発明の属する技術分野】この発明は、各画素に薄膜ト
ランジスタを備えるアクティブマトリクス型表示装置に
関する。
ランジスタを備えるアクティブマトリクス型表示装置に
関する。
【0002】
【従来の技術】一般的な反射型のアクティブマトリクス
型表示装置(以下、略して反射型LCD)等のフラット
パネルディスプレイは、薄型化、小型化、軽量化が可能
で低消費電力であり、LCD等は、既に、様々な機器の
表示部として、携帯情報機器をはじめ、多くの機器に採
用されている。LCD等において、各画素に、スイッチ
素子として薄膜トランジスタ等を設けたものは、アクテ
ィブマトリクス型と称され、このパネルは、画素毎の表
示内容の維持が確実であるため、高精細な表示や高い表
示品質を実現するための表示装置として用いられてい
る。
型表示装置(以下、略して反射型LCD)等のフラット
パネルディスプレイは、薄型化、小型化、軽量化が可能
で低消費電力であり、LCD等は、既に、様々な機器の
表示部として、携帯情報機器をはじめ、多くの機器に採
用されている。LCD等において、各画素に、スイッチ
素子として薄膜トランジスタ等を設けたものは、アクテ
ィブマトリクス型と称され、このパネルは、画素毎の表
示内容の維持が確実であるため、高精細な表示や高い表
示品質を実現するための表示装置として用いられてい
る。
【0003】図5は、アクティブマトリクス型LCDの
画素についての等価回路を示している。各画素は、ゲー
トラインとデータラインに接続された薄膜トランジスタ
11(TFT)を備え、ゲートラインに出力される選択
信号によってTFTがオンすると、データラインからこ
のTFTを介して表示内容に応じたデータが液晶容量1
2(Clc)に供給される。ここで、TFTが選択され
てデータが書き込まれてから次にTFTが再び選択され
るまでの期間、書き込まれた表示データを確実に保持す
ることが必要であるため、TFTに対して液晶容量Cl
cと並列に補助容量13(Csc)が接続されている。
画素についての等価回路を示している。各画素は、ゲー
トラインとデータラインに接続された薄膜トランジスタ
11(TFT)を備え、ゲートラインに出力される選択
信号によってTFTがオンすると、データラインからこ
のTFTを介して表示内容に応じたデータが液晶容量1
2(Clc)に供給される。ここで、TFTが選択され
てデータが書き込まれてから次にTFTが再び選択され
るまでの期間、書き込まれた表示データを確実に保持す
ることが必要であるため、TFTに対して液晶容量Cl
cと並列に補助容量13(Csc)が接続されている。
【0004】図6は、従来のLCDのTFT形成基板
(第1基板100)における画素部の平面構成を表して
おり、図7は、図6のX−X線に沿った位置でのLCD
の断面構成を示している。LCDは第1及び第2基板の
間に液晶が封入された構成を備え、アクティブマトリク
ス型LCDでは、第1基板100上にマトリクス状にT
FT11、画素電極74等が配置され、第1基板100
と対向配置される第2基板500には共通電圧Vcom
の印加される共通電極56や、カラーフィルタ54等が
形成されている。そして、各画素電極74と、液晶20
0を挟んで対向する共通電極56との間に印加する電圧
により画素毎に液晶容量Clcを駆動する。尚、BMは
ブラックマトリクス領域である。
(第1基板100)における画素部の平面構成を表して
おり、図7は、図6のX−X線に沿った位置でのLCD
の断面構成を示している。LCDは第1及び第2基板の
間に液晶が封入された構成を備え、アクティブマトリク
ス型LCDでは、第1基板100上にマトリクス状にT
FT11、画素電極74等が配置され、第1基板100
と対向配置される第2基板500には共通電圧Vcom
の印加される共通電極56や、カラーフィルタ54等が
形成されている。そして、各画素電極74と、液晶20
0を挟んで対向する共通電極56との間に印加する電圧
により画素毎に液晶容量Clcを駆動する。尚、BMは
ブラックマトリクス領域である。
【0005】第1基板100側に、画素毎に設けられる
TFTは、図7に示すように、ゲート電極60が能動層
64より上層に位置する、いわゆるトップゲート型TF
Tである。TFTの能動層64は、基板100上に図6
に示すようにパターニングされ、この能動層64を覆っ
てゲート絶縁層66が形成され、ゲート絶縁層66上に
はゲート電極60を兼用するゲートラインが形成されて
いる。能動層64は、ゲート電極60と対向する位置が
チャネル領域であり、このチャネル領域を挟む両側に不
純物の注入されたドレイン領域64d及びソース領域6
4sが形成されている。
TFTは、図7に示すように、ゲート電極60が能動層
64より上層に位置する、いわゆるトップゲート型TF
Tである。TFTの能動層64は、基板100上に図6
に示すようにパターニングされ、この能動層64を覆っ
てゲート絶縁層66が形成され、ゲート絶縁層66上に
はゲート電極60を兼用するゲートラインが形成されて
いる。能動層64は、ゲート電極60と対向する位置が
チャネル領域であり、このチャネル領域を挟む両側に不
純物の注入されたドレイン領域64d及びソース領域6
4sが形成されている。
【0006】能動層64のドレイン領域64dは、ゲー
ト電極60を覆って形成される層間絶縁層68に形成さ
れたコンタクトホールを介し、データラインを兼用する
ドレイン電極70に接続されている。
ト電極60を覆って形成される層間絶縁層68に形成さ
れたコンタクトホールを介し、データラインを兼用する
ドレイン電極70に接続されている。
【0007】また、上記データライン及びドレイン電極
70を覆って平坦化絶縁層72が形成されており、能動
層64のソース領域64sは、この平坦化絶縁層72の
上にITO(Indium Tin Oxide)等から成る画素電極7
4と、コンタクトホールを介して接続されている。
70を覆って平坦化絶縁層72が形成されており、能動
層64のソース領域64sは、この平坦化絶縁層72の
上にITO(Indium Tin Oxide)等から成る画素電極7
4と、コンタクトホールを介して接続されている。
【0008】能動層64のソース領域64sは、更に、
各画素に設けられる補助容量Cscの第1電極80を兼
用しており、図6に示すように、画素電極74とのコン
タクト領域から更に延びている。補助容量Cscの第2
電極84は、図7に示すようにゲート電極60と同層で
同時に形成されており、ゲート電極60とは、所定の間
隙をあけて別の領域に形成されている。第1電極80と
第2電極84との層間の誘電体はゲート絶縁層66が兼
用している。また、補助容量Cscの第2電極84は、
図6に示すように、画素毎に独立しておらず、ゲートラ
イン60と同様に画素領域を行方向に延び、所定の補助
容量電圧Vscが印加されている。
各画素に設けられる補助容量Cscの第1電極80を兼
用しており、図6に示すように、画素電極74とのコン
タクト領域から更に延びている。補助容量Cscの第2
電極84は、図7に示すようにゲート電極60と同層で
同時に形成されており、ゲート電極60とは、所定の間
隙をあけて別の領域に形成されている。第1電極80と
第2電極84との層間の誘電体はゲート絶縁層66が兼
用している。また、補助容量Cscの第2電極84は、
図6に示すように、画素毎に独立しておらず、ゲートラ
イン60と同様に画素領域を行方向に延び、所定の補助
容量電圧Vscが印加されている。
【0009】このように各画素に、補助容量Cscを設
けることで、TFTの非選択期間中、液晶容量Clcに
印加すべき表示内容に応じた電荷を補助容量Cscにお
いて保持する。従って、画素電極74の電位変動を抑制
し、表示内容を保持することを可能としている。
けることで、TFTの非選択期間中、液晶容量Clcに
印加すべき表示内容に応じた電荷を補助容量Cscにお
いて保持する。従って、画素電極74の電位変動を抑制
し、表示内容を保持することを可能としている。
【0010】
【発明が解決しようとする課題】しかしながら、上記反
射型LCD構成では、第1基板100側にTFT11が
設けられ、当該第1基板100と対向配置される第2基
板500側にカラーフィルタ54が形成されている。
射型LCD構成では、第1基板100側にTFT11が
設けられ、当該第1基板100と対向配置される第2基
板500側にカラーフィルタ54が形成されている。
【0011】ここで、第1基板100と第2基板500
との間で少なからず、合わせずれ(±3μm程度)が生
じていた。しかし、従来品では、その程度の合わせずれ
が問題となるようなサイズのものはなかった。そのた
め、従来ではプロセス的に作り易い上側の基板(第2基
板500)側にカラーフィルタ54Aを構成していた。
との間で少なからず、合わせずれ(±3μm程度)が生
じていた。しかし、従来品では、その程度の合わせずれ
が問題となるようなサイズのものはなかった。そのた
め、従来ではプロセス的に作り易い上側の基板(第2基
板500)側にカラーフィルタ54Aを構成していた。
【0012】しかし、例えば5インチよりも小さいサイ
ズに小型化しようとした場合には、上述した合わせずれ
が問題となってきている。
ズに小型化しようとした場合には、上述した合わせずれ
が問題となってきている。
【0013】
【課題を解決するための手段】そこで、上記課題に鑑み
本発明のアクティブマトリクス型表示装置は、第1基板
と第2基板との間に液晶を封入し、各画素に薄膜トラン
ジスタを備えるものにおいて、前記第1基板側に薄膜ト
ランジスタと、当該薄膜トランジスタ上を被覆する絶縁
層を介して形成される反射電極と、当該反射電極上に形
成されるカラーフィルタとを備えたことを特徴とするも
のである。
本発明のアクティブマトリクス型表示装置は、第1基板
と第2基板との間に液晶を封入し、各画素に薄膜トラン
ジスタを備えるものにおいて、前記第1基板側に薄膜ト
ランジスタと、当該薄膜トランジスタ上を被覆する絶縁
層を介して形成される反射電極と、当該反射電極上に形
成されるカラーフィルタとを備えたことを特徴とするも
のである。
【0014】また、前記カラーフィルタ上に、前記薄膜
トランジスタと反射電極とに共通接続された透明電極を
配置したことを特徴とするものである。
トランジスタと反射電極とに共通接続された透明電極を
配置したことを特徴とするものである。
【0015】係る構成により、本発明では第1基板側に
カラーフィルタを配置させたことで、従来のような第1
基板と第2基板との合わせずれ問題の発生を抑止するこ
とができる。
カラーフィルタを配置させたことで、従来のような第1
基板と第2基板との合わせずれ問題の発生を抑止するこ
とができる。
【0016】更に、前記カラーフィルタ上に、前記薄膜
トランジスタと反射電極とに共通接続された透明電極を
配置することで、第2基板側に構成される共通電極との
間で確実に液晶容量を駆動させることができる。
トランジスタと反射電極とに共通接続された透明電極を
配置することで、第2基板側に構成される共通電極との
間で確実に液晶容量を駆動させることができる。
【0017】
【発明の実施の形態】以下、本発明の反射型のアクティ
ブマトリクス型表示装置の実施形態について図面を参照
しながら説明する。
ブマトリクス型表示装置の実施形態について図面を参照
しながら説明する。
【0018】(第1の実施形態)以下、第1の実施形態
について詳述する。
について詳述する。
【0019】図1は、本発明の第1の実施形態の反射型
のアクティブマトリクス型表示装置(以下、反射型LC
D)の断面構造を示している。尚、従来構成と同等の構
成については同符号を付して説明を簡略化する。
のアクティブマトリクス型表示装置(以下、反射型LC
D)の断面構造を示している。尚、従来構成と同等の構
成については同符号を付して説明を簡略化する。
【0020】LCDは、ガラス等の透明絶縁材料が用い
られた第1基板100と第2基板500との間に液晶2
00を挟んで貼り合わせて構成されている。
られた第1基板100と第2基板500との間に液晶2
00を挟んで貼り合わせて構成されている。
【0021】ここで、各画素の等価回路は、図5と同様
であり、各画素は、ゲートラインとデータラインに接続
された薄膜トランジスタ11(TFT)を備え、ゲート
ラインに出力される選択信号によってTFTがオンする
と、データラインからこのTFTを介して表示内容に応
じたデータが液晶容量(Clc)に供給される。ここ
で、TFTが選択されてデータが書き込まれてから次に
TFTが再び選択されるまでの期間、書き込まれた表示
データを確実に保持することが必要であるため、TFT
に対して液晶容量Clcと並列に補助容量(Csc)が
接続されている。
であり、各画素は、ゲートラインとデータラインに接続
された薄膜トランジスタ11(TFT)を備え、ゲート
ラインに出力される選択信号によってTFTがオンする
と、データラインからこのTFTを介して表示内容に応
じたデータが液晶容量(Clc)に供給される。ここ
で、TFTが選択されてデータが書き込まれてから次に
TFTが再び選択されるまでの期間、書き込まれた表示
データを確実に保持することが必要であるため、TFT
に対して液晶容量Clcと並列に補助容量(Csc)が
接続されている。
【0022】図1(a)は、本実施形態におけるLCD
の断面構成を示している。LCDは第1基板100及び
第2基板500の間に液晶200が封入された構成を備
え、第1基板100側に、画素毎に設けられるTFT
は、図1(a)に示すように、ゲート電極60が能動層
64より上層に位置する、いわゆるトップゲート型TF
Tである。TFTの能動層64は、基板100上に図1
(a)に示すようにパターニングされ、この能動層64
を覆ってゲート絶縁層66が形成され、ゲート絶縁層6
6上にはゲート電極60を兼用するゲートラインが形成
されている。能動層64は、ゲート電極60と対向する
位置がチャネル領域であり、このチャネル領域を挟む両
側に不純物の注入されたドレイン領域64d及びソース
領域64sが形成されている。
の断面構成を示している。LCDは第1基板100及び
第2基板500の間に液晶200が封入された構成を備
え、第1基板100側に、画素毎に設けられるTFT
は、図1(a)に示すように、ゲート電極60が能動層
64より上層に位置する、いわゆるトップゲート型TF
Tである。TFTの能動層64は、基板100上に図1
(a)に示すようにパターニングされ、この能動層64
を覆ってゲート絶縁層66が形成され、ゲート絶縁層6
6上にはゲート電極60を兼用するゲートラインが形成
されている。能動層64は、ゲート電極60と対向する
位置がチャネル領域であり、このチャネル領域を挟む両
側に不純物の注入されたドレイン領域64d及びソース
領域64sが形成されている。
【0023】能動層64のドレイン領域64dは、ゲー
ト電極60を覆って形成される層間絶縁層68に形成さ
れたコンタクトホールを介し、データラインを兼用する
ドレイン電極70に接続されている。
ト電極60を覆って形成される層間絶縁層68に形成さ
れたコンタクトホールを介し、データラインを兼用する
ドレイン電極70に接続されている。
【0024】また、上記データライン及びドレイン電極
70を覆って平坦化絶縁層72が形成されており、能動
層64のソース領域64sは、この平坦化絶縁層72の
上にAl等から成る反射電極(画素電極)74Aが形成
されている。
70を覆って平坦化絶縁層72が形成されており、能動
層64のソース領域64sは、この平坦化絶縁層72の
上にAl等から成る反射電極(画素電極)74Aが形成
されている。
【0025】更に、反射電極74Aを被覆するように絶
縁層が形成され、当該絶縁層上にカラーフィルタ54A
が形成されている。
縁層が形成され、当該絶縁層上にカラーフィルタ54A
が形成されている。
【0026】ここで、本発明の第1の実施形態の特徴
は、前記カラーフィルタ54A上に透明電極(画素電
極)55を形成し、当該透明電極55とカラーフィルタ
54Aの下に形成された反射電極74Aとを、前記TF
T11と共通のコンタクトホールによって接続したこと
である。
は、前記カラーフィルタ54A上に透明電極(画素電
極)55を形成し、当該透明電極55とカラーフィルタ
54Aの下に形成された反射電極74Aとを、前記TF
T11と共通のコンタクトホールによって接続したこと
である。
【0027】このように第1基板100側にカラーフィ
ルタ54Aを配置する場合に、光を反射する反射電極7
4Aはカラーフィルタ54Aの下でなければならず、カ
ラーフィルタ54Aの下に形成した反射電極74Aでは
液晶200までの距離が遠くなるため、液晶容量Clc
による駆動能力が低下し、最悪の場合、駆動できない可
能性もある。
ルタ54Aを配置する場合に、光を反射する反射電極7
4Aはカラーフィルタ54Aの下でなければならず、カ
ラーフィルタ54Aの下に形成した反射電極74Aでは
液晶200までの距離が遠くなるため、液晶容量Clc
による駆動能力が低下し、最悪の場合、駆動できない可
能性もある。
【0028】そこで、本発明では、反射電極74Aと接
続された透明電極55をカラーフィルタ54A上に配置
させている。また、前記TFT11(ソース領域64
s)に前記透明電極55のコンタクト部55Aを介して
当該TFT11と共通のコンタクトホールを介して接続
している。そして、前記コンタクトホールは、反射電極
74A、カラーフィルタ54A、透明電極55及び絶縁
層を1回の工程で一度に貫通するようにしてTFT11
に接続させている。尚、図示した説明は省略するが、第
1のコンタクトホールを介して前記TFT11と前記反
射電極74Aとをコンタクト接続し、第2のコンタクト
ホールを介して前記反射電極74Aと前記透明電極55
とをコンタクト接続するようにしても良いが、この場合
には製造工程数が更に増えることになる。
続された透明電極55をカラーフィルタ54A上に配置
させている。また、前記TFT11(ソース領域64
s)に前記透明電極55のコンタクト部55Aを介して
当該TFT11と共通のコンタクトホールを介して接続
している。そして、前記コンタクトホールは、反射電極
74A、カラーフィルタ54A、透明電極55及び絶縁
層を1回の工程で一度に貫通するようにしてTFT11
に接続させている。尚、図示した説明は省略するが、第
1のコンタクトホールを介して前記TFT11と前記反
射電極74Aとをコンタクト接続し、第2のコンタクト
ホールを介して前記反射電極74Aと前記透明電極55
とをコンタクト接続するようにしても良いが、この場合
には製造工程数が更に増えることになる。
【0029】ここで、図1(b)は、前記反射電極74
Aと前記透明電極55とをコンタクト接続した状態を示
す図であり、前記反射電極74Aと前記透明電極55の
外形寸法は略同等で、コンタクトホール寸法は同じであ
る。
Aと前記透明電極55とをコンタクト接続した状態を示
す図であり、前記反射電極74Aと前記透明電極55の
外形寸法は略同等で、コンタクトホール寸法は同じであ
る。
【0030】また、コンタクトホール55Aは、透明電
極55とTFT11を接続するため、反射電極が存在し
ない。このため、図示しない遮光板を設けても良い。
極55とTFT11を接続するため、反射電極が存在し
ない。このため、図示しない遮光板を設けても良い。
【0031】そして、透明電極55上を被覆するように
絶縁層を形成し、液晶200を第1基板100と当該第
1基板100と対向配置される第2基板500とで封入
して、本実施形態の反射型LCDが構成される。
絶縁層を形成し、液晶200を第1基板100と当該第
1基板100と対向配置される第2基板500とで封入
して、本実施形態の反射型LCDが構成される。
【0032】尚、第2基板500には共通電圧Vcom
の印加されるITO電極から成る共通電極56が形成さ
れている。そして、各画素電極(反射電極74Aと透明
電極55)と、液晶200を挟んで対向する共通電極5
6との間に印加する電圧により画素毎に液晶容量Clc
を駆動する。
の印加されるITO電極から成る共通電極56が形成さ
れている。そして、各画素電極(反射電極74Aと透明
電極55)と、液晶200を挟んで対向する共通電極5
6との間に印加する電圧により画素毎に液晶容量Clc
を駆動する。
【0033】以上の構成から、上記第1の実施形態の反
射型LCDでは、第1基板側にカラーフィルタ54Aを
配置させたことで、第1基板と第2基板との貼り合わせ
工程における合わせずれによる問題発生を抑止でき、高
精度な駆動が可能になる。
射型LCDでは、第1基板側にカラーフィルタ54Aを
配置させたことで、第1基板と第2基板との貼り合わせ
工程における合わせずれによる問題発生を抑止でき、高
精度な駆動が可能になる。
【0034】更には、前記カラーフィルタ54A上に、
前記TFT11と反射電極74Aとに共通接続された透
明電極55を配置させたことで、第2基板側に構成され
る共通電極56との間で確実に液晶容量Clcを構成で
きる。
前記TFT11と反射電極74Aとに共通接続された透
明電極55を配置させたことで、第2基板側に構成され
る共通電極56との間で確実に液晶容量Clcを構成で
きる。
【0035】(第2の実施形態)また、本発明の第2の
実施形態について図面を参照しながら説明する。尚、第
1の実施形態と同等の構成については同符号を付して説
明を簡略化する。
実施形態について図面を参照しながら説明する。尚、第
1の実施形態と同等の構成については同符号を付して説
明を簡略化する。
【0036】ここで、上記第2の実施形態の特徴は、第
1基板100側にカラーフィルタ54Aを配置する構成
は、第1の実施形態と同様であるが、本実施形態では、
前記TFT11と透明電極55とを反射電極74Bにコ
ンタクトすることなく接続したことである。
1基板100側にカラーフィルタ54Aを配置する構成
は、第1の実施形態と同様であるが、本実施形態では、
前記TFT11と透明電極55とを反射電極74Bにコ
ンタクトすることなく接続したことである。
【0037】即ち、図2(a)に示すようにカラーフィ
ルタ54Aの下の反射電極74Bは、行方向に接続さ
れ、所定電圧(Vcom電圧)を印加して一定の電圧に
固定させている。これにより、反射電極74Bは、透明
電極55との間で補助容量C1(=Csc)を構成して
いる。尚、反射電極74Bの下に、更にTFT11の活
性層と一体の(ソース領域64sに連なる)補助容量電
極64tを設け、補助容量C2としても良い。
ルタ54Aの下の反射電極74Bは、行方向に接続さ
れ、所定電圧(Vcom電圧)を印加して一定の電圧に
固定させている。これにより、反射電極74Bは、透明
電極55との間で補助容量C1(=Csc)を構成して
いる。尚、反射電極74Bの下に、更にTFT11の活
性層と一体の(ソース領域64sに連なる)補助容量電
極64tを設け、補助容量C2としても良い。
【0038】以上の構成から、上記第2の実施形態の反
射型LCDでは、反射電極全面を補助容量とすることが
できるので、画素サイズが小さくても全面を確実に液晶
容量を確保することができる。
射型LCDでは、反射電極全面を補助容量とすることが
できるので、画素サイズが小さくても全面を確実に液晶
容量を確保することができる。
【0039】ここで、図2(b)は、前記反射電極74
Bと前記透明電極55とをコンタクト接続した状態を示
す図であり、前記反射電極74Bと前記透明電極55の
外形寸法は略同等で、反射電極74Bに形成したコンタ
クトホール55Cを介して前記透明電極55のコンタク
ト部55BがTFT11(ソース領域64s)にコンタ
クト接続している。尚、本実施形態では、図2に示すよ
うにポリシリコン膜から成る補助容量Cscを構成する
第1電極80と第2電極84を省略しているが、図1と
同様に設置しても構わない。この場合、多層化を図るこ
とで、より容量を大きくとることができる。
Bと前記透明電極55とをコンタクト接続した状態を示
す図であり、前記反射電極74Bと前記透明電極55の
外形寸法は略同等で、反射電極74Bに形成したコンタ
クトホール55Cを介して前記透明電極55のコンタク
ト部55BがTFT11(ソース領域64s)にコンタ
クト接続している。尚、本実施形態では、図2に示すよ
うにポリシリコン膜から成る補助容量Cscを構成する
第1電極80と第2電極84を省略しているが、図1と
同様に設置しても構わない。この場合、多層化を図るこ
とで、より容量を大きくとることができる。
【0040】(第3の実施形態)更に、本発明の第3の
実施形態について図面を参照しながら説明する。尚、第
1の実施形態及び第2の実施形態と同等の構成について
は同符号を付して説明を簡略化する。
実施形態について図面を参照しながら説明する。尚、第
1の実施形態及び第2の実施形態と同等の構成について
は同符号を付して説明を簡略化する。
【0041】ここで、上記第3の実施形態の特徴は、図
3に示すように第1基板100側にカラーフィルタ54
Aを配置する構成は、第1の実施形態及び第2の実施形
態と同様であるが、本実施形態では、前記TFT11
(ソース領域64s)と反射電極74Cとをコンタクト
接続していることである。図4は、図3の等価回路であ
る。
3に示すように第1基板100側にカラーフィルタ54
Aを配置する構成は、第1の実施形態及び第2の実施形
態と同様であるが、本実施形態では、前記TFT11
(ソース領域64s)と反射電極74Cとをコンタクト
接続していることである。図4は、図3の等価回路であ
る。
【0042】即ち、図3に示すように前記カラーフィル
タ54Aの下の反射電極74CとTFT11とをコンタ
クト接続し、カラーフィルタ54A上の透明電極55
は、他の電極には接続されておらず電気的に浮遊させて
いる。そして、前記透明電極55と反射電極74Cとの
容量結合で透明電極55の電圧を変動させている。
タ54Aの下の反射電極74CとTFT11とをコンタ
クト接続し、カラーフィルタ54A上の透明電極55
は、他の電極には接続されておらず電気的に浮遊させて
いる。そして、前記透明電極55と反射電極74Cとの
容量結合で透明電極55の電圧を変動させている。
【0043】ここで、反射電極74Cと透明電極55と
の容量C3は、透明電極55と共通電極56との容量C
lcよりも十分に大きいことが望ましい。容量C3が小
さいと、透明電極55にかける電圧を増幅する必要が生
じる。例えば、前記容量C3が、液晶容量Clcの5倍
以上(5Clc≦C3)に設定されている場合には、通
常のLCDに用いる駆動ICをそのまま流用できる。
の容量C3は、透明電極55と共通電極56との容量C
lcよりも十分に大きいことが望ましい。容量C3が小
さいと、透明電極55にかける電圧を増幅する必要が生
じる。例えば、前記容量C3が、液晶容量Clcの5倍
以上(5Clc≦C3)に設定されている場合には、通
常のLCDに用いる駆動ICをそのまま流用できる。
【0044】また、前記容量C3が、液晶容量Clcの
10倍以上(10Clc≦C3)に設定されている場合
には、駆動ICの動作電圧を変えることなく流用できる
ため、更に使い勝手が良い。
10倍以上(10Clc≦C3)に設定されている場合
には、駆動ICの動作電圧を変えることなく流用できる
ため、更に使い勝手が良い。
【0045】尚、容量C3を大きくするために、カラー
フィルタ54に含まれる接着剤の濃度を高め、1μm以
下、更に好ましくは0.5μm以下とすると良い。ま
た、カラーフィルタ54の材質としてアクリル製ではな
く、より誘電率の高いゼラチン質の材料を用いることも
効果的である。
フィルタ54に含まれる接着剤の濃度を高め、1μm以
下、更に好ましくは0.5μm以下とすると良い。ま
た、カラーフィルタ54の材質としてアクリル製ではな
く、より誘電率の高いゼラチン質の材料を用いることも
効果的である。
【0046】以上の構成から、上記第3の実施形態の反
射型LCDでは、第1の実施形態及び第2の実施形態の
ようにカラーフィルタ54Aを貫通するコンタクトホー
ル(表示に寄与しない領域)が存在しないため、より高
開口率化が図れる。
射型LCDでは、第1の実施形態及び第2の実施形態の
ようにカラーフィルタ54Aを貫通するコンタクトホー
ル(表示に寄与しない領域)が存在しないため、より高
開口率化が図れる。
【0047】本実施形態では、反射電極74Cと透明電
極55との距離をできるだけ近づけると良い。そこで、
反射電極74C上の絶縁膜を省略し、反射電極74C上
に直接、カラーフィルタ54Aを配置すると良い。ま
た、このときのカラーフィルタは、表面の平坦性、絶縁
性からアクリル樹脂を用いることが望ましい。
極55との距離をできるだけ近づけると良い。そこで、
反射電極74C上の絶縁膜を省略し、反射電極74C上
に直接、カラーフィルタ54Aを配置すると良い。ま
た、このときのカラーフィルタは、表面の平坦性、絶縁
性からアクリル樹脂を用いることが望ましい。
【0048】
【発明の効果】本発明によれば、反射型LCDでは、第
1基板側にカラーフィルタを配置させたことで、第1基
板と第2基板との貼り合わせ工程における合わせずれに
よる問題発生を抑止でき、高精度な駆動が可能になる。
1基板側にカラーフィルタを配置させたことで、第1基
板と第2基板との貼り合わせ工程における合わせずれに
よる問題発生を抑止でき、高精度な駆動が可能になる。
【0049】更には、カラーフィルタ上に、TFTと反
射電極とに共通接続された透明電極を配置させたこと
で、第2基板側に構成される共通電極との間で確実に液
晶容量を構成することができる。
射電極とに共通接続された透明電極を配置させたこと
で、第2基板側に構成される共通電極との間で確実に液
晶容量を構成することができる。
【0050】そして、反射電極とTFTの活性層と一体
の補助容量電極との間で補助容量を形成するので、透明
電極よりも反射電極の方が第1電極に近いため、十分な
補助容量値を得ることができる。また、透明電極と反射
電極は接続されているため、当該透明電極の電位も保持
できる。
の補助容量電極との間で補助容量を形成するので、透明
電極よりも反射電極の方が第1電極に近いため、十分な
補助容量値を得ることができる。また、透明電極と反射
電極は接続されているため、当該透明電極の電位も保持
できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るアクティブマト
リクス型表示装置の構成を示す断面図である。
リクス型表示装置の構成を示す断面図である。
【図2】本発明の第2の実施形態に係るアクティブマト
リクス型表示装置の構成を示す断面図である。
リクス型表示装置の構成を示す断面図である。
【図3】本発明の第3の実施形態に係るアクティブマト
リクス型表示装置の構成を示す断面図である。
リクス型表示装置の構成を示す断面図である。
【図4】本発明の第3の実施形態に係るアクティブマト
リクス型液晶表示装置の1画素当たりの等価回路を示す
図である。
リクス型液晶表示装置の1画素当たりの等価回路を示す
図である。
【図5】従来のアクティブマトリクス型液晶表示装置の
1画素当たりの等価回路を示す図である。
1画素当たりの等価回路を示す図である。
【図6】従来のアクティブマトリクス型液晶表示装置に
おける画素領域の概略平面構造を示す図である。
おける画素領域の概略平面構造を示す図である。
【図7】図6のX−X線に沿った位置での液晶表示装置
の概略断面構造を示す図である。
の概略断面構造を示す図である。
11 薄膜トランジスタ(TFT)、54A カラーフ
ィルタ、55 透明電極、55A コンタクト部、55
B コンタクト部、56 共通電極、64t 補助容量
電極、74A 反射電極、74B 反射電極、74C
反射電極、100第1基板、200 液晶、500 第
2基板
ィルタ、55 透明電極、55A コンタクト部、55
B コンタクト部、56 共通電極、64t 補助容量
電極、74A 反射電極、74B 反射電極、74C
反射電極、100第1基板、200 液晶、500 第
2基板
フロントページの続き
(51)Int.Cl.7 識別記号 FI テーマコート゛(参考)
G09F 9/30 349 G09F 9/30 349B
9/35 9/35
Fターム(参考) 2H091 FA02Y FA14Y FD06 GA03
GA07 GA13 LA11 LA12
2H092 JA24 JB07 NA21 NA27 PA06
PA08 PA12
5C094 AA43 AA53 BA02 BA12 BA43
CA19 CA24 DA13 EA05 EA06
ED02 HA08
Claims (2)
- 【請求項1】 第1基板と第2基板との間に液晶を封入
し、各画素に薄膜トランジスタを備えるアクティブマト
リクス型表示装置において、 第1基板側に薄膜トランジスタと、 前記薄膜トランジスタ上を被覆する絶縁層を介して形成
される反射電極と、 前記反射電極上に形成されるカラーフィルタとを備えた
ことを特徴とするアクティブマトリクス型表示装置。 - 【請求項2】 前記カラーフィルタ上に、前記薄膜トラ
ンジスタと反射電極とに共通接続された透明電極を配置
したことを特徴とする請求項2に記載のアクティブマト
リクス型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001396729A JP2003195349A (ja) | 2001-12-27 | 2001-12-27 | アクティブマトリクス型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001396729A JP2003195349A (ja) | 2001-12-27 | 2001-12-27 | アクティブマトリクス型表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003195349A true JP2003195349A (ja) | 2003-07-09 |
Family
ID=27602732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001396729A Pending JP2003195349A (ja) | 2001-12-27 | 2001-12-27 | アクティブマトリクス型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003195349A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003255332A (ja) * | 2002-03-01 | 2003-09-10 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
US9448432B2 (en) | 2002-03-01 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09146124A (ja) * | 1995-09-19 | 1997-06-06 | Sony Corp | 反射型ゲストホスト液晶表示装置 |
JP2000147493A (ja) * | 1998-11-18 | 2000-05-26 | Nec Corp | 液晶表示装置及びその製造方法 |
JP2000162625A (ja) * | 1998-11-26 | 2000-06-16 | Sanyo Electric Co Ltd | カラー反射型液晶表示装置及びその製造方法 |
-
2001
- 2001-12-27 JP JP2001396729A patent/JP2003195349A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09146124A (ja) * | 1995-09-19 | 1997-06-06 | Sony Corp | 反射型ゲストホスト液晶表示装置 |
JP2000147493A (ja) * | 1998-11-18 | 2000-05-26 | Nec Corp | 液晶表示装置及びその製造方法 |
JP2000162625A (ja) * | 1998-11-26 | 2000-06-16 | Sanyo Electric Co Ltd | カラー反射型液晶表示装置及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003255332A (ja) * | 2002-03-01 | 2003-09-10 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
US7612849B2 (en) | 2002-03-01 | 2009-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US9057920B2 (en) | 2002-03-01 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US9448432B2 (en) | 2002-03-01 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6466281B1 (en) | Integrated black matrix/color filter structure for TFT-LCD | |
TW589499B (en) | Liquid crystal display device and a manufacturing method of the same | |
KR100533802B1 (ko) | 액정 패널용 기판, 액정 패널 및 이것을 사용한 전자기기및 액정 패널용 기판의 제조 방법 | |
JP3617458B2 (ja) | 表示装置用基板、液晶装置及び電子機器 | |
US7439939B2 (en) | Display device having multiple image display units | |
KR100741890B1 (ko) | 횡전계 방식의 액정표시장치 및 그의 제조방법 | |
JP4179344B2 (ja) | 液晶装置及び電子機器 | |
JP2001013520A (ja) | アクティブマトリックス型液晶表示装置 | |
JP2003344836A (ja) | 半透過反射型液晶装置、およびそれを用いた電子機器 | |
JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
KR20100029108A (ko) | 표시 장치용 기판 | |
JP2000330132A (ja) | アクティブマトリクス型表示装置 | |
JP2003091017A (ja) | カラー液晶表示装置 | |
US7570311B2 (en) | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device having particular capacitive elements | |
JPH11133463A (ja) | アクティブマトリクス型液晶表示装置及び電子機器 | |
US8017947B2 (en) | Thin film transistor array panel, display device including the same, and method thereof | |
KR100483095B1 (ko) | 액티브 매트릭스형 표시 장치 | |
US20040036827A1 (en) | Active matrix substrate, liquid crystal display panel of transflective type, and liquid crystal display device of transflective type | |
JPH11326953A (ja) | 液晶表示装置およびその作製方法 | |
JP2003316284A (ja) | 表示装置 | |
JP2005148740A (ja) | デュアルディスプレイの反射型液晶ディスプレイ | |
US6958743B2 (en) | Array substrate for liquid crystal display device having redundancy line and fabricating method thereof | |
JPH11337974A (ja) | 液晶表示装置およびその作製方法 | |
JP2003195350A (ja) | アクティブマトリクス型表示装置 | |
JP2003195349A (ja) | アクティブマトリクス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070528 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071030 |