JP2003179049A - 絶縁膜形成方法、半導体装置及びその製造方法 - Google Patents
絶縁膜形成方法、半導体装置及びその製造方法Info
- Publication number
- JP2003179049A JP2003179049A JP2001377201A JP2001377201A JP2003179049A JP 2003179049 A JP2003179049 A JP 2003179049A JP 2001377201 A JP2001377201 A JP 2001377201A JP 2001377201 A JP2001377201 A JP 2001377201A JP 2003179049 A JP2003179049 A JP 2003179049A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- metal
- forming
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 title claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 144
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 144
- 239000010703 silicon Substances 0.000 claims abstract description 144
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 127
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 127
- 229910052751 metal Inorganic materials 0.000 claims abstract description 106
- 239000002184 metal Substances 0.000 claims abstract description 106
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 36
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims abstract description 36
- 230000003647 oxidation Effects 0.000 claims description 72
- 238000007254 oxidation reaction Methods 0.000 claims description 72
- 239000012298 atmosphere Substances 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 230000005684 electric field Effects 0.000 claims description 7
- 230000001698 pyrogenic effect Effects 0.000 claims description 7
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 6
- 229910021480 group 4 element Inorganic materials 0.000 claims description 5
- 229910052768 actinide Inorganic materials 0.000 claims description 4
- 150000001255 actinides Chemical class 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052747 lanthanoid Inorganic materials 0.000 claims description 4
- 150000002602 lanthanoids Chemical group 0.000 claims description 4
- 229910052746 lanthanum Inorganic materials 0.000 claims description 4
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 110
- 239000010408 film Substances 0.000 description 381
- 229910052721 tungsten Inorganic materials 0.000 description 21
- 239000010937 tungsten Substances 0.000 description 21
- 238000010438 heat treatment Methods 0.000 description 15
- 229910044991 metal oxide Inorganic materials 0.000 description 15
- 150000004706 metal oxides Chemical class 0.000 description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 230000007547 defect Effects 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000000356 contaminant Substances 0.000 description 8
- 229910001873 dinitrogen Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- -1 tungsten nitride Chemical class 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000012528 membrane Substances 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000010406 interfacial reaction Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000005546 reactive sputtering Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- SDTMFDGELKWGFT-UHFFFAOYSA-N 2-methylpropan-2-olate Chemical compound CC(C)(C)[O-] SDTMFDGELKWGFT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Composite Materials (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 絶縁特性の優れた高信頼性を有するhigh-k膜
を実現する。 【解決手段】 シリコン基板１０上に金属ハフニウム層
１２を形成した後、シリコン基板１０の表面部及び金属
ハフニウム層１２を酸化することによって、high-k膜と
なるＨｆ含有シリコン酸化膜１４をシリコン基板１０の
表面部に形成する。
を実現する。 【解決手段】 シリコン基板１０上に金属ハフニウム層
１２を形成した後、シリコン基板１０の表面部及び金属
ハフニウム層１２を酸化することによって、high-k膜と
なるＨｆ含有シリコン酸化膜１４をシリコン基板１０の
表面部に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、金属ー絶縁物ー半
導体の３層構造を有する半導体装置及びその製造方法に
関し、特に、ゲート絶縁膜材料として高誘電率を有する
金属酸化物を用いた電界効果型トランジスタ及びその形
成方法に関する。
導体の３層構造を有する半導体装置及びその製造方法に
関し、特に、ゲート絶縁膜材料として高誘電率を有する
金属酸化物を用いた電界効果型トランジスタ及びその形
成方法に関する。
【０００２】
【従来の技術】従来、電界効果型トランジスタ（以下、
ＦＥＴと称する）として、金属ー絶縁物ー半導体の３層
構造を有するＭＯＳＦＥＴが用いられている。そして、
ＭＯＳＦＥＴの著しい微細化に伴って、従来のゲート酸
化膜の極薄化が加速的に進んでおり、ゲート酸化膜の膜
厚は２ｎｍ程度にまで到達しつつある。ところが、ゲー
ト酸化膜の物理膜厚が２ｎｍ程度よりも薄くなると、ゲ
ート酸化膜に対する電子の透過率が劇的に増加するた
め、ゲート電極とシリコン基板との間で過大なトンネル
リーク電流が流れてしまう結果、ＭＯＳＦＥＴのトラン
ジスタ動作自体が難しくなる。また、ゲート酸化膜の物
理膜厚が２ｎｍ程度よりも薄くなると、ゲート酸化膜の
膜厚の均一性を維持することも、もはや制御できなくな
る。これらの問題は、ＭＯＳＦＥＴの主目的であるオン
電流の増大がもはや期待できなくなることを意味する。
このような物性限界を打破すべく、ごく最近、ゲート絶
縁膜材料としてシリコン酸化膜よりも誘電率が高い絶縁
膜（高誘電率膜）を用いる試みが行なわれている。この
試みは、限界値（２ｎｍ程度）よりも大きな物理膜厚
と、より大きなゲート絶縁膜容量とを実現し、それによ
りリーク電流を極力抑えつつ大きなオン電流を得られる
ようにすることを目的としている。尚、高誘電率膜は一
般的に絶縁性の金属酸化物膜である。
ＦＥＴと称する）として、金属ー絶縁物ー半導体の３層
構造を有するＭＯＳＦＥＴが用いられている。そして、
ＭＯＳＦＥＴの著しい微細化に伴って、従来のゲート酸
化膜の極薄化が加速的に進んでおり、ゲート酸化膜の膜
厚は２ｎｍ程度にまで到達しつつある。ところが、ゲー
ト酸化膜の物理膜厚が２ｎｍ程度よりも薄くなると、ゲ
ート酸化膜に対する電子の透過率が劇的に増加するた
め、ゲート電極とシリコン基板との間で過大なトンネル
リーク電流が流れてしまう結果、ＭＯＳＦＥＴのトラン
ジスタ動作自体が難しくなる。また、ゲート酸化膜の物
理膜厚が２ｎｍ程度よりも薄くなると、ゲート酸化膜の
膜厚の均一性を維持することも、もはや制御できなくな
る。これらの問題は、ＭＯＳＦＥＴの主目的であるオン
電流の増大がもはや期待できなくなることを意味する。
このような物性限界を打破すべく、ごく最近、ゲート絶
縁膜材料としてシリコン酸化膜よりも誘電率が高い絶縁
膜（高誘電率膜）を用いる試みが行なわれている。この
試みは、限界値（２ｎｍ程度）よりも大きな物理膜厚
と、より大きなゲート絶縁膜容量とを実現し、それによ
りリーク電流を極力抑えつつ大きなオン電流を得られる
ようにすることを目的としている。尚、高誘電率膜は一
般的に絶縁性の金属酸化物膜である。
【０００３】以下、第１の従来例に係る半導体装置、具
体的には、高誘電率ゲート絶縁膜を用いたＭＯＳＦＥＴ
の一例について図面を参照しながら説明する。
体的には、高誘電率ゲート絶縁膜を用いたＭＯＳＦＥＴ
の一例について図面を参照しながら説明する。
【０００４】図４（ａ）〜（ｄ）は、第１の従来例に係
る半導体装置の製造方法の各工程を示すゲート部分の断
面図である。尚、ウェル形成、素子分離形成及び閾値制
御用イオン注入等の工程、並びにコンタクト形成及びそ
れ以降の工程に関する説明は省略する。
る半導体装置の製造方法の各工程を示すゲート部分の断
面図である。尚、ウェル形成、素子分離形成及び閾値制
御用イオン注入等の工程、並びにコンタクト形成及びそ
れ以降の工程に関する説明は省略する。
【０００５】まず、図４（ａ）に示すように、シリコン
基板５０を準備した後、図４（ｂ）に示すように、シリ
コン基板５０の上に、化学的気相成長法（以下、ＣＶＤ
法と称する）を用いてＨｆＯ2 膜５１を形成する。具体
的には、例えばＨｆ（ＯＣ（ＣＨ3）3）4 （以下、 Hf-
t-butoxideと称する）を原料として酸素ガス雰囲気中に
おいて５００℃の温度下でＣＶＤ法を実施することによ
り厚さ６ｎｍのＨｆＯ 2 膜５１を堆積する。このとき、
シリコン基板５０とＨｆＯ2 膜５１との間に、つまり、
シリコン基板５０におけるＨｆＯ2 膜５１との界面に、
ＣＶＤ法の実施に起因する界面反応により、ハフニウム
シリケート（ＨｆＳｉxＯy（但しｘ＋ｙ＝１、ｘ＞０、
ｙ＞０））層５２が必然的に形成される。上層のＨｆＯ
2 膜５１と下層のＨｆＳｉxＯy層５２との２層構造は高
誘電率ゲート絶縁膜となる。一般的に、ＨｆＯ2 膜５１
は多結晶層であり、ＨｆＳｉxＯy層５２は非晶質層であ
る。尚、ＣＶＤ法に代えて物理的気相成長法（以下、Ｐ
ＶＤ法と称する）を用いた場合、堆積時点のＨｆＯ2 膜
における多結晶化の程度はＣＶＤ法を用いた場合と比べ
てやや小さくなる。
基板５０を準備した後、図４（ｂ）に示すように、シリ
コン基板５０の上に、化学的気相成長法（以下、ＣＶＤ
法と称する）を用いてＨｆＯ2 膜５１を形成する。具体
的には、例えばＨｆ（ＯＣ（ＣＨ3）3）4 （以下、 Hf-
t-butoxideと称する）を原料として酸素ガス雰囲気中に
おいて５００℃の温度下でＣＶＤ法を実施することによ
り厚さ６ｎｍのＨｆＯ 2 膜５１を堆積する。このとき、
シリコン基板５０とＨｆＯ2 膜５１との間に、つまり、
シリコン基板５０におけるＨｆＯ2 膜５１との界面に、
ＣＶＤ法の実施に起因する界面反応により、ハフニウム
シリケート（ＨｆＳｉxＯy（但しｘ＋ｙ＝１、ｘ＞０、
ｙ＞０））層５２が必然的に形成される。上層のＨｆＯ
2 膜５１と下層のＨｆＳｉxＯy層５２との２層構造は高
誘電率ゲート絶縁膜となる。一般的に、ＨｆＯ2 膜５１
は多結晶層であり、ＨｆＳｉxＯy層５２は非晶質層であ
る。尚、ＣＶＤ法に代えて物理的気相成長法（以下、Ｐ
ＶＤ法と称する）を用いた場合、堆積時点のＨｆＯ2 膜
における多結晶化の程度はＣＶＤ法を用いた場合と比べ
てやや小さくなる。
【０００６】次に、窒素ガス雰囲気中において８００℃
の温度下でＨｆＯ2 膜５１に対して熱処理を３０秒間行
ない、それによりＨｆＯ2 膜５１の化学量論的組成比を
安定化させる。その後、図４（ｃ）に示すように、Ｈｆ
Ｏ2 膜５１の上に、ポリシリコン等の導電性材料よりな
る導電膜を堆積した後、該導電膜に対してドライエッチ
ングを行なって該導電膜をパターン化することによりゲ
ート電極５３を形成する。ここで、ＨｆＯ2 膜５１及び
ＨｆＳｉxＯy層５２のそれぞれにおけるゲート電極５３
の外側部分は除去される。
の温度下でＨｆＯ2 膜５１に対して熱処理を３０秒間行
ない、それによりＨｆＯ2 膜５１の化学量論的組成比を
安定化させる。その後、図４（ｃ）に示すように、Ｈｆ
Ｏ2 膜５１の上に、ポリシリコン等の導電性材料よりな
る導電膜を堆積した後、該導電膜に対してドライエッチ
ングを行なって該導電膜をパターン化することによりゲ
ート電極５３を形成する。ここで、ＨｆＯ2 膜５１及び
ＨｆＳｉxＯy層５２のそれぞれにおけるゲート電極５３
の外側部分は除去される。
【０００７】次に、図４（ｄ）に示すように、ゲート電
極５３の上を含むシリコン基板５０の上にシリコン酸化
膜を形成した後、該シリコン酸化膜に対してエッチバッ
クを行なって該シリコン酸化膜をゲート電極５３の側面
のみに残存させることによりサイドウォール５４を形成
する。その後、シリコン基板５０に対してイオン注入を
行なうことにより、シリコン基板５０におけるゲート電
極５３の両側に、不純物が高濃度で拡散したソース領域
５５及びドレイン領域５６を形成する。このとき、同時
に、ゲート電極５３の上部を構成するポリシリコン膜に
対してイオン注入を行なう。その後、窒素ガス雰囲気中
において９００℃の温度下でシリコン基板５０に対して
熱処理を行なうことにより、ゲート電極５３、ソース領
域５５及びドレイン領域５６のそれぞれに含まれる不純
物を活性化させる。尚、サイドウォール５４は、ゲート
電極５３の下側に残存するＨｆＯ2 膜５１及びＨｆＳｉ
xＯy 層５２のそれぞれの側部、つまりゲート絶縁膜の
側部に対してイオン注入が行なわれることを防止する。
極５３の上を含むシリコン基板５０の上にシリコン酸化
膜を形成した後、該シリコン酸化膜に対してエッチバッ
クを行なって該シリコン酸化膜をゲート電極５３の側面
のみに残存させることによりサイドウォール５４を形成
する。その後、シリコン基板５０に対してイオン注入を
行なうことにより、シリコン基板５０におけるゲート電
極５３の両側に、不純物が高濃度で拡散したソース領域
５５及びドレイン領域５６を形成する。このとき、同時
に、ゲート電極５３の上部を構成するポリシリコン膜に
対してイオン注入を行なう。その後、窒素ガス雰囲気中
において９００℃の温度下でシリコン基板５０に対して
熱処理を行なうことにより、ゲート電極５３、ソース領
域５５及びドレイン領域５６のそれぞれに含まれる不純
物を活性化させる。尚、サイドウォール５４は、ゲート
電極５３の下側に残存するＨｆＯ2 膜５１及びＨｆＳｉ
xＯy 層５２のそれぞれの側部、つまりゲート絶縁膜の
側部に対してイオン注入が行なわれることを防止する。
【０００８】以上のように形成されたＭＯＳＦＥＴにお
いては、ゲート電極５３に印加される電圧（以下、ゲー
ト電圧と称する）の大小によって、シリコン基板５０に
おけるゲート電極５３の直下にチャネル５７が形成され
たりされなかったりすることによりトランジスタのオン
／オフが実現される。また、トランジスタのオン時にチ
ャネル５７に流れるオン電流の大きさＩdmaxは次式のよ
うに表現される。
いては、ゲート電極５３に印加される電圧（以下、ゲー
ト電圧と称する）の大小によって、シリコン基板５０に
おけるゲート電極５３の直下にチャネル５７が形成され
たりされなかったりすることによりトランジスタのオン
／オフが実現される。また、トランジスタのオン時にチ
ャネル５７に流れるオン電流の大きさＩdmaxは次式のよ
うに表現される。
【０００９】Ｉdmax＝（１／２）・μ・（Ｗ／Ｌ）・Ｃ
ox・（ＶgーＶth）2 ここで、μはチャネルとなる反転層におけるキャリアの
移動度、Ｗはトランジスタのゲート幅、Ｌはトランジス
タのゲート長さ、Ｃoxはゲート絶縁膜の容量（以下、ゲ
ート容量と称する）、Ｖg はゲート電圧、Ｖthは閾値電
圧である。
ox・（ＶgーＶth）2 ここで、μはチャネルとなる反転層におけるキャリアの
移動度、Ｗはトランジスタのゲート幅、Ｌはトランジス
タのゲート長さ、Ｃoxはゲート絶縁膜の容量（以下、ゲ
ート容量と称する）、Ｖg はゲート電圧、Ｖthは閾値電
圧である。
【００１０】上記の関係式から、より大きなオン電流を
得るためには、μ、Ｗ、Ｃox若しくは（ＶgーＶth） を
増大させるか、又はＬを縮小させることが重要であるこ
とがわかる。ここで、Ｃoxを増大させるためには、ゲー
ト絶縁膜の比誘電率εr を増大させるか、又はゲート絶
縁膜の物理膜厚Ｔoxを減少させることが必要である。す
なわち、以上に述べた要因のうちゲート絶縁膜に関わる
要因は、μの向上、比誘電率εr の増大、及びゲート絶
縁膜の物理膜厚Ｔoxの縮小である。そこで、従来、オン
電流向上を目指して、ゲート酸化膜とシリコン基板との
界面の平坦化によるμの向上、又はゲート酸化膜の物理
膜厚（酸化膜厚）Ｔoxの極薄化等が試みられてきた。と
ころが、前述のように、ゲート酸化膜の極薄化も２ｎｍ
程度以下になると限界となるため、最近では比誘電率ε
r （以下、ｋと表記することもある）の増大を目指すべ
く、ゲート絶縁膜材料として高誘電率（high-k）膜の導
入が本格的に検討されるようになってきた。このような
high-k膜の形成にあたっては、原子層成長法（ＡＬＤ
（atomic layer deposition ）法）を含むＣＶＤ法の利
用、又はスパッタリング若しくは蒸着によるＰＶＤ法の
利用が一般的である。
得るためには、μ、Ｗ、Ｃox若しくは（ＶgーＶth） を
増大させるか、又はＬを縮小させることが重要であるこ
とがわかる。ここで、Ｃoxを増大させるためには、ゲー
ト絶縁膜の比誘電率εr を増大させるか、又はゲート絶
縁膜の物理膜厚Ｔoxを減少させることが必要である。す
なわち、以上に述べた要因のうちゲート絶縁膜に関わる
要因は、μの向上、比誘電率εr の増大、及びゲート絶
縁膜の物理膜厚Ｔoxの縮小である。そこで、従来、オン
電流向上を目指して、ゲート酸化膜とシリコン基板との
界面の平坦化によるμの向上、又はゲート酸化膜の物理
膜厚（酸化膜厚）Ｔoxの極薄化等が試みられてきた。と
ころが、前述のように、ゲート酸化膜の極薄化も２ｎｍ
程度以下になると限界となるため、最近では比誘電率ε
r （以下、ｋと表記することもある）の増大を目指すべ
く、ゲート絶縁膜材料として高誘電率（high-k）膜の導
入が本格的に検討されるようになってきた。このような
high-k膜の形成にあたっては、原子層成長法（ＡＬＤ
（atomic layer deposition ）法）を含むＣＶＤ法の利
用、又はスパッタリング若しくは蒸着によるＰＶＤ法の
利用が一般的である。
【００１１】ところで、前述の第１の従来例（図４
（ａ）〜（ｄ）参照）においては、high-k膜であるＨｆ
Ｏ2 膜５１の形成時に、界面反応層であるＨｆＳｉxＯy
層５２が成長してしまうため、ゲート絶縁膜全体として
の酸化膜換算膜厚（以下、ＥＯＴと称する）が増大して
しまう。それに対して、真空一貫再酸化によって、界面
反応層の付随的な成長を抑制し、それによりシリコン基
板とhigh-k膜との界面における組成分布の変化を急峻に
する方法（以下、第２の従来例と称する）が提案されて
いる（渡辺平司、第48回応用物理学関係連合講演会 講
演予稿集 30p-YF-10、p.859、2001.3 ）。具体的には、
第２の従来例においては、シリコンウェハ上に厚さ０．
６ｎｍのケミカルオキサイドを形成した後、電子ビーム
蒸着によりジルコニウム（Ｚｒ）薄膜を堆積し、その
後、超高真空状態（１．３３×１０ー2Ｐａ程度）に減圧
された酸素雰囲気中でシリコンウェハに対して酸化処理
を行なってＺｒＯ2／ＳｉＯ2／Ｓｉ積層構造を作製す
る。
（ａ）〜（ｄ）参照）においては、high-k膜であるＨｆ
Ｏ2 膜５１の形成時に、界面反応層であるＨｆＳｉxＯy
層５２が成長してしまうため、ゲート絶縁膜全体として
の酸化膜換算膜厚（以下、ＥＯＴと称する）が増大して
しまう。それに対して、真空一貫再酸化によって、界面
反応層の付随的な成長を抑制し、それによりシリコン基
板とhigh-k膜との界面における組成分布の変化を急峻に
する方法（以下、第２の従来例と称する）が提案されて
いる（渡辺平司、第48回応用物理学関係連合講演会 講
演予稿集 30p-YF-10、p.859、2001.3 ）。具体的には、
第２の従来例においては、シリコンウェハ上に厚さ０．
６ｎｍのケミカルオキサイドを形成した後、電子ビーム
蒸着によりジルコニウム（Ｚｒ）薄膜を堆積し、その
後、超高真空状態（１．３３×１０ー2Ｐａ程度）に減圧
された酸素雰囲気中でシリコンウェハに対して酸化処理
を行なってＺｒＯ2／ＳｉＯ2／Ｓｉ積層構造を作製す
る。
【００１２】
【発明が解決しようとする課題】しかしながら、第１及
び第２の従来例においては、同じ物理膜厚のゲート酸化
膜（熱酸化膜）と比べた場合には言うまでもなく、同じ
電気的膜厚の熱酸化膜（つまり同じゲート容量を有する
物理膜厚のより薄い熱酸化膜）と比べた場合にも、信頼
性寿命が短かったり又は絶縁特性が悪かったりする場合
が多い。
び第２の従来例においては、同じ物理膜厚のゲート酸化
膜（熱酸化膜）と比べた場合には言うまでもなく、同じ
電気的膜厚の熱酸化膜（つまり同じゲート容量を有する
物理膜厚のより薄い熱酸化膜）と比べた場合にも、信頼
性寿命が短かったり又は絶縁特性が悪かったりする場合
が多い。
【００１３】また、第１の従来例においては、シリコン
基板と熱酸化膜との界面（以下、Ｓｉ／ＳｉＯ2 界面と
称する）と比べて、シリコン基板とhigh-k膜との界面
（以下、Ｓｉ／high-k界面と称する）の特性が劣化しや
すく、Ｓｉ／high-k界面に界面準位が多量に発生するこ
とが知られている。一方、熱酸化膜においては、熱酸化
時の体積膨張に伴ってＳｉ／ＳｉＯ2 界面に歪みが発生
する。この歪みは構造欠陥を誘発する結果、キャリアの
トラップサイトとして作用する界面準位が生じるので、
ＭＯＳＦＥＴの特性にさまざまな悪影響、例えばゲート
酸化膜の絶縁破壊又はチャネル中のキャリア移動度劣化
等をもたらす。但し、このようなゲート酸化膜に起因す
るトランジスタ特性劣化の程度は、high-kゲート絶縁膜
に起因するトランジスタ特性劣化の程度と比べて深刻な
程度ではないため、現在まで、ゲート絶縁膜として熱酸
化膜が永らく用いられ続けてきた。
基板と熱酸化膜との界面（以下、Ｓｉ／ＳｉＯ2 界面と
称する）と比べて、シリコン基板とhigh-k膜との界面
（以下、Ｓｉ／high-k界面と称する）の特性が劣化しや
すく、Ｓｉ／high-k界面に界面準位が多量に発生するこ
とが知られている。一方、熱酸化膜においては、熱酸化
時の体積膨張に伴ってＳｉ／ＳｉＯ2 界面に歪みが発生
する。この歪みは構造欠陥を誘発する結果、キャリアの
トラップサイトとして作用する界面準位が生じるので、
ＭＯＳＦＥＴの特性にさまざまな悪影響、例えばゲート
酸化膜の絶縁破壊又はチャネル中のキャリア移動度劣化
等をもたらす。但し、このようなゲート酸化膜に起因す
るトランジスタ特性劣化の程度は、high-kゲート絶縁膜
に起因するトランジスタ特性劣化の程度と比べて深刻な
程度ではないため、現在まで、ゲート絶縁膜として熱酸
化膜が永らく用いられ続けてきた。
【００１４】さらに、第１の従来例においては、Ｓｉ／
ＳｉＯ2 界面と比べてＳｉ／high-k界面における界面準
位が多いことに加えて、熱酸化膜と比べてhigh-k膜中の
固定電荷が多いために、チャネル中のキャリアの散乱が
増大して移動度特性が劣化する。
ＳｉＯ2 界面と比べてＳｉ／high-k界面における界面準
位が多いことに加えて、熱酸化膜と比べてhigh-k膜中の
固定電荷が多いために、チャネル中のキャリアの散乱が
増大して移動度特性が劣化する。
【００１５】すなわち、Ｓｉ／ＳｉＯ2 界面特性を有し
且つＥＯＴの小さいゲート絶縁膜が望まれる。ところ
が、第２の従来例のように、シリコン基板上の下地酸化
膜（ケミカルオキサイド）の上にhigh-k膜を堆積した場
合、Ｓｉ／high-k界面に予期せぬ界面準位が発生する結
果、該界面準位を介してのリーク電流の増大を招くこと
がある。
且つＥＯＴの小さいゲート絶縁膜が望まれる。ところ
が、第２の従来例のように、シリコン基板上の下地酸化
膜（ケミカルオキサイド）の上にhigh-k膜を堆積した場
合、Ｓｉ／high-k界面に予期せぬ界面準位が発生する結
果、該界面準位を介してのリーク電流の増大を招くこと
がある。
【００１６】前記に鑑み、本発明は、絶縁特性及び移動
度特性の優れた高信頼性を有するhigh-k膜を実現するこ
とを目的とする。
度特性の優れた高信頼性を有するhigh-k膜を実現するこ
とを目的とする。
【００１７】
【課題を解決するための手段】前記の目的を達成するた
めに、本件発明者は、第１及び第２の従来例において信
頼性寿命が短かくなったり又は絶縁特性が悪化したりす
る原因について詳しく検討した結果、次のような知見を
得た。
めに、本件発明者は、第１及び第２の従来例において信
頼性寿命が短かくなったり又は絶縁特性が悪化したりす
る原因について詳しく検討した結果、次のような知見を
得た。
【００１８】すなわち、high-k膜は熱酸化膜と比べて非
晶質性が不完全である（具体的には多結晶化されやす
い）と共に導電性欠陥の生成率が高い。その結果、high
-k膜に電圧を印加すると、high-k膜中で生成された導電
性欠陥同士がhigh-k膜の結晶粒界（多結晶粒界）を介し
て容易につながる。このため、同じ電気的膜厚の熱酸化
膜に電圧を印加した場合（この場合の物理膜厚はhigh-k
膜の方が大きい）と比べても、high-k膜においてリーク
電流経路（リークパス）が形成されやすくなるという現
象が生じると考えられる。或いは、high-k膜の多結晶粒
界におけるミッドギャップ（バンドギャップの中央）付
近に存在する多大な不純物準位を介してリークパスつま
りリーク電流が生じやすくなることも考えられる。
晶質性が不完全である（具体的には多結晶化されやす
い）と共に導電性欠陥の生成率が高い。その結果、high
-k膜に電圧を印加すると、high-k膜中で生成された導電
性欠陥同士がhigh-k膜の結晶粒界（多結晶粒界）を介し
て容易につながる。このため、同じ電気的膜厚の熱酸化
膜に電圧を印加した場合（この場合の物理膜厚はhigh-k
膜の方が大きい）と比べても、high-k膜においてリーク
電流経路（リークパス）が形成されやすくなるという現
象が生じると考えられる。或いは、high-k膜の多結晶粒
界におけるミッドギャップ（バンドギャップの中央）付
近に存在する多大な不純物準位を介してリークパスつま
りリーク電流が生じやすくなることも考えられる。
【００１９】また、従来の非晶質high-k膜は耐熱性に問
題がある。すなわち、high-kゲート絶縁膜の実用化にあ
たっては、従来の低温下での非晶質high-k膜の形成後
に、活性化熱処理等の種々の熱処理を行なう必要がある
一方、これらの熱処理によりhigh-k膜の非晶質構造は破
壊されて多結晶化してしまう。その結果、堆積直後の非
晶質high-k膜によってリーク電流を熱酸化膜と比べて大
幅に抑制できたとしても、その後の高温熱処理を経て多
結晶化されたhigh-k膜によっては、前述のように、リー
ク電流の増加を引き続き抑制することができない。すな
わち、high-k膜がゲート絶縁膜として機能できなくな
る。
題がある。すなわち、high-kゲート絶縁膜の実用化にあ
たっては、従来の低温下での非晶質high-k膜の形成後
に、活性化熱処理等の種々の熱処理を行なう必要がある
一方、これらの熱処理によりhigh-k膜の非晶質構造は破
壊されて多結晶化してしまう。その結果、堆積直後の非
晶質high-k膜によってリーク電流を熱酸化膜と比べて大
幅に抑制できたとしても、その後の高温熱処理を経て多
結晶化されたhigh-k膜によっては、前述のように、リー
ク電流の増加を引き続き抑制することができない。すな
わち、high-k膜がゲート絶縁膜として機能できなくな
る。
【００２０】本件発明者は、以上に述べてきたような理
由によってhigh-kゲート絶縁膜の実用化が阻まれてきた
ことを考慮して、以下に述べる発明を想到した。
由によってhigh-kゲート絶縁膜の実用化が阻まれてきた
ことを考慮して、以下に述べる発明を想到した。
【００２１】具体的には、本発明に係る絶縁膜形成方法
は、シリコン層の上に、一の金属を含む金属膜を形成す
る工程と、シリコン層の表面部と共に金属膜を酸化する
ことによって、一の金属を含むシリコン酸化膜を形成す
る工程とを備えている。
は、シリコン層の上に、一の金属を含む金属膜を形成す
る工程と、シリコン層の表面部と共に金属膜を酸化する
ことによって、一の金属を含むシリコン酸化膜を形成す
る工程とを備えている。
【００２２】本発明の絶縁膜形成方法によると、シリコ
ン層上の金属膜をシリコン層表面部と共に酸化して、金
属膜を構成する一の金属を含むシリコン酸化膜をシリコ
ン層表面部に形成する。このように形成された金属含有
シリコン酸化膜は、熱酸化膜と同等の非晶質性を有する
ため、結晶粒界に起因するリークパスを生じにくいの
で、リーク電流を大幅に低減できる。また、金属含有シ
リコン酸化膜は熱酸化膜に近い組成を有するため、耐熱
性に優れたhigh-k膜となる。さらに、酸化前のシリコン
層表面に対して酸化が下方に進行するため、金属含有シ
リコン酸化膜とシリコン層との界面は、熱酸化膜とシリ
コン層との界面と同等の、トラップ準位が少なく且つチ
ャネル中のキャリアの散乱が少ない優れた界面特性を有
する。このため、熱酸化膜の薄膜化限界を超える極薄の
電気的膜厚を達成しつつ、絶縁特性及び移動度特性の優
れた高信頼性を有するゲート絶縁膜や容量絶縁膜を実現
できる。従って、本発明の金属含有シリコン酸化膜を例
えばゲート絶縁膜として用いた場合、トランジスタのオ
ン電流を劣化させることなく、ゲートリーク電流を抑制
して消費電力を低減できるので、待機電力の極めて小さ
い高速トランジスタの製造が可能になる。
ン層上の金属膜をシリコン層表面部と共に酸化して、金
属膜を構成する一の金属を含むシリコン酸化膜をシリコ
ン層表面部に形成する。このように形成された金属含有
シリコン酸化膜は、熱酸化膜と同等の非晶質性を有する
ため、結晶粒界に起因するリークパスを生じにくいの
で、リーク電流を大幅に低減できる。また、金属含有シ
リコン酸化膜は熱酸化膜に近い組成を有するため、耐熱
性に優れたhigh-k膜となる。さらに、酸化前のシリコン
層表面に対して酸化が下方に進行するため、金属含有シ
リコン酸化膜とシリコン層との界面は、熱酸化膜とシリ
コン層との界面と同等の、トラップ準位が少なく且つチ
ャネル中のキャリアの散乱が少ない優れた界面特性を有
する。このため、熱酸化膜の薄膜化限界を超える極薄の
電気的膜厚を達成しつつ、絶縁特性及び移動度特性の優
れた高信頼性を有するゲート絶縁膜や容量絶縁膜を実現
できる。従って、本発明の金属含有シリコン酸化膜を例
えばゲート絶縁膜として用いた場合、トランジスタのオ
ン電流を劣化させることなく、ゲートリーク電流を抑制
して消費電力を低減できるので、待機電力の極めて小さ
い高速トランジスタの製造が可能になる。
【００２３】本発明の絶縁膜形成方法において、シリコ
ン酸化膜を形成する工程は、シリコン層の表面部及び金
属膜に対して熱酸化を行なう工程を含むことが好まし
い。
ン酸化膜を形成する工程は、シリコン層の表面部及び金
属膜に対して熱酸化を行なう工程を含むことが好まし
い。
【００２４】このようにすると、金属含有シリコン酸化
膜を簡単且つ確実に形成できる。また、金属含有シリコ
ン酸化膜の非晶質性が熱酸化膜と同様に高温でも保持さ
れる結果、金属含有シリコン酸化膜の耐熱性が向上す
る。
膜を簡単且つ確実に形成できる。また、金属含有シリコ
ン酸化膜の非晶質性が熱酸化膜と同様に高温でも保持さ
れる結果、金属含有シリコン酸化膜の耐熱性が向上す
る。
【００２５】金属膜に対して熱酸化を行なう場合、熱酸
化は急速加熱酸化であることが好ましい。具体的には、
急速加熱酸化がパイロジェニック雰囲気中で行なわれる
と、金属含有シリコン酸化膜とシリコン層との間に生じ
る界面準位をより一層低減できると共に金属含有シリコ
ン酸化膜の組成がより一層安定する。また、急速加熱酸
化が赤外線を用いて行なわれると、金属含有シリコン酸
化膜を極めて薄く形成できる。
化は急速加熱酸化であることが好ましい。具体的には、
急速加熱酸化がパイロジェニック雰囲気中で行なわれる
と、金属含有シリコン酸化膜とシリコン層との間に生じ
る界面準位をより一層低減できると共に金属含有シリコ
ン酸化膜の組成がより一層安定する。また、急速加熱酸
化が赤外線を用いて行なわれると、金属含有シリコン酸
化膜を極めて薄く形成できる。
【００２６】本発明の絶縁膜形成方法において、シリコ
ン酸化膜を形成する工程は、シリコン層の表面部及び金
属膜に対してプラズマ酸化を行なう工程を含むことが好
ましい。
ン酸化膜を形成する工程は、シリコン層の表面部及び金
属膜に対してプラズマ酸化を行なう工程を含むことが好
ましい。
【００２７】このようにすると、従来の熱酸化膜と比べ
て金属含有シリコン酸化膜をより低温で形成できる。ま
た、この場合、プラズマ酸化が酸素ラジカル又はオゾン
を用いて行なわれると、金属含有シリコン酸化膜とシリ
コン層との界面を平坦化できるため、金属含有シリコン
酸化膜を例えばゲート絶縁膜として用いた場合、トラン
ジスタのキャリア移動度が向上する。
て金属含有シリコン酸化膜をより低温で形成できる。ま
た、この場合、プラズマ酸化が酸素ラジカル又はオゾン
を用いて行なわれると、金属含有シリコン酸化膜とシリ
コン層との界面を平坦化できるため、金属含有シリコン
酸化膜を例えばゲート絶縁膜として用いた場合、トラン
ジスタのキャリア移動度が向上する。
【００２８】本発明の絶縁膜形成方法において、シリコ
ン酸化膜を形成する工程は、シリコン層の表面部及び金
属膜に対して電界支援酸化を行なう工程を含むことが好
ましい。
ン酸化膜を形成する工程は、シリコン層の表面部及び金
属膜に対して電界支援酸化を行なう工程を含むことが好
ましい。
【００２９】このようにすると、例えばマルチオキサイ
ドの形成時に、高速性が要求される回路部分と対応する
金属膜（及びその下側のシリコン層表面部）のみを選択
的に酸化してhigh-k膜を形成できる。以下、その理由
を、シリコン基板上に酸化膜を形成する場合を例として
説明する。すなわち、電界支援酸化においては、例えば
大気中でシリコン基板上に導電性探針を数ｎｍにまで近
づけて両者に電圧を印加することにより、陽極酸化が生
じてシリコン基板表面に良質の酸化膜が形成される。こ
のとき、例えば走査型プローブ顕微鏡を用いて導電性探
針による直描を行なうことにより、シリコン基板上の任
意の場所に酸化膜を選択的に形成することができる。
ドの形成時に、高速性が要求される回路部分と対応する
金属膜（及びその下側のシリコン層表面部）のみを選択
的に酸化してhigh-k膜を形成できる。以下、その理由
を、シリコン基板上に酸化膜を形成する場合を例として
説明する。すなわち、電界支援酸化においては、例えば
大気中でシリコン基板上に導電性探針を数ｎｍにまで近
づけて両者に電圧を印加することにより、陽極酸化が生
じてシリコン基板表面に良質の酸化膜が形成される。こ
のとき、例えば走査型プローブ顕微鏡を用いて導電性探
針による直描を行なうことにより、シリコン基板上の任
意の場所に酸化膜を選択的に形成することができる。
【００３０】本発明の絶縁膜形成方法において、一の金
属は、ランタノイド、アクチノイド若しくはアルミニウ
ム等の３族元素、又は、ハフニウム若しくはジルコニウ
ム等の４族元素を含むことが好ましい。
属は、ランタノイド、アクチノイド若しくはアルミニウ
ム等の３族元素、又は、ハフニウム若しくはジルコニウ
ム等の４族元素を含むことが好ましい。
【００３１】このようにすると、金属含有シリコン酸化
膜の誘電率を確実に高くすることができる。
膜の誘電率を確実に高くすることができる。
【００３２】本発明に係る半導体装置の製造方法は、シ
リコン層の上に、一の金属を含む金属膜を形成する工程
と、シリコン層の表面部と共に金属膜を酸化することに
よって、一の金属を含むシリコン酸化膜を形成する工程
と、シリコン酸化膜の上に電極を形成する工程とを備え
ている。
リコン層の上に、一の金属を含む金属膜を形成する工程
と、シリコン層の表面部と共に金属膜を酸化することに
よって、一の金属を含むシリコン酸化膜を形成する工程
と、シリコン酸化膜の上に電極を形成する工程とを備え
ている。
【００３３】すなわち、本発明の半導体装置の製造方法
は、本発明の金属含有シリコン酸化膜をゲート絶縁膜又
は容量絶縁膜として用いた半導体装置の製造方法である
ので、本発明の絶縁膜形成方法と同様の効果が得られ
る。
は、本発明の金属含有シリコン酸化膜をゲート絶縁膜又
は容量絶縁膜として用いた半導体装置の製造方法である
ので、本発明の絶縁膜形成方法と同様の効果が得られ
る。
【００３４】本発明の半導体装置の製造方法において、
電極は金属材料よりなることが好ましい。
電極は金属材料よりなることが好ましい。
【００３５】このようにすると、電圧印加時に電極内部
に空乏層が生じることがないので、ポリシリコン電極を
用いた場合と比べて実効的な酸化膜換算膜厚を空乏層の
厚さだけ薄くできる。
に空乏層が生じることがないので、ポリシリコン電極を
用いた場合と比べて実効的な酸化膜換算膜厚を空乏層の
厚さだけ薄くできる。
【００３６】本発明に係る半導体装置は、シリコン層の
上に形成されており、ゲート絶縁膜又は容量絶縁膜とな
るシリコン酸化膜と、シリコン酸化膜の上に形成された
電極とを備え、シリコン酸化膜は、ハフニウム、ジルコ
ニウム又はランタンを含む。
上に形成されており、ゲート絶縁膜又は容量絶縁膜とな
るシリコン酸化膜と、シリコン酸化膜の上に形成された
電極とを備え、シリコン酸化膜は、ハフニウム、ジルコ
ニウム又はランタンを含む。
【００３７】すなわち、本発明の半導体装置は、本発明
の金属含有シリコン酸化膜をゲート絶縁膜又は容量絶縁
膜として用いた半導体装置であるので、本発明の絶縁膜
形成方法と同様の効果が得られる。
の金属含有シリコン酸化膜をゲート絶縁膜又は容量絶縁
膜として用いた半導体装置であるので、本発明の絶縁膜
形成方法と同様の効果が得られる。
【００３８】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置及びその製造方法に
ついて、金属ー絶縁物ー半導体の３層構造の絶縁物とし
て金属酸化物を用いたＭＯＳＦＥＴを例として図面を参
照しながら説明する。
の第１の実施形態に係る半導体装置及びその製造方法に
ついて、金属ー絶縁物ー半導体の３層構造の絶縁物とし
て金属酸化物を用いたＭＯＳＦＥＴを例として図面を参
照しながら説明する。
【００３９】図１（ａ）〜（ｄ）は本発明の第１の実施
形態に係る半導体装置の製造方法の各工程を示す断面図
である。尚、ウェル形成、素子分離形成及び閾値制御用
イオン注入等の工程、並びにコンタクト形成及びそれ以
降の工程に関する説明は省略する。
形態に係る半導体装置の製造方法の各工程を示す断面図
である。尚、ウェル形成、素子分離形成及び閾値制御用
イオン注入等の工程、並びにコンタクト形成及びそれ以
降の工程に関する説明は省略する。
【００４０】まず、図１（ａ）に示すように、シリコン
基板１０の（００１）表面に対して、例えば酸化前処理
等のウェット処理を行なう。具体的には、シリコン基板
１０に対して、温水洗浄、過酸化水素水を混入したバッ
ファードフッ酸による洗浄、又は過酸化水素水濃度を増
加させた改良ＳＣ−１溶液による洗浄と、希釈フッ酸に
よる化学酸化膜除去処理とを繰り返し行なう。これによ
り、シリコン基板１０の（００１）表面が清浄化され
る。但し、ウェット処理の終了時点で、シリコン基板１
０の（００１）清浄表面に、極微量の炭素又は水分等の
表面汚染物質１１が残存する。
基板１０の（００１）表面に対して、例えば酸化前処理
等のウェット処理を行なう。具体的には、シリコン基板
１０に対して、温水洗浄、過酸化水素水を混入したバッ
ファードフッ酸による洗浄、又は過酸化水素水濃度を増
加させた改良ＳＣ−１溶液による洗浄と、希釈フッ酸に
よる化学酸化膜除去処理とを繰り返し行なう。これによ
り、シリコン基板１０の（００１）表面が清浄化され
る。但し、ウェット処理の終了時点で、シリコン基板１
０の（００１）清浄表面に、極微量の炭素又は水分等の
表面汚染物質１１が残存する。
【００４１】次に、図１（ｂ）に示すように、シリコン
基板１０の（００１）清浄表面の上に金属薄膜、具体的
には金属ハフニウム（Ｈｆ）層１２をＰＶＤ法により形
成する。具体的には、反応性スパッタリング装置（図示
省略）における、金属ハフニウムよりなるターゲットを
備えたチャンバー内にシリコン基板１０を搬入すると共
に該チャンバー内を圧力４００Ｐａのアルゴン雰囲気に
設定して出力１００Ｗで１０秒間放電を行なうことによ
り、厚さ１．２ｎｍ程度の金属ハフニウム層１２を形成
する。このとき、シリコン基板１０の表面に、つまり金
属ハフニウム層１２の下側に、スパッタに起因するミキ
シング層（図示省略）が形成されたり又はスパッタダメ
ージによって欠陥１３が生じたりする。
基板１０の（００１）清浄表面の上に金属薄膜、具体的
には金属ハフニウム（Ｈｆ）層１２をＰＶＤ法により形
成する。具体的には、反応性スパッタリング装置（図示
省略）における、金属ハフニウムよりなるターゲットを
備えたチャンバー内にシリコン基板１０を搬入すると共
に該チャンバー内を圧力４００Ｐａのアルゴン雰囲気に
設定して出力１００Ｗで１０秒間放電を行なうことによ
り、厚さ１．２ｎｍ程度の金属ハフニウム層１２を形成
する。このとき、シリコン基板１０の表面に、つまり金
属ハフニウム層１２の下側に、スパッタに起因するミキ
シング層（図示省略）が形成されたり又はスパッタダメ
ージによって欠陥１３が生じたりする。
【００４２】次に、図１（ｃ）に示すように、金属ハフ
ニウム層１２及びシリコン基板１０の表面部に対して熱
酸化、例えば急速加熱酸化を行なうことによって、ゲー
ト絶縁膜となるＨｆ含有シリコン酸化膜１４をシリコン
基板１０の表面部に形成する。これにより、表面汚染物
質１１及び欠陥１３はＨｆ含有シリコン酸化膜１４中に
取り込まれる。具体的には、金属ハフニウム層１２が形
成されたシリコン基板１０をチャンバー内に搬入した
後、該チャンバー内を、水素ガスと酸素ガスとがそれぞ
れ２体積％及び９８体積％ずつ混入された圧力１３３０
Ｐａ程度のパイロジェニック雰囲気の定常状態に保持す
る。その後、該チャンバー内においてランプを用いた１
０００℃程度の赤外線瞬時加熱処理を金属ハフニウム層
１２及びシリコン基板１０の表面部に対して３０秒間程
度行なうことにより、厚さ４ｎｍ程度のＨｆ含有シリコ
ン酸化膜１４を形成する。
ニウム層１２及びシリコン基板１０の表面部に対して熱
酸化、例えば急速加熱酸化を行なうことによって、ゲー
ト絶縁膜となるＨｆ含有シリコン酸化膜１４をシリコン
基板１０の表面部に形成する。これにより、表面汚染物
質１１及び欠陥１３はＨｆ含有シリコン酸化膜１４中に
取り込まれる。具体的には、金属ハフニウム層１２が形
成されたシリコン基板１０をチャンバー内に搬入した
後、該チャンバー内を、水素ガスと酸素ガスとがそれぞ
れ２体積％及び９８体積％ずつ混入された圧力１３３０
Ｐａ程度のパイロジェニック雰囲気の定常状態に保持す
る。その後、該チャンバー内においてランプを用いた１
０００℃程度の赤外線瞬時加熱処理を金属ハフニウム層
１２及びシリコン基板１０の表面部に対して３０秒間程
度行なうことにより、厚さ４ｎｍ程度のＨｆ含有シリコ
ン酸化膜１４を形成する。
【００４３】次に、図１（ｄ）に示すように、Ｈｆ含有
シリコン酸化膜１４の上に、ゲート電極となる導電膜１
５を形成する。これによりＭＯＳ構造が完成する。具体
的には、アルゴンガスと窒素ガスとの混合雰囲気中で反
応性スパッタリングを実施することにより、厚さ１０ｎ
ｍの窒化タングステン膜と厚さ１００ｎｍのタングステ
ン膜とを順次堆積して導電膜１５を形成する。このと
き、アルゴンガスに対する窒素ガスの流量比を０〜８０
％の範囲内で調整することによって、窒化タングステン
膜とタングステン膜との積層構造を実現する。その後、
窒素ガス中で電気炉を用いて７５０℃程度の熱処理を導
電膜１５に対して３０分間程度行なう。その後、図示は
省略しているが、ドライエッチングを用いて導電膜１５
をパターン化することによりゲート電極を形成した後、
該ゲート電極の側面にサイドウォールを形成し、その
後、シリコン基板１０に、ソース領域及びドレイン領域
となる不純物拡散層を形成する。尚、本実施形態で形成
されるゲート電極はタングステンゲート電極であるの
で、イオン注入を行なう必要はない。
シリコン酸化膜１４の上に、ゲート電極となる導電膜１
５を形成する。これによりＭＯＳ構造が完成する。具体
的には、アルゴンガスと窒素ガスとの混合雰囲気中で反
応性スパッタリングを実施することにより、厚さ１０ｎ
ｍの窒化タングステン膜と厚さ１００ｎｍのタングステ
ン膜とを順次堆積して導電膜１５を形成する。このと
き、アルゴンガスに対する窒素ガスの流量比を０〜８０
％の範囲内で調整することによって、窒化タングステン
膜とタングステン膜との積層構造を実現する。その後、
窒素ガス中で電気炉を用いて７５０℃程度の熱処理を導
電膜１５に対して３０分間程度行なう。その後、図示は
省略しているが、ドライエッチングを用いて導電膜１５
をパターン化することによりゲート電極を形成した後、
該ゲート電極の側面にサイドウォールを形成し、その
後、シリコン基板１０に、ソース領域及びドレイン領域
となる不純物拡散層を形成する。尚、本実施形態で形成
されるゲート電極はタングステンゲート電極であるの
で、イオン注入を行なう必要はない。
【００４４】以上のように形成されたＭＯＳＦＥＴにお
いては、タングステンゲート電極に印加される電圧の大
小によってトランジスタのオン／オフが実現される。
いては、タングステンゲート電極に印加される電圧の大
小によってトランジスタのオン／オフが実現される。
【００４５】図２は、図１（ａ）〜（ｄ）に示す第１の
実施形態に係る半導体装置の製造方法によって形成され
たＭＯＳＦＥＴのＩ−Ｖ特性（電流ー電圧特性）を示し
ている。図２において、横軸はＶox（＝ゲート電圧Ｖg
ー閾値電圧Ｖth）を示しており、また、縦軸はリーク電
流Ｊg を示している。
実施形態に係る半導体装置の製造方法によって形成され
たＭＯＳＦＥＴのＩ−Ｖ特性（電流ー電圧特性）を示し
ている。図２において、横軸はＶox（＝ゲート電圧Ｖg
ー閾値電圧Ｖth）を示しており、また、縦軸はリーク電
流Ｊg を示している。
【００４６】図２に示すように、第１の実施形態におい
ては、例えばＶoxが１．０Ｖのときでリーク電流Ｊg は
１×１０-4Ａ／ｃｍ2 程度であり、リーク電流Ｊg が十
分に抑制されていることが確認できた。尚、第１の実施
形態におけるＨｆ含有シリコン酸化膜１４のＥＯＴを、
Ｃ−Ｖ特性（容量ー電圧特性）に基づき算出したところ
１．３ｎｍであった。
ては、例えばＶoxが１．０Ｖのときでリーク電流Ｊg は
１×１０-4Ａ／ｃｍ2 程度であり、リーク電流Ｊg が十
分に抑制されていることが確認できた。尚、第１の実施
形態におけるＨｆ含有シリコン酸化膜１４のＥＯＴを、
Ｃ−Ｖ特性（容量ー電圧特性）に基づき算出したところ
１．３ｎｍであった。
【００４７】また、本実施形態のＭＯＳＦＥＴにおける
シリコン基板１０とＨｆ含有シリコン酸化膜１４との界
面の特性を表すと考えられる界面準位密度を、チャージ
ポンピング法（ゲート電極にパルス電圧を印加して基板
に流れる電流を測定する方法）により求めてみた。その
結果、該界面のミッドギャップ（バンドギャップの中
央）の各エネルギレベルにおいて界面準位密度は約０．
５×１０11／（ｃｍ2 ・ｅＶ）程度と見積もられた。こ
の値は、 ＳｉＯ2／Ｓｉ界面の界面準位密度と同等のレ
ベルであって、従来のhigh-k膜と比べて界面準位密度が
大幅に低減されていることが判明した。
シリコン基板１０とＨｆ含有シリコン酸化膜１４との界
面の特性を表すと考えられる界面準位密度を、チャージ
ポンピング法（ゲート電極にパルス電圧を印加して基板
に流れる電流を測定する方法）により求めてみた。その
結果、該界面のミッドギャップ（バンドギャップの中
央）の各エネルギレベルにおいて界面準位密度は約０．
５×１０11／（ｃｍ2 ・ｅＶ）程度と見積もられた。こ
の値は、 ＳｉＯ2／Ｓｉ界面の界面準位密度と同等のレ
ベルであって、従来のhigh-k膜と比べて界面準位密度が
大幅に低減されていることが判明した。
【００４８】また、Ｈｆ含有シリコン酸化膜１４中の固
定電荷密度Ｄｆを調べたところ、Ｈｆ含有シリコン酸化
膜１４中の固定電荷密度Ｄｆは２×１０11／ｃｍ2 程度
であり、極薄の下地酸化膜を形成してからhigh-k膜を堆
積した場合（第２の従来例）における該high-k膜の固定
電荷密度Ｄｆ（１×１０12／ｃｍ2 程度）と比べて大き
く低減されていた。
定電荷密度Ｄｆを調べたところ、Ｈｆ含有シリコン酸化
膜１４中の固定電荷密度Ｄｆは２×１０11／ｃｍ2 程度
であり、極薄の下地酸化膜を形成してからhigh-k膜を堆
積した場合（第２の従来例）における該high-k膜の固定
電荷密度Ｄｆ（１×１０12／ｃｍ2 程度）と比べて大き
く低減されていた。
【００４９】また、Ｈｆ含有シリコン酸化膜１４中の欠
陥密度をフォトルミネッセンス測定を用いて調べたとこ
ろ、Ｈｆ含有シリコン酸化膜１４中の欠陥密度は、通常
の急速加熱酸化により形成された熱酸化膜（ＳｉＯ
2膜）と比べて半減していた。
陥密度をフォトルミネッセンス測定を用いて調べたとこ
ろ、Ｈｆ含有シリコン酸化膜１４中の欠陥密度は、通常
の急速加熱酸化により形成された熱酸化膜（ＳｉＯ
2膜）と比べて半減していた。
【００５０】さらに、Ｈｆ含有シリコン酸化膜１４の密
度をＸ線光電子分光を用いて測定したところ、Ｈｆ含有
シリコン酸化膜１４の密度は、シリコン基板１０との界
面からタングステンゲート電極（導電膜１５）との界面
まで、ほぼ均一に２．２ｇ／ｃｍ3 程度であった。
度をＸ線光電子分光を用いて測定したところ、Ｈｆ含有
シリコン酸化膜１４の密度は、シリコン基板１０との界
面からタングステンゲート電極（導電膜１５）との界面
まで、ほぼ均一に２．２ｇ／ｃｍ3 程度であった。
【００５１】以上に述べたような、Ｈｆ含有シリコン酸
化膜１４のhigh-k膜としての優れた特性は、次のような
理由によって得られるものと考えられる。
化膜１４のhigh-k膜としての優れた特性は、次のような
理由によって得られるものと考えられる。
【００５２】すなわち、第１の実施形態によると、シリ
コン基板１０上の金属ハフニウム層１２をシリコン基板
１０の表面部と共に酸化して、Ｈｆ含有シリコン酸化膜
１４をシリコン基板１０の表面部に形成する。このよう
に形成されたＨｆ含有シリコン酸化膜１４は、熱酸化膜
と同等の非晶質性を有するため、結晶粒界に起因するリ
ークパスを生じにくいので、リーク電流を大幅に低減で
きる。また、Ｈｆ含有シリコン酸化膜１４は熱酸化膜に
近い組成を有するため、耐熱性に優れたhigh-k膜とな
る。さらに、Ｈｆ含有シリコン酸化膜１４とシリコン基
板１０との界面は、酸化時間が長くなるに従って、酸化
前のシリコン基板１０の表面を基準にして、より下方へ
と移行する。このため、シリコン基板１０上における炭
素や水分等の表面汚染物質１１、及びスパッタに起因す
るミキシング層や欠陥１３（つまり基板ダメージ層）
は、Ｈｆ含有シリコン酸化膜１４に取り込まれる。その
結果、Ｈｆ含有シリコン酸化膜１４とシリコン基板１０
との界面は、熱酸化膜とシリコン基板との界面と同等
の、トラップ準位が少なく且つチャネル中のキャリアの
散乱が少ない優れた界面特性を有するので、トランジス
タ特性上の支障を生じない。
コン基板１０上の金属ハフニウム層１２をシリコン基板
１０の表面部と共に酸化して、Ｈｆ含有シリコン酸化膜
１４をシリコン基板１０の表面部に形成する。このよう
に形成されたＨｆ含有シリコン酸化膜１４は、熱酸化膜
と同等の非晶質性を有するため、結晶粒界に起因するリ
ークパスを生じにくいので、リーク電流を大幅に低減で
きる。また、Ｈｆ含有シリコン酸化膜１４は熱酸化膜に
近い組成を有するため、耐熱性に優れたhigh-k膜とな
る。さらに、Ｈｆ含有シリコン酸化膜１４とシリコン基
板１０との界面は、酸化時間が長くなるに従って、酸化
前のシリコン基板１０の表面を基準にして、より下方へ
と移行する。このため、シリコン基板１０上における炭
素や水分等の表面汚染物質１１、及びスパッタに起因す
るミキシング層や欠陥１３（つまり基板ダメージ層）
は、Ｈｆ含有シリコン酸化膜１４に取り込まれる。その
結果、Ｈｆ含有シリコン酸化膜１４とシリコン基板１０
との界面は、熱酸化膜とシリコン基板との界面と同等
の、トラップ準位が少なく且つチャネル中のキャリアの
散乱が少ない優れた界面特性を有するので、トランジス
タ特性上の支障を生じない。
【００５３】従って、Ｈｆ含有シリコン酸化膜１４をhi
gh-k膜として用いることにより、高い品質を維持しなが
ら、例えばシリコン窒化膜又は酸化アルミニウム膜と比
べて十分に高い誘電率を実現できる（但し、Ｈｆ含有シ
リコン酸化膜１４の誘電率は例えばＨｆＯ2 膜と比べる
と若干低い）。すなわち、Ｈｆ含有シリコン酸化膜１４
によって、熱酸化膜の薄膜化限界を超える極薄の電気的
膜厚を達成しつつ、絶縁特性及び移動度特性の優れた高
信頼性を有するゲート絶縁膜を実現できる。このため、
トランジスタのオン電流を劣化させることなく、ゲート
リーク電流を抑制して消費電力を低減できるので、待機
電力の極めて小さい高速トランジスタの製造が可能にな
る。
gh-k膜として用いることにより、高い品質を維持しなが
ら、例えばシリコン窒化膜又は酸化アルミニウム膜と比
べて十分に高い誘電率を実現できる（但し、Ｈｆ含有シ
リコン酸化膜１４の誘電率は例えばＨｆＯ2 膜と比べる
と若干低い）。すなわち、Ｈｆ含有シリコン酸化膜１４
によって、熱酸化膜の薄膜化限界を超える極薄の電気的
膜厚を達成しつつ、絶縁特性及び移動度特性の優れた高
信頼性を有するゲート絶縁膜を実現できる。このため、
トランジスタのオン電流を劣化させることなく、ゲート
リーク電流を抑制して消費電力を低減できるので、待機
電力の極めて小さい高速トランジスタの製造が可能にな
る。
【００５４】また、第１の実施形態によると、金属ハフ
ニウム層１２及びシリコン基板１０の表面部に対して熱
酸化を行なってＨｆ含有シリコン酸化膜１４を形成する
ため、Ｈｆ含有シリコン酸化膜１４を簡単且つ確実に形
成できる。また、Ｈｆ含有シリコン酸化膜１４の非晶質
性が熱酸化膜と同様に高温でも保持される結果、Ｈｆ含
有シリコン酸化膜１４の耐熱性が向上する。すなわち、
Ｈｆ含有シリコン酸化膜１４は、従来のhigh-k膜によっ
て実現できなかった耐熱性向上を可能にする。
ニウム層１２及びシリコン基板１０の表面部に対して熱
酸化を行なってＨｆ含有シリコン酸化膜１４を形成する
ため、Ｈｆ含有シリコン酸化膜１４を簡単且つ確実に形
成できる。また、Ｈｆ含有シリコン酸化膜１４の非晶質
性が熱酸化膜と同様に高温でも保持される結果、Ｈｆ含
有シリコン酸化膜１４の耐熱性が向上する。すなわち、
Ｈｆ含有シリコン酸化膜１４は、従来のhigh-k膜によっ
て実現できなかった耐熱性向上を可能にする。
【００５５】ところで、一般的に、酸素ラジカルを用い
てシリコン層を酸化させた場合、通常の電気炉による熱
酸化と比べて、酸化初期の酸化速度が大きいと共に酸素
ラジカルの活性度が高いので、酸化膜の厚さが小さけれ
ば、シリコン層との界面が平滑な酸化膜が短時間で形成
できる利点のあることが知られている。それに対して、
第１の実施形態においては、シリコン基板１０上の金属
ハフニウム層１２とシリコン基板１０の表面部とに対し
て、パイロジェニック雰囲気中において急速加熱酸化を
行なうことによってＨｆ含有シリコン酸化膜１４を形成
する。この場合、金属ハフニウム層１２及びシリコン基
板１０の酸化は、原子状酸素等の反応活性種によってな
されるので、シリコン基板１０の全面に亘って、つまり
ウェハ面内でＨｆ含有シリコン酸化膜１４が均一に形成
されると共に、Ｈｆ含有シリコン酸化膜１４の組成も該
膜中で一定に保持されるという利点がある。すなわち、
Ｈｆ含有シリコン酸化膜１４とシリコン基板１０との間
に生じる界面準位をより一層低減できると共に、Ｈｆ含
有シリコン酸化膜１４の組成をより一層安定させること
ができる。尚、Ｈｆ含有シリコン酸化膜１４の主成分
は、金属Ｈｆと酸素とシリコンとが反応して生成された
ＨｆＳｉxＯy（但しｘ＞０且つｙ＞０）、具体的にはＨ
ｆＳｉＯ4 であることが判明した。
てシリコン層を酸化させた場合、通常の電気炉による熱
酸化と比べて、酸化初期の酸化速度が大きいと共に酸素
ラジカルの活性度が高いので、酸化膜の厚さが小さけれ
ば、シリコン層との界面が平滑な酸化膜が短時間で形成
できる利点のあることが知られている。それに対して、
第１の実施形態においては、シリコン基板１０上の金属
ハフニウム層１２とシリコン基板１０の表面部とに対し
て、パイロジェニック雰囲気中において急速加熱酸化を
行なうことによってＨｆ含有シリコン酸化膜１４を形成
する。この場合、金属ハフニウム層１２及びシリコン基
板１０の酸化は、原子状酸素等の反応活性種によってな
されるので、シリコン基板１０の全面に亘って、つまり
ウェハ面内でＨｆ含有シリコン酸化膜１４が均一に形成
されると共に、Ｈｆ含有シリコン酸化膜１４の組成も該
膜中で一定に保持されるという利点がある。すなわち、
Ｈｆ含有シリコン酸化膜１４とシリコン基板１０との間
に生じる界面準位をより一層低減できると共に、Ｈｆ含
有シリコン酸化膜１４の組成をより一層安定させること
ができる。尚、Ｈｆ含有シリコン酸化膜１４の主成分
は、金属Ｈｆと酸素とシリコンとが反応して生成された
ＨｆＳｉxＯy（但しｘ＞０且つｙ＞０）、具体的にはＨ
ｆＳｉＯ4 であることが判明した。
【００５６】また、第１の実施形態によると、シリコン
基板１０上の金属ハフニウム層１２とシリコン基板１０
の表面部とに対して、ランプ加熱を用いた赤外線による
急速加熱酸化を行なうことによってＨｆ含有シリコン酸
化膜１４を形成するため、Ｈｆ含有シリコン酸化膜１４
を極めて薄く形成できる。
基板１０上の金属ハフニウム層１２とシリコン基板１０
の表面部とに対して、ランプ加熱を用いた赤外線による
急速加熱酸化を行なうことによってＨｆ含有シリコン酸
化膜１４を形成するため、Ｈｆ含有シリコン酸化膜１４
を極めて薄く形成できる。
【００５７】また、第１の実施形態によると、high-k膜
であるＨｆ含有シリコン酸化膜１４が熱酸化膜と同等の
耐熱性を有するため、Ｈｆ含有シリコン酸化膜１４をゲ
ート絶縁膜として備えた半導体装置の製造に、熱酸化膜
をゲート絶縁膜として備えた従来の半導体装置を製造す
るための従来のプロセス装置をそのまま利用できる。具
体的には、従来のトランジスタ製造プロセスのみなら
ず、そのフロントプロセス及びエンドプロセスもそのま
ま利用できることになるので、ＬＳＩ製造において莫大
な利益をもたらす。
であるＨｆ含有シリコン酸化膜１４が熱酸化膜と同等の
耐熱性を有するため、Ｈｆ含有シリコン酸化膜１４をゲ
ート絶縁膜として備えた半導体装置の製造に、熱酸化膜
をゲート絶縁膜として備えた従来の半導体装置を製造す
るための従来のプロセス装置をそのまま利用できる。具
体的には、従来のトランジスタ製造プロセスのみなら
ず、そのフロントプロセス及びエンドプロセスもそのま
ま利用できることになるので、ＬＳＩ製造において莫大
な利益をもたらす。
【００５８】また、第１の実施形態では、high-kゲート
絶縁膜となるＨｆ含有シリコン酸化膜１４の上に、窒化
タングステン膜とタングステン膜との積層構造を有する
導電膜１５、つまり金属材料よりなるゲート電極を形成
する。このため、電圧印加時にゲート電極内部に空乏層
が生じることがないので、ポリシリコンゲート電極を用
いた場合と比べると、実効的な酸化膜換算膜厚（ＥＯ
Ｔ）を空乏層の厚さだけ薄くできる。
絶縁膜となるＨｆ含有シリコン酸化膜１４の上に、窒化
タングステン膜とタングステン膜との積層構造を有する
導電膜１５、つまり金属材料よりなるゲート電極を形成
する。このため、電圧印加時にゲート電極内部に空乏層
が生じることがないので、ポリシリコンゲート電極を用
いた場合と比べると、実効的な酸化膜換算膜厚（ＥＯ
Ｔ）を空乏層の厚さだけ薄くできる。
【００５９】さらに、第１の実施形態によると、high-k
膜形成に酸化を用いているため、high-k膜形成に従来の
ＣＶＤ法等の堆積方法を用いる場合と比べて、次のよう
なメリットが生じる。
膜形成に酸化を用いているため、high-k膜形成に従来の
ＣＶＤ法等の堆積方法を用いる場合と比べて、次のよう
なメリットが生じる。
【００６０】すなわち、例えばＣＶＤ法によりシリコン
基板上にhigh-k膜となる金属酸化物膜を形成する従来技
術の場合には、シリコン基板と金属酸化物膜との間にお
ける界面層成長を抑制するために、金属酸化物膜の形成
前に、シリコン基板上に、シリコン窒化膜等よりなるバ
リア層を形成する必要がある。それに対して、第１の実
施形態においては、このバリア層形成を省略することが
できる。また、ＣＶＤ法により形成された従来のhigh-k
膜つまり金属酸化物膜に対しては、金属酸化物膜の形成
後に、組成比を安定させるための熱処理を行なう必要が
あるが、第１の実施形態においては、この熱処理を省略
することができる。従って、第１の実施形態によると、
従来のhigh-k膜形成方法と比べて製造工程を簡単化でき
るので、製造コストを低減できる。
基板上にhigh-k膜となる金属酸化物膜を形成する従来技
術の場合には、シリコン基板と金属酸化物膜との間にお
ける界面層成長を抑制するために、金属酸化物膜の形成
前に、シリコン基板上に、シリコン窒化膜等よりなるバ
リア層を形成する必要がある。それに対して、第１の実
施形態においては、このバリア層形成を省略することが
できる。また、ＣＶＤ法により形成された従来のhigh-k
膜つまり金属酸化物膜に対しては、金属酸化物膜の形成
後に、組成比を安定させるための熱処理を行なう必要が
あるが、第１の実施形態においては、この熱処理を省略
することができる。従って、第１の実施形態によると、
従来のhigh-k膜形成方法と比べて製造工程を簡単化でき
るので、製造コストを低減できる。
【００６１】尚、第１の実施形態において、Ｈｆ含有シ
リコン酸化膜１４を形成するために、パイロジェニック
雰囲気中で赤外線を用いて急速加熱酸化を行なったが、
これに代えて、他の熱酸化法、例えば酸素ラジカルを用
いた酸化（以下、ラジカル酸化と称する）、電気炉によ
る熱酸化、通常の急速加熱酸化、又は電界支援酸化（陽
極酸化：陽極となる金属膜に対して水分（Ｈ2Ｏ ）を含
む気相中で電界を印加して金属酸化膜を形成する方法）
等を用いてもよい。但し、第１の実施形態のように、パ
イロジェニック雰囲気中で赤外線を用いて急速加熱酸化
を行なった場合には、例えばラジカル酸化と比べてシリ
コン基板に対するダメージを低減できる。
リコン酸化膜１４を形成するために、パイロジェニック
雰囲気中で赤外線を用いて急速加熱酸化を行なったが、
これに代えて、他の熱酸化法、例えば酸素ラジカルを用
いた酸化（以下、ラジカル酸化と称する）、電気炉によ
る熱酸化、通常の急速加熱酸化、又は電界支援酸化（陽
極酸化：陽極となる金属膜に対して水分（Ｈ2Ｏ ）を含
む気相中で電界を印加して金属酸化膜を形成する方法）
等を用いてもよい。但し、第１の実施形態のように、パ
イロジェニック雰囲気中で赤外線を用いて急速加熱酸化
を行なった場合には、例えばラジカル酸化と比べてシリ
コン基板に対するダメージを低減できる。
【００６２】また、第１の実施形態において、シリコン
基板１０上の金属ハフニウム層１２をシリコン基板１０
の表面部と共に酸化して、ゲート絶縁膜となるＨｆ含有
シリコン酸化膜１４を形成した。しかし、これに代え
て、ランタノイド、アクチノイド若しくはアルミニウム
等の３族元素（３Ａ族元素及び３Ｂ族元素を含む）、又
は、ジルコニウム等の４族元素を含む他の金属層をシリ
コン基板上に形成した後、該他の金属層をシリコン基板
表面部と共に酸化してゲート絶縁膜となる金属含有シリ
コン酸化膜を形成してもよい。例えば、シリコン基板上
の金属ジルコニウム（Ｚｒ）層又は金属ランタン（Ｌ
ａ）層等をシリコン基板の表面部と共に酸化して、ゲー
ト絶縁膜となるＺｒ含有シリコン酸化膜又はＬａ含有シ
リコン酸化膜等を形成してもよい。
基板１０上の金属ハフニウム層１２をシリコン基板１０
の表面部と共に酸化して、ゲート絶縁膜となるＨｆ含有
シリコン酸化膜１４を形成した。しかし、これに代え
て、ランタノイド、アクチノイド若しくはアルミニウム
等の３族元素（３Ａ族元素及び３Ｂ族元素を含む）、又
は、ジルコニウム等の４族元素を含む他の金属層をシリ
コン基板上に形成した後、該他の金属層をシリコン基板
表面部と共に酸化してゲート絶縁膜となる金属含有シリ
コン酸化膜を形成してもよい。例えば、シリコン基板上
の金属ジルコニウム（Ｚｒ）層又は金属ランタン（Ｌ
ａ）層等をシリコン基板の表面部と共に酸化して、ゲー
ト絶縁膜となるＺｒ含有シリコン酸化膜又はＬａ含有シ
リコン酸化膜等を形成してもよい。
【００６３】また、第１の実施形態において、ゲート電
極材料として窒化タングステン及びタングステンを用い
たが、これに代えて、他の金属、例えば窒化タンタル又
は窒化チタン等を用いてもよい。或いは、ゲート電極材
料としてポリシリコンを用いてもよい。
極材料として窒化タングステン及びタングステンを用い
たが、これに代えて、他の金属、例えば窒化タンタル又
は窒化チタン等を用いてもよい。或いは、ゲート電極材
料としてポリシリコンを用いてもよい。
【００６４】また、第１の実施形態において、図１
（ｂ）に示す工程で、シリコン基板１０の上に金属ハフ
ニウム層１２を形成する前に、アンモニアガス雰囲気中
において例えば７００℃の温度下でシリコン基板１０に
対して２０秒間の熱処理を行なって、シリコン基板１０
上に、厚さ０．７ｎｍ程度の極薄のシリコン窒化層を形
成してもよい。このシリコン窒化層は、シリコン基板１
０と金属ハフニウム層１２との間の界面反応を抑止する
ものである。
（ｂ）に示す工程で、シリコン基板１０の上に金属ハフ
ニウム層１２を形成する前に、アンモニアガス雰囲気中
において例えば７００℃の温度下でシリコン基板１０に
対して２０秒間の熱処理を行なって、シリコン基板１０
上に、厚さ０．７ｎｍ程度の極薄のシリコン窒化層を形
成してもよい。このシリコン窒化層は、シリコン基板１
０と金属ハフニウム層１２との間の界面反応を抑止する
ものである。
【００６５】また、第１の実施形態において、高誘電率
を有する金属含有シリコン酸化膜をゲート絶縁膜として
用いたＭＯＳＦＥＴを対象としたが、これに限られず、
金属含有シリコン酸化膜を用いた他のデバイス、例え
ば、金属含有シリコン酸化膜を容量絶縁膜として用いた
キャパシタ等を対象としても同様の効果が得られること
は言うまでもない。
を有する金属含有シリコン酸化膜をゲート絶縁膜として
用いたＭＯＳＦＥＴを対象としたが、これに限られず、
金属含有シリコン酸化膜を用いた他のデバイス、例え
ば、金属含有シリコン酸化膜を容量絶縁膜として用いた
キャパシタ等を対象としても同様の効果が得られること
は言うまでもない。
【００６６】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置及びその製造方法について、
金属ー絶縁物ー半導体の３層構造の絶縁物として金属酸
化物を用いたＭＯＳＦＥＴを例として図面を参照しなが
ら説明する。
実施形態に係る半導体装置及びその製造方法について、
金属ー絶縁物ー半導体の３層構造の絶縁物として金属酸
化物を用いたＭＯＳＦＥＴを例として図面を参照しなが
ら説明する。
【００６７】図３（ａ）〜（ｄ）は本発明の第２の実施
形態に係る半導体装置の製造方法の各工程を示す断面図
である。尚、ウェル形成、素子分離形成及び閾値制御用
イオン注入等の工程、並びにコンタクト形成及びそれ以
降の工程に関する説明は省略する。
形態に係る半導体装置の製造方法の各工程を示す断面図
である。尚、ウェル形成、素子分離形成及び閾値制御用
イオン注入等の工程、並びにコンタクト形成及びそれ以
降の工程に関する説明は省略する。
【００６８】まず、図３（ａ）に示すように、シリコン
基板２０の（００１）表面に対して、例えば酸化前処理
等のウェット処理を行なう。具体的には、シリコン基板
２０に対して、温水洗浄、過酸化水素水を混入したバッ
ファードフッ酸による洗浄、又は過酸化水素水濃度を増
加させた改良ＳＣ−１溶液による洗浄と、希釈フッ酸に
よる化学酸化膜除去処理とを繰り返し行なう。これによ
り、シリコン基板２０の（００１）表面が清浄化され
る。但し、ウェット処理の終了時点で、シリコン基板２
０の（００１）清浄表面に、極微量の炭素又は水分等の
表面汚染物質２１が残存する。
基板２０の（００１）表面に対して、例えば酸化前処理
等のウェット処理を行なう。具体的には、シリコン基板
２０に対して、温水洗浄、過酸化水素水を混入したバッ
ファードフッ酸による洗浄、又は過酸化水素水濃度を増
加させた改良ＳＣ−１溶液による洗浄と、希釈フッ酸に
よる化学酸化膜除去処理とを繰り返し行なう。これによ
り、シリコン基板２０の（００１）表面が清浄化され
る。但し、ウェット処理の終了時点で、シリコン基板２
０の（００１）清浄表面に、極微量の炭素又は水分等の
表面汚染物質２１が残存する。
【００６９】次に、図３（ｂ）に示すように、シリコン
基板２０の（００１）清浄表面の上に金属薄膜、具体的
には金属ハフニウム（Ｈｆ）層２２をＰＶＤ法により形
成する。具体的には、反応性スパッタリング装置（図示
省略）における、金属ハフニウムよりなるターゲットを
備えたチャンバー内にシリコン基板２０を搬入すると共
に該チャンバー内を圧力４００Ｐａのアルゴン雰囲気に
設定して出力１００Ｗで１０秒間放電を行なうことによ
り、厚さ１．２ｎｍ程度の金属ハフニウム層２２を形成
する。このとき、シリコン基板２０の表面に、つまり金
属ハフニウム層２２の下側に、スパッタに起因するミキ
シング層（図示省略）が形成されたり又はスパッタダメ
ージによって欠陥２３が生じたりする。
基板２０の（００１）清浄表面の上に金属薄膜、具体的
には金属ハフニウム（Ｈｆ）層２２をＰＶＤ法により形
成する。具体的には、反応性スパッタリング装置（図示
省略）における、金属ハフニウムよりなるターゲットを
備えたチャンバー内にシリコン基板２０を搬入すると共
に該チャンバー内を圧力４００Ｐａのアルゴン雰囲気に
設定して出力１００Ｗで１０秒間放電を行なうことによ
り、厚さ１．２ｎｍ程度の金属ハフニウム層２２を形成
する。このとき、シリコン基板２０の表面に、つまり金
属ハフニウム層２２の下側に、スパッタに起因するミキ
シング層（図示省略）が形成されたり又はスパッタダメ
ージによって欠陥２３が生じたりする。
【００７０】次に、図３（ｃ）に示すように、金属ハフ
ニウム層２２及びシリコン基板２０の表面部に対してプ
ラズマ酸化、例えば酸素ラジカルを含むプラズマを用い
た酸化を行なうことによって、ゲート絶縁膜となるＨｆ
含有シリコン酸化膜２４をシリコン基板２０の表面部に
形成する。これにより、表面汚染物質２１及び欠陥２３
はＨｆ含有シリコン酸化膜２４中に取り込まれる。具体
的には、金属ハフニウム層２２が形成されたシリコン基
板２０をプラズマ酸化装置のチャンバー内に搬入した
後、該チャンバー内を、圧力６６５Ｐａ程度の酸素雰囲
気に保持する。その後、基板温度を８００℃程度に設定
して、金属ハフニウム層２２及びシリコン基板２０の表
面部に対してマイクロ波出力１００Ｗでプラズマ酸化
（つまりラジカル酸化）を行なうことにより、厚さ５．
３ｎｍ程度のＨｆ含有シリコン酸化膜２４を形成する。
このとき、Ｈｆ含有シリコン酸化膜２４の厚さを酸化時
間によって調整する。ところで、シリコン基板の（００
１）表面に対してラジカル酸化を行なう場合、通常３分
間の酸化時間で物理膜厚約３．５ｎｍ程度の酸化膜（ラ
ジカル酸化膜）が得られる。それに対して、第２の実施
形態においては、同じ約３分間の酸化時間で物理膜厚
５．３ｎｍ程度のＨｆ含有シリコン酸化膜２４が得られ
た。
ニウム層２２及びシリコン基板２０の表面部に対してプ
ラズマ酸化、例えば酸素ラジカルを含むプラズマを用い
た酸化を行なうことによって、ゲート絶縁膜となるＨｆ
含有シリコン酸化膜２４をシリコン基板２０の表面部に
形成する。これにより、表面汚染物質２１及び欠陥２３
はＨｆ含有シリコン酸化膜２４中に取り込まれる。具体
的には、金属ハフニウム層２２が形成されたシリコン基
板２０をプラズマ酸化装置のチャンバー内に搬入した
後、該チャンバー内を、圧力６６５Ｐａ程度の酸素雰囲
気に保持する。その後、基板温度を８００℃程度に設定
して、金属ハフニウム層２２及びシリコン基板２０の表
面部に対してマイクロ波出力１００Ｗでプラズマ酸化
（つまりラジカル酸化）を行なうことにより、厚さ５．
３ｎｍ程度のＨｆ含有シリコン酸化膜２４を形成する。
このとき、Ｈｆ含有シリコン酸化膜２４の厚さを酸化時
間によって調整する。ところで、シリコン基板の（００
１）表面に対してラジカル酸化を行なう場合、通常３分
間の酸化時間で物理膜厚約３．５ｎｍ程度の酸化膜（ラ
ジカル酸化膜）が得られる。それに対して、第２の実施
形態においては、同じ約３分間の酸化時間で物理膜厚
５．３ｎｍ程度のＨｆ含有シリコン酸化膜２４が得られ
た。
【００７１】次に、図３（ｄ）に示すように、Ｈｆ含有
シリコン酸化膜２４の上に、ゲート電極となる導電膜２
５を形成する。これによりＭＯＳ構造が完成する。具体
的には、アルゴンガスと窒素ガスとの混合雰囲気中で反
応性スパッタリングを実施することにより、厚さ１０ｎ
ｍの窒化タングステン膜と厚さ１００ｎｍのタングステ
ン膜とを順次堆積して導電膜２５を形成する。このと
き、アルゴンガスに対する窒素ガスの流量比を０〜８０
％の範囲内で調整することによって、窒化タングステン
膜とタングステン膜との積層構造を実現する。その後、
窒素ガス中で電気炉を用いて７５０℃程度の熱処理を導
電膜２５に対して３０分間程度行なう。その後、図示は
省略しているが、ドライエッチングを用いて導電膜２５
をパターン化することによりゲート電極を形成した後、
該ゲート電極の側面にサイドウォールを形成し、その
後、シリコン基板２０に、ソース領域及びドレイン領域
となる不純物拡散層を形成する。尚、本実施形態で形成
されるゲート電極はタングステンゲート電極であるの
で、イオン注入を行なう必要はない。
シリコン酸化膜２４の上に、ゲート電極となる導電膜２
５を形成する。これによりＭＯＳ構造が完成する。具体
的には、アルゴンガスと窒素ガスとの混合雰囲気中で反
応性スパッタリングを実施することにより、厚さ１０ｎ
ｍの窒化タングステン膜と厚さ１００ｎｍのタングステ
ン膜とを順次堆積して導電膜２５を形成する。このと
き、アルゴンガスに対する窒素ガスの流量比を０〜８０
％の範囲内で調整することによって、窒化タングステン
膜とタングステン膜との積層構造を実現する。その後、
窒素ガス中で電気炉を用いて７５０℃程度の熱処理を導
電膜２５に対して３０分間程度行なう。その後、図示は
省略しているが、ドライエッチングを用いて導電膜２５
をパターン化することによりゲート電極を形成した後、
該ゲート電極の側面にサイドウォールを形成し、その
後、シリコン基板２０に、ソース領域及びドレイン領域
となる不純物拡散層を形成する。尚、本実施形態で形成
されるゲート電極はタングステンゲート電極であるの
で、イオン注入を行なう必要はない。
【００７２】以上のように形成されたＭＯＳＦＥＴにお
いては、タングステンゲート電極に印加される電圧の大
小によってトランジスタのオン／オフが実現される。
いては、タングステンゲート電極に印加される電圧の大
小によってトランジスタのオン／オフが実現される。
【００７３】図３（ａ）〜（ｄ）に示す第２の実施形態
に係る半導体装置の製造方法によって形成されたＭＯＳ
ＦＥＴのＩ−Ｖ特性を調べたところ、例えばＶox（＝ゲ
ート電圧Ｖg ー閾値電圧Ｖth）が１．０Ｖのときでゲー
トリーク電流は６×１０-4Ａ／ｃｍ2 程度であり、ゲー
トリーク電流が十分に抑制されていることが確認でき
た。尚、第２の実施形態におけるＨｆ含有シリコン酸化
膜２４のＥＯＴを、Ｃ−Ｖ特性（容量ー電圧特性）に基
づき算出したところ１．５ｎｍであった。
に係る半導体装置の製造方法によって形成されたＭＯＳ
ＦＥＴのＩ−Ｖ特性を調べたところ、例えばＶox（＝ゲ
ート電圧Ｖg ー閾値電圧Ｖth）が１．０Ｖのときでゲー
トリーク電流は６×１０-4Ａ／ｃｍ2 程度であり、ゲー
トリーク電流が十分に抑制されていることが確認でき
た。尚、第２の実施形態におけるＨｆ含有シリコン酸化
膜２４のＥＯＴを、Ｃ−Ｖ特性（容量ー電圧特性）に基
づき算出したところ１．５ｎｍであった。
【００７４】また、本実施形態のＭＯＳＦＥＴにおける
シリコン基板２０とＨｆ含有シリコン酸化膜２４との界
面の特性を表すと考えられる界面準位密度を、チャージ
ポンピング法により求めてみた。その結果、該界面のミ
ッドギャップの各エネルギレベルにおいて界面準位密度
は約０．８×１０11／（ｃｍ2 ・ｅＶ）程度と見積もら
れた。この値は、 ＳｉＯ2／Ｓｉ界面の界面準位密度と
比べて約２倍程度のレベルである一方、従来のhigh-k膜
と比べると界面準位密度が大幅に低減されていることが
判明した。尚、言うまでもなく、シリコン基板２０とＨ
ｆ含有シリコン酸化膜２４との界面における界面準位密
度が ＳｉＯ2／Ｓｉ界面と同レベルであることが好まし
いが、本実施形態における前述の界面準位密度はトラン
ジスタ特性上問題はない。
シリコン基板２０とＨｆ含有シリコン酸化膜２４との界
面の特性を表すと考えられる界面準位密度を、チャージ
ポンピング法により求めてみた。その結果、該界面のミ
ッドギャップの各エネルギレベルにおいて界面準位密度
は約０．８×１０11／（ｃｍ2 ・ｅＶ）程度と見積もら
れた。この値は、 ＳｉＯ2／Ｓｉ界面の界面準位密度と
比べて約２倍程度のレベルである一方、従来のhigh-k膜
と比べると界面準位密度が大幅に低減されていることが
判明した。尚、言うまでもなく、シリコン基板２０とＨ
ｆ含有シリコン酸化膜２４との界面における界面準位密
度が ＳｉＯ2／Ｓｉ界面と同レベルであることが好まし
いが、本実施形態における前述の界面準位密度はトラン
ジスタ特性上問題はない。
【００７５】以上に述べたような、Ｈｆ含有シリコン酸
化膜２４のhigh-k膜としての優れた特性は、次のような
理由によって得られるものと考えられる。
化膜２４のhigh-k膜としての優れた特性は、次のような
理由によって得られるものと考えられる。
【００７６】すなわち、第２の実施形態によると、シリ
コン基板２０上の金属ハフニウム層２２をシリコン基板
２０の表面部と共に酸化して、Ｈｆ含有シリコン酸化膜
２４をシリコン基板２０の表面部に形成する。このよう
に形成されたＨｆ含有シリコン酸化膜２４は熱酸化膜と
同等の非晶質性を有するため、結晶粒界に起因するリー
クパスが生じにくいので、リーク電流を大幅に低減でき
る。また、Ｈｆ含有シリコン酸化膜２４は熱酸化膜に近
い組成を有するため、耐熱性に優れたhigh-k膜となる。
さらに、Ｈｆ含有シリコン酸化膜２４とシリコン基板２
０との界面ｂ０（図３（ｄ）参照）は、酸化時間が長く
なるに従って、酸化前のシリコン基板２０の表面を基準
にして、より下方へと移行する。このため、シリコン基
板２０上における炭素や水分等の表面汚染物質２１、及
びスパッタに起因するミキシング層や欠陥２３（つまり
基板ダメージ層）は、Ｈｆ含有シリコン酸化膜２４に取
り込まれる。その結果、Ｈｆ含有シリコン酸化膜２４と
シリコン基板２０との界面ｂ０は、熱酸化膜とシリコン
基板との界面と同等の、トラップ準位が少なく且つチャ
ネル中のキャリアの散乱が少ない優れた界面特性を有す
る。
コン基板２０上の金属ハフニウム層２２をシリコン基板
２０の表面部と共に酸化して、Ｈｆ含有シリコン酸化膜
２４をシリコン基板２０の表面部に形成する。このよう
に形成されたＨｆ含有シリコン酸化膜２４は熱酸化膜と
同等の非晶質性を有するため、結晶粒界に起因するリー
クパスが生じにくいので、リーク電流を大幅に低減でき
る。また、Ｈｆ含有シリコン酸化膜２４は熱酸化膜に近
い組成を有するため、耐熱性に優れたhigh-k膜となる。
さらに、Ｈｆ含有シリコン酸化膜２４とシリコン基板２
０との界面ｂ０（図３（ｄ）参照）は、酸化時間が長く
なるに従って、酸化前のシリコン基板２０の表面を基準
にして、より下方へと移行する。このため、シリコン基
板２０上における炭素や水分等の表面汚染物質２１、及
びスパッタに起因するミキシング層や欠陥２３（つまり
基板ダメージ層）は、Ｈｆ含有シリコン酸化膜２４に取
り込まれる。その結果、Ｈｆ含有シリコン酸化膜２４と
シリコン基板２０との界面ｂ０は、熱酸化膜とシリコン
基板との界面と同等の、トラップ準位が少なく且つチャ
ネル中のキャリアの散乱が少ない優れた界面特性を有す
る。
【００７７】従って、Ｈｆ含有シリコン酸化膜２４をhi
gh-k膜として用いることにより、高い品質を維持しなが
ら、例えばシリコン窒化膜又は酸化アルミニウム膜と比
べて十分に高い誘電率を実現できる（但し、Ｈｆ含有シ
リコン酸化膜２４の誘電率は例えばＨｆＯ2 膜と比べる
と若干低い）。すなわち、Ｈｆ含有シリコン酸化膜２４
によって、熱酸化膜の薄膜化限界を超える極薄の電気的
膜厚を達成しつつ、絶縁特性及び移動度特性の優れた高
信頼性を有するゲート絶縁膜を実現できる。このため、
トランジスタのオン電流を劣化させることなく、ゲート
リーク電流を抑制して消費電力を低減できるので、待機
電力の極めて小さい高速トランジスタの製造が可能にな
る。
gh-k膜として用いることにより、高い品質を維持しなが
ら、例えばシリコン窒化膜又は酸化アルミニウム膜と比
べて十分に高い誘電率を実現できる（但し、Ｈｆ含有シ
リコン酸化膜２４の誘電率は例えばＨｆＯ2 膜と比べる
と若干低い）。すなわち、Ｈｆ含有シリコン酸化膜２４
によって、熱酸化膜の薄膜化限界を超える極薄の電気的
膜厚を達成しつつ、絶縁特性及び移動度特性の優れた高
信頼性を有するゲート絶縁膜を実現できる。このため、
トランジスタのオン電流を劣化させることなく、ゲート
リーク電流を抑制して消費電力を低減できるので、待機
電力の極めて小さい高速トランジスタの製造が可能にな
る。
【００７８】また、第２の実施形態によると、シリコン
基板２０上の金属ハフニウム層２２とシリコン基板２０
の表面部とに対して、酸素ラジカルを用いたラジカル酸
化を行なってＨｆ含有シリコン酸化膜２４を形成する。
このため、通常の電気炉による熱酸化と比べて、酸化初
期の酸化速度が大きいと共に酸素ラジカルの活性度が高
い。その結果、Ｈｆ含有シリコン酸化膜２４の厚さが小
さければ、Ｈｆ含有シリコン酸化膜２４とシリコン基板
２０との界面ｂ０を原子レベルで平滑にできるので、ト
ランジスタのキャリア移動度が向上する。また、プラズ
マ酸化によりＨｆ含有シリコン酸化膜２４を形成するた
め、従来の熱酸化膜と比べてＨｆ含有シリコン酸化膜２
４をより低温で形成できる。
基板２０上の金属ハフニウム層２２とシリコン基板２０
の表面部とに対して、酸素ラジカルを用いたラジカル酸
化を行なってＨｆ含有シリコン酸化膜２４を形成する。
このため、通常の電気炉による熱酸化と比べて、酸化初
期の酸化速度が大きいと共に酸素ラジカルの活性度が高
い。その結果、Ｈｆ含有シリコン酸化膜２４の厚さが小
さければ、Ｈｆ含有シリコン酸化膜２４とシリコン基板
２０との界面ｂ０を原子レベルで平滑にできるので、ト
ランジスタのキャリア移動度が向上する。また、プラズ
マ酸化によりＨｆ含有シリコン酸化膜２４を形成するた
め、従来の熱酸化膜と比べてＨｆ含有シリコン酸化膜２
４をより低温で形成できる。
【００７９】また、第２の実施形態によると、high-k膜
であるＨｆ含有シリコン酸化膜２４が熱酸化膜と同等の
耐熱性を有するため、Ｈｆ含有シリコン酸化膜２４をゲ
ート絶縁膜として備えた半導体装置の製造に、熱酸化膜
をゲート絶縁膜として備えた従来の半導体装置を製造す
るための従来のプロセス装置をそのまま利用できる。具
体的には、従来のトランジスタ製造プロセスのみなら
ず、そのフロントプロセス及びエンドプロセスもそのま
ま利用できることになるので、ＬＳＩ製造において莫大
な利益をもたらす。
であるＨｆ含有シリコン酸化膜２４が熱酸化膜と同等の
耐熱性を有するため、Ｈｆ含有シリコン酸化膜２４をゲ
ート絶縁膜として備えた半導体装置の製造に、熱酸化膜
をゲート絶縁膜として備えた従来の半導体装置を製造す
るための従来のプロセス装置をそのまま利用できる。具
体的には、従来のトランジスタ製造プロセスのみなら
ず、そのフロントプロセス及びエンドプロセスもそのま
ま利用できることになるので、ＬＳＩ製造において莫大
な利益をもたらす。
【００８０】また、第２の実施形態では、high-kゲート
絶縁膜となるＨｆ含有シリコン酸化膜２４の上に、窒化
タングステン膜とタングステン膜との積層構造を有する
導電膜２５、つまり金属材料よりなるゲート電極を形成
する。このため、電圧印加時にゲート電極内部に空乏層
が生じることがないので、ポリシリコンゲート電極を用
いた場合と比べると、実効的な酸化膜換算膜厚（ＥＯ
Ｔ）を空乏層の厚さだけ薄くできる。
絶縁膜となるＨｆ含有シリコン酸化膜２４の上に、窒化
タングステン膜とタングステン膜との積層構造を有する
導電膜２５、つまり金属材料よりなるゲート電極を形成
する。このため、電圧印加時にゲート電極内部に空乏層
が生じることがないので、ポリシリコンゲート電極を用
いた場合と比べると、実効的な酸化膜換算膜厚（ＥＯ
Ｔ）を空乏層の厚さだけ薄くできる。
【００８１】さらに、第２の実施形態によると、high-k
膜形成に酸化を用いているため、high-k膜形成に従来の
ＣＶＤ法等の堆積方法を用いる場合と比べて、次のよう
なメリットが生じる。
膜形成に酸化を用いているため、high-k膜形成に従来の
ＣＶＤ法等の堆積方法を用いる場合と比べて、次のよう
なメリットが生じる。
【００８２】すなわち、例えばＣＶＤ法によりシリコン
基板上にhigh-k膜となる金属酸化物膜を形成する従来技
術の場合には、シリコン基板と金属酸化物膜との間にお
ける界面層成長を抑制するために、金属酸化物膜の形成
前に、シリコン基板上に、シリコン窒化膜等よりなるバ
リア層を形成する必要がある。それに対して、第２の実
施形態においては、このバリア層形成を省略することが
できる。また、ＣＶＤ法により形成された従来のhigh-k
膜つまり金属酸化物膜に対しては、金属酸化物膜の形成
後に、組成比を安定させるための熱処理を行なう必要が
あるが、第２の実施形態においては、この熱処理を省略
することができる。従って、第２の実施形態によると、
従来のhigh-k膜形成方法と比べて製造工程を簡単化でき
るので、製造コストを低減できる。
基板上にhigh-k膜となる金属酸化物膜を形成する従来技
術の場合には、シリコン基板と金属酸化物膜との間にお
ける界面層成長を抑制するために、金属酸化物膜の形成
前に、シリコン基板上に、シリコン窒化膜等よりなるバ
リア層を形成する必要がある。それに対して、第２の実
施形態においては、このバリア層形成を省略することが
できる。また、ＣＶＤ法により形成された従来のhigh-k
膜つまり金属酸化物膜に対しては、金属酸化物膜の形成
後に、組成比を安定させるための熱処理を行なう必要が
あるが、第２の実施形態においては、この熱処理を省略
することができる。従って、第２の実施形態によると、
従来のhigh-k膜形成方法と比べて製造工程を簡単化でき
るので、製造コストを低減できる。
【００８３】尚、第２の実施形態において、Ｈｆ含有シ
リコン酸化膜２４を形成するためにラジカル酸化を行な
ったが、これに代えて、他の熱酸化法、例えば活性なオ
ゾンを含むプラズマを用いた酸化、電気炉による熱酸
化、急速加熱酸化、又は電界支援酸化等を用いてもよ
い。但し、第２の実施形態のようにラジカル酸化を行な
った場合には、例えばパイロジェニック雰囲気中で酸化
を行なった場合のように酸化膜中にＯＨ基が含まれるこ
とがないので、Ｈｆ含有シリコン酸化膜２４のhigh-k膜
としての信頼性が向上する。
リコン酸化膜２４を形成するためにラジカル酸化を行な
ったが、これに代えて、他の熱酸化法、例えば活性なオ
ゾンを含むプラズマを用いた酸化、電気炉による熱酸
化、急速加熱酸化、又は電界支援酸化等を用いてもよ
い。但し、第２の実施形態のようにラジカル酸化を行な
った場合には、例えばパイロジェニック雰囲気中で酸化
を行なった場合のように酸化膜中にＯＨ基が含まれるこ
とがないので、Ｈｆ含有シリコン酸化膜２４のhigh-k膜
としての信頼性が向上する。
【００８４】また、第２の実施形態において、シリコン
基板２０上の金属ハフニウム層２２をシリコン基板２０
の表面部と共に酸化して、ゲート絶縁膜となるＨｆ含有
シリコン酸化膜２４を形成した。しかし、これに代え
て、ランタノイド、アクチノイド若しくはアルミニウム
等の３族元素（３Ａ族元素及び３Ｂ族元素を含む）、又
は、ジルコニウム等の４族元素を含む他の金属層をシリ
コン基板上に形成した後、該他の金属層をシリコン基板
表面部と共に酸化してゲート絶縁膜となる金属含有シリ
コン酸化膜を形成してもよい。例えば、シリコン基板上
の金属ジルコニウム（Ｚｒ）層又は金属ランタン（Ｌ
ａ）層等をシリコン基板の表面部と共に酸化して、ゲー
ト絶縁膜となるＺｒ含有シリコン酸化膜又はＬａ含有シ
リコン酸化膜等を形成してもよい。
基板２０上の金属ハフニウム層２２をシリコン基板２０
の表面部と共に酸化して、ゲート絶縁膜となるＨｆ含有
シリコン酸化膜２４を形成した。しかし、これに代え
て、ランタノイド、アクチノイド若しくはアルミニウム
等の３族元素（３Ａ族元素及び３Ｂ族元素を含む）、又
は、ジルコニウム等の４族元素を含む他の金属層をシリ
コン基板上に形成した後、該他の金属層をシリコン基板
表面部と共に酸化してゲート絶縁膜となる金属含有シリ
コン酸化膜を形成してもよい。例えば、シリコン基板上
の金属ジルコニウム（Ｚｒ）層又は金属ランタン（Ｌ
ａ）層等をシリコン基板の表面部と共に酸化して、ゲー
ト絶縁膜となるＺｒ含有シリコン酸化膜又はＬａ含有シ
リコン酸化膜等を形成してもよい。
【００８５】また、第２の実施形態において、ゲート電
極材料として窒化タングステン及びタングステンを用い
たが、これに代えて、他の金属、例えば窒化タンタル又
は窒化チタン等を用いてもよい。或いは、ゲート電極材
料としてポリシリコンを用いてもよい。
極材料として窒化タングステン及びタングステンを用い
たが、これに代えて、他の金属、例えば窒化タンタル又
は窒化チタン等を用いてもよい。或いは、ゲート電極材
料としてポリシリコンを用いてもよい。
【００８６】また、第２の実施形態において、図３
（ｂ）に示す工程で、シリコン基板２０の上に金属ハフ
ニウム層２２を形成する前に、アンモニアガス雰囲気中
において例えば７００℃の温度下でシリコン基板２０に
対して２０秒間の熱処理を行なって、シリコン基板２０
上に、厚さ０．７ｎｍ程度の極薄のシリコン窒化層を形
成してもよい。このシリコン窒化層は、シリコン基板２
０と金属ハフニウム層２２との間の界面反応を抑止する
ものである。
（ｂ）に示す工程で、シリコン基板２０の上に金属ハフ
ニウム層２２を形成する前に、アンモニアガス雰囲気中
において例えば７００℃の温度下でシリコン基板２０に
対して２０秒間の熱処理を行なって、シリコン基板２０
上に、厚さ０．７ｎｍ程度の極薄のシリコン窒化層を形
成してもよい。このシリコン窒化層は、シリコン基板２
０と金属ハフニウム層２２との間の界面反応を抑止する
ものである。
【００８７】また、第２の実施形態において、高誘電率
を有する金属含有シリコン酸化膜をゲート絶縁膜として
用いたＭＯＳＦＥＴを対象としたが、これに限られず、
金属含有シリコン酸化膜を用いた他のデバイス、例え
ば、金属含有シリコン酸化膜を容量絶縁膜として用いた
キャパシタ等を対象としても同様の効果が得られること
は言うまでもない。
を有する金属含有シリコン酸化膜をゲート絶縁膜として
用いたＭＯＳＦＥＴを対象としたが、これに限られず、
金属含有シリコン酸化膜を用いた他のデバイス、例え
ば、金属含有シリコン酸化膜を容量絶縁膜として用いた
キャパシタ等を対象としても同様の効果が得られること
は言うまでもない。
【００８８】
【発明の効果】本発明によると、シリコン層上の金属膜
をシリコン層表面部と共に酸化することによって、high
-k膜となる金属含有シリコン酸化膜をシリコン層表面部
に形成する。このとき、金属含有シリコン酸化膜は熱酸
化膜と同等の非晶質性を有するため、結晶粒界に起因す
るリークパスを生じにくいので、リーク電流を大幅に低
減できる。また、金属含有シリコン酸化膜は熱酸化膜に
近い組成を有するため、耐熱性に優れたhigh-k膜とな
る。さらに、酸化前のシリコン層表面に対して酸化が下
方に進行するため、金属含有シリコン酸化膜とシリコン
層との界面は、熱酸化膜とシリコン層との界面と同等
の、トラップ準位が少なく且つチャネル中のキャリアの
散乱が少ない優れた界面特性を有する。従って、金属含
有シリコン酸化膜によって、熱酸化膜の薄膜化限界を超
える極薄の電気的膜厚を達成しつつ、絶縁特性及び移動
度特性の優れた高信頼性を有するゲート絶縁膜や容量絶
縁膜を実現できる。
をシリコン層表面部と共に酸化することによって、high
-k膜となる金属含有シリコン酸化膜をシリコン層表面部
に形成する。このとき、金属含有シリコン酸化膜は熱酸
化膜と同等の非晶質性を有するため、結晶粒界に起因す
るリークパスを生じにくいので、リーク電流を大幅に低
減できる。また、金属含有シリコン酸化膜は熱酸化膜に
近い組成を有するため、耐熱性に優れたhigh-k膜とな
る。さらに、酸化前のシリコン層表面に対して酸化が下
方に進行するため、金属含有シリコン酸化膜とシリコン
層との界面は、熱酸化膜とシリコン層との界面と同等
の、トラップ準位が少なく且つチャネル中のキャリアの
散乱が少ない優れた界面特性を有する。従って、金属含
有シリコン酸化膜によって、熱酸化膜の薄膜化限界を超
える極薄の電気的膜厚を達成しつつ、絶縁特性及び移動
度特性の優れた高信頼性を有するゲート絶縁膜や容量絶
縁膜を実現できる。
【図１】（ａ）〜（ｄ）は本発明の第１の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
る半導体装置の製造方法の各工程を示す断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の製
造方法によって形成されたＭＯＳＦＥＴのＩ−Ｖ特性を
示す図である。
造方法によって形成されたＭＯＳＦＥＴのＩ−Ｖ特性を
示す図である。
【図３】（ａ）〜（ｄ）は本発明の第２の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
る半導体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）〜（ｄ）は従来の半導体装置の製造方法
の各工程を示す断面図である。
の各工程を示す断面図である。
１０ シリコン基板
１１ 表面汚染物質
１２ 金属ハフニウム層
１３ 欠陥
１４ Ｈｆ含有シリコン酸化膜
１５ 導電膜
２０ シリコン基板
２１ 表面汚染物質
２２ 金属ハフニウム層
２３ 欠陥
２４ Ｈｆ含有シリコン酸化膜
２５ 導電膜
ｂ０ シリコン基板２０とＨｆ含有シリコン酸化膜２４
との界面
との界面
フロントページの続き
Ｆターム(参考） 5F038 AC15 AC16 AC18 EZ16 EZ20
5F058 BA11 BC03 BF55 BF62 BF73
BJ04
5F140 AA19 BA01 BA20 BD01 BD06
BD07 BD13 BE02 BE07 BE08
BE09 BE19 BF01 BF04 BF10
BF11 BF17 BG08 BG30 BG33
BG38 BK12
Claims (15)
- 【請求項１】 シリコン層の上に、一の金属を含む金属
膜を形成する工程と、 前記シリコン層の表面部及び前記金属膜を酸化すること
によって、前記シリコン層の表面部に、前記一の金属を
含むシリコン酸化膜を形成する工程とを備えていること
を特徴とする絶縁膜形成方法。 - 【請求項２】 前記シリコン酸化膜を形成する工程は、
前記シリコン層の表面部及び前記金属膜に対して熱酸化
を行なう工程を含むことを特徴とする請求項１に記載の
絶縁膜形成方法。 - 【請求項３】 前記熱酸化は急速加熱酸化であることを
特徴とする請求項２に記載の絶縁膜形成方法。 - 【請求項４】 前記急速加熱酸化はパイロジェニック雰
囲気中で行なわれることを特徴とする請求項３に記載の
絶縁膜形成方法。 - 【請求項５】 前記急速加熱酸化は赤外線を用いて行な
われることを特徴とする請求項３に記載の絶縁膜形成方
法。 - 【請求項６】 前記シリコン酸化膜を形成する工程は、
前記シリコン層の表面部及び前記金属膜に対してプラズ
マ酸化を行なう工程を含むことを特徴とする請求項１に
記載の絶縁膜形成方法。 - 【請求項７】 前記プラズマ酸化は酸素ラジカル又はオ
ゾンを用いて行なわれることを特徴とする請求項６に記
載の絶縁膜形成方法。 - 【請求項８】 前記シリコン酸化膜を形成する工程は、
前記シリコン層の表面部及び前記金属膜に対して電界支
援酸化を行なう工程を含むことを特徴とする請求項１に
記載の絶縁膜形成方法。 - 【請求項９】 前記一の金属は３族元素を含むことを特
徴とする請求項１に記載の絶縁膜形成方法。 - 【請求項１０】 前記３族元素はランタノイド、アクチ
ノイド又はアルミニウムであることを特徴とする請求項
９に記載の絶縁膜形成方法。 - 【請求項１１】 前記一の金属は４族元素を含むことを
特徴とする請求項１に記載の絶縁膜形成方法。 - 【請求項１２】 前記４族元素はハフニウム又はジルコ
ニウムであることを特徴とする請求項１１に記載の絶縁
膜形成方法。 - 【請求項１３】 シリコン層の上に、一の金属を含む金
属膜を形成する工程と、 前記シリコン層の表面部と共に前記金属膜を酸化するこ
とによって、前記一の金属を含むシリコン酸化膜を形成
する工程と、 前記シリコン酸化膜の上に電極を形成する工程とを備え
ていることを特徴とする半導体装置の製造方法。 - 【請求項１４】 前記電極は金属材料よりなることを特
徴とする請求項１３に記載の半導体装置の製造方法。 - 【請求項１５】 シリコン層の上に形成されており、ゲ
ート絶縁膜又は容量絶縁膜となるシリコン酸化膜と、 前記シリコン酸化膜の上に形成された電極とを備え、 前記シリコン酸化膜は、ハフニウム、ジルコニウム又は
ランタンを含むことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001377201A JP2003179049A (ja) | 2001-12-11 | 2001-12-11 | 絶縁膜形成方法、半導体装置及びその製造方法 |
| US10/314,159 US6955973B2 (en) | 2001-12-11 | 2002-12-09 | Method for forming a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001377201A JP2003179049A (ja) | 2001-12-11 | 2001-12-11 | 絶縁膜形成方法、半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003179049A true JP2003179049A (ja) | 2003-06-27 |
| JP2003179049A5 JP2003179049A5 (ja) | 2005-06-16 |
Family
ID=19185227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001377201A Pending JP2003179049A (ja) | 2001-12-11 | 2001-12-11 | 絶縁膜形成方法、半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6955973B2 (ja) |
| JP (1) | JP2003179049A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022624A1 (ja) * | 2003-08-28 | 2005-03-10 | National University Corporation Tokyo University Of Agriculture And Technology | 絶縁膜形成方法 |
| WO2008139621A1 (ja) * | 2007-05-15 | 2008-11-20 | Canon Anelva Corporation | 半導体素子の製造方法 |
| JP2009016670A (ja) * | 2007-07-06 | 2009-01-22 | Canon Anelva Corp | 半導体素子及びその製造方法 |
| JP2009177161A (ja) * | 2007-12-27 | 2009-08-06 | Canon Inc | 絶縁膜の形成方法 |
| KR20140112016A (ko) * | 2011-11-24 | 2014-09-22 | 유니버시티 오브 매니토바 | 금속성 막의 산화 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6620723B1 (en) | 2000-06-27 | 2003-09-16 | Applied Materials, Inc. | Formation of boride barrier layers using chemisorption techniques |
| US6846516B2 (en) * | 2002-04-08 | 2005-01-25 | Applied Materials, Inc. | Multiple precursor cyclical deposition system |
| US20030235961A1 (en) * | 2002-04-17 | 2003-12-25 | Applied Materials, Inc. | Cyclical sequential deposition of multicomponent films |
| US7067439B2 (en) * | 2002-06-14 | 2006-06-27 | Applied Materials, Inc. | ALD metal oxide deposition process using direct oxidation |
| US6858547B2 (en) * | 2002-06-14 | 2005-02-22 | Applied Materials, Inc. | System and method for forming a gate dielectric |
| US20030232501A1 (en) * | 2002-06-14 | 2003-12-18 | Kher Shreyas S. | Surface pre-treatment for enhancement of nucleation of high dielectric constant materials |
| US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| JP2004214607A (ja) * | 2002-12-19 | 2004-07-29 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP4373085B2 (ja) * | 2002-12-27 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法及び転写方法 |
| US20040198069A1 (en) | 2003-04-04 | 2004-10-07 | Applied Materials, Inc. | Method for hafnium nitride deposition |
| US20050252449A1 (en) | 2004-05-12 | 2005-11-17 | Nguyen Son T | Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system |
| US20050255648A1 (en) * | 2004-05-13 | 2005-11-17 | Tania Bhatia | Silicon based substrate hafnium oxide top environmental/thermal top barrier layer and method for preparing |
| US8119210B2 (en) | 2004-05-21 | 2012-02-21 | Applied Materials, Inc. | Formation of a silicon oxynitride layer on a high-k dielectric material |
| US8323754B2 (en) | 2004-05-21 | 2012-12-04 | Applied Materials, Inc. | Stabilization of high-k dielectric materials |
| US7402534B2 (en) | 2005-08-26 | 2008-07-22 | Applied Materials, Inc. | Pretreatment processes within a batch ALD reactor |
| US7798096B2 (en) | 2006-05-05 | 2010-09-21 | Applied Materials, Inc. | Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool |
| US7659158B2 (en) | 2008-03-31 | 2010-02-09 | Applied Materials, Inc. | Atomic layer deposition processes for non-volatile memory devices |
| US20100062149A1 (en) | 2008-09-08 | 2010-03-11 | Applied Materials, Inc. | Method for tuning a deposition rate during an atomic layer deposition process |
| US8491967B2 (en) | 2008-09-08 | 2013-07-23 | Applied Materials, Inc. | In-situ chamber treatment and deposition process |
| JP2010114409A (ja) * | 2008-10-10 | 2010-05-20 | Sony Corp | Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置 |
| CN104170058B (zh) | 2011-11-23 | 2017-08-08 | 阿科恩科技公司 | 通过插入界面原子单层改进与iv族半导体的金属接触 |
| US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
| US10170627B2 (en) | 2016-11-18 | 2019-01-01 | Acorn Technologies, Inc. | Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4432035A (en) * | 1982-06-11 | 1984-02-14 | International Business Machines Corp. | Method of making high dielectric constant insulators and capacitors using same |
| US5656097A (en) * | 1993-10-20 | 1997-08-12 | Verteq, Inc. | Semiconductor wafer cleaning system |
| US5686748A (en) * | 1995-02-27 | 1997-11-11 | Micron Technology, Inc. | Dielectric material and process to create same |
| JPH09115869A (ja) * | 1995-08-10 | 1997-05-02 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| US6013553A (en) * | 1997-07-24 | 2000-01-11 | Texas Instruments Incorporated | Zirconium and/or hafnium oxynitride gate dielectric |
| CA2311766A1 (en) * | 1997-11-28 | 1999-06-10 | Nicole Herbots | Long range ordered and epitaxial oxides including sio2, on si, sixge1-x, gaas and other semiconductors, material synthesis, and applications thereof |
| DE10010821A1 (de) * | 2000-02-29 | 2001-09-13 | Infineon Technologies Ag | Verfahren zur Erhöhung der Kapazität in einem Speichergraben und Grabenkondensator mit erhöhter Kapazität |
| US6184072B1 (en) * | 2000-05-17 | 2001-02-06 | Motorola, Inc. | Process for forming a high-K gate dielectric |
| JP4367599B2 (ja) | 2000-12-19 | 2009-11-18 | 日本電気株式会社 | 高誘電率薄膜の成膜方法 |
| US6534420B2 (en) * | 2001-07-18 | 2003-03-18 | Micron Technology, Inc. | Methods for forming dielectric materials and methods for forming semiconductor devices |
-
2001
- 2001-12-11 JP JP2001377201A patent/JP2003179049A/ja active Pending
-
2002
- 2002-12-09 US US10/314,159 patent/US6955973B2/en not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022624A1 (ja) * | 2003-08-28 | 2005-03-10 | National University Corporation Tokyo University Of Agriculture And Technology | 絶縁膜形成方法 |
| JPWO2005022624A1 (ja) * | 2003-08-28 | 2007-11-01 | 国立大学法人東京農工大学 | 絶縁膜形成方法 |
| WO2008139621A1 (ja) * | 2007-05-15 | 2008-11-20 | Canon Anelva Corporation | 半導体素子の製造方法 |
| JP4503095B2 (ja) * | 2007-05-15 | 2010-07-14 | キヤノンアネルバ株式会社 | 半導体素子の製造方法 |
| JPWO2008139621A1 (ja) * | 2007-05-15 | 2010-07-29 | キヤノンアネルバ株式会社 | 半導体素子の製造方法 |
| US7807585B2 (en) | 2007-05-15 | 2010-10-05 | Canon Anelva Corporation | Method of fabricating a semiconductor device |
| JP2009016670A (ja) * | 2007-07-06 | 2009-01-22 | Canon Anelva Corp | 半導体素子及びその製造方法 |
| JP2009177161A (ja) * | 2007-12-27 | 2009-08-06 | Canon Inc | 絶縁膜の形成方法 |
| KR20140112016A (ko) * | 2011-11-24 | 2014-09-22 | 유니버시티 오브 매니토바 | 금속성 막의 산화 |
| JP2015506089A (ja) * | 2011-11-24 | 2015-02-26 | ユニバーシティ オブ マニトバ | 金属膜の酸化 |
| KR101686498B1 (ko) | 2011-11-24 | 2016-12-14 | 유니버시티 오브 매니토바 | 금속성 막의 산화 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030109114A1 (en) | 2003-06-12 |
| US6955973B2 (en) | 2005-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003179049A (ja) | 絶縁膜形成方法、半導体装置及びその製造方法 | |
| Chui et al. | Germanium MOS capacitors incorporating ultrathin high-/spl kappa/gate dielectric | |
| JP5203133B2 (ja) | 半導体デバイスの製造方法 | |
| CN100416859C (zh) | 形成具有高迁移率的金属/高k值栅叠层的方法 | |
| JP4643884B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003008011A (ja) | 半導体装置及びその製造方法 | |
| JP2002170825A (ja) | 半導体装置及びｍｉｓ型半導体装置並びにその製造方法 | |
| JP4120938B2 (ja) | 高誘電率絶縁膜を有する半導体装置とその製造方法 | |
| US20080050870A1 (en) | Method for fabricating semiconductor device | |
| JP2002231717A (ja) | 酸化剤としてＮ２Ｏを用いた超薄膜ＳｉＯ２ | |
| JP4095326B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2001332547A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4025542B2 (ja) | 絶縁膜形成方法、半導体装置及びその製造方法 | |
| US6323114B1 (en) | Stacked/composite gate dielectric which incorporates nitrogen at an interface | |
| JP4261276B2 (ja) | 半導体装置の製造方法 | |
| US7022626B2 (en) | Dielectrics with improved leakage characteristics | |
| US6777296B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100621542B1 (ko) | 미세 전자 소자의 다층 유전체막 및 그 제조 방법 | |
| Koyanagi et al. | Electrical characterization of La2O3-gated metal oxide semiconductor field effect transistor with Mg incorporation | |
| Huang et al. | Interface Trap Density Reduction Due to AlGeO Interfacial Layer Formation by Al Capping on Al 2 O 3/GeO x/Ge Stack | |
| JP2006019615A (ja) | 半導体装置及びその製造方法 | |
| JP4190175B2 (ja) | 高誘電率金属酸化物膜を有する半導体装置の製造方法 | |
| JP2004006455A (ja) | 半導体装置およびその製造方法 | |
| Morisaki et al. | Effects of interface oxide layer on HfO 2 gate dielectrics [MISFETS] | |
| KUROSE et al. | Ultrathin HfO x N y gate insulator formation by electron cyclotron resonance Ar/N 2 plasma nitridation of HfO 2 thin films |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040913 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071030 |