JP2003008011A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 高い比誘電率が確保されており且つ熱的に安
定なゲート絶縁膜を用いた半導体装置を実現できるよう
にする。 【解決手段】 シリコン基板１０上にゲート絶縁膜１１
を介してゲート電極１２が形成されている。ゲート絶縁
膜１１は、シリコン含有ハフニウムオキサイド膜よりな
る高誘電率膜１１ａと、高誘電率膜１１ａの下側に形成
されており、ハフニウムを含むシリコン窒化酸化膜より
なる下部バリア膜１１ｂとを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特にゲート絶縁膜に用いられる高誘
電率膜に関するものである。

【０００２】

【従来の技術】近年の半導体装置における高集積化及び
高速化に対する技術進展に伴い、ＭＯＳＦＥＴの微細化
が進められている。微細化に伴いゲート絶縁膜の薄膜化
を進めると、トンネル電流によるゲートリーク電流の増
大等の問題が顕在化してくる。この問題を抑制するため
に、ハフニウムオキサイド（ＨｆＯ₂ ）やジルコニウム
オキサイド（ＺｒＯ₂ ）等の高誘電率材料を用いたゲー
ト絶縁膜（以下、high-kゲート絶縁膜と称する）によ
り、薄いＳｉＯ₂ 換算膜厚（以下、ＥＯＴと称する）を
実現しながら物理的膜厚を厚くするという手法が研究さ
れている。

【０００３】例えば特開2000-58832号公報に記載されて
いる従来のhigh-kゲート絶縁膜の形成方法は次の通りで
ある。まず、シリコン基板上にＳｉＯ₂ 層等の酸化物層
を形成した後、該酸化物層の上にスパッタ法又はプラズ
マＣＶＤ法等により、ジルコニウム又はハフニウムより
なる金属膜を蒸着する。その後、該金属膜に対して、例
えばＮＯ等のガスを用いた酸窒化処理を行なって、オキ
シ窒化ジルコニウム（ＺｒＯ_xＮ_y）又はオキシ窒化ハフ
ニウム（ＨｆＯ_xＮ_y）よりなるhigh-kゲート絶縁膜を形
成する。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
high-kゲート絶縁膜においては、製造プロセス中の高温
処理による熱履歴が加わった場合に、ゲート絶縁膜を構
成する高誘電率材料が結晶化してしまい、その結果とし
て生じた結晶粒界又は欠陥準位を介した電気伝導によっ
てリーク電流増加が発生するという問題が生じる。すな
わち、従来のhigh-kゲート絶縁膜の熱的安定性は不十分
であった。

【０００５】前記に鑑み、本発明は、高い比誘電率が確
保されており且つ熱的に安定なゲート絶縁膜を用いた半
導体装置を実現できるようにすることを目的とする。

【０００６】

【課題を解決するための手段】前記の目的を達成するた
めに、本発明に係る半導体装置は、基板上に形成された
ゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電
極とを備え、ゲート絶縁膜は、一の金属、酸素及びシリ
コンを含む高誘電率膜と、高誘電率膜の下側に形成され
ており、一の金属、酸素、シリコン及び窒素を含む下部
バリア膜とを有する。

【０００７】本発明の半導体装置によると、ゲート絶縁
膜を構成する高誘電率膜がシリコンを含むため、製造プ
ロセス中の高温処理（例えば９００℃程度の不純物活性
化熱処理）によって高誘電率膜が結晶化することを防止
できる。このため、完成後の半導体装置において、高誘
電率膜の大部分がアモルファス状態に保たれるので、hi
gh-kゲート絶縁膜にリーク電流が生じることを抑制でき
る。従って、high-kゲート絶縁膜の熱的安定性が向上す
るため、耐熱性の優れた半導体装置を実現できると共
に、半導体装置の製造におけるプロセスマージンを大き
くすることができる。

【０００８】また、本発明の半導体装置によると、ゲー
ト絶縁膜における高誘電率膜の下側に下部バリア膜が存
在するため、高誘電率膜と基板とが反応することを防止
できる。また、下部バリア膜に、高誘電率膜と同じ金属
が含まれているため、下部バリア膜の比誘電率を高くで
き、それによってゲート絶縁膜全体の比誘電率を高くす
ることができる。

【０００９】本発明の半導体装置において、ゲート絶縁
膜は、高誘電率膜の上側に形成された上部バリア膜を有
し、該上部バリア膜は、一の金属、酸素及び窒素を含む
ことが好ましい。

【００１０】このようにすると、ゲート電極材料と、高
誘電率膜材料とが互いに拡散することを防止できる。ま
た、上部バリア膜に、高誘電率膜と同じ金属が含まれて
いるため、上部バリア膜の比誘電率を高くでき、それに
よってゲート絶縁膜全体の比誘電率を高くすることがで
きる。

【００１１】本発明の半導体装置において、一の金属、
酸素及びシリコンをそれぞれＭ、Ｏ及びＳｉとして高誘
電率膜の組成をＭ_xＳｉ_yＯ（但しｘ＞０且つｙ＞０）と
表記したときに、０．２３≦ｙ／（ｘ＋ｙ）≦０．９０
であることが好ましい。

【００１２】このようにすると、high-kゲート絶縁膜の
比誘電率を十分保ちながら、９００℃程度の熱処理に対
してもhigh-kゲート絶縁膜の熱的安定性を確実に保つこ
とができる。

【００１３】本発明の半導体装置において、一の金属、
酸素及びシリコンをそれぞれＭ、Ｏ及びＳｉとして高誘
電率膜の組成をＭ_xＳｉ_yＯ（但しｘ＞０且つｙ＞０）と
表記したときに、０．２３≦ｙ／（ｘ＋ｙ）≦０．３０
であることが好ましい。

【００１４】このようにすると、high-kゲート絶縁膜の
信頼性寿命を十分保ちながら、９００℃程度の熱処理に
対してもhigh-kゲート絶縁膜の熱的安定性を確実に保つ
ことができる。

【００１５】本発明の半導体装置において、一の金属は
ハフニウム又はジルコニウムであり、一の金属、酸素、
シリコン及び窒素をそれぞれＭ、Ｏ、Ｓｉ及びＮとして
下部バリア膜の組成をＭ_xＳｉ_yＯＮ（但しｘ＞０且つｙ
＞０）と表記したときに、ｘ／（ｘ＋ｙ）≧０．１０で
あることが好ましい。

【００１６】このようにすると、下部バリア膜の比誘電
率を確実に高くすることができる。

【００１７】本発明の半導体装置において、ゲート電極
はメタルゲート電極であってもよい。

【００１８】本発明に係る第１の半導体装置の製造方法
は、基板上に、一の金属、酸素及び所定の物質を含む高
誘電率膜を形成する工程と、高誘電率膜に対して熱処理
を行なうことにより、基板側からシリコンを高誘電率膜
中に拡散させてシリコン含有高誘電率膜を形成する工程
と、シリコン含有高誘電率膜の上にゲート電極となる導
電膜を形成する工程とを備えている。

【００１９】第１の半導体装置の製造方法によると、所
定の物質を含む高誘電率膜に対して熱処理を行なうこと
によって、高誘電率膜から所定の物質を脱離させること
ができ、それにより形成された空孔を介してシリコンを
高誘電率膜中に拡散させてシリコン含有高誘電率膜を形
成できる。このため、高誘電率膜中にシリコンを効率的
に含ませることができると共に、最終的に空孔が消失し
てシリコン含有高誘電率膜の緻密化が進む。ここで、シ
リコン含有高誘電率膜は製造プロセス中の高温処理によ
って結晶化しにくいため、シリコン含有高誘電率膜の大
部分が装置完成後においてもアモルファス状態に保たれ
る。その結果、シリコン含有高誘電率膜を有するゲート
絶縁膜、つまりhigh-kゲート絶縁膜にリーク電流が生じ
ることを抑制できる。従って、high-kゲート絶縁膜の熱
的安定性が向上するため、耐熱性の優れた半導体装置を
実現できると共に半導体装置の製造におけるプロセスマ
ージンを大きくすることができる。

【００２０】第１の半導体装置の製造方法において、所
定の物質は水素であることが好ましい。

【００２１】このようにすると、高誘電率膜中にシリコ
ンを確実に拡散させることができる。

【００２２】第１の半導体装置の製造方法において、高
誘電率膜を形成する工程よりも前に、基板上に、シリコ
ン、窒素及び所定の物質を含む絶縁膜を形成する工程を
備え、高誘電率膜に対して熱処理を行なう工程は、絶縁
膜に含まれるシリコンを高誘電率膜中に拡散させる工程
と、高誘電率膜に含まれる一の金属を絶縁膜中に拡散さ
せることにより下部バリア膜を形成する工程とを含むこ
とが好ましい。

【００２３】このようにすると、高誘電率膜中にシリコ
ンを確実に含ませることができる。また、高誘電率膜又
はシリコン含有高誘電率膜と基板とが反応することを防
止できる。また、下部バリア膜に、シリコン含有高誘電
率膜と同じ金属を含ませることができるため、下部バリ
ア膜の比誘電率を高くでき、それによってゲート絶縁膜
全体の比誘電率を高くすることができる。

【００２４】第１の半導体装置の製造方法において、高
誘電率膜を形成する工程は、一の金属と所定の物質とを
含むソースプリカーサを用いたＣＶＤ法により高誘電率
膜を形成する工程を含むことが好ましい。

【００２５】このようにすると、所定の物質を含む高誘
電率膜を確実に形成することができる。

【００２６】第１の半導体装置の製造方法において、高
誘電率膜を形成する工程は、一の金属を含むソースプリ
カーサと、所定の物質を含むソースガスとを用いたＣＶ
Ｄ法により高誘電率膜を形成する工程を含むことが好ま
しい。

【００２７】このようにすると、所定の物質を含む高誘
電率膜を確実に形成することができる。

【００２８】第１の半導体装置の製造方法において、高
誘電率膜を形成する工程は、所定の物質を含む雰囲気中
で一の金属を含むターゲットを用いたＰＶＤ法により高
誘電率膜を形成する工程を含むことが好ましい。

【００２９】このようにすると、所定の物質を含む高誘
電率膜を確実に形成することができる。

【００３０】本発明に係る第２の半導体装置の製造方法
は、基板上に、一の金属、酸素及び水素を含む高誘電率
膜を形成する工程と、高誘電率膜に対して熱処理を行な
うことにより、基板側からシリコンを高誘電率膜中に拡
散させてシリコン含有高誘電率膜を形成する工程と、シ
リコン含有高誘電率膜の上にゲート電極となる導電膜を
形成する工程とを備えている。

【００３１】第２の半導体装置の製造方法によると、水
素を含む高誘電率膜に対して熱処理を行なうことによっ
て、高誘電率膜から水素を脱離させることができ、それ
により形成された空孔を介してシリコンを高誘電率膜中
に拡散させてシリコン含有高誘電率膜を形成できる。こ
のため、高誘電率膜中にシリコンを効率的に含ませるこ
とができると共に、最終的に空孔が消失してシリコン含
有高誘電率膜の緻密化が進む。ここで、シリコン含有高
誘電率膜は製造プロセス中の高温処理によって結晶化し
にくいため、シリコン含有高誘電率膜の大部分が装置完
成後においてもアモルファス状態に保たれる。その結
果、シリコン含有高誘電率膜を有するゲート絶縁膜、つ
まりhigh-kゲート絶縁膜にリーク電流が生じることを抑
制できる。従って、high-kゲート絶縁膜の熱的安定性が
向上するため、耐熱性の優れた半導体装置を実現できる
と共に半導体装置の製造におけるプロセスマージンを大
きくすることができる。

【００３２】第２の半導体装置の製造方法において、高
誘電率膜を形成する工程よりも前に、基板上に、シリコ
ン、窒素及び水素を含む絶縁膜を形成する工程を備え、
高誘電率膜に対して熱処理を行なう工程は、絶縁膜に含
まれるシリコンを高誘電率膜中に拡散させる工程と、高
誘電率膜に含まれる一の金属を絶縁膜中に拡散させるこ
とにより下部バリア膜を形成する工程とを含むことが好
ましい。

【００３３】このようにすると、高誘電率膜中にシリコ
ンを確実に含ませることができる。また、高誘電率膜又
はシリコン含有高誘電率膜と基板とが反応することを防
止できる。また、下部バリア膜に、シリコン含有高誘電
率膜と同じ金属を含ませることができるため、下部バリ
ア膜の比誘電率を高くでき、それによってゲート絶縁膜
全体の比誘電率を高くすることができる。

【００３４】第２の半導体装置の製造方法において、高
誘電率膜を形成する工程は、一の金属と水素とを含むソ
ースプリカーサを用いたＣＶＤ法により高誘電率膜を形
成する工程を含むことが好ましい。

【００３５】このようにすると、水素を含む高誘電率膜
を確実に形成することができる。

【００３６】第２の半導体装置の製造方法において、高
誘電率膜を形成する工程は、一の金属を含むソースプリ
カーサと、水素を含むソースガスとを用いたＣＶＤ法に
より高誘電率膜を形成する工程を含むことが好ましい。

【００３７】このようにすると、水素を含む高誘電率膜
を確実に形成することができる。

【００３８】第２の半導体装置の製造方法において、高
誘電率膜を形成する工程は、水素を含む雰囲気中で一の
金属を含むターゲットを用いたＰＶＤ法により高誘電率
膜を形成する工程を含むことが好ましい。

【００３９】このようにすると、水素を含む高誘電率膜
を確実に形成することができる。

【００４０】第１又は第２の半導体装置の製造方法にお
いて、一の金属はハフニウム又はジルコニウムであるこ
とが好ましい。

【００４１】このようにすると、シリコン含有高誘電率
膜の比誘電率を確実に高くすることができる。

【００４２】第１又は第２の半導体装置の製造方法にお
いて、高誘電率膜に対して熱処理を行なう工程と導電膜
を形成する工程との間に、シリコン含有高誘電率膜の表
面を窒化することにより上部バリア膜を形成する工程を
備えていることが好ましい。

【００４３】このようにすると、ゲート電極材料と高誘
電率膜材料とが互いに拡散することを防止できる。ま
た、上部バリア膜に、高誘電率膜と同じ金属を含ませる
ことができるため、上部バリア膜の比誘電率を高くで
き、それによってゲート絶縁膜全体の比誘電率を高くす
ることができる。

【００４４】第１又は第２の半導体装置の製造方法にお
いて、高誘電率膜を形成する工程と高誘電率膜に対して
熱処理を行なう工程との間に、高誘電率膜の表面を窒化
することにより上部バリア膜を形成する工程を備えてい
ることが好ましい。

【００４５】このようにすると、ゲート電極材料と高誘
電率膜材料とが互いに拡散することを防止できる。ま
た、上部バリア膜に、高誘電率膜と同じ金属を含ませる
ことができるため、上部バリア膜の比誘電率を高くで
き、それによってゲート絶縁膜全体の比誘電率を高くす
ることができる。

【００４６】第１又は第２の半導体装置の製造方法にお
いて、高誘電率膜に対して熱処理を行なう工程における
熱処理温度は６００℃以上且つ８５０℃以下であること
が好ましい。

【００４７】このようにすると、高誘電率膜から所定の
物質又は水素を確実に脱離させることができ、それによ
って高誘電率膜中にシリコンを確実に拡散させることが
できる。

【００４８】第１又は第２の半導体装置の製造方法にお
いて、一の金属、酸素及びシリコンをそれぞれＭ、Ｏ及
びＳｉとしてシリコン含有高誘電率膜の組成をＭ_xＳｉ_y
Ｏ（但しｘ＞０且つｙ＞０）と表記すると共に製造プロ
セスでの最高温度をＴ［℃］と表記したときに、Ｔ≦
６．６９・ｙ／（ｘ＋ｙ）＋７４９．４であることが好
ましい。

【００４９】このようにすると、シリコン含有高誘電率
膜を有するhigh-kゲート絶縁膜の熱的安定性を確実に保
つことができる。

【００５０】この場合、ゲート電極はシリコンを含む材
料よりなり、ｙ／（ｘ＋ｙ）≦０．３０であることが好
ましい。

【００５１】このようにすると、シリコン含有高誘電率
膜を有するhigh-kゲート絶縁膜の信頼性寿命を十分に保
つことができる。

【００５２】第１又は第２の半導体装置の製造方法にお
いて、ゲート電極はメタルゲート電極であり、導電膜を
形成する工程よりも後に、基板に対して熱処理を行なう
工程を備えていることが好ましい。

【００５３】このようにすると、シリコン含有高誘電率
膜を有するhigh-kゲート絶縁膜中の欠陥をより一層低減
できる。

【００５４】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置、具体的にはＭＩＳ
ＦＥＴについて、図面を参照しながら説明する。

【００５５】図１は、第１の実施形態に係る半導体装置
の断面構成を示している。

【００５６】図１に示すように、シリコン基板１０上に
ゲート絶縁膜１１を介してゲート電極１２が形成されて
いる。また、シリコン基板１０におけるゲート電極１２
の両側には、ソース領域又はドレイン領域となる不純物
拡散層１３が形成されている。ゲート絶縁膜１１は、絶
縁性金属酸化物よりなる高誘電率膜１１ａと、高誘電率
膜１１ａの下側に形成された下部バリア膜１１ｂと、高
誘電率膜１１ａの上側に形成された上部バリア膜１１ｃ
とを有している。

【００５７】具体的には、高誘電率膜１１ａは、高い比
誘電率を持つハフニウムオキサイド（ＨｆＯ₂ ）にシリ
コンが含まれた物質、つまりシリコン含有ハフニウムオ
キサイド（Ｈｆ_x Ｓｉ_yＯ₂（但しｘ＞ｙ＞０））から構
成されている。また、シリコン基板１０と高誘電率膜１
１ａとの反応を防止する下部バリア膜１１ｂは、例えば
ハフニウムを含むシリコン窒化酸化膜よりなる。また、
高誘電率膜１１ａとゲート電極１２との反応を防止する
上部バリア膜１１ｃは、例えば窒素を含むシリコン含有
ハフニウムオキサイド膜よりなる。すなわち、下部バリ
ア膜１１ｂ及び上部バリア膜１１ｃは高誘電率バリア膜
である。さらに、ゲート電極１２は、例えばリンがドー
プされたポリシリコン膜よりなる。

【００５８】尚、高誘電率膜１１ａが窒素を含んでいて
もよい。また、ゲート絶縁膜１１の物理的膜厚が４ｎｍ
程度の場合、高誘電率膜１１ａの物理的膜厚は２ｎｍ程
度であり、下部バリア膜１１ｂの物理的膜厚は１ｎｍ弱
であり、上部バリア膜１１ｃの物理的膜厚は１ｎｍ強で
ある。また、高誘電率膜１１ａ、下部バリア膜１１ｂ及
び上部バリア膜１１ｃはいずれもアモルファス状態であ
る。

【００５９】本実施形態において、高誘電率膜１１ａと
なるＨｆＯ₂ 膜にシリコンを含ませた理由は、高誘電率
膜１１ａの熱的安定性を保つためである。言い換えれ
ば、シリコンを含む高誘電率膜１１ａは、高温の熱処理
が加わった場合にも結晶化しにくいので（或いは部分的
にしか結晶化せずアモルファス状態のまま維持されるの
で）、結晶粒界又は欠陥準位に起因したリーク電流増加
を抑制できるからである。以下、図面を参照しながら具
体的に説明する。

【００６０】図２は、ＨｆＯ₂ に添加するシリコン（Ｓ
ｉ）量と、ＨｆＯ₂ の結晶化温度及び熱的安定性保証温
度との関係を示している。ここで、結晶化温度とはアモ
ルファス状態から結晶状態へ変化し始める温度である。
すなわち、結晶化温度を境にして状態変化が始まるの
で、結晶化温度を越えても直ちに物体（ＨｆＯ₂ ）全体
が結晶化されるわけではない。

【００６１】図２において、横軸は、単位体積のＨｆＯ
₂ に含まれるＳｉ原子の数（以下、Ｓｉ濃度とする）と
単位体積のＨｆＯ₂ に含まれるＨｆ原子の数（以下、Ｈ
ｆ濃度とする）との和に対するＳｉ濃度の比Ｘ₁ （％表
示）を示している。すなわち、横軸左端（Ｘ₁ ＝（Ｓｉ
濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００＝０％）はＳ
ｉが全く含まれないＨｆＯ₂ を表し、横軸右端（Ｘ₁ ＝
（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００＝１０
０％）はＨｆが全く含まれないＳｉＯ₂ を表す。また、
縦軸は温度を示している。

【００６２】図２に示すように、比Ｘ₁ の増加に従っ
て、つまり添加Ｓｉ量の増加に従って、ＨｆＯ₂ の結晶
化温度及び熱的安定性保証温度は上昇する。すなわち、
ＨｆＯ ₂ にシリコンを加えることによって、ＨｆＯ₂ の
熱的安定性が増していくことがわかる。これは、Ｓｉ量
を増やすことにより、Ｓｉ含有ＨｆＯ₂ つまりＨｆシリ
ケート材料がアモルファス状態を維持しやすくなり、そ
の結果、高温下でもＨｆＯ₂ 膜全体が結晶化しにくくな
ってアモルファス状態のまま維持されるからである。

【００６３】ここで、熱的安定性保証温度とは、ＨｆＯ
₂ よりなる絶縁膜を有するＭＯＳキャパシタ構造に対し
てＲＴＰ（rapid thermal process ）装置により１ａｔ
ｍのＮ₂ ガス中で３０秒間のアニール処理を行なう場合
において絶縁膜に急激なリーク電流の増大が生じ始める
アニール温度である。従って、熱的安定性保証温度より
も下の温度では、Ｓｉ含有ＨｆＯ₂ 膜を用いたＭＯＳキ
ャパシタ構造におけるリーク電流及び容量は理想的な値
を示す。その一方、熱的安定性保証温度よりも上の温度
では、Ｓｉ含有ＨｆＯ₂ 膜における局所的な欠陥の急増
に起因してＭＯＳキャパシタのリーク電流が急激に３桁
程度も増加する。このとき、Ｃ−Ｖ（Capacitance-Volt
age ）測定においてAccumulation（蓄積）状態での容量
が発散してしまう結果、ＭＯＳキャパシタの容量測定は
不可能となる。すなわち、熱的安定性保証温度よりも上
の温度では、Ｓｉ含有ＨｆＯ₂ 膜用いたＭＯＳキャパシ
タ構造は、キャパシタとしての役目を果たさなくなる。

【００６４】また、比Ｘ₁ を７０％以上にすると、Ｓｉ
含有ＨｆＯ₂ 膜のほぼ全体を高温下でもアモルファス状
態に保てるので、１２００℃の高温プロセスが加わった
場合にもリーク電流を抑制できる。また、比Ｘ₁ が少な
くとも２３％以上あれば、Ｓｉ含有ＨｆＯ₂ 膜が結晶化
したときに生じる結晶は微結晶状態であって、膜全体と
してはアモルファス状態が支配的であるため、９００℃
の高温プロセスが加わった場合にもリーク電流を抑制で
きる。ここで、対象材料の大部分がアモルファス状態で
ある場合、或いは、熱的安定性つまり耐熱性にほとんど
影響しない程度の多少の微結晶が対象材料中に含まれて
いる場合も、アモルファス状態とみなしている。

【００６５】また、図２に示すように、Ｓｉ濃度／（Ｓ
ｉ濃度＋Ｈｆ濃度）×１００をＸ₁[％]と表記すると共
に熱的安定性保証温度（具体的にはポリシリコン電極を
使用した場合）をＴ[℃]と表記した場合、半導体装置の
製造プロセスで使用できるプロセス温度の範囲と、Ｓｉ
含有ＨｆＯ₂ 膜におけるＳｉ濃度の範囲とを示す直線Ｔ
＝６．６９・Ｘ₁ ＋７４９．４が定義できる。言い換え
ると、プロセス温度及びＳｉ濃度はＴ＝６．６９・Ｘ₁
＋７４９．４よりも下側の範囲であることが必要であ
る。具体的には、Ｘ₁ の値つまりＳｉ含有ＨｆＯ₂ の組
成が決まっている場合、プロセス温度は、Ｘ₁ の所定値
と対応する熱的安定性保証温度Ｔ以下の温度範囲でなけ
ればならない。逆に、プロセスの最高温度が決まってい
る場合、該最高温度を熱的安定性保証温度Ｔとしたとき
のＸ₁ の値よりも大きなＸ₁ を有するようにＳｉが添加
されたＨｆＯ₂ 膜つまりＨｆシリケート膜を選択しなけ
ればならない。図１に示す本実施形態の半導体装置の構
造の場合、前述のようにＳｉ濃度を決定する対象は、例
えばゲート絶縁膜１１全体であってもよいし、ゲート電
極１２との接触を考慮してゲート絶縁膜１１におけるゲ
ート電極１２との界面から下側２ｎｍ程度の範囲であっ
てもよい。

【００６６】図３は、図２に示す関係（実験結果）に基
づき色々なプロセス最高温度に対応して求められた、熱
的安定性を保持できるＨｆシリケートの組成（Ｘ₁ ）の
許容範囲を示している。図３に示すように、例えば、プ
ロセス最高温度が９００℃程度である場合（例えば電極
材料にポリシリコンを使用したプロセスの場合）、欠陥
等に起因する急激なリーク電流増加の発生を防止して熱
的安定性を保つためには、Ｘ₁ は２３％以上でなければ
ならない。

【００６７】図４は、ＨｆＯ₂ 膜に添加するＳｉ量と、
ＨｆＯ₂ 膜の比誘電率との関係を示している。図４にお
いて、上の横軸はＳｉ量の目安となる、前述のＸ₁ ＝
（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００を示し
ている。また、下の横軸はＨｆ量の目安となるＸ₂ ＝
（Ｈｆ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００を示し
ている。また、縦軸はＨｆＯ₂ 膜の比誘電率を示してい
る。また、□は比誘電率の実測値を示している。

【００６８】図４に示すように、ＨｆＯ₂ 膜の比誘電率
は、Ｘ₁ が０％のとき（つまりＳｉを全く含まないＨｆ
Ｏ₂ 膜のとき）が最高で約２４である。また、ＨｆＯ₂
膜中のＳｉ量が増えるに従って比誘電率は減少するが、
Ｘ₁ が３０％から９０％までの間は比誘電率は約１１程
度のほぼ一定の値を維持する。さらに、ＨｆＯ₂ 膜中の
Ｓｉ量が増えてＸ₁ が９０％を越えると、比誘電率は再
び徐々に減少し始め、Ｘ₁ が１００％のとき（つまりＨ
ｆを全く含まないＳｉＯ₂ 膜のとき）、比誘電率は約
３．９となる。従って、Ｘ₁ を９０％以下にすることに
より、言い換えると、Ｘ₂ を１０％以上にすることによ
り、相対的に高く且つ安定した比誘電率を有するＨｆシ
リケート膜を実現できる。

【００６９】以上に説明してきた、図２〜図４に示す結
果によると、高誘電率膜１１ａ（高誘電率膜１１ａ自体
に代えて高誘電率膜１１ａと下部バリア膜１１ｂ及び／
又は上部バリア膜１１ｃとが組み合わされた積層構造で
もよい）が高い比誘電率を持ちながら熱的安定性を保つ
ためには、シリコン含有ＨｆＯ₂ よりなる高誘電率膜１
１ａにおけるＸ₁ ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃
度））×１００は２３％以上９０％以下に設定されるこ
とが重要である。

【００７０】尚、Ｘ₁ ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ
濃度））×１００は、高誘電率膜１１ａの組成をＨｆ_x
Ｓｉ_yＯ（但しｘ＞０且つｙ＞０）と表記したときの
（ｙ／（ｘ＋ｙ））×１００と同意である。同様に、Ｘ
₂ ＝（Ｈｆ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００
は、（ｘ／（ｘ＋ｙ））×１００と同意である。また、
Ｘ₁及びＸ₂ はＳｉ濃度とＨｆ濃度との関係を表すもの
であるので、対象となるＨｆシリケートが、窒化Ｈｆシ
リケートとしてＮを含んでいる場合、或いは、Ｃｌ、Ｆ
及びＨ等の他の元素を含んでいる場合にも、Ｘ₁ 及びＸ
₂ を用いた以上の説明は有効である。

【００７１】図５は、ＨｆＯ₂ 膜に添加するＳｉ量と、
ＨｆＯ₂ 膜の信頼性寿命（絶縁破壊に至るまでの時間）
との関係を示している。図５において、上の横軸はＳｉ
量の目安となる、前述のＸ₁ ＝（Ｓｉ濃度／（Ｓｉ濃度
＋Ｈｆ濃度））×１００を示している。また、下の横軸
はＨｆ量の目安となるＸ₂ ＝（Ｈｆ濃度／（Ｓｉ濃度＋
Ｈｆ濃度））×１００を示している。また、縦軸はＨｆ
Ｏ₂ 膜の信頼性寿命を示している。また、□はＨｆＯ₂
膜の信頼性寿命の実測値を示している。

【００７２】具体的には、組成の異なるＨｆシリケート
膜を有するＭＯＳキャパシタの色々なサンプルを用意し
て、ＴＤＤＢ（Time Dependent Dielectric Breakdown
measurement ）試験を行なうことにより、不良率１００
ｐｐｍ、絶縁膜面積（ＭＯＳ面積）０．１ｃｍ² 、温度
１００℃、印加電圧Ｖ_G ＝ー１Ｖ、ＥＯＴ（ＳｉＯ₂換
算膜厚）＝１．５ｎｍという条件下で、Ｈｆシリケート
膜の長期信頼性寿命を推定した結果を図５に示してい
る。ここで、各サンプルにおけるＨｆシリケート膜の組
成は、Ｈｆを含まないＳｉＯ₂ からＳｉを含まないＨｆ
Ｏ₂ までの範囲で変化する。また、各サンプルはＰ型基
板上に形成されており、基板側を０Ｖとしてマイナスの
一定ストレス電圧が電極に印加される。

【００７３】より詳細には、ＴＤＤＢ試験に用いられる
各サンプルの絶縁膜面積は３×１０ ^-7ｃｍ² から５×１
０^-5ｃｍ² までの範囲であり、絶縁膜面積０．１ｃｍ²
での信頼性寿命を求める場合には、絶縁膜中の欠陥がポ
アソン分布しているという仮定に基づく次式 絶縁膜面積１の信頼性寿命＝絶縁膜面積２の信頼性寿命
×（絶縁膜面積２／絶縁膜面積１）^(1/β⁾ （但しβはワイブル傾き）を使用した。また、ＴＤＤＢ
試験時の温度は室温から１００℃までの範囲であり、温
度１００℃での信頼性寿命を求める場合には、温度変化
に対して予め求められた信頼性寿命の活性化エネルギー
を使用した。また、不良率１００ｐｐｍでの信頼性寿命
を求める場合には、ＴＤＤＢ試験により得られたワイブ
ルプロットに基づきワイブル傾きβを求めた後、真性絶
縁破壊の近似直線を延長した。さらに、ＴＤＤＢ試験で
は絶対値で１Ｖよりも大きなＶ_G を用いる一方、Ｖ_G ＝
ー１Ｖでの信頼性寿命を求める場合には、（Ｖ_G （ＴＤ
ＤＢ試験時）−Ｖｆｂ）／Ｔｐｈ（但しＶｆｂはフラッ
トバンド電圧、Ｔｐｈは絶縁膜全体の物理膜厚）の式か
ら得られる、本当の電界Ｅｏｘ（real）と対応する信頼
性寿命の実験データを直線近似により延長した。

【００７４】前述の様な方法を用いて得られた図５に示
す結果によると、Ｘ₁ （上の横軸）を３０％以下にする
ことにより、言い換えると、Ｘ₂ を７０％以上にするこ
とにより、Ｈｆシリケート膜の信頼性寿命は１０年以上
となる。尚、図５においては、本当の電界Ｅｏｘ（ｒｅ
ａｌ）に対して、より低電圧側への信頼性寿命の推定を
行なった結果を示したが、これに代えて、ＴＤＤＢ試験
時のＶ_G 自体に対して、又は（Ｖ_G （ＴＤＤＢ試験時）
−Ｖｆｂ）／ＥＯＴの式から得られる、有効的な電界Ｅ
ｏｘ（effective ）に対して、より低電圧側への信頼性
寿命の推定を行なった結果についてもほぼ同様の傾向を
示した。

【００７５】ところで、図２〜図４に示す結果による
と、熱的安定性と高い比誘電率とを重要視した場合、Ｈ
ｆシリケート膜におけるＸ₁ ＝（Ｓｉ濃度／（Ｓｉ濃度
＋Ｈｆ濃度））×１００は２３％以上９０％以下に設定
されることが好ましかった。一方、図５に示す結果によ
ると、Ｘ₁ を３０％以下にすることにより、信頼性寿命
を確保することができる。すなわち、熱的安定性及び高
い比誘電率に加えて信頼性を重要視した場合、Ｘ₁ の好
ましい範囲は２３％以上３０％以下になる。但し、リプ
レースメントゲートプロセス（ダミーゲートを用いるこ
とによりソース・ドレイン領域の形成後にゲート電極の
形成を可能とするプロセス）等の、ゲート絶縁膜形成後
に高温処理が必要ないプロセスの場合、具体的にはゲー
ト電極形成後に７５０℃以上の熱処理がないプロセスの
場合、信頼性のみを重要視すればよいので、Ｘ₁ の好ま
しい範囲は３０％以下になる。

【００７６】図６は、ＨｆＯ₂ 膜に添加するＳｉ量と、
ＨｆＯ₂ 膜の熱的安定性及び信頼性との関係を示してい
る。

【００７７】図６に示すように、Ｓｉを含むＨｆＯ₂ 膜
よりなるhigh-kゲート絶縁膜における構造（組成）又は
プロセス温度の好ましい範囲は大きく３つに分けられ
る。すなわち、熱的安定性のみを重要視する場合には、
好ましい範囲はＴ＝６．６９・Ｘ₁ ＋７４９．４よりも
下側の範囲である。このとき、９００℃のプロセス最高
温度において比誘電率の大きさも確保するためには、Ｘ
₁ は２３％以上９０％以下に設定されなければならな
い。また、リプレースメントゲート等を使用した、ゲー
ト絶縁膜形成後に高温処理が必要ないプロセスの場合、
信頼性のみを重要視すれば良く、Ｘ₁ は３０％以下に設
定されればよい。さらに、従来のＳｉプロセスにおいて
ＳｉＯＮに代えてhigh-k材料をゲート絶縁膜材料として
使用すると共にＰｏｌｙーＳｉ又はＳｉＧｅ等をゲート
電極材料として使用する場合、つまり、比較的高温の不
純物活性化アニールがゲート絶縁膜形成後に行なわれる
場合、熱的安定性及び信頼性の両方を重要視する必要が
あるため、Ｔ＝６．６９・Ｘ₁＋７４９．４よりも下側
であり且つＸ₁ は３０％以下である範囲が好ましい。こ
のとき、プロセス最高温度が９００℃であるとすると、
Ｘ₁ は２３％以上３０％以下に設定されなければならな
い。尚、９００℃は、ソース領域、ドレイン領域又は電
極に含まれる不純物の活性化アニールにおける典型的な
温度である。

【００７８】以上に説明したように、第１の実施形態に
よると、ゲート絶縁膜１１を構成する高誘電率膜１１ａ
がシリコンを含むＨｆＯ₂ 膜であるため、製造プロセス
中の高温処理によって高誘電率膜１１ａが結晶化するこ
とを防止できる。このため、完成後の半導体装置におい
て、高誘電率膜１１ａの大部分がアモルファス状態に保
たれるので、ゲート絶縁膜１１つまりhigh-kゲート絶縁
膜にリーク電流が生じることを抑制できる。従って、ゲ
ート絶縁膜１１の熱的安定性が向上するため、耐熱性の
優れた半導体装置を実現できると共に、半導体装置の製
造におけるプロセスマージンを大きくすることができ
る。

【００７９】また、第１の実施形態によると、ゲート絶
縁膜１１における高誘電率膜１１ａの下側に、シリコ
ン、窒素及び酸素を含む下部バリア膜１１ｂが存在する
ため、高誘電率膜１１ａとシリコン基板１０とが反応す
ることを防止できる。ここで、下部バリア膜１１ｂは、
高誘電率膜１１ａ中の酸素によってシリコン基板１０が
酸化されることを防止している。すなわち、シリコン基
板１０の表面に、ＳｉＯ ₂ 膜と同程度の比誘電率を有す
る酸化層が界面層として形成されると、ゲート絶縁膜１
１全体としての比誘電率が極端に下がってしまうため、
下部バリア膜１１ｂを設けている。

【００８０】また、第１の実施形態によると、下部バリ
ア膜１１ｂに、高誘電率膜１１ａと同じ金属、具体的に
はハフニウムが含まれているため、下部バリア膜１１ｂ
の比誘電率を通常のシリコン窒化酸化膜と比べて高くで
き、それによってゲート絶縁膜１１全体の比誘電率を高
くすることができる。具体的には、図４に示すように、
下部バリア膜１１ｂにおいてシリコンに対してハフニウ
ムを１０％以上導入する（つまりＸ₂ ≧１０％）ことに
より、下部バリア膜１１ｂの比誘電率を効果的に大きく
することができる。それに対して、図４に示すように、
下部バリア膜１１ｂにおけるシリコン含有量が大きくな
りすぎると（具体的にはＸ₁ ≧９０％であると）、比誘
電率が急激に低下する。すなわち、下部バリア膜１１ｂ
におけるＨｆ濃度をＸ₂ ＝０％から少しでも高くしてお
くことは、ゲート絶縁膜１１全体のＥＯＴを低減するこ
とに対して非常に効果的である。

【００８１】また、第１の実施形態によると、ゲート絶
縁膜１１における高誘電率膜１１ａの上側に上部バリア
膜１１ｃが存在するため、ゲート電極１２中の材料（本
実施形態ではポリシリコン）と、高誘電率膜１１ａ中の
材料（例えばハフニウム）とが必要以上に混じり合うこ
とを防止でき、それによってゲート絶縁膜１１の比誘電
率の低下を抑制できる。ここで、上部バリア膜１１ｃが
窒素を含むことにより、上部バリア膜１１ｃのバリア効
果が向上する。また、上部バリア膜１１ｃが、高誘電率
膜１１ａと同じハフニウムを含むことにより、上部バリ
ア膜１１ｃの比誘電率を高くでき、それによってゲート
絶縁膜１１全体の比誘電率を高くすることができる。

【００８２】尚、第１の実施形態において、高誘電率膜
１１ａ（高誘電率膜１１ａ自体に代えて高誘電率膜１１
ａと下部バリア膜１１ｂ及び／又は上部バリア膜１１ｃ
とが組み合わされた積層構造でもよい）におけるＸ₁ ＝
（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００は２３
％以上９０％以下に設定されることが好ましい。このよ
うにすると、高誘電率膜１１ａの比誘電率を高くできる
と共に、９００℃程度の熱処理に対しても高誘電率膜１
１ａの結晶化を抑制して欠陥等に起因したリーク電流増
加を防止できる。すなわち、ゲート絶縁膜１１の比誘電
率を十分保ちながら、ゲート絶縁膜１１の熱的安定性を
確実に保つことができる。このとき、高誘電率膜１１ａ
におけるＸ₁ は２３％以上３０％以下に設定されること
がさらに好ましい。このようにすると、前述の効果に加
えて、高誘電率膜１１ａつまりゲート絶縁膜１１の信頼
性寿命を十分保つことができる。また、リプレースメン
トゲート等の使用によりプロセス最高温度がかなり低く
なる場合、Ｘ₁ を３０％以下に設定するだけで、ゲート
絶縁膜１１の比誘電率及び信頼性寿命を十分保ちなが
ら、ゲート絶縁膜１１の熱的安定性も保つことができ
る。

【００８３】また、第１の実施形態において、ゲート絶
縁膜１１を構成する高誘電率材料としてＨｆＯ₂ を用い
たが、これに代えて、ＺｒＯ₂ 、ＴｉＯ₂ 、Ｔａ₂Ｏ₅、
Ｌａ ₂Ｏ₃、ＣｅＯ₂ 、Ａｌ₂Ｏ₃、又はＢＳＴ（バリウム
ストロンチウムチタニウムオキサイド）等を用いてもよ
い。或いは、Ｈｆ_xＡｌ_yＯ₂ （但しｘ＞０且つｙ＞０）
等の３元系酸化物を用いてもよい。或いは、以上に述べ
たような金属酸化物にＳｉ原子が含まれた金属シリケー
トを用いてもよい。

【００８４】また、第１の実施形態において、下部バリ
ア膜１１ｂ及び上部バリア膜１１ｃを設けたが、ゲート
電極１２の材料等の選択によっては、下部バリア膜１１
ｂ及び／又は上部バリア膜１１ｃを設けなくてもよい。

【００８５】また、第１の実施形態において、ゲート電
極１２としてポリシリコン電極を用いたが、これに代え
て、ＴｉＮ膜とＡｌ膜との積層膜（下層がＴｉＮ膜）、
Ｔａ膜、ＴｉＮ膜又はＴａＮ膜等の金属膜よりなる、い
わゆるメタルゲート電極を用いてもよい。メタルゲート
電極材料としてＴｉＮ膜又はＴａＮ膜等の金属膜を用い
る場合、該金属膜にＳｉ又はＧｅを混ぜてもよい。

【００８６】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置の製造方法、具体的にはＭＩ
ＳＦＥＴの製造方法について、図面を参照しながら説明
する。

【００８７】図７（ａ）〜（ｃ）及び図８（ａ）〜
（ｃ）は、第２の実施形態に係る半導体装置の製造方法
の各工程を示す断面図である。

【００８８】まず、図７（ａ）に示すように、ｐ型シリ
コン（１００）基板２０上に、素子分離絶縁膜（図示省
略）を形成してデバイス形成領域を区画した後、シリコ
ン基板２０の表面に対して標準ＲＣＡ洗浄及び希釈ＨＦ
洗浄を行なう。その後、７００℃程度の温度下でＮＨ₃
ガスを用いて厚さ０．７ｎｍ程度のシリコン窒化酸化膜
（Ｓｉ₃Ｎ₄膜）２１Ａをシリコン基板２０上に形成す
る。このとき、Ｓｉ₃Ｎ₄膜２１Ａ中には水素が十分に取
りこまれる。尚、Ｓｉ₃Ｎ₄膜２１Ａは最終的に下部バリ
ア膜２１（図７（ｃ）参照）となる。

【００８９】次に、図７（ｂ）に示すように、ハフニウ
ムを含むソースプリカーサを用いたＣＶＤ（chemical v
apor deposition ）法により、厚さ５０ｎｍ程度のハフ
ニウムオキサイド（ＨｆＯ₂ ）膜２２Ａをシリコン基板
２０上に形成する。具体的には、液体Ｈｆソースである
Ｈｆ−ｔ−ｂｕｔｏｘｉｄｅ（Ｃ₁₆Ｈ₃₆ＨｆＯ₄ ）中
に、キャリヤガスである窒素（Ｎ₂ ）ガスを通すことに
よって、Ｈｆ−ｔ−ｂｕｔｏｘｉｄｅをバブリングさせ
てＨｆ−ｔ−ｂｕｔｏｘｉｄｅを気化させる。そして、
気化したＨｆ−ｔ−ｂｕｔｏｘｉｄｅを含むＮ₂ ガス
を、酸化剤である乾燥酸素（Ｏ₂ ）ガスと共に、シリコ
ン基板２０（ウェハ）が載置されたチャンバー内へ供給
しながら、５００℃程度の温度下でＲＴＣＶＤ（rapid
thermal ＣＶＤ）処理を行なってＨｆＯ₂ 膜２２Ａを形
成する。

【００９０】このとき、Ｓｉ₃Ｎ₄膜２１Ａは、酸化剤の
Ｏ₂ ガスにより酸化されてＳｉＯＮ膜２１Ｂとなる。Ｓ
ｉＯＮ膜２１Ｂは、シリコン基板２０とＨｆＯ₂ 膜２２
Ａとの間の反応を防止するバリア性を有すると共に水素
を十分に含んでいる。尚、本実施形態では、シリコン基
板２０上にＳｉ₃Ｎ₄膜２１Ａを形成した後、ＨｆＯ₂膜
２２Ａの形成時にＳｉ₃Ｎ₄膜２１Ａを酸化してＳｉＯＮ
膜２１Ｂを形成しているが、Ｓｉ₃Ｎ₄膜２１Ａを形成す
ることなく、ＨｆＯ₂ 膜２２Ａの形成前にシリコン基板
２０の表面を Ｎ₂Ｏガスを用いて窒化することによりＳ
ｉＯＮ膜２１Ｂを直接形成してもよい。

【００９１】また、図７（ｂ）に示す工程において、Ｈ
ｆＯ₂ 膜２２Ａ中には、Ｈｆソース中に含まれる水素
（Ｈ）が自然に取りこまれる。一方、Ｈｆソース中に含
まれる炭素（Ｃ）は、酸化剤のＯ₂ ガスにより酸化され
てＣＯ又はＣＯ₂ となってチャンバー内から排気され
る。また、チャンバー内には、Ｈｆソースを構成する元
素であるＨｆ、Ｏ、Ｃ、Ｈに加えてＮ₂ ガスも存在する
が、５００℃程度の温度下ではＮ₂ ガスは非常に不活性
であるため、Ｎ₂ ガスの寄与は無視できる。

【００９２】ＳＩＭＳ法（２次イオン質量分析法）によ
りＨｆＯ₂ 膜２２Ａを分析したところ、ＨｆＯ₂ 膜２２
Ａを構成する主要な元素はＨｆ及びＯであった。また、
ＨｆＯ₂ 膜２２Ａには３×１０¹⁹〜４×１０²⁰[atoms/c
m³] 程度のＣと、５×１０²⁰〜４×１０²¹[atoms/cm³]
程度のＨとが含有されていた。

【００９３】次に、ＨｆＯ₂ 膜２２Ａに対して熱処理
（以下、ＰＤＡ（post deposition anneal））を行な
う。ＰＤＡは、例えば、窒素雰囲気中において７００℃
程度で３０秒間行なう。ここで、ＰＤＡを行なうことに
よって、ＳｉＯＮ膜２１ＢとＨｆＯ₂ 膜２２Ａとの積層
構造に生じる変化を図９（ａ）〜（ｄ）を参照しながら
詳しく説明する。前述のように、ＰＤＡの実施前におい
ては、図９（ａ）に示すように、ＳｉＯＮ膜２１Ｂ及び
ＨｆＯ₂ 膜２２Ａはそれぞれ水素を含んでいる。ここ
で、ＰＤＡを実施すると、図９（ｂ）に示すように、Ｓ
ｉＯＮ膜２１Ｂ及びＨｆＯ₂ 膜２２Ａのそれぞれから水
素が水素ガスとして効果的に脱離する結果、図９（ｃ）
に示すように、ＳｉＯＮ膜２１Ｂ及びＨｆＯ₂ 膜２２Ａ
のそれぞれの内部に空孔（図中の白丸）を形成できる。
そして、図９（ｄ）に示すように、これらの空孔を介し
てシリコン基板２０又はＳｉＯＮ膜２１Ｂに含まれるシ
リコンがＨｆＯ₂ 膜２２Ａ中に拡散すると共に、ＨｆＯ
₂ 膜２２Ａに含まれるＨｆがＳｉＯＮ膜２１Ｂ中に拡散
する。その結果、図７（ｃ）に示すように、熱的安定性
の高いシリコン含有ＨｆＯ₂ 膜２２が形成されると共
に、比誘電率の高いＨｆ含有ＳｉＯＮ膜よりなる下部バ
リア膜２１が形成される。ここで、シリコン含有ＨｆＯ
₂ 膜２２は、ＨｆＯ₂ 膜２２Ａがシリコンの拡散により
緻密化されることによって形成されている。また、下部
バリア膜２１の具体的な組成は第１の実施形態の下部バ
リア膜１１ｂと同様である。

【００９４】すなわち、ＰＤＡに伴うＨｆＯ₂ 膜２２Ａ
及びＳｉＯＮ膜２１Ｂからの水素脱離によって形成され
る空孔は、ＨｆとＳｉとの相互拡散を促進する効果を持
つ。このとき、ＰＤＡの温度を７００℃程度に設定する
ことは、水素脱離を顕著にして空孔形成を容易にすると
いう効果、及び、Ｈｆ又はＳｉの拡散を容易にするとい
う効果、つまり二重の効果をもたらす。その結果、１回
のＰＤＡを行なうだけで、ＨｆＯ₂ 膜２２ＡにＳｉを取
り込んで熱的安定性の高いシリコン含有ＨｆＯ ₂ 膜２２
を形成できると共にＳｉＯＮ膜２１ＢにＨｆを取り込ん
で比誘電率の高い下部バリア膜２１（Ｈｆ含有ＳｉＯＮ
膜）を形成できる。従って、シリコン含有ＨｆＯ₂ 膜２
２及び下部バリア膜２１を含むゲート絶縁膜２５（図８
（ｃ）参照）全体としての熱的安定性も改善できると共
に、ゲート絶縁膜２５全体としての比誘電率も結果的に
増大させることができる。

【００９５】次に、シリコン含有ＨｆＯ₂ 膜２２の表面
を軽く窒化することによって、図８（ａ）に示すよう
に、比誘電率の高い厚さ２０ｎｍ程度の上部バリア膜２
３を形成する。すなわち、上部バリア膜２３は、窒素を
含むシリコン含有ＨｆＯ₂ 膜よりなる。尚、上部バリア
膜２３の具体的な組成は第１の実施形態の上部バリア膜
１１ｃと同様である。

【００９６】次に、図８（ｂ）に示すように、上部バリ
ア膜２３の上に、ゲート電極となるポリシリコン膜２４
を例えばＣＶＤ法を用いて形成する。その後、ゲート電
極形成領域を覆うマスクパターン（図示省略）を用い
て、ポリシリコン膜２４、上部バリア膜２３、シリコン
含有ＨｆＯ₂ 膜２２及び下部バリア膜２１に対して順次
ドライエッチングを行なう。これにより、図８（ｃ）に
示すように、下部バリア膜２１、シリコン含有ＨｆＯ₂
膜２２及び上部バリア膜２３の積層構造を有するゲート
絶縁膜２５を介して、シリコン基板２０上にゲート電極
２６が形成される。その後、ゲート電極２６をマスクと
して、シリコン基板２０に対してイオン注入を行なっ
て、ソース領域又はドレイン領域となる不純物拡散層２
７を形成する。最後に、不純物拡散層２７中の不純物を
活性化させるため、９５０℃程度の温度下で３０秒間程
度の熱処理を行なう。以上に説明した工程によって、hi
gh-kゲート絶縁膜を有するＭＩＳ型電界効果トランジス
タが完成する。

【００９７】以上に説明したように、第２の実施形態に
よると、シリコン基板２０上に、水素を含むＨｆＯ₂ 膜
２２Ａを形成した後、ＨｆＯ₂ 膜２２Ａに対して熱処理
（ＰＤＡ）を行なって水素を脱離させ、それにより形成
された空孔を介してシリコンをＨｆＯ₂ 膜２２Ａ中に拡
散させてシリコン含有ＨｆＯ₂ 膜２２を形成する。この
ため、ＨｆＯ₂ 膜２２Ａ中にシリコンを効率的に含ませ
ることができると共に、最終的に空孔が消失してシリコ
ン含有ＨｆＯ₂ 膜２２の緻密化が進む。ここで、第１の
実施形態で述べたように、シリコン含有ＨｆＯ₂ 膜２２
は製造プロセス中の高温処理によって結晶化しにくいた
め、シリコン含有ＨｆＯ₂ 膜２２の大部分が装置完成後
においてもアモルファス状態に保たれる。その結果、シ
リコン含有ＨｆＯ₂ 膜２２を有するゲート絶縁膜２５、
つまりhigh-kゲート絶縁膜にリーク電流が生じることを
抑制できる。従って、high-kゲート絶縁膜の熱的安定性
が向上するため、耐熱性の優れた半導体装置を実現でき
ると共に、半導体装置の製造におけるプロセスマージン
を大きくすることができる。

【００９８】また、第２の実施形態によると、ＨｆＯ₂
膜２２Ａを形成する前に、シリコン基板２０上に、水素
を含むＳｉ₃Ｎ₄膜２１Ａを形成する。尚、Ｓｉ₃Ｎ₄膜２
１Ａは、ＨｆＯ₂ 膜２２Ａを形成するときに酸化されて
ＳｉＯＮ膜２１Ｂとなる。その後、ＨｆＯ₂ 膜２２Ａに
対してＰＤＡを行なうときに、ＳｉＯＮ膜２１Ｂに含ま
れるシリコンをＨｆＯ₂ 膜２２Ａ中に拡散させる。ま
た、ＳｉＯＮ膜２１Ｂから水素を脱離させ、それにより
形成された空孔を介してＨｆＯ₂ 膜２２Ａに含まれるＨ
ｆをＳｉＯＮ膜２１Ｂ中に拡散させることにより下部バ
リア膜２１を形成する。このため、ＨｆＯ₂ 膜２２Ａ中
にシリコンを確実に含ませることができる。また、Ｈｆ
Ｏ₂ 膜２２Ａ又はシリコン含有ＨｆＯ₂ 膜２２とシリコ
ン基板２０とが反応することを防止できる。また、下部
バリア膜２１に、シリコン含有ＨｆＯ₂ 膜２２と同じＨ
ｆを含ませることができるため、下部バリア膜２１の比
誘電率を高くでき、それによってゲート絶縁膜２５全体
の比誘電率を高くすることができる。

【００９９】また、第２の実施形態によると、ＨｆＯ₂
膜２２Ａに対してＰＤＡを行なう工程と、ゲート電極２
６となるポリシリコン膜２４を形成する工程との間に、
シリコン含有ＨｆＯ₂ 膜２２の表面を窒化して上部バリ
ア膜２３を形成する。このため、ゲート電極２６中の材
料とシリコン含有ＨｆＯ₂ 膜２２中の材料とが互いに拡
散することを防止できる。また、上部バリア膜２３に、
シリコン含有ＨｆＯ₂膜２２と同じＨｆを含ませること
ができるため、上部バリア膜２３の比誘電率を高くで
き、それによってゲート絶縁膜２５全体の比誘電率を高
くすることができる。

【０１００】また、第２の実施形態によると、ハフニウ
ムと水素とを含むソースプリカーサを用いたＣＶＤ法に
よりＨｆＯ₂ 膜２２Ａを形成するため、ＨｆＯ₂ 膜２２
Ａに水素を確実に含ませることができる。

【０１０１】以下、ＨｆＯ₂ 膜２２Ａに対してＰＤＡを
行なう工程の特徴（例えば水素脱離によるＨｆ及びＳｉ
の相互拡散）及び効果（例えば熱的安定性の改善）につ
いて、実験データを示す図面等を参照しながら説明す
る。

【０１０２】図１０は、熱処理によってＨｆＯ₂ 膜から
脱離していく水素を、ＴＤＳ（thermal desorption spe
ctroscopy ：昇温脱離分光）法によって測定した結果を
示している。図１０において、横軸は熱処理温度を示し
ており、縦軸は、ＴＤＳ法によって測定された水素ガス
のスペクトル強度を示している。図１０に示すように、
熱処理温度が４００℃程度に達すると、まず、ＨｆＯ₂
膜の表面に吸着した水素が脱離し始める。その後、熱処
理温度が７００℃程度に達すると、ＨｆＯ₂ 膜中に含ま
れる水素が脱離する。堆積直後のＨｆＯ₂ 膜に含まれて
おり且つその後の熱処理によってＨｆＯ₂ 膜から最終的
に脱離した水素分子の密度を求めたところ、５．６×１
０²⁰[molecules/cm³ ]という高い結果が得られた。ま
た、図１０に示す結果によると、熱処理温度が７００℃
程度のときに、脱離水素の検知量が最も多くなってい
る。従って、ＰＤＡの温度としては７００℃程度が最適
であり、このように設定することによって、ＨｆＯ₂ 膜
に含まれる過剰な水素を脱離させてＨｆＯ₂ 膜を最も効
果的に緻密化することができる。

【０１０３】また、液体ＨｆソースであるＨｆ−ｔ−ｂ
ｕｔｏｘｉｄｅを用いたＣＶＤ法によりＳｉ基板上に形
成されたＨｆＯ₂ 膜のサンプルに対して超高真空中で加
熱処理（昇温速度：１０℃／分）を行ないながら、高分
解能断面ＴＥＭ（transmission electron microscope）
を用いて昇温中のＨｆＯ₂ 膜の変化をその場観察したと
ころ、以下のことが確認された。すなわち、室温（Ｈｆ
Ｏ₂ 膜の堆積直後）では、Ｓｉ基板の上に、Ｓｉ原子が
多く且つＨｆ原子が少ない界面層（ＳｉＯＮ膜２１Ｂと
対応）が存在すると共に該界面層の上にＳｉ原子が少な
く且つＨｆ原子が多いＨｆＯ₂ 層が存在する。その後、
温度を上げていくと、６２０℃から８５０℃までの温度
領域において、界面層とＨｆＯ₂ 層との間に、界面層よ
りもＳｉ原子が少なく且つＨｆＯ₂ 層よりもＨｆ原子が
少ない相互拡散層が明らかに存在し始める。最終的に８
６０℃で高温アニールを行なったところ、ＨｆＯ₂ 層と
相互拡散層との積層構造（シリコン含有ＨｆＯ₂ 膜２２
と対応）の合計物理膜厚は、堆積時点（室温）のＨｆＯ
₂ 膜と比較して厚くなった。すなわち、相互拡散層の拡
大によって界面層が縮小し、その結果、界面層を含むＨ
ｆシリケート積層構造全体の比誘電率が高くなった。

【０１０４】尚、通常のＰＤＡの場合、昇温速度が５０
℃／秒程度と高いと共に７００℃程度の熱処理温度の保
持時間も３０秒程度と短いので、前述の高分解能断面Ｔ
ＥＭによる昇温中のその場観察と比較して、サーマルバ
ジェット（熱負荷）が極めて小さい。このため、ＰＤＡ
に起因したＳｉ基板の酸化は１ｎｍ以下しか起こらず、
また、前述の界面層はＳｉ及びＨｆの相互拡散により非
常に薄くなる結果、最終的な界面層（下部バリア膜２１
と対応）の厚さは０．５ｎｍ程度となる。従って、界面
層を含むＨｆシリケート積層構造全体の比誘電率が高く
なる結果、該積層構造全体のＥＯＴは非常に小さくな
る。すなわち、水素を含むＨｆソースを用いたＣＶＤ法
によるＨｆＯ₂ 膜の形成は、high-kゲート絶縁膜の形成
方法として非常に有利である。それに対して、水素を含
まない、通常のＨｆソースを用いたＣＶＤ法によりＨｆ
Ｏ₂ 膜を形成し、該ＨｆＯ₂ 膜に対して、前述の高分解
能断面ＴＥＭによる昇温中のその場観察を行なったとこ
ろ、界面層とＨｆＯ₂ 層との間で相互拡散はほとんど起
こらず、その結果、ＨｆＯ₂ 層の熱的安定性の改善、或
いは界面層とＨｆＯ₂ 層との積層構造における比誘電率
の増加は見られなかった。

【０１０５】図１１は、Ｈｆ−ｔ−ｂｕｔｏｘｉｄｅを
用いたＣＶＤ法により形成された、Ｈを含むＨｆＯ₂ 膜
に対して、熱処理後にＣ−Ｖ測定を行なった結果を示し
ている。具体的には、ゲート絶縁膜として物理膜厚３．
０〜３．３ｎｍのＨｆＯ₂ 膜を用い且つゲート電極とし
てポリシリコンを用いたＭＯＳキャパシタのサンプルに
対して、ゲート電極に注入された不純物を活性化するた
めのアニールを９００℃、９５０℃及び１０５０℃で行
なった後に基板側を０Ｖとしてゲート電圧Ｖｇを印加し
た。図１１において、横軸はゲート電圧（Ｖｇ）を示し
ており、縦軸は、容量を示している。また、◆は９００
℃で熱処理を行なったときの容量の測定値を示してお
り、■は９５０℃で熱処理を行なったときの容量の測定
値を示しており、▲は１０５０℃で熱処理を行なったと
きの容量の測定値を示している。

【０１０６】図１１に示すように、Ｈｆ−ｔ−ｂｕｔｏ
ｘｉｄｅから形成された、Ｈを含むＨｆＯ₂ 膜を用いた
場合、活性化アニール温度を上げた場合においても、安
定したＣーＶカーブを示しており、理想的なＭＯＳキャ
パシタとして耐えうる温度は１０５０℃以上にも達して
いる。すなわち、Ｈを含むＨｆＯ₂ 膜においては、ＰＤ
Ａによる水素脱離に伴ってＨｆ及びＳｉの相互拡散が顕
著に生じる結果、該ＨｆＯ₂ 膜の表面側にもＳｉ含有層
が存在するため、ポリシリコンをゲート電極として使用
した場合においても、図１１に示すように、１０５０℃
程度でも非常に安定な熱耐性を示している。

【０１０７】図１２は、水素を含まないソース、具体的
には、Ｈｆ−ｎｉｔｒａｔｏ（Ｈｆ（ＮＯ₃）₄）を用い
たＣＶＤ法により形成された、Ｈを含まないＨｆＯ₂ 膜
に対して、熱処理後にＣ−Ｖ測定を行なった結果を比較
例として示している。具体的には、ゲート絶縁膜として
物理膜厚３．０〜３．３ｎｍのＨｆＯ₂ 膜を用い且つゲ
ート電極としてポリシリコンを用いたＭＯＳキャパシタ
のサンプルに対して、ゲート電極に注入された不純物を
活性化するためのアニールを９００℃、９５０℃及び１
１５０℃で行なった後に基板側を０Ｖとしてゲート電圧
Ｖｇを印加した。図１２において、横軸はゲート電圧
（Ｖｇ）を示しており、縦軸は、容量を示している。ま
た、■は９００℃で熱処理を行なったときの容量の測定
値を示しており、◆は９５０℃で熱処理を行なったとき
の容量の測定値を示しており、▲は１１５０℃で熱処理
を行なったときの容量の測定値を示している。

【０１０８】図１２に示すように、Ｈｆ−ｎｉｔｒａｔ
ｏから形成された、Ｈを含まないＨｆＯ₂ 膜を用いた場
合、理想的なＭＯＳキャパシタとして耐えうる温度は９
００℃程度までである。図１１及び図１２に示す結果を
総合すると、Ｈを含むＨｆＯ ₂ 膜を用いた場合の熱的安
定性保証温度は１０５０℃程度以上である一方、Ｈを含
まないＨｆＯ₂ 膜を用いた場合の熱的安定性保証温度は
９００℃程度である。すなわち、Ｈを含むＨｆＯ₂ 膜を
用いた場合の方が、熱的安定性保証温度において１５０
℃以上もの改善が見られた。

【０１０９】図１３は、Ｓｉ基板／ＳｉＮ膜／ＨｆＯ₂
膜／ポリシリコン膜の積層構造を有するＭＯＳキャパシ
タにおいて、Ｈを含むＨｆＯ₂ 膜及びＨを含まないＨｆ
Ｏ₂膜をそれぞれ用いた場合の熱的安定性を比較した結
果を示している。具体的には、各ＭＯＳキャパシタのサ
ンプルに対して、窒素雰囲気中で９００℃から１１５０
℃までの温度の活性化アニールを３０秒間行なった後
に、基板側を０Ｖとしてー１．０Ｖのゲート電圧
（Ｖ_G ）を印加してリーク電流Ｊ_G の測定を行なった。
また、Ｈを含むＨｆＯ₂ 膜はＨｆ−ｔ−ｂｕｔｏｘｉｄ
ｅから形成されたものであり、Ｈを含まないＨｆＯ₂ 膜
はＨを含まないソースから形成されたものである。図１
３において、横軸は活性化アニール温度を示しており、
縦軸は、リーク電流Ｊ_G を示している。また、◆はＨを
含まないソースを用いた場合のリーク電流Ｊ_G の測定値
を示しており、□はＨｆ−ｔ−ｂｕｔｏｘｉｄｅを用い
た場合のリーク電流Ｊ_G の測定値の測定値を示してい
る。

【０１１０】図１３に示すように、Ｈｆ−ｔ−ｂｕｔｏ
ｘｉｄｅから形成された、Ｈを含むＨｆＯ₂ 膜を用いた
場合には、活性化アニール温度を上げた場合でもリーク
電流Ｊ_G の増加は約１桁のみに抑制された。それに対し
て、Ｈを含まないＨｆＯ₂ 膜を用いた場合には、活性化
アニール温度を上げたときにリーク電流Ｊ_G が約３桁、
つまりＨを含むＨｆＯ₂ 膜を用いた場合と比べて１００
０倍程度も増加した。言い換えると、Ｈを含むＨｆＯ₂
膜を用いた場合には、Ｈを含まないＨｆＯ₂ 膜を用いた
場合と比べて欠陥生成確率を１０００分の１程度以下に
低減できる。

【０１１１】また、シリコン基板上に、Ｈを含むＨｆＯ
₂ 膜及びＨを含まないＨｆＯ₂ 膜のそれぞれを同じ物理
膜厚（３ｎｍ）で堆積した場合に、界面層を含む各Ｈｆ
Ｏ₂膜のＥＯＴを測定したところ、Ｈを含むＨｆＯ₂ 膜
を堆積した場合は１．１ｎｍであり、Ｈを含まないＨｆ
Ｏ₂ 膜を堆積した場合は１．６ｎｍであった。つまり、
Ｈを含むＨｆＯ₂ 膜を堆積した場合の比誘電率は、Ｈを
含まないＨｆＯ₂ 膜を堆積した場合の比誘電率よりも約
１．４６倍高かった。これは、Ｈを含むＨｆＯ ₂ 膜を堆
積した場合、界面層とＨｆＯ₂ との間でＳｉ及びＨｆの
相互拡散が生じて界面層にＨｆが含まれるようになる結
果、界面層部分の比誘電率が大きく低減することによっ
て起こる。

【０１１２】また、シリコン基板上に、Ｈを含む厚さ
３．５ｎｍのＨｆＯ₂ 膜を形成した後、該ＨｆＯ₂ 膜に
対してＰＤＡ処理（８００℃、３０秒間）を行ない、そ
の後、ＭｇＫａ線を用いたＸＰＳ（X-ray photoelectro
n spectroscopy）法によりＨｆＯ₂ 膜の表面側からＳ
ｉ、Ｏ及びＨｆを測定したとろ、ＰＤＡ処理後のＨｆＯ
₂膜の組成は、Ｈｆが０．６０、Ｓｉが０．４９、Ｏが
２．０と分析された。尚、ＸＰＳ法による測定にあたっ
ては、主としてＨｆＯ₂ 膜の表面側を観察するため、基
板表面に対する脱出角度が５７度の光電子を検出するこ
とによって、検出深さを２〜３ｎｍ程度に設定した。前
述の結果より、ＰＤＡ処理後のＨｆＯ₂ 膜においては、
Ｓｉが表面近くまで拡散してきていることが判明した。

【０１１３】図１４は、ＭＯＳキャパシタの絶縁膜であ
るＨｆＯ₂ 膜（水素含有）に対してＰＤＡを行なった場
合における、ＨｆＯ₂ 膜成膜直後の物理膜厚と、ＭＯＳ
キャパシタ完成後のリーク電流との関係を示している。
具体的には、ＣＶＤ法によりＨを含むＨｆＯ₂ 膜を成膜
した後、該ＨｆＯ₂ 膜に対して、圧力約６００００Ｐａ
（４５０ｔｏｒｒ）の窒素雰囲気中で８００℃、３０秒
間のＰＤＡを行ない、その後、ゲート電極となるポリシ
リコン膜を堆積した。その後、ポリシリコン膜に対して
イオン注入を行なった後、圧力約１１００００Ｐａ（７
６０ｔｏｒｒ）の窒素雰囲気中で９００℃、３０秒間の
活性化アニールを行ない、その後、基板側を０Ｖとして
ー１．０Ｖのゲート電圧（Ｖ_G ）を印加してリーク電流
Ｊ_G の測定を行なった。尚、ＨｆＯ₂ 膜成膜直後の物理
膜厚は、エリプソメトリー法（偏光法）を用いて測定さ
れたものである。また、比較のため、ＨｆＯ₂ 膜に対し
てＰＤＡを行なう工程を省略したＭＯＳキャパシタのサ
ンプルについても、ＨｆＯ ₂ 膜成膜直後の物理膜厚と、
ＭＯＳキャパシタ形成後のリーク電流との関係を調べ
た。

【０１１４】図１４に示すように、ＰＤＡを行なった場
合の方が、ＰＤＡを行なわない場合と比べてリーク電流
Ｊ_G を小さく抑制できている。これは、ＰＤＡによって
ＨｆＯ₂ 膜中にＳｉが拡散する結果、活性化アニールに
よってＨｆＯ₂ 膜が結晶化することを防止できるため、
完成後のＭＯＳキャパシタにおいてＨｆＯ₂ 膜の大部分
がアモルファス状態に保たれてゲートリーク電流増加を
抑制できたものと考えられる。また、Ｓｉ含有ＨｆＯ₂
膜の緻密化によって、電極材料と高誘電率膜材料との反
応を抑制できたことによっても、ゲートリーク電流が低
減されたと考えられる。また、図１４に示すように、Ｐ
ＤＡを行なった場合におけるゲートリーク電流抑制効果
は、ＨｆＯ₂ 膜の物理膜厚が小さくなるほど顕著に現れ
ている。以上の結果から、ゲート絶縁膜となる高誘電率
膜を堆積した後、ゲート電極の形成前に、高誘電率膜に
対してＰＤＡ（ポスト・デポジション・アニール）を行
なう工程を設けることは非常に重要であり、これによっ
て、リーク電流を非常に効果的に低減できることが確認
された。

【０１１５】尚、第２の実施形態において、ゲート電極
２６としてポリシリコン膜２４を用いたが、これに代え
て、金属膜を用いてもよい。例えば、シリコン含有Ｈｆ
Ｏ₂膜２２の表面を窒化した後、ゲート電極２６となる
ＴｉＮ膜及びＡｌ膜をスパッタリング法により順次堆積
してもよい。或いは、シリコン含有ＨｆＯ₂ 膜２２の表
面を窒化した後、ゲート電極２６となるＴａ膜を堆積し
てもよい。或いは、シリコン含有ＨｆＯ₂ 膜２２の表面
を窒化することなく、ＴｉＮ膜又はＴａＮ膜等を堆積し
てもよい。この場合、ＴｉＮ膜又はＴａＮ膜等にＳｉ又
はＧｅを混ぜてもよい。また、以上のようにゲート電極
２６として金属膜を用いる場合、金属膜の形成後に、さ
らに熱処理（ＰＭＡ：Post Metalization Anneal）を加
えることによって、ゲート絶縁膜２５中の欠陥をさらに
低減することができる。このように形成されたＭＯＳ構
造に対してＣ−Ｖ測定を行なうと、絶縁膜中の欠陥量と
対応するヒステリシスの減少が確認される。また、ＰＭ
Ａの温度は７００℃以上が有効である。さらに、Ｈを含
有するガス中で４５０℃、３０分間程度のアニールを行
なうと、ゲート絶縁膜２５中の界面準位も低減できる。

【０１１６】また、第２の実施形態において、ゲート絶
縁膜２５を構成する高誘電率材料としてＨｆＯ₂ を用い
たが、これに代えて、ＺｒＯ₂ 、ＴｉＯ₂ 、Ｔａ₂Ｏ₅、
Ｌａ ₂Ｏ₃、ＣｅＯ₂ 、Ａｌ₂Ｏ₃、又はＢＳＴ（バリウム
ストロンチウムチタニウムオキサイド）を用いてもよ
い。或いは、Ｈｆ_xＡｌ_yＯ₂ （但しｘ＞０且つｙ＞０）
等の３元系酸化物を用いてもよい。或いは、以上に述べ
たような金属酸化物にＳｉ原子が含まれた金属シリケー
トを用いてもよい。尚、いずれの場合においても、水素
を含有する高誘電率膜における前述の相互拡散の効果
は、高誘電率膜の堆積時点での組成又は構成材料に関わ
らず実現される。

【０１１７】また、第２の実施形態において、液体Ｈｆ
ソースプリカーサであるＨｆ−ｔ−ｂｕｔｏｘｉｄｅを
用いたＣＶＤ法によりＨｆＯ₂ 膜２２Ａを堆積したが、
これに代えて、ＣＶＤ法を用いる場合には、水素とハフ
ニウムとを含む他のＨｆソースプリカーサ、例えばテト
ラキスジエチルアミドハフニウム（ＴＤＥＡＨ：Tetrak
is diethylamido hafnium 、Ｃ₁₆Ｈ₄₀Ｎ₄Ｈｆ ）、テト
ラキスジメチルアミノハフニウム（ＴＤＭＡＨ：Tetrak
is dimethylamino hafnium、Ｃ₁₆Ｈ₃₆ＨｆＯ₄）、又は
テトラキス１メトキシ２メチル２プロポキシハフニウム
（Ｈｆ（ＭＭＰ）₄ ：Tetrakis 1-Methoxy-2-methl-2-p
ropoxy hafnium、Ｈｆ［ＯＣ（ＣＨ₃）₂ＣＨ₂ＯＣＨ₃］
₄ ）等を用いてもよい。或いは、ハフニウムを含む固体
Ｈｆソースプリカーサ、例えばＨｆ−ｎｉｔｒａｔｏ
（Ｈｆ（ＮＯ₃）₄）と、水素を含むソースガス、例えば
水素ガスとを用いたＣＶＤ法によりＨｆＯ₂ 膜を形成し
てもよい。或いは、スパッタ法等のＰＶＤ（physical v
apor deposition ）法を用いる場合には、水素を含む雰
囲気中でハフニウムを含むターゲットを用いてもよい。
具体的には、酸素ガス及びアルゴンガスに水素ガスを加
えた雰囲気中でハフニウムターゲットを用いてもよい
し、アルゴンガスに水素ガスを加えた雰囲気中でハフニ
ウムオキサイドターゲットを用いてもよい。尚、水素ガ
スは、高誘電率膜（ＨｆＯ₂ 膜）中に水素を積極的に取
りこませるために添加されている。

【０１１８】また、第２の実施形態において、ＨｆＯ₂
膜２２Ａ又はＳｉ₃Ｎ₄膜２１Ａに所定の物質（空孔形成
用物質）として水素を取りこませたが、これに代えて、
例えばハロゲン系ガスを用いて塩素、フッ素又はヨウ素
等を取り込ませてもよい。尚、空孔形成用物質として
は、６００〜８５０℃程度の温度でＨｆＯ₂ 膜２２Ａ又
はＳｉ₃Ｎ₄膜２１Ａからガスとして脱離し且つこれによ
り形成された空孔を介してＨｆ又はＳｉの拡散を促進で
きるものであればよい。また、ＨｆＯ₂ 膜２２Ａ及びＳ
ｉ₃Ｎ₄膜２１Ａのそれぞれに含まれる空孔形成用物質が
異なっていてもよい。

【０１１９】また、第２の実施形態において、シリコン
基板２０に対して、窒素を含むガス中で熱窒化又はプラ
ズマ窒化等を行なうことによりＳｉ₃Ｎ₄膜２１Ａつまり
下部バリア膜２１を形成してもよい。或いは、Ｓｉ₃Ｎ₄
膜２１Ａを形成することなく、ＨｆＯ₂ 膜２２Ａの形成
前にシリコン基板２０の表面を Ｎ₂Ｏガスを用いて窒化
することによりＳｉＯＮ膜２１Ｂを直接形成してもよ
い。或いは、ＨｆＯ₂ 膜２２Ａの蒸着形成の初期に窒素
を含むガスを導入することによって、下部バリア膜２１
となる窒素含有の高誘電体絶縁膜をシリコン基板２０上
に直接形成してもよい。

【０１２０】また、第２の実施形態において、シリコン
含有ＨｆＯ₂ 膜２２に対して、窒素を含むガス中で熱窒
化又はプラズマ窒化等を行なうことにより上部バリア膜
２３を形成してもよい。或いは、ゲート電極２６となる
ポリシリコン膜２４の形成初期に窒素ガスを導入するこ
とによって、シリコン含有ＨｆＯ₂ 膜２２の表面を窒化
して上部バリア膜２３を形成してもよい。或いは、Ｈｆ
Ｏ₂ 膜２２Ａの蒸着形成の最終段階で窒素を含むガスを
導入することによって、ＨｆＯ₂ 膜２２Ａの表面側に、
上部バリア膜２３となる窒素含有の高誘電体絶縁膜を形
成してもよい。

【０１２１】また、第２の実施形態において、ＨｆＯ₂
膜２２Ａに対してＰＤＡを行なってシリコン含有ＨｆＯ
₂ 膜２２を形成した後、シリコン含有ＨｆＯ₂ 膜２２の
表面を窒化して上部バリア膜２３を形成したが、これに
代えて、ＨｆＯ₂ 膜２２Ａの表面を窒化して上部バリア
膜２３を形成した後、ＨｆＯ₂ 膜２２Ａに対してＰＤＡ
を行なってシリコン含有ＨｆＯ₂ 膜２２を形成してもよ
い。

【０１２２】また、第２の実施形態において、下部バリ
ア膜２１、シリコン含有ＨｆＯ₂ 膜２２及び上部バリア
膜２３の積層構造全体が窒素を含有していてもよい。

【０１２３】また、第２の実施形態において、図７
（ｂ）に示す工程において、まず、気化したＨｆ−ｔ−
ｂｕｔｏｘｉｄｅ等のソースをチャンバー内に送りこん
だ後、酸素ガスをチャンバー内に供給し、その後、チャ
ンバー内の温度を室温から昇温して３００〜５００℃程
度の範囲内の一定温度に保つことが好ましい。このよう
にすると、低温下でシリコン基板２０上にＨｆ分子をす
ばやく吸着させることができるため、ＨｆＯ₂ 膜２２Ａ
を均一に形成できる。また、ソースガスの供給を開始し
てからＨｆＯ₂ の結晶成長が起こるまでのインキュベー
ション時間を短くできる。さらに、ＨｆＯ₂ 膜２２Ａと
シリコン基板２０との間に形成される界面層（ＳｉＯＮ
膜２１Ｂ）を薄くすることができる。

【０１２４】また、第２の実施形態において、図７
（ｃ）に示す工程で用いられるＰＤＡにおける熱処理温
度は６００℃以上且つ８５０℃以下であることが好まし
い。このようにすると、ＨｆＯ₂ 膜２２Ａから水素を確
実に脱離させることができ、それによってＨｆＯ₂ 膜２
２Ａ中にシリコンを確実に拡散させることができる。

【０１２５】また、第２の実施形態において、シリコン
含有ＨｆＯ₂ 膜２２の組成をＨｆ_xＳｉ_yＯ（但しｘ＞０
且つｙ＞０）と表記すると共に製造プロセスでの最高温
度をＴ［℃］と表記したときに、Ｔ≦６．６９・ｙ／
（ｘ＋ｙ）＋７４９．４であることが好ましい。このよ
うにすると、シリコン含有ＨｆＯ₂ 膜２２を有するゲー
ト絶縁膜２５の熱的安定性を確実に保つことができる。
また、ゲート電極２６がシリコンを含む材料よりなる場
合には、Ｔ≦６．６９・ｙ／（ｘ＋ｙ）＋７４９．４且
つｙ／（ｘ＋ｙ）≦０．３０であることが好ましい。こ
のようにすると、シリコン含有ＨｆＯ₂ 膜２２を有する
ゲート絶縁膜２５の熱的安定性及び信頼性を確実に保つ
ことができる。

【０１２６】

【発明の効果】本発明によると、製造プロセス中の高温
処理によって、ゲート絶縁膜を構成する高誘電率膜が結
晶化することを防止できるため、完成後の半導体装置に
おいて、高誘電率膜の大部分がアモルファス状態に保た
れる。このため、high-kゲート絶縁膜にリーク電流が生
じることを抑制できるので、high-kゲート絶縁膜の熱的
安定性が向上して、耐熱性の優れた半導体装置を実現で
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置の断
面図である。

【図２】ＨｆＯ₂ に添加するＳｉ量と、ＨｆＯ₂ の結晶
化温度及び熱的安定性保証温度との関係を示す図であ
る。

【図３】色々なプロセス最高温度に対応して求められ
た、熱的安定性を保持できるＨｆシリケートの組成の許
容範囲を示す図である。

【図４】ＨｆＯ₂ 膜に添加するＳｉ量と、ＨｆＯ₂ 膜の
比誘電率との関係を示す図である。

【図５】ＨｆＯ₂ 膜に添加するＳｉ量と、ＨｆＯ₂ 膜の
信頼性寿命との関係を示す図である。

【図６】ＨｆＯ₂ 膜に添加するＳｉ量と、ＨｆＯ₂ 膜の
熱的安定性及び信頼性との関係を示す図である。

【図７】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。

【図８】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。

【図９】（ａ）〜（ｄ）は本発明の第２の実施形態に係
る半導体装置の製造方法におけるＰＤＡの作用を説明す
るための図である。

【図１０】熱処理によってＨｆＯ₂ 膜から脱離していく
水素を、ＴＤＳ法によって測定した結果を示す図であ
る。

【図１１】本発明の第２の実施形態に係る半導体装置の
製造方法におけるＨｆ−ｔ−ｂｕｔｏｘｉｄｅを用いた
ＣＶＤ法により形成された、Ｈを含むＨｆＯ₂ 膜に対し
て、熱処理後にＣ−Ｖ測定を行なった結果を示す図であ
る。

【図１２】比較例として水素を含まないソースを用いた
ＣＶＤ法により形成された、Ｈを含まないＨｆＯ₂ 膜に
対して、熱処理後にＣ−Ｖ測定を行なった結果を示す図
である。

【図１３】Ｓｉ基板／ＳｉＮ膜／ＨｆＯ₂ 膜／ポリシリ
コン膜の積層構造を有するＭＯＳキャパシタにおいて、
Ｈを含むＨｆＯ₂ 膜（本発明の第２の実施形態）及びＨ
を含まないＨｆＯ₂ 膜（比較例）をそれぞれ用いた場合
の熱的安定性を比較した結果を示す図である。

【図１４】ＭＯＳキャパシタの絶縁膜であるＨｆＯ₂ 膜
に対して、本発明の第２の実施形態に係る半導体装置の
製造方法のＰＤＡを行なった場合における、ＨｆＯ₂ 膜
成膜直後の物理膜厚と、ＭＯＳキャパシタ完成後のリー
ク電流との関係を示す図である。

【符号の説明】

１０ シリコン基板 １１ ゲート絶縁膜 １１ａ 高誘電率膜 １１ｂ 下部バリア膜 １１ｃ 上部バリア膜 １２ ゲート電極 １３ 不純物拡散層 ２０ シリコン基板 ２１Ａ Ｓｉ₃Ｎ₄膜 ２１Ｂ ＳｉＯＮ膜 ２１ 下部バリア膜 ２２Ａ ＨｆＯ₂ 膜 ２２ シリコン含有ＨｆＯ₂ 膜 ２３ 上部バリア膜 ２４ ポリシリコン膜 ２５ ゲート絶縁膜 ２６ ゲート電極 ２７ 不純物拡散層

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F058 BA20 BC03 BF06 BF12 BF22 BF27 BH04 BJ04 5F140 AA19 BA01 BA20 BD02 BD09 BD11 BD13 BD17 BE02 BE07 BE08 BE09 BE10 BE17 BF01 BF04 BF07 BF10 BF11 BF15 BF38 BG28 BG38 BG44 BK13 BK21 CB01

Claims (24)

【特許請求の範囲】
1. 【請求項１】 基板上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極とを備え、 前記ゲート絶縁膜は、一の金属、酸素及びシリコンを含
   む高誘電率膜と、前記高誘電率膜の下側に形成されてお
   り、前記一の金属、酸素、シリコン及び窒素を含む下部
   バリア膜とを有することを特徴とする半導体装置。
2. 【請求項２】 前記ゲート絶縁膜は、前記高誘電率膜の
   上側に形成された上部バリア膜を有し、 前記上部バリア膜は、前記一の金属、酸素及び窒素を含
   むことを特徴とする請求項１に記載の半導体装置。
3. 【請求項３】 前記一の金属、酸素及びシリコンをそれ
   ぞれＭ、Ｏ及びＳｉとして前記高誘電率膜の組成をＭ_x
   Ｓｉ_yＯ（但しｘ＞０且つｙ＞０）と表記したときに、 ０．２３≦ｙ／（ｘ＋ｙ）≦０．９０であることを特徴
   とする請求項１に記載の半導体装置。
4. 【請求項４】 前記一の金属、酸素及びシリコンをそれ
   ぞれＭ、Ｏ及びＳｉとして前記高誘電率膜の組成をＭ_x
   Ｓｉ_yＯ（但しｘ＞０且つｙ＞０）と表記したときに、 ０．２３≦ｙ／（ｘ＋ｙ）≦０．３０であることを特徴
   とする請求項１に記載の半導体装置。
5. 【請求項５】 前記一の金属はハフニウム又はジルコニ
   ウムであり、 前記一の金属、酸素、シリコン及び窒素をそれぞれＭ、
   Ｏ、Ｓｉ及びＮとして前記下部バリア膜の組成をＭ_xＳ
   ｉ_yＯＮ（但しｘ＞０且つｙ＞０）と表記したときに、 ｘ／（ｘ＋ｙ）≧０．１０であることを特徴とする請求
   項１に記載の半導体装置。
6. 【請求項６】 前記ゲート電極はメタルゲート電極であ
   ることを特徴とする請求項１に記載の半導体装置。
7. 【請求項７】 基板上に、一の金属、酸素及び所定の物
   質を含む高誘電率膜を形成する工程と、 前記高誘電率膜に対して熱処理を行なうことにより、前
   記基板側からシリコンを前記高誘電率膜中に拡散させて
   シリコン含有高誘電率膜を形成する工程と、 前記シリコン含有高誘電率膜の上にゲート電極となる導
   電膜を形成する工程とを備えていることを特徴とする半
   導体装置の製造方法。
8. 【請求項８】 前記所定の物質は水素であることを特徴
   とする請求項７に記載の半導体装置の製造方法。
9. 【請求項９】 前記高誘電率膜を形成する工程よりも前
   に、前記基板上に、シリコン、窒素及び前記所定の物質
   を含む絶縁膜を形成する工程を備え、 前記高誘電率膜に対して熱処理を行なう工程は、前記絶
   縁膜に含まれるシリコンを前記高誘電率膜中に拡散させ
   る工程と、前記高誘電率膜に含まれる前記一の金属を前
   記絶縁膜中に拡散させることにより下部バリア膜を形成
   する工程とを含むことを特徴とする請求項７に記載の半
   導体装置の製造方法。
10. 【請求項１０】 前記高誘電率膜を形成する工程は、前
    記一の金属と前記所定の物質とを含むソースプリカーサ
    を用いたＣＶＤ法により前記高誘電率膜を形成する工程
    を含むことを特徴とする請求項７に記載の半導体装置の
    製造方法。
11. 【請求項１１】 前記高誘電率膜を形成する工程は、前
    記一の金属を含むソースプリカーサと、前記所定の物質
    を含むソースガスとを用いたＣＶＤ法により前記高誘電
    率膜を形成する工程を含むことを特徴とする請求項７に
    記載の半導体装置の製造方法。
12. 【請求項１２】 前記高誘電率膜を形成する工程は、前
    記所定の物質を含む雰囲気中で前記一の金属を含むター
    ゲットを用いたＰＶＤ法により前記高誘電率膜を形成す
    る工程を含むことを特徴とする請求項７に記載の半導体
    装置の製造方法。
13. 【請求項１３】 基板上に、一の金属、酸素及び水素を
    含む高誘電率膜を形成する工程と、 前記高誘電率膜に対して熱処理を行なうことにより、前
    記基板側からシリコンを前記高誘電率膜中に拡散させて
    シリコン含有高誘電率膜を形成する工程と、 前記シリコン含有高誘電率膜の上にゲート電極となる導
    電膜を形成する工程とを備えていることを特徴とする半
    導体装置の製造方法。
14. 【請求項１４】 前記高誘電率膜を形成する工程よりも
    前に、前記基板上に、シリコン、窒素及び水素を含む絶
    縁膜を形成する工程を備え、 前記高誘電率膜に対して熱処理を行なう工程は、前記絶
    縁膜に含まれるシリコンを前記高誘電率膜中に拡散させ
    る工程と、前記高誘電率膜に含まれる前記一の金属を前
    記絶縁膜中に拡散させることにより下部バリア膜を形成
    する工程とを含むことを特徴とする請求項１３に記載の
    半導体装置の製造方法。
15. 【請求項１５】 前記高誘電率膜を形成する工程は、前
    記一の金属と水素とを含むソースプリカーサを用いたＣ
    ＶＤ法により前記高誘電率膜を形成する工程を含むこと
    を特徴とする請求項１３に記載の半導体装置の製造方
    法。
16. 【請求項１６】 前記高誘電率膜を形成する工程は、前
    記一の金属を含むソースプリカーサと、水素を含むソー
    スガスとを用いたＣＶＤ法により前記高誘電率膜を形成
    する工程を含むことを特徴とする請求項１３に記載の半
    導体装置の製造方法。
17. 【請求項１７】 前記高誘電率膜を形成する工程は、水
    素を含む雰囲気中で前記一の金属を含むターゲットを用
    いたＰＶＤ法により前記高誘電率膜を形成する工程を含
    むことを特徴とする請求項１３に記載の半導体装置の製
    造方法。
18. 【請求項１８】 前記一の金属はハフニウム又はジルコ
    ニウムであることを特徴とする請求項７又は１３に記載
    の半導体装置の製造方法。
19. 【請求項１９】 前記高誘電率膜に対して熱処理を行な
    う工程と前記導電膜を形成する工程との間に、前記シリ
    コン含有高誘電率膜の表面を窒化することにより上部バ
    リア膜を形成する工程を備えていることを特徴とする請
    求項７又は１３に記載の半導体装置の製造方法。
20. 【請求項２０】 前記高誘電率膜を形成する工程と前記
    高誘電率膜に対して熱処理を行なう工程との間に、前記
    高誘電率膜の表面を窒化することにより上部バリア膜を
    形成する工程を備えていることを特徴とする請求項７又
    は１３に記載の半導体装置の製造方法。
21. 【請求項２１】 前記高誘電率膜に対して熱処理を行な
    う工程における熱処理温度は６００℃以上且つ８５０℃
    以下であることを特徴とする請求項７又は１３に記載の
    半導体装置の製造方法。
22. 【請求項２２】 前記一の金属、酸素及びシリコンをそ
    れぞれＭ、Ｏ及びＳｉとして前記シリコン含有高誘電率
    膜の組成をＭ_xＳｉ_yＯ（但しｘ＞０且つｙ＞０）と表記
    すると共に製造プロセスでの最高温度をＴ［℃］と表記
    したときに、 Ｔ≦６．６９・ｙ／（ｘ＋ｙ）＋７４９．４であること
    を特徴とする請求項７又は１３に記載の半導体装置の製
    造方法。
23. 【請求項２３】 前記ゲート電極はシリコンを含む材料
    よりなり、 ｙ／（ｘ＋ｙ）≦０．３０であることを特徴とする請求
    項２２に記載の半導体装置の製造方法。
24. 【請求項２４】 前記ゲート電極はメタルゲート電極で
    あり、 前記導電膜を形成する工程よりも後に、前記基板に対し
    て熱処理を行なう工程を備えていることを特徴とする請
    求項７又は１３に記載の半導体装置の製造方法。