JP2003177934A

JP2003177934A - ディジタル信号処理装置

Info

Publication number: JP2003177934A
Application number: JP2001379362A
Authority: JP
Inventors: Hiroaki Harada; 裕章原田
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2001-12-13
Filing date: 2001-12-13
Publication date: 2003-06-27

Abstract

(57)【要約】【課題】小容量のＥＥＰＲＯＭでプログラムの追加や
修正が可能なＤＳＰを提供する。【解決手段】ＰＣ（プログラム・カウンタ）１５ａの
値とレジスタ１８ａ〜１８ｎに登録されたアドレスが比
較回路１９ａ〜１９ｎで比較され、一致すると判定回路
２０を介して制御回路１５に一致検出信号が出力され
る。これにより、ＰＣ１５ａの値は、ＥＥＰＲＯＭ１１
ｂ内の所定のアドレスにセットされ、実行プログラム
は、マスクＲＯＭ１１ａ中の処理プログラムから、この
ＥＥＰＲＯＭ１１ｂ内の追加・修正用のプログラムへ切
り換えられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル信号処
理装置（以下、「ＤＳＰ」という）、特に書き換え不可
能なメモリと書き換え可能な不揮発性メモリを備えたＤ
ＳＰに関するものである。

【０００２】

【従来の技術】図２（ａ），（ｂ）は、従来のＤＳＰの
概略の構成図であり、同図（ａ）はハードウエアの構
成、及び同図（ｂ）はソフトウエアの構成を示してい
る。このＤＳＰは、図２（ａ）に示すように、マスクＲ
ＯＭ（Read Only Memory）１ａとＥＥＰＲＯＭ（Electr
ically Erasable Programmable ＲＯＭ）１ｂで構成さ
れたメモリ回路１を有している。マスクＲＯＭ１ａは、
このＤＳＰで行う処理のプログラムとデータを格納した
ものであり、ＥＥＰＲＯＭ１ｂは、このマスクＲＯＭ１
ａのプログラムの変更や追加部分を書き込むためのメモ
リである。

【０００３】メモリ回路１には、このメモリ回路１から
命令コード等のデータＤＡＴを読み出す読取回路２が接
続され、この読取回路２には、読み出された命令コード
を解読して該当する実行命令に復号する復号回路３が接
続されている。復号回路３には、復号された実行命令に
従って処理を実行する実行回路４及び制御回路５が接続
されている。制御回路５は、アドレスを指定するための
プログラム・カウンタ（以下、「ＰＣ」という）５ａを
有し、読取回路２がメモリ回路１から読み出すアドレス
の順序や全体の動作の制御を行うものである。

【０００４】また、このＤＳＰは、制御回路５に対して
周期的あるいは設定されたタイミングで割り込みを行う
割込回路６、サブルーチンの戻り先のアドレス等を格納
するためのスタック７、及びＥＥＰＲＯＭ１ｂの書き込
みを行うための書込インタフェース８を有している。

【０００５】図２（ｂ）は、マスクＲＯＭ１ａとＥＥＰ
ＲＯＭ１ｂに格納されたソフトウエアの概略を示してい
る。なお、以下の説明では、分岐を伴わない一般的な命
令、分岐命令、及び無操作命令のニモニック・コード
を、それぞれＩＮＳ、ＪＭＰ、ＮＯＰと記載する。

【０００６】例えば、マスクＲＯＭ１ａは、００００〜
０９９９番地が割り当てられ、００００番地から順次処
理プログラムが格納されている。但し、マスクＲＯＭ１
ａの処理プログラムの途中には、後で発見されるかも知
れないプログラムの誤り（バグ）や処理内容の追加に備
えて、要所要所にＥＥＰＲＯＭ１ｂの所定の番地への分
岐命令（ＪＭＰｘｘｘｘ）が挿入されている。この図２
（ｂ）の例では、００００番地、０１００番地及び０２
００番地に、それぞれＥＥＰＲＯＭ１ｂの１０００番
地、１００１番地及び１００２番地に分岐する命令が格
納されている。

【０００７】一方、ＥＥＰＲＯＭ１ｂは、１０００〜１
２９９番地が割り当てられ、マスクＲＯＭ１ａ中の処理
プログラムに対する変更や追加処理のプログラムが書き
込まれている。例えば、マスクＲＯＭ１ａの００００〜
００９９番地の処理プログラムに変更がなければ、１０
００番地には、０００１番地への分岐命令（ＪＭＰ００
０１）が格納される。また、マスクＲＯＭ１ａの０２０
０番地以降の処理プログラムに変更がなければ、１００
２番地には、０２０１番地への分岐命令（ＪＭＰ０２０
１）が格納される。

【０００８】この図２（ｂ）の例では、マスクＲＯＭ１
ａの０１８１番地の命令（ＩＮＳ１８１Ｘ）を、別の命
令（ＩＮＳ１８１Ａ）に変更するために、１００１番地
に１００３番地への分岐命令（ＪＭＰ１００３）が格納
されている。更に、１００３〜１０８２番地には、０１
０１〜０１８０番地に対応するプログラムが格納され、
１０８３番地には変更後の命令（ＩＮＳ０１８１Ａ）が
格納されている。そして、１０８４番地に、マスクＲＯ
Ｍ１Ａの０１８２番地への分岐命令（ＪＭＰ０１８２）
が格納されている。

【０００９】次に、動作を説明する。ＤＳＰがリセット
されてＰＣ５ａに００００がセットされ、その後このＤ
ＳＰの動作が開始すると、読取回路２によって、メモリ
回路１の００００番地のデータ（ＪＭＰ１０００）が読
み取られる。読取回路２で読み取られたデータは復号回
路３で解読され、その解読結果の命令が実行回路４及び
制御回路５に出力される。これによって、制御回路５で
はＰＣ５ａの値が分岐先の１０００番地に書き換えられ
る。

【００１０】読取回路２では、ＰＣ５ａから与えられる
アドレス信号に基づいて、ＥＥＰＲＯＭ１ｂの１０００
番地のデータ（ＪＭＰ０００１）が読み取られる。読取
回路２で読み取られたデータは復号回路３で解読され、
その解読結果の命令が実行回路４及び制御回路５に出力
される。これにより、制御回路５ではＰＣ５ａの値が分
岐先のアドレスである０００１に書き換えられる。

【００１１】読取回路２では、ＰＣ５ａから与えられる
アドレスに基づいて、マスクＲＯＭ１ａの０００１番地
のデータ（命令ＩＮＳ０００１）が読み取られる。読取
回路２で読み取られたデータは復号回路３で解読され、
その解読結果の命令が実行回路４及び制御回路５に出力
される。復号回路３から出力された命令が分岐命令でな
ければ、実行回路４によって所定の処理が行われると共
に、制御回路５によってＰＣ５ａの値が１だけ増加され
る。これにより、ＰＣ５ａの値は０００２となる。

【００１２】その後、マスクＲＯＭ１ａの０００２〜０
０９９番地に格納された命令が順次読み取られて実行さ
れる。そして、０１００番地の命令（ＪＭＰ１００１）
の実行により、ＰＣ５ａの値が１００１にセットされ、
ＥＥＰＲＯＭ１ｂの１００１番地へ分岐される。

【００１３】ＥＥＰＲＯＭ１ｂの１００１番地には、１
００３番地への分岐命令が格納されているので、ＰＣ５
ａの値が１００３にセットされ、ＥＥＰＲＯＭ１ｂの１
００３番地へ分岐される。そして、１００３番地以降に
格納された命令が順次実行される。１０８３番地に格納
された変更後の命令（ＩＮＳ１８１Ａ）が実行された
後、次の１０８４番地に格納された分岐命令（ＪＭＰ０
１８２）が実行され、マスクＲＯＭ１ａの０１８２番地
へ戻る。

【００１４】このように、図２（ａ）のＤＳＰでは、マ
スクＲＯＭ１ａに加えて、書き換え可能なＥＥＰＲＯＭ
１ｂを有しているので、プログラムの修正や変更に柔軟
に対応することができるようになっている。

【００１５】

【発明が解決しようとする課題】しかしながら、従来の
ＤＳＰでは、次のような課題があった。マスクＲＯＭ１
ａに格納するプログラムの要所要所に、ＥＥＰＲＯＭ１
ｂへ分岐するための命令を予め埋め込んでおく必要があ
り、その配置を決めることが困難であった。また、ＥＥ
ＰＲＯＭ１ｂには、マスクＲＯＭ１ａに埋め込まれた分
岐命令に対応して、マスクＲＯＭ１ａに戻るためのプロ
グラムを格納しておく必要があり、ＥＥＰＲＯＭ１ｂの
使用量と処理時間の負担が増加していた。

【００１６】更に、例えば、図２（ｂ）における１００
３〜１０８３番地のように、ＥＥＰＲＯＭ１ｂへの分岐
箇所（例えば、図２（ｂ）における０１００番地）から
変更を必要とする命令の位置（例えば、図２（ｂ）にお
ける０１８０番地）までの処理を、ＥＥＰＲＯＭ１ｂ側
のプログラムとして実行する必要がある。このため、予
め埋め込んだ分岐命令の位置と、変更が必要になった命
令の位置が離れている場合を想定して、比較的容量の大
きなＥＥＰＲＯＭ１ｂを準備しておく必要があるという
課題があった。

【００１７】本発明は、前記従来技術が持っていた課題
を解決し、小容量のＥＥＰＲＯＭでプログラムの変更や
修正が可能なＤＳＰを提供するものである。

【００１８】

【課題を解決するための手段】前記課題を解決するため
に、本発明の内の第１の発明は、ＤＳＰにおいて、書き
換え不可能な第１メモリ及び書き換え可能な不揮発性の
第２メモリを有し、処理プログラムが格納された記憶回
路と、前記第１メモリの特定アドレスが登録された書き
換え可能な不揮発性のレジスタと、前記記憶回路から読
み出して実行する前記処理プログラムのアドレスが順次
格納されるＰＣと、前記ＰＣの値と前記レジスタの値を
比較し、該ＰＣの値が前記特定アドレスに一致したか否
かを検出する判定回路と、前記判定回路で一致が検出さ
れたときには前記第２メモリの所定のアドレスを前記Ｐ
Ｃにセットし、一致が検出されないときには前記処理プ
ログラムに基づいて該ＰＣの値を更新する制御回路と、
前記ＰＣの値に従って前記記憶回路から前記処理プログ
ラムを読み取る読取回路と、前記読取回路で読み取られ
た前記処理プログラムを解読して対応する実行命令に復
号する復号回路と、前記復号回路で復号された実行命令
を実行する実行回路とを備えている。

【００１９】第２の発明は、第１の発明における読取回
路、復号回路及び実行回路を、それぞれが同一時間に並
列してパイプライン処理を行うように構成している。

【００２０】第３の発明は、第１または第２の発明にお
けるレジスタを、第１メモリの複数の特定アドレスを登
録できるように構成している。

【００２１】本発明によれば、以上のようにＤＳＰを構
成したので、次のような作用が行われる。制御回路によ
ってＰＣの値が順次セットされ、このＰＣの値に従って
記憶回路から処理プログラムが順次読み出され復号され
て実行される。ここで、ＰＣの値がレジスタに登録され
た第１メモリの特定アドレスに一致すると、判定回路に
よって一致が検出され、更に制御回路によってこのＰＣ
の値が第２メモリの所定のアドレスにセットされる。こ
れにより、実行アドレスは、第２メモリの所定のアドレ
スに切り換えられる。

【００２２】

【発明の実施の形態】図１は、本発明の実施形態を示す
ＤＳＰの構成図である。このＤＳＰは、書き換えができ
ないマスクＲＯＭ１１ａと電気的に消去及び書き込みが
可能なＥＥＰＲＯＭ１１ｂで構成されるメモリ回路１
１、このメモリ回路１１から命令コード等のデータを読
み出す読取回路１２、この読取回路１２で読み出された
命令コードを解読して該当する実行命令に復号する復号
回路１３、及びこの復号回路１３で復号された実行命令
に従って処理を実行する実行回路１４を備えている。

【００２３】また、このＤＳＰは、読取回路１２がメモ
リ回路１１から読み出すアドレスＡＤＲを指定するため
のＰＣ１５ａを有し、処理の順序や全体の動作の制御を
行う制御回路１５、この制御回路１５に対して周期的あ
るいは設定されたタイミングで割り込みを行う割込回路
１６、及びサブルーチンの戻り先のアドレス等を格納す
るためのスタック１７を備えている。

【００２４】更に、このＤＳＰは、マスクＲＯＭ１１ａ
中の変更箇所等の特定アドレスを格納するための、電気
的に書き換えが可能な不揮発性のレジスタ（ＲＥＧ）１
８ａ，１８ｂ，…，１８ｎ、これらのレジスタ１８ａ〜
１８ｎとＰＣ１５ａの内容をそれぞれ比較する比較回路
（ＣＭＰ）１９ａ，１９ｂ，…，１９ｎ、これらの比較
回路１９ａ〜１９ｎの比較結果に基づいて変更箇所か否
かを判定する判定回路２０、及びＥＥＰＲＯＭ１１ｂと
レジスタ１８ａ〜１８ｎの書き込みを行うための書込イ
ンタフェース２１を備えている。

【００２５】マスクＲＯＭ１１ａは、このＤＳＰで行う
処理のプログラムとデータを格納したものであり、ＥＥ
ＰＲＯＭ１１ｂは、このマスクＲＯＭ１１ａのプログラ
ムに対する変更や追加部分を書き込むためのメモリであ
る。読取回路１２は、制御回路１５からの制御に従っ
て、前の周期にメモリ回路１１から読み取って保持して
いた命令を復号回路１３に送ると同時に、この制御回路
１５のＰＣ１５ａで指定されるアドレスＡＤＲのデータ
ＤＡＴを命令コードとしてメモリ回路１１から読み取っ
て新たに保持するものである。

【００２６】復号回路１３は、読取回路１２から送られ
てきた命令を解読して該当する実行命令を保持すると共
に、その前の周期に解読して保持しておいた実行命令を
実行回路１４及び制御回路１５に出力するものである。
実行回路１４は、演算器、乗算器、アナログ・ディジタ
ル変換器等で構成され、復号回路１３から与えられる実
行命令に従って所定の処理を実行するようになってい
る。これらの読取回路１２、復号回路１３及び実行回路
１４は、それぞれが同一時間に並列して動作するパイプ
ライン処理を行うように構成されている。

【００２７】図３は、図１のソフトウエアの概略を示す
説明図である。このソフトウエアは、マスクＲＯＭ１１
ａとＥＥＰＲＯＭ１１ｂに格納されている。例えば、マ
スクＲＯＭ１１ａには、００００〜０９９９番地が割り
当てられ、００００番地から順次処理プログラムが格納
されている。この処理プログラム中には、ＥＥＰＲＯＭ
１１ｂへの分岐命令は組み込まれていない。

【００２８】一方、ＥＥＰＲＯＭ１１ｂには、１０００
〜１０１９番地が割り当てられ、マスクＲＯＭ１１ａ中
の処理プログラムに対する変更や追加処理のプログラム
が書き込まれている。例えば、マスクＲＯＭ１１ａの０
２０４番地の命令（ＩＮＳ２０４Ｘ）と０２０５番地の
命令（ＩＮＳ２０５Ｘ）を、それぞれ命令（ＩＮＳ２０
４Ａ）と命令（ＩＮＳ２０５Ａ）に変更する場合には、
ＥＥＰＲＯＭ１１ｂの１０００番地に分岐命令（ＪＭＰ
１０１０）が格納される。更に、１０１０，１０１１番
地には、変更後の命令（ＩＮＳ２０４Ａ）と命令（ＩＮ
Ｓ２０５Ａ）がそれぞれ格納され、１０１２番地に、マ
スクＲＯＭ１１ａの０２０６番地へ戻るための分岐命令
（ＪＭＰ０２０６）が格納される。

【００２９】更に、マスクＲＯＭ１１ａの０２０４番地
において、ＥＥＰＲＯＭ１１ｂの１０００番地へ分岐す
ることを登録するために、レジスタ１８ａの値は、０２
０４に設定される。これらのＥＥＰＲＯＭ１１ｂ及びレ
ジスタ１８ａの内容の変更は、書込インタフェース２１
を介して図示しない書込装置等によって行われるように
なっている。

【００３０】図４は、図１の動作を示す説明図である。
以下、図３及び図４を参照しつつ、図１の動作を説明す
る。周期Ｔ０００において、ＤＳＰがリセット状態のと
き、ＰＣ１５ａの値は００００にセットされ、読取回路
１２及び復号回路１３には無操作命令（ＮＯＰ）がセッ
トされる。

【００３１】周期Ｔ００１において、ＤＳＰの動作が開
始すると、ＰＣ１５ａにセットされた値に従い、読取回
路１２によってメモリ回路１１の００００番地のデータ
（ＩＮＳ０００）が読み取られて保持される。このと
き、復号回路１３に保持されていた無操作命令（ＮＯ
Ｐ）は実行回路１４へ出力されて保持され、読取回路１
２に保持されていた無操作命令（ＮＯＰ）が、復号回路
１３へ出力されて保持される。周期Ｔ００１の後半で、
ＰＣ１５ａの値は１だけ増加され、０００１となる。

【００３２】周期Ｔ００２において、ＰＣ１５ａの値に
従って読取回路１２によってメモリ回路１１の０００１
番地のデータ（ＩＮＳ００１）が読み取られて保持され
る。このとき、復号回路１３に保持されていた無操作命
令（ＮＯＰ）は実行回路１４へ出力されて保持され、読
取回路１２に保持されていた命令（ＩＮＳ０００）が、
復号回路１３へ出力されて解読された後、保持される。
周期Ｔ００２の後半で、ＰＣ１５ａの値は１だけ増加さ
れ、０００２となる。

【００３３】周期Ｔ００３において、ＰＣ１５ａの値に
従って読取回路１２によってメモリ回路１１の０００２
番地のデータ（ＩＮＳ００２）が読み取られて保持され
る。このとき、復号回路１３に保持されていた命令（Ｉ
ＮＳ０００）は実行回路１４へ出力されて実行され、読
取回路１２に保持されていた命令（ＩＮＳ００１）が、
復号回路１３へ出力されて解読された後、保持される。
周期Ｔ００３の後半で、ＰＣ１５ａの値は１だけ増加さ
れ、０００３となる。

【００３４】このような動作により、マスクＲＯＭ１１
ａに格納されている処理プログラムに従って、読取回路
１２、復号回路１３及び実行回路１４によるパイプライ
ン処理が順次続行される。

【００３５】周期Ｔ２０４において、ＰＣ１５ａの値が
０２０４になると、制御回路１５から出力されるアドレ
ス信号ＡＤＲが０２０４となり、レジスタ１８ａに格納
されている値と一致する。これにより、比較器１９ａか
ら一致検出信号が出力され、判定回路２０に与えられ
る。判定回路２０では、どの比較器１９から一致検出信
号が出力されたかが判定され、その判定結果が制御回路
１５へ与えられる。

【００３６】制御回路１５では、判定回路２０から与え
られた判定結果に基づいて、ＰＣ１５ａの値が変更され
る。この場合、ＰＣ１５ａには、マスクＲＯＭ１１ａの
０２０４番地の変更プログラムに対応するＥＥＰＲＯＭ
１１ｂのアドレスである１０００がセットされる。ま
た、このとき、既に読取回路１２によって読み取られて
いた０２０４番地の命令（ＩＮＳ２０４Ｘ）は、無操作
命令（ＮＯＰ）に書き替えられる。

【００３７】周期Ｔ２０５において、ＰＣ１５ａの値に
従って読取回路１２によってメモリ回路１１の１０００
番地のデータ（ＪＭＰ１０１０）が読み取られて保持さ
れる。このとき、復号回路１３に保持されていた命令
（ＩＮＳ２０３）は実行回路１４へ出力されて実行さ
れ、読取回路１２に保持されていた命令（ＮＯＰ）が、
復号回路１３へ出力されて解読された後、保持される。
周期Ｔ２０５の後半で、ＰＣ１５ａの値は１だけ増加さ
れ、１００１となる。

【００３８】周期Ｔ２０６において、ＰＣ１５ａの値に
従って読取回路１２によってメモリ回路１１の１００１
番地のデータ（ＩＮＳ１００１＝ＮＯＰ）が読み取られ
て保持される。このとき、復号回路１３に保持されてい
た命令（ＮＯＰ）は実行回路１４へ出力されて実行さ
れ、読取回路１２に保持されていた命令（ＪＭＰ１０１
０）が、復号回路１３へ出力されて解読される。

【００３９】解読された実行命令は、分岐命令であるの
で、その結果が制御回路１５へ与えられ、ＰＣ１５ａの
値は分岐先のアドレスである１０１０に変更される。ま
た、読取回路１２によって読み取られていた命令（ＩＮ
Ｓ１００１）は無操作命令（ＮＯＰ）に書き替えられ
る。このような処理により、ＥＥＰＲＯＭ１１ｂの１０
１０〜１０１２番地の処理が実行され、マスクＲＯＭ１
１ａの０２０６番地へ戻る。

【００４０】以上のように、本実施形態のＤＳＰは、マ
スクＲＯＭ１１ａからＥＥＰＲＯＭ１１ｂへ分岐するア
ドレスをセットするためのレジスタ１９ａ〜１９ｎと、
ＰＣ１５ａの値とこれらのレジスタ１９ａ〜１９ｎの値
を比較して一致したときに、ＥＥＰＲＯＭ１１ｂの所定
のアドレスへ分岐させるための比較回路１９ａ〜１９ｎ
及び判定回路２０を有している。これにより、マスクＲ
ＯＭ１１ａの処理プログラムに、予めＥＥＰＲＯＭ１１
ｂへの分岐命令を埋め込んでおく必要がなくなり、プロ
グラミング上の煩わしさを回避することができる。ま
た、不必要な分岐命令の実行が無くなり、処理速度を向
上させることができる。

【００４１】更に、必要な箇所だけをＥＥＰＲＯＭ１１
ｂへの分岐して処理することができるので、大容量のＥ
ＥＰＲＯＭ１１ｂを用意しておく必要がなくなるという
利点がある。

【００４２】なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次のようなものがある。（ａ）メモリ回路１１の容量は例示したものに限定さ
れず、処理に必要な容量のものを使用することができ
る。

【００４３】（ｂ）ＤＳＰの全体構成は、例示したも
のに限定されない。例えば本実施形態では、読取回路１
２、復号回路１３及び実行回路１４がパイプライン処理
を行うように構成されているが、パイプライン処理を行
わない構成のＤＳＰにも同様に適用可能である。

【００４４】（ｃ）マスクＲＯＭ１１ａからＥＥＰＲ
ＯＭ１１ｂへ分岐するアドレスをセットするために、複
数のレジスタ１９ａ〜１９ｎを有しているが、変更等が
ほとんど考えられない場合には、単一のレジスタ１９の
みでも、同様に適用可能であり同様の利点が得られる。

【００４５】

【発明の効果】以上詳細に説明したように、第１の発明
によれば、第１メモリの特定アドレスを登録するレジス
タと、該レジスタの値とＰＣの値を比較する判定回路
と、該判定回路で一致が検出されたときに第２メモリの
所定のアドレスをこのＰＣにセットする制御回路を有し
ている。これにより、第１メモリの処理プログラム中に
第２メモリへの分岐命令を予め埋め込んでおく必要がな
くなり、プログラムの作成が容易になる。また、不必要
な分岐命令による処理時間の増加がなくなる。更に、任
意の特定アドレスから第２メモリへ分岐できるので、こ
の第２メモリの処理量、即ちメモリ容量を小さくするこ
とができる。

【００４６】第２の発明によれば、読取回路、復号回路
及び実行回路は、パイプライン処理を行うように構成さ
れている。これにより、処理速度を向上させることがで
きる。

【００４７】第３の発明によれば、レジスタは、第１メ
モリの複数の特定アドレスを登録できるように構成して
いる。これにより、第１メモリの処理プログラム中の複
数箇所に対して、追加や変更の処理を行うことができ
る。

【図面の簡単な説明】

【図１】本発明の実施形態を示すＤＳＰの構成図であ
る。

【図２】従来のＤＳＰの概略の構成図である。

【図３】図１のソフトウエアの概略を示す説明図であ
る。

【図４】図１の動作を示す説明図である。

【符号の説明】

１１メモリ回路１１ａマスクＲＯＭ１１ｂＥＥＰＲＯＭ１２読取回路１３復号回路１４実行回路１５制御回路１５ａＰＣ（プログラム・カウンタ）１８レジスタ１９比較回路２０判定回路２１書込インタフェース

Claims

【特許請求の範囲】

【請求項１】書き換え不可能な第１メモリ及び書き換
え可能な不揮発性の第２メモリを有し、処理プログラム
が格納された記憶回路と、前記第１メモリの特定アドレスが登録された書き換え可
能な不揮発性のレジスタと、前記記憶回路から読み出して実行する前記処理プログラ
ムのアドレスが順次格納されるプログラム・カウンタ
と、前記プログラム・カウンタの値と前記レジスタの値を比
較し、該プログラム・カウンタの値が前記特定アドレス
に一致したか否かを検出する判定回路と、前記判定回路で一致が検出されたときには前記第２メモ
リの所定のアドレスを前記プログラム・カウンタにセッ
トし、一致が検出されないときには前記処理プログラム
に基づいて該プログラム・カウンタの値を更新する制御
回路と、前記プログラム・カウンタの値に従って前記記憶回路か
ら前記処理プログラムを読み取る読取回路と、前記読取回路で読み取られた前記処理プログラムを解読
して対応する実行命令に復号する復号回路と、前記復号回路で復号された実行命令を実行する実行回路
とを、備えたことを特徴とするディジタル信号処理装置。
【請求項２】前記読取回路、前記復号回路及び前記実
行回路は、それぞれが同一時間に並列してパイプライン
処理を行うように構成したことを特徴とする請求項１記
載のディジタル信号処理装置。
【請求項３】前記レジスタは、前記第１メモリの複数
の特定アドレスを登録できるように構成したことを特徴
とする請求項１または２記載のディジタル信号処理装
置。