JP2003086529A - Method for manufacturing silicon carbide semiconductor device - Google Patents
Method for manufacturing silicon carbide semiconductor deviceInfo
- Publication number
- JP2003086529A JP2003086529A JP2001276707A JP2001276707A JP2003086529A JP 2003086529 A JP2003086529 A JP 2003086529A JP 2001276707 A JP2001276707 A JP 2001276707A JP 2001276707 A JP2001276707 A JP 2001276707A JP 2003086529 A JP2003086529 A JP 2003086529A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- semiconductor device
- silicon carbide
- carbide semiconductor
- dopant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims description 35
- 239000012535 impurity Substances 0.000 claims abstract description 62
- 238000010438 heat treatment Methods 0.000 claims abstract description 35
- 239000002019 doping agent Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000000843 powder Substances 0.000 claims abstract description 13
- CAVCGVPGBKGDTG-UHFFFAOYSA-N alumanylidynemethyl(alumanylidynemethylalumanylidenemethylidene)alumane Chemical compound [Al]#C[Al]=C=[Al]C#[Al] CAVCGVPGBKGDTG-UHFFFAOYSA-N 0.000 claims abstract description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 6
- 238000005280 amorphization Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- INAHAJYZKVIDIZ-UHFFFAOYSA-N boron carbide Chemical compound B12B3B4C32B41 INAHAJYZKVIDIZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000006698 induction Effects 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 6
- 230000007423 decrease Effects 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract 4
- 238000001953 recrystallisation Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 16
- 230000004913 activation Effects 0.000 description 8
- 239000002994 raw material Substances 0.000 description 8
- 239000012808 vapor phase Substances 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000859 sublimation Methods 0.000 description 2
- 230000008022 sublimation Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 102100031102 C-C motif chemokine 4 Human genes 0.000 description 1
- 101000777471 Homo sapiens C-C motif chemokine 4 Proteins 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】炭化珪素半導体装置の製造方
法に関する。TECHNICAL FIELD The present invention relates to a method for manufacturing a silicon carbide semiconductor device.
【０００２】[0002]
【従来の技術】従来よりＳｉ半導体装置においてイオン
注入後に熱処理を行うことで不純物領域を形成する方法
が知られている。この方法を炭化珪素（ＳｉＣ）半導体
装置の不純物領域形成について適用すると、熱処理によ
る不純物の拡散速度が非常に遅く、不純物が拡散しにく
いといった問題がある。2. Description of the Related Art Conventionally, a method of forming an impurity region in a Si semiconductor device by performing heat treatment after ion implantation has been known. When this method is applied to the formation of an impurity region of a silicon carbide (SiC) semiconductor device, there is a problem that the diffusion rate of impurities due to heat treatment is very slow and the diffusion of impurities is difficult.
【０００３】そこで、図１（ａ）に示すように、Ａｒ，
Ｃなどの不活性な元素を注入してＳｉＣをアモルファス
化させ、そのアモルファス化させた領域にＢ，Ａｌなど
のドーパントを注入して、熱処理を行うことで、図１
（ｂ）のように不純物を拡散させる方法が知られてい
る。Therefore, as shown in FIG.
By injecting an inert element such as C to amorphize SiC and injecting a dopant such as B or Al into the amorphized region and performing a heat treatment, the heat treatment of FIG.
A method of diffusing impurities as in (b) is known.
【０００４】このようにアモルファス化された領域での
不純物の拡散係数は大きく、アモルファス化されていな
い単結晶領域での不純物の拡散係数は小さいため、アモ
ルファス領域と単結晶領域の境界で不純物の拡散が止ま
る。またアモルファス化した領域は、活性化熱処理で単
結晶化し（再結晶化）、欠陥が存在しない不純物領域が
形成される。したがって、このような拡散係数の違いに
よってセルファーラインなどを生成することができる。Since the impurity diffusion coefficient in the amorphized region is large and the impurity diffusion coefficient in the non-amorphized single crystal region is small as described above, the impurity diffusion occurs at the boundary between the amorphous region and the single crystal region. Stops. Further, the amorphized region is single-crystallized (recrystallized) by activation heat treatment to form an impurity region having no defect. Therefore, it is possible to generate a selfie line or the like based on such a difference in diffusion coefficient.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、このよ
うにアモルファス化した領域にイオン注入により不純物
層を形成した後、活性化熱処理によって再結晶化させる
と、表面の不純物濃度が減少し、図２に示すような不純
物のプロファイルとなる。すなわち、活性化熱処理によ
って深さ方向への拡散が起こって表面付近の濃度が減少
する。また活性化熱処理により不純物が基板表面から抜
け出てしまう（アウトディフュージョンする）ため、表
面濃度が減少する。このように表面付近の不純物濃度が
減少することにより、表面に電極等を付けた際に、その
電極等とのコンタクト抵抗が増加しデバイス特性に影響
が出るといった問題があった。However, when an impurity layer is formed in such an amorphized region by ion implantation and then recrystallized by activation heat treatment, the impurity concentration on the surface decreases, and as shown in FIG. The impurity profile is as shown. That is, the activation heat treatment causes diffusion in the depth direction to reduce the concentration near the surface. In addition, the activation heat treatment causes impurities to escape from the substrate surface (out diffusion), so that the surface concentration decreases. Such a decrease in the impurity concentration near the surface causes a problem that when an electrode or the like is attached to the surface, the contact resistance with the electrode or the like increases and the device characteristics are affected.
【０００６】そこで本発明は、表面濃度の減少を防止
し、電極等とのコンタクト抵抗を低減して、デバイス特
性を向上させることができる炭化珪素半導体装置の製造
方法を提供することを目的とする。Therefore, an object of the present invention is to provide a method for manufacturing a silicon carbide semiconductor device capable of preventing a decrease in surface concentration, reducing a contact resistance with an electrode or the like, and improving device characteristics. .
【０００７】[0007]
【課題を解決するための手段及び発明の効果】上述した
問題点を解決するためになされた請求項１に記載の炭化
珪素半導体装置の製造方法によれば、アモルファス化さ
せた炭化珪素半導体（ＳｉＣ）基板へ継続的に不純物を
供給しながら活性化熱処理を行うことができ、表面の不
純物濃度を高めることができる。したがって、電極等を
形成した場合のコンタクト抵抗が小さくなり、良好なオ
ーミック特性が得られる。活性化熱処理は１８００℃以
上で行われるため、処理時間が長くなるにつれ、ＳｉＣ
基板中のＳｉが昇華するＳｉ抜けによる基板の表面荒れ
が進行する。そのためドーパントとともにＳｉＣ粉末を
封入して加熱する。このようにすることで平衡状態が保
たれＳｉ抜けによる基板の表面荒れを防止することがで
きる。According to the method of manufacturing a silicon carbide semiconductor device according to claim 1 which has been made to solve the above-mentioned problems, an amorphized silicon carbide semiconductor (SiC) is provided. ) The activation heat treatment can be performed while continuously supplying impurities to the substrate, and the impurity concentration on the surface can be increased. Therefore, the contact resistance when the electrodes and the like are formed becomes small, and good ohmic characteristics can be obtained. Since the activation heat treatment is performed at 1800 ° C. or higher, as the treatment time becomes longer, the SiC
The surface roughness of the substrate progresses due to the Si escape that sublimates Si in the substrate. Therefore, the SiC powder is enclosed together with the dopant and heated. By doing so, the equilibrium state is maintained, and the surface roughness of the substrate due to the Si escape can be prevented.
【０００８】こうした熱処理による不純物領域の深さ
は、請求項２に示すようにアモルファス層の深さで制御
することができ、請求項３に示すようして選択的に行う
ことができる。すなわちアモルファス領域は結晶性が崩
れているため不純物が拡散しやすいが、単結晶領域では
ほとんど拡散しない。したがって、ＳｉＣ基板中で不純
物領域を形成したい位置（部分）について必要な深さだ
けアモルファス化することで、容易に設計通りに不純物
領域を形成することができる。アモルファス層の深さは
例えばアモルファス化するために打ち込むイオンのエネ
ルギーを調節すれば容易に制御することができる。また
アモルファス領域の形成位置は例えばアモルファス化す
るためのイオン打ち込み前にアモルファス化する部分以
外の部分についてパターンニングを行いＬＴＯを形成し
ておくことで容易に制御することができる。The depth of the impurity region by such heat treatment can be controlled by the depth of the amorphous layer as described in claim 2, and can be selectively performed as described in claim 3. That is, since the crystallinity is broken in the amorphous region, impurities are likely to diffuse, but the single crystal region hardly diffuses. Therefore, the impurity region can be easily formed as designed by amorphizing the SiC substrate at the position (portion) where the impurity region is desired to be formed to a required depth. The depth of the amorphous layer can be easily controlled by, for example, adjusting the energy of the ions that are implanted to make it amorphous. Further, the formation position of the amorphous region can be easily controlled, for example, by patterning a portion other than the portion to be amorphized before ion implantation for amorphization to form an LTO.
【０００９】こうしたアモルファス化は、請求項４に示
すように、ＳｉＣに対して不活性な元素を注入（打ち込
み）して行うとよい。ＳｉＣに対して不活性な元素とし
ては、例えば請求項５に示すように、Ｈｅ，Ａｒ，Ｓ
ｉ，またはＣを用いることができる。また不活性な元素
のドーズ量は例えば請求項６に示すように１×１０14ｃ
ｍ-2〜１×１０17ｃｍ-2とすればよい。そして、このよ
うな不活性な元素の注入は、請求項７に示すように常温
で行うとよい。As described in claim 4, such amorphization may be performed by implanting (implanting) an element inert to SiC. As the element inactive to SiC, for example, as shown in claim 5, He, Ar, S
i or C can be used. The dose of the inactive element is, for example, 1 × 10 14 c as shown in claim 6.
It may be set to m −2 to 1 × 10 17 cm −2 . The injection of such an inert element may be performed at room temperature as described in claim 7.
【００１０】なお請求項４〜７においては、ＳｉＣに対
して不活性な元素を注入することとしたが、請求項８に
示すようにドーパントを注入してアモルファス化しても
よい。例えばドーパントととしてＡｌ等を打ち込むこと
ができる。請求項１〜８において、ドーパントは請求項
９に示すように、粉末あるいはガスを用いるとよい。す
なわち、液体では沸騰する可能性があるため、熱処理温
度において昇華する粉末、あるいは、気体（ガス）のい
ずれかを用いるとよい。粉末は取り扱いが容易である一
方、ガスは制御が容易なので不純物濃度の制御が容易に
できる。In the fourth to seventh aspects, an element inactive with respect to SiC is implanted, but as shown in the eighth aspect, a dopant may be implanted to make it amorphous. For example, Al or the like can be implanted as the dopant. In the first to eighth aspects, the dopant may be powder or gas as shown in the ninth aspect. That is, since a liquid may boil, it is preferable to use either powder that sublimes at the heat treatment temperature or gas. The powder is easy to handle, while the gas is easy to control, so that the impurity concentration can be easily controlled.
【００１１】こうしたドーパントとしては、請求項１０
に示すように炭化アルミニウム（Ａｌ4Ｃ3）や請求項１
１に示すようにホウ素（Ｂ）または炭化ホウ素（Ｂ
4Ｃ）、請求項１２に示すようにトリメチルアルミニウ
ム（ＴＭＡ）または３フッカボロン（ＢＦ３）を用いる
ことにより、ｐ型不純物領域を形成することができる。
また、ｎ型不純物領域を形成する場合にも同様にｎ型の
ドーパントを使用すればよい。As such a dopant, the tenth aspect is as follows.
Aluminum carbide (Al 4 C 3 ) or claim 1 as shown in
1, boron (B) or boron carbide (B
4 C) and trimethylaluminum (TMA) or 3 hooker boron (BF 3) as described in claim 12, the p-type impurity region can be formed.
Also, when forming the n-type impurity region, an n-type dopant may be used similarly.
【００１２】そして、請求項１に示すように気化したド
ーパントをＳｉＣ基板に当てる場合に、効率を高めるた
め、請求項１３のようにするとよい。例えば、気化した
ドーパントの流速方向とＳｉＣ基板の処理面の法線方向
とが対向するように設置することで気化したドーパント
を直接ＳｉＣ基板に当てることができる。このように直
接気化したドーパントを当てることで効率よく不純物領
域を形成することができる。Then, in the case of applying the vaporized dopant to the SiC substrate as described in claim 1, it is preferable to set it as in claim 13 in order to enhance the efficiency. For example, the vaporized dopant can be directly applied to the SiC substrate by installing the vaporized dopant so that the flow rate direction of the vaporized dopant and the normal direction of the processing surface of the SiC substrate face each other. By directly applying the vaporized dopant in this manner, the impurity region can be efficiently formed.
【００１３】こうした炭化珪素半導体装置を製造する際
のＳｉＣ基板は、例えば請求項１４に示すものを用いる
ことができる。また、加熱は例えば請求項１５に示すも
ので行うことができる。こうした加熱を行う際には、請
求項１６に示すようにドーパントとなる粉末の温度をＳ
ｉＣ基板に比べて１００℃〜１５０℃高くするとよい。
また熱処理時の圧力は請求項１７に示すように４００ｈ
Ｐａ〜８００ｈＰａの低圧状態で行うとよい。このよう
にすることで、アモルファス化されたＳｉＣ基板内にド
ーパントを効率よく取り込ませることができる。As the SiC substrate for manufacturing such a silicon carbide semiconductor device, for example, the one shown in claim 14 can be used. The heating can be performed by, for example, the one shown in claim 15. When such heating is performed, the temperature of the powder serving as the dopant is S
The temperature may be 100 to 150 ° C. higher than that of the iC substrate.
The pressure during heat treatment is 400 h as shown in claim 17.
It is good to carry out in the low pressure state of Pa-800 hPa. By doing so, the dopant can be efficiently incorporated into the amorphized SiC substrate.
【００１４】[0014]
【発明の実施の形態】以下、本発明が適用された実施例
について図面を用いて説明する。なお、本発明の実施の
形態は、下記の実施例に何ら限定されることなく、本発
明の技術的範囲に属する限り種々の形態を採りうること
は言うまでもない。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments to which the present invention is applied will be described below with reference to the drawings. Needless to say, the embodiment of the present invention is not limited to the following examples, and various forms can be adopted as long as they are within the technical scope of the present invention.
【００１５】本実施例の炭化珪素半導体の製造方法とし
て、図３に高温気相拡散法による製造方法を示す。本実
施例の高温気相拡散法は図３に示すように、るつぼ構造
の誘導加熱炉１に、ＳｉＣ粉末と不純物ドーパントとな
る粉末とからなる原料２を入れ、その原料２の上方に原
料２側を不純物領域を形成する面としてＳｉＣ基板３を
取り付ける。そして誘導加熱炉１を誘導加熱し、原料２
を２０００℃に加熱する。As a method of manufacturing the silicon carbide semiconductor of this embodiment, FIG. 3 shows a manufacturing method by a high temperature vapor phase diffusion method. As shown in FIG. 3, in the high temperature vapor phase diffusion method of the present embodiment, a raw material 2 made of SiC powder and a powder serving as an impurity dopant is placed in an induction heating furnace 1 having a crucible structure, and the raw material 2 is provided above the raw material 2. The SiC substrate 3 is attached with the side as the surface on which the impurity region is formed. Then, the induction heating furnace 1 is induction-heated, and the raw material 2
Is heated to 2000 ° C.
【００１６】ＳｉＣ基板３は、図１（ａ）に示すよう
に、ｐ型不純物領域を形成すべき部分にＬＴＯを形成
し、ｐ型領域の形成が必要な深さだけ、予めアモルファ
ス化している。このアモルファス化は、ＳｉＣに対して
不活性な元素であるＨｅ，Ａｒ，ＳｉまたはＣを室温で
イオン注入して行っている。In the SiC substrate 3, as shown in FIG. 1A, LTO is formed in a portion where a p-type impurity region is to be formed, and is amorphized in advance to a depth required to form the p-type region. . This amorphization is performed by ion-implanting He, Ar, Si or C which is an element inactive to SiC at room temperature.
【００１７】誘導加熱炉１は、原料２を２０００℃に加
熱した際にＳｉＣ基板３の温度が１９００℃になるよう
に構成されている。また不純物ドーパントととしては、
炭化アルミニウム（Ａｌ4Ｃ3），ホウ素（Ｂ）または炭
化ホウ素（Ｂ4Ｃ）を用いる。The induction heating furnace 1 is constructed so that the temperature of the SiC substrate 3 becomes 1900 ° C. when the raw material 2 is heated to 2000 ° C. As the impurity dopant,
Aluminum carbide (Al 4 C 3 ), boron (B) or boron carbide (B 4 C) is used.
【００１８】誘導加熱炉１を加熱し、原料２を２０００
℃に加熱することで、原料２の不純物ドーパントは昇華
し、昇華ガスとなって図３の矢印の向きに上昇し、Ｓｉ
Ｃ基板３に直接当たる。よってＳｉＣ基板３のアモルフ
ァス化された領域に昇華ガスとなったドーパントが当た
り、この領域内に不純物が拡散する。またＳｉＣ基板３
も１９００℃となるためアモルファス化された領域は、
不純物が拡散されながら再結晶化されて、完全な単結晶
となる。The induction heating furnace 1 is heated and the raw material 2 is heated to 2000
By heating to ℃, the impurity dopant of the raw material 2 is sublimated, becomes a sublimation gas, and rises in the direction of the arrow in FIG.
It directly hits the C substrate 3. Therefore, the dopant that has become the sublimation gas hits the amorphized region of the SiC substrate 3, and the impurities diffuse into this region. In addition, the SiC substrate 3
Also becomes 1900 ° C, so the amorphized region is
The impurities are diffused and recrystallized to form a complete single crystal.
【００１９】この高温気相拡散法では、熱処理中に継続
的に不純物を供給することができるため、不純物プロフ
ァイルは図４に示すようになり、表面付近の不純物濃度
を高めることができる。よって、電極との接触抵抗を低
減することが可能となりデバイス特性を向上させること
ができる。In this high temperature vapor phase diffusion method, since impurities can be continuously supplied during the heat treatment, the impurity profile becomes as shown in FIG. 4, and the impurity concentration near the surface can be increased. Therefore, the contact resistance with the electrode can be reduced and the device characteristics can be improved.
【００２０】なお本実施例では不活性なガスをイオン注
入することによってアモルファス化することとしたが、
ドーパントを注入してアモルファス化してもよい。注入
する元素のドーズ量は１×１０14ｃｍ-2〜１×１０17ｃ
ｍ-2とするとよい。また不純物ドーパントは粉末として
説明したが、例えばトリメチルアルミニウム（ＴＭＡ）
または３フッカボロン（ＢＦ3）のようなガス（気体）
を用いてもよい。そして、熱処理時の圧力は４００〜８
００ｈＰａとするとよい。In this embodiment, an amorphous gas is formed by ion-implanting an inert gas.
A dopant may be injected to make it amorphous. The dose amount of the implanted element is 1 × 10 14 cm −2 to 1 × 10 17 c
It should be m -2 . Although the impurity dopant is described as powder, for example, trimethyl aluminum (TMA).
Or a gas such as 3 Huccabolone (BF 3 ).
May be used. The pressure during heat treatment is 400 to 8
It may be 00 hPa.
【００２１】本実施例では誘導加熱炉１を用いることと
したがヒータ、ランプを用いて加熱する炉としてもよ
い。次に、このような高温気相拡散法を、トレンチ型Ｊ
ＦＥＴのｐ型ゲートプロセスへの適用例を図５及び図６
を参照して説明する。In this embodiment, the induction heating furnace 1 is used, but a heating furnace or a lamp may be used. Next, the trench type J
5 and 6 are examples of application of the FET to the p-type gate process.
Will be described with reference to.
【００２２】図５（ａ）は、炭化珪素半導体装置として
のトレンチ型ＪＦＥＴの製造工程において、トレンチを
形成し、チャンネルエピ膜を形成した状態を示す図であ
る。図５（ａ）のＳｉＣ基板表面に不純物とならない不
活性な元素（Ａｒ，Ｃ，Ｓｉ，Ｈｅなど）をイオン注入
で打ち込み、表面にアモルファス層を形成する（図５
（ｂ）参照）。注入時の温度は常温（ＲＴ）である。FIG. 5A is a diagram showing a state in which a trench and a channel epi film are formed in the manufacturing process of a trench type JFET as a silicon carbide semiconductor device. An inert element (Ar, C, Si, He, etc.) that does not become an impurity is implanted into the surface of the SiC substrate of FIG. 5A by ion implantation to form an amorphous layer on the surface (FIG. 5).
(See (b)). The temperature at the time of injection is room temperature (RT).
【００２３】このようにアモルファス層を形成した状態
のＳｉＣ基板を前述した誘導加熱炉１内に、アモルファ
ス化した表面に昇華したドーパントが直接当たるように
セットして高温気相拡散法による熱処理を行う。アモル
ファス化された領域（図５（ｂ）のアモルファス層）
は、不純物ドーパントが拡散しやすいため、容易にｐ型
不純物層が形成される（図６（ｃ）参照）。The SiC substrate having the amorphous layer thus formed is set in the induction heating furnace 1 so that the sublimed dopant directly contacts the amorphized surface and heat treatment is performed by the high temperature vapor phase diffusion method. . Amorphized region (amorphous layer in FIG. 5B)
The impurity dopant easily diffuses, so that the p-type impurity layer is easily formed (see FIG. 6C).
【００２４】ｐ型不純物領域の深さはチャネル部の電子
の通り道を確保するため、深さ制御が重要となるが、ア
モルファス化させる領域は深さは不活性元素の加速エネ
ルギーで制御できるため、容易に制御できる。また、高
温気相拡散は１８００℃以上の高温の熱処理であるた
め、アモルファス化された領域は再結晶化され、完全な
単結晶に戻る。したがって、欠陥のない、不純物の高活
性化率を実現した不純物領域を形成できる。The depth of the p-type impurity region is important to control the depth in order to secure the passage of electrons in the channel portion, but the depth of the region to be amorphized can be controlled by the acceleration energy of the inert element. It can be controlled easily. Further, since the high temperature vapor phase diffusion is a heat treatment at a high temperature of 1800 ° C. or higher, the amorphized region is recrystallized and returns to a complete single crystal. Therefore, it is possible to form an impurity region which is defect-free and has a high impurity activation rate.
【００２５】高温気相拡散法により、図５（ｃ）の状態
となったＳｉＣ基板に対して、必要な部分のみ残るよう
にＬＴＯデポとパターンニングを行いＳｉＣエッチング
をした後、ＬＴＯを除去することで、図５（ｄ）のよう
なｐ型ゲートとチャネルエピ膜を得ることができる。こ
の状態から、ｐ型不純物領域に電極となる金属を蒸着す
るなど、図示しない通常のＪＦＥＴ製造工程を経て、ト
レンチ型ＪＦＥＴを製造することができる。このように
高温気相拡散法により、ｐ型不純物の高活性化を実現し
た欠陥のないｐ型不純物領域を形成できるため、ｐｎ接
合のビルトインポテンシャルＶｂｉが理想のＶｂｉ＝
２．８Ｖに近づき、チャネル部の電子の通り道が十分に
確保される。また、ｐ型不純物領域の表面の電極との接
触抵抗が小さくなり、デバイスのオン抵抗を低減するこ
とができ、良好なデバイス特性を得ることができる。By the high temperature vapor phase diffusion method, the SiC substrate in the state of FIG. 5C is subjected to LTO deposition and patterning so as to leave only a necessary portion, and the SiC etching is performed, and then the LTO is removed. As a result, a p-type gate and a channel epi film as shown in FIG. 5D can be obtained. From this state, a trench JFET can be manufactured through a normal JFET manufacturing process (not shown) such as vapor deposition of a metal to be an electrode in the p-type impurity region. As described above, since the defect-free p-type impurity region realizing the high activation of the p-type impurity can be formed by the high temperature vapor phase diffusion method, the built-in potential Vbi of the pn junction is Vbi =
As the voltage approaches 2.8 V, a sufficient electron path for the channel is secured. Further, the contact resistance with the electrode on the surface of the p-type impurity region is reduced, the on-resistance of the device can be reduced, and good device characteristics can be obtained.
【００２６】なお、図５に示したトレンチ型ＪＦＥＴの
ｐ型ゲート形成プロセスでは、図５（ｂ），（ｃ）に示
すようにｐ型不純物領域を基板表面全体に形成した後、
図５（ｄ）に示すようにパターンニングを行うこととし
たが、図６に示すように、ｐ型不純物領域を形成したい
部分のみがアモルファス化されるように、ＬＴＯ等でパ
ターニングを行い（図６（ｂ）参照）、高温気相拡散法
でｐ型不純物領域を形成した後（図６（ｃ）参照）、チ
ャネルエピ膜のパターンニングを行う（図６（ｄ）参
照）プロセスとしてもよい。このようなプロセスを採用
した場合も図５に示して説明したプロセスによる効果と
同様の効果を得ることができる。In the p-type gate forming process of the trench type JFET shown in FIG. 5, after the p-type impurity region is formed on the entire surface of the substrate as shown in FIGS. 5 (b) and 5 (c),
The patterning is performed as shown in FIG. 5D, but as shown in FIG. 6, patterning is performed by LTO or the like so that only the portion where the p-type impurity region is to be formed is made amorphous (see FIG. 6 (b)), after the p-type impurity region is formed by the high temperature vapor phase diffusion method (see FIG. 6 (c)), the channel epi film is patterned (see FIG. 6 (d)). . Even when such a process is adopted, it is possible to obtain the same effect as that obtained by the process shown in FIG.
【図１】ＳｉＣにおけるアモルファス化と熱処理による
ｐ型不純物領域の形成方法を説明する説明図である。FIG. 1 is an explanatory diagram illustrating a method for forming a p-type impurity region by amorphization of SiC and heat treatment.
【図２】従来の炭化珪素半導体装置の製造方法による不
純物プロファイルを示す図である。FIG. 2 is a diagram showing an impurity profile by a conventional method for manufacturing a silicon carbide semiconductor device.
【図３】実施例の炭化珪素半導体装置の製造装置の断面
図である。FIG. 3 is a cross-sectional view of a silicon carbide semiconductor device manufacturing apparatus in an example.
【図４】実施例の炭化珪素半導体装置の製造方法による
不純物プロファイルを示す図である。FIG. 4 is a diagram showing an impurity profile according to the method for manufacturing the silicon carbide semiconductor device of the example.
【図５】実施例の製造方法をトレンチ型ＪＦＥＴのｐ型
ゲート形成プロセスに適用した場合の例を示す図であ
る。FIG. 5 is a diagram showing an example in which the manufacturing method of the embodiment is applied to a p-type gate forming process of a trench JFET.
【図６】図５のトレンチ型ＪＦＥＴのｐ型ゲート形成プ
ロセスの別例を示す図である。6 is a diagram showing another example of the p-type gate formation process of the trench type JFET of FIG.
１…誘導加熱炉 ２…原料 ３…ＳｉＣ基板 1 ... Induction heating furnace 2 ... Raw material 3 ... SiC substrate
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大塚 義則 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5F102 FA03 GB05 GC08 GC09 GD04 GJ02 GL02 HC00 HC05 HC07 HC21 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Yoshinori Otsuka 1-1, Showa-cho, Kariya city, Aichi stock market Inside the company DENSO F-term (reference) 5F102 FA03 GB05 GC08 GC09 GD04 GJ02 GL02 HC00 HC05 HC07 HC21
Claims (17)
半導体（ＳｉＣ）基板とドーパントとＳｉＣ粉末とを一
緒に封入して１８００度以上に加熱する熱処理を行っ
て、気化したドーパントを前記アモルファス化させたＳ
ｉＣ基板に当てることにより当該ドーパントの不純物領
域を前記ＳｉＣ基板に形成することを特徴とする炭化珪
素半導体装置の製造方法。1. A silicon carbide semiconductor (SiC) substrate having a substrate surface amorphized, a dopant and SiC powder are enclosed together, and a heat treatment is performed by heating to 1800 ° C. or more to vaporize the vaporized dopant. S
A method for manufacturing a silicon carbide semiconductor device, wherein an impurity region of the dopant is formed on the SiC substrate by applying it to an iC substrate.
造方法において、 前記不純物領域の深さは、アモルファス層の深さで制御
することを特徴とする炭化珪素半導体装置の製造方法。2. The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the depth of the impurity region is controlled by the depth of the amorphous layer.
装置の製造方法において、 前記不純物領域の形成位置は、アモルファス領域の形成
位置で制御することを特徴とする炭化珪素半導体装置の
製造方法。3. The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the formation position of the impurity region is controlled by the formation position of the amorphous region. .
半導体装置の製造方法において、 前記アモルファス化は、ＳｉＣに対して不活性な元素を
注入して行うことを特徴とする炭化珪素半導体装置の製
造方法。4. The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the amorphization is performed by implanting an element inert to SiC. Manufacturing method of semiconductor device.
造方法において、 前記不活性な元素として、Ｈｅ，Ａｒ，ＳｉまたはＣを
用いることを特徴とする炭化珪素半導体装置の製造方
法。5. The method for manufacturing a silicon carbide semiconductor device according to claim 4, wherein He, Ar, Si or C is used as the inert element.
装置の製造方法において、 前記不活性な元素のドーズ量は１×１０14ｃｍ-2〜１×
１０17ｃｍ-2とすることを特徴とする炭化珪素半導体装
置の製造方法。6. The method for manufacturing a silicon carbide semiconductor device according to claim 4, wherein the dose amount of the inert element is 1 × 10 14 cm −2 to 1 ×.
A method for manufacturing a silicon carbide semiconductor device, wherein the thickness is 10 17 cm -2 .
半導体装置の製造方法において、 前記不活性な元素の注入は室温で行うことを特徴とする
炭化珪素半導体装置の製造方法。7. The method for manufacturing a silicon carbide semiconductor device according to claim 4, wherein the inactive element is implanted at room temperature.
半導体装置の製造方法において、 前記不活性な元素に代えてドーパントを用いることを特
徴とする炭化珪素半導体装置の製造方法。8. The method for manufacturing a silicon carbide semiconductor device according to claim 4, wherein a dopant is used in place of the inactive element.
半導体装置の製造方法において、 前記ドーパントは粉末またはガスであることを特徴とす
る炭化珪素半導体装置の製造方法。9. The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the dopant is powder or gas.
素半導体装置の製造方法において、 前記ドーパントとして炭化アルミニウム（Ａｌ4Ｃ3）を
用いることを特徴とする炭化珪素半導体装置の製造方
法。10. The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein aluminum carbide (Al 4 C 3 ) is used as the dopant. .
珪素半導体装置の製造方法において、 前記ドーパントとしてホウ素（Ｂ）または炭化ホウ素
（Ｂ4Ｃ）を用いることを特徴とする炭化珪素半導体装
置の製造方法。11. The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein boron (B) or boron carbide (B 4 C) is used as the dopant. Device manufacturing method.
珪素半導体装置の製造方法において、 前記ドーパントとして、トリメチルアルミニウム（ＴＭ
Ａ）または３フッカボロン（ＢＦ3）を用いることを特
徴とする炭化珪素半導体装置の製造方法。12. The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein trimethylaluminum (TM) is used as the dopant.
A) or a method of manufacturing a silicon carbide semiconductor device, which comprises using 3 fluorcarborone (BF 3 ).
珪素半導体装置の製造方法において、 前記気化したドーパントは前記ＳｉＣ基板に直接当てる
ようにすることを特徴とする炭化珪素半導体装置の製造
方法。13. The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the vaporized dopant is directly applied to the SiC substrate. Method.
珪素半導体装置の製造方法において、 前記ＳｉＣ基板は、４Ｈ，６Ｈまたは１５Ｒの（０００
１）面（Ｃ面）もしくは（１１−２０）面（ａ面）を使
うことを特徴とする炭化珪素半導体装置の製造方法。14. The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the SiC substrate is 4H, 6H or 15R (000
1) A method for manufacturing a silicon carbide semiconductor device, which uses a plane (C plane) or a (11-20) plane (a plane).
珪素半導体装置の製造方法において、 前記加熱は、ＲＦ、ヒータ、ランプの少なくともいずれ
か１を用いることを特徴とする炭化珪素半導体装置の製
造方法。15. The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein at least one of RF, a heater and a lamp is used for the heating. Manufacturing method.
珪素半導体装置の製造方法において、 前記ドーパントとなる粉末の温度は、前記ＳｉＣ基板に
比べ、１００℃〜１５０℃高くすることを特徴とする炭
化珪素半導体装置の製造方法。16. The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the temperature of the powder serving as the dopant is 100 ° C. to 150 ° C. higher than that of the SiC substrate. And a method for manufacturing a silicon carbide semiconductor device.
珪素半導体装置の製造方法において、 前記熱処理時の圧力は、４００ｈＰａ〜８００ｈＰａと
することを特徴とする炭化珪素半導体装置の製造方法。17. The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the pressure during the heat treatment is 400 hPa to 800 hPa.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276707A JP4686945B2 (en) | 2001-09-12 | 2001-09-12 | Method for manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276707A JP4686945B2 (en) | 2001-09-12 | 2001-09-12 | Method for manufacturing silicon carbide semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086529A true JP2003086529A (en) | 2003-03-20 |
| JP4686945B2 JP4686945B2 (en) | 2011-05-25 |
Family
ID=19101369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001276707A Expired - Fee Related JP4686945B2 (en) | 2001-09-12 | 2001-09-12 | Method for manufacturing silicon carbide semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4686945B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005119745A1 (en) * | 2004-06-04 | 2005-12-15 | Matsushita Electric Industrial Co., Ltd. | Impurity introducing method |
| US7618883B2 (en) | 2003-02-19 | 2009-11-17 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11503571A (en) * | 1995-04-10 | 1999-03-26 | エービービー リサーチ リミテッド | Method of introducing impurity dopant into SiC, semiconductor device formed by the method, and use of highly doped amorphous layer as a source of dopant diffusion into SiC |
| JPH11135450A (en) * | 1997-10-27 | 1999-05-21 | Fuji Electric Co Ltd | Method for manufacturing silicon carbide semiconductor device |
| JPH11307545A (en) * | 1998-04-23 | 1999-11-05 | Denso Corp | Method for manufacturing silicon carbide semiconductor device |
-
2001
- 2001-09-12 JP JP2001276707A patent/JP4686945B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11503571A (en) * | 1995-04-10 | 1999-03-26 | エービービー リサーチ リミテッド | Method of introducing impurity dopant into SiC, semiconductor device formed by the method, and use of highly doped amorphous layer as a source of dopant diffusion into SiC |
| JPH11135450A (en) * | 1997-10-27 | 1999-05-21 | Fuji Electric Co Ltd | Method for manufacturing silicon carbide semiconductor device |
| JPH11307545A (en) * | 1998-04-23 | 1999-11-05 | Denso Corp | Method for manufacturing silicon carbide semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7618883B2 (en) | 2003-02-19 | 2009-11-17 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US7696072B2 (en) | 2003-02-19 | 2010-04-13 | Panasonic Corporation | Method for introduction impurities and apparatus for introducing impurities |
| US7709362B2 (en) | 2003-02-19 | 2010-05-04 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US7741199B2 (en) | 2003-02-19 | 2010-06-22 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| US8222128B2 (en) | 2003-02-19 | 2012-07-17 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| WO2005119745A1 (en) * | 2004-06-04 | 2005-12-15 | Matsushita Electric Industrial Co., Ltd. | Impurity introducing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4686945B2 (en) | 2011-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7569496B2 (en) | Method for manufacturing SiC semiconductor device | |
| JP4600438B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP3184320B2 (en) | Diamond field effect transistor | |
| EP0889509A2 (en) | Lifetime control for semiconductor devices | |
| JPH11503571A (en) | Method of introducing impurity dopant into SiC, semiconductor device formed by the method, and use of highly doped amorphous layer as a source of dopant diffusion into SiC | |
| JP5621621B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| TWI309442B (en) | Silicon member and method of manufacture the same | |
| JP4961633B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| CN115692181A (en) | Method of making ohmic contacts on silicon carbide (SiC) substrates | |
| US8546259B2 (en) | Nickel silicide formation for semiconductor components | |
| US20230215729A1 (en) | Method of manufacturing a metal silicide layer above a silicon carbide substrate, and semiconductor device comprising a metal silicide layer | |
| JP3956487B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| US10566198B2 (en) | Doping method | |
| JP3944970B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP2003086529A (en) | Method for manufacturing silicon carbide semiconductor device | |
| KR950027916A (en) | Manufacturing Method of Semiconductor Device | |
| JP2002525870A (en) | Method of forming ohmic contact | |
| JPH08316164A (en) | Method of making semiconductor device | |
| US9698017B2 (en) | Manufacturing method of semiconductor device | |
| JP4029466B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| CN112885716B (en) | Method for forming semiconductor structure | |
| US20120289036A1 (en) | Surface dose retention of dopants by pre-amorphization and post implant passivation treatments | |
| US6235616B1 (en) | Method of ion implantation into silicon carbide semiconductors | |
| JPH05117088A (en) | Method for forming diamond n-type and p-type | |
| JP2008004704A (en) | Method of manufacturing semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071016 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110131 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |