[go: up one dir, main page]

JP2003078105A - スタックチップモジュール - Google Patents

スタックチップモジュール

Info

Publication number
JP2003078105A
JP2003078105A JP2001388916A JP2001388916A JP2003078105A JP 2003078105 A JP2003078105 A JP 2003078105A JP 2001388916 A JP2001388916 A JP 2001388916A JP 2001388916 A JP2001388916 A JP 2001388916A JP 2003078105 A JP2003078105 A JP 2003078105A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
pad
stack
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001388916A
Other languages
English (en)
Inventor
Joon Ki Hong
準 基 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003078105A publication Critical patent/JP2003078105A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 放熱能力を向上させ、電気的及び機械的信頼
性を向上させたスタックチップモジュールを提供するこ
と。 【解決手段】 一側面に溝が備えられ、一端が該溝に隣
接して配置される回路パターンが備えられた基板と、前
記溝内に接着剤によって接着され、パッド形成面に互い
に電気的に接続されたセンターパッド及びエッジパッド
が備えられた第１半導体チップと、前記回路パターンと
前記第１半導体チップのエッジパッドを電気的に接続す
るゴールドワイヤと、前記第１半導体チップのセンター
パッドと対応してパッド形成面にセンターパッドが備え
られ、該パッド形成面が前記第１半導体チップのパッド
形成面と対向して配置された第２半導体チップと、前記
第１及び第２半導体チップのセンターパッドを接合し且
つ電気的に接続するバンプと、前記第２半導体チップの
側面付近を封止する封止剤とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、放熱能力を向上させると共に、電気的及び機械的
信頼性を向上させたスタックチップモジュールに関す
る。
【０００２】
【従来の技術】電気・電子製品の高性能化が進められる
に伴い、限定された大きさの基板により多数の半導体パ
ッケージを実装するための多くの技術が提案、研究され
ている。ところが、パッケージは１つの半導体チップが
搭載されることを基本としているため、望む実装密度を
得るには限界がある。
【０００３】メモリチップの容量増大、即ち、高集積化
を達成する方法として、限定された空間内により多数の
メモリセルを実装する技術が一般に知られているが、こ
のような方法は精密な微細線幅の形成が要求される等、
高精度の製造技術の開発に長期間を必要とする。したが
って、近年はより容易に高集積化を実現する方法として
スタッキング（stacking）技術が開発され、これに関す
る研究が活発に進められている。
【０００４】半導体業界においてスタッキングとは、少
なくとも２つ以上の半導体チップをスタックしてメモリ
容量を倍増させる技術である。このようなスタッキング
によると、２つの６４ＭＤＲＡＭ級チップをスタックし
て１２８ＭＤＲＡＭ級チップを構成することができ、さ
らに、２つの１２８ＭＤＲＡＭ級チップをスタックして
２５６ＭＤＲＡＭ級チップを構成することができる。
【０００５】ここで、２つの半導体チップをスタックす
る方法には、封止された２つのパッケージをスタックす
る方法と、スタックされた２つのベアチップを１つのパ
ッケージ内に封止する方法とがある。以下において、各
方法によって製造される従来のスタックパッケージを、
図１及び図２を参照して説明する。
【０００６】図１は、前者の方法によって製造された従
来のスタックパッケージを示す断面図である。図示され
ているように、２つの半導体パッケージ１０ａ、１０ｂ
が上・下に配置されると共に、トップパッケージ１０ａ
のアウターリードがボトムパッケージ１０ｂのアウター
リードにボンディングされている。各パッケージ１０
ａ、１０ｂにおいて、半導体チップ１ａ、１ｂの一側面
上には接着剤３ａ、３ｂによってリードフレーム４ａ、
４ｂが接着されている。各リードフレーム４ａ、４ｂの
インナーリードは、ゴールドワイヤ５ａ、５ｂを介して
各半導体チップ１ａ、１ｂのボンディングパッド２ａ、
２ｂと電気的に接続されており、各半導体チップ１ａ、
１ｂと、これにワイヤボンディングされたリードフレー
ム４ａ、４ｂのインナーリードを含む空間領域は、リー
ドフレーム４ａ、４ｂのアウターリードだけが両側に露
出するように封止剤６ａ、６ｂによって封止されてい
る。
【０００７】図２は、後者の方式によって製造された従
来のスタックパッケージを示す断面図である。図示され
ているように、２つの半導体チップ１１ａ、１１ｂがボ
ンディングパッド１２ａ、１２ｂの形成面が向き合うよ
うに配置されており、リードフレーム１４ａ、１４ｂが
接着剤１３ａ、１３ｂによって各半導体チップ１１ａ、
１１ｂのボンディングパッド１２ａ、１２ｂの形成面上
にそれぞれ接着されている。各リードフレーム１４ａ、
１４ｂのインナーリードは、ゴールドワイヤ１５ａ、１
５ｂを介して各半導体チップ１１ａ、１１ｂのボンディ
ングパッド１２ａ、１２ｂと電気的に接続されており、
上部半導体チップ１１ａのボンディングパッド１２ａと
ワイヤボンディングされていないリードフレームの他端
は、下部半導体チップ１１ｂのリードフレーム１４ｂに
ボンディングされている。本スタックパッケージは、下
部半導体チップ１１ｂのリードフレームのアウターリー
ドだけが両側に露出するように封止剤１６によって封止
されている。
【０００８】しかし、上記した従来のスタックパッケー
ジに関しては、ヒートシンクの取付けが困難な構造を有
するため、放熱能力が不十分である問題点がある。さら
に、従来のスタックパッケージに関しては、それぞれ次
のような問題点がある。
【０００９】先ず、図１に示したスタックパッケージ
は、２つの単位パッケージがスタックされた構造である
ことから、全体の高さが増加するために構造的に小型化
が困難である。また、図１に示したスタックパッケージ
は、トップパッケージ１０ａの電気的信号経路とボトム
パッケージ１０ｂの電気的信号経路が相違するため、電
気的に信頼性を確保することが困難である。さらに、図
１に示したスタックパッケージは、トップパッケージ１
０ａとボトムパッケージ１０ｂの間の接続が各アウター
リードの間のソルダー接続により行われるため、接続の
信頼性を確保することが困難である。
【００１０】次に、図２に示したスタックパッケージ
は、信号伝達のための上・下ゴールドワイヤ１５ａ、１
５ｂ間の距離が近いことにより、２つの半導体チップ１
１ａ、１１ｂが動作するとき、信号の干渉によるノイズ
が発生することがある。また、図２に示したスタックパ
ッケージの製造においては、リードフレーム間の接合を
レーザ溶接により行うための設備投資が必要である。さ
らに、図２に示したスタックパッケージは、再加工（re
work）がほとんど不可能である。
【００１１】
【発明が解決しようとする課題】本発明は、上記のよう
な問題点を解決するために考案されたものであり、放熱
能力を向上させることができるスタックチップモジュー
ルを提供することを目的とする。
【００１２】また、本発明は、構造的に安定であり、電
気的特性を確保することができるスタックチップモジュ
ールを提供することをも目的とする。
【００１３】
【課題を解決するための手段】本発明に係るスタックチ
ップモジュールは、一側面に所定の大きさの溝が形成さ
れ、一端が該溝に隣接して配置される回路パターンが形
成された基板、前記溝内に接着剤によって接着され、該
接着剤によって接着されていないパッド形成面に互いに
電気的に接続された複数のセンターパッド及びエッジパ
ッドを備えた第１半導体チップ、前記回路パターンと前
記第１半導体チップのエッジパッドを、それぞれ電気的
に接続する複数のゴールドワイヤ、前記第１半導体チッ
プのセンターパッドと対応してパッド形成面に複数のセ
ンターパッドを備え、該パッド形成面が前記第１半導体
チップのパッド形成面と対向するように配置された第２
半導体チップ、前記第１半導体チップのセンターパッド
と前記第２半導体チップのセンターパッドとの間にそれ
ぞれ介在し、両者を接合すると共に電気的に接続する複
数のバンプ、及び前記ゴールドワイヤ、前記第１半導体
チップのエッジパッド及び前記回路パターンを含んで前
記第２半導体チップの側面を封止する封止剤を備えてい
ることを特徴とする。 また、本発明に係るスタックチ
ップモジュールは、前記第２半導体チップの背面に取り
付けられた第１ヒートシンクを更に備えることができ
る。
【００１４】また、本発明に係るスタックチップモジュ
ールは、一面が前記溝の底面を形成し、前記一面の反対
の面を露出するように備えられ、前記第１半導体チップ
の底面と接触する第２ヒートシンクを更に備えることが
できる。 また、本発明に係るスタックチップモジュー
ルは、前記基板の溝が前記基板の両面にジグザグに形成
され、前記第１及び第２半導体チップが前記基板に両面
実装されることができる。
【００１５】
【発明の実施の形態】以下に、図面に基づいて本発明の
実施の形態に関して説明する。
【００１６】［第１の実施の形態］図６は、本発明の第
１の実施の形態に係るスタックチップモジュールを示す
断面図である。図示されているように、数個のセンター
パッド２０ａ及びエッジパッド２０ｂを有する下部半導
体チップ２０（以下、ボトムチップと記す）が基板３０
に形成された溝（Ｔ）内に接着剤４０によって接着され
ており、エッジパッド２０ｂは回路パターン３２とゴー
ルドワイヤ４４により接続されている。数個のセンター
パッド２２ａを有する上部半導体チップ２２（以下、ト
ップチップと記す）が、ボトムチップ２０の上部にパッ
ド形成面がボトムチップ２０のパッド形成面と向き合う
ように配置されており、トップチップ２２のセンターパ
ッド２２ａとボトムチップ２０のセンターパッド２０ａ
が、バンプ４２により電気的に接続されている。ワイヤ
ボンディングされたボトムチップ２０のエッジパッド２
０ｂ及び基板３０の回路パターン３２を含んでトップチ
ップ２２の側面が、封止剤４６によって封止されてい
る。
【００１７】ボトムチップ２０において、各エッジパッ
ド２０ｂは電気的なロジック（logic）、例えば、金属
トレーサー（metal tracer：図示省略）によりそれぞれ
のセンターパッド２０ａと電気的に接続されている。金
属トレーサーは、チップ製造時の金属層をパターニング
するとき、又は、保護膜形成後の配線工程において形成
することができる。トップチップ２２は、ワイヤボンデ
ィングされたボトムチップ２０のエッジパッド２０ｂを
覆わない大きさ、即ち、エッジパッド２０ｂによって挟
まれたボトムチップ２０の領域にのみ配置できる大きさ
である。
【００１８】ボトムチップ２０とトップチップ２２のセ
ンターパッド２０ａ、２２ａは、同数存在し、対応する
位置に装備され、バンプ４２により互いに電気的に接続
される。併せて、トップチップ２２とボトムチップ２０
は、バンプ４２により接続される。バンプ４２には、ニ
ッケルバンプ、ゴールドバンプ及びソルダーバンプの何
れかが利用可能である。さらに、バンプ４２の高さは、
接続の信頼性を考慮して４０μｍ以上、より具体的に
は、４０〜１００μｍ程度にすることが望ましい。
【００１９】基板３０は、メインボードのソケットに差
し込むことができる形状の印刷回路基板であり、一側面
にボトムチップ２０を設置できる大きさの溝（Ｔ）を備
え、回路パターン３２の一端、即ち、電極端子が溝
（Ｔ）に隣接して配置される。このとき、基板３０の厚
さは、1,200〜1,600μｍ程度であり、溝（Ｔ）の深さ
は、ボトムチップ２０の厚さと同程度の深さであり、具
体的には、２０〜３０μｍ程度である。
【００２０】封止剤４６は、ゴールドワイヤ４４とボト
ムチップ２０のエッジパッド２２ｂ及び基板３０の回路
パターン３２を保護するために形成されたものであり、
モールドレジン（mold resin）をディスペンス（dispen
sing）することにより形成され、このとき、モールドレ
ジンはトップチップ２０、ボトムチップ２２の間の空間
にもアンダーフィルされる。封止剤４６の材料には、エ
ポキシ又は変換されたエポキシレジン、ポリエステル又
は変換されたポリマー、アクリル酸エステル、変換され
たエステル、シリコンレジン、フェノキシレジン、ポリ
ウレタン、ポリスルファイド（polysulfied）、シアノ
クリレート（cyanocrylats）、ポリエレキシン（polyel
exins）、そして、その他の室温で硬化する熱硬化性ポ
リマーが利用可能である。
【００２１】以下において、前述した本発明の第１の実
施の形態に係るスタックチップモジュールの製造方法
を、図３〜図６を参照して説明する。
【００２２】まず、図３に示されているように、一側面
に回路パターン３２及び所定深さの溝（Ｔ）が形成され
た基板３０に、接着剤４０を溝（Ｔ）の底面に塗布す
る。数個のセンターパッド２０ａ及びエッジパッド２０
ｂを有するボトムチップ２０を溝（Ｔ）内に設置し、接
着剤４０の硬化（curing）により機械的に堅固に固定す
る。
【００２３】次に、図４に示されているように、ボトム
チップ２０のエッジパッド２０ｂと基板３０の回路パタ
ーン３２とを、ワイヤボンディング工程においてそれぞ
れゴールドワイヤ４４により電気的に接続する。
【００２４】最後に、図５に示されているように、数個
のセンターパッド２２ａを有するトップチップ２２に、
バンプ４２を各センターパッド２２ａ上に形成する。こ
のバンプ４２は、ニッケルバンプ、ゴールドバンプ及び
ソルダーバンプの何れかでよく、接合信頼性を確保する
ため４０μｍ以上、より具体的には、４０〜１００μｍ
の高さに形成する。トップチップ２２を、そのセンター
パッド２２ａ上に形成されたバンプ４２がボトムチップ
２０のセンターパッド２０ａと接するようにボンディン
グし、これによって、トップチップ２２のセンターパッ
ド２２ａとボトムチップ２０のセンターパッド２０ａが
電気的に接続される。ボンディングの後、バンプによる
ボトムチップ２０とトップチップ２２の間の接合強度を
高めるため、リフローのような熱処理を行うことが望ま
しい。
【００２５】図６に示されているように、封止剤４６を
ディスペンシング工程によって、ワイヤボンディングさ
れたボトムチップ２０のエッジパッド２２ｂ、及び基板
３０の回路パターン３２とトップチップ２２の側面を覆
うように形成し、その結果として、本発明に係るスタッ
クチップモジュールが完成される。ここで、ディスペン
シング工程時に、ボトムチップ２０、トップチップ２２
の間の空間も封止剤４６によってアンダーフィルし、特
に、ボトムチップ２０、トップチップ２２の間の空間
は、この空間におけるボイド発生を最少化するために、
真空状態に維持しておくことが望ましい。
【００２６】上記した第１の実施の形態に係るスタック
チップモジュールは、従来のスタックチップパッケージ
と比べて次のような利点を有する。
【００２７】第１に、第１の実施の形態に係るスタック
チップモジュールは、２つのベアチップをスタックした
構造であるため、２つのパッケージをスタックした従来
のスタックパッケージ（以下、第１型のスタックパッケ
ージと記す）に比べて全体の高さが相対的に低く、よっ
て、構造的に安定である。
【００２８】第２に、第１の実施の形態に係るスタック
チップモジュールは、チップ等の間の電気的接続がバン
プ４２により行われるため、従来の第１型のスタックパ
ッケージと比べてトップチップ２２の電気的な信号経路
が短く、さらに、ソルダージョイントによる信頼性の低
下も発生しない。
【００２９】第３に、第１の実施の形態に係るスタック
チップモジュールは、チップ等の間の電気的接続がバン
プ４２により行われるため、２つのチップをスタックし
て１つのパッケージに構成した従来のスタックパッケー
ジ（以下、第２型のスタックパッケージと記す）と比べ
て、チップの動作時に信号干渉の発生が軽減される。特
に、第１の実施の形態に係るスタックチップモジュール
は、ボトムチップ２０での金属トレーサーの設計によっ
て、信号干渉を最少化することができる。
【００３０】第４に、第１の実施の形態に係るスタック
チップモジュールは、チップ等の間の結合がバンプ４２
により行われ、基板３０とボトムチップ２０の間の電気
的接続がゴールドワイヤにより行われ得るため、従来の
第２型のスタックパッケージと比べて、既存の工程を用
いて製造され得ることにより、新たに設備投資の費用が
発生しない。また、第１の実施の形態に係るスタックチ
ップモジュールは、バンプ４２の除去及びゴールドワイ
ヤ４４の除去が容易であり、再加工が可能である。
【００３１】第５に、第１の実施の形態に係るスタック
チップモジュールは、トップチップ２２の背面が外部に
露出した構造となっているため、ヒートシンクの取付け
が容易であり、放熱能力を向上させることができる。
【００３２】第６に、第１の実施の形態に係るスタック
チップモジュールは、バンプ４２を中心に２つのチップ
が配置された構造であるため、反りなどの歪み不良の発
生を防止することができ、よって、機械的信頼性に優れ
ることとなる。
【００３３】［第２の実施の形態］図７は、本発明の第
２の実施の形態に係るスタックチップモジュールを示す
断面図である。この実施の形態においては、第１ヒート
シンク５０が露出したトップチップ２２の背面に取り付
けられている。これによって、本発明の第２の実施の形
態に係るスタックチップモジュールは、従来のスタック
パッケージと比べて向上した放熱能力を有する。
【００３４】［第３の実施の形態］図８は、本発明の第
３の実施の形態に係るスタックチップモジュールを示す
断面図である。この実施の形態においては、第２ヒート
シンク５２は、溝（Ｔ）の底面を挟んで、ボトムチップ
２０に対応する位置に、放熱フィンが露出するように基
板３０に埋め込まれて設置されている。この第２ヒート
シンク５２は、基板３０の製作時にめっき工程によって
形成されることが望ましく、特に、ヒートシンクの平坦
な面が溝（Ｔ）と接することにより、溝（Ｔ）を介して
ボトムチップ２０と接触するように形成されることが望
ましい。
【００３５】さらに、図示されてはいないが、基板３０
にボトムチップ２０と接触するように第２ヒートシンク
５２を備えた本実施の形態に係るスタックチップモジュ
ールに、図７と同様に、露出したトップチップ２２の背
面に第１ヒートシンク５０を取り付けることもできる。
この場合、放熱能力をより向上させたスタックチップモ
ジュールを実現することができる。
【００３６】［第４の実施の形態］図９は、本発明の第
４の実施の形態に係るスタックチップモジュールを示す
断面図である。この実施の形態において、ボトムチップ
２０が設置される溝（Ｔ）は、基板３０の両面にジグザ
グに設置され、これによって、ボトムチップ２０及びト
ップチップ２２は基板３０に両面実装される。この実施
の形態に係るスタックチップモジュールは、基板３０へ
の両面実装が行われることにより、より多数のチップを
実装することが可能となり、よって、集積度の向上した
モジュールを実現することができる。
【００３７】
【発明の効果】上記ように、本発明に係るスタックチッ
プモジュールは、バンプを利用してチップ間の結合及び
電気的接続を行うことにより、軽量化、薄型化、小型化
を実現することができ、特に、電気的及び機械的信頼性
を向上させることができる。さらに、本発明に係るスタ
ックチップモジュールは、既存の材料と設備をそのまま
利用して製作され得るため、費用面でも有用である。
【００３８】尚、本発明は上記した実施の形態に限定さ
れるものではなく、その技術的思想の範囲内において、
各種の変更が可能である。
【図面の簡単な説明】
【図１】 ２つの半導体チップをスタックした従来のス
タックパッケージを示す断面図である。
【図２】 ２つのベアチップをスタックした従来のスタ
ックパッケージを示す断面図である。
【図３】 本発明の第１の実施の形態に係るスタックチ
ップモジュールの製造方法を説明するための断面図であ
る。
【図４】 本発明の第１の実施の形態に係るスタックチ
ップモジュールの製造方法を説明するためのボトムチッ
プ２０が溝（Ｔ）内に設置された状態の断面図である。
【図５】 本発明の第１の実施の形態に係るスタックチ
ップモジュールの製造方法を説明するためのワイヤボン
ディングされた状態の断面図である。
【図６】 本発明の第１の実施の形態に係るスタックチ
ップモジュールの製造方法を説明するためのトップチッ
プがボトムチップにバンプ接続された状態の断面図であ
る。
【図７】 本発明の第２の実施の形態に係るスタックチ
ップモジュールを示す断面図である。
【図８】 本発明の第３の実施の形態に係るスタックチ
ップモジュールを示す断面図である。
【図９】 本発明の第４の実施の形態に係るスタックチ
ップモジュールを示す断面図である。
【符号の説明】 ２０ ボトムチップ ２０ａ、２２ａ センターパッド ２０ｂ エッジパッド ２２ トップチップ ３０ 基板 ３２ 回路パターン ４０ 接着剤 ４２ バンプ ４４ ゴールドワイヤ ４６ 封止剤 ５０ 第１ヒートシンク ５２ 第２ヒートシンク

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 一側面に所定の大きさの溝が形成され、
    一端が該溝に隣接して配置される回路パターンが形成さ
    れた基板、 前記溝内に接着剤によって接着され、該接着剤によって
    接着されていないパッド形成面に互いに電気的に接続さ
    れた複数のセンターパッド及びエッジパッドを備えた第
    １半導体チップ、 前記回路パターンと前記第１半導体チップのエッジパッ
    ドを、それぞれ電気的に接続する複数のゴールドワイ
    ヤ、 前記第１半導体チップのセンターパッドと対応してパッ
    ド形成面に複個のセンターパッドを備え、該パッド形成
    面が前記第１半導体チップのパッド形成面と対向するよ
    うに配置された第２半導体チップ、 前記第１半導体チップのセンターパッドと前記第２半導
    体チップのセンターパッドとの間にそれぞれ介在し、両
    者を接合すると共に電気的に接続する複数のバンプ、及
    び前記ゴールドワイヤ、前記第１半導体チップのエッジ
    パッド及び前記回路パターンを含んで前記第２半導体チ
    ップの側面を封止する封止剤を備えていることを特徴と
    するスタックチップモジュール。
  2. 【請求項２】 前記第２半導体チップは、前記第１半導
    体チップの複数のエッジパッドによって挟まれる領域に
    のみ配置され得る大きさをであることを特徴とする、請
    求項１に記載のスタックチップモジュール。
  3. 【請求項３】 前記バンプは、ニッケルバンプ、ゴール
    ドバンプ及びソルダーバンプによって形成されるグルー
    プから選択される何れか１つであることを特徴とする、
    請求項１に記載のスタックチップモジュール。
  4. 【請求項４】 前記バンプの高さは、４０〜１００μｍ
    であることを特徴とする、請求項１又は３に記載のスタ
    ックチップモジュール。
  5. 【請求項５】 前記第２半導体チップの背面に取り付け
    られた第１ヒートシンクを更に備えていることを特徴と
    する、請求項１に記載のスタックチップモジュール。
  6. 【請求項６】 前記基板は、ソケットに差し込むことが
    できる形状の印刷回路基板であることを特徴とする、請
    求項１に記載のスタックチップモジュール。
  7. 【請求項７】 前記基板は、一面が前記溝の底面を形成
    し、前記一面の反対の面を露出する第２ヒートシンクが
    装備されたものであることを特徴とする、請求項１に記
    載のスタックチップモジュール。
  8. 【請求項８】 前記溝は、基板の両面にジグザグに形成
    されたものであることを特徴とする、請求項１に記載の
    スタックチップモジュール。
  9. 【請求項９】 前記第1半導体チップ、前記第２半導体
    チップ、前記ゴールドワイヤ及び前記バンプは、基板の
    両側面にジグザグに形成された各溝に実装されたもので
    あることを特徴とする、請求項８に記載のスタックチッ
    プモジュール。
JP2001388916A 2001-08-30 2001-12-21 スタックチップモジュール Pending JP2003078105A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010052870A KR20030018642A (ko) 2001-08-30 2001-08-30 스택 칩 모듈
KR2001-052870 2001-08-30

Publications (1)

Publication Number Publication Date
JP2003078105A true JP2003078105A (ja) 2003-03-14

Family

ID=19713750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001388916A Pending JP2003078105A (ja) 2001-08-30 2001-12-21 スタックチップモジュール

Country Status (4)

Country Link
US (1) US6867486B2 (ja)
JP (1) JP2003078105A (ja)
KR (1) KR20030018642A (ja)
TW (1) TW521309B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074072A (ja) * 2008-09-22 2010-04-02 Nec Corp 半導体装置および半導体装置の製造方法
JP2011501397A (ja) * 2007-04-23 2011-01-06 キューファー アセット リミテッド． エル．エル．シー． 極薄チップパッケージング

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6551857B2 (en) * 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
KR100415279B1 (ko) * 2001-06-26 2004-01-16 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법
US6979894B1 (en) 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
AU2003255254A1 (en) * 2002-08-08 2004-02-25 Glenn J. Leedy Vertical system integration
TW575931B (en) * 2002-10-07 2004-02-11 Advanced Semiconductor Eng Bridge connection type of chip package and process thereof
DE60323883D1 (en) * 2003-05-28 2008-11-13 Infineon Technologies Ag Ic-gehäuse mit flexiblem substrat
TW200511531A (en) * 2003-09-08 2005-03-16 Advanced Semiconductor Eng Package stack module
US7095104B2 (en) * 2003-11-21 2006-08-22 International Business Machines Corporation Overlap stacking of center bus bonded memory chips for double density and method of manufacturing the same
TWI254427B (en) * 2003-12-02 2006-05-01 United Test And Assembly Ct Chip scale package and method of assembling the same
KR100699807B1 (ko) 2006-01-26 2007-03-28 삼성전자주식회사 적층 칩 및 그를 갖는 적층 칩 패키지
DE102006022748B4 (de) * 2006-05-12 2019-01-17 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Bauelementen und Verfahren zu seiner Herstellung
KR100800473B1 (ko) 2006-06-30 2008-02-04 삼성전자주식회사 재배선 칩 패드를 갖는 적층 칩 및 이를 이용한 적층 칩패키지
CN201038143Y (zh) * 2006-11-23 2008-03-19 番禺得意精密电子工业有限公司 散热器
KR100896179B1 (ko) * 2007-01-05 2009-05-12 삼성전자주식회사 스택 패키지 및 그 제조방법
US7579215B2 (en) * 2007-03-30 2009-08-25 Motorola, Inc. Method for fabricating a low cost integrated circuit (IC) package
KR20090027325A (ko) * 2007-09-12 2009-03-17 삼성전자주식회사 반도체 패키지 및 이를 갖는 반도체 모듈
JP2010010269A (ja) * 2008-06-25 2010-01-14 Elpida Memory Inc 半導体装置、半導体装置製造用中間体およびそれらの製造方法
US20100019392A1 (en) * 2008-07-25 2010-01-28 Tan Gin Ghee Stacked die package having reduced height and method of making same
US8406004B2 (en) 2008-12-09 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
US8274149B2 (en) * 2010-03-29 2012-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a buffer structure and method of fabricating the same
US8222726B2 (en) * 2010-03-29 2012-07-17 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a jumper chip and method of fabricating the same
US8779578B2 (en) * 2012-06-29 2014-07-15 Hewlett-Packard Development Company, L.P. Multi-chip socket
CN103984066B (zh) * 2014-05-20 2016-08-24 昆山柯斯美光电有限公司 用于高速传输的多路并行光组件及其组装方法
CN110890284A (zh) * 2019-12-04 2020-03-17 长电科技（滁州）有限公司 一种芯片堆叠封装结构及其工艺方法
CN113257686B (zh) * 2021-07-14 2021-09-10 江苏华昶熠电子科技有限公司 一种生物识别封装及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU8519891A (en) 1990-08-01 1992-03-02 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
JPH06112461A (ja) * 1992-09-28 1994-04-22 Mitsubishi Electric Corp 固体撮像装置
KR0184076B1 (ko) 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
KR100186309B1 (ko) 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
JPH11168185A (ja) * 1997-12-03 1999-06-22 Rohm Co Ltd 積層基板体および半導体装置
JPH11177020A (ja) * 1997-12-11 1999-07-02 Oki Electric Ind Co Ltd 半導体実装構造およびその実装方法
KR19990024255U (ko) * 1997-12-12 1999-07-05 김영환 적층형 볼 그리드 어레이 패키지
US5998860A (en) * 1997-12-19 1999-12-07 Texas Instruments Incorporated Double sided single inline memory module
US6326696B1 (en) * 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
KR100265566B1 (ko) 1998-05-12 2000-09-15 김영환 칩 스택 패키지
US6084308A (en) * 1998-06-30 2000-07-04 National Semiconductor Corporation Chip-on-chip integrated circuit package and method for making the same
US6153929A (en) 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
KR100290784B1 (ko) 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
JP3105200B2 (ja) 1998-10-07 2000-10-30 沖電気工業株式会社 半導体装置およびその製造方法
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
KR100333388B1 (ko) * 1999-06-29 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조 방법
US6294839B1 (en) * 1999-08-30 2001-09-25 Micron Technology, Inc. Apparatus and methods of packaging and testing die
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
TW429494B (en) * 1999-11-08 2001-04-11 Siliconware Precision Industries Co Ltd Quad flat non-leaded package
DE10110203B4 (de) * 2001-03-02 2006-12-14 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011501397A (ja) * 2007-04-23 2011-01-06 キューファー アセット リミテッド． エル．エル．シー． 極薄チップパッケージング
JP2010074072A (ja) * 2008-09-22 2010-04-02 Nec Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
TW521309B (en) 2003-02-21
KR20030018642A (ko) 2003-03-06
US6867486B2 (en) 2005-03-15
US20030042589A1 (en) 2003-03-06

Similar Documents

Publication Publication Date Title
JP2003078105A (ja) スタックチップモジュール
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US6919627B2 (en) Multichip module
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US7883936B2 (en) Multi layer low cost cavity substrate fabrication for PoP packages
US6960827B2 (en) Semiconductor device and manufacturing method thereof
JP4369216B2 (ja) マルチチップパッケージおよびマルチチップパッケージの製造方法
US20040222508A1 (en) Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device
US20090102037A1 (en) Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof
US20040245652A1 (en) Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device
JP2000269408A (ja) 半導体装置及びその製造方法
KR100265566B1 (ko) 칩 스택 패키지
JP4075204B2 (ja) 積層型半導体装置
TW201123402A (en) Chip-stacked package structure and method for manufacturing the same
US20170207148A1 (en) Lead frame and semiconductor device
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
CN101241902A (zh) 多芯片的半导体封装件及其制法
EP1627430B1 (en) An integrated circuit package employing a flexible substrate
KR20010063236A (ko) 적층 패키지와 그 제조 방법
KR100650728B1 (ko) 스택 패키지 및 그 제조방법
KR100444168B1 (ko) 반도체패키지
JP2001291821A (ja) 半導体装置およびその製造方法
JP2007234683A (ja) 半導体装置およびその製造方法
JP2001291818A (ja) 半導体装置およびその製造方法