JP2003015754A

JP2003015754A - 基準電圧発生回路

Info

Publication number: JP2003015754A
Application number: JP2001202179A
Authority: JP
Inventors: Susumu Ueda; 進上田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2001-07-03
Filing date: 2001-07-03
Publication date: 2003-01-17

Abstract

(57)【要約】【課題】所望する温度係数を持つ基準電圧を生成で
き、回路構成が簡単で、且つ消費電流が少ない基準電圧
発生回路を提供する。【解決手段】電源線１２と１３との間に、定電流回路
１４、ダイオードＤ１１〜Ｄ１５、ゲート・ドレイン間
が接続されたＭＯＳトランジスタＱ１１のドレイン・ソ
ース間を直列に接続する。ドレイン・ソース間電圧ＶDS
はドレイン電流ＩD に応じて温度係数が変化する。ドレ
イン・ソース間電圧ＶDSが正の温度係数を持つととも
に、直列回路１５の両端電圧が順方向電圧（２・ＶF ）
に相当する温度係数を持つように定電流回路１４の電流
値を設定することにより、基準電圧Ｖref の温度係数を
ほぼ０にすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流電圧を出力す
る基準電圧発生回路に関する。

【０００２】

【発明が解決しようとする課題】例えば車載電子制御装
置や携帯型電子装置は、様々な温度環境の下で用いられ
るため、広い温度範囲において動作可能に構成されてい
なければならない。このため、これらの装置に用いられ
るＩＣにおいては、温度係数の小さい基準電圧を発生す
る回路が必要となる。現在多用されているのは図９に示
すバンドギャップ基準電圧回路１である。このバンドギ
ャップ基準電圧回路１は、オペアンプ２を用いて構成す
る必要があるため回路規模が大きくなり、また十分な高
精度を引き出すためには抵抗Ｒ１〜Ｒ３のトリミングが
必要となる。

【０００３】これに対し、５Ｖ付近のツェナー電圧を持
つツェナーダイオードは、その使用状態によっては温度
係数がほぼ０となる。このため、図１０に示すように、
５Ｖの基準電圧発生回路３への適用に限ればツェナーダ
イオード４も利用できる。しかし、ツェナーダイオード
４を安定した電圧状態で使用するにはある程度大きな電
流（例えば１ｍＡ）を流す必要があるため、バッテリ
（電池）を電源として動作する装置では採用しづらかっ
た。

【０００４】以上の例は、温度係数の小さい基準電圧を
生成する場合であるが、０ではなく正または負の所定の
温度係数を持つ基準電圧が必要とされる場合もある。例
えば、車載バッテリへの充電を行うオルタネータは、バ
ッテリの長寿命化を図るためにバッテリの温度に応じた
電力を出力するように制御されている。この電力制御を
行う制御装置は、オルタネータと一体的に設けられてい
る。制御装置はＩＣ化された基準電圧発生回路を備えて
おり、この基準電圧の変化に基づいて温度（同じエンジ
ンルーム内に設置されたバッテリの温度にほぼ等しい）
を検出し、オルタネータの励磁電流を調整するようにな
っている。従来はこの基準電圧にダイオードの順方向電
圧を用いていたが、回路設計における自由度を高めるた
め、所定の温度係数を持つ基準電圧を生成可能な基準電
圧発生回路が望まれていた。

【０００５】本発明は上記事情に鑑みてなされたもの
で、その目的は、所望する温度係数を持つ基準電圧を生
成でき、回路構成が簡単で、且つ消費電流が少ない基準
電圧発生回路を提供することにある。

【０００６】

【課題を解決するための手段】請求項１に記載した手段
によれば、出力される基準電圧は、ＦＥＴのドレイン・
ソース間電圧とダイオードの順方向電圧とが加算された
電圧になる。ＦＥＴおよびダイオードは、それぞれ１の
素子またはカスケードに接続された複数の素子から構成
されている。ここで、ダイオードの順方向電圧は、その
直列素子数に応じたほぼ一定の負の温度係数を持つ。こ
れに対し、ＦＥＴのドレイン・ソース間電圧の温度係数
は、以下に説明するように電流に応じて正から負の範囲
内の何れかの値を持つ。

【０００７】すなわち、ゲート・ドレイン間が接続され
たＦＥＴにおいて、ドレイン・ソース間電圧（つまりゲ
ート・ソース間電圧）がしきい値電圧Ｖｔに達するとド
レイン電流が流れ始める。そして、ドレイン・ソース間
電圧は、ドレイン電流が小さい領域においてはしきい値
電圧Ｖｔが支配的となって定まり、ドレイン電流が大き
い領域においてはオン抵抗による電圧降下が支配的とな
って定まる。一般的なＦＥＴは、温度の上昇にともなっ
てしきい値電圧Ｖｔが低下するとともにオン抵抗が増加
する特性を有している。つまり、ドレイン電流が小さい
場合には、温度が高いほどドレイン・ソース間電圧が低
くなる負の温度係数を持ち、ドレイン電流が大きい場合
には、温度が高いほどドレイン・ソース間電圧が高くな
る正の温度係数を持つ。そして、これらの中間的なドレ
イン電流において温度係数が０になる。

【０００８】従って、ＦＥＴとダイオードとの直列回路
に流す電流値を適当な値に設定することにより、直列回
路の両端子間から正から負の範囲内の所望する温度係数
を持つ基準電圧を取り出すことができる。例えば、温度
係数を０とした基準電圧はアナログ回路における基準電
圧として使用でき、温度係数を正または負の所定値とし
た基準電圧は温度検出手段として使用できる。また、直
列回路に流す電流値（一例として４０μＡ）は、例えば
ツェナーダイオードを安定動作させるために必要となる
電流値（一例として１ｍＡ）に比べて十分に小さいた
め、消費電流を低減することができる。

【０００９】請求項２に記載した手段によれば、ＦＥＴ
のドレイン・ソース間電圧が正の温度係数を持つととも
に、その正の温度係数とダイオードの順方向電圧の持つ
負の温度係数の絶対値とが等しいので、直列回路の両端
子間から出力される基準電圧の温度係数がほぼ０とな
る。

【００１０】請求項３に記載した手段によれば、出力さ
れる基準電圧は、ＦＥＴのドレイン・ソース間電圧とダ
イオードの順方向電圧のうちの低い方の電圧が支配的と
なって定まる。ＦＥＴおよびダイオードは、それぞれ１
の素子またはカスケードに接続された複数の素子から構
成されている。上述したように、ＦＥＴのドレイン・ソ
ース間電圧の温度係数は、電流に応じた正から負の範囲
内の何れかの値を持ち、ダイオードの順方向電圧の温度
係数は、その直列素子数に応じたほぼ一定の負の値を持
つ。

【００１１】従って、ＦＥＴとダイオードとの並列回路
に流す電流値を適当な値に設定するとともに、ＦＥＴの
ドレイン・ソース間電圧とダイオードの順方向電圧の電
圧値を適当な値に設定することにより、並列回路の両端
子間から所望する温度係数を持つ基準電圧を出力するこ
とができる。また、設定によっては山型または谷型の温
度特性を持つ基準電圧を出力することもできる。

【００１２】請求項４に記載した手段によれば、基準電
圧は、所定の温度よりも低い温度においては、ＦＥＴの
ドレイン・ソース間電圧が支配的となって正の温度係数
を示し、所定の温度よりも高い温度においてはダイオー
ドの順方向電圧が支配的となって負の温度係数を示す。
すなわち、山型または谷型の温度特性を持つ。その結
果、ＦＥＴのみあるいはダイオードのみを用いた基準電
圧発生回路に比べ、温度変化範囲全体として見た場合の
基準電圧の変化幅が小さくなる。

【００１３】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態について図１ないし図３を参照しなが
ら説明する。図１は、基準電圧発生回路の電気的構成を
示している。この図１に示す基準電圧発生回路１１は、
例えば車両に搭載された電子制御装置（ＥＣＵ）で用い
られるＩＣとして構成されている。

【００１４】正側の電源線１２と負側の電源線１３との
間には、４０μＡを出力する定電流回路１４、図示極性
のダイオードＤ１１〜Ｄ１５、およびゲート・ドレイン
間が接続されたＮチャネル型ＭＯＳトランジスタＱ１１
のドレイン・ソース間が直列に接続されている。ここ
で、ダイオードＤ１１〜Ｄ１５とＭＯＳトランジスタＱ
１１とにより直列回路１５が構成されている。ＭＯＳト
ランジスタＱ１１のサイズはＬ／Ｗ＝４０μｍ／２３μ
ｍとされている。

【００１５】電源線１２と基準電圧Ｖref の出力端子１
６との間には、ＮＰＮ形のトランジスタＱ１２、Ｑ１３
がダーリントン接続されており、以て出力回路が構成さ
れている。トランジスタＱ１２のベースは直列回路１５
の正側端子つまりダイオードＤ１１のアノードに接続さ
れ、トランジスタＱ１２のエミッタと出力端子１６との
間つまりトランジスタＱ１３のベース・エミッタ間には
抵抗Ｒ１１が接続されている。

【００１６】この構成において、定電流回路１４の出力
電流の一部はトランジスタＱ１２のベース電流となり、
トランジスタＱ１２、Ｑ１３は出力端子１６に接続され
た負荷（図示せず）に対し十分な電流を供給可能とな
る。また、定電流回路１４の出力電流のうち大部分は直
列回路１５に流れ、直列回路１５の両端電圧はＭＯＳト
ランジスタＱ１１のドレイン・ソース間電圧ＶDSとダイ
オードＤ１１〜Ｄ１５の順方向電圧（５・ＶF ）との加
算電圧となる。この時、出力端子１６から出力される基
準電圧Ｖref は、直列回路１５の両端電圧（ＶDS＋５・
ＶF ）に対しトランジスタＱ１２、Ｑ１３のベース・エ
ミッタ間電圧（２・ＶF ）だけ低下した電圧となる。

【００１７】図２（ａ）は、温度をパラメータとしたＭ
ＯＳトランジスタＱ１１の静特性を概略的に示したもの
である。この図２（ａ）において、横軸はドレイン・ソ
ース間電圧ＶDSを示し、縦軸はドレイン電流ＩD を示し
ている。「ＨＴ」、「ＲＴ」、「ＬＴ」により示される
３本の特性線は、それぞれ高温、室温、低温における特
性を示している。図２（ｂ）は、ドレイン電流ＩD をパ
ラメータとして、ＭＯＳトランジスタＱ１１のドレイン
・ソース間電圧ＶDSの温度特性を概略的に示したもので
ある。この図２（ｂ）において、横軸は温度を示し、縦
軸はドレイン・ソース間電圧ＶDSを示している。

【００１８】図２（ａ）に示すように、ＭＯＳトランジ
スタＱ１１は、温度の上昇にともなってしきい値電圧Ｖ
ｔが低下し且つオン抵抗が増加する特性を有している。
また、ドレイン・ソース間電圧ＶDSは、ドレイン電流Ｉ
D が小さい領域においてはしきい値電圧Ｖｔが支配的と
なって定まり、ドレイン電流ＩD が大きい領域において
はオン抵抗による電圧降下が支配的となって定まる。

【００１９】従って、図２（ｂ）に示すように、ドレイ
ン・ソース間電圧ＶDSは、ドレイン電流ＩD が小さい
（ＩD ＝ＩD3）場合にあっては負の温度係数を持ち、ド
レイン電流ＩD が大きい（ＩD ＝ＩD1）場合にあっては
正の温度係数を持つ。そして、これらの中間的なドレイ
ン電流（ＩD ＝ＩD2）において温度係数が０になる。一
方、ダイオードＤ１１〜Ｄ１５の各順方向電圧ＶF およ
びトランジスタＱ１２、Ｑ１３の各ベース・エミッタ間
電圧ＶBEは、それぞれ負の温度係数（約−２ｍＶ／℃）
を持つ。

【００２０】このことから、基準電圧Ｖref の温度係数
を０とするためには、ＭＯＳトランジスタＱ１１のドレ
イン電流ＩD を電流ＩD2よりも大きく設定し、ドレイン
・ソース間電圧ＶDSに正の温度係数を持たせるととも
に、直列回路１５の両端電圧に順方向電圧（２・ＶF ）
に相当する温度係数を持たせれば良い。この直列回路１
５の両端電圧の温度係数は、トランジスタＱ１２、Ｑ１
３のベース・エミッタ間電圧（２・ＶF ）の持つ温度係
数により相殺される。

【００２１】図３は、図１に示す基準電圧発生回路１１
に対して実施した基準電圧Ｖref とＭＯＳトランジスタ
Ｑ１１のドレイン・ソース間電圧ＶDSのシミュレーショ
ン結果を示している。ドレイン・ソース間電圧ＶDSは正
の温度係数（５ｍＶ／℃）を持ち、基準電圧Ｖref は温
度変化によらず５．２Ｖ〜５．３Ｖでほぼ一定となって
いる。

【００２２】以上説明したように、本実施形態によれ
ば、ＭＯＳトランジスタＱ１１とダイオードＤ１１〜Ｄ
１５とを直列接続し定電流回路１４の出力電流を４０μ
Ａに設定することにより、ＭＯＳトランジスタＱ１１に
ダイオードＤ１１〜Ｄ１５とは逆の正の温度特性を持た
せ、以て基準電圧Ｖref の温度特性はほぼ０にすること
ができる。この場合の電流値（４０μＡ）は、例えばツ
ェナーダイオードを安定動作させるために必要となる電
流値（例えば１ｍＡ）に比べて十分に小さいため、ＩＣ
の動作時における消費電流や待機時における待機電流を
低減することができる。また、オペアンプなどを用いて
おらず回路構成が簡単であるため、ＩＣチップ内での回
路サイズを小さくでき、コストを下げることができる。

【００２３】（第２の実施形態）図４は、本発明の第２
の実施形態である基準電圧発生回路１７の電気的構成を
示している。この基準電圧発生回路１７は、Ｐチャネル
型のＭＯＳトランジスタＱ１４を用いている点において
図１に示す基準電圧発生回路１１と異なっているが、両
回路は実質的には同一回路である。

【００２４】すなわち、電源線１２と１３との間には、
ゲート・ドレイン間が接続されたＭＯＳトランジスタＱ
１４のソース・ドレイン間、図示極性のダイオードＤ１
１〜Ｄ１５、および定電流回路１４が直列に接続されて
いる。ここで、ＭＯＳトランジスタＱ１４とダイオード
Ｄ１１〜Ｄ１５とにより直列回路１８が構成されてい
る。出力端子１６と電源線１３との間には、ＰＮＰ形の
トランジスタＱ１５、Ｑ１６がダーリントン接続されて
いる。基準電圧Ｖref は、電源線１２の電位を基準電位
として出力端子１６から出力されるようになっている。
本実施形態によっても第１の実施形態と同様の作用、効
果を得ることができる。

【００２５】（第３の実施形態）次に、本発明の第３の
実施形態について図５および図６を参照しながら説明す
る。図５は、基準電圧発生回路１９の電気的構成を示し
ている。この図５において、電源線１２と出力端子１６
との間には定電流回路１４が接続されている。また、出
力端子１６と電源線１３との間には、ゲート・ドレイン
間が接続されたＭＯＳトランジスタＱ１１のドレイン・
ソース間と直列接続されたダイオードＤ１１〜Ｄ１５と
の並列回路２０が接続されている。この構成において、
定電流回路１４の電流値およびダイオードの直列接続数
（本実施形態では５）は、以下の２条件を満足するよう
に決められている。

【００２６】第１の条件定電流回路１４の電流が全てＭＯＳトランジスタＱ１１
に流れたと仮定した場合にドレイン・ソース間電圧ＶDS
が正の温度係数を持つとともに、その正の温度係数と直
列接続されたダイオードＤ１１〜Ｄ１５の順方向電圧
（５・ＶF ）の持つ負の温度係数の絶対値とが等しい。

【００２７】第２の条件所定の温度Ｔａにおいて、ＭＯＳトランジスタＱ１１の
ドレイン・ソース間電圧ＶDSと直列接続されたダイオー
ドＤ１１〜Ｄ１５の順方向電圧（５・ＶF ）とが等し
い。

【００２８】出力端子１６から出力される基準電圧Ｖre
f は、ＭＯＳトランジスタＱ１１のドレイン・ソース間
電圧ＶDSとダイオードの順方向電圧（５・ＶF ）のうち
低い方の電圧が支配的となって定まる。図６は、上記２
条件が成立している場合における基準電圧Ｖref の温度
特性を概略的に示したものである。温度がＴａよりも低
い場合（図６に示す温度領域Ａ）には、ＭＯＳトランジ
スタＱ１１のドレイン・ソース間電圧ＶDSがダイオード
Ｄ１１〜Ｄ１５の順方向電圧（５・ＶF ）よりも低くな
り、基準電圧Ｖref はＭＯＳトランジスタＱ１１のドレ
イン・ソース間電圧ＶDSに従って正の温度特性を示す。

【００２９】一方、温度がＴａよりも高い場合（図６に
示す温度領域Ｂ）には、ダイオードＤ１１〜Ｄ１５の順
方向電圧（５・ＶF ）がＭＯＳトランジスタＱ１１のド
レイン・ソース間電圧ＶDSよりも低くなり、基準電圧Ｖ
ref はダイオードＤ１１〜Ｄ１５の順方向電圧（５・Ｖ
F ）に従って負の温度特性を示す。その結果、基準電圧
Ｖref は温度Ｔａで最大値をとる山型の温度特性を持
つ。

【００３０】こうした山型の温度特性を持たせることに
より、ＭＯＳトランジスタＱ１１のみあるいはダイオー
ドＤ１１〜Ｄ１５のみを用いた基準電圧発生回路に比
べ、温度変化範囲全体として見た場合の基準電圧Ｖref
の変化幅を小さくでき、温度に対する安定度を高めるこ
とができる。

【００３１】（第４の実施形態）次に、本発明の第４の
実施形態について図７および図８を参照しながら説明す
る。図７に示す基準電圧発生回路２１は、Ｐチャネル型
のＭＯＳトランジスタＱ１４を用いている点において図
５に示す基準電圧発生回路１９と異なっているが、両回
路は実質的には同一回路である。

【００３２】すなわち、電源線１２と出力端子１６との
間には、ゲート・ドレイン間が接続されたＭＯＳトラン
ジスタＱ１４のソース・ドレイン間と直列接続されたダ
イオードＤ１１〜Ｄ１５との並列回路２２が接続されて
いる。また、出力端子１６と電源線１３との間には定電
流回路１４が接続されている。定電流回路１４の電流値
およびダイオードの直列接続数（本実施形態では５）
は、第３の実施形態で説明した２つの条件と同様の条件
を満足するように決められている。基準電圧Ｖref は、
電源線１２の電位を基準電位として出力端子１６から出
力されるようになっている。

【００３３】本実施形態によれば、第３の実施形態と同
様の作用により、基準電圧Ｖref は温度Ｔａで最小値と
なる谷型の温度特性を持つ。これにより、ＭＯＳトラン
ジスタＱ１１のみあるいはダイオードＤ１１〜Ｄ１５の
みを用いた基準電圧発生回路に比べ、温度変化範囲全体
として見た場合の基準電圧Ｖref の変化幅を小さくでき
る。

【００３４】（その他の実施形態）なお、本発明は上記
し且つ図面に示す各実施形態に限定されるものではな
く、例えば以下のように変形または拡張が可能である。
第１および第２の実施形態では基準電圧Ｖref の温度係
数を０としたが、定電流回路１４の電流値、ダイオード
の接続数などを変更することにより正または負の所望す
る温度係数とすることができる。また、ダーリントン接
続されたトランジスタＱ１２、Ｑ１３（Ｑ１５、Ｑ１
６）からなる出力回路は、必要に応じて付加すれば良
い。各実施形態において、ＭＯＳトランジスタおよびダ
イオードはそれぞれ１の素子またはカスケードに接続さ
れた複数の素子から構成することができる。また、ＭＯ
Ｓトランジスタに限らず接合型ＦＥＴなどを用いても良
い。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す基準電圧発生回
路の電気的構成図

【図２】ＭＯＳトランジスタの静特性（ａ）とドレイン
・ソース間電圧ＶDSの温度特性（ｂ）とを概略的に示す
図

【図３】基準電圧Ｖref とＭＯＳトランジスタのドレイ
ン・ソース間電圧ＶDSの温度特性とを示すシミュレーシ
ョン図

【図４】本発明の第２の実施形態を示す図１相当図

【図５】本発明の第３の実施形態を示す図１相当図

【図６】所定の２条件の下での基準電圧Ｖref の温度特
性を概略的に示す図

【図７】本発明の第４の実施形態を示す図１相当図

【図８】図６相当図

【図９】従来技術であるバンドギャップ基準電圧回路を
示す電気的構成図

【図１０】ツェナーダイオードを用いた基準電圧発生回
路を示す電気的構成図

【符号の説明】

１１、１７、１９、２１は基準電圧発生回路、１４は定
電流回路、１５、１８は直列回路、２２は並列回路、Ｑ
１１、Ｑ１４はＭＯＳトランジスタ（ＦＥＴ）、Ｄ１１
〜Ｄ１５はダイオードである。

Claims

【特許請求の範囲】

【請求項１】ゲート・ドレイン間が接続されたＦＥＴ
とダイオードとの直列回路と、この直列回路に所定の電流を流す定電流回路とを備え、前記直列回路の両端子間から基準電圧を出力するように
構成されていることを特徴とする基準電圧発生回路。
【請求項２】前記定電流回路の電流値は、前記ＦＥＴ
のドレイン・ソース間電圧が正の温度係数を持つととも
に、その正の温度係数と前記ダイオードの順方向電圧の
持つ負の温度係数の絶対値とが等しくなるような値に設
定されていることを特徴とする請求項１記載の基準電圧
発生回路。
【請求項３】ゲート・ドレイン間が接続されたＦＥＴ
とダイオードとの並列回路と、この並列回路に所定の電流を流す定電流回路とを備え、前記並列回路の両端子間から基準電圧を出力するように
構成されていることを特徴とする基準電圧発生回路。
【請求項４】前記定電流回路の電流値は、その電流が
前記ＦＥＴに流れたとした場合にそのドレイン・ソース
間電圧が正の温度係数を持つとともに、その正の温度係
数と前記ダイオードの順方向電圧の持つ負の温度係数の
絶対値とが等しくなるような値に設定されており、前記並列回路は、所定の温度において前記ＦＥＴのドレ
イン・ソース間電圧と前記ダイオードの順方向電圧とが
等しくなるように構成されていることを特徴とする請求
項３記載の基準電圧発生回路。