JP6446974B2 - 温度検出回路及び半導体装置 - Google Patents

Description

本発明は、温度検出回路及び半導体装置に関する。

従来、温度に応じて変化する電圧が所定の閾値電圧に達したか否かをヒステリシス回路付のコンパレータによって判定する温度検出回路が知られている（例えば、特許文献１を参照）。

特開２００５−１２２７５３号公報

図１は、温度に応じて変化する検出電圧Ｖｂｂが所定の閾値電圧Ｖａａに達したか否かをヒステリシス回路１６０付のコンパレータ１７０によって判定する温度検出回路１３０の一例を示す構成図である。閾値電圧Ｖａａは、基準電圧回路１１０で生成される一定の基準電圧Ｖｚが抵抗で分圧されることにより生成される。検出電圧Ｖｂｂは、温度検出素子１８０によって検出された電圧であり、バイポーラトランジスタＱ１１のベース−エミッタ間の電圧Ｖ_ＢＥ１１とバイポーラトランジスタＱ１２のベース−エミッタ間の電圧Ｖ_ＢＥ１２との和である。電圧Ｖ_ＢＥ１１，Ｖ_ＢＥ１２は、それぞれ、負の温度特性（−２ｍＶ／℃）で変化するので、検出電圧Ｖｂｂは負の温度特性を有する。

しかしながら、温度特性を有する電圧と所定の閾値電圧との大小関係の判定にヒステリシス回路付のコンパレータを使用すると、コンパレータや閾値電圧を生成する回路を構成する素子数が多いため、回路規模が大きくなりやすく、消費電力も増加する。

そこで、温度の判定にヒステリシスを付与しても、回路規模を小さくすることができ、消費電力を低減できる、温度検出回路及び半導体装置の提供を目的とする。

一つの案では、
電源電圧が供給され、基準電圧を生成して出力する基準電圧回路と、
前記基準電圧に温度特性を付与した温度特性電圧を生成する温度特性付与回路と、
前記温度特性電圧に基づいてトランジスタのバイアス電圧を生成するバイアス回路と、
前記バイアス電圧が入力される入力部と、前記温度特性電圧に対応する温度が所定の温度に達したことを前記トランジスタのベース−エミッタ間の順方向電圧に基づいて判定した結果を出力する出力部とを有する判定回路と、
前記入力部と前記出力部との間に接続され、前記判定回路の判定にヒステリシスを付与するヒステリシス回路とを備え、
前記温度特性電圧は、前記トランジスタのベース−エミッタ間の順方向電圧と逆極性の温度特性を有し、
前記温度特性付与回路は、
前記基準電圧がベースに入力され、コレクタに前記電源電圧が供給され、エミッタから前記温度特性電圧を出力する第１のNPNトランジスタを有し、
前記バイアス回路は、前記温度特性電圧を分圧して前記入力部に入力し、
前記判定回路は、
前記入力部がベースに接続され、エミッタが接地され、コレクタが抵抗を介して前記第１のNPNトランジスタのエミッタに接続され、常温でオフする第２のNPNトランジスタを有し、
前記温度特性電圧に対応する温度が前記所定の温度に達したことを前記第２のNPNトランジスタのベース−エミッタ間の順方向電圧に基づいて判定し、
前記ヒステリシス回路は、
前記第２のNPNトランジスタのコレクタがベースに接続され、エミッタが接地され、コレクタが第２の抵抗を介して前記第１のNPNトランジスタのエミッタに接続される第３のNPNトランジスタと、
前記第３のNPNトランジスタのコレクタと前記第２のNPNトランジスタのベースとを接続する第３の抵抗とを有し、
前記第３のNPNトランジスタは、並列に接続された複数のトランジスタ素子から構成される、温度検出回路が提供される。

一態様によれば、温度の判定にヒステリシスを付与しても、回路規模を小さくすることができ、消費電力の低減ができる。

温度検出回路の一例を示す構成図である。 半導体装置の一実施形態を示す構成図である。 過熱保護特性の一例を示す図である。 温度検出回路の一例を示す構成図である。 温度検出回路の一例を示す構成図である。 温度検出回路の一例を示す構成図である。 温度検出回路の一例を示す構成図である。

以下、本発明の実施形態を図面に従って説明する。

図２は、半導体装置の一実施形態であるレギュレータ１００の一例を示す構成図である。レギュレータ１００は、例えば、入力電圧Ｖｉｎに基づいて一定の出力電圧Ｖｏｕｔを生成する集積回路である。レギュレータ１００は、グランド端子１と、電源入力端子２と、電源出力端子３とを備える。

グランド端子１は、グランド（ＧＮＤ）に接続可能な部位であり、例えば、グランド配線に接続可能な電極である。電源入力端子２は、直流電源１４０の電源電圧に等しい入力電圧Ｖｉｎが入力される部位であり、例えば、直流電源１４０の正極側に接続可能な電極である。直流電源１４０の具体例として、電池やコンバータなどが挙げられる。電源出力端子３は、出力電圧Ｖｏｕｔが出力される部位であり、例えば、出力電圧Ｖｏｕｔが印加される負荷に接続可能な電極である。

レギュレータ１００は、温度検出回路８０と、電源回路２０とを備える。温度検出回路８０は、周囲温度（例えば、レギュレータ１００又は電源回路２０の温度）を検出し、検出された温度に応じた信号を出力する回路の一例であり、例えば、基準電圧回路１０と、過熱保護回路３０とを備える。

基準電圧回路１０は、電源電圧が供給され、基準電圧を生成して出力する基準電圧回路の一例であり、例えば、入力電圧Ｖｉｎから一定の基準電圧Ｖｚを生成する。例えば、基準電圧Ｖｚは、バンドギャップ電圧（≒１．２Ｖ）であり、基準電圧回路１０は、入力電圧Ｖｉｎから一定のバンドギャップ電圧を生成するバンドギャップリファレンス回路である。基準電圧Ｖｚの温度特性は、略零（≒０ｍＶ／℃）である。

電源回路２０は、定電圧を出力する定電圧回路の一例であり、例えば、入力電圧Ｖｉｎに基づいて、一定の電圧値に調整された出力電圧Ｖｏｕｔを生成するレギュレータ回路である。

過熱保護回路３０は、周囲温度（例えば、レギュレータ１００又は電源回路２０の温度）を検出し、検出された温度に応じた信号を出力する。過熱保護回路３０は、例えば、検出温度が所定の温度に達したか否かを判定し、検出温度が所定のシャットダウン温度Ｔ１よりも上昇したと判定された場合、電源回路２０の機能を制限するシャットダウン信号Ｓｄを出力するサーマルシャットダウン回路である。一方、過熱保護回路３０は、検出温度が所定の復帰温度Ｔ２よりも低下したと判定された場合、シャットダウン信号Ｓｄの出力を停止することによって、電源回路２０の機能制限を解除する。復帰温度Ｔ２は、シャットダウン温度Ｔ１よりも低い温度である。

電源回路２０は、検出温度が所定の温度に達したか否かの判定結果に基づいて保護される保護対象回路の一例である。電源回路２０は、例えば、シャットダウン信号Ｓｄが入力されることにより、出力電圧Ｖｏｕｔの出力を停止する。これにより、レギュレータ１００又は電源回路２０が過熱状態で動作し続けることを防止することができ、レギュレータ１００又は電源回路２０を過熱から保護することができる。一方、電源回路２０は、例えば、シャットダウン信号Ｓｄの入力が停止することにより、出力電圧Ｖｏｕｔの出力を再開する。これにより、周囲温度が復帰温度Ｔ２よりも低下すれば、レギュレータ１００又は電源回路２０の動作を復帰させることができる。

過熱保護回路３０は、例えば、図３のような過熱保護特性を有する。過熱保護回路３０は、検出温度が所定のシャットダウン温度Ｔ１よりも上昇したと判定された場合、シャットダウン信号Ｓｄを非アクティブレベルからアクティブレベルに切り替える。一方、過熱保護回路３０は、検出温度が所定の復帰温度Ｔ２よりも低下したと判定された場合、シャットダウン信号Ｓｄをアクティブレベルから非アクティブレベルに切り替える。例えば、非アクティブレベルはハイレベルであり、アクティブレベルはローレベルである。このように、過熱保護回路３０は、検出温度と所定の閾値温度との大小判定にヒステリシスを有する。

図４は、図２の温度検出回路８０の一例である温度検出回路８１を示す構成図である。温度検出回路８１は、基準電圧回路１０と、図２の過熱保護回路３０の一例である過熱保護回路３１とを備える。

過熱保護回路３１は、温度特性付与回路４０を備える。温度特性付与回路４０は、基準電圧Ｖｚに温度特性を付与した温度特性電圧Ｖａを生成する。温度特性付与回路４０は、例えば、トランジスタＱ１とを有する。

トランジスタＱ１は、基準電圧Ｖｚが入力されるベースと、入力電圧Ｖｉｎが供給されるコレクタと、バイアス回路４１に直列に接続されるエミッタとを有するＮＰＮ型の第１のバイポーラトランジスタの一例である。

過熱保護回路３１は、バイアス回路４１を備える。バイアス回路４１は、トランジスタＱ１のエミッタ電圧（トランジスタＱ１のエミッタとグランドとの間の電圧）を分圧することにより生成されるバイアス電圧Ｖｂを入力部５１に入力する。トランジスタＱ１のエミッタ電圧は、トランジスタＱ１のエミッタから出力される温度特性電圧Ｖａであり、基準電圧Ｖｚから電圧Ｖ_ＢＥ１を引いた差（Ｖｚ−Ｖ_ＢＥ１）である。つまり、Ｖａ＝Ｖｚ−Ｖ_ＢＥ１である。電圧Ｖ_ＢＥ１は、トランジスタＱ１のベース−エミッタ間の電圧である。

バイアス回路４１は、例えば、抵抗Ｒ１と抵抗Ｒ２とが直列に接続された直列回路を有し、トランジスタＱ１のエミッタ電圧を抵抗Ｒ１，Ｒ２で分圧する。抵抗Ｒ１の一端はトランジスタＱ１のエミッタに接続され、抵抗Ｒ１の他端は抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端はグランドに接地される。入力部５１は、抵抗Ｒ１の他端と抵抗Ｒ２の一端とに接続される。

過熱保護回路３１は、判定回路５０を備える。判定回路５０は、温度特性電圧Ｖａに対応する温度が所定の温度に達したか否かをトランジスタＱ２のベース−エミッタ間の順方向電圧Ｖｆ２に基づいて判定する。判定回路５０は、入力部５１と、出力部５２とを有する。入力部５１は、バイアス電圧Ｖｂが入力される入力点である。出力部５２は、温度特性電圧Ｖａに対応する温度が所定の温度に達したか否かをトランジスタＱ２のベース−エミッタ間の順方向電圧Ｖｆ２に基づいて判定した結果を表す判定レベルを出力する出力点である。また、判定回路５０は、トランジスタＱ２と、トランジスタＱ２のコレクタをトランジスタＱ１のエミッタにプルアップする抵抗Ｒ４とを有する。

トランジスタＱ２は、入力部５１が接続されるベースと、出力部５２が接続されるコレクタと、グランドに接地されるエミッタとを有するＮＰＮ型の第２のバイポーラトランジスタの一例である。トランジスタＱ２のコレクタは、出力部５２に一端が接続される抵抗Ｒ４でトランジスタＱ１のエミッタにプルアップされる。

判定回路５０は、例えば、バイアス電圧Ｖｂに対応する温度が所定の温度に達したか否かを、バイアス電圧Ｖｂと順方向電圧Ｖｆ２との大小関係に基づいて判定する。図示の場合、トランジスタＱ２のベース−エミッタ間の電圧Ｖ_ＢＥ２は、順方向電圧Ｖｆ２に一致する。

例えば、判定回路５０は、バイアス電圧Ｖｂが上昇してトランジスタＱ２のベース−エミッタ間の順方向電圧Ｖｆ２に達した場合、温度特性電圧Ｖａに対応する温度が上昇してシャットダウン温度Ｔ１に達したと判定できるので、トランジスタＱ２をオフからオンに切り替える。判定回路５０は、トランジスタＱ２をオンすることにより、温度特性電圧Ｖａに対応する温度が上昇してシャットダウン温度Ｔ１に達したと判定したことを表すローレベルの判定信号を出力部５２から出力する。

一方、判定回路５０は、バイアス電圧Ｖｂが低下してトランジスタＱ２のベース−エミッタ間の順方向電圧Ｖｆ２に達した場合、温度特性電圧Ｖａに対応する温度が低下して復帰温度Ｔ２に達したと判定できるので、トランジスタＱ２をオンからオフに切り替える。判定回路５０は、トランジスタＱ２をオフすることにより、温度特性電圧Ｖａに対応する温度が低下して復帰温度Ｔ２に達したと判定したことを表すハイレベルの判定信号を出力部５２から出力する。

過熱保護回路３１は、入力部５１と出力部５２との間に接続されるヒステリシス回路６０を備える。ヒステリシス回路６０は、判定回路５０の判定にヒステリシスを付与する。ヒステリシス回路６０は、例えば、トランジスタＱ３と、抵抗Ｒ３と、抵抗Ｒ５とを有する。

トランジスタＱ３は、トランジスタＱ２のコレクタに出力部５２を介して接続されるベースと、グランドに接地されるエミッタと、抵抗Ｒ５でトランジスタＱ１のエミッタにプルアップされるコレクタとを有するＮＰＮ型の第３のバイポーラトランジスタの一例である。

抵抗Ｒ３は、トランジスタＱ３のコレクタとトランジスタＱ２のベースとを接続する接続回路の一例である。例えば、抵抗Ｒ３の一端は、トランジスタＱ３のコレクタと抵抗Ｒ５の一端とが接続されるノードに接続され、抵抗Ｒ３の他端は、トランジスタＱ２のベースに接続される入力部５１に接続される。

過熱保護回路３１は、トランジスタＱ４を備える。トランジスタＱ４は、シャットダウン信号Ｓｄを電源回路２０に対して出力する出力回路の一例である。例えば、トランジスタＱ４は、トランジスタＱ３のコレクタが接続されるベースと、グランドに接地されるエミッタと、シャットダウン信号Ｓｄを出力するコレクタとを有するＮＰＮ型の第４のバイポーラトランジスタの一例である。例えば、トランジスタＱ４のコレクタが、電源回路２０に接続される。

次に、ヒステリシス回路６０により生成されるヒステリシスについて説明する。

温度上昇によるシャットダウン前の期間では、トランジスタＱ２はオフ、トランジスタＱ３はオン、トランジスタＱ４はオフになる。つまり、トランジスタＱ２のベース−エミッタ間の順方向電圧Ｖｆ２よりも低いバイアス電圧Ｖｂが上昇して順方向電圧Ｖｆ２に達するまでの期間では、出力部５２から出力される判定信号のレベル及びシャットダウン信号Ｓｄのレベルはハイレベルである。この期間では、トランジスタＱ３のオンにより、抵抗Ｒ２と抵抗Ｒ３は並列に接続される。

したがって、シャットダウン前のバイアス電圧Ｖｂは、式１又は式２で表される。図示の場合、バイアス電圧Ｖｂは、トランジスタＱ２のベース−エミッタ間の電圧Ｖ_ＢＥ２に等しい。一方、トランジスタＱ１，Ｑ２のベース−エミッタ間の順方向電圧Ｖｆ１，Ｖｆ２は、周囲温度が高くなるほど低下する負の温度特性を有する。よって、トランジスタＱ１，Ｑ２のベース−エミッタ間の電圧Ｖ_ＢＥ１，Ｖ_ＢＥ２は、式３及び式４の関係が成立する。Ｖｆ１ａは、常温（Ｔａ＝２５℃）時のトランジスタＱ１のベース−エミッタ間の順方向電圧Ｖｆ１である。Ｖｆ２ａは、常温（Ｔａ＝２５℃）時のトランジスタＱ２のベース−エミッタ間の順方向電圧Ｖｆ２である。ｋは、バイポーラトランジスタのベース−エミッタ間の順方向電圧Ｖｆの負の温度特性を表す温度係数である（例えば、ｋ＝−２ｍＶ／℃）。Ｔは、絶対温度である。

基準電圧Ｖｚの温度特性は、略零（≒０ｍＶ／℃）であり、トランジスタＱ１のベース−エミッタ間の電圧Ｖ_ＢＥ１（＝順方向電圧Ｖｆ１）は、負の温度特性を有するので、温度特性電圧Ｖａ（＝Ｖｚ−Ｖ_ＢＥ１）は、正の温度特性を有する。一方、トランジスタＱ２のベース−エミッタ間の電圧Ｖ_ＢＥ２（＝順方向電圧Ｖｆ２）は、負の温度特性を有する。つまり、温度特性電圧Ｖａは、順方向電圧Ｖｆ２と逆極性の温度特性を有する。

式１，２，３，４の連立方程式から導出される絶対温度Ｔは、シャットダウン温度Ｔ１を表す。言い換えれば、式１〜４において、抵抗Ｒ１等の定数が適切な値に調整されることで、シャットダウン温度Ｔ１を任意の温度に設定することができる。

一方、シャットダウンから復帰する前の期間では、トランジスタＱ２はオン、トランジスタＱ３はオフ、トランジスタＱ４はオンになる。つまり、トランジスタＱ２のベース−エミッタ間の順方向電圧Ｖｆ２よりも高いバイアス電圧Ｖｂが低下して順方向電圧Ｖｆ２に達するまでの期間では、出力部５２から出力される判定信号のレベル及びシャットダウン信号Ｓｄのレベルはローレベルである。

したがって、シャットダウンから復帰する前のシャットダウン状態でのバイアス電圧Ｖｂ'は、式５又は式６で表される。ただし、式５において、抵抗Ｒ１の抵抗値は抵抗Ｒ５の抵抗値よりも十分に大きいとする。

式３，４，５，６の連立方程式から導出される絶対温度Ｔは、復帰温度Ｔ２を表す。言い換えれば、式３，４，５，６において、抵抗Ｒ１等の定数が適切な値に調整されることで、復帰温度Ｔ２を任意の温度に設定することができる。

シャットダウン温度Ｔ１と復帰温度Ｔ２がこのように設定されることにより、図３のようなヒステリシス特性を備えた過熱保護特性が得られる。また、上述の実施形態によれば、温度特性を有する電圧と所定の閾値電圧との大小関係を比較するコンパレータや閾値電圧を生成する生成回路が不要なため、温度検出回路の回路規模や消費電力を小さくすることができる。

また、上述の実施形態によれば、復帰温度Ｔ２よりも低い常温（Ｔａ＝２５℃）において、
Ｖｚ＝１．２Ｖ
Ｖｆ１＝Ｖｆ２＝Ｖｆ３＝Ｖｆ４＝０．７Ｖ
とすると、
Ｖｚ＜Ｖｆ１＋Ｖｆ２＝Ｖｆ１＋Ｖｆ３＝Ｖｆ１＋Ｖｆ４
という関係が成立する。Ｖｆ１，Ｖｆ２，Ｖｆ３，Ｖｆ４は、それぞれ、トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のベース−エミッタ間の順方向電圧である。

Ｖｚ＜Ｖｆ１＋Ｖｆ２＝Ｖｆ１＋Ｖｆ３＝Ｖｆ１＋Ｖｆ４
という関係が成立する場合、トランジスタＱ２，Ｑ３，Ｑ４のそれぞれのベースに流れるベース電流を確保することができないため、トランジスタＱ２，Ｑ３，Ｑ４はいずれもオフする。

したがって、過熱保護回路３１にトランジスタＱ１を介して流れる回路電流Ｉは、トランジスタＱ２，Ｑ３，Ｑ４を流れずに、抵抗Ｒ１，Ｒ２を流れるので、過熱保護回路３１の消費電流を抑えることができる。つまり、レギュレータ１００が使用される正常な常温環境下で、温度検出回路８１及びレギュレータ１００の消費電流を抑えることができる。

なお、回路電流Ｉは、式７で表すことができる。ただし、抵抗Ｒ１の抵抗値は抵抗Ｒ５の抵抗値よりも十分に大きいとする。

また、トランジスタＱ３は、並列に接続された複数のトランジスタ素子から構成されてもよい。これにより、トランジスタＱ３のベース−エミッタ間の順方向電圧Ｖｆ３を下げることができるため、温度が常温からシャットダウン温度Ｔ１まで上昇する途中で、トランジスタＱ３がオンからオフに切り替わってから、トランジスタＱ４をオフからオンに確実に切り替えることができる。つまり、温度が常温からシャットダウン温度Ｔ１まで上昇する途中で、トランジスタＱ３がオンからオフに切り替わるよりも先にトランジスタＱ４がオフからオンに誤って切り替わる誤動作を防止することができる。

なお、式８は、バイポーラトランジスタのベース−エミッタ間の順方向電圧Ｖｆの一般式である。

Ｖ_Ｔは熱電圧、ｌｎは自然対数、Ｉｅはエミッタ電流、ｎは並列に接続されるトランジスタ素子の個数、Ｉｓは飽和電流を表す。

図５は、図２の温度検出回路８０の一例である温度検出回路８２を示す構成図である。温度検出回路８２は、基準電圧回路１０と、図２の過熱保護回路３０の一例である過熱保護回路３２とを備える。上述の実施形態と同様の構成及び効果についての説明は省略する。

図５の過熱保護回路３２では、図４の過熱保護回路３１の抵抗Ｒ４，Ｒ５が、それぞれ、定電流を流す定電流回路の一例である定電流源７１，７２に置換されている。判定回路５３は、トランジスタＱ２と、定電流源７１とを有する。ヒステリシス回路６１は、トランジスタＱ３と、抵抗Ｒ３と、定電流源７２とを有する。

このように、トランジスタＱ２は、定電流源７１でバイアスされ、トランジスタＱ３は定電流源７２でバイアスされてもよい。トランジスタＱ２のコレクタは、定電流源７１を介して入力電圧Ｖｉｎにプルアップされてもよいし、定電流源７１を介してトランジスタＱ１のエミッタにプルアップされてもよい。トランジスタＱ３のコレクタは、定電流源７２を介して入力電圧Ｖｉｎにプルアップされてもよいし、定電流源７２を介してトランジスタＱ１のエミッタにプルアップされてもよい。

図６は、図２の温度検出回路８０の一例である温度検出回路８３を示す構成図である。温度検出回路８３は、基準電圧回路１０と、図２の過熱保護回路３０の一例である過熱保護回路３３とを備える。上述の実施形態と同様の構成及び効果についての説明は省略する。

図４の温度検出回路８１は、ヒステリシス生成用のトランジスタとシャットダウン信号生成用の経路とがトランジスタＱ３で兼用された回路の一例である。これに対し、図６の温度検出回路８３は、ヒステリシス生成用のトランジスタＱ３とシャットダウン信号の生成用の経路とが分離された回路の一例である。

判定回路５４は、トランジスタＱ２，Ｑ５と、抵抗Ｒ４，Ｒ６，Ｒ７とを有する。抵抗Ｒ７は、トランジスタＱ２のコレクタとトランジスタＱ５のベースとの間に直列に接続される。トランジスタＱ５は、抵抗Ｒ７を介してトランジスタＱ２のコレクタに接続されるベースと、グランドに接地されるエミッタと、抵抗Ｒ６を介してトランジスタＱ１のエミッタに接続されるコレクタとを有するＮＰＮ型の第５のバイポーラトランジスタの一例である。トランジスタＱ５のコレクタは、トランジスタＱ４のベースに接続される。

トランジスタＱ５は、並列に接続された複数のトランジスタ素子から構成されてもよい。任意のｍ個のトランジスタ素子が並列に接続されることにより、トランジスタＱ５のベース−エミッタ間の順方向電圧Ｖｆ５を下げることができる。したがって、温度が常温からシャットダウン温度Ｔ１まで上昇する途中で、トランジスタＱ５がオンからオフに切り替わってから、トランジスタＱ４をオフからオンに確実に切り替えることができる。

ヒステリシス回路６２は、抵抗Ｒ３，Ｒ５，Ｒ８と、トランジスタＱ３とを有する。抵抗Ｒ８は、トランジスタＱ２のコレクタとトランジスタＱ３のベースとの間に直列に接続される。

図７は、図２の温度検出回路８０の一例である温度検出回路８４を示す構成図である。温度検出回路８４は、基準電圧回路１１と、図２の過熱保護回路３０の一例である過熱保護回路３１とを備える。上述の実施形態と同様の構成及び効果についての説明は省略する。

温度検出回路８４は、基準電圧Ｖｚを抵抗Ｒ９，Ｒ１０により分圧した基準電圧Ｖｚｚを生成する基準電圧回路１１を有する。基準電圧ＶｚｚがトランジスタＱ１のベースに入力される。図７の実施形態によれば、温度特性がほとんど無く且つ基準電圧Ｖｚよりも電圧値の低い基準電圧Ｖｚｚを生成することができる。

以上、温度検出回路及び半導体装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

例えば、半導体装置は、レギュレータに限られず、例えば、ＤＣ−ＤＣコンバータ、ＡＣ−ＤＣコンバータ、負荷の駆動装置等の他の実施形態でもよい。

また、例えば、トランジスタＱ３，Ｑ４，Ｑ５は、ＮチャネルＭＯＳトランジスタでもよい。

１ グランド端子
２ 電源入力端子
３ 電源出力端子
１０，１１ 基準電圧回路
２０ 電源回路
３０，３１，３２，３３ 過熱保護回路
４０ 温度特性付与回路
４１ バイアス回路
５０，５３，５４ 判定回路
５１ 入力部
５２ 出力部
６０，６１，６２，１６０ ヒステリシス回路
７１，７２ 電流源
８０，８１，８２，８３，８４，１３０ 温度検出回路
１００ レギュレータ
１４０ 直流電源
１７０ コンパレータ
１８０ 温度検出素子
Ｑ＊ トランジスタ（＊は数字）

Claims (7)

1. 電源電圧が供給され、基準電圧を生成して出力する基準電圧回路と、
   前記基準電圧に温度特性を付与した温度特性電圧を生成する温度特性付与回路と、
   前記温度特性電圧に基づいてトランジスタのバイアス電圧を生成するバイアス回路と、
   前記バイアス電圧が入力される入力部と、前記温度特性電圧に対応する温度が所定の温度に達したことを前記トランジスタのベース−エミッタ間の順方向電圧に基づいて判定した結果を出力する出力部とを有する判定回路と、
   前記入力部と前記出力部との間に接続され、前記判定回路の判定にヒステリシスを付与するヒステリシス回路とを備え、
   前記温度特性電圧は、前記トランジスタのベース−エミッタ間の順方向電圧と逆極性の温度特性を有し、
   前記温度特性付与回路は、
   前記基準電圧がベースに入力され、コレクタに前記電源電圧が供給され、エミッタから前記温度特性電圧を出力する第１のNPNトランジスタを有し、
   前記バイアス回路は、前記温度特性電圧を分圧して前記入力部に入力し、
   前記判定回路は、
   前記入力部がベースに接続され、エミッタが接地され、コレクタが抵抗を介して前記第１のNPNトランジスタのエミッタに接続され、常温でオフする第２のNPNトランジスタを有し、
   前記温度特性電圧に対応する温度が前記所定の温度に達したことを前記第２のNPNトランジスタのベース−エミッタ間の順方向電圧に基づいて判定し、
   前記ヒステリシス回路は、
   前記第２のNPNトランジスタのコレクタがベースに接続され、エミッタが接地され、コレクタが第２の抵抗を介して前記第１のNPNトランジスタのエミッタに接続される第３のNPNトランジスタと、
   前記第３のNPNトランジスタのコレクタと前記第２のNPNトランジスタのベースとを接続する第３の抵抗とを有し、
   前記第３のNPNトランジスタは、並列に接続された複数のトランジスタ素子から構成される、温度検出回路。
2. ベースが前記第３のNPNトランジスタのコレクタに接続され、エミッタが接地される第４のNPNトランジスタを備える、請求項１に記載の温度検出回路。
3. 前記第２のNPNトランジスタのコレクタに接続された前記抵抗は定電流回路である、請求項１又は２に記載の温度検出回路。
4. 前記第１のNPNトランジスタのベース−エミッタ間の順方向電圧と前記第２のNPNトランジスタのベース−エミッタ間の順方向電圧の和は、常温又は前記所定の温度よりも低い温度において前記基準電圧よりも高い、請求項１から３のいずれか一項に記載の温度検出回路。
5. 前記基準電圧は、バンドギャップ電圧である、請求項１から４のいずれか一項に記載の温度検出回路。
6. 請求項１から５のいずれか一項に記載の温度検出回路と、
   前記判定回路の判定結果に基づいて保護される保護対象回路とを備える、半導体装置。
7. 前記保護対象回路は、定電圧を出力する定電圧回路である、請求項６に記載の半導体装置。

Images