JP2003005211A - 半透過型アクティブ素子アレイ基板およびその製造方法 - Google Patents
半透過型アクティブ素子アレイ基板およびその製造方法Info
- Publication number
- JP2003005211A JP2003005211A JP2001185396A JP2001185396A JP2003005211A JP 2003005211 A JP2003005211 A JP 2003005211A JP 2001185396 A JP2001185396 A JP 2001185396A JP 2001185396 A JP2001185396 A JP 2001185396A JP 2003005211 A JP2003005211 A JP 2003005211A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- active element
- array substrate
- element array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 反射効率の高い半透過型アクティブ素子アレ
イ基板およびその製造方法を提供する。 【解決手段】 透明基板１１と、前記透明基板１１上に
形成されたゲート電極１２と、前記ゲート電極１２上に
ゲート絶縁膜１３を介して形成された半導体層１４及び
１５と、前記半導体層１５上に形成されたソース電極１
７およびドレイン電極１８と、前記ソース電極１７およ
び前記ドレイン電極１８を被覆する層間絶縁膜２０及び
２１と、前記層間絶縁膜２１上に形成され、前記ドレイ
ン電極１８と電気的に接続された画素電極２２とを備え
た半透過型アクティブ素子アレイ基板において、前記画
素電極２２の一部と重なり合うように、前記ゲート電極
１２上に前記ゲート絶縁膜１３を介して複数の凸部１６
を形成し、前記凸部１６を被覆し、且つ、前記層間絶縁
膜２０によって被覆されるように反射層１９を形成し
た。
イ基板およびその製造方法を提供する。 【解決手段】 透明基板１１と、前記透明基板１１上に
形成されたゲート電極１２と、前記ゲート電極１２上に
ゲート絶縁膜１３を介して形成された半導体層１４及び
１５と、前記半導体層１５上に形成されたソース電極１
７およびドレイン電極１８と、前記ソース電極１７およ
び前記ドレイン電極１８を被覆する層間絶縁膜２０及び
２１と、前記層間絶縁膜２１上に形成され、前記ドレイ
ン電極１８と電気的に接続された画素電極２２とを備え
た半透過型アクティブ素子アレイ基板において、前記画
素電極２２の一部と重なり合うように、前記ゲート電極
１２上に前記ゲート絶縁膜１３を介して複数の凸部１６
を形成し、前記凸部１６を被覆し、且つ、前記層間絶縁
膜２０によって被覆されるように反射層１９を形成し
た。
Description
【０００１】
【発明の属する技術分野】本発明は、半透過型液晶表示
装置に用いられるアクティブ素子アレイ基板およびその
製造方法に関するものである。
装置に用いられるアクティブ素子アレイ基板およびその
製造方法に関するものである。
【０００２】
【従来の技術】液晶表示装置は、主要な表示デバイスと
して、小型および軽量性が要求される用途を中心に広く
利用されている。特に、半透過型液晶表示装置は、低消
費電力であり、屋外視認性が良好であることから、携帯
機器用表示デバイスとしての需要が急速に高まってきて
いる。
して、小型および軽量性が要求される用途を中心に広く
利用されている。特に、半透過型液晶表示装置は、低消
費電力であり、屋外視認性が良好であることから、携帯
機器用表示デバイスとしての需要が急速に高まってきて
いる。
【０００３】半透過型液晶表示装置は、自然光または室
内照明などが存在する明環境においては外光を反射させ
ることにより表示を行い、暗環境においてはバックライ
ト光を透過させることにより表示をおこなうものであ
る。
内照明などが存在する明環境においては外光を反射させ
ることにより表示を行い、暗環境においてはバックライ
ト光を透過させることにより表示をおこなうものであ
る。
【０００４】図４は、このような半透過型液晶表示装置
を構成するアクティブ素子アレイ基板の構造を示す断面
図である。透明基板２１上にゲート電極２２が形成され
ており、ゲート電極２２上にはゲート絶縁膜２３を介し
てチャネル層２４が形成されている。チャネル層２４上
にはコンタクト層２５を介してソース電極２７およびド
レイン電極２８が形成されている。更に、ソース電極２
７およびドレイン電極２８を被覆するように保護絶縁膜
３０および有機絶縁膜３１が形成されている。有機絶縁
膜３１上には透明画素電極３２が形成されており、これ
はコンタクトホールを介してドレイン電極２８と電気的
に接続されている。更に、透明画素電極３２の一部の上
には反射層２９が形成されている。このようなアクティ
ブ素子アレイ基板を用いることにより、明環境において
は外光を反射層で反射させることにより表示を行い、暗
環境においては透明画素電極の反射層が存在しない部分
からバックライト光を透過させることにより表示を行う
ことが可能となる。
を構成するアクティブ素子アレイ基板の構造を示す断面
図である。透明基板２１上にゲート電極２２が形成され
ており、ゲート電極２２上にはゲート絶縁膜２３を介し
てチャネル層２４が形成されている。チャネル層２４上
にはコンタクト層２５を介してソース電極２７およびド
レイン電極２８が形成されている。更に、ソース電極２
７およびドレイン電極２８を被覆するように保護絶縁膜
３０および有機絶縁膜３１が形成されている。有機絶縁
膜３１上には透明画素電極３２が形成されており、これ
はコンタクトホールを介してドレイン電極２８と電気的
に接続されている。更に、透明画素電極３２の一部の上
には反射層２９が形成されている。このようなアクティ
ブ素子アレイ基板を用いることにより、明環境において
は外光を反射層で反射させることにより表示を行い、暗
環境においては透明画素電極の反射層が存在しない部分
からバックライト光を透過させることにより表示を行う
ことが可能となる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の半透過型アクティブ素子アレイ基板においては、反
射層が平面であるため、反射層により外光を反射させた
ときに正反射成分が多くなり、良好な拡散反射性能が得
られないという問題があった。この問題を解決するた
め、従来の半透過型アクティブ素子アレイ基板において
は、液晶表示装置を構成する際に、透明基板の背面に半
透過反射板を積層する必要があった。そのため、液晶表
示装置を構成する部品数が多くなり、その構造が複雑と
なるため、液晶表示装置の小型化を図ることが困難とな
るという問題があった。
来の半透過型アクティブ素子アレイ基板においては、反
射層が平面であるため、反射層により外光を反射させた
ときに正反射成分が多くなり、良好な拡散反射性能が得
られないという問題があった。この問題を解決するた
め、従来の半透過型アクティブ素子アレイ基板において
は、液晶表示装置を構成する際に、透明基板の背面に半
透過反射板を積層する必要があった。そのため、液晶表
示装置を構成する部品数が多くなり、その構造が複雑と
なるため、液晶表示装置の小型化を図ることが困難とな
るという問題があった。
【０００６】本発明は、反射効率の高く、液晶表示装置
に用いた際にその小型化を図ることが可能となる半透過
型アクティブ素子アレイ基板と、その製造方法とを提供
することを目的とする。
に用いた際にその小型化を図ることが可能となる半透過
型アクティブ素子アレイ基板と、その製造方法とを提供
することを目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半透過型アクティブ素子アレイ基板は、透
明基板と、前記透明基板上に形成されたゲート電極と、
前記ゲート電極上にゲート絶縁膜を介して形成された半
導体層と、前記半導体層上に形成されたソース電極およ
びドレイン電極と、前記ソース電極および前記ドレイン
電極を被覆する層間絶縁膜と、前記層間絶縁膜上に形成
され、前記ドレイン電極と電気的に接続された画素電極
とを備えたアクティブ素子アレイ基板であって、更に、
前記画素電極の一部と重なり合うように、前記ゲート電
極上に前記ゲート絶縁膜を介して形成された複数の凸部
と、前記凸部を被覆し、且つ、前記層間絶縁膜により被
覆された反射層とを備えることを特徴とする。
め、本発明の半透過型アクティブ素子アレイ基板は、透
明基板と、前記透明基板上に形成されたゲート電極と、
前記ゲート電極上にゲート絶縁膜を介して形成された半
導体層と、前記半導体層上に形成されたソース電極およ
びドレイン電極と、前記ソース電極および前記ドレイン
電極を被覆する層間絶縁膜と、前記層間絶縁膜上に形成
され、前記ドレイン電極と電気的に接続された画素電極
とを備えたアクティブ素子アレイ基板であって、更に、
前記画素電極の一部と重なり合うように、前記ゲート電
極上に前記ゲート絶縁膜を介して形成された複数の凸部
と、前記凸部を被覆し、且つ、前記層間絶縁膜により被
覆された反射層とを備えることを特徴とする。
【０００８】このような半透過型アクティブ素子アレイ
基板よれば、反射層が複数の凸部を被覆するように形成
されているため、反射層表面に凹凸が形成される。その
結果、反射層における反射効率を向上させることができ
る。そのため、この半透過型アクティブ素子アレイ基板
を用いて液晶表示装置を構成した場合、半透過反射板な
どの部品を積層する必要がないため、液晶表示装置の小
型化を図ることが可能となる。
基板よれば、反射層が複数の凸部を被覆するように形成
されているため、反射層表面に凹凸が形成される。その
結果、反射層における反射効率を向上させることができ
る。そのため、この半透過型アクティブ素子アレイ基板
を用いて液晶表示装置を構成した場合、半透過反射板な
どの部品を積層する必要がないため、液晶表示装置の小
型化を図ることが可能となる。
【０００９】前記半透過型アクティブ素子アレイ基板に
おいては、前記凸部と前記半導体層とが、同一材料によ
り形成されていることが好ましい。この好ましい例によ
れば、凸部と半導体層とを同一の成膜工程およびパター
ニング工程で形成することが可能となるため、その製造
が容易になる。
おいては、前記凸部と前記半導体層とが、同一材料によ
り形成されていることが好ましい。この好ましい例によ
れば、凸部と半導体層とを同一の成膜工程およびパター
ニング工程で形成することが可能となるため、その製造
が容易になる。
【００１０】また、前記半透過型アクティブ素子アレイ
基板においては、前記反射層と、前記ソース電極および
前記ドレイン電極とが、同一材料により形成されている
ことが好ましい。この好ましい例によれば、反射層とソ
ース電極およびドレイン電極とを同一の成膜工程および
パターニング工程で形成することが可能となるため、そ
の製造が容易になる。
基板においては、前記反射層と、前記ソース電極および
前記ドレイン電極とが、同一材料により形成されている
ことが好ましい。この好ましい例によれば、反射層とソ
ース電極およびドレイン電極とを同一の成膜工程および
パターニング工程で形成することが可能となるため、そ
の製造が容易になる。
【００１１】また、前記半透過型アクティブ素子アレイ
基板においては、前記ソース電極、前記ドレイン電極お
よび前記反射層が、Ｃｒ、ＡｌおよびＡｇからなる群よ
り選ばれる少なくとも１種を含むことが好ましい。反射
効率を更に向上させることができるからである。
基板においては、前記ソース電極、前記ドレイン電極お
よび前記反射層が、Ｃｒ、ＡｌおよびＡｇからなる群よ
り選ばれる少なくとも１種を含むことが好ましい。反射
効率を更に向上させることができるからである。
【００１２】前記目的を達成するため、本発明の半透過
型アクティブ素子アレイ基板の製造方法は、透明基板上
にゲート電極を形成する工程と、前記ゲート電極をゲー
ト絶縁膜を介して被覆するように半導体膜を形成する工
程と、前記半導体膜をパターニングすることにより、半
導体層および複数の凸部を形成する工程と、前記半導体
層および前記凸部を被覆するように導電膜を形成する工
程と、前記導電膜をパターニングすることにより、前記
半導体層上にソース電極およびドレイン電極を形成し、
前記凸部上に反射層を形成する工程と、前記ソース電
極、前記ドレイン電極および前記反射層を被覆するよう
に層間絶縁膜を形成する工程と、前記層間絶縁膜上に、
その一部が前記凸部および前記反射層と重なり合うよう
に、前記ドレイン電極と電気的に接続された画素電極を
形成する工程とを含むことを特徴とする。
型アクティブ素子アレイ基板の製造方法は、透明基板上
にゲート電極を形成する工程と、前記ゲート電極をゲー
ト絶縁膜を介して被覆するように半導体膜を形成する工
程と、前記半導体膜をパターニングすることにより、半
導体層および複数の凸部を形成する工程と、前記半導体
層および前記凸部を被覆するように導電膜を形成する工
程と、前記導電膜をパターニングすることにより、前記
半導体層上にソース電極およびドレイン電極を形成し、
前記凸部上に反射層を形成する工程と、前記ソース電
極、前記ドレイン電極および前記反射層を被覆するよう
に層間絶縁膜を形成する工程と、前記層間絶縁膜上に、
その一部が前記凸部および前記反射層と重なり合うよう
に、前記ドレイン電極と電気的に接続された画素電極を
形成する工程とを含むことを特徴とする。
【００１３】このような製造方法によれば、生産効率を
損なうことなく、本発明の半透過型アクティブ素子アレ
イ基板を製造することができる。
損なうことなく、本発明の半透過型アクティブ素子アレ
イ基板を製造することができる。
【００１４】前記製造方法においては、前記導電膜が、
Ｃｒ、ＡｌおよびＡｇからなる群より選ばれる少なくと
も１種を含むことが好ましい。更に反射効率の高い半透
過型アクティブ素子アレイ基板を製造することができる
からである。
Ｃｒ、ＡｌおよびＡｇからなる群より選ばれる少なくと
も１種を含むことが好ましい。更に反射効率の高い半透
過型アクティブ素子アレイ基板を製造することができる
からである。
【００１５】
【発明の実施の形態】図１は、本発明に係る半透過型ア
クティブ素子アレイ基板の構造の一例を示す断面図であ
る。
クティブ素子アレイ基板の構造の一例を示す断面図であ
る。
【００１６】この半透過型アクティブ素子アレイ基板に
おいては、複数の画素が配置されている。各画素は、透
明基板上に形成されたアクティブ素子と、これに電気的
に接続された画素電極とを備えている。更に、各画素の
画素電極が形成された領域には、外光を反射させるため
の反射部４２と、バックライト光を透過させるための透
過部４１とが存在する。
おいては、複数の画素が配置されている。各画素は、透
明基板上に形成されたアクティブ素子と、これに電気的
に接続された画素電極とを備えている。更に、各画素の
画素電極が形成された領域には、外光を反射させるため
の反射部４２と、バックライト光を透過させるための透
過部４１とが存在する。
【００１７】アクティブ素子としては、薄膜トランジス
タ（以下、「ＴＦＴ」という。）を使用することができ
る。ＴＦＴの構造については、特に限定するものではな
いが、例えば、ゲート電極１２上にゲート絶縁膜１３を
介してチャネル層１４が形成されており、このチャネル
層１４上にコンタクト層１５を介してソース電極１７お
よびドレイン電極１８が形成された構造を採用ずること
ができる。
タ（以下、「ＴＦＴ」という。）を使用することができ
る。ＴＦＴの構造については、特に限定するものではな
いが、例えば、ゲート電極１２上にゲート絶縁膜１３を
介してチャネル層１４が形成されており、このチャネル
層１４上にコンタクト層１５を介してソース電極１７お
よびドレイン電極１８が形成された構造を採用ずること
ができる。
【００１８】更に、反射部４２となる領域においては、
ゲート電極１２上にゲート絶縁膜１３を介して、複数の
凸部１６が形成されている。本実施形態においては、こ
の凸部１６は、第１層１６ａと第２層１６ｂとで形成さ
れている。この第１層１６ａおよび第２層１６ｂは、そ
れぞれ、ＴＦＴのチャネル層１４およびコンタクト層１
５と同一材料で形成されており、例えば、シリコンで形
成されている。更には、第１層１６ａおよび第２層１６
ｂは、それぞれ、ＴＦＴのチャネル層１４およびコンタ
クト層１５と同一の成膜工程およびパターニング工程に
より形成されたものであることが好ましい。
ゲート電極１２上にゲート絶縁膜１３を介して、複数の
凸部１６が形成されている。本実施形態においては、こ
の凸部１６は、第１層１６ａと第２層１６ｂとで形成さ
れている。この第１層１６ａおよび第２層１６ｂは、そ
れぞれ、ＴＦＴのチャネル層１４およびコンタクト層１
５と同一材料で形成されており、例えば、シリコンで形
成されている。更には、第１層１６ａおよび第２層１６
ｂは、それぞれ、ＴＦＴのチャネル層１４およびコンタ
クト層１５と同一の成膜工程およびパターニング工程に
より形成されたものであることが好ましい。
【００１９】凸部１６の形状については、特に限定する
ものではないが、例えば、円筒状とすることができる。
凸部１６の幅（Ｗ）は、例えば１〜３０μｍ、好ましく
は３〜１０μｍである。また、層厚は、ＴＦＴのチャネ
ル層およびコンタクト層の合計層厚と同等であることが
好ましく、例えば１００〜２０００ｎｍ、好ましくは３
００〜８００ｎｍである。また、凸部１６の配列は、不
規則であっても規則的であってもよい。また、凸部１６
同士間の間隔（Ｄ）は、例えば０．１〜３０μｍ、好ま
しくは１〜１０μｍとすることができる。
ものではないが、例えば、円筒状とすることができる。
凸部１６の幅（Ｗ）は、例えば１〜３０μｍ、好ましく
は３〜１０μｍである。また、層厚は、ＴＦＴのチャネ
ル層およびコンタクト層の合計層厚と同等であることが
好ましく、例えば１００〜２０００ｎｍ、好ましくは３
００〜８００ｎｍである。また、凸部１６の配列は、不
規則であっても規則的であってもよい。また、凸部１６
同士間の間隔（Ｄ）は、例えば０．１〜３０μｍ、好ま
しくは１〜１０μｍとすることができる。
【００２０】凸部１６を被覆するように反射層１９が形
成されている。この反射層１９は、ＴＦＴのソース電極
１７およびドレイン電極１１８と同一材料で形成されて
おり、例えば、Ｃｒ、Ａｌ、Ａｇおよびこれらの合金な
どで形成されている。更には、反射層１９は、ソース電
極１７およびドレイン電極１８と同一の成膜工程および
パターニング工程により形成されたものであることが好
ましい。
成されている。この反射層１９は、ＴＦＴのソース電極
１７およびドレイン電極１１８と同一材料で形成されて
おり、例えば、Ｃｒ、Ａｌ、Ａｇおよびこれらの合金な
どで形成されている。更には、反射層１９は、ソース電
極１７およびドレイン電極１８と同一の成膜工程および
パターニング工程により形成されたものであることが好
ましい。
【００２１】反射層１９の層厚は、ＴＦＴのソース電極
１７およびドレイン電極１８の層厚と同等であることが
好ましく、例えば５０〜１０００ｎｍ、好ましくは１０
０〜５００ｎｍである。
１７およびドレイン電極１８の層厚と同等であることが
好ましく、例えば５０〜１０００ｎｍ、好ましくは１０
０〜５００ｎｍである。
【００２２】ＴＦＴおよび反射層１９を被覆するよう
に、保護絶縁膜２０および有機絶縁膜２１が形成されて
いる。有機絶縁膜２１上には透明画素電極２２が形成さ
れており、この電極２２は、コンタクトホールを介して
ＴＦＴのドレイン電極１８と電気的に接続されている。
透明画素電極２１は、その一部が凸部１６および反射層
１９と重なり合うように配置されており、その部分が反
射部４２となり、その他の部分が透過部４１となる。
に、保護絶縁膜２０および有機絶縁膜２１が形成されて
いる。有機絶縁膜２１上には透明画素電極２２が形成さ
れており、この電極２２は、コンタクトホールを介して
ＴＦＴのドレイン電極１８と電気的に接続されている。
透明画素電極２１は、その一部が凸部１６および反射層
１９と重なり合うように配置されており、その部分が反
射部４２となり、その他の部分が透過部４１となる。
【００２３】次に、本発明に係る半透過型アクティブ素
子アレイ基板の製造方法の一例について説明する。図２
は、前記半透過型アクティブ素子アレイ基板の製造方法
の一例を説明するための断面図である。また、図３は、
同平面図である。
子アレイ基板の製造方法の一例について説明する。図２
は、前記半透過型アクティブ素子アレイ基板の製造方法
の一例を説明するための断面図である。また、図３は、
同平面図である。
【００２４】まず、透明基板１１上に、ゲート電極１２
を形成する（図２（ａ）、図３（ａ））。透明基板１１
としては、例えば、ガラス基板を使用することができ
る。ゲート電極１２としては、例えば、Ｃｒ、Ａｌ、Ａ
ｌ合金、ＡｇまたはＡｇ合金などを使用することがで
き、その形成方法としては、例えば、スパッタリング法
によりゲート電極材料を成膜した後、これをフォトリソ
グラフィーおよびエッチングによってパターニングする
方法が採用できる。また、ゲート電極１２の膜厚につい
ては、特に限定するものではないが、例えば５０〜１０
００ｎｍである。
を形成する（図２（ａ）、図３（ａ））。透明基板１１
としては、例えば、ガラス基板を使用することができ
る。ゲート電極１２としては、例えば、Ｃｒ、Ａｌ、Ａ
ｌ合金、ＡｇまたはＡｇ合金などを使用することがで
き、その形成方法としては、例えば、スパッタリング法
によりゲート電極材料を成膜した後、これをフォトリソ
グラフィーおよびエッチングによってパターニングする
方法が採用できる。また、ゲート電極１２の膜厚につい
ては、特に限定するものではないが、例えば５０〜１０
００ｎｍである。
【００２５】続いて、ゲート電極１２を被覆するように
ゲート絶縁膜１３を形成する。ゲート絶縁膜１３として
は、例えば、シリコン窒化膜を使用することができ、そ
の形成方法としては、例えば、プラズマ化学気相蒸着法
（以下、「ｐ−ＣＶＤ法」という。）を採用することが
できる。また、ゲート絶縁膜１３の膜厚は、例えば１０
〜１０００ｎｍである。
ゲート絶縁膜１３を形成する。ゲート絶縁膜１３として
は、例えば、シリコン窒化膜を使用することができ、そ
の形成方法としては、例えば、プラズマ化学気相蒸着法
（以下、「ｐ−ＣＶＤ法」という。）を採用することが
できる。また、ゲート絶縁膜１３の膜厚は、例えば１０
〜１０００ｎｍである。
【００２６】ゲート絶縁膜１３上に、第１の半導体膜お
よび第２の半導体膜を形成する。第１の半導体膜として
は、例えば、アモルファスシリコンを使用することがで
き、その膜厚は、例えば５０〜５００ｎｍ、好ましくは
１００〜３００ｎｍである。また、第２の半導体膜とし
ては、例えば、燐をドープした低抵抗アモルファスシリ
コンを使用することができ、その膜厚は、例えば５〜２
００ｎｍ、好ましくは１０〜１００ｎｍである。また、
これらの半導体膜の形成方法としては、例えば、ｐ−Ｃ
ＶＤ法を採用することができる。
よび第２の半導体膜を形成する。第１の半導体膜として
は、例えば、アモルファスシリコンを使用することがで
き、その膜厚は、例えば５０〜５００ｎｍ、好ましくは
１００〜３００ｎｍである。また、第２の半導体膜とし
ては、例えば、燐をドープした低抵抗アモルファスシリ
コンを使用することができ、その膜厚は、例えば５〜２
００ｎｍ、好ましくは１０〜１００ｎｍである。また、
これらの半導体膜の形成方法としては、例えば、ｐ−Ｃ
ＶＤ法を採用することができる。
【００２７】続いて、第１および第２の半導体膜をパタ
ーニングすることにより、ＴＦＴを形成する領域にチャ
ネル層１４およびコンタクト層１５を形成し、反射部４
２となる領域に、第１層１６ａおよび第２層１６ｂから
なる凸部１６を形成する（図２（ｂ）、図３（ｂ））。
このように、チャネル層１４およびコンタクト層１５
と、凸部１６とは、同一の成膜工程およびパターニング
工程によって形成される。なお、このパターニングは、
例えば、フォトリソグラフィーおよびエッチングにより
実施することができる。
ーニングすることにより、ＴＦＴを形成する領域にチャ
ネル層１４およびコンタクト層１５を形成し、反射部４
２となる領域に、第１層１６ａおよび第２層１６ｂから
なる凸部１６を形成する（図２（ｂ）、図３（ｂ））。
このように、チャネル層１４およびコンタクト層１５
と、凸部１６とは、同一の成膜工程およびパターニング
工程によって形成される。なお、このパターニングは、
例えば、フォトリソグラフィーおよびエッチングにより
実施することができる。
【００２８】ＴＦＴのチャネル層１４およびコンタクト
層１５と、凸部１６とを被覆するように、導電膜を形成
する。導電膜としては、例えば、Ｃｒ、Ａｌ、Ａｌ合
金、Ａｇ、Ａｇ合金などを使用することができ、その形
成方法としては、例えば、スパッタリング法を採用する
ことができる。また、導電膜の膜厚は、例えば５０〜１
０００ｎｍ、好ましくは１００〜５００ｎｍである。
層１５と、凸部１６とを被覆するように、導電膜を形成
する。導電膜としては、例えば、Ｃｒ、Ａｌ、Ａｌ合
金、Ａｇ、Ａｇ合金などを使用することができ、その形
成方法としては、例えば、スパッタリング法を採用する
ことができる。また、導電膜の膜厚は、例えば５０〜１
０００ｎｍ、好ましくは１００〜５００ｎｍである。
【００２９】続いて、導電膜をパターニングすることに
より、コンタクト層１５を被覆するようにソース電極１
７およびドレイン電極１８を形成し、凸部１６を被覆す
るように反射層１９を形成する（図２（ｃ）、図３
（ｃ））。このように、ソース電極１７およびドレイン
電極１８と、反射層１９とは、同一の成膜工程およびパ
ターニング工程によって形成される。なお、このパター
ニングは、例えば、フォトリソグラフィーおよびエッチ
ングにより実施することができる。
より、コンタクト層１５を被覆するようにソース電極１
７およびドレイン電極１８を形成し、凸部１６を被覆す
るように反射層１９を形成する（図２（ｃ）、図３
（ｃ））。このように、ソース電極１７およびドレイン
電極１８と、反射層１９とは、同一の成膜工程およびパ
ターニング工程によって形成される。なお、このパター
ニングは、例えば、フォトリソグラフィーおよびエッチ
ングにより実施することができる。
【００３０】ソース電極１７、ドレイン電極１８および
反射層１９を被覆するように保護絶縁膜膜２０を形成
し、これにコンタクトホール２０ａを形成する（図２
（ｄ）、図３（ｄ））。保護絶縁膜２０としては、例え
ば、シリコン窒化膜を使用することができ、その形成方
法としては、例えば、ｐ−ＣＶＤ法を採用することがで
きる。保護絶縁膜２０の膜厚は、例えば１０〜１０００
ｎｍである。また、コンタクトホール２０ａの形成は、
例えば、エッチングにより実施することができる。
反射層１９を被覆するように保護絶縁膜膜２０を形成
し、これにコンタクトホール２０ａを形成する（図２
（ｄ）、図３（ｄ））。保護絶縁膜２０としては、例え
ば、シリコン窒化膜を使用することができ、その形成方
法としては、例えば、ｐ−ＣＶＤ法を採用することがで
きる。保護絶縁膜２０の膜厚は、例えば１０〜１０００
ｎｍである。また、コンタクトホール２０ａの形成は、
例えば、エッチングにより実施することができる。
【００３１】保護絶縁膜２０上に有機絶縁膜２１を形成
する。有機絶縁膜２１は、例えば、アクリル系樹脂など
の感光性樹脂を塗布することにより形成することができ
る。有機絶縁膜２１の膜厚は、例えば０．５〜１０μｍ
である。その後、有機絶縁膜２１に開口部２１ｂおよび
コンタクトホール２１ａを形成する（図２（ｅ）、図３
（ｅ））。開口部２１ｂは、透過部４１に相当する部分
に形成され、コンタクトホール２１ａは、少なくともＴ
ＦＴのドレイン電極１８上に形成される。開口部２１ｂ
およびコンタクトホール２１ａの形成は、例えば、有機
絶縁膜２１として感光性樹脂を使用した場合であればフ
ォトリソグラフィーにより実施することができる。
する。有機絶縁膜２１は、例えば、アクリル系樹脂など
の感光性樹脂を塗布することにより形成することができ
る。有機絶縁膜２１の膜厚は、例えば０．５〜１０μｍ
である。その後、有機絶縁膜２１に開口部２１ｂおよび
コンタクトホール２１ａを形成する（図２（ｅ）、図３
（ｅ））。開口部２１ｂは、透過部４１に相当する部分
に形成され、コンタクトホール２１ａは、少なくともＴ
ＦＴのドレイン電極１８上に形成される。開口部２１ｂ
およびコンタクトホール２１ａの形成は、例えば、有機
絶縁膜２１として感光性樹脂を使用した場合であればフ
ォトリソグラフィーにより実施することができる。
【００３２】次に、有機絶縁膜２１上に、透明画素電極
２２を形成する（図２（ｆ）、図３（ｆ））。透明画素
電極２２は、その一部が反射層１９と重なり合うように
形成され、且つ、コンタクトホールを介してドレイン電
極１８および反射層１９と電気的に接続される。透明画
素電極２２としては、例えば、インジウム錫酸化物（Ｉ
ＴＯ）を使用することができ、その形成方法としては、
例えば、スパッタリング法により成膜した後、フォトリ
ソグラフィーおよびエッチングによりパターニングする
方法を採用することができる。
２２を形成する（図２（ｆ）、図３（ｆ））。透明画素
電極２２は、その一部が反射層１９と重なり合うように
形成され、且つ、コンタクトホールを介してドレイン電
極１８および反射層１９と電気的に接続される。透明画
素電極２２としては、例えば、インジウム錫酸化物（Ｉ
ＴＯ）を使用することができ、その形成方法としては、
例えば、スパッタリング法により成膜した後、フォトリ
ソグラフィーおよびエッチングによりパターニングする
方法を採用することができる。
【００３３】
【発明の効果】以上説明したように、本発明の半透過型
アクティブ素子アレイ基板によれば、透明基板上に複数
の凸部が形成され、その凸部を被覆するように反射層が
形成されているため、反射層表面に凹凸を形成し、その
結果、反射効率の高い半透過型アクティブ素子アレイ基
板とすることができる。
アクティブ素子アレイ基板によれば、透明基板上に複数
の凸部が形成され、その凸部を被覆するように反射層が
形成されているため、反射層表面に凹凸を形成し、その
結果、反射効率の高い半透過型アクティブ素子アレイ基
板とすることができる。
【００３４】また、本発明の製造方法によれば、凸部と
半導体層とを同一の成膜工程およびパターニング工程に
より形成し、反射層とソース電極およびドレイン電極と
を同一の成膜工程およびパターニング工程により形成す
るため、生産効率を損なうことなく、反射効率の高い半
透過型アクティブ素子アレイ基板を製造することができ
る。
半導体層とを同一の成膜工程およびパターニング工程に
より形成し、反射層とソース電極およびドレイン電極と
を同一の成膜工程およびパターニング工程により形成す
るため、生産効率を損なうことなく、反射効率の高い半
透過型アクティブ素子アレイ基板を製造することができ
る。
【図面の簡単な説明】
【図１】 本発明に係る半透過型アクティブ素子アレイ
基板の一例を示す断面図である。
基板の一例を示す断面図である。
【図２】 本発明に係る半透過型アクティブ素子アレイ
基板の製造方法の一例を示す工程断面図である。
基板の製造方法の一例を示す工程断面図である。
【図３】 本発明に係る半透過型アクティブ素子アレイ
基板の製造方法の一例を示す工程平面図である。
基板の製造方法の一例を示す工程平面図である。
【図４】 従来の半透過型アクティブ素子アレイ基板を
示す断面図である。
示す断面図である。
１１、２１ 透明基板
１２、２２ ゲート電極
１３、２３ ゲート絶縁膜
１４、２４ チャネル層
１５、２５ コンタクト層
１６ 凸部
１７、２７ ソース電極
１８、２８ ドレイン電極
１９、２９ 反射層
２０、３０ 保護絶縁膜
２１、３１ 有機絶縁膜
２２、３２ 透明画素電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 坪井 伸行
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 2H092 JA26 JA34 JA37 JA41 JA46
JB07 JB57 JB58 KA05 KA10
KA12 KA18 MA08 MA13 MA18
NA25 NA27 NA29
5C094 AA07 BA03 CA19 DA14 DA15
DB04 EA04 EA06 EA07 EB02
ED11 FB12 FB14 FB15
5F110 AA30 BB01 CC07 DD02 EE02
EE03 EE04 EE06 EE44 FF03
FF30 GG02 GG15 GG24 GG45
HK02 HK03 HK04 HK06 HK09
HK16 HK21 HK25 HK33 HK35
HL07 HL23 NN03 NN04 NN24
NN27 NN35 NN36 NN72
Claims (6)
- 【請求項１】 透明基板と、前記透明基板上に形成され
たゲート電極と、前記ゲート電極上にゲート絶縁膜を介
して形成された半導体層と、前記半導体層上に形成され
たソース電極およびドレイン電極と、前記ソース電極お
よび前記ドレイン電極を被覆する層間絶縁膜と、前記層
間絶縁膜上に形成され、前記ドレイン電極と電気的に接
続された画素電極とを備えたアクティブ素子アレイ基板
であって、更に、前記画素電極の一部と重なり合うよう
に、前記ゲート電極上に前記ゲート絶縁膜を介して形成
された複数の凸部と、前記凸部を被覆し、且つ、前記層
間絶縁膜により被覆された反射層とを備えることを特徴
とする半透過型アクティブ素子アレイ基板。 - 【請求項２】 前記凸部と前記半導体層とが、同一材料
により形成されている請求項１に記載の半透過型アクテ
ィブ素子アレイ基板。 - 【請求項３】 前記反射層と、前記ソース電極および前
記ドレイン電極とが、同一材料により形成されている請
求項１または２に記載の半透過型アクティブ素子アレイ
基板。 - 【請求項４】 前記ソース電極、前記ドレイン電極およ
び前記反射層が、Ｃｒ、ＡｌおよびＡｇからなる群より
選ばれる少なくとも１種を含む請求項１〜３のいずれか
に記載の半透過型アクティブ素子アレイ基板。 - 【請求項５】 透明基板上にゲート電極を形成する工程
と、前記ゲート電極をゲート絶縁膜を介して被覆するよ
うに半導体膜を形成する工程と、前記半導体膜をパター
ニングすることにより、半導体層および複数の凸部を形
成する工程と、前記半導体層および前記凸部を被覆する
ように導電膜を形成する工程と、前記導電膜をパターニ
ングすることにより、前記半導体層上にソース電極およ
びドレイン電極を形成し、前記凸部上に反射層を形成す
る工程と、前記ソース電極、前記ドレイン電極および前
記反射層を被覆するように層間絶縁膜を形成する工程
と、前記層間絶縁膜上に、その一部が前記凸部および前
記反射層と重なり合うように、前記ドレイン電極と電気
的に接続された画素電極を形成する工程とを含むことを
特徴とする半透過型アクティブ素子アレイ基板の製造方
法。 - 【請求項６】 前記導電膜が、Ｃｒ、ＡｌおよびＡｇか
らなる群より選ばれる少なくとも１種を含む請求項５に
記載の半透過型アクティブ素子アレイ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001185396A JP2003005211A (ja) | 2001-06-19 | 2001-06-19 | 半透過型アクティブ素子アレイ基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001185396A JP2003005211A (ja) | 2001-06-19 | 2001-06-19 | 半透過型アクティブ素子アレイ基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003005211A true JP2003005211A (ja) | 2003-01-08 |
Family
ID=19024986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001185396A Pending JP2003005211A (ja) | 2001-06-19 | 2001-06-19 | 半透過型アクティブ素子アレイ基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003005211A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004302174A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Display Technologies Corp | 液晶表示装置及びその製造方法 |
| US7126657B2 (en) | 2003-03-13 | 2006-10-24 | Seiko Epson Corporation | Multi-domain transflective liquid crystal display with plurality of band-shaped reflectors |
| US7196832B2 (en) | 2001-12-17 | 2007-03-27 | Seiko Epson Corporation | Substrate for electrooptic device and method of manufacturing the same, electrooptic device, and electronic equipment |
| CN113838759A (zh) * | 2021-07-29 | 2021-12-24 | 信利半导体有限公司 | 一种薄膜晶体管的制作方法、薄膜晶体管及电子设备 |
-
2001
- 2001-06-19 JP JP2001185396A patent/JP2003005211A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7196832B2 (en) | 2001-12-17 | 2007-03-27 | Seiko Epson Corporation | Substrate for electrooptic device and method of manufacturing the same, electrooptic device, and electronic equipment |
| US7630115B2 (en) | 2001-12-17 | 2009-12-08 | Seiko Epson Corporation | Substrate for electrooptic device and method of manufacturing the same, electrooptic device, and electronic equipment |
| US7126657B2 (en) | 2003-03-13 | 2006-10-24 | Seiko Epson Corporation | Multi-domain transflective liquid crystal display with plurality of band-shaped reflectors |
| JP2004302174A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Display Technologies Corp | 液晶表示装置及びその製造方法 |
| CN113838759A (zh) * | 2021-07-29 | 2021-12-24 | 信利半导体有限公司 | 一种薄膜晶体管的制作方法、薄膜晶体管及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5500937B2 (ja) | 半透過型液晶表示装置、これの製造方法及び薄膜トランジスター基板の製造方法 | |
| TWI397130B (zh) | 畫素結構的製作方法以及畫素結構 | |
| CN101621039B (zh) | 像素结构的制作方法以及像素结构 | |
| US7450197B2 (en) | Liquid crystal display device | |
| CN100499140C (zh) | 像素结构及其制造方法 | |
| TW200428120A (en) | A liquid crystal display device having a patterned dielectric layer | |
| US7220610B2 (en) | Manufacturing method of array substrate for liquid crystal display device | |
| CN102236204A (zh) | 具有薄膜晶体管的透反射液晶显示装置及其制造方法 | |
| US8241935B2 (en) | Method of fabricating liquid crystal display device having concave reflector | |
| TW200411269A (en) | Transflective LCD apparatus and method for forming the same | |
| JP2002229016A (ja) | 液晶表示装置とその製造方法及び画像表示応用装置 | |
| JP2003005211A (ja) | 半透過型アクティブ素子アレイ基板およびその製造方法 | |
| CN100410746C (zh) | 液晶驱动电极构造 | |
| CN101217152B (zh) | 像素结构及其制造方法 | |
| CN101256323B (zh) | 半穿透半反射式像素结构 | |
| JP2003315788A (ja) | 半透過型液晶表示装置およびその製造方法 | |
| JP2002303883A (ja) | 半透過型アクティブ素子アレイ基板及びその製造方法 | |
| JP2003279967A (ja) | 液晶表示装置とその製造方法 | |
| JP2002090726A (ja) | 液晶表示装置およびその製造方法 | |
| KR100852169B1 (ko) | 액정표시장치 및 이에 이용되는 어레이 기판의 제조방법 | |
| KR100945350B1 (ko) | 액정 표시소자 및 그 제조방법 | |
| JP2001249358A (ja) | 液晶表示装置およびその製造方法 | |
| KR100906956B1 (ko) | 반사-투과형 액정표시장치 및 이의 제조 방법 | |
| KR100936889B1 (ko) | 액정 표시 장치의 어레이 기판 및 그 제조 방법 | |
| KR101071260B1 (ko) | 반사투과형 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |