JP2002313985A - チップサイズパッケージの製造方法 - Google Patents
チップサイズパッケージの製造方法Info
- Publication number
- JP2002313985A JP2002313985A JP2002103221A JP2002103221A JP2002313985A JP 2002313985 A JP2002313985 A JP 2002313985A JP 2002103221 A JP2002103221 A JP 2002103221A JP 2002103221 A JP2002103221 A JP 2002103221A JP 2002313985 A JP2002313985 A JP 2002313985A
- Authority
- JP
- Japan
- Prior art keywords
- size package
- bumps
- chip size
- manufacturing
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 229910000679 solder Inorganic materials 0.000 claims abstract description 46
- 229920005989 resin Polymers 0.000 claims abstract description 28
- 239000011347 resin Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 37
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 27
- 239000003822 epoxy resin Substances 0.000 claims description 20
- 229920000647 polyepoxide Polymers 0.000 claims description 20
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 4
- 230000009467 reduction Effects 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 239000011889 copper foil Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000005520 cutting process Methods 0.000 description 10
- 230000003014 reinforcing effect Effects 0.000 description 9
- 238000007747 plating Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 238000003825 pressing Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000006087 Silane Coupling Agent Substances 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000006082 mold release agent Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02333—Structure of the redistribution layers being a bump
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 金型を用いることなく、工程数を低減して、
低価格化を図ることができ、ＬＳＩの保護が十分なチッ
プサイズパッケージの製造方法を提供する。 【解決手段】 それぞれ集積回路が形成された複数の半
導体チップ領域を有し、前記複数の半導体チップ領域上
にそれぞれ複数の電極204,205が形成された半導体ウエ
ハを準備する工程と、前記複数の電極204,205にそれぞ
れ接続される複数のバンプ304,305を、前記複数の電極2
04,205上に形成する工程と、前記複数の半導体チップ領
域における前記複数のバンプ304,305に対して、一括し
て加重をかけることによって、前記複数のバンプ304,30
5の上部を実質的に平坦に、かつ高さを実質的に等しく
する工程と、前記半導体ウエハを樹脂200によって覆う
工程と、前記複数のバンプ304,305の上面を露出させる
ように、前記樹脂200を研磨する工程と、前記複数のバ
ンプ304,305上に複数の半田ボール604,605を形成する工
程と、前記複数の半田ボール604,605が形成された前記
半導体ウエハを個々の半導体チップに分割する工程とを
含む。
低価格化を図ることができ、ＬＳＩの保護が十分なチッ
プサイズパッケージの製造方法を提供する。 【解決手段】 それぞれ集積回路が形成された複数の半
導体チップ領域を有し、前記複数の半導体チップ領域上
にそれぞれ複数の電極204,205が形成された半導体ウエ
ハを準備する工程と、前記複数の電極204,205にそれぞ
れ接続される複数のバンプ304,305を、前記複数の電極2
04,205上に形成する工程と、前記複数の半導体チップ領
域における前記複数のバンプ304,305に対して、一括し
て加重をかけることによって、前記複数のバンプ304,30
5の上部を実質的に平坦に、かつ高さを実質的に等しく
する工程と、前記半導体ウエハを樹脂200によって覆う
工程と、前記複数のバンプ304,305の上面を露出させる
ように、前記樹脂200を研磨する工程と、前記複数のバ
ンプ304,305上に複数の半田ボール604,605を形成する工
程と、前記複数の半田ボール604,605が形成された前記
半導体ウエハを個々の半導体チップに分割する工程とを
含む。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩのパッケー
ジに係り、特に、ＬＳＩチップと略同じ大きさのチップ
サイズパッケージの製造方法に関するものである。
ジに係り、特に、ＬＳＩチップと略同じ大きさのチップ
サイズパッケージの製造方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、 （１）“日経マイクロデバイス”１９９５年２月号
Ｐ．９６〜９７ （２）“チップサイズパッケージ技術”サーキットテク
ノロジ Ｖｏｌ．９ Ｎｏ．７ Ｐ４７５〜４７８に記載されるようなものが
あった。
例えば、 （１）“日経マイクロデバイス”１９９５年２月号
Ｐ．９６〜９７ （２）“チップサイズパッケージ技術”サーキットテク
ノロジ Ｖｏｌ．９ Ｎｏ．７ Ｐ４７５〜４７８に記載されるようなものが
あった。
【０００３】従来、この種のパッケージは、μ−ＢＧ
Ａ、チップサイズパッケージ、ＣＳＰ等種々の名前で呼
ばれ、また色々なタイプのチップサイズパッケージが開
発されている。
Ａ、チップサイズパッケージ、ＣＳＰ等種々の名前で呼
ばれ、また色々なタイプのチップサイズパッケージが開
発されている。
【０００４】図８はかかる従来のチップサイズパッケー
ジの一部破断斜視図である。
ジの一部破断斜視図である。
【０００５】この図に示すように、ＬＳＩチップ１に半
田蒸着と銅バンプを形成後、モールド樹脂２により樹脂
封止し、外部端子用の半田バンプ３をつける。なお、４
は配線パターン、５は電極パッドである。結果として、
略ＬＳＩと同じ大きさのパッケージを得ることができ
る。
田蒸着と銅バンプを形成後、モールド樹脂２により樹脂
封止し、外部端子用の半田バンプ３をつける。なお、４
は配線パターン、５は電極パッドである。結果として、
略ＬＳＩと同じ大きさのパッケージを得ることができ
る。
【０００６】また、図９は従来のチップサイズパッケー
ジのうちテープキャリア方式の一部破断斜視図である。
ジのうちテープキャリア方式の一部破断斜視図である。
【０００７】この図において、ＬＳＩチップ５の表面に
は弾性のある接着剤６をコートし、ＬＳＩの各パッドに
はフレキシブル配線７を接続し、且つこのフレキシブル
配線７には半田バンプ９が形成されている。この半田バ
ンプ９の周囲には、ポリイミドフィルム８等で形成さ
れ、前記した弾性のある接着剤６でこのＬＳＩに固定さ
れている。１０は保護枠である。結果として、略ＬＳＩ
と同じ大きさのパッケージを得ることができる。
は弾性のある接着剤６をコートし、ＬＳＩの各パッドに
はフレキシブル配線７を接続し、且つこのフレキシブル
配線７には半田バンプ９が形成されている。この半田バ
ンプ９の周囲には、ポリイミドフィルム８等で形成さ
れ、前記した弾性のある接着剤６でこのＬＳＩに固定さ
れている。１０は保護枠である。結果として、略ＬＳＩ
と同じ大きさのパッケージを得ることができる。
【０００８】すなわち、このパッケージでは、ＬＳＩを
バンプを有するポリイミド配線基板に実装し、次に、こ
れを目的の配線基板に実装する形態をとっていた。
バンプを有するポリイミド配線基板に実装し、次に、こ
れを目的の配線基板に実装する形態をとっていた。
【０００９】他の形態のパッケージにおいても、配線が
施されたＬＳＩチップを、配線基板に実装するようにし
ている。
施されたＬＳＩチップを、配線基板に実装するようにし
ている。
【００１０】
【発明が解決しようとする課題】しかしながら、上記し
たように、従来のチップサイズパッケージでは、ＬＳＩ
をウエハから切り出した後、各々のチップサイズパッケ
ージを作製することになるので、専用の金型を必要と
し、低価格化の障害となっていた。
たように、従来のチップサイズパッケージでは、ＬＳＩ
をウエハから切り出した後、各々のチップサイズパッケ
ージを作製することになるので、専用の金型を必要と
し、低価格化の障害となっていた。
【００１１】また、従来のチップサイズパッケージで
は、ＬＳＩを配線基板に実装するのに２回実装すること
となり、工程数が多くなり、結果として高価格になる。
は、ＬＳＩを配線基板に実装するのに２回実装すること
となり、工程数が多くなり、結果として高価格になる。
【００１２】更に、ＬＳＩをウエハから切り出した後、
各々のチップサイズパッケージを作製することとなるの
で、その作製が煩雑であり、製造の信頼性上も問題であ
る。
各々のチップサイズパッケージを作製することとなるの
で、その作製が煩雑であり、製造の信頼性上も問題であ
る。
【００１３】また、従来エポキシ樹脂のモールドに関し
てはモールドに離型剤が添加されていた。これは金型と
樹脂との接着を防ぐ目的のものであるが、ＬＳＩ及びそ
の周辺の金属との接着力が弱くなり、信頼性低下につな
がった。
てはモールドに離型剤が添加されていた。これは金型と
樹脂との接着を防ぐ目的のものであるが、ＬＳＩ及びそ
の周辺の金属との接着力が弱くなり、信頼性低下につな
がった。
【００１４】更に、今までにもＬＳＩにバンプを直接作
製し、これをフェースダウン方式で基板に実装する方法
は提案され、実用化している。しかし、この方法ではＬ
ＳＩの保護が全くなされておらず、機械的にも弱いもの
であった。
製し、これをフェースダウン方式で基板に実装する方法
は提案され、実用化している。しかし、この方法ではＬ
ＳＩの保護が全くなされておらず、機械的にも弱いもの
であった。
【００１５】本発明は、上記問題点を除去し、金型を用
いることなく、工程数を低減して、低価格化を図ること
ができ、ＬＳＩの保護が十分なチップサイズパッケージ
の製造方法を提供することを目的とする。
いることなく、工程数を低減して、低価格化を図ること
ができ、ＬＳＩの保護が十分なチップサイズパッケージ
の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕チップサイズパッケージの製造方法において、そ
れぞれ集積回路が形成された複数の半導体チップ領域を
有し、前記複数の半導体チップ領域上にそれぞれ複数の
電極が形成された半導体ウエハを準備する工程と、前記
複数の電極にそれぞれ接続される複数のバンプを、前記
複数の電極上に形成する工程と、前記複数の半導体チッ
プ領域における前記複数のバンプに対して、一括して加
重をかけることによって、前記複数のバンプの上部を実
質的に平坦に、かつ高さを実質的に等しくする工程と、
前記半導体ウエハを樹脂によって覆う工程と、前記複数
のバンプの上面を露出させるように、前記樹脂を研磨す
る工程と、前記複数のバンプ上に複数の半田ボールを形
成する工程と、前記複数の半田ボールが形成された前記
半導体ウエハを個々の半導体チップに分割する工程とを
含むことを特徴とする。
成するために、 〔１〕チップサイズパッケージの製造方法において、そ
れぞれ集積回路が形成された複数の半導体チップ領域を
有し、前記複数の半導体チップ領域上にそれぞれ複数の
電極が形成された半導体ウエハを準備する工程と、前記
複数の電極にそれぞれ接続される複数のバンプを、前記
複数の電極上に形成する工程と、前記複数の半導体チッ
プ領域における前記複数のバンプに対して、一括して加
重をかけることによって、前記複数のバンプの上部を実
質的に平坦に、かつ高さを実質的に等しくする工程と、
前記半導体ウエハを樹脂によって覆う工程と、前記複数
のバンプの上面を露出させるように、前記樹脂を研磨す
る工程と、前記複数のバンプ上に複数の半田ボールを形
成する工程と、前記複数の半田ボールが形成された前記
半導体ウエハを個々の半導体チップに分割する工程とを
含むことを特徴とする。
【００１７】〔２〕上記〔１〕記載のチップサイズパッ
ケージの製造方法において、前記複数の電極を露出さ
せ、前記半導体ウエハの表面を覆う保護膜を形成する工
程を有することを特徴とする。
ケージの製造方法において、前記複数の電極を露出さ
せ、前記半導体ウエハの表面を覆う保護膜を形成する工
程を有することを特徴とする。
【００１８】〔３〕上記〔２〕記載のチップサイズパッ
ケージの製造方法において、前記保護膜はＰＳＧを用い
て形成することを特徴とする。
ケージの製造方法において、前記保護膜はＰＳＧを用い
て形成することを特徴とする。
【００１９】〔４〕上記〔１〕から〔３〕のいずれか１
項に記載のチップサイズパッケージの製造方法におい
て、前記複数のバンプは、金、銅、半田のいずれか一つ
を用いて形成することを特徴とする。
項に記載のチップサイズパッケージの製造方法におい
て、前記複数のバンプは、金、銅、半田のいずれか一つ
を用いて形成することを特徴とする。
【００２０】〔５〕上記〔１〕から〔４〕のいずれか１
項に記載のチップサイズパッケージの製造方法におい
て、前記樹脂は、エポキシ樹脂を用いて形成することを
特徴とする。
項に記載のチップサイズパッケージの製造方法におい
て、前記樹脂は、エポキシ樹脂を用いて形成することを
特徴とする。
【００２１】〔６〕上記〔１〕から〔５〕のいずれか１
項に記載のチップサイズパッケージの製造方法におい
て、前記複数の電極は、一辺が５０μｍ〜１００μｍの
長方形状、または正方形状であり、約１μｍの厚さを有
するように形成することを特徴とする。
項に記載のチップサイズパッケージの製造方法におい
て、前記複数の電極は、一辺が５０μｍ〜１００μｍの
長方形状、または正方形状であり、約１μｍの厚さを有
するように形成することを特徴とする。
【００２２】〔７〕上記〔１〕から〔６〕のいずれか１
項に記載のチップサイズパッケージの製造方法におい
て、前記複数のバンプの各々は、３０μｍ〜６０μｍの
高さを有するように形成することを特徴とする。
項に記載のチップサイズパッケージの製造方法におい
て、前記複数のバンプの各々は、３０μｍ〜６０μｍの
高さを有するように形成することを特徴とする。
【００２３】〔８〕上記〔１〕から〔７〕のいずれか１
項に記載のチップサイズパッケージの製造方法におい
て、前記複数のバンプは、一つのバンプあたり６ｇ〜１
０ｇの加重がかけられることを特徴とする。
項に記載のチップサイズパッケージの製造方法におい
て、前記複数のバンプは、一つのバンプあたり６ｇ〜１
０ｇの加重がかけられることを特徴とする。
【００２４】
【発明の実施の形態】以下、本発明の実施例について図
面を参照しながら説明する。
面を参照しながら説明する。
【００２５】図１は本発明の第１実施例を示すウエハの
平面図、図２は図１のＡ−Ａ′線におけるチップの製造
工程断面図である。
平面図、図２は図１のＡ−Ａ′線におけるチップの製造
工程断面図である。
【００２６】図１においては、１枚のウエハが示されて
おり、前処理を終了し、更に各ＬＳＩの電極にバンプを
形成した状態を示している。
おり、前処理を終了し、更に各ＬＳＩの電極にバンプを
形成した状態を示している。
【００２７】この図において、１０１，１０２，１０
３，１０４…は各ＬＳＩ（半導体チップ）であり、実線
Ｃ１，Ｃ３，Ｃ５，Ｃ２，Ｃ４，Ｃ６，Ｃ８に沿ってウ
エハから切り取られる。 ２０１，２０２，２０３，２
０４，２０５，２０６，２０７，２０８は各ＬＳＩにお
ける電極であり、通常は１μｍ厚のアルミニウムが用い
られる。３０１，３０２，…，３０８はバンプであり、
この実施例では、いわゆるスタッド方式（ワイヤボンデ
ィングの技術を用い、ボンディング時のボールをバンプ
とする）を用いた。
３，１０４…は各ＬＳＩ（半導体チップ）であり、実線
Ｃ１，Ｃ３，Ｃ５，Ｃ２，Ｃ４，Ｃ６，Ｃ８に沿ってウ
エハから切り取られる。 ２０１，２０２，２０３，２
０４，２０５，２０６，２０７，２０８は各ＬＳＩにお
ける電極であり、通常は１μｍ厚のアルミニウムが用い
られる。３０１，３０２，…，３０８はバンプであり、
この実施例では、いわゆるスタッド方式（ワイヤボンデ
ィングの技術を用い、ボンディング時のボールをバンプ
とする）を用いた。
【００２８】また、電極２０１，２０２，２０３，２０
４，２０５，２０６，２０７，２０８は、各々１辺が５
０〜１００μｍの長方形または正方形の形状をなしてお
り、バンプ３０１，３０２，３０３…は通常各々最大直
径が３０〜６０μｍで高さもほぼ同じ値である。
４，２０５，２０６，２０７，２０８は、各々１辺が５
０〜１００μｍの長方形または正方形の形状をなしてお
り、バンプ３０１，３０２，３０３…は通常各々最大直
径が３０〜６０μｍで高さもほぼ同じ値である。
【００２９】以下、図１に示されるＬＳＩ１０４のＡ−
Ａ′線に沿ったウエハサイズチップの製造方法について
図２を参照しながら説明する。
Ａ′線に沿ったウエハサイズチップの製造方法について
図２を参照しながら説明する。
【００３０】（１）まず、図２（ａ）に示すように、１
００はＬＳＩ１０４を保護するためのＰＳＧ膜（酸化
膜）であり、電極２０４，２０５上のバンプ３０４，３
０５はワイヤボンディング技術で作製されるので先端が
くびれた形状になっている。次工程前に１バンプ当たり
６〜１０ｇの加重をかけ、各バンプの高さを揃え、また
各バンプの先端の表面を平坦にしておくと都合がよい。
００はＬＳＩ１０４を保護するためのＰＳＧ膜（酸化
膜）であり、電極２０４，２０５上のバンプ３０４，３
０５はワイヤボンディング技術で作製されるので先端が
くびれた形状になっている。次工程前に１バンプ当たり
６〜１０ｇの加重をかけ、各バンプの高さを揃え、また
各バンプの先端の表面を平坦にしておくと都合がよい。
【００３１】バンプの材質としては金、または銅が望ま
しい。両者とも、通常の技術で作製することができる。
特に、金のスタッド方式のバンプに関しては、製造装置
も販売され、ＬＳＩの前工程を変更することなく作製す
ることができる。
しい。両者とも、通常の技術で作製することができる。
特に、金のスタッド方式のバンプに関しては、製造装置
も販売され、ＬＳＩの前工程を変更することなく作製す
ることができる。
【００３２】また、銅バンプに関してはボンディング
時、Ａｒに水素を添加したガス雰囲気が必要であり、ま
たボンディング圧力も若干大きめなため、ＬＳＩのアル
ミ電極の厚さを２μｍ程度と通常より厚くする必要が生
じたが、条件を最適化することにより、良好な銅のスタ
ッド方式のバンプを得ることが可能であった。
時、Ａｒに水素を添加したガス雰囲気が必要であり、ま
たボンディング圧力も若干大きめなため、ＬＳＩのアル
ミ電極の厚さを２μｍ程度と通常より厚くする必要が生
じたが、条件を最適化することにより、良好な銅のスタ
ッド方式のバンプを得ることが可能であった。
【００３３】最近、錫−鉛を主成分にした半田ワイヤを
ボンディングして、半田のバンプをＬＳＩのアルミ電極
に形成する技術も実用化されている。この技術を用いる
と容易に半田バンプ３０１，３０２，３０３，３０４，
３０５…を形成することができ、更に続行する工程も容
易になる。
ボンディングして、半田のバンプをＬＳＩのアルミ電極
に形成する技術も実用化されている。この技術を用いる
と容易に半田バンプ３０１，３０２，３０３，３０４，
３０５…を形成することができ、更に続行する工程も容
易になる。
【００３４】（２）全てのアルミ電極にバンプを形成、
加圧後、図２（ｂ）に示すように、ウエハ全面にエポキ
シ樹脂２００を被着し、ホットプレスにより押圧、加熱
しつつ硬化させる。プレスによる圧力は、１５〜２０ｋ
ｇ重／ｃｍ2 、温度は８０〜１００℃、硬化時間にほぼ
１時間を要した。この押圧工程により、バンプ３０１，
３０２，３０３，３０４，３０５…の平らな突起上面が
エポキシ樹脂２００の表面に露出する。樹脂はエコボン
ド（エマーソンアンドカミング社製の商品名）のように
硬化前後における体積変化率の低いものを用いた。樹脂
や押圧条件により、バンプ３０１，３０２，３０３，３
０４，３０５…の平らな突起上面にエポキシ樹脂２００
が薄く残存する場合がある。この時は表面をサンドペー
パー、またはサンドブラスト等で若干研磨することで露
出させることができた。
加圧後、図２（ｂ）に示すように、ウエハ全面にエポキ
シ樹脂２００を被着し、ホットプレスにより押圧、加熱
しつつ硬化させる。プレスによる圧力は、１５〜２０ｋ
ｇ重／ｃｍ2 、温度は８０〜１００℃、硬化時間にほぼ
１時間を要した。この押圧工程により、バンプ３０１，
３０２，３０３，３０４，３０５…の平らな突起上面が
エポキシ樹脂２００の表面に露出する。樹脂はエコボン
ド（エマーソンアンドカミング社製の商品名）のように
硬化前後における体積変化率の低いものを用いた。樹脂
や押圧条件により、バンプ３０１，３０２，３０３，３
０４，３０５…の平らな突起上面にエポキシ樹脂２００
が薄く残存する場合がある。この時は表面をサンドペー
パー、またはサンドブラスト等で若干研磨することで露
出させることができた。
【００３５】（３）次に、通常の工程により、図２
（ｃ）に示すように、バンプ３０１，３０２，３０３，
３０４，３０５…の平らな突起上面に半田ボール６０
４，６０５を設置する。エポキシ樹脂２００上に半田レ
ジストが存在してもよい。これらの工程はウエハ全域に
わたって行われる。半田ボール６０４，６０５を設置
後、図１の実線Ｃ１，Ｃ３，Ｃ５，Ｃ２，Ｃ４，Ｃ６，
Ｃ８に沿ってウエハをカッティングする。
（ｃ）に示すように、バンプ３０１，３０２，３０３，
３０４，３０５…の平らな突起上面に半田ボール６０
４，６０５を設置する。エポキシ樹脂２００上に半田レ
ジストが存在してもよい。これらの工程はウエハ全域に
わたって行われる。半田ボール６０４，６０５を設置
後、図１の実線Ｃ１，Ｃ３，Ｃ５，Ｃ２，Ｃ４，Ｃ６，
Ｃ８に沿ってウエハをカッティングする。
【００３６】上記のようにして、カッティングを行った
チップサイズパッケージを以下に示す。
チップサイズパッケージを以下に示す。
【００３７】図３は本発明の第１実施例を示すチップサ
イズパッケージの斜視図である。
イズパッケージの斜視図である。
【００３８】この図の点線で示した５０は、このチップ
サイズパッケージを補強するための補強板である。この
チップサイズパッケージは、表面にエポキシ樹脂をコー
ティングしているので十分な強度を持つが、使用する前
においては、更なる強度を必要とする場合がある。ウエ
ハカッティング前、補強板５０を張り付けることによ
り、極少ない工程で、補強板付きチップサイズパッケー
ジを得ることができる。
サイズパッケージを補強するための補強板である。この
チップサイズパッケージは、表面にエポキシ樹脂をコー
ティングしているので十分な強度を持つが、使用する前
においては、更なる強度を必要とする場合がある。ウエ
ハカッティング前、補強板５０を張り付けることによ
り、極少ない工程で、補強板付きチップサイズパッケー
ジを得ることができる。
【００３９】この様な構造になっているから、ＬＳＩチ
ップと同じ面積である。
ップと同じ面積である。
【００４０】本発明によれば、このパッケージは小さい
ままで、強度的にも、耐湿等においてもいわゆるモール
ドパッケージと同等の信頼性を持つものである。
ままで、強度的にも、耐湿等においてもいわゆるモール
ドパッケージと同等の信頼性を持つものである。
【００４１】次に、本発明の第２実施例について説明す
る。
る。
【００４２】図４は本発明の第２実施例を示すウエハの
チップとなる部分の平面図、図５はそのウエハのチップ
の断面図（図４のＢ−Ｂ′断面図）、図６は本発明の第
２実施例を示すチップサイズパッケージの斜視図であ
る。なお、第１実施例と同じ部分については、同じ符号
を付してそれらの説明は省略する。
チップとなる部分の平面図、図５はそのウエハのチップ
の断面図（図４のＢ−Ｂ′断面図）、図６は本発明の第
２実施例を示すチップサイズパッケージの斜視図であ
る。なお、第１実施例と同じ部分については、同じ符号
を付してそれらの説明は省略する。
【００４３】これらの図において、４０２，４０４，４
０５，４０７はエポキシ樹脂２００上に形成された配線
金属であり、半田ボールの位置をアルミ電極の真上の位
置から移動させるためのものである。この配線金属を形
成する工程は、例えばアルミニウム蒸着、ホトリソ、エ
ッチング工程で行えばよく、なんら新しい技術は使用し
ない。メッキ技術によってもよい。半田ボール６０１，
６０２，６０３，６０４，６０５，…を設置するため半
田レジスト５００を形成する。
０５，４０７はエポキシ樹脂２００上に形成された配線
金属であり、半田ボールの位置をアルミ電極の真上の位
置から移動させるためのものである。この配線金属を形
成する工程は、例えばアルミニウム蒸着、ホトリソ、エ
ッチング工程で行えばよく、なんら新しい技術は使用し
ない。メッキ技術によってもよい。半田ボール６０１，
６０２，６０３，６０４，６０５，…を設置するため半
田レジスト５００を形成する。
【００４４】この実施例では、第１実施例のように、接
続用の半田ボールをＬＳＩのアルミ電極の真上に形成す
るのではなく、平面的に離れた場所に形成する。
続用の半田ボールをＬＳＩのアルミ電極の真上に形成す
るのではなく、平面的に離れた場所に形成する。
【００４５】すなわち、図５に示すように、まず、第１
実施例のように、ＬＳＩ１０４の各アルミ電極２０４，
２０５上に、スタッドバンプ３０４，３０５をたて、次
に、エポキシ樹脂２００を被着、押圧、加熱して、加工
後、このエポキシ樹脂２００の表面に配線金属４０４，
４０５を形成し、更に半田レジスト５００を塗布後、半
田ボール６０４，６０５を設置する。
実施例のように、ＬＳＩ１０４の各アルミ電極２０４，
２０５上に、スタッドバンプ３０４，３０５をたて、次
に、エポキシ樹脂２００を被着、押圧、加熱して、加工
後、このエポキシ樹脂２００の表面に配線金属４０４，
４０５を形成し、更に半田レジスト５００を塗布後、半
田ボール６０４，６０５を設置する。
【００４６】最後にウエハをカッティングしてＬＳＩを
切り出す。
切り出す。
【００４７】このように、半田ボール形成後、一枚のウ
エハをカッティングした一個のＬＳＩに相当する部分を
拡大すると、図６のようになる。
エハをカッティングした一個のＬＳＩに相当する部分を
拡大すると、図６のようになる。
【００４８】この実施例では、バンプ形成後、半田ボー
ル移動のための配線金属の形成を行った。エポキシ樹脂
形成前に半田ボール移動のための配線金属の形成を行う
ことも可能である。
ル移動のための配線金属の形成を行った。エポキシ樹脂
形成前に半田ボール移動のための配線金属の形成を行う
ことも可能である。
【００４９】図７はかかる本発明の第３実施例を示す配
線金属の形成を先に行った場合のチップサイズパッケー
ジの要部断面図である。図５と同じ部分については、同
じ符号を付してそれらの説明は省略する。
線金属の形成を先に行った場合のチップサイズパッケー
ジの要部断面図である。図５と同じ部分については、同
じ符号を付してそれらの説明は省略する。
【００５０】この図において、７０４，７０５は半田ボ
ール６０４，６０５の位置を移動するための配線金属、
８０４，８０５はバンプである。
ール６０４，６０５の位置を移動するための配線金属、
８０４，８０５はバンプである。
【００５１】上記実施例によれば、接続用の半田ボール
６０４，６０５が所望の場所にあるチップサイズパッケ
ージを容易に得ることが可能である。
６０４，６０５が所望の場所にあるチップサイズパッケ
ージを容易に得ることが可能である。
【００５２】特に、第１実施例と同様に、ウエハのカッ
ティングを最後に行うようにしたので、各パッケージ当
たりの工数が少なくなり、低価格化を実現できる。ま
た、エポキシ樹脂のＬＳＩへの接着力も十分なものが得
られる。
ティングを最後に行うようにしたので、各パッケージ当
たりの工数が少なくなり、低価格化を実現できる。ま
た、エポキシ樹脂のＬＳＩへの接着力も十分なものが得
られる。
【００５３】第１実施例、第２実施例共にバンプはスタ
ッドバンプとして説明した。しかし通常のメッキによる
バンプを用いても、十分に本発明を実施することが可能
であった。
ッドバンプとして説明した。しかし通常のメッキによる
バンプを用いても、十分に本発明を実施することが可能
であった。
【００５４】また、第１実施例、第２実施例はバンプ形
成後、樹脂封止する工程を用いている。しかし、樹脂を
全面に被着後、この樹脂を部分的に必要箇所に応じてホ
トリソ技術等で除去し、除去箇所に無電解メッキなどで
バンプを形成する手法も有効であった。
成後、樹脂封止する工程を用いている。しかし、樹脂を
全面に被着後、この樹脂を部分的に必要箇所に応じてホ
トリソ技術等で除去し、除去箇所に無電解メッキなどで
バンプを形成する手法も有効であった。
【００５５】図１０〜図１２は本発明の第４実施例を示
す図であり、図１０は本発明の第４実施例を示すチップ
サイズパッケージの製造工程断面（図１１のＣ−Ｃ′線
断面）図、図１１はそのチップサイズパッケージの平面
図、図１２はそのチップサイズパッケージの斜視図であ
る。
す図であり、図１０は本発明の第４実施例を示すチップ
サイズパッケージの製造工程断面（図１１のＣ−Ｃ′線
断面）図、図１１はそのチップサイズパッケージの平面
図、図１２はそのチップサイズパッケージの斜視図であ
る。
【００５６】ウエハの全体平面図は、第１実施例と同様
であるのでここでは図示は省略する。
であるのでここでは図示は省略する。
【００５７】以下、そのチップサイズパッケージの製造
方法を図１０を用いて説明する。
方法を図１０を用いて説明する。
【００５８】（１）まず、図１０（ａ）に示すように、
ＬＳＩ１０４を保護するためのＰＳＧ膜（酸化膜）１０
０が形成される。アルミ電極２０４，２０５に接続され
るバンプ３０４，３０５はワイヤボンディング技術で作
製されるので先端がくびれた形状になっている。
ＬＳＩ１０４を保護するためのＰＳＧ膜（酸化膜）１０
０が形成される。アルミ電極２０４，２０５に接続され
るバンプ３０４，３０５はワイヤボンディング技術で作
製されるので先端がくびれた形状になっている。
【００５９】バンプの材質としては金、または銅が望ま
しい。両者とも、通常の技術で作製することができる。
特に、金のスタッド方式のバンプに関しては、製造装置
も販売され、ＬＳＩの前工程を変更することなく作製す
ることができる。
しい。両者とも、通常の技術で作製することができる。
特に、金のスタッド方式のバンプに関しては、製造装置
も販売され、ＬＳＩの前工程を変更することなく作製す
ることができる。
【００６０】また、銅バンプに関してはボンディング時
Ａｒに水素を添加したガス雰囲気が必要であり、またボ
ンディング圧力も若干大きめなため、ＬＳＩのアルミ電
極の厚さを２μｍ程度と通常より厚くする必要が生じた
が、条件を最適化することにより、良好な銅のスタッド
方式のアルミニウムを得ることが可能であった。
Ａｒに水素を添加したガス雰囲気が必要であり、またボ
ンディング圧力も若干大きめなため、ＬＳＩのアルミ電
極の厚さを２μｍ程度と通常より厚くする必要が生じた
が、条件を最適化することにより、良好な銅のスタッド
方式のアルミニウムを得ることが可能であった。
【００６１】最近、錫−鉛を主成分にした半田ワイヤを
ボンディングして半田のバンプをＬＳＩのアルミ電極に
形成する技術も実用化されている。この技術を用いると
容易に半田バンプ３０４，３０５…を形成することがで
き、更に続行する工程も容易になる。
ボンディングして半田のバンプをＬＳＩのアルミ電極に
形成する技術も実用化されている。この技術を用いると
容易に半田バンプ３０４，３０５…を形成することがで
き、更に続行する工程も容易になる。
【００６２】（２）次に、図１０（ｂ）に示すように、
全てのＬＳＩ１０４のアルミ電極２０４，２０５にバン
プ３０４，３０５を形成し、加圧による先端平坦化後、
このウエハ全面に銅箔１４００（例えば、１５μｍの厚
さ）を鑞付けする。この銅箔１４００表面に、予め錫あ
るいは半田等を１μｍ程度の厚さにメッキしておき、こ
のメッキ膜（図示なし）とバンプ３０４，３０５とを低
温鑞付けする。
全てのＬＳＩ１０４のアルミ電極２０４，２０５にバン
プ３０４，３０５を形成し、加圧による先端平坦化後、
このウエハ全面に銅箔１４００（例えば、１５μｍの厚
さ）を鑞付けする。この銅箔１４００表面に、予め錫あ
るいは半田等を１μｍ程度の厚さにメッキしておき、こ
のメッキ膜（図示なし）とバンプ３０４，３０５とを低
温鑞付けする。
【００６３】次に、この銅箔１４００とＰＳＧ膜１００
間にエポキシ樹脂１２００を注入、加熱硬化させる。樹
脂は、エコボンド（エマーソンアンドカミング社製の商
品名）のように、硬化前後における体積変化率の低いも
のを用いた。ＬＳＩ１０４と銅箔１４００間の距離は４
０μｍ前後であるから、毛細管現象により効率よく、ま
た、確実に樹脂１２００を充填でき、また、ＬＳＩ１０
４表面、銅箔１４００面との接着性も極めて良好であっ
た。なお、バンプ材料が半田である場合は、銅箔に予め
錫、半田等をメッキしなくても容易にバンプと銅箔を接
続できた。
間にエポキシ樹脂１２００を注入、加熱硬化させる。樹
脂は、エコボンド（エマーソンアンドカミング社製の商
品名）のように、硬化前後における体積変化率の低いも
のを用いた。ＬＳＩ１０４と銅箔１４００間の距離は４
０μｍ前後であるから、毛細管現象により効率よく、ま
た、確実に樹脂１２００を充填でき、また、ＬＳＩ１０
４表面、銅箔１４００面との接着性も極めて良好であっ
た。なお、バンプ材料が半田である場合は、銅箔に予め
錫、半田等をメッキしなくても容易にバンプと銅箔を接
続できた。
【００６４】（３）次いで、図１０（ｃ）に示すよう
に、銅箔１４００をエッチング加工し、所望の配線金属
１４０４，１４０５をエポキシ樹脂１２００上に形成し
た。銅箔１４００のエッチング加工は、例えば、感光性
のドライフィルムを銅箔１４００にコーティング後、マ
スクを用いて露光、現像等の処理を行った後、塩化第二
鉄の溶液による銅の選択エッチングにより行った。
に、銅箔１４００をエッチング加工し、所望の配線金属
１４０４，１４０５をエポキシ樹脂１２００上に形成し
た。銅箔１４００のエッチング加工は、例えば、感光性
のドライフィルムを銅箔１４００にコーティング後、マ
スクを用いて露光、現像等の処理を行った後、塩化第二
鉄の溶液による銅の選択エッチングにより行った。
【００６５】（４）次に、電極１４０４，１４０５を形
成後、半田ボール６０４，６０５を設置するため半田レ
ジスト１５００を塗布し、その後、半田ボール６０４，
６０５を所定の場所に設置する。
成後、半田ボール６０４，６０５を設置するため半田レ
ジスト１５００を塗布し、その後、半田ボール６０４，
６０５を所定の場所に設置する。
【００６６】このようにして得られたチップサイズパッ
ケージの平面を図１１に示す。
ケージの平面を図１１に示す。
【００６７】この図において、１４０１，１４０２，１
４０３，１４０４，１４０５，…は樹脂１２００上に形
成された銅箔からなる配線金属であり、６０１，６０
２，６０３，６０４，６０５，…は半田ボールである。
４０３，１４０４，１４０５，…は樹脂１２００上に形
成された銅箔からなる配線金属であり、６０１，６０
２，６０３，６０４，６０５，…は半田ボールである。
【００６８】ＬＳＩのアルミ電極２０１，２０３，２０
６，２０８についてはその真上に外部回路との接続点を
設置するようにしてある。アルミ電極２０４，２０５に
ついては、それぞれの場所に設置されたバンプ（３０
４，３０５等）を通して、外部回路との接続点を移動す
るよう設計されている。
６，２０８についてはその真上に外部回路との接続点を
設置するようにしてある。アルミ電極２０４，２０５に
ついては、それぞれの場所に設置されたバンプ（３０
４，３０５等）を通して、外部回路との接続点を移動す
るよう設計されている。
【００６９】半田ボール６０１，６０２，６０３、６０
４，６０５，…の設置後、図１のように、点線Ｃ１，Ｃ
３，Ｃ５，Ｃ２，Ｃ４，Ｃ６，Ｃ８に沿ってウエハをカ
ッティングする。カッティング後のＬＳＩ１０４が図１
２に示されている。
４，６０５，…の設置後、図１のように、点線Ｃ１，Ｃ
３，Ｃ５，Ｃ２，Ｃ４，Ｃ６，Ｃ８に沿ってウエハをカ
ッティングする。カッティング後のＬＳＩ１０４が図１
２に示されている。
【００７０】図１２に示した７００は、このチップサイ
ズパッケージを補強するための補強板である。このチッ
プサイズパッケージは表面にエポキシ樹脂をコーティン
グしているので十分な強度を持つが、使用する前におい
ては、さらなる強度を必要とする場合がある。ウエハカ
ッティング前、補強板７００を張り付けることにより、
極少ない工程で、補強板７００付きチップサイズパッケ
ージを得ることが可能である。
ズパッケージを補強するための補強板である。このチッ
プサイズパッケージは表面にエポキシ樹脂をコーティン
グしているので十分な強度を持つが、使用する前におい
ては、さらなる強度を必要とする場合がある。ウエハカ
ッティング前、補強板７００を張り付けることにより、
極少ない工程で、補強板７００付きチップサイズパッケ
ージを得ることが可能である。
【００７１】また、エポキシ樹脂をチップ表面に被着し
ているので、いわゆる樹脂モールドと略同じ信頼性を保
証できる。
ているので、いわゆる樹脂モールドと略同じ信頼性を保
証できる。
【００７２】従来文献に示したように、従来のチップサ
イズパッケージはＬＳＩのダイスカッティング後、パッ
ケージを行っていた。しかし、本発明ではパッケージ化
の作業を全てウエハ単位で行えるため、工数が少なく、
低価格化を実現できる。
イズパッケージはＬＳＩのダイスカッティング後、パッ
ケージを行っていた。しかし、本発明ではパッケージ化
の作業を全てウエハ単位で行えるため、工数が少なく、
低価格化を実現できる。
【００７３】従来のエポキシ樹脂のモールドに関しては
モールドに離型剤が添加されていた。これは金型と樹脂
との接着を防ぐ目的のものであるが、ＬＳＩ及びその周
辺の金属との接着力が弱くなり信頼性低下につながっ
た。
モールドに離型剤が添加されていた。これは金型と樹脂
との接着を防ぐ目的のものであるが、ＬＳＩ及びその周
辺の金属との接着力が弱くなり信頼性低下につながっ
た。
【００７４】しかし、本発明の技術では金型を用いない
ので、エポキシ樹脂に離型剤を添加する必要はない。ま
た、樹脂との接着を促進するシランカップリング剤等を
有効に用いることができた。
ので、エポキシ樹脂に離型剤を添加する必要はない。ま
た、樹脂との接着を促進するシランカップリング剤等を
有効に用いることができた。
【００７５】本発明によれば、このパッケージは小さい
ままで、強度的にも、耐湿等においてもいわゆるモール
ドパッケージと同等の信頼性を持つものである。
ままで、強度的にも、耐湿等においてもいわゆるモール
ドパッケージと同等の信頼性を持つものである。
【００７６】本発明においては、バンプはスタッド方式
として説明した。しかし通常のメッキによるバンプを用
いることも当然可能であり、他の手法でもよい。またバ
ンプの材料も銅、金、錫−鉛半田のみでなく、他の材料
の使用も可能である。
として説明した。しかし通常のメッキによるバンプを用
いることも当然可能であり、他の手法でもよい。またバ
ンプの材料も銅、金、錫−鉛半田のみでなく、他の材料
の使用も可能である。
【００７７】ウエハ全面のバンプに張り付ける箔を銅箔
として説明したが、これ以外に金箔、コバール板等を用
いても良好なチップサイズパッケージを得ることができ
た。
として説明したが、これ以外に金箔、コバール板等を用
いても良好なチップサイズパッケージを得ることができ
た。
【００７８】また、各バンプとの接続は、低温鑞付けで
はなく、高温圧接、超音波接続等を用いても可能であっ
た。この場合、銅箔に半田メッキ、錫メッキ等は不要で
あった。
はなく、高温圧接、超音波接続等を用いても可能であっ
た。この場合、銅箔に半田メッキ、錫メッキ等は不要で
あった。
【００７９】銅箔のパターニングはドライフィルムを用
いる手法で説明したが、レジストをコーティングする手
法等の方法でも十分対応しえるものである。
いる手法で説明したが、レジストをコーティングする手
法等の方法でも十分対応しえるものである。
【００８０】銅箔とＬＳＩ間にエポキシ樹脂を毛細管現
象で注入したが、例えばポリイミド樹脂等、他の系統の
樹脂でも対応可能である。
象で注入したが、例えばポリイミド樹脂等、他の系統の
樹脂でも対応可能である。
【００８１】外部回路との接続は半田ボールで行うとし
て説明したが、接続予定場所に金属片を溶接して接続端
子とすることも可能である。あるいは導電性塗料を必要
箇所に塗布してもよい。
て説明したが、接続予定場所に金属片を溶接して接続端
子とすることも可能である。あるいは導電性塗料を必要
箇所に塗布してもよい。
【００８２】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００８３】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。
よれば、以下のような効果を奏することができる。
【００８４】（１）ＬＳＩチップと同じ面積のチップサ
イズパッケージを得ることができる。
イズパッケージを得ることができる。
【００８５】また、樹脂をチップ表面に被着しているの
で、いわゆる樹脂モールドとほぼ同じ信頼性を保証でき
る。
で、いわゆる樹脂モールドとほぼ同じ信頼性を保証でき
る。
【００８６】すなわち、パッケージは小さいままで、強
度的にも、耐湿等においても、いわゆるモールドパッケ
ージと同等の信頼性を確保することができる。
度的にも、耐湿等においても、いわゆるモールドパッケ
ージと同等の信頼性を確保することができる。
【００８７】（２）上記（１）の効果に加え、ＬＳＩの
表面の強度と接続の信頼性を高めることができる。
表面の強度と接続の信頼性を高めることができる。
【００８８】（３）上記（１）の効果に加え、ＬＳＩの
パッド電極と半田ボールとの位置を任意に変更でき、接
続の自由度を高めることができる。
パッド電極と半田ボールとの位置を任意に変更でき、接
続の自由度を高めることができる。
【００８９】（４）パッケージ化の作業を全てウエハ単
位で行えるため、工数が少なく、低価格化を実現でき
る。
位で行えるため、工数が少なく、低価格化を実現でき
る。
【００９０】このように、ウエハのカッティングを最後
に行うので、各パッケージ当たりの工数が少なくなり、
低価格化を実現できる。
に行うので、各パッケージ当たりの工数が少なくなり、
低価格化を実現できる。
【００９１】（５）上記（４）の効果に加え、ＬＳＩを
ウエハから切り出す前に、そのウエハ全面に補強板を接
着するようにしたので、ＬＳＩを機械的に補強すること
ができ、確実にウエハから切り出しを行うことができ
る。
ウエハから切り出す前に、そのウエハ全面に補強板を接
着するようにしたので、ＬＳＩを機械的に補強すること
ができ、確実にウエハから切り出しを行うことができ
る。
【００９２】（６）金型を用いないので、エポキシ樹脂
に離型剤を添加する必要はない。また、樹脂との接着を
促進するシランカップリング剤等を有効に用いることが
できた。
に離型剤を添加する必要はない。また、樹脂との接着を
促進するシランカップリング剤等を有効に用いることが
できた。
【００９３】（７）上記（６）と同様な、チップサイズ
パッケージを製造することができる。
パッケージを製造することができる。
【図１】本発明の第１実施例を示すウエハの平面図であ
る。
る。
【図２】図１のＡ−Ａ′線におけるチップの製造工程断
面図である。
面図である。
【図３】本発明の第１実施例を示すチップサイズパッケ
ージの斜視図である。
ージの斜視図である。
【図４】本発明の第２実施例を示すウエハのチップとな
る部分の平面図である。
る部分の平面図である。
【図５】本発明の第２実施例を示すウエハのチップの断
面（図４のＢ−Ｂ′線断面）図である。
面（図４のＢ−Ｂ′線断面）図である。
【図６】本発明の第２実施例を示すチップサイズパッケ
ージの斜視図である。
ージの斜視図である。
【図７】本発明の第３実施例を示す配線金属の形成を先
に行った場合のチップサイズパッケージの要部断面図で
ある。
に行った場合のチップサイズパッケージの要部断面図で
ある。
【図８】従来のチップサイズパッケージの一部破断斜視
図である。
図である。
【図９】従来のチップサイズパッケージのうちテープキ
ャリア方式の一部破断斜視図である。
ャリア方式の一部破断斜視図である。
【図１０】本発明の第４実施例を示すチップサイズパッ
ケージの製造工程断面（図１１のＣ−Ｃ′線断面）であ
る。
ケージの製造工程断面（図１１のＣ−Ｃ′線断面）であ
る。
【図１１】本発明の第４実施例を示すチップサイズパッ
ケージの平面図である。
ケージの平面図である。
【図１２】本発明の第４実施例を示すチップサイズパッ
ケージの斜視図である。
ケージの斜視図である。
５０，７００ 補強板 １００ ＰＳＧ膜（酸化膜））保護膜 １０１，１０２，１０３，１０４，… ＬＳＩ（半導
体チップ） ２００，１２００ エポキシ樹脂 ２０１，２０２，２０３，２０４，２０５，２０６，２
０７，２０８ 電極（アルミニウム） ３０１，３０２，３０３，３０４，３０５，３０６，３
０７，３０８，８０４，８０５ バンプ（スタッドバ
ンプ） ４０２，４０４，４０５，４０７，７０４，７０５，１
４０１、１４０２，１４０４，１４０５ 配線金属 ５００，１５００ 半田レジスト ６０１，６０２，６０３，６０４，６０５，… 半田
ボール １４００ 銅箔
体チップ） ２００，１２００ エポキシ樹脂 ２０１，２０２，２０３，２０４，２０５，２０６，２
０７，２０８ 電極（アルミニウム） ３０１，３０２，３０３，３０４，３０５，３０６，３
０７，３０８，８０４，８０５ バンプ（スタッドバ
ンプ） ４０２，４０４，４０５，４０７，７０４，７０５，１
４０１、１４０２，１４０４，１４０５ 配線金属 ５００，１５００ 半田レジスト ６０１，６０２，６０３，６０４，６０５，… 半田
ボール １４００ 銅箔
Claims (8)
- 【請求項１】（ａ）それぞれ集積回路が形成された複数
の半導体チップ領域を有し、前記複数の半導体チップ領
域上にそれぞれ複数の電極が形成された半導体ウエハを
準備する工程と、（ｂ）前記複数の電極にそれぞれ接続
される複数のバンプを、前記複数の電極上に形成する工
程と、（ｃ）前記複数の半導体チップ領域における前記
複数のバンプに対して、一括して加重をかけることによ
って、前記複数のバンプの上部を実質的に平坦に、かつ
高さを実質的に等しくする工程と、（ｄ）前記半導体ウ
エハを樹脂によって覆う工程と、（ｅ）前記複数のバン
プの上面を露出させるように、前記樹脂を研磨する工程
と、（ｆ）前記複数のバンプ上に複数の半田ボールを形
成する工程と、（ｇ）前記複数の半田ボールが形成され
た前記半導体ウエハを個々の半導体チップに分割する工
程とを含むことを特徴とするチップサイズパッケージの
製造方法。 - 【請求項２】 請求項１記載のチップサイズパッケージ
の製造方法において、前記複数の電極を露出させ、前記
半導体ウエハの表面を覆う保護膜を形成する工程を有す
ることを特徴とするチップサイズパッケージの製造方
法。 - 【請求項３】 請求項２記載のチップサイズパッケージ
の製造方法において、前記保護膜はＰＳＧを用いて形成
することを特徴とするチップサイズパッケージの製造方
法。 - 【請求項４】 請求項１から３のいずれか１項に記載の
チップサイズパッケージの製造方法において、前記複数
のバンプは、金、銅、半田のいずれか一つを用いて形成
することを特徴とするチップサイズパッケージの製造方
法。 - 【請求項５】 請求項１から４のいずれか１項に記載の
チップサイズパッケージの製造方法において、前記樹脂
は、エポキシ樹脂を用いて形成することを特徴とするチ
ップサイズパッケージの製造方法。 - 【請求項６】 請求項１から５のいずれか１項に記載の
チップサイズパッケージの製造方法において、前記複数
の電極は、一辺が５０μｍ〜１００μｍの長方形状、ま
たは正方形状であり、約１μｍの厚さを有するように形
成することを特徴とするチップサイズパッケージの製造
方法。 - 【請求項７】 請求項１から６のいずれか１項に記載の
チップサイズパッケージの製造方法において、前記複数
のバンプの各々は、３０μｍ〜６０μｍの高さを有する
ように形成することを特徴とするチップサイズパッケー
ジの製造方法。 - 【請求項８】 請求項１から７のいずれか１項に記載の
チップサイズパッケージの製造方法において、前記複数
のバンプは、一つのバンプあたり６ｇ〜１０ｇの加重が
かけられることを特徴とするチップサイズパッケージの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002103221A JP3614828B2 (ja) | 2002-04-05 | 2002-04-05 | チップサイズパッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002103221A JP3614828B2 (ja) | 2002-04-05 | 2002-04-05 | チップサイズパッケージの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22176095A Division JP3313547B2 (ja) | 1995-08-30 | 1995-08-30 | チップサイズパッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002313985A true JP2002313985A (ja) | 2002-10-25 |
| JP3614828B2 JP3614828B2 (ja) | 2005-01-26 |
Family
ID=19193719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002103221A Expired - Fee Related JP3614828B2 (ja) | 2002-04-05 | 2002-04-05 | チップサイズパッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3614828B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235555A (ja) * | 2007-03-20 | 2008-10-02 | Shinko Electric Ind Co Ltd | 電子装置の製造方法及び基板及び半導体装置 |
| EP2006908A2 (en) | 2007-06-21 | 2008-12-24 | Shinko Electric Industries Co., Ltd. | Electronic device and method of manufacturing the same |
| EP2017883A2 (en) | 2007-06-18 | 2009-01-21 | Shinko Electric Industries Co., Ltd. | Electronic device manufacturing method and electronic device |
| EP2026380A2 (en) | 2007-08-17 | 2009-02-18 | Shinko Electric Industries Co., Ltd. | Method of manufacturing semiconductor device |
| EP2040288A2 (en) | 2007-09-18 | 2009-03-25 | Shinko Electric Industries Co., Ltd. | Method of forming semiconductor chip wiring pattern using alignment marks |
| EP2040294A1 (en) | 2007-09-18 | 2009-03-25 | Shinko Electric Industries Co., Ltd. | Method of manufacturing a semiconductor device |
| CN100578766C (zh) * | 2006-08-29 | 2010-01-06 | 日月光半导体制造股份有限公司 | 芯片封装构造制造方法 |
| CN101937858A (zh) * | 2010-08-03 | 2011-01-05 | 清华大学 | 一种倒装芯片凸点结构的圆片级制造方法 |
| US7906833B2 (en) | 2007-11-20 | 2011-03-15 | Shinko Electric Industries Co., Ltd. | Semiconductor device and manufacturing method thereof |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4105202B2 (ja) | 2006-09-26 | 2008-06-25 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP5295928B2 (ja) | 2009-10-23 | 2013-09-18 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
-
2002
- 2002-04-05 JP JP2002103221A patent/JP3614828B2/ja not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100578766C (zh) * | 2006-08-29 | 2010-01-06 | 日月光半导体制造股份有限公司 | 芯片封装构造制造方法 |
| US7829378B2 (en) * | 2007-03-20 | 2010-11-09 | Shinko Electric Industries Co., Ltd. | Method of manufacturing electronic device, substrate and semiconductor device |
| JP2008235555A (ja) * | 2007-03-20 | 2008-10-02 | Shinko Electric Ind Co Ltd | 電子装置の製造方法及び基板及び半導体装置 |
| EP2017883A2 (en) | 2007-06-18 | 2009-01-21 | Shinko Electric Industries Co., Ltd. | Electronic device manufacturing method and electronic device |
| US8102048B2 (en) | 2007-06-18 | 2012-01-24 | Shinko Electric Industries Co., Ltd. | Electronic device manufacturing method and electronic device |
| EP2006908A3 (en) * | 2007-06-21 | 2009-11-11 | Shinko Electric Industries Co., Ltd. | Electronic device and method of manufacturing the same |
| EP2006908A2 (en) | 2007-06-21 | 2008-12-24 | Shinko Electric Industries Co., Ltd. | Electronic device and method of manufacturing the same |
| JP2009004544A (ja) * | 2007-06-21 | 2009-01-08 | Shinko Electric Ind Co Ltd | 電子装置の製造方法及び電子装置 |
| US7719123B2 (en) | 2007-08-17 | 2010-05-18 | Shinko Electric Industries Co., Ltd. | Method of manufacturing semiconductor device |
| EP2026380A3 (en) * | 2007-08-17 | 2009-11-18 | Shinko Electric Industries Co., Ltd. | Method of manufacturing semiconductor device |
| EP2026380A2 (en) | 2007-08-17 | 2009-02-18 | Shinko Electric Industries Co., Ltd. | Method of manufacturing semiconductor device |
| US8148254B2 (en) | 2007-08-17 | 2012-04-03 | Shinko Electric Industries Co., Ltd. | Method of manufacturing semiconductor device |
| US7615408B2 (en) | 2007-09-18 | 2009-11-10 | Shinko Electric Industries Co., Ltd. | Method of manufacturing semiconductor device |
| JP2009076496A (ja) * | 2007-09-18 | 2009-04-09 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| EP2040294A1 (en) | 2007-09-18 | 2009-03-25 | Shinko Electric Industries Co., Ltd. | Method of manufacturing a semiconductor device |
| US7772091B2 (en) | 2007-09-18 | 2010-08-10 | Shinko Electric Industries Co., Ltd. | Manufacturing method of semiconductor apparatus comprising alignment patterns in scribe regions |
| EP2040288A2 (en) | 2007-09-18 | 2009-03-25 | Shinko Electric Industries Co., Ltd. | Method of forming semiconductor chip wiring pattern using alignment marks |
| US7906833B2 (en) | 2007-11-20 | 2011-03-15 | Shinko Electric Industries Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN101937858A (zh) * | 2010-08-03 | 2011-01-05 | 清华大学 | 一种倒装芯片凸点结构的圆片级制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3614828B2 (ja) | 2005-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3313547B2 (ja) | チップサイズパッケージの製造方法 | |
| JP4476381B2 (ja) | 半導体チップパッケージ及びその製造方法 | |
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002261190A (ja) | 半導体装置、その製造方法及び電子機器 | |
| JPH0855938A (ja) | 半導体装置及びその製造方法 | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| JP3622435B2 (ja) | 半導体装置とその製造方法 | |
| JP2003197856A (ja) | 半導体装置 | |
| CN116250081A (zh) | 一种扇出型封装结构及其制备方法 | |
| JP2701589B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002313985A (ja) | チップサイズパッケージの製造方法 | |
| US20100013091A1 (en) | Semiconductor device including a copolymer layer | |
| JPH0864635A (ja) | 半導体装置 | |
| JP4440494B2 (ja) | 半導体装置の製造方法 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP4279222B2 (ja) | チップサイズパッケージの製造方法 | |
| JP3614829B2 (ja) | チップサイズパッケージ | |
| JP4207872B2 (ja) | チップサイズパッケージ | |
| JP4279224B2 (ja) | チップサイズパッケージ | |
| JP4626063B2 (ja) | 半導体装置の製造方法 | |
| JP4279223B2 (ja) | チップサイズパッケージ | |
| JP4300526B2 (ja) | チップサイズパッケージ | |
| JP2002313988A (ja) | チップサイズパッケージの製造方法 | |
| JP2002324873A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |