JP2002305196A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002305196A JP2002305196A JP2001109663A JP2001109663A JP2002305196A JP 2002305196 A JP2002305196 A JP 2002305196A JP 2001109663 A JP2001109663 A JP 2001109663A JP 2001109663 A JP2001109663 A JP 2001109663A JP 2002305196 A JP2002305196 A JP 2002305196A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- oxynitride film
- film
- nitrogen concentration
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 title claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 90
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 71
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 71
- 239000010703 silicon Substances 0.000 claims abstract description 71
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000007789 gas Substances 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000005121 nitriding Methods 0.000 abstract description 4
- 230000001590 oxidative effect Effects 0.000 abstract 5
- 238000010586 diagram Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 102100025353 G-protein coupled bile acid receptor 1 Human genes 0.000 description 1
- 101000857733 Homo sapiens G-protein coupled bile acid receptor 1 Proteins 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 シリコン基板とシリコン酸窒化膜との界面の
窒素濃度を低くし、かつ、シリコン酸窒化膜表面の窒素
濃度を高くする。 【解決手段】 シリコン基板上にシリコン酸化膜を形成
し、前記シリコン酸化膜に対して圧力５０Ｔｏｒｒ以下
のＮＨ3ガス雰囲気中１０００℃以上の温度で６０秒以
下の熱処理を施すことによって前記シリコン酸化膜に窒
素を導入してシリコン酸窒化膜を形成する。
窒素濃度を低くし、かつ、シリコン酸窒化膜表面の窒素
濃度を高くする。 【解決手段】 シリコン基板上にシリコン酸化膜を形成
し、前記シリコン酸化膜に対して圧力５０Ｔｏｒｒ以下
のＮＨ3ガス雰囲気中１０００℃以上の温度で６０秒以
下の熱処理を施すことによって前記シリコン酸化膜に窒
素を導入してシリコン酸窒化膜を形成する。
Description
【０００１】
【発明の属する技術分野】 本発明は、半導体装置の製
造方法に関し、特にＭＩＳ型電界効果トランジスタ（Ｍ
ＩＳＦＥＴ）のゲート絶縁膜として用いられる酸窒化膜
の形成方法に関する。
造方法に関し、特にＭＩＳ型電界効果トランジスタ（Ｍ
ＩＳＦＥＴ）のゲート絶縁膜として用いられる酸窒化膜
の形成方法に関する。
【０００２】
【従来の技術】 大規模集積回路（ＬＳＩ：Ｌａｒｇｅ
Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ
ｓ）の微細化、高集積化が進むにつれ、ゲート絶縁膜と
して使用されているシリコン酸化膜の薄膜化が必要にな
っている。
Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ
ｓ）の微細化、高集積化が進むにつれ、ゲート絶縁膜と
して使用されているシリコン酸化膜の薄膜化が必要にな
っている。
【０００３】しかし、前記シリコン酸化膜の薄膜化に伴
って、ゲートポリシリコン電極中に導入した不純物（例
えば、ボロン）に対するバリア性が失われてしまう。こ
の現象によって、しきい値電圧の変動及び界面準位の増
加を招き、デバイス特性ばらつきの増大という問題が生
じる。
って、ゲートポリシリコン電極中に導入した不純物（例
えば、ボロン）に対するバリア性が失われてしまう。こ
の現象によって、しきい値電圧の変動及び界面準位の増
加を招き、デバイス特性ばらつきの増大という問題が生
じる。
【０００４】また、上記ゲート絶縁膜の薄膜化に伴っ
て、膜厚に依存したゲート電流が増大してしまう。この
現象は理論的に膜厚の減少に対して指数関数的に増大す
ることが知られている。
て、膜厚に依存したゲート電流が増大してしまう。この
現象は理論的に膜厚の減少に対して指数関数的に増大す
ることが知られている。
【０００５】そこで、上記の問題点を解決するために、
前記ゲート絶縁膜としてシリコン酸化膜に代わってシリ
コン酸窒化膜の採用があげられる。窒素原子導入によっ
て、ゲート絶縁膜の分子構造が緻密になり、ゲート電極
中の不純物であるボロン原子のシリコン基板への拡散を
防止できる。
前記ゲート絶縁膜としてシリコン酸化膜に代わってシリ
コン酸窒化膜の採用があげられる。窒素原子導入によっ
て、ゲート絶縁膜の分子構造が緻密になり、ゲート電極
中の不純物であるボロン原子のシリコン基板への拡散を
防止できる。
【０００６】また、窒素原子導入によって、ゲート絶縁
膜の平均誘電率が上昇するため、同一の電気的膜厚で前
記シリコン酸化膜と比べて物理膜厚が厚いゲート絶縁膜
の形成が可能となり、上記問題とされているゲート電流
が増大する現象も抑えられるという利点もある。
膜の平均誘電率が上昇するため、同一の電気的膜厚で前
記シリコン酸化膜と比べて物理膜厚が厚いゲート絶縁膜
の形成が可能となり、上記問題とされているゲート電流
が増大する現象も抑えられるという利点もある。
【０００７】上記シリコン酸窒化膜形成には、半導体基
板上にシリコン酸化膜を形成し、その後ＮＯ、Ｎ2Ｏ又
はＮＨ3ガス雰囲気中で熱処理を加える手法が用いられ
ている。
板上にシリコン酸化膜を形成し、その後ＮＯ、Ｎ2Ｏ又
はＮＨ3ガス雰囲気中で熱処理を加える手法が用いられ
ている。
【０００８】
【発明が解決しようとする課題】 しかし、特に５ｎｍ
以下の薄膜のシリコン酸化膜に窒素を導入する場合、Ｎ
Ｏ又はＮ2Ｏガスを用いると、図７（ａ）に示すように
シリコン基板とシリコン酸窒化膜との界面付近に窒素が
導入される。その結果、固定電荷及び界面準位が増大
し、移動度の低下や１/ｆノイズの増加等の問題が発生
し、デバイス特性の劣化に繋がる。
以下の薄膜のシリコン酸化膜に窒素を導入する場合、Ｎ
Ｏ又はＮ2Ｏガスを用いると、図７（ａ）に示すように
シリコン基板とシリコン酸窒化膜との界面付近に窒素が
導入される。その結果、固定電荷及び界面準位が増大
し、移動度の低下や１/ｆノイズの増加等の問題が発生
し、デバイス特性の劣化に繋がる。
【０００９】また、ＮＨ3ガスを用いると、シリコン酸
窒化膜が５ｎｍ以下の薄膜の下では図７（ｂ）に示すよ
うに、酸窒化膜中の窒素濃度分布がほぼ均一になるた
め、上記ＮＯ又はＮ2Ｏガスと同様にシリコン基板と酸
窒化膜との界面付近の窒素濃度が高くなる。したがっ
て、この場合もデバイス特性が劣化してしまう。
窒化膜が５ｎｍ以下の薄膜の下では図７（ｂ）に示すよ
うに、酸窒化膜中の窒素濃度分布がほぼ均一になるた
め、上記ＮＯ又はＮ2Ｏガスと同様にシリコン基板と酸
窒化膜との界面付近の窒素濃度が高くなる。したがっ
て、この場合もデバイス特性が劣化してしまう。
【００１０】そこで、本発明はシリコン酸窒化膜とシリ
コン基板との界面付近の窒素濃度を低く抑え、シリコン
酸窒化膜表面の窒素濃度を高めるような半導体装置の製
造方法を提供する。
コン基板との界面付近の窒素濃度を低く抑え、シリコン
酸窒化膜表面の窒素濃度を高めるような半導体装置の製
造方法を提供する。
【００１１】
【課題を解決するための手段】 上記課題は、シリコン
基板上に膜厚５ｎｍ以下のシリコン酸化膜を形成する工
程と、前記酸化膜を形成したシリコン基板を圧力５０Ｔ
ｏｒｒ以下のＮＨ3含有ガス雰囲気中１０００℃以上の
温度で６０秒以内の熱処理を施すことによって前記シリ
コン酸化膜中に窒素を導入してシリコン酸窒化膜を形成
する工程を有することを特徴とする半導体装置の製造方
法により解決する。
基板上に膜厚５ｎｍ以下のシリコン酸化膜を形成する工
程と、前記酸化膜を形成したシリコン基板を圧力５０Ｔ
ｏｒｒ以下のＮＨ3含有ガス雰囲気中１０００℃以上の
温度で６０秒以内の熱処理を施すことによって前記シリ
コン酸化膜中に窒素を導入してシリコン酸窒化膜を形成
する工程を有することを特徴とする半導体装置の製造方
法により解決する。
【００１２】本発明によれば、上記条件の下熱処理する
ことによって、シリコン基板とシリコン酸窒化膜との界
面付近における窒化反応が抑制され、シリコン酸窒化膜
表面近傍の窒素濃度を高くすることができる。
ことによって、シリコン基板とシリコン酸窒化膜との界
面付近における窒化反応が抑制され、シリコン酸窒化膜
表面近傍の窒素濃度を高くすることができる。
【００１３】
【発明の実施の形態】 ［第１の実施例］本発明の第１
の実施例による半導体装置の製造工程を説明する。図１
は本発明の第１の実施例に係るＭＩＳ型半導体装置の製
造工程を示す図である。
の実施例による半導体装置の製造工程を説明する。図１
は本発明の第１の実施例に係るＭＩＳ型半導体装置の製
造工程を示す図である。
【００１４】図１（ａ）を参照するに、シリコン基板１
に素子分離領域２を形成し、熱酸化法によって前記シリ
コン基板１上に２．５ｎｍのシリコン酸化膜３を形成す
る。
に素子分離領域２を形成し、熱酸化法によって前記シリ
コン基板１上に２．５ｎｍのシリコン酸化膜３を形成す
る。
【００１５】次に図１（ｂ）に示すように、前記シリコ
ン酸化膜３を圧力１０ＴｏｒｒのＮＨ3ガス雰囲気中に
おいて、温度１０５０℃で６０秒間の熱処理を施す。そ
の結果、前記シリコン酸化膜３に窒素が導入されシリコ
ン酸窒化膜４が形成される。
ン酸化膜３を圧力１０ＴｏｒｒのＮＨ3ガス雰囲気中に
おいて、温度１０５０℃で６０秒間の熱処理を施す。そ
の結果、前記シリコン酸化膜３に窒素が導入されシリコ
ン酸窒化膜４が形成される。
【００１６】ここで、前記工程によって形成されたシリ
コン酸窒化膜４の表面からシリコン基板界面までの窒素
濃度プロファイルを図２の実線で示す。また、図２の点
線は、前記工程のＮＨ3ガスに代えてＮＯガス雰囲気中
で熱処理した場合の窒素濃度プロファイルを示してい
る。
コン酸窒化膜４の表面からシリコン基板界面までの窒素
濃度プロファイルを図２の実線で示す。また、図２の点
線は、前記工程のＮＨ3ガスに代えてＮＯガス雰囲気中
で熱処理した場合の窒素濃度プロファイルを示してい
る。
【００１７】点線はシリコン酸窒化膜表面（以下、「酸
窒化膜表面」という。）の窒素濃度が低く、シリコン基
板とシリコン酸窒化膜との界面（以下、「シリコン基板
界面」という。）付近の窒素濃度が高くなっている。一
方、実線は酸窒化膜表面の窒素濃度が高くなり、逆にシ
リコン基板界面付近の窒素濃度が低くなっていることが
確認できる。
窒化膜表面」という。）の窒素濃度が低く、シリコン基
板とシリコン酸窒化膜との界面（以下、「シリコン基板
界面」という。）付近の窒素濃度が高くなっている。一
方、実線は酸窒化膜表面の窒素濃度が高くなり、逆にシ
リコン基板界面付近の窒素濃度が低くなっていることが
確認できる。
【００１８】したがって図２から明らかなように、ＮＨ
3ガス雰囲気中で処理したシリコン酸窒化膜の窒素濃度
は酸窒化膜表面付近が高く、シリコン基板界面付近が低
くなり、固定電荷及び界面準位を低く保つことができ、
移動度の低下、１/ｆノイズの増加を抑えることが可能
となる。
3ガス雰囲気中で処理したシリコン酸窒化膜の窒素濃度
は酸窒化膜表面付近が高く、シリコン基板界面付近が低
くなり、固定電荷及び界面準位を低く保つことができ、
移動度の低下、１/ｆノイズの増加を抑えることが可能
となる。
【００１９】続けて、図１（ｃ）に示すように、前記シ
リコン酸窒化膜４上にゲート電極となるポリシリコンを
堆積し、フォトリソグラフィー及びエッチング技術によ
って加工し、ゲート電極５を形成する。さらに、前記ゲ
ート電極５と素子分離領域２との間の領域に不純物拡散
を施して拡散層６を形成し、ＭＩＳ型半導体装置が形成
される。ここで、本発明の効果を発揮することができる
発明の実施範囲について説明する。
リコン酸窒化膜４上にゲート電極となるポリシリコンを
堆積し、フォトリソグラフィー及びエッチング技術によ
って加工し、ゲート電極５を形成する。さらに、前記ゲ
ート電極５と素子分離領域２との間の領域に不純物拡散
を施して拡散層６を形成し、ＭＩＳ型半導体装置が形成
される。ここで、本発明の効果を発揮することができる
発明の実施範囲について説明する。
【００２０】図３は圧力３０ＴｏｒｒのＮＨ3含有ガス
雰囲気中における処理時間と酸窒化膜表面の窒素濃度と
の関係を処理温度別に表したグラフである。図３より、
処理温度が高いほど短時間に酸窒化膜表面の窒素濃度を
高めることが可能であり、また、処理時間を長くするほ
ど酸窒化膜表面の窒素濃度が高くなることがわかる。
雰囲気中における処理時間と酸窒化膜表面の窒素濃度と
の関係を処理温度別に表したグラフである。図３より、
処理温度が高いほど短時間に酸窒化膜表面の窒素濃度を
高めることが可能であり、また、処理時間を長くするほ
ど酸窒化膜表面の窒素濃度が高くなることがわかる。
【００２１】しかし、処理時間を長くすると酸窒化膜表
面の窒素濃度が高くなるが、同時にシリコン基板界面の
窒素濃度も高くなる。この現象を表すグラフを図４に示
す。図４は、圧力３０ＴｏｒｒのＮＨ3含有ガス雰囲気
中における処理時間とシリコン基板界面の窒素濃度との
関係を処理温度別に表したグラフである。図４より、処
理時間が長いほどシリコン基板界面の窒素濃度が高くな
ることがわかる。本発明はシリコン基板界面の窒素濃度
を低く抑え、移動度の低下や１/ｆノイズの増加等の問
題によるデバイス特性の劣化を防ぐことを目的とするこ
とから、シリコン基板界面の窒素濃度は低いほど望まし
い。良好な界面特性を得るためには、シリコン基板界面
の窒素濃度を２ａｔｏｍｉｃ％以内に抑えることが必要
である。すなわち、図４より処理温度１０００℃におい
ては６０秒以内、９００℃においては３分以内、８００
℃においては１０分以内の短時間化を図る必要がある。
面の窒素濃度が高くなるが、同時にシリコン基板界面の
窒素濃度も高くなる。この現象を表すグラフを図４に示
す。図４は、圧力３０ＴｏｒｒのＮＨ3含有ガス雰囲気
中における処理時間とシリコン基板界面の窒素濃度との
関係を処理温度別に表したグラフである。図４より、処
理時間が長いほどシリコン基板界面の窒素濃度が高くな
ることがわかる。本発明はシリコン基板界面の窒素濃度
を低く抑え、移動度の低下や１/ｆノイズの増加等の問
題によるデバイス特性の劣化を防ぐことを目的とするこ
とから、シリコン基板界面の窒素濃度は低いほど望まし
い。良好な界面特性を得るためには、シリコン基板界面
の窒素濃度を２ａｔｏｍｉｃ％以内に抑えることが必要
である。すなわち、図４より処理温度１０００℃におい
ては６０秒以内、９００℃においては３分以内、８００
℃においては１０分以内の短時間化を図る必要がある。
【００２２】しかし、処理温度９００℃や８００℃で処
理した場合、上記条件の下シリコン基板界面の窒素濃度
を２ａｔｏｍｉｃ％以内に抑えることができるが、その
際の酸窒化膜表面の窒素濃度は約４．５ａｔｏｍｉｃ％
までしか高めることができない（図３参照）。一方、処
理温度が１０００℃ではシリコン基板界面の窒素濃度２
ａｔｏｍｉｃ％に対して酸窒化膜表面の窒素濃度を約
６．６ａｔｏｍｉｃ％まで高めることが可能である（図
３参照）。したがって、処理温度を１０００℃以上の高
温、かつ、６０秒以下の短時間処理を施すことによっ
て、シリコン基板界面の窒化抑制を図った上で酸窒化膜
表面の窒素濃度を高めることができる。
理した場合、上記条件の下シリコン基板界面の窒素濃度
を２ａｔｏｍｉｃ％以内に抑えることができるが、その
際の酸窒化膜表面の窒素濃度は約４．５ａｔｏｍｉｃ％
までしか高めることができない（図３参照）。一方、処
理温度が１０００℃ではシリコン基板界面の窒素濃度２
ａｔｏｍｉｃ％に対して酸窒化膜表面の窒素濃度を約
６．６ａｔｏｍｉｃ％まで高めることが可能である（図
３参照）。したがって、処理温度を１０００℃以上の高
温、かつ、６０秒以下の短時間処理を施すことによっ
て、シリコン基板界面の窒化抑制を図った上で酸窒化膜
表面の窒素濃度を高めることができる。
【００２３】次に、圧力との関係について考える。図５
は温度１０００℃で６０秒熱処理した場合の圧力とシリ
コン基板界面の窒素濃度の関係を表したグラフである。
図５より、シリコン基板界面の窒素濃度を２ａｔｏｍｉ
ｃ％以内に抑えるためには、圧力を５０Ｔｏｒｒ以下に
しなければいけない。
は温度１０００℃で６０秒熱処理した場合の圧力とシリ
コン基板界面の窒素濃度の関係を表したグラフである。
図５より、シリコン基板界面の窒素濃度を２ａｔｏｍｉ
ｃ％以内に抑えるためには、圧力を５０Ｔｏｒｒ以下に
しなければいけない。
【００２４】［第２の実施例］次に本発明の第２の実施
例による半導体装置の製造工程を説明する。図６は本発
明の第２の実施例に係るＭＩＳ型半導体装置の製造工程
断面図である。但し、図６において、先に説明した部分
には同一の参照符号を付し、説明を省略する。
例による半導体装置の製造工程を説明する。図６は本発
明の第２の実施例に係るＭＩＳ型半導体装置の製造工程
断面図である。但し、図６において、先に説明した部分
には同一の参照符号を付し、説明を省略する。
【００２５】図６（ａ）を参照するに、シリコン基板１
に素子分離領域２を形成し、熱酸化法によって前記シリ
コン基板上に０．５〜１．５ｎｍのシリコン酸化膜を形
成する。次に実施例１と同様、圧力１０ＴｏｒｒのＮＨ
3ガス雰囲気中において温度１０５０℃で６０秒間の熱
処理を施すことによってシリコン酸窒化膜７を形成す
る。
に素子分離領域２を形成し、熱酸化法によって前記シリ
コン基板上に０．５〜１．５ｎｍのシリコン酸化膜を形
成する。次に実施例１と同様、圧力１０ＴｏｒｒのＮＨ
3ガス雰囲気中において温度１０５０℃で６０秒間の熱
処理を施すことによってシリコン酸窒化膜７を形成す
る。
【００２６】続けて、図６（ｂ）に示すように、前記シ
リコン酸窒化膜７上に高誘電体絶縁膜８としてＳｉ3Ｎ4
等を堆積し、さらに前記高誘電体絶縁膜８上にゲート電
極となるポリシリコンを堆積する。
リコン酸窒化膜７上に高誘電体絶縁膜８としてＳｉ3Ｎ4
等を堆積し、さらに前記高誘電体絶縁膜８上にゲート電
極となるポリシリコンを堆積する。
【００２７】次に、第１の実施例と同様に、前記シリコ
ン酸窒化膜と、Ｓｉ3Ｎ4と、ポリシリコンをフォトリソ
グラフィーとエッチング技術によって加工し、ゲート電
極９を形成する。さらに、前記ゲート電極９と素子分離
領域２との間の領域に不純物拡散を施して拡散層６を形
成し、ＭＩＳ型半導体装置が形成される。
ン酸窒化膜と、Ｓｉ3Ｎ4と、ポリシリコンをフォトリソ
グラフィーとエッチング技術によって加工し、ゲート電
極９を形成する。さらに、前記ゲート電極９と素子分離
領域２との間の領域に不純物拡散を施して拡散層６を形
成し、ＭＩＳ型半導体装置が形成される。
【００２８】上記シリコン酸窒化膜７とゲート電極９の
間に堆積させたＳｉ3Ｎ4は高誘電体であるため、ゲート
絶縁膜をシリコン酸窒化膜のみで構成するよりもさらに
平均誘電率が高くなり、延いては電気的膜厚を保ったま
まゲート絶縁膜の物理膜厚を厚くすることができるので
ゲート電流の増大を抑制することができる。
間に堆積させたＳｉ3Ｎ4は高誘電体であるため、ゲート
絶縁膜をシリコン酸窒化膜のみで構成するよりもさらに
平均誘電率が高くなり、延いては電気的膜厚を保ったま
まゲート絶縁膜の物理膜厚を厚くすることができるので
ゲート電流の増大を抑制することができる。
【００２９】また、本発明の実施例で形成されたシリコ
ン酸窒化膜７の表面は窒素濃度が高いため、酸窒化膜の
平均誘電率も高くなっている。したがって、シリコン酸
化膜を高誘電体絶縁膜８との界面層として用いた場合に
比べてゲート絶縁膜全体の平均誘電率が高くなる。
ン酸窒化膜７の表面は窒素濃度が高いため、酸窒化膜の
平均誘電率も高くなっている。したがって、シリコン酸
化膜を高誘電体絶縁膜８との界面層として用いた場合に
比べてゲート絶縁膜全体の平均誘電率が高くなる。
【００３０】また、ゲート電極としてポリシリコン、高
誘電体絶縁膜としてＳｉ3Ｎ4を用いたが、ゲート電極を
タングステン、アルミニウム等の電極材料に、高誘電体
絶縁膜をＴａ2Ｏ5、ＴｉＯ2等の高誘電体絶縁材料で構
成することも可能である。
誘電体絶縁膜としてＳｉ3Ｎ4を用いたが、ゲート電極を
タングステン、アルミニウム等の電極材料に、高誘電体
絶縁膜をＴａ2Ｏ5、ＴｉＯ2等の高誘電体絶縁材料で構
成することも可能である。
【００３１】したがって、本発明は、かかる特定の実施
例に限定されるものではなく、特許請求の範囲に記載し
た要旨内において様々な変形・変更が可能である。
例に限定されるものではなく、特許請求の範囲に記載し
た要旨内において様々な変形・変更が可能である。
【００３２】
【発明の効果】 以上に説明したように本発明によれ
ば、シリコン基板とシリコン酸窒化膜との界面の窒素濃
度を低く抑え、シリコン酸窒化膜の表面の窒素濃度を高
めることができ、その結果、固定電荷及び界面準位を低
く保つことができる。
ば、シリコン基板とシリコン酸窒化膜との界面の窒素濃
度を低く抑え、シリコン酸窒化膜の表面の窒素濃度を高
めることができ、その結果、固定電荷及び界面準位を低
く保つことができる。
【図１】 第１の実施例による半導体装置の製造工程を
示す図である。
示す図である。
【図２】 第１の実施例により製造されたシリコン酸窒
化膜の窒素濃度プロファイル及びＮＯガス雰囲気中で熱
処理された場合の窒素濃度プロファイルを示す図であ
る。
化膜の窒素濃度プロファイル及びＮＯガス雰囲気中で熱
処理された場合の窒素濃度プロファイルを示す図であ
る。
【図３】 圧力３０ＴｏｒｒのＮＨ3ガス雰囲気中にお
ける処理時間とシリコン酸窒化膜表面の窒素濃度との関
係を示す図である。
ける処理時間とシリコン酸窒化膜表面の窒素濃度との関
係を示す図である。
【図４】 圧力３０ＴｏｒｒのＮＨ3ガス雰囲気中にお
ける処理時間とシリコン酸窒化膜とシリコン基板との界
面の窒素濃度との関係を示す図である。
ける処理時間とシリコン酸窒化膜とシリコン基板との界
面の窒素濃度との関係を示す図である。
【図５】 ＮＨ3ガス雰囲気中において温度１０００℃
で６０秒間熱処理した場合の圧力とシリコン酸窒化膜と
シリコン基板との界面の窒素濃度との関係を示す図であ
る。
で６０秒間熱処理した場合の圧力とシリコン酸窒化膜と
シリコン基板との界面の窒素濃度との関係を示す図であ
る。
【図６】 第２の実施例による半導体装置の製造工程を
示す図である。
示す図である。
【図７】 従来技術により製造されたシリコン酸窒化膜
の窒素濃度プロファイルである。
の窒素濃度プロファイルである。
１…シリコン基板、２…素子分離領域、３…シリコン酸
化膜、４、７…シリコン酸窒化膜、５、９…ゲート電
極、６…拡散層、８…高誘電体絶縁膜
化膜、４、７…シリコン酸窒化膜、５、９…ゲート電
極、６…拡散層、８…高誘電体絶縁膜
フロントページの続き Ｆターム(参考） 5F058 BC11 BD01 BD15 BD18 BF64 BJ01 5F140 AA00 AA01 AA03 AA06 AA24 BD01 BD07 BD09 BD11 BD12 BD15 BE07 BE08 BE19 BF01 BF04 BF05 BF07 BG37 CB04
Claims (2)
- 【請求項１】 シリコン基板上に膜厚５ｎｍ以下のシリ
コン酸化膜を形成する工程と、 前記シリコン酸化膜を形成したシリコン基板を圧力５０
Ｔｏｒｒ以下のＮＨ3含有ガス雰囲気中１０００℃以上
の温度で６０秒以内の熱処理を施すことによって前記シ
リコン酸化膜中に窒素を導入してシリコン酸窒化膜を形
成する工程を有することを特徴とする半導体装置の製造
方法。 - 【請求項２】 前記シリコン酸窒化膜を形成する工程の
後、前記シリコン酸窒化膜上に高誘電体絶縁膜を形成す
る工程を含むことを特徴とする請求項１記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109663A JP2002305196A (ja) | 2001-04-09 | 2001-04-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109663A JP2002305196A (ja) | 2001-04-09 | 2001-04-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002305196A true JP2002305196A (ja) | 2002-10-18 |
Family
ID=18961571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001109663A Pending JP2002305196A (ja) | 2001-04-09 | 2001-04-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002305196A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060198A (ja) * | 2001-08-10 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6909156B2 (en) | 2003-03-31 | 2005-06-21 | Abushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
| JP2006066503A (ja) * | 2004-08-25 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2007515078A (ja) * | 2003-12-15 | 2007-06-07 | アプライド マテリアルズ インコーポレイテッド | 酸窒化シリコン層を形成する方法 |
| JP2013149741A (ja) * | 2012-01-18 | 2013-08-01 | Canon Inc | 光電変換装置および撮像システム、光電変換装置の製造方法 |
| JP2017118121A (ja) * | 2017-01-23 | 2017-06-29 | キヤノン株式会社 | 光電変換装置および撮像システム、光電変換装置の製造方法 |
-
2001
- 2001-04-09 JP JP2001109663A patent/JP2002305196A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060198A (ja) * | 2001-08-10 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6909156B2 (en) | 2003-03-31 | 2005-06-21 | Abushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
| JP2007515078A (ja) * | 2003-12-15 | 2007-06-07 | アプライド マテリアルズ インコーポレイテッド | 酸窒化シリコン層を形成する方法 |
| JP2006066503A (ja) * | 2004-08-25 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2013149741A (ja) * | 2012-01-18 | 2013-08-01 | Canon Inc | 光電変換装置および撮像システム、光電変換装置の製造方法 |
| US9412773B2 (en) | 2012-01-18 | 2016-08-09 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, image pickup system, and method for manufacturing photoelectric conversion apparatus |
| US10103186B2 (en) | 2012-01-18 | 2018-10-16 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, image pickup system, and method for manufacturing photoelectric conversion apparatus |
| JP2017118121A (ja) * | 2017-01-23 | 2017-06-29 | キヤノン株式会社 | 光電変換装置および撮像システム、光電変換装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5072837B2 (ja) | プラズマ窒化したゲート誘電体を２段階式で窒化後アニーリングするための改善された製造方法 | |
| US7569502B2 (en) | Method of forming a silicon oxynitride layer | |
| KR100623584B1 (ko) | 듀얼-게이트 구조 및 듀얼-게이트 구조를 갖는 집적 회로제조 방법 | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| US20040175961A1 (en) | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics | |
| JP2005150737A (ja) | 異種のゲート絶縁膜を有する半導体素子及びその製造方法 | |
| JP2009506537A (ja) | ゲート誘電体層の高ｋ窒化物形成における窒素プロファイルエンジニアリング | |
| JPH0869998A (ja) | 低温オゾン・プラズマ・アニールによる酸化タンタル薄膜製造方法 | |
| Doyle et al. | Simultaneous growth of different thickness gate oxides in silicon CMOS processing | |
| US20050274948A1 (en) | Semiconductor device and method for manufacturing therefor | |
| JP2002231717A (ja) | 酸化剤としてＮ２Ｏを用いた超薄膜ＳｉＯ２ | |
| JP2000058832A (ja) | オキシ窒化ジルコニウム及び／又はハフニウム・ゲ―ト誘電体 | |
| JP3593340B2 (ja) | 集積回路デバイスの製造方法 | |
| JP4095326B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6821868B2 (en) | Method of forming nitrogen enriched gate dielectric with low effective oxide thickness | |
| US20070032021A1 (en) | Method for forming a gate dielectric of a semiconductor device | |
| JP2002305196A (ja) | 半導体装置の製造方法 | |
| US10109492B2 (en) | Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process | |
| US20050158940A1 (en) | Process of forming high-k gate dielectric layer for metal oxide semiconductor transistor | |
| JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005064052A (ja) | 半導体装置の製造方法 | |
| KR100712523B1 (ko) | 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법 | |
| KR100705175B1 (ko) | Mos 구조 형성 방법 | |
| KR0171936B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100593146B1 (ko) | 반도체 소자의 게이트 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |