JP2002170973A

JP2002170973A - 半導体素子の形成方法及び半導体素子

Info

Publication number: JP2002170973A
Application number: JP2000367648A
Authority: JP
Inventors: Takaharu Kondo; 隆治近藤; Sunao Yoshisato; 直芳里; Yuzo Koda; 勇蔵幸田; Akira Sakai; 明酒井; Koichi Matsuda; 高一松田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-12-01
Filing date: 2000-12-01
Publication date: 2002-06-14

Abstract

(57)【要約】【課題】多数のシリコン系薄膜が積層された構成をも
つ半導体素子を、効率よく形成する。【解決手段】大気圧以下の圧力での高周波プラズマＣ
ＶＤ法によって基板上にシリコン系材料からなる複数の
ｐｉｎ接合を形成する工程を有する半導体素子の形成方
法であって、前記ｐｉｎ接合のうち一のｐｉｎ接合を形
成した後に該ｐｉｎ接合の表面に露出しているｐ層もし
くはｎ層を酸素含有雰囲気に曝す工程と、該酸素含有雰
囲気に曝されたｐ層もしくはｎ層上に前記一のｐｉｎ接
合に隣接する他のｐｉｎ接合のｎ層もしくはｐ層を形成
してｐｎ界面を形成する工程と、を有することを特徴と
する半導体素子の形成方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体素子の形成方
法及び半導体素子に関するものである。

【０００２】

【従来の技術】高周波プラズマＣＶＤ法は、大面積化や
低温形成が容易であり、プロセススループットが向上す
るという利点を有し、シリコン系薄膜の形成方法として
有力な手段の一つである。

【０００３】シリコン系薄膜からなる半導体接合を有す
る半導体素子の例として太陽電池について考えてみる
と、化石燃料を利用した既存のエネルギーに比べて、シ
リコン系薄膜を用いた太陽電池は、エネルギー源が無尽
蔵であること、発電過程がクリーンであるという利点が
あるものの、その普及を進めるためには、発電電力量あ
たりの単価をさらに下げることが必要である。そのため
に、低コスト化を実現する生産技術の確立や、光電変換
効率を高めるための技術の確立、さらには安定して所望
の特性をもつ半導体素子を形成するための均一性に関す
る技術の確立や、屋外に設置されることが多いという実
使用条件を考慮した耐環境性を高めるための技術の確立
は、重要な技術課題となっている。

【０００４】シリコン系薄膜からなる半導体接合を有す
る半導体素子の生産方法としては、単一の半導体形成容
器で所望の導電型の半導体層を順次形成する方法、ｐ
層、ｉ層、ｎ層を独立の半導体形成容器で形成し不純物
ガスの混入を防ぐことができるバッチ方式と呼ばれる方
法などが知られている。

【０００５】不純物の混合を防ぎ、かつさらなる低コス
ト化を実現する生産方法として、米国特許４，４００，
４０９号には、ロール・ツー・ロール（Ｒｏｌｌｔｏ
Ｒｏｌｌ）方式を採用した、連続プラズマＣＶＤ法が
開示されている。この方法では、不純物ガスの混入を防
ぐべく設けられたガスゲートを介して設けられた複数の
グロー放電領域を通過するように基板を搬送することに
より、所望の導電型の半導体層を順次形成することが可
能である。ロール・ツー・ロール方式では、基板をロー
ルから巻きだしつつ搬送し他のロールに巻き取るという
工程を行っている。

【０００６】

【発明が解決しようとする課題】これまでに提案されて
いる高周波プラズマＣＶＤ法は、半導体素子の形成方法
として優れたものであるが、ｐｉｎ接合が複数含まれて
いる場合や、ｐ層、ｉ層、ｎ層が多層構成になっている
場合には、必要となる半導体形成容器の数が増加するこ
とになる。ここで、半導体素子の形成工程において、す
べての半導体形成容器がガスゲートを介して、もしくは
直接連結され、半導体層を連続的に形成する構成とした
場合には、一部の半導体形成容器のメンテナス・点検・
修理などが必要となる度に、装置全体の稼動を静止させ
る必要がある。また、長時間にわたって放電を継続させ
る形成方法においては、長時間の放電中によって生じる
熱や脱ガス量の変化などに起因する特性の時間依存性が
生じ、半導体素子の特性にばらつきを生じる問題点が生
じる。

【０００７】本発明は、多数のシリコン系薄膜が積層さ
れた構成をもつ半導体素子を、効率よく形成することが
できる半導体素子の形成方法、さらには、より優れた均
一性と特性をもつ半導体素子の形成方法、および密着
性、耐環境性などに優れた半導体素子を提供することを
目的としている。

【０００８】

【課題を解決するための手段】本発明は、大気圧以下の
圧力での高周波プラズマＣＶＤ法によって基板上にシリ
コン系材料からなる複数のｐｉｎ接合を形成する工程を
有する半導体素子の形成方法であって、前記ｐｉｎ接合
のうち一のｐｉｎ接合を形成した後に該ｐｉｎ接合の表
面に露出しているｐ層（ｐ型半導体層）もしくはｎ層
（ｎ型半導体層）を酸素含有雰囲気に曝す工程と、該酸
素含有雰囲気に曝されたｐ層もしくはｎ層上に前記一の
ｐｉｎ接合に隣接する他のｐｉｎ接合のｎ層もしくはｐ
層を形成してｐｎ界面を形成する工程と、を有すること
を特徴とする半導体素子の形成方法を提供する。

【０００９】本発明の好適な態様は、あるｐｉｎ接合の
うち最後に形成される層（ｐ層もしくはｎ層）を酸素含
有雰囲気に曝した後に、隣接するｐｉｎ接合のうち最初
に形成される層（ｎ層もしくはｐ層：酸素雰囲気に曝さ
れた層と反対の導電型の層）を形成する。

【００１０】本発明において、酸素含有雰囲気における
酸素分圧は１Ｐａ以上であることが好ましい。また、か
かる酸素含有雰囲気として大気を用いてもよい。

【００１１】本発明において、前記酸素含有雰囲気に曝
す工程の前後で形成するｐｉｎ接合中のｉ層（ｉ型半導
体層）の一方が非晶質相であり、他方が結晶相を含むも
のであることが好ましい。かかる態様の好適な例は、非
晶質ｉ層を有するｐｉｎ接合のうち最後に形成される層
（ｐ層もしくはｎ層）を酸素含有雰囲気に曝した後に、
隣接するｐｉｎ接合（ｉ層が微結晶、多結晶などの結晶
性層である、もしくは結晶相を含む）のうち最初に形成
される層（ｎ層もしくはｐ層：酸素雰囲気に曝された層
と反対の導電型の層）を形成するものである。また逆
に、微結晶、多結晶などの結晶性のｉ層、あるいは結晶
相を含むｉ層を有するｐｉｎ接合のうち最後に形成され
る層（ｐ層もしくはｎ層）を酸素含有雰囲気に曝した後
に、隣接するｐｉｎ接合（ｉ層が非晶質層である）のう
ち最初に形成される層（ｎ層もしくはｐ層：酸素雰囲気
に曝された層と反対の導電型の層）を形成するものも好
適な例として挙げられる。

【００１２】本発明において、前記酸素含有雰囲気に曝
す工程の後に、加熱、冷却、加熱の工程を少なくとも１
回行なった後に、前記他のｐｉｎ接合のｎ層もしくはｐ
層の形成を行なうことが好ましい。かかる態様の好適な
例は、酸素含有雰囲気に曝された基板及び形成済みの半
導体層を加熱し、冷却し、再度加熱するというものであ
る。かかる加熱、冷却の手段としては、基板を半導体層
と反対側にヒーターを設けるのが簡便である。ヒーター
の温度が低い場合には冷却手段にも成り得る。冷却は自
然冷却でもよい。加熱、冷却、加熱の工程は、水素雰囲
気中で行うことが好ましい。

【００１３】本発明の好適な態様は、ロール・ルー・ロ
ール方式のプラズマＣＶＤ法を用いるものである。その
好ましい例としては、高周波プラズマＣＶＤ法によって
前記一のｐｉｎ接合を形成しながらロール・ツー・ロー
ル方式で前記基板を搬送しロールに巻き取る工程と、ロ
ールに巻き取られた状態で該基板を酸素含有雰囲気に曝
す工程と、ロール・ツー・ロール方式で該基板をロール
から引き出しながら搬送し高周波プラズマＣＶＤ法によ
って前記他のｐｉｎ接合を形成する工程と、を有するも
のが挙げられる。ロール・ツー・ロール方式を用いる場
合、前記、加熱、冷却、加熱の工程は、温度差を有する
空間内（例えば、部分的にヒーターが設けられた空間
内）を基板を搬送することによって行うことが好まし
い。

【００１４】また、本発明においては、前記酸素含有雰
囲気に曝す工程の前後で、前記基板に異なった引っ張り
応力をかけることが好ましい。より具体的には、前記酸
素含有雰囲気に曝す工程の前に前記基板にかけられる引
っ張り応力が、前記酸素含有雰囲気に曝す工程の後に前
記基板にかけられる引っ張り応力よりも大きいことが好
ましい。さらに好適な例としては、前記一のｐｉｎ接合
を形成する際に前記基板にかけられる引っ張り応力と前
記他のｐｉｎ接合を形成する際に前記基板にかけられる
引張り応力とが異なるものが挙げられる。

【００１５】このように引っ張り応力を変化させる具体
的手段としては、ロールに巻き取られた状態で基板を酸
素含有雰囲気に曝し、その前後でのロール・ツー・ロー
ル方式による搬送工程で基板にかけられる引っ張り応力
を変化させる手段が挙げられる。

【００１６】本発明において、前記ロール・ツー・ロー
ル方式で基板を搬送していく工程の途中で、引っ張り応
力を低下させる過程を含むことが好ましい。より具体的
には、前記一のｐｉｎ接合を形成する際に前記基板にか
けられる引っ張り応力、前記他のｐｉｎ接合を形成する
際に前記基板にかけられる引張り応力、の少なくとも一
方を、基板を搬送する工程の途中で低下させる。

【００１７】また、本発明は、上述した方法で形成され
た半導体素子を提供する。

【００１８】

【発明の実施の形態】前述した課題を解決するために鋭
意研究を重ねた結果本発明者は、本発明の提供する半導
体素子の形成方法では、多数のシリコン系薄膜が積層さ
れた構成をもつ半導体素子を、効率よく形成することが
でき、さらには、より優れた均一性と特性をもつ半導体
素子を形成することが可能であり、さらには、密着性、
耐環境性などに優れた半導体素子を形成することが可能
であることを見出した。

【００１９】上記の構成にすることにより、以下の作用
がある。

【００２０】複数のｐｉｎ接合をもつ半導体素子では、
ｐｉｎ接合同士が接する部分にｐｎ界面が形成される。
ｐｎ界面が形成される部分では、ｐ型、ｎ型半導体層中
のドーパントが拡散することによって実効的なドーパン
ト濃度が低下することにより、導電層としての機能が低
下する。これを防止し、ドーパントの拡散が起きても導
電層として十分な機能を保持させるために、ｐ型半導体
層、ｎ型半導体層の少なくとも一方のドーパント濃度
を、単独のｐｉｎ接合で必要とされる濃度よりも高めに
する手段が採用されている。これは、実効的なドーパン
ト濃度を保持する点では一定の効果を示すものである
が、一方でｉ型半導体側へのドーパント原子の拡散を誘
発し、半導体素子の特性低下を引き起こす要因となる。
ここで前記ｐｎ接合の接合界面（ｐ層、ｎ層のうち最初
に形成される層の表面）を酸素含有雰囲気に曝すことに
より、ｐｎ界面に微小な酸素原子層が形成され、この酸
素原子層がｐｎ界面でのドーパントの拡散を抑制するた
め、上記の問題点が抑制される。

【００２１】ｐｉｎ接合の形成と酸素含有雰囲気に曝す
タイミングの組み合わせとしては、ｐｉｎ接合を２つ有
する半導体素子の場合には、ｐｉｎ／酸素含有雰囲気／
ｐｉｎがあり、ｐｉｎ接合を３つ有する半導体素子の場
合には、ｐｉｎ／酸素含有雰囲気／ｐｉｎｐｉｎ、ｐｉ
ｎｐｉｎ／酸素含有雰囲気／ｐｉｎ、ｐｉｎ／酸素含有
雰囲気／ｐｉｎ／酸素含有雰囲気ｐｉｎがあげられる。
ｐｉｎ接合が４つ以上有する半導体素子の場合も同様に
考えることができる。（なお、本明細書中でｐｉｎと記
載した場合、ｐ層、ｉ層、ｎ層の順で形成する場合だけ
でなく、ｎ層、ｉ層、ｐ層の順で形成する場合も含
む。）

【００２２】ここで、酸素含有雰囲気としては、酸素分
圧が１Ｐａ以上であることが望ましいものである。これ
により、ｐｎ界面に微小な酸素原子層を均一に形成する
ことができる。さらに、前記酸素含有雰囲気に曝す工程
が、大気暴露を行なうものとすると、より高速でｐｎ界
面に酸素原子層を形成することが可能であり、また簡便
な方法であることからも好ましいものである。

【００２３】酸素含有雰囲気に曝した場合には、半導体
層の表面（ｐｎ界面）に過剰な酸素原子が、また大気暴
露を行なった場合には、半導体層の表面に大気中のガス
や水分などが吸着する場合がある。前記の吸着物は、酸
素含有雰囲気に曝したあとに半導体層を形成する際に、
半導体層を負圧環境下においたり、加熱・冷却・加熱の
工程を経ることで効果的に除去することが可能である。
ここで、少なくとも最初の加熱は、半導体形成雰囲気と
は別の雰囲気下で行なうことが脱離物質が半導体層中に
混入しないためにより好ましいものである。具体的に
は、ある雰囲気下で加熱をして表面の不要物質を脱離さ
せた後、ゲートやガスゲートを介して、別の雰囲気下に
搬送する工程と冷却の工程を経たあとで、半導体形成雰
囲気内で再度加熱をして半導体層の形成を行なうのが好
ましいものである。加熱手段としては、シースヒーター
やランプヒーターを用いて間接的に加熱したり、これら
を組み込んだヒーターブロックで直接的に接して加熱す
る方法などがあげれる。冷却方法としては、液体や気体
をとおした冷却パイプを介する方法や、冷却ガスを吹き
付ける方法などが好ましいものとしてあげられる。ま
た、温度の低いヒーターを用いた冷却や自然冷却、水素
などの気体の吹き付けによる冷却を用いることもでき
る。

【００２４】また前記加熱、冷却、加熱の工程を水素雰
囲気中で行なうことは、半導体表面が清浄化され、且つ
半導体層表面を水素原子で覆うことで半導体層表面をパ
シベーションすることにより膜質が向上し、さらにｐｎ
接合の密着性が向上するので、好ましいものである。

【００２５】高周波プラズマＣＶＤ法で半導体素子を形
成する場合、半導体素子にｐｉｎ接合が複数含まれてい
る場合や、ｐ層、ｉ層、ｎ層が多層構成になっている場
合に、それぞれの半導体層の形成を別々の半導体形成容
器で行なう場合には、必要となる半導体形成容器の数が
増加することになる。ここで、半導体素子の形成工程に
おいて、すべての半導体形成容器が連続的に連結され、
半導体層を連続的に形成する構成とした場合には、一部
の半導体形成容器のメンテナス・点検・修理などが必要
となる度に、装置全体の稼動を静止させる必要がある。
これらの半導体形成容器では、必要となるメンテナンス
の頻度は一般的にそれぞれ異なる。半導体素子を形成す
る各層のなかでも、膜厚の大きな層を形成する工程で
は、より大きな成膜速度が求められ、成膜速度が大きな
条件になるとともに、半導体形成容器内への膜の付着
や、粉の発生量が相対的に大きくなり、その結果、必要
となるメンテナンスの頻度も高くなり、装置全体の稼働
率に大きな影響を与える。

【００２６】ここで半導体素子の例としてｐｉｎ接合を
有する光電変換素子について考えてみると、光吸収層と
して機能するｉ型半導体層は、ｐ型半導体層やｎ型半導
体層と比較して大きな膜厚が必要であり、半導体層に占
める割合がもっとも大きい部分である。そこで、半導体
素子の生産性を上げたり、装置を小型化することなどを
目的に、ｉ型半導体層の成膜速度を高めるためのさまざ
まな方法が検討されている。堆積速度を高めるための成
膜条件としては、導入する高周波パワーを増加させた
り、原料ガスの流量を増加させたり、基板と高周波導入
部の距離を近づけたり、プラズマ空間あたりの高周波パ
ワーを増大するなどの処方が考えられるが、これらは、
半導体形成容器内への膜の付着や、粉の発生量の増加を
誘発するため、メンテナンスの頻度を高める要因ともな
っている。

【００２７】一方、光電変換素子の特性を向上させるた
めのものとして、異なったエネルギーギャップをもつ半
導体層を積層させるように複数のｐｉｎ接合を設け、よ
り広い光エネルギースペクトルを収集することができる
いわゆるスタック型が有力な手段の一つとして知られて
いる。光入射側にワイドバンドギャップ材料を用い、ナ
ローバンドギャップ材料と組み合わせることで、光電変
換素子全体としてのスペクトル感度を高めることができ
る。この具体的な構成例としては、ａ−Ｓｉ／ａ−Ｓｉ
Ｇｅ、ａ−ＳｉＣ／ａ−Ｓｉ、ａ−Ｓｉ／μＣ−Ｓｉな
どがあげられる。これらは、３つ以上のｐｉｎ接合を組
み合わせた構造とすることも可能である。

【００２８】以上のように、光電変換素子をスタック型
の構成としたときには、ｉ型半導体層同士が離間して存
在しており、それらのｉ型半導体層は、一般的に膜厚、
組成が異なっているため、メンテナンスの頻度や必要と
なるメンテナンスにかかる時間も異なってくる。そのた
め、すべての半導体形成容器が連続的に連結され、半導
体層を連続的に形成する構成とした場合には、もっとも
メンテナンス頻度の高いｉ型半導体形成容器のメンテナ
ンスに、装置全体の稼働率が律速されてしまう。ここ
で、離間するｉ型半導体層を形成する間の工程で、大気
暴露するように装置を構成した場合には、メンテナンス
をしていない装置で、必要に応じて半導体素子の一部の
ｐｉｎ接合の領域を作り溜めしておくことも可能である
ため、半導体素子全体の生産性を向上させることが可能
になる。また半導体形成装置を複数台準備しておき、メ
ンテナンス頻度の高い半導体層をより多くの半導体形成
装置で形成するように行なうことにより、生産性をより
高めることが可能になる。

【００２９】また、酸素含有雰囲気暴露（大気暴露の場
合も含む）を、隣接するｐ型半導体層とｎ型半導体層を
形成する間の工程で行なった場合、複数のｐｉｎ接合か
らなる半導体素子の一部の領域を、ｐｉｎ接合という形
態で抽出することができ、複数のシリコン系薄膜からな
るｐｉｎ接合をもつ半導体素子のなかの一部の領域を、
ｐｉｎ接合素子として特性を評価することが可能にな
る。これにより、生産の過程の大気暴露の際に、半導体
素子の部分的な領域を抽出して特性チェックを行なうこ
とが可能になる。この特性チェックを、生産工程の中に
組み入れることで、よりきめ細かなチェックが可能にな
る。中間チェックで不良が出た場合にすぐに原因究明に
取りかかれば、不良品の発生を抑制することが可能であ
り、また不良の原因を絞り込むことができるため、原因
の特定をより速やかに行なうことが可能になる。

【００３０】また、長時間にわたって成膜を連続的に行
なった場合、半導体形成容器内のプラズマを囲んでいる
領域が、長時間のプラズマ照射によって加熱され、プラ
ズマ雰囲気が時間の経過とともに変化したり、装置から
のプラズマ雰囲気中への脱ガスの量が変動するなどの影
響が現れると、形成される半導体素子の特性に時間依存
性を生じることになり、半導体素子の均一性を損なう要
因となる。

【００３１】ここで、本発明のように、半導体層形成の
工程中に酸素含有雰囲気暴露の工程を含む場合には、酸
素含有雰囲気暴露の前後の工程をそれぞれ第１の半導体
層（ｐｉｎ接合）形成工程、第２の半導体層（ｐｉｎ接
合）形成工程とした場合、第１の半導体層形成工程の初
期段階で作成した領域を、第２の半導体層形成工程の後
期段階で作成し、第１の半導体層形成工程の後期段階で
作成した領域を、第２の半導体層形成工程の初期段階で
作成するように行なうことで、半導体素子の特性の時間
依存性が相殺され、形成される半導体素子の均一性が向
上する。

【００３２】半導体素子の形成をロール・ツー・ロール
法で行なった場合に、基板をロールに巻き取った状態で
酸素雰囲気暴露を行う場合には、第１の半導体形成工程
の初期の部分が、第１の半導体形成工程終了後に基板の
巻き取りを行なう際に、巻き取り部の内側に位置するよ
うに巻き取りが行なわれ、第１の半導体形成工程の後期
の部分が、巻き取り部においては外側に位置するように
巻き取りが行なわれる。このため、酸素雰囲気暴露後に
基板をロールから引き出しながら第２の半導体を形成す
る場合には、第２の半導体形成工程では、第１の半導体
形成工程で後期の部分が、必然的に第２の形成工程では
初期で行なわれることになるので、この場合には上記の
作用が自動的に行なわれることになる。そのため、煩雑
な工程管理をすることなく、上記の構成をとることが可
能になるので好ましい。また、基板を巻き取る際に、保
護材を同時に挟み込むように巻き取ることは、基板上の
傷の発生を防止することができるために好ましいもので
ある。保護材として特に合紙などの繊維質状のものを用
いた場合には、基板が保護材に密着されることによっ
て、材料中及び表面に酸素が含まれているために、より
均一な酸素原子層の形成が可能であり、好ましい。

【００３３】また、前に述べたように、複数のｐｉｎ接
合をもつ半導体素子では、ｉ型半導体層同士が離間して
複数存在しており、それらのｉ型半導体層は、一般的に
膜厚、組成や結晶性などの構造が異なっており、半導体
層形成時の条件、特に形成温度に違いがある場合が多
い。半導体素子をロール・ツー・ロール法で形成する場
合には、一般に図２に示すような基板送り出し容器、半
導体形成用真空容器、基板巻き取り容器を備えた堆積膜
形成装置を用い、基板に引っ張り応力を加えて半導体層
の形成を行なう。ここで、基板に加える引っ張り応力
は、スムースな基板搬送を可能とし、熱による基板に加
わる膨張と収縮による整合性がとれ、堆積する膜と基板
の良好な密着性を確保するという条件下で最適化され
る。複数のｐｉｎ接合をもつ半導体素子で、ｉ型半導体
層の形態が異なるために最適引っ張り応力が異なった場
合には、本発明の好適な態様のように、隣接するｐｉｎ
接合の間に存在するｐｎ界面の少なくとも一箇所で、基
板をロールに巻き取った状態で酸素雰囲気暴露を行なう
と、それぞれのｐｉｎ接合を独立に形成することが可能
になるために、引っ張り応力もそれぞれ制御することが
可能になるので好ましい。半導体形成工程における引っ
張り応力の好ましい範囲としては、６．０Ｎ／ｍｍ ²か
ら２０Ｎ／ｍｍ²が挙げられる。また、後工程の引っ張
り応力の方を大きくした場合には、引っ張り応力を加え
たときに基板の巻きずれが発生して、その後の基板の取
扱に不具合が生じたり、巻き締まりによる傷を発生させ
てしまう場合があるので、酸素雰囲気暴露前の引っ張り
応力のほうが前記酸素雰囲気暴露後の引っ張り応力より
も大きいことが好ましい。

【００３４】また、基板の搬送方向の長さ（ロールに巻
き取られる長さ）が長い場合には、巻きずれを防止する
ために、各半導体形成工程内で引っ張り応力を連続的
に、もしくは段階的に小さくすることが好ましいもので
ある。引っ張り応力の大きさとしては、開始時の引っ張
り応力に対して終了時の引っ張り応力が、５０％〜９０
％の範囲にあることが好ましい。

【００３５】次に本発明の半導体素子として光起電力素
子を例にあげ、その構成要素について説明する。

【００３６】図１は本発明の光起電力素子の一例を示す
模式的な断面図である。図中１０１は基板、１０２は半
導体層、１０３は第二の透明導電層、１０４は集電電極
である。また、１０１−１は基体、１０１−２は金属
層、１０１−３は第一の透明導電層である。これらは基
板１０１の構成部材である。

【００３７】（基体）基体１０１−１としては、金属、
樹脂、ガラス、セラミックス、半導体バルク等からなる
板状部材やシート状部材が好適に用いられる。その表面
には微細な凸凹を有していてもよい。透明基体を用いて
基体側から光が入射する構成としてもよい。また、基体
を長尺の形状とすることによってロール・ツー・ロール
法を用いた連続成膜を行うことができる。特にステンレ
ス、ポリイミド等の可撓性を有する材料は基体１０１−
１の材料として好適である。

【００３８】（金属層）金属層１０１−２は電極として
の役割と、基体１０１−１にまで到達した光を反射して
半導体層１０２で再利用させる反射層としての役割とを
有する。その材料としては、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、
ＣｕＭｇ、ＡｌＳｉ等を好適に用いることができる。そ
の形成方法としては、蒸着、スパッタ、電析、印刷等の
方法が好適である。金属層１０１−２は、その表面に凸
凹を有することが好ましい。それにより反射光の半導体
層１０２内での光路長を伸ばし、短絡電流を増大させる
ことができる。基体１０１−１が導電性を有する場合に
は金属層１０１−２は形成しなくてもよい。

【００３９】（第一の透明導電層）第一の透明導電層１
０１−３は、入射光及び反射光の乱反射を増大し、半導
体層１０２内での光路長を伸ばす役割を有する。また、
金属層１０１−２の元素が半導体層１０２へ拡散あるい
はマイグレーションを起こし、光起電力素子がシャント
することを防止する役割を有する。さらに、適度な抵抗
をもつことにより、半導体層のピンホール等の欠陥によ
るショートを防止する役割を有する。さらに、第一の透
明導電層１０１−３は、金属層１０１−２と同様にその
表面に凸凹を有していることが望ましい。第一の透明導
電層１０１−３は、ＺｎＯ、ＩＴＯ等の導電性酸化物か
らなることが好ましく、蒸着、スパッタ、ＣＶＤ、電析
等の方法を用いて形成されることが好ましい。これらの
導電性酸化物に導電率を変化させる物質を添加してもよ
い。

【００４０】また、酸化亜鉛層の形成方法としては、ス
パッタ、電析等の方法、あるいはこれらの方法を組み合
わせて形成されることが好ましい。

【００４１】スパッタ法によって酸化亜鉛膜を形成する
条件は、方法やガスの種類と流量、内圧、投入電力、成
膜速度、基板温度等が大きく影響を及ぼす。例えばＤＣ
マグネトロンスパッタ法で、酸化亜鉛ターゲットを用い
て酸化亜鉛膜を形成する場合には、ガスの種類としては
Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ、Ｈｇ、Ｏ₂などがあげられ、
流量は、装置の大きさと排気速度によって異なるが、例
えば成膜空間の容積が２０リットルの場合、１ｓｃｃｍ
から１００ｓｃｃｍが望ましい。また成膜時の内圧は１
×１０^-4Ｔｏｒｒから０．１Ｔｏｒｒが望ましい。投入
電力は、ターゲットの大きさにもよるが、直径１５ｃｍ
の場合、１０Ｗから１００ＫＷが望ましい。また基板温
度は、成膜速度によって好適な範囲が異なるが、１μｍ
／ｈで成膜する場合は、７０℃から４５０℃であること
が望ましい。

【００４２】また電析法によって酸化亜鉛膜を形成する
条件は、耐腐食性容器内に、硝酸イオン、亜鉛イオンを
含んだ水溶液を用いるのが好ましい。硝酸イオン、亜鉛
イオンの濃度は、０．００１ｍｏｌ／ｌから１．０ｍｏ
ｌ／ｌの範囲にあるのが望ましく、０．０１ｍｏｌ／ｌ
から０．５ｍｏｌ／ｌの範囲にあるのがより望ましく、
０．１ｍｏｌ／ｌから０．２５ｍｏｌ／ｌの範囲にある
のがさらに望ましい。硝酸イオン、亜鉛イオンの供給源
としては特に限定するものではなく、両方のイオンの供
給源である硝酸亜鉛でもよいし、硝酸イオンの供給源で
ある硝酸アンモニウムなどの水溶性の硝酸塩と、亜鉛イ
オンの供給源である硫酸亜鉛などの亜鉛塩の混合物であ
ってもよい。さらに、これらの水溶液に、異常成長を抑
制したり密着性を向上させるために、炭水化物を加える
ことも好ましいものである。炭水化物の種類は特に限定
されるものではないが、グルコース（ブドウ糖）、フル
クトース（果糖）などの単糖類、マルトース（麦芽
糖）、サッカロース（ショ糖）などの二糖類、デキスト
リン、デンプンなどの多糖類などや、これらを混合した
ものを用いることができる。水溶液中の炭水化物の量
は、炭水化物の種類にもよるが概ね、０．００１ｇ／ｌ
から３００ｇ／ｌの範囲にあるのが望ましく、０．００
５ｇ／ｌから１００ｇ／ｌの範囲にあるのがより望まし
く、０．０１ｇ／ｌから６０ｇ／ｌの範囲にあることが
さらに望ましい。電析法により酸化亜鉛膜を堆積する場
合には、前記の水溶液中に酸化亜鉛膜を堆積する基体を
陰極にし、亜鉛、白金、炭素などを陽極とするのが好ま
しい。このとき負荷抵抗を通して流れる電流密度は、１
０ｍＡ／ｄｍから１０Ａ／ｄｍであることが好ましい。

【００４３】（基板）以上の方法により、基体１０１−
１上に必要に応じて、金属層１０１−２、第一の透明導
電層１０１−３を積層して基板１０１を形成する。ま
た、素子の集積化を容易にするために、基板１０１に中
間層として絶縁層を設けてもよい。

【００４４】（半導体層）本発明のシリコン系薄膜がそ
の一部を構成する半導体層１０２の主たる材料としては
Ｓｉが用いられる。Ｓｉに加えて、ＳｉとＣ又はＧｅと
の合金を用いても構わない。半導体層をｐ型半導体層と
するにはＩＩＩ属元素、ｎ型半導体層とするにはＶ属元
素を含有する。ｐ型層及びｎ型層の電気特性として
は、活性化エネルギーが０．２ｅＶ以下のものが好まし
く、０．１ｅＶ以下のものが最適である。また比抵抗と
しては１００Ωｃｍ以下が好ましく、１Ωｃｍ以下が最
適である。スタックセル場合は、光入射側に近いｐｉｎ
接合のｉ型半導体層はバンドギャップが広く、遠いｐｉ
ｎ接合になるにしたがいバンドギャップが狭くなるのが
好ましい。光入射側のドープ層（ｐ型層もしくはｎ型
層）は光吸収の少ない結晶性の半導体か、又はバンドギ
ャップの広い半導体が適している。

【００４５】本発明の構成要素である半導体層１０２に
ついてさらに説明を加えると、図３は本発明の光起電力
素子の一例として、二組のｐｉｎ接合をもつ半導体層１
０２を示す模式的な断面図である。図中１０２−１、１
０２−４は第一の導電型を示す半導体層であり、ｉ型半
導体層１０２−２、１０２−５、第二の導電型を示す半
導体層１０２−３、１０２−６である。

【００４６】ｐｉｎ接合を２組積層したスタックセルの
ｉ型シリコン系半導体層の組み合わせとしては、光入射
側から（アモルファスシリコン半導体層、アモルファス
シリコン半導体層）、（アモルファスシリコン半導体
層、微結晶を含んだシリコン半導体層）、（微結晶を含
んだシリコン半導体層、微結晶を含んだシリコン半導体
層）となるものがあげられる。また、ｐｉｎ接合を３
組積層した光起電力素子の例としてはｉ型シリコン系
半導体層の組み合わせとして、光入射側から（アモルフ
ァスシリコン半導体層、アモルファスシリコン半導体
層、アモルファスシリコン半導体層）、（アモルファス
シリコン半導体層、アモルファスシリコン半導体層、微
結晶を含んだシリコン半導体層）、（アモルファスシリ
コン半導体層、微結晶を含んだシリコン半導体層、微結
晶を含んだシリコン半導体層）、（アモルファスシリコ
ン半導体層、微結晶を含んだシリコン半導体層、アモル
ファスシリコンゲルマニウム半導体層）、（微結晶を含
んだシリコン半導体層、微結晶を含んだシリコン半導体
層、微結晶を含んだシリコン半導体層）となるものがあ
げられる。ｉ型半導体層としては光（６３０ｎｍ）の吸
収係数（α）が５０００ｃｍ^-1以上、ソーラーシミュ
レーター（ＡＭ１．５、１００ｍＷ／ｃｍ²）による擬
似太陽光照射化の光伝導度（σｐ）が１０×１０^-5Ｓ／
ｃｍ以上、暗伝導度（σｄ）が１０×１０^-6Ｓ／ｃｍ以
下、コンスタントフォトカレントメソッド（ＣＰＭ）に
よるアーバックエナジーが５５ｍｅＶ以下であるのが好
ましい。ｉ型半導体層としては、わずかにｐ型、ｎ型に
なっているものでも使用することができる。またｉ型半
導体層にシリコンゲルマニウム半導体層や、微結晶を含
んだシリコン半導体層を用いた場合には、界面準位低減
や開放電圧を高める目的で、ｐ／ｉ界面、ｎ／ｉ界面の
少なくともどちらか一方に、アモルファスシリコンｉ型
半導体層を挿入した構成をとってもよい。

【００４７】（半導体層の形成方法）本発明のシリコン
系薄膜及び半導体層１０２を形成するには、高周波プラ
ズマＣＶＤ法が適している。以下、高周波プラズマＣＶ
Ｄ法によって半導体層１０２を形成する手順の好適な例
を示す。

【００４８】減圧状態にできる半導体形成用真空容器内
を所定の堆積圧力に減圧する。

【００４９】堆積室内に原料ガス、希釈ガス等の材料ガ
スを導入し、堆積室内を真空ポンプによって排気しつ
つ、堆積室内を所定の堆積圧力に設定する。

【００５０】基板１０１をヒーターによって所定の温度
に設定する。

【００５１】高周波電源によって発振された高周波を前
記堆積室に導入する。前記堆積室への導入方法は、高周
波がマイクロ波の場合には導波管によって導き石英、ア
ルミナ、窒化アルミニウムなどの誘電体窓を介して堆積
室内に導入したり、高周波がＶＨＦやＲＦの場合には同
軸ケーブルによって導き、金属電極を介して堆積室内に
導入したりする方法がある。

【００５２】堆積室内にプラズマを生起させて原料ガス
を分解し、堆積室内に配置された基板１０１上に堆積膜
を形成する。この手順を必要に応じて複数回繰り返して
半導体層１０２を形成する。

【００５３】半導体層１０２の形成条件としては、堆積
室内の基板温度は１００〜４５０℃、圧力は０．０６７
Ｐａ（０．５ｍＴｏｒｒ）〜１．５×１０⁴Ｐａ（１１
３Ｔｏｒｒ）、高周波パワー密度は０．００１〜２Ｗ／
ｃｍ³が好適な条件としてあげられる。また、必要に応
じて高周波導入部にチョークコイルを介して直流電源を
接続し、高周波に直流成分を重畳させる方法などをとる
のも好ましいものである。

【００５４】本発明の半導体層１０２の形成に適した原
料ガスとしては、ＳｉＦ₄、ＳｉＨ₂Ｆ₂、ＳｉＨ₃Ｆ、Ｓ
ｉ₂Ｆ₆などのフッ素化シリコン、ＳｉＨ₄、Ｓｉ₂Ｈ₆等
の水素化シリコン化合物、合金系にする場合にはさら
に、ＧｅＨ₄やＣＨ₄などのようにＧｅやＣを含有したガ
ス化しうる化合物を水素ガスガスで希釈して堆積室内に
導入することが望ましい。さらにＨｅなどの不活性ガス
を添加してもよい。半導体層をｐ型層とするためのドー
パントガスとしてはＢ₂Ｈ₆、ＢＦ₃等が用いられる。ま
た、半導体層をｎ型層とするためのドーパントガスとし
ては、ＰＨ₃、ＰＦ₃等が用いられる。結晶相の薄膜や、
ＳｉＣ等の光吸収が少ないかバンドギャップの広い層を
堆積する場合には、原料ガスに対する希釈ガスの割合を
増やし、比較的高いパワー密度の高周波を導入するのが
好ましい。

【００５５】大面積で半導体層を形成するために、真空
容器内への原料ガスの導入方法として、高周波導入部に
複数の孔を設けて、ここを通してプラズマ空間へシャワ
ー状に原料ガスを導入する方法や、複数の孔を設けたガ
ス導入管をプラズマ空間内に配設する方法などは、均質
なプラズマを形成することができるために、好ましいも
のである。

【００５６】（第二の透明導電層）第二の透明導電層１
０３は、光入射側の電極であるとともに、その膜厚を適
当に設定することにより反射防止膜の役割をかねること
ができる。第二の透明導電層１０３は、半導体層１０２
の吸収可能な波長領域において高い透過率を有すること
と、抵抗率が低いことが要求される。好ましくは５５０
ｎｍにおける透過率が８０％以上、より好ましくは８５
％以上であることが望ましい。抵抗率は５×１０^-3Ωｃ
ｍ以下、より好ましくは１×１０^-3Ωｃｍ以下であるこ
とが好ましい。第二の透明導電層１０３の材料として
は、ＩＴＯ、ＺｎＯ、Ｉｎ₂Ｏ₃等を好適に用いることが
できる。その形成方法としては、蒸着、ＣＶＤ、スプレ
ー、スピンオン、浸漬などの方法が好適である。これら
の材料に導電率を変化させる物質を添加してもよい。

【００５７】（集電電極）集電電極１０４は集電効率を
向上するために透明電極１０３上に設けられる。その形
成方法として、マスクを用いてスパッタによって電極パ
ターンの金属を形成する方法や、導電性ペーストあるい
は半田ペーストを印刷する方法、金属線を導電性ペース
トで固着する方法などが好適である。

【００５８】なお、必要に応じて光起電力素子の両面に
保護層を形成することがある。同時に光起電力素子の裏
面（光入射側と反射側）などに鋼板等の補教材を併用し
てもよい。

【００５９】

【実施例】以下の実施例では、半導体素子として太陽電
池を例に挙げて本発明を具体的にするが、これらの実施
例は本発明の内容を何ら限定するものではない。

【００６０】［実施例１］図２に示した堆積膜形成装置
２０１を用い、以下の手順で図５に示した光起電力素子
を形成した。図５は本発明のシリコン系薄膜を有する光
起電力素子の一例を示す模式的な断面図である。図中、
図１と同様の部材には同じ符号を付して説明を省略す
る。この光起電力素子の半導体層は、アモルファスｎ型
半導体層１０２−１Ａと微結晶ｉ型半導体層１０２−２
Ａと微結晶ｐ型半導体層１０２−３Ａ、アモルファスｎ
型半導体層１０２−４Ａとアモルファスｉ型半導体層１
０２−５Ａと微結晶ｐ型半導体層１０２−６Ａとからな
っている。すなわち、この光起電力素子はいわゆるｐｉ
ｎｐｉｎ型ダブルセル光起電力素子である。

【００６１】図２は、本発明のシリコン系薄膜及び光起
電力素子を製造する堆積膜形成装置の一例を示す模式的
な断面図である。図２に示す堆積膜形成装置２０１は、
基板送り出し容器２０２、半導体形成用真空容器２１１
〜２１３、基板巻き取り容器２０３が、ガスゲート２２
１〜２２４を介して結合することによって構成されてい
る。この堆積膜形成装置２０１には、各容器及び各ガス
ゲートを貫いて帯状の導電性基板２０４がセットされ
る。帯状の導電性基板２０４は、基板送り出し容器２０
２に設置されたボビンから巻き出され、基板巻き取り容
器２０３で別のボビンに巻き取られる。

【００６２】半導体形成用真空容器２１１〜２１３は、
それぞれプラズマ生起領域を形成する堆積室を有してい
る。概堆積室は、プラズマの生起している放電空間を、
前記導電性基板と前記高周波導入部で上下を限定し、高
周波導入部を取り囲むように設置された放電板で横方向
を限定するように構成されている。

【００６３】該堆積室内の平板状の高周波導入部２４１
〜２４３には、高周波電源２５１〜２５３から高周波電
力を印加することによってグロー放電を生起させ、それ
によって原料ガスを分解し導電性基板２０４上に半導体
層を堆積させる。高周波導入部２４１〜２４３は、導電
性基板２０４と対向しており、不図示の高さ調整機構が
具備されている。前記高さ調整機構により、前記導電性
基板と高周波導入部との間の距離を変えることができ、
同時に放電空間の体積を変えることができる。また、各
半導体形成用真空容器２１１〜２１３には、原料ガスや
希釈ガスを導入するためのガス導入管２３１〜２３３が
接続されている。

【００６４】また、各半導体形成用真空容器には、各堆
積室内での導電性基板２０４と放電空間との接触面積を
調整するための、不図示の成膜領域調整板が設けられて
いる。

【００６５】まず、ステンレス（ＳＵＳ４３０ＢＡ）か
らなる帯状の基体（幅５０ｃｍ、長さ１５００ｍ、厚さ
０．１２５ｍｍ）を十分に脱脂、洗浄し、不図示の連続
スパッタリング装置に装着し、Ａｇ電極をターゲットと
して、厚さ１００ｎｍのＡｇ薄膜をスパッタ蒸着させ
た。さらにＺｎＯターゲットを用いて、厚さ１．２μｍ
のＺｎＯ薄膜をＡｇ薄膜の上にスパッタ蒸着し、帯状の
導電性基板２０４を形成した。

【００６６】次に基板送り出し容器２０２に、導電性基
板２０４を巻いたボビンを装着し、導電性基板２０４を
搬入側のガスゲート、半導体形成用真空容器２１１、２
１２、２１３、搬出側のガスゲートを介し、基板巻き取
り容器２０３まで通し、帯状の導電性基板２０４がたる
まないように１３Ｎ／ｍｍ²で引っ張り応力を加え
た。そして、基板送り出し容器２０２、半導体形成用真
空容器２１１、２１２、２１３、基板巻き取り容器２０
３を不図示の真空ポンプからなる真空排気系により、
６．７×１０^-4Ｐａ（５×１０^-6Ｔｏｒｒ）以下まで充
分に真空排気した。

【００６７】真空排気系を作動させつつ、半導体形成用
真空容器２１１、２１２、２１３へガス導入管２３１、
２３２、２３３から原料ガス及び希釈ガスを供給した。
ここで半導体形成用真空容器２１２内の放電室は、長手
方向の長さが１ｍ、横幅は５０ｃｍのものを用いた。同
時に不図示の各ゲートガス供給管から、各ガスゲートに
ゲートガスとして５００ｓｃｃｍのＨ₂ガスを供給し
た。この状態で真空排気系の排気能力を調整して、半導
体形成用真空容器２１１、２１２、２１３内の圧力を所
定の圧力に調整した。形成条件は表１に示す通りであ
る。

【００６８】半導体形成用真空容器２１１、２１２、２
１３内の圧力が安定したところで、基板送り出し容器２
０２から基板巻き取り容器２０３の方向に、導電性基板
２０４の移動を開始した。

【００６９】次に、半導体形成用真空容器２１１、２１
２、２１３内の高周波導入部２４１、２４２、２４３に
高周波電源２５１、２５２、２５３より高周波を導入
し、半導体形成用真空容器２１１、２１２、２１３内の
堆積室内にグロー放電を生起し、導電性基板２０４上
に、アモルファスｎ型半導体層（膜厚３０ｎｍ）、微結
晶ｉ型半導体層（膜厚２．０μｍ）、微結晶ｐ型半導体
層（膜厚１０ｎｍ）を形成しボトムセルのｐｉｎ接合を
形成した。

【００７０】ここで、半導体形成用真空容器２１１には
周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ³の
高周波電力をＡｌ製の金属電極からなる高周波導入部２
４１から、半導体形成用真空容器２１２には、周波数６
０ＭＨｚの高周波を、パワー密度が４００ｍＷ／ｃｍ³
になるように調整しながらＡｌ製の金属電極からなる高
周波導入部２４２から高周波を導入し、半導体形成用真
空容器２１３には周波数１３．５６ＭＨｚ、パワー密度
３０ｍＷ／ｃｍ³の高周波電力をＡｌ製の金属電極から
なる高周波導入部２４３から導入した。

【００７１】ボトムセルのｐｉｎ接合の形成が終了した
ら、基板巻き取り容器２０３をリークして、導電性基板
２０４を取り出して大気雰囲気中に暴露した。このとき
の大気暴露条件（温度、湿度、時間）は、２５℃、３０
％、２０分とした。

【００７２】引き続き、トップセルのｐｉｎ接合の形成
を行なった。基板送り出し容器２０２に、導電性基板２
０４を巻いたボビンを装着し、導電性基板２０４を搬入
側のガスゲート、半導体形成用真空容器２１１、２１
２、２１３、搬出側のガスゲートを介し、基板巻き取り
容器２０３まで通し、帯状の導電性基板２０４がたるま
ないように１３Ｎ／ｍｍ²で引っ張り応力を加えた。そ
して、基板送り出し容器２０２、半導体形成用真空容器
２１１、２１２、２１３、基板巻き取り容器２０３を不
図示の真空ポンプからなる真空排気系により、６．７×
１０^-4Ｐａ（５×１０^-6Ｔｏｒｒ）以下まで充分に真空
排気した。

【００７３】なお、トップセルの形成は、ボトムセルの
形成工程の後半で行なった部分が初期の形成領域となる
ように行なった。

【００７４】真空排気系を作動させつつ、半導体形成用
真空容器２１１、２１２、２１３へガス導入管２３１、
２３２、２３３から原料ガス及び希釈ガスを供給した。
同時に不図示の各ゲートガス供給管から、各ガスゲート
にゲートガスとして５００ｓｃｃｍのＨ₂ガスを供給し
た。この状態で真空排気系の排気能力を調整して、半導
体形成用真空容器２１１、２１２、２１３内の圧力を所
定の圧力に調整した。形成条件は表２に示す通りであ
る。

【００７５】半導体形成用真空容器２１１、２１２、２
１３内の圧力が安定したところで、基板送り出し容器２
０２から基板巻き取り容器２０３の方向に、導電性基板
２０４の移動を開始した。

【００７６】次に、半導体形成用真空容器２１１、２１
２、２１３内の高周波導入部２４１、２４２、２４３に
高周波電源２５１、２５２、２５３より高周波を導入
し、半導体形成用真空容器２１１、２１２、２１３内の
堆積室内にグロー放電を生起し、導電性基板２０４上
に、アモルファスｎ型半導体層（膜厚３０ｎｍ）、アモ
ルファスｉ型半導体層（膜厚３０ｎｍ）、微結晶ｐ型半
導体層（膜厚１０ｎｍ）を形成しトップセルのｐｉｎ接
合を形成した。

【００７７】ここで、半導体形成用真空容器２１１には
周波数１３．５６ＭＨｚ、パワー密度５ｍＷ／ｃｍ³の
高周波電力をＡｌ製の金属電極からなる高周波導入部２
４１から、半導体形成用真空容器２１２には、周波数６
０ＭＨｚの高周波を、パワー密度が１００ｍＷ／ｃｍ³
になるように調整しながらＡｌ製の金属電極からなる高
周波導入部２４２から高周波を導入し、半導体形成用真
空容器２１３には周波数１３．５６ＭＨｚ、パワー密度
３０ｍＷ／ｃｍ³の高周波電力をＡｌ製の金属電極から
なる高周波導入部２４３から導入した。

【００７８】次に不図示の連続モジュール化装置を用い
て、形成した帯状の光起電力素子を３６ｃｍ×２２ｃｍ
の太陽電池モジュールに加工した（実施例１）。

【００７９】次に、図４に示した堆積膜形成装置２０１
−Ａを用い、ボトムセルを形成したあとに大気暴露しな
かった以外は、実施例１−１と同様の処方を用いて太陽
電池モジュールを作成した（比較例１）。

【００８０】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ²）を用いて測定した。その
結果を表３に示す。

【００８１】表３より、実施例１の太陽電池モジュール
は、比較例１の太陽電池と比較して、相対的に光電変換
効率が高く、帯状の導電性基板にわたる光電変換効率の
均一性にも優れていた。以上のことより、本発明の半導
体素子を含む太陽電池は優れた特性をもつことがわか
る。

【００８２】［実施例２］図２及び図６に示した堆積膜
形成装置２０１及び２０１−Ｂを用い、図５に示した光
起電力素子を形成した。

【００８３】トップセルを堆積膜形成装置２０１−Ｂで
行なった以外は、各半導体層を形成するときの条件は、
実施例１と同様の方法で行なって太陽電池モジュールを
作成した（実施例２）。ここで、堆積膜形成装置２０１
−Ｂの半導体形成用真空容器２１１−Ａでは、アモルフ
ァスｎ型半導体層１０２−４Ａを形成する前に、ランプ
ヒーターにより３００℃に加熱し、冷却水を通した冷却
パイプにより１５０℃に冷却し、再度３００℃に加熱し
た。

【００８４】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ²）を用いて測定した。また
碁盤目テープ法（切り傷の隙間間隔１ｍｍ、ます目の数
１００）を用いて太陽電池モジュールの密着性を調べ
た。これらの結果を表４に示す。

【００８５】表４より、実施例２の太陽電池モジュール
は、実施例１よりも光電変換効率が優れていた。はがれ
試験では実施例１、実施例２の太陽電池モジュールとも
優れていたが、実施例２の太陽電池モジュールのほうが
よりすぐれていた。以上のことから本発明の半導体素子
を含む太陽電池モジュールは、優れた特長を持つことが
わかる。

【００８６】［実施例３］図２に示した堆積膜形成装置
２０１を用い、図５に示した光起電力素子を形成した。

【００８７】トップセルを形成時に基板に加えた引っ張
り応力を１０Ｎ／ｍｍ²にした以外は実施例１と同様
の方法で行なって、太陽電池モジュールを作成した（実
施例３）。

【００８８】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ²）を用いて測定した。また
あらかじめ初期光電変換効率を測定しておいた太陽電池
モジュールを、温度８５℃、湿度８５％の暗所に設置し
３０分保持、その後７０分かけて温度−２０℃まで下げ
３０分保持、再び７０分かけて温度８５℃湿度８５％ま
で戻す、このサイクルを１００回繰り返した後に再度光
電変換効率を測定し、温湿度試験による光電変換効率の
変化を調べた。これらの結果を表５に示す。

【００８９】表５より、実施例３の太陽電池モジュール
は、実施例１よりも光電変換効率が優れていた。温湿度
試験では実施例１、実施例３の太陽電池モジュールとも
優れていたが、実施例３の太陽電池モジュールのほうが
よりすぐれていた。以上のことから本発明の半導体素子
を含む太陽電池モジュールは、優れた特長を持つことが
わかる。

【００９０】［実施例４］図２に示した堆積膜形成装置
２０１を用い、図５に示した光起電力素子を形成した。

【００９１】ボトムセルを形成時に基板に加えた引っ張
り応力を、成膜開始時を１３Ｎ／ｍｍ²とし、成膜の過
程で徐々に低下させ、成膜終了時に１１Ｎ／ｍｍ²と
し、トップセルを形成時に基板に加えた引っ張り応力
を、成膜開始時に１０Ｎ／ｍｍ²とし、成膜終了時に
８．０Ｎ／ｍｍ²にした以外は実施例３と同様の方法
で行なって、太陽電池モジュールを作成した（実施例
４）。

【００９２】実施例４の太陽電池モジュールは、実施例
３と同様に光電変換効率と温湿度試験の結果が優れてい
た。さらに実施例４では、基板巻き取り容器２０３でボ
ビンに巻き取られた際の巻きずれが小さかった。以上の
ことから本発明の半導体素子を含む太陽電池モジュール
は、優れた特長を持つことがわかる。

【００９３】［実施例５］図７に示した堆積膜形成装置
２０１−Ｃを用い、図５に示した光起電力素子を形成し
た。堆積膜形成装置２０１−Ｃは、ボトムセルとトップ
セルを形成する間に、酸素雰囲気形成用真空容器２１７
が配置されたものであり、それ以外は堆積膜形成装置２
０１−Ａと同等のものである。酸素雰囲気形成用真空容
器２１７には、ガス導入管２３７から酸素ガスを含むガ
スを導入することができるようになっており、排気系の
排気能力を調整することで、酸素雰囲気形成用真空容器
２１７内の酸素分圧を調整することができる。またガス
ゲート２２４、２２８によって、酸素雰囲気形成用真空
容器２１７内の酸素は、半導体形成用真空容器へ拡散す
ることを防いでいる。

【００９４】酸素雰囲気形成用真空容器２１７内の酸素
分圧を変化させながら、酸素雰囲気中での基板の滞留時
間は５分とし、他の条件は比較例１と同様な条件で行
い、太陽電池モジュールを作成した。

【００９５】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター（ＡＭ
１．５、１００ｍＷ／ｃｍ²）を用いて測定した。その
結果を表６に示す。

【００９６】表６より、ボトムセルを作成した後に、１
Ｐａ以上の酸素分圧の雰囲気下を経由した太陽電池モジ
ュールは、光電変換効率が高かった。以上のことより、
本発明の半導体素子を含む太陽電池は優れた特性をもつ
ことがわかる。

【００９７】

【発明の効果】本発明により、多数のシリコン系薄膜が
積層された構成をもつ半導体素子を、効率よく形成する
ことができ、さらには、より優れた均一性と特性をもつ
半導体素子を形成することが可能であり、さらには、密
着性、耐環境性などに優れた半導体素子を形成すること
できる。

【００９８】

【表１】

【００９９】

【表２】

【０１００】

【表３】基板位置は、帯状基板の、ボトムのセルを作り始めた位
置を０ｍとし、作り終わりの位置を１５００ｍとしたも
の

【０１０１】

【表４】基板位置は、帯状基板の、ボトムのセルを作り始めた位
置を０ｍとし、作り終わりの位置を１５００ｍとしたも
のはがれ試験は、剥れたます目の数が◎０、○１〜２、
△３〜１０、×１０〜１００を意味する

【０１０２】

【表５】基板位置は、帯状基板の、ボトムのセルを作り始めた位
置を０ｍとし、作り終わりの位置を１５００ｍとしたも
の温湿度試験は、（試験後の光電変換効率）／（試験前
の光電変換効率）の値

【０１０３】

【表６】光電変換効率は、比較例１の０ｍ位置のものを１に規格
化した値

【図面の簡単な説明】

【図１】本発明の半導体素子を含む光起電力素子の一例
を示す模式的な断面図

【図２】本発明の半導体素子及び光起電力素子を製造す
る堆積膜形成装置の一例を示す模式的な断面図

【図３】本発明の半導体素子を含む半導体層の一例を示
す模式的な断面図

【図４】本発明の半導体素子及び光起電力素子を製造す
る堆積膜形成装置の一例を示す模式的な断面図

【図５】本発明の半導体素子を含む光起電力素子の一例
を示す模式的な断面図

【図６】本発明の半導体素子及び光起電力素子を製造す
る堆積膜形成装置の一例を示す模式的な断面図

【図７】本発明の半導体素子及び光起電力素子を製造す
る堆積膜形成装置の一例を示す模式的な断面図

【符号の説明】

１０１：基板１０１−１：基体１０１−２：金属層１０１−３：第一の透明導電層１０２：半導体層１０２−１、１０２−４：第一の導電型を示す半導体層１０２−１Ａ、１０２−４Ａ：アモルファスｎ型半導体
層１０２−２、１０２−５：ｉ型半導体層１０２−２Ａ：微結晶ｉ型半導体層１０２−３、１０２−６：第二の導電型を示す半導体層１０２−３Ａ、１０２−６Ａ：微結晶ｐ型半導体層１０２−５Ａ：アモルファスｉ型半導体層１０３：透明電極１０４：集電電極２０１、２０１−Ａ、２０１−Ｂ、２０１−Ｃ：堆積膜
形成装置２０２：基板送り出し容器２０３：基板巻き取り容器２０４：導電性基板２１１〜２１６、２１１−Ａ：半導体形成用真空容器２１７：酸素雰囲気形成用真空容器２２１〜２２８：ガスゲート２３１〜２３７：ガス導入管２４１〜２４６：高周波導入部２５１〜２５６：高周波電源

───────────────────────────────────────────────────── フロントページの続き (72)発明者幸田勇蔵東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者酒井明東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者松田高一東京都大田区下丸子３丁目30番２号キヤノン株式会社内Ｆターム(参考） 4K030 AA06 BA29 CA02 CA17 DA08 FA01 GA14 LA16 5F051 AA04 CA03 CA04 CA16 CA22 CB12 DA15 FA04 GA05 GA14

Claims

【特許請求の範囲】

【請求項１】大気圧以下の圧力での高周波プラズマＣ
ＶＤ法によって基板上にシリコン系材料からなる複数の
ｐｉｎ接合を形成する工程を有する半導体素子の形成方
法であって、前記ｐｉｎ接合のうち一のｐｉｎ接合を形
成した後に該ｐｉｎ接合の表面に露出しているｐ層もし
くはｎ層を酸素含有雰囲気に曝す工程と、該酸素含有雰
囲気に曝されたｐ層もしくはｎ層上に前記一のｐｉｎ接
合に隣接する他のｐｉｎ接合のｎ層もしくはｐ層を形成
してｐｎ界面を形成する工程と、を有することを特徴と
する半導体素子の形成方法。
【請求項２】前記酸素含有雰囲気が、酸素分圧が１Ｐ
ａ以上の雰囲気であることを特徴とする請求項１に記載
の半導体素子の形成方法。
【請求項３】前記酸素含有雰囲気に曝す工程が、大気
暴露を行なうものであることを特徴とする請求項１に記
載の半導体素子の形成方法。
【請求項４】前記酸素含有雰囲気に曝す工程の前後で
形成するｐｉｎ接合中のｉ層の一方が非晶質相であり、
他方が結晶相を含むものであることを特徴とする請求項
１に記載の半導体素子の形成方法。
【請求項５】前記酸素含有雰囲気に曝す工程の後に、
加熱、冷却、加熱の工程を少なくとも１回行なった後
に、前記他のｐｉｎ接合のｎ層もしくはｐ層の形成を行
なうことを特徴とする請求項１に記載の半導体素子の形
成方法。
【請求項６】前記加熱、冷却、加熱の工程を、水素雰
囲気中で行なうことを特徴とする請求項５に記載の半導
体素子の形成方法。
【請求項７】前記高周波プラズマＣＶＤ法が、ロール
・ツー・ロール方式であることを特徴とする請求項１に
記載の半導体素子の形成方法。
【請求項８】前記酸素含有雰囲気に曝す工程の前後
で、前記基板に異なった引っ張り応力をかけることを特
徴とする請求項７に記載の半導体素子の形成方法。
【請求項９】前記酸素含有雰囲気に曝す工程の前に前
記基板にかけられる引っ張り応力が、前記酸素含有雰囲
気に曝す工程の後に前記基板にかけられる引っ張り応力
よりも大きいことを特徴とする請求項８に記載の半導体
素子の形成方法。
【請求項１０】前記ロール・ツー・ロール方式で基板
を搬送していく工程の途中で、引っ張り応力を低下させ
る過程を含むことを特徴とする請求項７乃至９に記載の
半導体素子の形成方法。
【請求項１１】高周波プラズマＣＶＤ法によって前記
一のｐｉｎ接合を形成しながらロール・ツー・ロール方
式で前記基板を搬送しロールに巻き取る工程と、ロール
に巻き取られた状態で該基板を酸素含有雰囲気に曝す工
程と、ロール・ツー・ロール方式で該基板をロールから
引き出しながら搬送し高周波プラズマＣＶＤ法によって
前記他のｐｉｎ接合を形成する工程と、を有する請求項
１に記載の半導体素子の形成方法。
【請求項１２】前記一のｐｉｎ接合を形成する際に前
記基板にかけられる引っ張り応力と前記他のｐｉｎ接合
を形成する際に前記基板にかけられる引張り応力とが異
なることを特徴とする請求項１１に記載の半導体素子の
形成方法。
【請求項１３】前記一のｐｉｎ接合を形成する際に前
記基板にかけられる引っ張り応力、前記他のｐｉｎ接合
を形成する際に前記基板にかけられる引張り応力、の少
なくとも一方を、基板を搬送する工程の途中で低下させ
ることを特徴とする請求項１１又は１２に記載の半導体
素子の形成方法。
【請求項１４】請求項１乃至１３に記載の半導体素子
の形成方法によって形成されたことを特徴とする半導体
素子。