[go: up one dir, main page]

JP2002170963A - Semiconductor element, semiconductor device, and method of manufacturing semiconductor element - Google Patents

Semiconductor element, semiconductor device, and method of manufacturing semiconductor element

Info

Publication number
JP2002170963A
JP2002170963A JP2000367471A JP2000367471A JP2002170963A JP 2002170963 A JP2002170963 A JP 2002170963A JP 2000367471 A JP2000367471 A JP 2000367471A JP 2000367471 A JP2000367471 A JP 2000367471A JP 2002170963 A JP2002170963 A JP 2002170963A
Authority
JP
Japan
Prior art keywords
semiconductor
main electrode
semiconductor substrate
region
electrode region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000367471A
Other languages
Japanese (ja)
Inventor
Atsushi Tatsutani
淳 竪谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2000367471A priority Critical patent/JP2002170963A/en
Publication of JP2002170963A publication Critical patent/JP2002170963A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01044Ruthenium [Ru]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01067Holmium [Ho]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13064High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 低損失化と低コスト化とを高水準に達成する
ことができる半導体素子を提供する 【解決手段】 半導体基体11の中層領域に形成された
n型半導体領域(ドリフト領域)17と、半導体基体1
1の他方の主面11B側に形成された凹部16の底面に
露出し、且つn型半導体領域17に接合すると共に、こ
のn型半導体領域17よりも高い不純物密度を有するn
型半導体領域19と、半導体基体11の一方の主面11
A側に露出し、且つn型半導体領域17に接合するp型
半導体領域18と、p型半導体領域18の露出部分に形
成された第1主電極層12と、n型半導体領域19の露
出部分に形成された第2主電極層13とから構成されて
いる。このため、素子の主動作領域の厚さを薄くできる
ため、低損失化を達成出来る。
(57) Abstract: To provide a semiconductor element capable of achieving a high level of low loss and low cost. An n-type semiconductor region formed in a middle layer region of a semiconductor substrate (11). Drift region) 17 and semiconductor substrate 1
1 that is exposed at the bottom surface of the concave portion 16 formed on the other main surface 11B side of the semiconductor device 1 and is bonded to the n-type semiconductor region 17 and has an impurity density higher than that of the n-type semiconductor region 17
Semiconductor region 19 and one main surface 11 of semiconductor substrate 11
A p-type semiconductor region 18 exposed to the A side and joined to the n-type semiconductor region 17; a first main electrode layer 12 formed on an exposed portion of the p-type semiconductor region 18; and an exposed portion of the n-type semiconductor region 19 And the second main electrode layer 13 formed on the substrate. For this reason, the thickness of the main operation region of the element can be reduced, so that low loss can be achieved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体素子、半
導体装置(一次実装体)、及び半導体素子の製造方法に
関し、更に詳しくは、例えば低いオン抵抗Ronの必要
な電力用半導体ダイオードなどの電力用半導体素子及び
電力用半導体装置(一次実装体)並びに電力用半導体素
子の製造方法に関する。更に又、基板の厚さが問題にな
るマイクロ波若しくはミリ波帯で動作する高周波用半導
体素子及び高周波用半導体装置(一次実装体)並びに高
周波用半導体素子の製造方法に関する。
BACKGROUND OF THE INVENTION This invention relates to a semiconductor device, a semiconductor device (primary mounting body), and relates to a manufacturing method of a semiconductor device, more specifically, for example, power, such as low on-resistance R on of the required power semiconductor diode The present invention relates to a power semiconductor element, a power semiconductor device (primary mounting body), and a method for manufacturing a power semiconductor element. Furthermore, the present invention relates to a high-frequency semiconductor element and a high-frequency semiconductor device (primary mounting body) that operate in a microwave or millimeter-wave band where the thickness of a substrate is a problem, and a method for manufacturing a high-frequency semiconductor element.

【0002】[0002]

【従来の技術】従来、半導体素子として図17に示すよ
うな電力用のダイオード素子1が知られている。このダ
イオード素子1は、相対的に不純物密度の高いn型半導
体基体2の一方の主面2A側に、相対的に不純物密度の
低いn型半導体領域3が、周知のエピタキシャル成長法
によって形成されている。n型半導体領域3はドリフト
領域として機能する。又、このn型半導体領域3の表面
には、p型の不純物元素を拡散してなるp型半導体領域
4が形成されている。そして、p型半導体領域4上に、
第1主電極層5が電気的に接続するように形成されてい
る。又、n型半導体基体2の他方の主面2Bには、第2
主電極層6が電気的に接続するように形成されている。
上記したn型半導体基体2はカソード領域(第2主電極
領域)として機能し、p型半導体領域4はアノード領域
(第1主電極領域)として機能する。又、第1主電極層
5はアノード電極として機能し、第2主電極層6はカソ
ード電極として機能している。
2. Description of the Related Art Conventionally, a power diode element 1 as shown in FIG. 17 has been known as a semiconductor element. In this diode element 1, an n-type semiconductor region 3 having a relatively low impurity density is formed on one main surface 2A side of an n-type semiconductor substrate 2 having a relatively high impurity density by a known epitaxial growth method. . The n-type semiconductor region 3 functions as a drift region. On the surface of the n-type semiconductor region 3, a p-type semiconductor region 4 formed by diffusing a p-type impurity element is formed. Then, on the p-type semiconductor region 4,
The first main electrode layer 5 is formed so as to be electrically connected. The other main surface 2B of the n-type semiconductor substrate 2 has a second
The main electrode layer 6 is formed so as to be electrically connected.
The n-type semiconductor substrate 2 functions as a cathode region (second main electrode region), and the p-type semiconductor region 4 functions as an anode region (first main electrode region). Further, the first main electrode layer 5 functions as an anode electrode, and the second main electrode layer 6 functions as a cathode electrode.

【0003】このようなダイオード素子1では、ドリフ
ト領域を構成するn型半導体領域3が、エピタキシャル
成長法によってn型半導体基体2に比較して十分に薄く
形成されているため、素子のオン抵抗Ronを小さくで
き、低損失のダイオードを実現している。又、n型半導
体領域3をエピタキシャル成長法で形成しているため、
比較的急峻な不純物密度勾配が得られ、逆回復時間trr
を短縮することができる。
[0003] In such a diode element 1, the n-type semiconductor region 3 constituting a drift region, since it is formed sufficiently thin as compared with the n-type semiconductor substrate 2 by epitaxial growth method, on-resistance R on of the device And a low-loss diode is realized. Further, since the n-type semiconductor region 3 is formed by the epitaxial growth method,
A relatively steep impurity density gradient is obtained, and the reverse recovery time t rr
Can be shortened.

【0004】[0004]

【発明が解決しようとする課題】図17に示したダイオ
ード素子1では、比較的低不純物密度のn型半導体領域
(ドリフト領域)3をエピタキシャル成長法で形成して
いるが、エピタキシャル成長法は一般に拡散法などに比
較してコストが高くなるという問題点があった。
In the diode element 1 shown in FIG. 17, an n-type semiconductor region (drift region) 3 having a relatively low impurity density is formed by an epitaxial growth method. However, there is a problem that the cost is higher than the above.

【0005】そこで、エピタキシャル成長法を用いない
とすれば、市場より購入した半導体ウェハに対して、熱
拡散法やイオン注入法で不純物元素を導入し、所定の半
導体領域を形成することになる。しかし、この場合は以
下のような新たな問題が発生する。
Therefore, if the epitaxial growth method is not used, a predetermined semiconductor region is formed by introducing an impurity element into a semiconductor wafer purchased from the market by a thermal diffusion method or an ion implantation method. However, in this case, the following new problem occurs.

【0006】即ち、近年、半導体ウェハの大口径化が進
み、シリコンの場合では、300mm程度の大型ウェハ
が採用されるようになりつつある。これに伴い半導体ウ
ェハの提供メーカは口径100mm等の小口径のウェハ
を製造しなくなりつつある。周知のように、半導体ウェ
ハの口径が大きくなると、それに伴ってウェハの厚みも
増大する。口径100mm等の小口径のウェハでは、基
板厚300μm〜450μm程度以下であるが、口径3
00mm程度の大型ウェハでは、基板厚が1mm程度、
又はこれ以上になる傾向がある。つまり、基板厚の薄い
ウェハを、市場において得ることが、現実に困難になっ
てきている。
That is, in recent years, the diameter of a semiconductor wafer has been increased, and in the case of silicon, a large wafer of about 300 mm has been adopted. Accordingly, manufacturers of semiconductor wafers are no longer producing small diameter wafers such as 100 mm in diameter. As is well known, as the diameter of a semiconductor wafer increases, the thickness of the wafer increases accordingly. For a small diameter wafer such as 100 mm in diameter, the substrate thickness is about 300 μm to 450 μm or less.
For a large wafer of about 00 mm, the substrate thickness is about 1 mm,
Or more. That is, it is actually difficult to obtain a wafer having a small substrate thickness in the market.

【0007】このため、大口径の半導体ウェハを用い
て、図17に示すようなダイオード素子1を量産した場
合、n型半導体基体によりn型半導体領域(ドリフト領
域)3が形成されることになるため、n型半導体領域3
の厚さが増大する。図17のn型半導体基体(カソード
領域)2に相当する部分は、半導体ウェハの裏面からの
熱拡散法等により形成することになるが、熱拡散法等に
より100μm以上の深い拡散層を形成するのは、長時
間を要し、生産性が低下するからである。したがって、
半導体基板の厚さにほぼ等しい厚さのn型半導体領域3
が残留し、形成されることになる。n型半導体領域3
は、相対的に不純物密度の低い高抵抗層であり、基板厚
さが増大すると、オン抵抗Ronを低減させて低損失化
を図ろうとする動きと逆行して不利となる。
For this reason, when the diode element 1 as shown in FIG. 17 is mass-produced using a large-diameter semiconductor wafer, an n-type semiconductor region (drift region) 3 is formed by the n-type semiconductor substrate. Therefore, the n-type semiconductor region 3
Increases in thickness. The portion corresponding to the n-type semiconductor substrate (cathode region) 2 in FIG. 17 is formed by the thermal diffusion method or the like from the back surface of the semiconductor wafer, and a deep diffusion layer of 100 μm or more is formed by the thermal diffusion method or the like. This is because it takes a long time and productivity is reduced. Therefore,
N-type semiconductor region 3 having a thickness substantially equal to the thickness of the semiconductor substrate 3
Will remain and be formed. n-type semiconductor region 3
Is a high-resistance layer having a relatively low impurity density. When the thickness of the substrate is increased, the on-resistance R on is reduced, which is disadvantageous in opposition to an attempt to reduce the loss.

【0008】又、マイクロ波若しくはミリ波帯で動作す
る高周波用半導体素子においては、基板厚さが増大する
とキャリアの走行時間が増大し、高速動作出来ないとい
う問題が発生する。
In a high-frequency semiconductor device operating in a microwave or millimeter-wave band, when the thickness of the substrate increases, the traveling time of carriers increases, and a problem arises that high-speed operation cannot be performed.

【0009】更に又、電力用半導体素子でも、高周波用
半導体素子でも同様であるが、基板厚さが増大すると、
熱抵抗が増大するので、放熱効果が低減する問題があ
る。たとえ、図17に示すようなダイオード素子1のド
リフト領域(n型半導体領域)3を、エピタキシャル成
長法に形成する場合であっても、半導体基板の厚さが不
必要に厚いn型半導体基体(カソード領域)2が存在す
るため、熱抵抗が増大し、放熱効果が低減する問題があ
る。
Further, the same applies to a power semiconductor element and a high-frequency semiconductor element.
Since the thermal resistance increases, there is a problem that the heat radiation effect is reduced. Even if the drift region (n-type semiconductor region) 3 of the diode element 1 as shown in FIG. 17 is formed by an epitaxial growth method, the thickness of the semiconductor substrate is unnecessarily large in the n-type semiconductor substrate (cathode). Since the region 2 exists, there is a problem that the thermal resistance increases and the heat radiation effect decreases.

【0010】本発明は上記課題を解決するためになされ
たものである。そこで、本発明の目的は、低損失化と低
コスト化とを高水準に達成することができる半導体素子
を提供することにある。
The present invention has been made to solve the above problems. Therefore, an object of the present invention is to provide a semiconductor device that can achieve a high level of low loss and low cost.

【0011】又、本発明の他の目的は、低損失化と低コ
スト化が高水準に達成され、且つ素子の放熱性と機械的
強度とを向上した半導体素子、半導体装置(一次実装
体)及び半導体素子の製造方法を提供することにある。
Another object of the present invention is to provide a semiconductor device and a semiconductor device (primary package) in which a low loss and a low cost are achieved at a high level, and the heat dissipation and the mechanical strength of the device are improved. And a method for manufacturing a semiconductor device.

【0012】[0012]

【課題を解決するための手段】上記課題を解決するため
に、本発明の第1の特徴は、半導体基体の他方の主面側
に凹部を形成することにより、半導体動作領域となる本
体部分の基板厚さを薄くして、半導体素子の低損失化と
低コスト化を図ったことを特徴としている。即ち、第1
の特徴に係る半導体素子は、(イ)半導体基体と、
(ロ)この半導体基体の一方の主面側に形成されたこの
半導体基体よりも高不純物密度の第1主電極領域と、
(ハ)半導体基体の他方の主面側において、半導体基体
からなる筒状の脚部を周辺部に残置するようにして、半
導体基体の他方の主面側から一方の主面側に向かって形
成された凹部と、(ニ)この凹部の底部に露出した半導
体基体の他方の主面側に、第1主電極領域に対向して形
成された半導体基体よりも高不純物密度の第2主電極領
域とからなることをことを構成とする。つまり、半導体
基体の他方の主面側の略中央部に凹部が形成され、且つ
凹部を囲繞するように、半導体基体からなる筒状の脚部
が形成されている。
In order to solve the above-mentioned problems, a first feature of the present invention is that a concave portion is formed on the other main surface side of a semiconductor base to thereby form a semiconductor portion of a main body portion serving as a semiconductor operation region. The feature is that the thickness of the substrate is reduced to reduce the loss and cost of the semiconductor element. That is, the first
The semiconductor device according to the features of (a), a semiconductor substrate,
(B) a first main electrode region having a higher impurity density than the semiconductor substrate formed on one main surface side of the semiconductor substrate;
(C) On the other main surface side of the semiconductor substrate, the cylindrical leg portion formed of the semiconductor substrate is left in the peripheral portion, and formed from the other main surface side of the semiconductor substrate to one main surface side. And a second main electrode region having a higher impurity density than the semiconductor substrate formed opposite to the first main electrode region on the other main surface side of the semiconductor substrate exposed at the bottom of the concave portion. And that it consists of In other words, the concave portion is formed at a substantially central portion on the other main surface side of the semiconductor substrate, and the cylindrical leg portion made of the semiconductor substrate is formed so as to surround the concave portion.

【0013】第1主電極領域と第2主電極領域とで、半
導体素子の主電流の通路となる動作領域(本体部分)が
形成される。「第1主電極領域」とは、ダイオード素子
においてアノード領域又はカソード領域のいずれか一方
を意味する。「第2主電極領域」とは、ダイオード素子
において上記第1主電極領域とはならないカソード領域
又はアノード領域のいずれか一方を意味する。更に、
「第1主電極領域」とは、バイポーラトランジスタ素子
やIGBT素子においては、エミッタ領域又はコレクタ
領域のいずれか一方を意味する。バイポーラトランジス
タ素子にはヘテロ接合バイポーラトランジスタ(HB
T)素子等のマイクロ波帯、ミリ波帯或いはサブミリ波
帯で動作する超高周波用トランジスタも含まれる。MO
SFET素子、MOSSIT素子、或いは高電子移動度
トランジスタ(HEMT)素子等のIGFET素子にお
いては、ソース領域又はドレイン領域のいずれか一方を
意味する。そして、「第2主電極領域」とは、バイポー
ラトランジスタ素子やIGBT素子においては上記第1
主電極領域とはならないエミッタ領域又はコレクタ領域
のいずれか一方、IGFET素子においては上記第1主
電極領域とはならないソース領域又はドレイン領域のい
ずれか一方を意味する。即ち、第1主電極領域が、アノ
ード領域であれば、第2主電極領域はカソード領域であ
り、第1主電極領域が、エミッタ領域であれば、第2主
電極領域はコレクタ領域である。又、第1主電極領域が
ソース領域であれば、第2主電極領域はドレイン領域で
ある。なお、バイポーラトランジスタ素子、IGBT素
子及びIGFET素子等においては、ベース領域の制御
電極領域及びベース電極若しくはゲート電極等の制御電
極層等が更に加わることは勿論である。
The first main electrode region and the second main electrode region form an operation region (main body portion) serving as a main current path of the semiconductor element. The “first main electrode region” means one of an anode region and a cathode region in a diode element. The “second main electrode region” means either a cathode region or an anode region that is not the first main electrode region in the diode element. Furthermore,
The “first main electrode region” means one of an emitter region and a collector region in a bipolar transistor element or an IGBT element. Heterojunction bipolar transistors (HB
T) Ultra-high frequency transistors operating in a microwave band, a millimeter wave band or a submillimeter wave band, such as elements, are also included. MO
In an IGFET element such as an SFET element, a MOSSIT element, or a high electron mobility transistor (HEMT) element, it means one of a source region and a drain region. In the case of a bipolar transistor element or an IGBT element, the "second main electrode region"
It means either the emitter region or the collector region that does not become the main electrode region, or in the IGFET element, it means either the source region or the drain region that does not become the first main electrode region. That is, if the first main electrode region is an anode region, the second main electrode region is a cathode region, and if the first main electrode region is an emitter region, the second main electrode region is a collector region. If the first main electrode region is a source region, the second main electrode region is a drain region. In a bipolar transistor element, an IGBT element, an IGFET element, and the like, a control electrode region of a base region and a control electrode layer such as a base electrode or a gate electrode are naturally added.

【0014】本発明の第1の特徴に係る半導体素子にお
いては、半導体基体の他方の主面側に凹部を形成するこ
とにより、実質的に半導体動作領域なる本体部分が肉薄
に形成されるため、例えば大口径の半導体基体(半導体
ウェハ)を出発母材として用いても、例えばカソード領
域を肉薄の高不純物密度の半導体領域で、カソード・ド
リフト領域を低不純物密度の半導体基体からなる半導体
領域とで構成出来るため、オン抵抗Ronを低減させて
低損失化を図ることができる。又、大口径の半導体基体
(半導体ウェハ)を出発母材として用いない場合であっ
ても、その出発母材の基板厚よりも薄くすることが容易
であるため、高周波特性の改善や放熱特性の改善に効果
がある。又、高不純物密度の第2主電極領域と低不純物
密度のドリフト領域との不純物密度を比較的急峻な不純
物密度勾配にすることができるため、半導体素子の逆回
復時間trrを短くすることが可能となる。又、筒状の脚
部が形成されているため、本体部分を脚部で補強する作
用があり、半導体動作領域を肉薄にしたにもかかわらず
機械的強度の低下を抑制することができる。
In the semiconductor device according to the first aspect of the present invention, since the concave portion is formed on the other main surface side of the semiconductor substrate, the main body portion substantially serving as the semiconductor operation region is formed to be thin. For example, even if a large-diameter semiconductor substrate (semiconductor wafer) is used as a starting base material, for example, a cathode region is a thin semiconductor region with a high impurity density and a cathode drift region is a semiconductor region made of a semiconductor substrate with a low impurity density. Since it can be configured, the on-resistance R on can be reduced to achieve low loss. Even when a large-diameter semiconductor substrate (semiconductor wafer) is not used as a starting base material, it is easy to make the base material thinner than the starting base material. Effective for improvement. Further, since the impurity density between the second main electrode region having a high impurity density and the drift region having a low impurity density can be set to a relatively steep impurity density gradient, the reverse recovery time trr of the semiconductor element can be reduced. It becomes possible. Further, since the cylindrical leg is formed, the main body is reinforced by the leg, and a decrease in mechanical strength can be suppressed even though the semiconductor operation region is made thin.

【0015】本発明の第2の特徴に係る半導体装置(一
次実装体)は、支持基体に半導体素子の肉薄な本体部分
を補強する突出部を備え、半導体素子の取付性や保持機
能の強化並びに放熱効果を高める構造を有する。即ち、
本発明の第2の特徴に係る半導体装置は、第1の特徴で
述べた半導体素子と、この半導体素子と固着された支持
基体とからなる半導体装置としたことである。半導体素
子と固着される支持基体は、一方の表面に突出部を有
し、この突出部を半導体素子の凹部が嵌合する。
A semiconductor device (primary mounting body) according to a second aspect of the present invention has a support base provided with a protrusion for reinforcing a thin main body portion of a semiconductor element, thereby enhancing the attachment property and holding function of the semiconductor element, and It has a structure that enhances the heat dissipation effect. That is,
A semiconductor device according to a second aspect of the present invention is a semiconductor device including the semiconductor element described in the first aspect and a supporting base fixed to the semiconductor element. The supporting base fixed to the semiconductor element has a projection on one surface, and the projection is fitted into a recess of the semiconductor element.

【0016】本発明の第2の特徴に係る半導体装置にお
いては、半導体素子の他方の主面側に形成された凹部
に、支持基体の突出部を収容させた状態で固着されてい
るため、熱伝達面が大きくなり、装置全体の放熱性が良
好となる。又、突出部によって、肉薄な本体部分が支持
されるため、半導体素子の破損を確実に防止して、半導
体装置の信頼性を高めることができる。更に、第1の特
徴で述べたようにオン抵抗Ronや逆回復時間trrを低
減が容易である。
In the semiconductor device according to the second aspect of the present invention, the semiconductor device is fixed in the recess formed on the other main surface side of the semiconductor element with the projection of the support base accommodated therein, so The transmission surface becomes large, and the heat radiation of the entire device becomes good. In addition, since the thin body portion is supported by the protruding portion, breakage of the semiconductor element can be reliably prevented, and the reliability of the semiconductor device can be improved. Further, as described in the first feature, it is easy to reduce the on-resistance R on and the reverse recovery time trr .

【0017】本発明の第3の特徴は、半導体素子を構成
する各半導体領域を不純物元素の導入を行うことで形成
して、低損失で低コストな半導体素子を製造することに
ある。即ち、本発明の第3の特徴に係る半導体素子の製
造方法は、(イ)半導体基体の一方の主面側から所定深
さまで不純物元素を導入して、半導体基体よりも高不純
物密度の第1主電極領域を形成する工程と、(ロ)半導
体基体の他方の主面側において、半導体基体からなる筒
状の脚部を周辺部に残置するようにして、半導体基体の
他方の主面側から一方の主面側に向かって凹部を形成す
る工程と、(ハ)この凹部の底部に露出した半導体基体
の他方の主面側に、第1主電極領域に対向して半導体基
体よりも高不純物密度の第2主電極領域を形成する工程
とを備える半導体素子の製造方法としたことである。
A third feature of the present invention is that each semiconductor region constituting a semiconductor element is formed by introducing an impurity element to manufacture a low-loss and low-cost semiconductor element. That is, the method for manufacturing a semiconductor device according to the third aspect of the present invention is characterized in that: (a) the first element having a higher impurity density than the semiconductor substrate by introducing the impurity element from one main surface side of the semiconductor substrate to a predetermined depth; Forming a main electrode region; and (b) leaving a cylindrical leg made of the semiconductor substrate on the other main surface side of the semiconductor substrate from the other main surface side of the semiconductor substrate. (C) forming a recess toward one main surface side; and (c) forming, on the other main surface side of the semiconductor substrate exposed at the bottom of the recess, a higher impurity than the semiconductor substrate facing the first main electrode region. Forming a second main electrode region having a high density.

【0018】本発明の第3の特徴に係る半導体素子の製
造方法においては、第1及び第2主電極領域を、半導体
基体に対して不純物元素を熱拡散法やイオン注入法等に
より導入し、第1及び第2主電極領域に挟まれた半導体
領域の厚さを薄く、若しくはゼロにすることが出来る。
このため、オン抵抗Ron、逆回復時間trrや放熱抵抗
を低減させることができる。また、この構造を、高価で
複雑なエピタキシャル成長法を採用せずに実現できるた
め、製造が簡単になり、低コスト化を達成することが可
能となる。
In a method of manufacturing a semiconductor device according to a third aspect of the present invention, the first and second main electrode regions are formed by introducing an impurity element into a semiconductor substrate by a thermal diffusion method, an ion implantation method, or the like. The thickness of the semiconductor region sandwiched between the first and second main electrode regions can be reduced or made zero.
Therefore, the on-resistance R on , the reverse recovery time trr, and the heat radiation resistance can be reduced. In addition, since this structure can be realized without employing an expensive and complicated epitaxial growth method, the manufacturing is simplified and the cost can be reduced.

【0019】[0019]

【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態に係る半導体素子、半導体装置、及び半導体
素子の製造方法の詳細についてを説明する。以下の図面
の記載において、同一又は類似の部分には同一又は類似
の符号を付している。ただし、図面は模式的なものであ
り、各層の厚みやそれらの比率等は現実のものとは異な
ることに留意すべきである。したがって、具体的な厚み
や寸法等は以下の説明を参酌して判断すべきものであ
る。又、図面相互間においても互いの寸法の関係や比率
が異なる部分が含まれいることは勿論である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of a semiconductor device, a semiconductor device, and a method of manufacturing a semiconductor device according to embodiments of the present invention will be described below with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the thickness of each layer and their ratios are different from actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. In addition, it is needless to say that dimensional relationships and ratios are different between drawings.

【0020】(第1の実施の形態:ダイオード素子)図
1及び図2は、本発明の第1の実施の形態に係る半導体
素子としてのダイオード素子の断面図である。第1の実
施の形態に係るダイオード素子10aは、図1に示すよ
うに、シリコン(Si)からなる半導体基体(シリコン
基板)11と、この半導体基体11の一方の主面11A
側に形成されたこの半導体基体11よりも高不純物密度
の第1主電極領域(アノード領域)18と、第1主電極
領域18に対向して形成された半導体基体11よりも高
不純物密度の第2主電極領域(カソード領域)19とを
有する。このダイオード素子10aでは、第1主電極領
域18と第2主電極領域19とにより挟まれた半導体基
体11からなるn型半導体領域17がカソード・ドリフ
ト領域として機能する。半導体基体11の他方の主面1
1B側において、半導体基体11からなる筒状の脚部を
周辺部に残置するようにして、半導体基体11の他方の
主面11B側から一方の主面11A側に向かって形成さ
れた凹部16が形成されている。そして、第2主電極領
域19は、この凹部16の底部に露出した半導体基体1
1の他方の主面11Bに形成されている。更に、この半
導体基体11の一方の主面11A側と他方の主面11B
側とにそれぞれ形成された第1主電極層(アノード電極
層)12、第2主電極層(カソード電極層)13とを備
えている。
(First Embodiment: Diode Element) FIGS. 1 and 2 are cross-sectional views of a diode element as a semiconductor element according to a first embodiment of the present invention. As shown in FIG. 1, a diode element 10a according to the first embodiment includes a semiconductor substrate (silicon substrate) 11 made of silicon (Si) and one main surface 11A of the semiconductor substrate 11.
A first main electrode region (anode region) 18 having a higher impurity density than the semiconductor substrate 11 formed on the side thereof, and a first main electrode region 18 having a higher impurity density than the semiconductor substrate 11 formed opposite the first main electrode region 18. And two main electrode regions (cathode regions) 19. In the diode element 10a, the n-type semiconductor region 17 composed of the semiconductor substrate 11 sandwiched between the first main electrode region 18 and the second main electrode region 19 functions as a cathode drift region. The other main surface 1 of the semiconductor substrate 11
On the 1B side, a concave portion 16 formed from the other main surface 11B side to the one main surface 11A side of the semiconductor base 11 is formed such that a cylindrical leg made of the semiconductor base 11 is left in the peripheral portion. Is formed. The second main electrode region 19 is formed on the semiconductor substrate 1 exposed at the bottom of the recess 16.
1 is formed on the other main surface 11B. Further, one main surface 11A side of the semiconductor substrate 11 and the other main surface 11B
A first main electrode layer (anode electrode layer) 12 and a second main electrode layer (cathode electrode layer) 13 are formed on both sides.

【0021】又、第1の実施の形態に係るダイオード素
子10aは、構造的には、図1に示すように、本体部分
14と、脚部15とから大略構成されている。脚部15
は、本体部分14の下面(半導体基体11の他方の主面
側)の全周から下方に向けて突出する筒形状に形成され
ている。即ち、この脚部14は、後述するように肉厚の
半導体基体(半導体ウェハ)11の他方の主面11Bの
周縁を残して内側に凹部16を形成することに伴って筒
形状に形成された半導体基体11の周縁部分を有してい
る。なお、第1の実施の形態では、本体部分14の平面
形状が矩形で、脚部14の形状が角筒形状の場合を例示
したが、これに限らず、本体部分が平面円形で、脚部を
円筒形状等としても良い。
The diode element 10a according to the first embodiment is structurally roughly composed of a main body portion 14 and legs 15 as shown in FIG. Leg 15
Is formed in a cylindrical shape protruding downward from the entire periphery of the lower surface of the main body portion 14 (the other main surface side of the semiconductor substrate 11). That is, the leg portion 14 is formed in a cylindrical shape by forming the concave portion 16 inside the peripheral portion of the other main surface 11B of the thick semiconductor substrate (semiconductor wafer) 11 as will be described later. It has a peripheral portion of the semiconductor substrate 11. In the first embodiment, the case where the planar shape of the main body portion 14 is rectangular and the shape of the leg portion 14 is a rectangular cylindrical shape is exemplified. However, the present invention is not limited thereto. May be a cylindrical shape or the like.

【0022】図2は、第1の実施の形態に係るダイオー
ド素子10aの底面図であり、脚部14がダイオード素
子10aの底部周縁に周回して形成されている構造を示
している。なお、この第1の実施の形態では、図1に示
すように、脚部14を形成する半導体基体11の長さ
(基板厚さ)寸法L1の方が、本体部分を形成する半導
体基体11の厚み寸法L2より長くなるように設定され
ている。
FIG. 2 is a bottom view of the diode element 10a according to the first embodiment, and shows a structure in which the legs 14 are formed around the bottom edge of the diode element 10a. In the first embodiment, as shown in FIG. 1, the length (substrate thickness) dimension L1 of the semiconductor substrate 11 forming the leg portion 14 is larger than that of the semiconductor substrate 11 forming the main body portion. It is set to be longer than the thickness dimension L2.

【0023】本体部分14には、出発母材、即ち半導体
ウェハの加工後の残存部分としての半導体基体11に、
例えばリン(P)やヒ素(As)などのドナー不純物が
低不純物密度で導入されてなるドリフト領域としてのn
型半導体領域17と、半導体基体11の一方の主面11
Aから例えばボロン(B)などのアクセプタ不純物が拡
散されてなる第1主電極領域としてのp型半導体領域1
8と、半導体基体11の他方の主面11B側から、例え
ばリン(P)やヒ素(As)などのドナー不純物が高不
純物密度になるように拡散されてなる第2主電極領域と
してのn型半導体領域19とが形成されている。
The main body portion 14 includes a starting base material, that is, a semiconductor substrate 11 as a remaining portion after processing the semiconductor wafer.
For example, n as a drift region in which donor impurities such as phosphorus (P) and arsenic (As) are introduced at a low impurity density.
Semiconductor region 17 and one main surface 11 of semiconductor substrate 11
P-type semiconductor region 1 as a first main electrode region in which an acceptor impurity such as boron (B) is diffused from A
And an n-type as a second main electrode region formed by diffusing a donor impurity such as phosphorus (P) or arsenic (As) from the other main surface 11B side of the semiconductor substrate 11 to a high impurity density. A semiconductor region 19 is formed.

【0024】脚部15では、本体部分14に形成されて
いる高不純物密度のn型半導体領域19が、その全周縁
部分より下方へ向けて垂れ下がるように延長されてn型
半導体領域19Aが形成され、この脚部15を構成する
n型半導体領域19Aの外側には、本体部分14のn型
半導体領域17の全周縁部分より下方へ向けて垂れ下が
るように延長されて形成されたn型半導体領域17Aが
接合して包囲するようになっている。即ち、n型半導体
領域19は、半導体基体11の他方の主面11B側から
ドナー不純物を拡散して形成されたものであり、脚部1
5の下面から半導体基体11の下面に形成された凹部1
6の表面全体に亙って略同一の拡散深さをもって形成さ
れている。
In the leg portion 15, the n-type semiconductor region 19 having a high impurity density formed in the main body portion 14 is extended so as to hang down from the entire peripheral portion thereof to form an n-type semiconductor region 19A. On the outside of the n-type semiconductor region 19A constituting the leg portion 15, an n-type semiconductor region 17A is formed extending downward so as to hang down from the entire peripheral portion of the n-type semiconductor region 17 of the main body portion 14. Are joined and surrounded. That is, the n-type semiconductor region 19 is formed by diffusing a donor impurity from the other main surface 11B side of the semiconductor substrate 11, and the leg 1
5 from the lower surface of the semiconductor substrate 11 to the lower surface of the semiconductor substrate 11
6 are formed with substantially the same diffusion depth over the entire surface.

【0025】この第1の実施の形態に係るダイオード素
子10aでは、上記した第2主電極層13が半導体基体
11の他方の主面11B側の全体に沿って形成されてい
る。この第2主電極層13の厚さは、凹部16の全体を
充填するほど十分に厚くはない。即ち、第2主電極層1
3は、凹部16の表面に沿って比較的薄く形成され、第
2主電極層13の下面にも凹部16が残留している。
In the diode element 10a according to the first embodiment, the second main electrode layer 13 is formed along the entire other main surface 11B of the semiconductor substrate 11. The thickness of the second main electrode layer 13 is not large enough to fill the entire recess 16. That is, the second main electrode layer 1
3 is formed relatively thin along the surface of the concave portion 16, and the concave portion 16 remains on the lower surface of the second main electrode layer 13.

【0026】本発明の第1の実施の形態に係るダイオー
ド素子10aでは、半導体基体11が肉薄に形成された
本体部分14に、主電流の通路となるデバイスの主動作
領域が形成され、カソード・ドリフト領域17及びカソ
ード領域19を合計した厚さが薄くなっている。即ち、
大口径のウェハを出発母材として用いても、半導体基体
11の他方の主面11B側に凹部16を形成することに
より、本体部分14を肉薄に形成することができる。こ
のため、大口径で基板厚さの厚いウェハを出発材料(母
材)として用いて製造を行っても、ダイオード素子10
aを低損失化を図ることができる。加えて、本体部分1
4における高不純物密度のn型半導体領域19の厚さ寸
法を制御することにより、素子のオン抵抗Ronをより
小さくすることができる。
In the diode element 10a according to the first embodiment of the present invention, a main operating region of a device serving as a main current path is formed in a main body portion 14 in which a semiconductor substrate 11 is formed to be thin. The total thickness of the drift region 17 and the cathode region 19 is reduced. That is,
Even when a large-diameter wafer is used as a starting base material, the main body portion 14 can be formed thin by forming the concave portion 16 on the other main surface 11B side of the semiconductor substrate 11. For this reason, even when the wafer is manufactured using a large-diameter wafer having a large substrate thickness as a starting material (base material), the diode element 10
a can be reduced. In addition, body part 1
By controlling the thickness of the high impurity density n-type semiconductor region 19 in 4, the on-resistance R on of the element can be further reduced.

【0027】又、この第1の実施の形態に係るダイオー
ド素子10aでは、高不純物密度のn型半導体領域19
と低不純物密度のn型半導体領域17との不純物密度勾
配を比較的急峻にすることができるため、逆回復時間t
rrを短くすることが可能となり、高速動作が容易にな
る。
In the diode element 10a according to the first embodiment, the n-type semiconductor region 19 having a high impurity density is provided.
And the impurity density gradient between the n-type semiconductor region 17 having a low impurity density and the low impurity density can be made relatively steep, so that the reverse recovery time t
rr can be shortened, and high-speed operation is facilitated.

【0028】更に、この第1の実施の形態に係るダイオ
ード素子10aでは、本体部分14から半導体基体11
を肉厚の状態で残した脚部15が筒形状に突出するよう
に形成されているため、本体部分14が脚部15により
補強されている。したがって、素子全体としては、肉薄
の本体部分14を形成したにもかかわらず機械的強度が
低下するのを抑制することができる。又、この脚部15
は、素子のヒートシンクとして機能することもできるた
め、ダイオード素子10aの放熱性を向上させることが
できる。
Furthermore, in the diode element 10a according to the first embodiment, the semiconductor body 11
The main body portion 14 is reinforced by the leg portions 15 because the leg portions 15 which are left in a thick state are formed so as to protrude in a cylindrical shape. Therefore, it is possible to suppress a decrease in mechanical strength of the entire element despite the formation of the thin main body portion 14. Also, this leg 15
Can also function as a heat sink for the element, so that the heat dissipation of the diode element 10a can be improved.

【0029】又、この第1の実施の形態に係るダイオー
ド素子10aでは、エピタキシャル成長法によって形成
された半導体領域を備えておらず、実質的に不純物元素
の拡散工程のみで素子が形成されているため、製造コス
トを低く抑えることができる。
The diode element 10a according to the first embodiment does not include a semiconductor region formed by the epitaxial growth method, and is formed substantially only by the impurity element diffusion step. In addition, the manufacturing cost can be kept low.

【0030】なお、この第1の実施の形態では、脚部1
5の長さL1を本体部分14の厚さL2より長く設定し
たが、出発母材として用いる半導体ウェハの厚さによ
り、脚部15の長さL1は適宜変更されるようになって
いる。
In the first embodiment, the leg 1
Although the length L1 is set to be longer than the thickness L2 of the main body portion 14, the length L1 of the leg portion 15 is appropriately changed depending on the thickness of the semiconductor wafer used as the starting base material.

【0031】[半導体装置]図3は、本発明の第1の実
施の形態に係るダイオード素子10aを用いた半導体装
置(一次実装体)20を示す断面図である。この第1の
実施の形態に係る半導体装置20は、上記したダイオー
ド素子10aと、このダイオード素子10aを実装する
支持基体21と、ダイオード素子10aを覆う樹脂封止
体22とを備えた一次実装体である。
[Semiconductor Device] FIG. 3 is a sectional view showing a semiconductor device (primary mounting body) 20 using the diode element 10a according to the first embodiment of the present invention. The semiconductor device 20 according to the first embodiment has a primary mounted body including the above-described diode element 10a, a support base 21 on which the diode element 10a is mounted, and a resin sealing body 22 covering the diode element 10a. It is.

【0032】支持基体21は、例えばアルミナ(Al2
3)、窒化アルミニウム(AlN)等のセラミックス
材料や合成樹脂などの熱伝導率が高くしかも電気絶縁性
を有する材料で形成されている。又、支持基体21にお
けるダイオード素子10aを載置する位置には、ダイオ
ード素子10aの凹部16に嵌合する台状の突出部23
が形成されている。支持基体21の突出部23の周縁に
は、図示しない外部端子に接続されるようにパターニン
グされた配線24のパッド部24Aが配置されている。
そして、ダイオード素子10aは、支持基体21の突出
部23に凹部16が嵌合した状態で半田25により配線
24のパッド部24Aに接続されると共に、支持基体2
1に固定されている。又、ダイオード素子10aの第1
主電極層12には、図示しないワイヤを介して他の外部
端子と接続されている。なお、樹脂封止体22は、例え
ばエポキシ樹脂、シリコン樹脂など各種の電気絶縁性樹
脂を用いることができる。
The support base 21 is made of, for example, alumina (Al 2
It is formed of a ceramic material such as O 3 ) or aluminum nitride (AlN), a synthetic resin, or another material having high thermal conductivity and electrical insulation. In addition, at the position where the diode element 10a is mounted on the support base 21, a trapezoidal projection 23 that fits into the recess 16 of the diode element 10a is provided.
Are formed. On the periphery of the protruding portion 23 of the support base 21, a pad portion 24A of the wiring 24 patterned so as to be connected to an external terminal (not shown) is arranged.
The diode element 10a is connected to the pad portion 24A of the wiring 24 by the solder 25 in a state where the concave portion 16 is fitted to the projecting portion 23 of the support base 21, and the support base 2
Fixed to 1. The first of the diode element 10a
The main electrode layer 12 is connected to other external terminals via wires (not shown). In addition, the resin sealing body 22 can use various electric insulating resins such as an epoxy resin and a silicon resin.

【0033】このような構成の半導体装置20は、ダイ
オード素子10aを、半導体基体11の他方の主面に形
成された凹部16に支持基体21の突出部23を収納さ
せた状態で固着されているため、ダイオード素子10a
と支持基体21との当接面面積が大きくなり、熱的接触
抵抗が小さくなる。このため、放熱性が良好になるとい
う利点がある。
In the semiconductor device 20 having such a configuration, the diode element 10a is fixed to the recess 16 formed on the other main surface of the semiconductor substrate 11 with the projection 23 of the support substrate 21 housed therein. Therefore, the diode element 10a
The contact surface area between the support and the support base 21 increases, and the thermal contact resistance decreases. For this reason, there is an advantage that heat dissipation is improved.

【0034】又、支持基体21の突出部23によって、
肉薄の本体部分14が支持されるため、本体部分14の
機械強度を高めて素子が破損されにくくなり、半導体装
置20の信頼性を高めることができる。
Further, the protrusion 23 of the support base 21
Since the thin main body portion 14 is supported, the mechanical strength of the main body portion 14 is increased, the elements are less likely to be damaged, and the reliability of the semiconductor device 20 can be improved.

【0035】[半導体素子の製造方法]次に、本発明の
第1の実施の形態に係る半導体素子(ダイオード素子)
10aの製造方法を、図4〜図13を用いて説明する。
なお、この第1の実施の形態に係る半導体素子10aの
製造方法では、出発母材として大口径で基板厚の厚いシ
リコンウェハを半導体基体として用いる。例えばウェハ
径150mmで基板厚500μm〜700μm、或いは
ウェハ径200mmで基板厚600μm〜900μm、
更にウェハ径300mmで基板厚800μm〜1mm以
上のシリコンウェハが使用可能である。
[Method of Manufacturing Semiconductor Element] Next, a semiconductor element (diode element) according to the first embodiment of the present invention.
The manufacturing method of 10a will be described with reference to FIGS.
In the method of manufacturing the semiconductor element 10a according to the first embodiment, a large-diameter thick silicon wafer is used as a semiconductor base as a starting base material. For example, a substrate diameter of 500 μm to 700 μm at a wafer diameter of 150 mm, or a substrate thickness of 600 μm to 900 μm at a wafer diameter of 200 mm,
Further, a silicon wafer having a wafer diameter of 300 mm and a substrate thickness of 800 μm to 1 mm or more can be used.

【0036】(イ)まず、FZ法やCZ法等で成長した
シリコンインゴットを切り出し、図4に示すような、n
型不純物元素が導入されているシリコンウェハ(半導体
基体)11を用意する。そして、図5に示すように、半
導体基体(シリコンウェハ)11の一方の主面11Aと
他方の主面11Bとに、熱酸化法によりシリコン酸化膜
26、27を350nm〜1μm程度の厚さに形成す
る。
(A) First, a silicon ingot grown by the FZ method, the CZ method, or the like is cut out, and as shown in FIG.
A silicon wafer (semiconductor substrate) 11 into which a type impurity element has been introduced is prepared. Then, as shown in FIG. 5, the silicon oxide films 26 and 27 are formed on one main surface 11A and the other main surface 11B of the semiconductor substrate (silicon wafer) 11 by thermal oxidation to a thickness of about 350 nm to 1 μm. Form.

【0037】(ロ)次に、周知のフォトリソグラフィー
技術により、半導体基体11のシリコン酸化膜26上に
フォトレジスト28を塗布して、露光・現像を行ってフ
ォトレジスト28をパターン形成する。そして、図6に
示すように、このフォトレジスト28をマスクとして、
ウェットエッチング又はドライエッチングを行ってシリ
コン酸化膜26に開口部26Aを形成する。
(B) Next, a photoresist 28 is coated on the silicon oxide film 26 of the semiconductor substrate 11 by a known photolithography technique, and is exposed and developed to form a pattern of the photoresist 28. Then, as shown in FIG. 6, using this photoresist 28 as a mask,
An opening 26A is formed in the silicon oxide film 26 by performing wet etching or dry etching.

【0038】(ハ)続いて、フォトレジスト28を剥離
した後、図7に示すように、半導体基体11の一方の主
面11A側に、例えば硼素(B)などのアクセプタ不純
物を含む不純物添加薄膜(酸化シリコン膜、窒化シリコ
ン膜、ポリシリコン膜など)29を堆積させる。そし
て、熱処理を施して選択拡散を行って、導電型を反転さ
せてp型半導体領域(アノード領域)18を形成する。
不純物添加薄膜を用いずに、窒化ボロン(BN)等の固
体ソース、三臭化硼素(BBr3)等の液体ソースを用
いた気相拡散法でも良い。又1149BF2 等の不
純物イオンをイオン注入法により、3×1015cm−2
〜5×1016cm−2等の所定のドーズ量を注入し、そ
の後所望の深さまでドライブイン(熱処理)しても良
い。
(C) Subsequently, after the photoresist 28 is removed, as shown in FIG. 7, an impurity-added thin film containing an acceptor impurity such as boron (B) is formed on one main surface 11A side of the semiconductor substrate 11. (Silicon oxide film, silicon nitride film, polysilicon film, etc.) 29 are deposited. Then, a p-type semiconductor region (anode region) 18 is formed by performing a heat treatment to perform selective diffusion to invert the conductivity type.
A gas phase diffusion method using a solid source such as boron nitride (BN) or a liquid source such as boron tribromide (BBr 3 ) without using the impurity-added thin film may be used. Impurity ions such as 11 B + and 49 BF 2 + are ion-implanted to 3 × 10 15 cm −2.
A predetermined dose of about 5 × 10 16 cm −2 or the like may be implanted, and then drive-in (heat treatment) to a desired depth may be performed.

【0039】(ニ)次に、不純物元素ソース薄膜29を
エッチングにより除去した後(或いはドライブイン後に
形成されたボロンガラス等をエッチングにより除去した
後)、図8に示すように、半導体基体11の一方の主面
11A側及び他方の主面11B側に、周知のCVD法を
用いて、それぞれシリコン窒化膜(Si34膜)51、
52を、150nmから400nm堆積させる。この結
果、半導体基体11の一方の主面11A側に堆積された
シリコン窒化膜51は、シリコン酸化膜26及び開口部
26A内の主面11Aの表面に形成されている薄いシリ
コン酸化膜(図示省略する)を被覆した状態となってい
る。そして、他方の主面11B側に堆積されたシリコン
窒化膜52は、シリコン酸化膜27の上に積層されてい
る。
(D) Next, after the impurity element source thin film 29 is removed by etching (or after boron glass or the like formed after drive-in is removed by etching), as shown in FIG. On one main surface 11A side and the other main surface 11B side, a silicon nitride film (Si 3 N 4 film) 51,
52 is deposited from 150 nm to 400 nm. As a result, the silicon nitride film 51 deposited on the one main surface 11A side of the semiconductor substrate 11 is a thin silicon oxide film (not shown) formed on the surface of the silicon oxide film 26 and the main surface 11A in the opening 26A. ) Is covered. The silicon nitride film 52 deposited on the other main surface 11B is stacked on the silicon oxide film 27.

【0040】(ホ)その後、半導体基体11におけるシ
リコン窒化膜52を形成した他方の主面11B側にフォ
トレジスト53を塗布し、露光・現像を行って、図9に
示すように、p型半導体領域18と対応する位置が開口
するようにフォトレジスト53をパターン形成する。
(E) Thereafter, a photoresist 53 is applied to the other main surface 11B of the semiconductor substrate 11 on which the silicon nitride film 52 has been formed, and is exposed and developed to form a p-type semiconductor as shown in FIG. The photoresist 53 is patterned so that a position corresponding to the region 18 is opened.

【0041】(ヘ)そして、フォトレジスト53をマス
クとして、反応性イオンエッチング(RIE)法等によ
り、シリコン窒化膜52及びシリコン酸化膜27を選択
的にエッチングする。この際、ウェットエッチングでシ
リコン酸化膜27を選択的にエッチングしても良い。そ
の後、フォトレジスト53を剥離した後、これらシリコ
ン酸化膜27及びシリコン窒化膜52をマスクとして異
方性エッチングを行って、図10に示すように、半導体
基体11の他方の主面11B側に所定深さの凹部16を
形成する。なお、半導体基体11の他方の主面11Bの
エッチングとしては、例えば水酸化カリウム(KOH)
とエチレンジアミンピロカテコールとの混合液等のアル
カリエッチング液を用いたウェットエッチングや、例え
ば三塩化硼素(BCl3)、四塩化珪素(SiCl4)、
三塩化リン(PCl3)等の塩素系エッチングガスを用
いたRIEなどの異方性ドライエッチングを行う。異方
性エッチングの場合は、基板11の面方位とマスクパタ
ーンの方向を所定の関係に選ぶことに留意すべきであ
る。又、異方性エッチングの代わりにサンドブラスト等
の機械的手法によって、図10に示すように、半導体基
体11の他方の主面11B側に所定深さの凹部16を形
成しても良い。ウエハ全体を1素子として用いる大電流
用の半導体素子の場合であれば、円形の凹部16を基板
11を回転しながらサンドブラストして形成することも
可能である。更に、サンドブラスト等の機械的手法と異
方性エッチングとを組み合わせて実施することも可能で
ある。
(F) Then, using the photoresist 53 as a mask, the silicon nitride film 52 and the silicon oxide film 27 are selectively etched by reactive ion etching (RIE) or the like. At this time, the silicon oxide film 27 may be selectively etched by wet etching. Thereafter, after the photoresist 53 is stripped, anisotropic etching is performed using the silicon oxide film 27 and the silicon nitride film 52 as masks, and as shown in FIG. A recess 16 having a depth is formed. The other main surface 11B of the semiconductor substrate 11 is etched, for example, using potassium hydroxide (KOH).
Etching using an alkaline etching solution such as a mixed solution of ethylene chloride and ethylenediamine pyrocatechol, for example, boron trichloride (BCl 3 ), silicon tetrachloride (SiCl 4 ),
Anisotropic dry etching such as RIE using a chlorine-based etching gas such as phosphorus trichloride (PCl 3 ) is performed. In the case of anisotropic etching, it should be noted that the plane orientation of the substrate 11 and the direction of the mask pattern are selected in a predetermined relationship. As shown in FIG. 10, a concave portion 16 having a predetermined depth may be formed on the other main surface 11B side of the semiconductor substrate 11 by a mechanical method such as sandblasting instead of anisotropic etching. In the case of a semiconductor device for a large current using the entire wafer as one device, the circular concave portion 16 can be formed by sandblasting while rotating the substrate 11. Furthermore, it is also possible to carry out a combination of a mechanical method such as sandblasting and anisotropic etching.

【0042】(ト)次に、図11に示すように、半導体
基体11の他方の主面11Bに形成されたシリコン酸化
膜26、シリコン窒化膜52をエッチングにより除去し
た後、露出した半導体基体11の他方の主面11B側
に、例えばリン(P)やヒ素(As)などのドナー不純
物を高濃度で全面拡散して、全面に略同一深さのn型半
導体領域(カソード領域)19を形成する。この場合、
例えばリン(P)やヒ素(As)などのドナー不純物含
む不純物添加薄膜を用いても良く、不純物添加薄膜を用
いずに、オキシ塩化リン(POCl3)等の液体ソース
を用いた気相拡散法でも良い。又3175As等の
不純物イオンをイオン注入法により、3×1015cm
−2〜5×1016cm−2等の所定のドーズ量を斜めの角
度から注入し、その後所望の深さまでドライブイン(熱
処理)しても良い。この結果、n型半導体領域19とp
型半導体領域18との間の領域が、半導体基体11の固
有のドナー不純物密度を有するn型半導体領域17とな
る。
(G) Next, as shown in FIG. 11, after the silicon oxide film 26 and the silicon nitride film 52 formed on the other main surface 11B of the semiconductor substrate 11 are removed by etching, the exposed semiconductor substrate 11 is removed. On the other main surface 11B side, a donor impurity such as phosphorus (P) or arsenic (As) is diffused at a high concentration over the entire surface to form an n-type semiconductor region (cathode region) 19 having substantially the same depth over the entire surface. I do. in this case,
For example, an impurity-added thin film containing a donor impurity such as phosphorus (P) or arsenic (As) may be used, and a gas-phase diffusion method using a liquid source such as phosphorus oxychloride (POCl 3 ) without using the impurity-added thin film. But it is good. Impurity ions such as 31 P + , 75 As + are implanted by ion implantation at 3 × 10 15 cm.
A predetermined dose such as −2 to 5 × 10 16 cm −2 may be implanted from an oblique angle, and then drive-in (heat treatment) may be performed to a desired depth. As a result, the n-type semiconductor region 19 and p
The region between the semiconductor region 18 and the semiconductor region 18 becomes the n-type semiconductor region 17 having the intrinsic donor impurity density of the semiconductor substrate 11.

【0043】(チ)その後、図12に示すように、半導
体基体11の一方の主面11A側のシリコン窒化膜51
をフォトリソグラフィー技術及びエッチング技術を用い
て、シリコン酸化膜26の開口部26Aと略同一範囲の
開口部51Aを形成してコンタクト開口を窓明けする。
この場合、図示を省略したフォトレジストをマスクとし
て、RIE法等により、シリコン窒化膜51及びシリコ
ン酸化膜26を選択的にエッチングする。この際、ウェ
ットエッチングでシリコン酸化膜26を選択的にエッチ
ングしても良い。
(H) Thereafter, as shown in FIG. 12, the silicon nitride film 51 on one main surface 11A side of the semiconductor substrate 11 is formed.
Using a photolithography technique and an etching technique, an opening 51A having substantially the same range as the opening 26A of the silicon oxide film 26 is formed, and a contact opening is opened.
In this case, the silicon nitride film 51 and the silicon oxide film 26 are selectively etched by RIE or the like using a photoresist (not shown) as a mask. At this time, the silicon oxide film 26 may be selectively etched by wet etching.

【0044】(リ)そして、図13に示すように、コン
タクト開口が窓明けされた半導体基体11の一方の主面
11A側と、他方の主面側11Bとに電極用金属を例え
ば真空蒸着法、若しくはスパッタリング法を用いて、1
μm〜10μm程度の所定の厚さに堆積して、それぞれ
第1主電極層(アノード電極層)12と第2主電極層
(カソード電極層)13とを形成する。そして、第1主
電極層12には、リソグラフィー技術及びエッチング技
術を用いて、図13に示すように所望の電極形状にパタ
ーニングする。
(I) Then, as shown in FIG. 13, a metal for an electrode is formed on one main surface 11A side and the other main surface side 11B of the semiconductor substrate 11 in which the contact opening is opened, for example, by a vacuum evaporation method. Or by using a sputtering method.
The first main electrode layer (anode electrode layer) 12 and the second main electrode layer (cathode electrode layer) 13 are formed by depositing to a predetermined thickness of about 10 μm to 10 μm, respectively. Then, the first main electrode layer 12 is patterned into a desired electrode shape as shown in FIG. 13 by using a lithography technique and an etching technique.

【0045】(ヌ)その後、半導体基体(半導体ウェ
ハ)11をダイシングにより分割して個別のダイオード
素子10aの製造が完了する。
(V) Thereafter, the semiconductor substrate (semiconductor wafer) 11 is divided by dicing to complete the manufacture of the individual diode elements 10a.

【0046】(ル)更に、図3に示すような支持基体2
1の突出部23にダイオード素子10aの凹部16が嵌
合するように、半田付けを行うことにより半導体装置2
0の製造が完了する。
(G) Further, as shown in FIG.
The semiconductor device 2 is soldered so that the recess 16 of the diode element 10a fits into the projection 23 of the semiconductor device 2.
0 is completed.

【0047】このように製造されたダイオード素子10
a及び半導体装置20では、ダイオード素子10aが半
導体基体11の他方の主面11B側に形成された凹部1
6に支持基体21の突出部23を収容させた状態で固着
されているため、放熱性が良好に達成されると共に、突
出部23によってダイオード素子10aの肉薄な本体部
分14が支持されて、素子の破損が確実に防止され、半
導体装置20の信頼性を向上させることができる。
The diode element 10 manufactured as described above
a and the semiconductor device 20, the diode element 10a is formed on the other main surface 11B side of the semiconductor substrate 11 in the concave portion 1a.
6, the projecting portion 23 of the support base 21 is fixedly accommodated therein, so that good heat dissipation is achieved, and the projecting portion 23 supports the thin main body portion 14 of the diode element 10a. Is reliably prevented, and the reliability of the semiconductor device 20 can be improved.

【0048】[半導体素子の変形例1]ここで、上記し
た第1の実施の形態の変形例1に係るダイオード素子1
0bについて、図14を用いて説明する。なお、図14
に示すダイオード素子10bにおいて、本発明の第1の
実施の形態のダイオード素子10aと同一機能を果たす
部分には、同一の符号を付して説明を省略する。図14
に示すダイオード素子10bは、第2主電極層13の形
状のみが上記した第1の実施の形態に係るダイオード素
子10aと異なり、他の構成は上記第1の実施の形態と
同様である。
[Modification 1 of Semiconductor Element] Here, the diode element 1 according to Modification 1 of the first embodiment described above.
0b will be described with reference to FIG. FIG.
In the diode element 10b shown in (1), portions having the same functions as those of the diode element 10a according to the first embodiment of the present invention are denoted by the same reference numerals, and description thereof is omitted. FIG.
Is different from the diode element 10a according to the above-described first embodiment only in the shape of the second main electrode layer 13, and the other configuration is the same as that of the above-described first embodiment.

【0049】即ち、第1の実施の形態の変形例1に係る
ダイオード素子10bにおいては、第2主電極層13が
半導体基体11の他方の主面側に形成された凹部16の
底面のみに、選択的に形成されている。このような構成
のダイオード素子10bを図3に示したような支持基体
21に取付て半導体装置を作成する場合、支持基体21
の突出部23の頂面に、図示しない外部端子に接続され
るようにパターニングされた配線24のパッド部24A
が配置されている必要がある。そして、このような支持
基体21に対して、ダイオード素子10bは第2主電極
層13が突出部23の頂面に半田を介して固着されるこ
とにより、半導体装置を組み立てる(アセンブルする)
ことができる。このとき、凹部16の内周面は突出部2
3の外周面に固着しなくてよいため、半導体基体11と
支持基体21との線膨張係数差に基づいて発生する応力
を、凹部16と突出部23との間に形成されるクリアラ
ンス(ギャップ)で緩和させることができるという利点
がある。
That is, in the diode element 10 b according to the first modification of the first embodiment, the second main electrode layer 13 is provided only on the bottom surface of the concave portion 16 formed on the other main surface side of the semiconductor substrate 11. It is selectively formed. When the semiconductor device is manufactured by attaching the diode element 10b having such a configuration to the support base 21 as shown in FIG.
A pad portion 24A of a wiring 24 patterned to be connected to an external terminal (not shown)
Must be arranged. Then, with respect to such a supporting base 21, the diode element 10b assembles (assembles) the semiconductor device by fixing the second main electrode layer 13 to the top surface of the protrusion 23 via solder.
be able to. At this time, the inner peripheral surface of the recess 16 is
3 does not need to be fixed to the outer peripheral surface, a stress generated based on a difference in linear expansion coefficient between the semiconductor substrate 11 and the support substrate 21 is applied to a clearance (gap) formed between the concave portion 16 and the projecting portion 23. There is an advantage that it can be relaxed.

【0050】なお、変形例1における作用・効果は、上
記した第1の実施の形態に係るダイオード素子10aと
同様である。
The operation and effect of the first modification are the same as those of the diode element 10a according to the first embodiment.

【0051】[半導体素子の変形例2]図15は、第1
の実施の形態の変形例2に係るダイオード素子10cを
示している。なお、この変形例2の説明に当たって、上
記した第1の実施の形態に係るダイオード素子10aと
同一部分及び同一の機能を果たす部分には、上記第1の
実施の形態に係るダイオード素子10aと同一の符号を
付して説明を省略する。この変形例2に係るダイオード
素子10cは、半導体基体11の他方の主面11B側に
形成した高不純物密度のn型半導体領域19の形状が、
上記した第1の実施の形態に係るダイオード素子10a
と異なる。
[Modification 2 of Semiconductor Element] FIG.
14 shows a diode element 10c according to a modification 2 of the embodiment. In the description of the second modification, the same portions and the portions that perform the same functions as those of the diode element 10a according to the first embodiment are the same as those of the diode element 10a according to the first embodiment. And the description is omitted. In the diode element 10c according to the second modification, the shape of the high impurity density n-type semiconductor region 19 formed on the other main surface 11B side of the semiconductor substrate 11 is as follows.
Diode element 10a according to the first embodiment described above
And different.

【0052】即ち、第1の実施の形態の変形例2に係る
半導体素子10cは、半導体基体11の他方の主面11
B側には、高不純物密度のn型半導体領域19が凹部1
6の底部に接する領域のみに選択的に形成されている。
このため、半導体基体11の他方の主面11Bの凹部1
6の内周面及び凹部16の周囲の面には、シリコン酸化
膜61が形成されている。そして、シリコン酸化膜61
の凹部16の底面に当たる部分は、窓明けされて、第2
主電極層13がn型半導体領域19にオーミック・コン
タクトをとるように形成されている。
In other words, the semiconductor element 10 c according to the second modification of the first embodiment has the other main surface 11
On the B side, a high impurity density n-type semiconductor region 19 is
6 is selectively formed only in a region that is in contact with the bottom portion.
Therefore, the concave portion 1 on the other main surface 11B of the semiconductor substrate 11
6, a silicon oxide film 61 is formed on the inner peripheral surface and the surface around the concave portion 16. Then, the silicon oxide film 61
The portion corresponding to the bottom surface of the concave portion 16 of the
The main electrode layer 13 is formed so as to make ohmic contact with the n-type semiconductor region 19.

【0053】なお、上記したn型半導体領域19は、シ
リコン酸化膜61の窓明けされた領域から選択拡散法に
て所定深さまで不純物元素拡散して形成すれば良い。
The above-mentioned n-type semiconductor region 19 may be formed by diffusing an impurity element from the region where the window of the silicon oxide film 61 is opened to a predetermined depth by a selective diffusion method.

【0054】この変形例2における作用・効果等は、上
記した第1の実施の形態に係るダイオード素子10aと
同様である。
The operation and effects of the second modification are the same as those of the diode element 10a according to the first embodiment.

【0055】(第2の実施の形態:バイポーラトランジ
スタ素子)次に、図16を用いて、本発明の第2の実施
の形態に係る半導体素子について説明する。この第2の
実施の形態は、本発明をバイポーラトランジスタ(BJ
T)素子に適用したものである。
(Second Embodiment: Bipolar Transistor Element) Next, a semiconductor element according to a second embodiment of the present invention will be described with reference to FIG. In the second embodiment, the present invention relates to a bipolar transistor (BJ).
T) Applied to an element.

【0056】本発明の第2の実施の形態に係るバイポー
ラトランジスタ素子30は、図16に示すように、シリ
コンからなる半導体基体(シリコン基板)31と、この
半導体基体31の一方の主面31A側に形成されたこの
半導体基体31よりも高不純物密度の第1主電極領域
(エミッタ領域)40と、半導体基体31の他方の主面
31Bに、第1主電極領域40に対向して形成された半
導体基体31よりも高不純物密度の第2主電極領域(コ
レクタ領域)41とから構成されている。更に、第1主
電極領域40に接して、制御電極領域(ベース領域)3
9を有し、この制御電極領域39と第2主電極領域41
との間に、半導体基体31からなるドリフト領域(コレ
クタ・ドリフト領域)38が形成されている。半導体基
体31の他方の主面31B側において、半導体基体31
からなる筒状の脚部を周辺部に残置するようにして、半
導体基体31の他方の主面31B側から一方の主面31
A側に向かって凹部37が形成されている。この凹部3
7の底部に露出した半導体基体31の他方の主面31B
に第2主電極領域41が形成されている。更に、この半
導体基体(半導体基板)31の一方の主面31A側に形
成された第1主電極層(エミッタ電極層)32及び第2
主電極層33、制御電極領域39に接して形成された制
御電極(ベース電極)33、及び他方の主面31B側に
形成された第2主電極層(コレクタ電極層)34とを備
えている。
As shown in FIG. 16, a bipolar transistor element 30 according to a second embodiment of the present invention has a semiconductor substrate (silicon substrate) 31 made of silicon and one main surface 31A side of the semiconductor substrate 31. The first main electrode region (emitter region) 40 having a higher impurity density than that of the semiconductor substrate 31 formed on the semiconductor substrate 31 and the other main surface 31B of the semiconductor substrate 31 are formed facing the first main electrode region 40. The second main electrode region (collector region) 41 has a higher impurity density than the semiconductor substrate 31. Further, in contact with the first main electrode region 40, the control electrode region (base region) 3
9, the control electrode region 39 and the second main electrode region 41.
A drift region (collector / drift region) 38 made of the semiconductor substrate 31 is formed between the two. On the other main surface 31B side of the semiconductor substrate 31, the semiconductor substrate 31
The main body 31 of the semiconductor substrate 31 is moved from the side of the other main surface 31B so that the cylindrical leg portion made of
A concave portion 37 is formed toward the A side. This recess 3
7, the other main surface 31B of the semiconductor substrate 31 exposed at the bottom
The second main electrode region 41 is formed. Further, a first main electrode layer (emitter electrode layer) 32 and a second main electrode layer 32 formed on one main surface 31A side of the semiconductor substrate (semiconductor substrate) 31 are formed.
It has a main electrode layer 33, a control electrode (base electrode) 33 formed in contact with the control electrode region 39, and a second main electrode layer (collector electrode layer) 34 formed on the other main surface 31B side. .

【0057】又、第2の実施の形態に係るバイポーラト
ランジスタ素子30は、図16に示すように、構造的に
は、本体部分35と、脚部36とから大略構成されてい
る。脚部36は、本体部分35の下面(半導体基体31
の他方の主面31B側)の全周から下方に向けて突出す
る筒形状に形成されている。即ち、この脚部36は、後
述するように肉厚の半導体基体(半導体ウェハ)31の
他方の主面31Bの周縁を残して内側に凹部37を形成
することに伴って筒形状に形成された半導体基体(半導
体基板)31の周縁部分を有している。なお、第2の実
施の形態では、本体部分35の平面形状が矩形で、脚部
36の形状が角筒形状であるが、本体部分を平面円形状
とし、脚部を円筒形状としても良いことは、第1の実施
の形態と同様である。
As shown in FIG. 16, the bipolar transistor element 30 according to the second embodiment is substantially constituted by a main body 35 and legs 36 in terms of structure. The leg 36 is provided on the lower surface of the main body 35 (the semiconductor base 31).
(The other main surface 31B side) is formed in a cylindrical shape protruding downward from the entire circumference. That is, the leg portion 36 is formed in a cylindrical shape by forming the concave portion 37 inside except for the peripheral edge of the other main surface 31B of the thick semiconductor substrate (semiconductor wafer) 31 as described later. It has a peripheral portion of a semiconductor substrate (semiconductor substrate) 31. In the second embodiment, the planar shape of the main body portion 35 is rectangular, and the shape of the leg portion 36 is a rectangular tube shape. However, the main body portion may have a planar circular shape, and the leg portion may have a cylindrical shape. Is the same as in the first embodiment.

【0058】本体部分35には、出発母材、即ち半導体
ウェハの加工後の残存部分としての半導体基体(半導体
基板)31に、例えばリン(P)やヒ素(As)などの
ドナー不純物が低不純物密度で導入されてなるn型半導
体領域38と、半導体基体(半導体基板)31の一方の
主面31Aから例えばボロン(B)などのアクセプタ不
純物が拡散されてなるp型半導体領域39と、このp型
半導体領域39に前記主面31Aから例えばリン(P)
やヒ素(As)などのドナー不純物が拡散されてなるn
型半導体領域40と、半導体基体(半導体基板)31の
他方の主面31B側から、例えばリン(P)やヒ素(A
s)などのドナー不純物が高不純物密度になるように拡
散されてなるn型半導体領域41とが形成されている。
In the main body portion 35, a starting base material, that is, a semiconductor substrate (semiconductor substrate) 31 as a remaining portion after processing of a semiconductor wafer is coated with a donor impurity such as phosphorus (P) or arsenic (As). An n-type semiconductor region 38 introduced at a high density; a p-type semiconductor region 39 in which an acceptor impurity such as boron (B) is diffused from one main surface 31A of a semiconductor substrate (semiconductor substrate) 31; For example, phosphorus (P) is formed in the semiconductor region 39 from the main surface 31A.
Formed by diffusing donor impurities such as arsenic and arsenic (As)
From the side of the other main surface 31B of the semiconductor substrate 40 and the semiconductor substrate (semiconductor substrate) 31, for example, phosphorus (P) or arsenic (A
An n-type semiconductor region 41 in which donor impurities such as s) are diffused to have a high impurity density is formed.

【0059】脚部36では、本体部分35に形成されて
いる高不純物密度のn型半導体領域41が、その全周縁
部分より下方へ向けて垂れ下がるように延長されて形成
され、この脚部36を構成する延長されたn型半導体領
域41Aの外側には、本体部分35の低不純物密度のn
型半導体領域38の全周縁部分より下方へ向けて垂れ下
がるように延長されて形成されたn型半導体領域38A
が接合して包囲するようになっている。即ち、高不純物
密度のn型半導体領域41、41Aは、半導体基体(半
導体基板)31の他方の主面31B側からドナー不純物
を拡散して形成されたものであり、脚部36の下面から
半導体基体(半導体基板)31の下面に形成された凹部
37の表面全体に亙って略同一の拡散深さをもって形成
されている。
In the leg portion 36, an n-type semiconductor region 41 having a high impurity density formed in the main body portion 35 is formed so as to extend downward so as to hang down from the entire peripheral portion thereof. Outside the extended n-type semiconductor region 41A, the low impurity density n of the body portion 35 is formed.
N-type semiconductor region 38A extending so as to hang down from the entire peripheral portion of type semiconductor region 38
Are joined and surrounded. That is, the n-type semiconductor regions 41 and 41A having a high impurity density are formed by diffusing donor impurities from the other main surface 31B side of the semiconductor substrate (semiconductor substrate) 31 and from the lower surface of the legs 36 It is formed with substantially the same diffusion depth over the entire surface of the concave portion 37 formed on the lower surface of the base (semiconductor substrate) 31.

【0060】この第2の実施の形態に係るバイポーラト
ランジスタ素子30では、上記した第2主電極層34が
半導体基体(半導体基板)31の他方の主面1B側の全
体に沿って形成されている。この第2主電極層34は、
凹部37の全体に充填されずに、凹部37の表面に沿っ
て比較的薄く形成されている。このため、第2主電極層
34の下面にも凹部37が残留している。
In the bipolar transistor element 30 according to the second embodiment, the above-mentioned second main electrode layer 34 is formed along the entire other main surface 1B side of the semiconductor substrate (semiconductor substrate) 31. . This second main electrode layer 34
It is formed relatively thin along the surface of the recess 37 without filling the entire recess 37. Therefore, the concave portion 37 remains on the lower surface of the second main electrode layer 34.

【0061】本発明の第2の実施の形態に係るバイポー
ラトランジスタ素子30では、半導体基体(半導体基
板)31を肉薄に形成された本体部分35にデバイスの
主動作領域が形成され、この本体部分35の厚さが薄く
なっている。即ち、大口径のウェハを出発母材として用
いても、半導体基体(半導体基板)31の他方の主面3
1B側に凹部37を形成することにより、本体部分35
を肉薄に形成するを可能にしている。このため、大口径
で基板厚さの厚い半導体ウェハを用いて製造を行って
も、バイポーラトランジスタ素子30の低損失化を図る
ことができる。加えて、本体部分35における各層の不
純物密度や領域の厚さ寸法を制御することにより、素子
のオン抵抗Ronをより小さくすることができる。又、
大口径の半導体基体(半導体ウェハ)を出発母材として
用いない場合であっても、その出発母材の基板厚よりも
薄くすることが容易であるため、マイクロ波帯等の超高
周波用バイポーラトランジスタ素子30の高周波特性の
改善や放熱特性の改善に効果がある。又、高不純物密度
の第2主電極領域と低不純物密度のドリフト領域との不
純物密度を比較的急峻な不純物密度勾配にすることがで
きるため、半導体素子の逆回復時間trrを短くし、高周
波特性の改善することが可能となる。
In the bipolar transistor element 30 according to the second embodiment of the present invention, a main operating region of a device is formed in a main body portion 35 having a thin semiconductor substrate (semiconductor substrate) 31 formed therein. Has become thinner. That is, even if a large-diameter wafer is used as a starting base material, the other main surface 3 of the semiconductor substrate (semiconductor substrate) 31 can be used.
By forming the concave portion 37 on the 1B side, the main body portion 35 is formed.
Can be formed thin. For this reason, even if the manufacturing is performed using a semiconductor wafer having a large diameter and a large substrate thickness, the loss of the bipolar transistor element 30 can be reduced. In addition, the on-resistance R on of the element can be further reduced by controlling the impurity density of each layer and the thickness dimension of the region in the main body portion 35. or,
Even when a large-diameter semiconductor substrate (semiconductor wafer) is not used as a starting base material, it is easy to make the base material thinner than the starting base material. This is effective in improving the high-frequency characteristics and the heat radiation characteristics of the element 30. Further, since the impurity density between the second main electrode region having a high impurity density and the drift region having a low impurity density can be set to a relatively steep impurity density gradient, the reverse recovery time trr of the semiconductor element can be shortened, The characteristics can be improved.

【0062】又、この第2の実施の形態に係るバイポー
ラトランジスタ素子30では、本体部分35から半導体
基体(半導体基板)31を肉厚の状態で残した脚部36
が筒形状に突出するように形成されているため、本体部
分35が脚部36により補強されている。したがって、
素子全体としては、肉薄の本体部分35を形成したにも
かかわらず機械的強度が低下するのを抑制することがで
きる。又、この脚部36は、素子のヒートシンクとして
機能することもできるため、バイポーラトランジスタ素
子30の放熱性を向上させることができる。
Further, in the bipolar transistor element 30 according to the second embodiment, the leg portion 36 in which the semiconductor substrate (semiconductor substrate) 31 is left thick from the main body portion 35 is formed.
Is formed so as to protrude into a cylindrical shape, so that the main body portion 35 is reinforced by the leg portions 36. Therefore,
As a whole, it is possible to suppress a decrease in mechanical strength even though the thin main body portion 35 is formed. Further, since the leg portion 36 can also function as a heat sink for the device, the heat dissipation of the bipolar transistor device 30 can be improved.

【0063】又、この第2の実施の形態に係るバイポー
ラトランジスタ素子30では、エピタキシャル成長法に
よって形成された半導体領域を備えておらず、実質的に
不純物元素の拡散工程のみで素子が形成されているた
め、製造コストを低く抑えることができる。
The bipolar transistor element 30 according to the second embodiment does not include a semiconductor region formed by the epitaxial growth method, and is formed substantially only by the impurity element diffusion step. Therefore, manufacturing costs can be kept low.

【0064】(他の実施の形態)以上、第1及び第2の
実施の形態について例示的に説明したが、本発明の第1
及び第2の実施の形態の開示の一部をなす論述及び図面
はこの発明を限定するものであると理解するべきではな
い。この開示から当業者には様々な代替実施の形態、実
施例及び運用技術が明らかとなろう。例えば、本発明の
第1及び第2の実施の形態では、半導体素子として、ダ
イオード素子及びバイポーラトランジスタ素子に付いて
それぞれ、本発明を適用して説明したが、大口径の半導
体ウェハを用いて作成される、MOSFET素子、IG
BT素子、サイリスタ素子、GTOサイリスタ素子、S
Iサイリスタ素子等の各種の半導体素子に本発明を適用
出来ることは言うまでもない。
(Other Embodiments) The first and second embodiments have been exemplarily described above.
It should not be understood that the description and drawings forming part of the disclosure of the second embodiment limit the present invention. From this disclosure, various alternative embodiments, examples, and operation techniques will be apparent to those skilled in the art. For example, in the first and second embodiments of the present invention, the present invention is applied to the diode element and the bipolar transistor element as the semiconductor elements, respectively. However, the semiconductor element is manufactured using a large-diameter semiconductor wafer. MOSFET device, IG
BT element, thyristor element, GTO thyristor element, S
It goes without saying that the present invention can be applied to various semiconductor devices such as an I-thyristor device.

【0065】又、本発明の第1及び第2の実施の形態で
は、シリコンを半導体材料として用いる場合について説
明したが、半導体材料は、シリコンに限定されるもので
はなく、砒化ガリウム(GaAs)等の種々の化合物半
導体でも良い。例えば、マイクロ波帯やミリ波帯で動作
する化合物半導体材料を用いたHBT等において、本発
明を適用すれば、高周波特性の改善や放熱特性の改善が
可能である。
In the first and second embodiments of the present invention, the case where silicon is used as a semiconductor material has been described. However, the semiconductor material is not limited to silicon, but may be gallium arsenide (GaAs) or the like. May be used. For example, when the present invention is applied to an HBT or the like using a compound semiconductor material that operates in a microwave band or a millimeter wave band, it is possible to improve high-frequency characteristics and heat radiation characteristics.

【0066】又、上記の本発明の第1の実施の形態で
は、半導体基体11をn型、第1主電極領域18をp
型、第2主電極領域19をn型として説明したが、これ
らの導電型をすべて逆にしてもかまわない。導電型を逆
にすれば、第1主電極領域18がカソード領域、第2主
電極領域19がアノード領域になる。同様に、第2の実
施の形態の導電型をすべて逆にしてもかまわない。又、
半導体基体11、38と第2主電極領域19、41とが
反対導電型になるような構成でもかまわない。
In the first embodiment of the present invention, the semiconductor substrate 11 is n-type and the first main electrode region 18 is p-type.
Although the type and the second main electrode region 19 have been described as n-type, these conductivity types may be reversed. If the conductivity types are reversed, the first main electrode region 18 becomes a cathode region and the second main electrode region 19 becomes an anode region. Similarly, all of the conductivity types of the second embodiment may be reversed. or,
The semiconductor substrates 11 and 38 and the second main electrode regions 19 and 41 may be configured to have opposite conductivity types.

【0067】更に、ツェナーダイオード等の一定の場合
は、第1の実施の形態において、第1主電極領域18と
第2主電極領域19とが直接接触するような構造にして
もかまわない。
Further, in a certain case such as a Zener diode, the first embodiment may have a structure in which the first main electrode region 18 and the second main electrode region 19 are in direct contact with each other.

【0068】又、上記した第1の実施の形態では、半導
体装置20におけるダイオード素子10aを樹脂封止す
る形態としたが、例えばセラミックスパッケージ内に封
入する形態としても勿論良い。又、上記した支持基体2
1の突出部23に放熱用バイアホールを設け、支持基体
21の裏面側に放熱フィンを備える構成とすることも、
本発明の適用範囲である。
In the first embodiment, the diode element 10a in the semiconductor device 20 is sealed with resin. However, the diode element 10a may be sealed in a ceramic package. In addition, the above-described support base 2
One of the protrusions 23 may be provided with a heat dissipation via hole, and a heat dissipation fin may be provided on the back surface of the support base 21.
This is the scope of the present invention.

【0069】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。した
がって、本発明の技術的範囲は上記の説明から妥当な特
許請求の範囲に係る発明特定事項によってのみ定められ
るものである。
As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the matters specifying the invention according to the claims that are appropriate from the above description.

【0070】[0070]

【発明の効果】以上の説明から明らかなように、本発明
によれば、半導体素子の主動作領域が肉薄な本体部分に
形成されるため、例えば大口径の半導体基体を出発母材
として用いても、低損失化を高水準に達成する効果があ
る。
As is apparent from the above description, according to the present invention, since the main operating region of the semiconductor element is formed in the thin main body, for example, a semiconductor substrate having a large diameter is used as a starting base material. This also has the effect of achieving low loss at a high level.

【0071】又、本発明によれば、半導体素子の主動作
領域の厚さを薄くできるので、マイクロ波帯やミリ波帯
で動作する超高周波用半導体素子においても、高周波特
性の改善が可能である。これらの超高周波用半導体素子
では、小口径の化合物半導体材料を用いる場合がある
が、もともと基板厚の薄い半導体基板を更に100μm
以下程度に薄くする場合にも効果がある。
Further, according to the present invention, the thickness of the main operating region of the semiconductor device can be reduced, so that the high-frequency characteristics can be improved even in a semiconductor device for an ultra-high frequency operating in a microwave band or a millimeter wave band. is there. In these semiconductor devices for ultra-high frequency, a compound semiconductor material having a small diameter may be used.
It is also effective when the thickness is reduced to the following level.

【0072】又、本発明によれば、半導体素子の本体部
分に筒状の脚部を備えるため、本体部分が肉薄にかかわ
らず半導体素子全体の機械的強度を高める効果がある。
Further, according to the present invention, since the main body of the semiconductor device is provided with the cylindrical legs, the mechanical strength of the entire semiconductor device is increased regardless of the thickness of the main body.

【0073】更に、本発明に係る半導体装置によれば、
半導体素子の凹部に支持脚部の突出部を収納することに
より、半導体素子の取付性が向上すると共に、放熱性を
高める効果がある。
Further, according to the semiconductor device of the present invention,
By accommodating the protruding portions of the support legs in the recesses of the semiconductor element, the attachment of the semiconductor element is improved and the heat dissipation is improved.

【0074】又、本発明に係る半導体素子の製造方法に
よれば、各半導体領域を、エピタキシャル成長を不要と
し、熱拡散法等により不純物元素を導入する工程で形成
出来るため、製造コストを低くする効果がある。
Further, according to the method of manufacturing a semiconductor device according to the present invention, each semiconductor region can be formed in a step of introducing an impurity element by a thermal diffusion method or the like without the need for epitaxial growth. There is.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る半導体素子を
示す断面図である。
FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態に係る半導体素子を
示す底面図である。
FIG. 2 is a bottom view showing the semiconductor device according to the first embodiment of the present invention.

【図3】本発明の第1の実施の形態に係る半導体装置を
示す断面図である。
FIG. 3 is a sectional view showing the semiconductor device according to the first embodiment of the present invention.

【図4】本発明の第1の実施の形態に係る半導体素子の
製造工程を示す工程断面図(その1)である。
FIG. 4 is a process cross-sectional view (No. 1) illustrating the process of manufacturing the semiconductor device according to the first embodiment of the present invention.

【図5】本発明の第1の実施の形態に係る半導体素子の
製造工程を示す工程断面図(その2)である。
FIG. 5 is a process sectional view (2) showing the step of manufacturing the semiconductor device according to the first embodiment of the present invention.

【図6】本発明の第1の実施の形態に係る半導体素子の
製造工程を示す工程断面図(その3)である。
FIG. 6 is a process sectional view (3) showing a step for manufacturing the semiconductor device according to the first embodiment of the present invention;

【図7】本発明の第1の実施の形態に係る半導体素子の
製造工程を示す工程断面図(その4)である。
FIG. 7 is a process sectional view (part 4) showing a step for manufacturing the semiconductor device according to the first embodiment of the present invention.

【図8】本発明の第1の実施の形態に係る半導体素子の
製造工程を示す工程断面図(その5)である。
FIG. 8 is a process cross-sectional view (No. 5) showing the manufacturing process of the semiconductor device according to the first embodiment of the present invention.

【図9】本発明の第1の実施の形態に係る半導体素子の
製造工程を示す工程断面図(その6)である。
FIG. 9 is a process cross-sectional view (part 6) illustrating the process of manufacturing the semiconductor device according to the first embodiment of the present invention.

【図10】本発明の第1の実施の形態に係る半導体素子
の製造工程を示す工程断面図(その7)である。
FIG. 10 is a process sectional view (part 7) showing the step of manufacturing the semiconductor device according to the first embodiment of the present invention.

【図11】本発明の第1の実施の形態に係る半導体素子
の製造工程を示す工程断面図(その8)である。
FIG. 11 is a process sectional view (8) showing a step for manufacturing the semiconductor device according to the first embodiment of the present invention.

【図12】本発明の第1の実施の形態に係る半導体素子
の製造工程を示す工程断面図(その9)である。
FIG. 12 is a process cross-sectional view (No. 9) showing the manufacturing process of the semiconductor device according to the first embodiment of the present invention.

【図13】本発明の第1の実施の形態に係る半導体素子
の製造工程を示す工程断面図(その10)である。
FIG. 13 is a process sectional view (10) showing a step for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図14】本発明の第1の実施の形態の変形例1に係る
半導体素子を示す断面図である。
FIG. 14 is a cross-sectional view illustrating a semiconductor device according to Modification Example 1 of the first embodiment of the present invention.

【図15】本発明の第1の実施の形態の変形例2に係る
半導体素子を示す断面図である。
FIG. 15 is a cross-sectional view illustrating a semiconductor device according to Modification 2 of the first embodiment of the present invention.

【図16】本発明の第2の実施の形態に係る半導体素子
を示す断面図である。
FIG. 16 is a sectional view showing a semiconductor device according to a second embodiment of the present invention.

【図17】従来のダイオード素子を示す断面図である。FIG. 17 is a sectional view showing a conventional diode element.

【符号の説明】[Explanation of symbols]

10a、10b、10c ダイオード素子(半導体素
子) 11 半導体基体 12 第1主電極層 13 第2主電極層 14,35 本体部分 15,36 脚部 16,37 凹部 17,38 n型半導体領域(ドリフト領域) 18,40 p型半導体領域(第1主電極領域) 19,41 n型半導体領域(第2主電極領域) 20 半導体装置 21 支持基体 23 突出部 24 配線 30 バイポーラトランジスタ素子(半導体素子) 33 制御電極 39 制御電極領域
10a, 10b, 10c Diode element (semiconductor element) 11 Semiconductor base 12 First main electrode layer 13 Second main electrode layer 14, 35 Main body 15, 36 Leg 16, 37 Concave 17, 38 n-type semiconductor region (drift region) ) 18,40 p-type semiconductor region (first main electrode region) 19,41 n-type semiconductor region (second main electrode region) 20 semiconductor device 21 support base 23 protrusion 24 wiring 30 bipolar transistor element (semiconductor element) 33 control Electrode 39 Control electrode area

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 655 H01L 29/80 H 29/778 29/90 D 21/338 29/91 A 29/812 F 29/866 21/329 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H01L 29/78 655 H01L 29/80 H 29/778 29/90 D 21/338 29/91 A 29/812 F 29 / 866 21/329

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 半導体基体と、 該半導体基体の一方の主面側に形成された該半導体基体
よりも高不純物密度の第1主電極領域と、 前記半導体基体の他方の主面側において、前記半導体基
体からなる筒状の脚部を周辺部に残置するようにして、
前記半導体基体の他方の主面側から前記一方の主面側に
向かって形成された凹部と、 該凹部の底部に露出した前記半導体基体の前記他方の主
面側に、前記第1主電極領域に対向して形成された前記
半導体基体よりも高不純物密度の第2主電極領域とから
なることを特徴とする半導体素子。
A semiconductor substrate; a first main electrode region having a higher impurity density than the semiconductor substrate formed on one main surface side of the semiconductor substrate; By leaving a cylindrical leg made of a semiconductor substrate in the periphery,
A concave portion formed from the other main surface side of the semiconductor base toward the one main surface side; and a first main electrode region formed on the other main surface side of the semiconductor base exposed at the bottom of the concave portion. And a second main electrode region having a higher impurity density than the semiconductor substrate formed opposite to the semiconductor substrate.
【請求項2】 第1主電極領域は第1導電型であり、前
記第2主電極領域は、前記第1導電型とは反対導電型の
第2導電型であることを特徴とする請求項1記載の半導
体素子。
2. The semiconductor device according to claim 1, wherein the first main electrode region is of a first conductivity type, and the second main electrode region is of a second conductivity type opposite to the first conductivity type. 2. The semiconductor device according to 1.
【請求項3】 前記第1主電極領域と前記第2主電極領
域との間に前記半導体基体からなるドリフト領域を有す
ることを特徴とする請求項1記載の半導体素子。
3. The semiconductor device according to claim 1, further comprising a drift region formed of said semiconductor substrate between said first main electrode region and said second main electrode region.
【請求項4】 前記第1主電極領域は第1導電型であ
り、前記第1主電極領域と前記ドリフト領域との間に前
記第1導電型とは反対導電型の第2導電型からなる制御
電極領域を更に有し、前記第2主電極領域は前記第1導
電型であること特徴とする請求項3記載の半導体素子。
4. The first main electrode region is of a first conductivity type, and has a second conductivity type between the first main electrode region and the drift region, which is a conductivity type opposite to the first conductivity type. 4. The semiconductor device according to claim 3, further comprising a control electrode region, wherein the second main electrode region is of the first conductivity type.
【請求項5】 前記半導体基体と前記第2主電極領域と
は同一導電型であることを特徴とする請求項1〜4のい
ずれか1項記載の半導体素子。
5. The semiconductor device according to claim 1, wherein said semiconductor substrate and said second main electrode region are of the same conductivity type.
【請求項6】 前記第2主電極領域は、前記凹部の底部
に露出した前記半導体基体の前記他方の主面側の一部に
選択的に形成されていることを特徴とする請求項1〜5
のいずれか1項記載の半導体素子。
6. The semiconductor device according to claim 1, wherein the second main electrode region is selectively formed on a part of the semiconductor substrate exposed at the bottom of the recess on the other main surface side. 5
The semiconductor device according to any one of the above items.
【請求項7】 前記第2主電極領域は、前記凹部の底部
及び前記凹部の側壁部に露出した前記半導体基体の前記
他方の主面側に形成されていることを特徴とする請求項
1〜5のいずれか1項記載の半導体素子。
7. The semiconductor device according to claim 1, wherein the second main electrode region is formed on the other main surface side of the semiconductor substrate exposed at a bottom portion of the concave portion and a side wall portion of the concave portion. 6. The semiconductor device according to claim 5.
【請求項8】 前記第1主電極領域に接した第1主電極
層と、 前記第2主電極領域に接した第2主電極層とを、更に備
えることを特徴とする請求項1〜7のいずれか1項記載
の半導体素子。
8. The semiconductor device according to claim 1, further comprising: a first main electrode layer in contact with said first main electrode region; and a second main electrode layer in contact with said second main electrode region. The semiconductor device according to any one of the above items.
【請求項9】 前記第2主電極層は、前記凹部の底部に
のみ選択的に形成されていることを特徴とする請求項7
又は8記載の半導体素子。
9. The semiconductor device according to claim 7, wherein the second main electrode layer is selectively formed only on the bottom of the recess.
Or the semiconductor device according to 8.
【請求項10】 前記第2主電極領域は、前記凹部の底
部及び前記凹部の側壁部に沿って形成されていることを
特徴とする請求項7又は8記載の半導体素子。
10. The semiconductor device according to claim 7, wherein said second main electrode region is formed along a bottom portion of said concave portion and a side wall portion of said concave portion.
【請求項11】 半導体基体と、該半導体基体の一方の
主面側に形成された該半導体基体よりも高不純物密度の
第1主電極領域と、前記半導体基体の他方の主面側にお
いて、前記半導体基体からなる筒状の脚部を周辺部に残
置するようにして、前記半導体基体の他方の主面側から
前記一方の主面側に向かって形成された凹部と、該凹部
の底部に露出した前記半導体基体の前記他方の主面側
に、前記第1主電極領域に対向して形成された前記半導
体基体よりも高不純物密度の第2主電極領域とからなる
半導体素子と、 一方の表面に突出部を有し、該突出部を前記半導体素子
の前記凹部が嵌合し、前記半導体素子と固着された支持
基体とからとからなることを特徴とする半導体装置。
11. A semiconductor substrate, a first main electrode region formed on one main surface side of the semiconductor substrate and having a higher impurity density than the semiconductor substrate, and the other main surface side of the semiconductor substrate includes: A concave portion formed from the other main surface side to the one main surface side of the semiconductor substrate so as to leave a cylindrical leg portion made of a semiconductor substrate in a peripheral portion, and exposed to a bottom portion of the concave portion. A semiconductor element comprising, on the other main surface side of the semiconductor substrate, a second main electrode region having a higher impurity density than the semiconductor substrate formed opposite to the first main electrode region; A semiconductor device, comprising: a supporting base fixed to the semiconductor element, wherein the projecting part is fitted with the concave part of the semiconductor element.
【請求項12】 前記支持基体の表面には、外部端子に
接続された配線が形成されていることを特徴とする請求
項11記載の半導体装置。
12. The semiconductor device according to claim 11, wherein a wiring connected to an external terminal is formed on a surface of said support base.
【請求項13】 半導体素子は、前記第1主電極領域に
接した第1主電極層と、前記第2主電極領域に接した第
2主電極層とを更に有し、該第2主電極層と前記配線と
が電気的に接続されていることを特徴とする請求項12
記載の半導体装置。
13. The semiconductor device further includes a first main electrode layer in contact with the first main electrode region, and a second main electrode layer in contact with the second main electrode region. The layer and the wiring are electrically connected to each other.
13. The semiconductor device according to claim 1.
【請求項14】 半導体基体の一方の主面側から所定深
さまで不純物元素を導入して、前記半導体基体よりも高
不純物密度の第1主電極領域を形成する工程と、 前記半導体基体の他方の主面側において、前記半導体基
体からなる筒状の脚部を周辺部に残置するようにして、
前記半導体基体の他方の主面側から前記一方の主面側に
向かって凹部を形成する工程と、 該凹部の底部に露出した前記半導体基体の前記他方の主
面側に、前記第1主電極領域に対向して前記半導体基体
よりも高不純物密度の第2主電極領域を形成する工程と
を備えることを特徴とする半導体素子の製造方法。
14. A step of introducing an impurity element from one main surface side of the semiconductor substrate to a predetermined depth to form a first main electrode region having a higher impurity density than the semiconductor substrate; On the main surface side, leaving a cylindrical leg made of the semiconductor substrate in the peripheral portion,
Forming a concave portion from the other main surface side of the semiconductor base toward the one main surface side; and forming the first main electrode on the other main surface side of the semiconductor base exposed at the bottom of the concave portion. Forming a second main electrode region having an impurity density higher than that of the semiconductor substrate in opposition to the region.
【請求項15】 前記第2主電極領域は、前記凹部の底
部及び側壁部に対して全面拡散を行って形成することを
特徴とする請求項14記載の半導体素子の製造方法。
15. The method according to claim 14, wherein the second main electrode region is formed by diffusing the entire surface of the bottom and the side wall of the concave portion.
JP2000367471A 2000-12-01 2000-12-01 Semiconductor element, semiconductor device, and method of manufacturing semiconductor element Pending JP2002170963A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000367471A JP2002170963A (en) 2000-12-01 2000-12-01 Semiconductor element, semiconductor device, and method of manufacturing semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000367471A JP2002170963A (en) 2000-12-01 2000-12-01 Semiconductor element, semiconductor device, and method of manufacturing semiconductor element

Publications (1)

Publication Number Publication Date
JP2002170963A true JP2002170963A (en) 2002-06-14

Family

ID=18837890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000367471A Pending JP2002170963A (en) 2000-12-01 2000-12-01 Semiconductor element, semiconductor device, and method of manufacturing semiconductor element

Country Status (1)

Country Link
JP (1) JP2002170963A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303966A (en) * 2002-04-11 2003-10-24 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing the same
WO2004066391A1 (en) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2004335758A (en) * 2003-05-08 2004-11-25 Sanken Electric Co Ltd Diode element and its manufacturing method
JP2007134521A (en) * 2005-11-10 2007-05-31 Matsushita Electric Ind Co Ltd Schottky barrier diode and manufacturing method thereof
JP2014150226A (en) * 2013-02-04 2014-08-21 Lapis Semiconductor Co Ltd Semiconductor device and semiconductor device manufacturing method
JP2014236153A (en) * 2013-06-04 2014-12-15 三菱電機株式会社 Semiconductor device and manufacturing method of the same
JP2018014417A (en) * 2016-07-21 2018-01-25 株式会社デンソー Semiconductor device
JP2018078177A (en) * 2016-11-09 2018-05-17 Tdk株式会社 Schottky barrier diode and electronic circuit including the same
JP2020027935A (en) * 2018-08-17 2020-02-20 実用半導体有限公司Economic Semiconductor Corporation Semiconductor device, semiconductor substrate, and method of manufacturing semiconductor device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303966A (en) * 2002-04-11 2003-10-24 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing the same
WO2004066391A1 (en) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
CN100414713C (en) * 2003-01-20 2008-08-27 三菱电机株式会社 Semiconductor device
US7635892B2 (en) 2003-01-20 2009-12-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2004335758A (en) * 2003-05-08 2004-11-25 Sanken Electric Co Ltd Diode element and its manufacturing method
JP2007134521A (en) * 2005-11-10 2007-05-31 Matsushita Electric Ind Co Ltd Schottky barrier diode and manufacturing method thereof
JP2014150226A (en) * 2013-02-04 2014-08-21 Lapis Semiconductor Co Ltd Semiconductor device and semiconductor device manufacturing method
JP2014236153A (en) * 2013-06-04 2014-12-15 三菱電機株式会社 Semiconductor device and manufacturing method of the same
JP2018014417A (en) * 2016-07-21 2018-01-25 株式会社デンソー Semiconductor device
JP2018078177A (en) * 2016-11-09 2018-05-17 Tdk株式会社 Schottky barrier diode and electronic circuit including the same
WO2018088018A1 (en) * 2016-11-09 2018-05-17 Tdk株式会社 Schottky barrier diode and electronic circuit provided with same
CN109923678A (en) * 2016-11-09 2019-06-21 Tdk株式会社 Schottky barrier diode and the electronic circuit for having it
US10840384B2 (en) 2016-11-09 2020-11-17 Tdk Corporation Schottky barrier diode and electronic circuit provided with same
JP2020027935A (en) * 2018-08-17 2020-02-20 実用半導体有限公司Economic Semiconductor Corporation Semiconductor device, semiconductor substrate, and method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP3015679B2 (en) Semiconductor device and manufacturing method thereof
JP4055358B2 (en) Semiconductor device and manufacturing method thereof
US8609502B1 (en) Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP3701873B2 (en) Heterojunction Bipolar Transistor Fabrication Method
JP4016595B2 (en) Semiconductor device and manufacturing method thereof
CN103311244B (en) Semiconductor device and the method being used for producing the semiconductor devices
EP1253645A2 (en) Lateral transistor having graded base region, semiconductor intergrated circuit and fabrication method thereof
WO1992002954A1 (en) High power, compound semiconductor device and fabrication process
US8691635B2 (en) Fabrication method of semiconductor device
US7790519B2 (en) Semiconductor device and manufacturing method thereof
JP2002170963A (en) Semiconductor element, semiconductor device, and method of manufacturing semiconductor element
CN115117152A (en) Reverse conducting IGBT device and preparation method thereof
JP2019050240A (en) Semiconductor device and method for manufacturing the same
JP4126872B2 (en) Constant voltage diode
CN113130650B (en) Power semiconductor device and preparation process thereof
JP4075218B2 (en) Heterojunction type semiconductor device
CN113421913B (en) A kind of SOI chip, preparation method, intelligent power module, electric appliance and air conditioner
CN1227742C (en) Method of fabricating bipolar junction transistors in silicon carbide and resulting devices
JP3917202B2 (en) Manufacturing method of semiconductor devices
WO2020203662A1 (en) Semiconductor device and production method for semiconductor device
JPH0779018A (en) Semiconductor light-emitting device
US20230231042A1 (en) Semiconductor device and method of manufacturing the same
JP4207493B2 (en) Manufacturing method of semiconductor device
CN119653838A (en) Semiconductor structure and method for manufacturing the same
CN117352540A (en) Semiconductor device and control method of semiconductor device and preparation method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040921