JP2002124676A

JP2002124676A - 半導体装置

Info

Publication number: JP2002124676A
Application number: JP2000312111A
Authority: JP
Inventors: Toshio Kameshima; 登志男亀島
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-10-12
Filing date: 2000-10-12
Publication date: 2002-04-26

Abstract

(57)【要約】【課題】半導体装置の画素の開口率を高めること、半
導体装置の駆動を高速化することを課題とする。【解決手段】スイッチング素子を有する画素と、前記
スイッチング素子のオン／オフを制御する信号を伝達す
る制御信号線と、前記スイッチング素子をオンしたとき
に読み出される信号を伝達する読み出し信号線とを備え
た半導体装置において、前記制御信号線と前記読み出し
信号線との空間的な交差部分を含むように前記スイッチ
ング素子を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデジタルカメラ、液
晶ディスプレイ、Ｘ線撮影システムなどに用いられる半
導体装置に関するものである。

【０００２】

【従来の技術】従来、デジタルカメラ、Ｘ線撮影装置な
どに用いられるエリアセンサあるいは液晶ディスプレイ
などの半導体装置には、光電変換素子と薄膜トランジス
タあるいは液晶素子と薄膜トランジスタなどのスイッチ
ング素子と備えた画素をたとえば２次元的に配列して、
薄膜トランジスタのゲート電極に制御信号を供給するゲ
ートラインと、薄膜トランジスタのソース電極からの信
号が出力されるデータラインとを有するものがある。

【０００３】図９は、従来のエリアセンサの構成を示す
模式図である。図１０は、図９のエリアセンサの画素の
模式図である。図１１は、図１０の画素の構成を示す断
面図である。図１２は、図１０の画素の構成を示す平面
図である。

【０００４】図９，図１０に示すように従来のエリアセ
ンサの各画素は、光電変換素子であるフォトダイオード
７とスイッチング素子であるところの薄膜トランジスタ
（以下、「ＴＦＴ」と称する。）８とを備えている。Ｔ
ＦＴ８のソース電極２１は、データラインＳｉｇ１〜Ｎ
に、ゲート電極はゲートラインＶｇ１〜Ｎにそれぞれ接
続されている。ＴＦＴ８のドレイン電極２２は、画素内
でフォトダイオード７と接続されている。また、バイア
スラインＶｓは、電源３に接続されている。

【０００５】図９では、データラインＳｉｇ１〜Ｎは垂
直方向に、ゲートラインＶｇ１〜Ｎは水平方向に引き回
されている。さらに、各データラインＳｉｇ１〜Ｎは、
読み出し装置１に接続されている。一般的に、読み出し
装置１はアンプ、アナログマルチプレクサ６などを有し
ている。一方、各ゲートラインＶｇ１〜Ｎはゲートドラ
イバ２に接続される。一般的にゲートドライバ２は図示
しないシフトレジスタなどを有している。

【０００６】また、図１１に示すように、フォトダイオ
ード７は、下電極１２、ｎ層１３、半導体層１４、ｐ層
１５、上電極１６を備えている。ＴＦＴ８は、ゲート電
極１７、ゲート絶縁膜１８、半導体層１９、オーミック
層２０、ソース電極２１、ドレイン電極２２を備えてい
る。配線部は、ゲートライン、ゲート絶縁膜１８、半導
体層１９、オーミック層２０、データラインを備えてい
る。

【０００７】さらに、図１２に示すように、ＴＦＴ８の
ソース電極２１はデータラインに接続され、ドレイン電
極２２はフォトダイオード７のアノードまたはカソード
の一方の電極に接続される。さらに、ゲート電極はゲー
トラインに接続される。このように従来はＴＦＴ８が独
立した構成、すなわちＴＦＴ８のゲート電極とソース電
極２１の一方あるいは両方がそれぞれデータラインおよ
びゲートラインとは独立して設けられていた。

【０００８】図１３は、従来の液晶ディスプレイの構成
を示す模式図である。図１４は、図１３の液晶ディスプ
レイの画素の模式図である。図１３，図１４に示すよう
に、従来の液晶ディスプレイの各画素は、液晶表示容量
１０とＴＦＴ８により構成されている。前述のエリアセ
ンサの例と同様に、ＴＦＴ８のソース電極２１はデータ
ラインＳｉｇ１〜Ｎに、ゲート電極はゲートラインＶｇ
１〜Ｎにそれぞれ接続されている。

【０００９】また、液晶表示容量１０の一方の電極とＴ
ＦＴ８のドレイン電極２２とは、各画素で相互に接続さ
れている。この例ではデータラインＳｉｇ１〜Ｎは垂直
方向に、ゲートラインＶｇ１〜Ｎは水平方向に引き回さ
れている。各データラインＳｉｇ１〜Ｎは液晶ソースド
ライバ４に接続されている。一般的に、ソースドライバ
４はバッファーアンプ、Ｄ／Ａ変換器などにより構成さ
れる。また、各ゲートラインＶｇ１〜Ｎは液晶ゲートド
ライバ５に接続される。一般的に液晶ゲートドライバ５
は図示しないシフトレジスタなどにより構成される。

【００１０】なお、従来の液晶ディスプレイの画素につ
いても、フォトダイオード７が液晶表示容量１０に代わ
る以外は、エリアセンサと同様に構成されている。

【００１１】以上説明したように従来のエリアセンサ、
液晶ディスプレイなどの半導体装置は、配線部とは独立
したソース電極２１とゲート電極を有している。すなわ
ち、配線部と独立して、ＴＦＴ８が設けられていた。

【００１２】

【発明が解決しようとする課題】ところで、画素の開口
率が高いと、そうでないものに比して、画像が高精彩、
高感度、高解像度である。そのため、画素の開口率は高
い方がよい。画素の開口率は、画素のＴＦＴと光電変換
素子あるいは液晶表示容量との面積の割合により決定さ
れる。具体的には、画素における光電変換素子等の割合
が高いほど、開口率は向上する。

【００１３】しかし、従来の技術は、上記のように配線
部とＴＦＴとを別々に形成している。これは、従来の露
光技術や、パターニング技術では、これらを共通させる
ように設けることが困難であったからである。そのため
に、ＴＦＴの面積により、画素中における光電変換素子
および液晶表示容量の面積を、大きくしようとしても限
界がある。

【００１４】また、ＴＦＴと配線部とを独立して設ける
と、配線部の寄生容量増加の原因となり、そのためノイ
ズが発生し、半導体装置の駆動の高速化の妨げになる場
合があった。しかしながら、近年、露光技術や、パター
ニング技術が向上し、配線部とＴＦＴとを共通させるよ
うに設けることが可能となった。

【００１５】そこで、本発明は、ＴＦＴと配線部を共通
させるように設けることにより、半導体装置の画素の開
口率を高めることを課題とする。

【００１６】また、本発明は、ＴＦＴと配線部を共通さ
せるように設けることにより、半導体装置の駆動を高速
化することを課題とする。

【００１７】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、スイッチング素子を有する画素と、前記
スイッチング素子のオン／オフを制御する信号を伝達す
る制御信号線と、前記スイッチング素子をオンしたとき
に読み出される信号を伝達する読み出し信号線とを備え
た半導体装置において、前記制御信号線と前記読み出し
信号線との空間的な交差部分を含むように前記スイッチ
ング素子を形成することを特徴とする。

【００１８】

【発明の実施の形態】以下、本発明の実施形態について
図面を用いて説明する。

【００１９】（実施形態１）図１は、本発明の実施形態
１の半導体装置の画素の構成を示す模式図である。図２
（ａ）は、図１の画素の平面図である。図２（ｂ）は、
図２（ａ）のＴＦＴ８且つ配線部付近の断面図である。
ここでは、半導体装置としてエリアセンサを用いた場合
を例に説明する。

【００２０】エリアセンサの各画素は、光電変換素子で
あるフォトダイオード７とスイッチング素子であるとこ
ろのＴＦＴ８とを備えている。ＴＦＴ８のソース電極２
１は、データラインＳｉｇ１〜Ｎに、ゲート電極はゲー
トラインＶｇ１〜Ｎにそれぞれ接続されている。ＴＦＴ
８のドレイン電極２２は、画素内でフォトダイオード７
と接続されている。

【００２１】図１では、データラインＳｉｇ１〜Ｎは垂
直方向に、ゲートラインＶｇ１〜Ｎは水平方向に引き回
されている。さらに、各データラインＳｉｇ１〜Ｎは、
読み出し装置１に接続されている。一般的に、読み出し
装置１はアンプ、アナログマルチプレクサ６などを有し
ている。一方、各ゲートラインＶｇ１〜Ｎはゲートドラ
イバ２に接続される。一般的にゲートドライバ２は図示
しないシフトレジスタなどを有している。また、バイア
スラインＶｓは、電源３に接続されている。

【００２２】また、図２（ａ），図２（ｂ）に示すよう
に、本実施形態では、ゲートラインとデータラインとの
空間的な交差部分を含むようにＴＦＴ８を設けることに
より、ＴＦＴ８と配線部とを共通させている。具体的に
は、ゲートライン上であってデータラインと空間的な交
差部分に接する部分を含むようにゲート電極を形成し、
データライン上であってこの交差部分に接する部分を含
むようにソース電極２１を形成している。

【００２３】なお、本実施形態では、半導体装置として
エリアセンサを用いた場合を例に説明したが、フォトダ
イオード７を液晶表示容量に代えることによって、半導
体装置として液晶ディスプレイにも適用することができ
る。

【００２４】（実施形態２）図３は、本発明の実施形態
２の半導体装置の画素の構成を示す模式図である。一般
にＴＦＴ８のＯＮ抵抗などの能力は、チャネル長Ｌとチ
ャネル巾Ｗによって決まり、チャネル長Ｌが短いほどま
たチャネル巾Ｗが太いほど有利である。そのため、本実
施形態では、ゲートラインのうちデータラインとの空間
的な交差部分と接する部分の巾を太くすることにより、
ＴＦＴ８のチャネル巾Ｗを太くしている。

【００２５】また、ゲートラインの巾は半導体装置に必
要とされる抵抗値によって決まるので、必要なゲートラ
インの巾に対し、ＴＦＴ８で必要とされるチャネル巾Ｗ
が短い場合は、ゲートラインのうちデータラインとの空
間的な交差部分と接する部分の巾を狭くすることによ
り、ＴＦＴ８のチャネル巾を狭くしてもよい。

【００２６】（実施形態３）図４は、本発明の実施形態
３の半導体装置の画素の構成を示す模式図である。図４
に示すように、本実施形態では、実施形態２と同様にデ
ータラインのうちソース電極２１に相当する部分を太く
して、さらに、チャネル長Ｌを短くしている。

【００２７】（実施形態４）図５は、本発明の実施形態
４に係るＸ線センサの画素の断面図である。本実施形態
では、図２〜図４のいずれかに示した半導体装置の画素
上に、保護層２３を介して、Ｘ線などの放射線の波長を
フォトダイオード７で検知できるような可視光等の光に
変換する波長変換体であるところの蛍光体層２４を設け
ている。蛍光体層２４に入射したＸ線等は可視光等に変
換され、フォトダイオード７に入射し半導体層１４でキ
ャリアを生成し、図示しない読み出し装置で読み出され
る。蛍光体層２４としてはガドリニウム系蛍光体や沃化
セシウムなどを用いている。

【００２８】（実施形態５）図６は、本発明の実施形態
５の半導体装置の画素の構成を示す模式図である。図７
は、図６の画素の等価回路図である。図８は、図６の画
素の断面図である。本実施形態では、Ｘ線−電子変換素
子２７、Ｘ線−電子変換素子２７によって変換され得ら
れた電荷を蓄積する容量２５、ＴＦＴ８を備えている。
また、ＴＦＴ８のドレイン電極２２と容量２５の一方の
電極とを互いに接続しており、さらに、ここには接続用
バンプ２６を介してＸ線−電子変換素子２７が接続され
ている。

【００２９】Ｘ線−電子変換素子２７は、図示しない電
源によってバイアスされており、Ｘ線が入射すると、Ｘ
線のエネルギーによって、電子が生成される。この電子
は容量２５に蓄積され、ＴＦＴ８を介して図示しない読
み出し装置により信号として読み出される。Ｘ線−電子
変換素子２７の材料としてはアモルファスセレン、ガリ
ウム砒素、ＰｂＩ₂などの材料を用いている。なお、図
８に示すように、半導体装置としては、Ｘ線−電子変換
層２７を複数の画素に共通に設けるようにしている。

【００３０】（実施形態６）図１５は、本発明の実施形
態６の半導体装置の断面図である。図１６，図１７はそ
れぞれ図１５の平面図である。図１５に示すように、本
実施形態ではＴＦＴ８の上部に遮光層３０を設けること
によって、蛍光体層２４で生じた可視光がＴＦＴ８に入
射しないように構成し、ＴＦＴ８に光が入射することに
より、オフ抵抗の減少によるリークで画質の低下を防止
している。

【００３１】このため、本実施形態の半導体装置は、光
によるＴＦＴ８のリークの影響のない良好が画質を得る
ことができる。遮光層３０はメタルで形成しても良い
し、有機、無機の材料で形成しても良い。また図面では
遮光層３０が保護層２３中に形成している様子を図示し
ているが、保護層２３と蛍光体層２４との間に設けても
良い。

【００３２】また、図１６，図１７に示すように、遮光
層３０はＴＦＴ８の上部を覆うように設けても良いし、
ゲートライン全体を覆うように設けても良い。

【００３３】

【発明の効果】以上説明したように、本発明は、制御信
号線と読み出し信号線との空間的な交差部分を含むよう
にスイッチング素子を形成するので、半導体装置の画素
の開口率を高めたり、半導体装置の駆動を高速化するこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施形態１の半導体装置の画素の構成
を示す模式図である。

【図２】図１の画素の平面図である。

【図３】本発明の実施形態２の半導体装置の画素の構成
を示す模式図である。

【図４】本発明の実施形態３の半導体装置の画素の構成
を示す模式図である。

【図５】本発明の実施形態４に係るＸ線センサの画素の
断面図である。

【図６】本発明の実施形態５の半導体装置の画素の構成
を示す模式図である。

【図７】図６の画素の等価回路図である。

【図８】図６の画素の断面図である。

【図９】従来のエリアセンサの構成を示す模式図であ
る。

【図１０】図９のエリアセンサの画素の模式図である。

【図１１】図１０の画素の構成を示す断面図である。

【図１２】図１０の画素の構成を示す平面図である。

【図１３】従来の液晶ディスプレイの構成を示す模式図
である。

【図１４】図１３の液晶ディスプレイの画素の模式図で
ある。

【図１５】本発明の実施形態６の半導体装置の画素の構
成を示す模式図である。

【図１６】図１５の平面図である。

【図１７】図１５の平面図である。

【符号の説明】

１読み出し装置２ゲートドライバ３電源４液晶ソースドライバ５液晶ゲートドライバ６アナログマルチプレクサ７フォトダイオード８ＴＦＴ９Ｄ／Ａ変換器１０液晶表示容量１１ガラス基板１２下電極１３ｎ層１４半導体層１５ｐ層１６上電極１７ゲート電極１８ゲート絶縁膜１９半導体層２０オーミック層２１ソース電極２２ドレイン電極２３保護層２４蛍光体層２５容量２６接続用バンプ２７Ｘ線電子変換素子

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 31/10 Ｈ０１Ｌ 31/10 ＡＦターム(参考） 2H092 JA26 JA29 JA30 JA38 JA42 JB23 JB32 JB51 KA05 NA07 4M118 AA01 AB01 BA05 CA05 CB06 CB11 FB03 FB09 FB13 FB16 FB19 FB24 FB27 GA10 GB05 GB07 GB11 5C094 AA10 BA03 BA43 CA19 DA15 EA04 EA07 EB05 FB14 5F049 MA01 MA04 MB01 MB05 MB07 RA08 SE20 UA11 UA20 WA07 5F110 AA30 BB02 BB10 CC07 EE37 HM19 NN44 NN71 NN72 NN77

Claims

【特許請求の範囲】

【請求項１】スイッチング素子を有する画素と、前記
スイッチング素子のオン／オフを制御する信号を伝達す
る制御信号線と、前記スイッチング素子をオンしたとき
に読み出される信号を伝達する読み出し信号線とを備え
た半導体装置において、前記制御信号線と前記読み出し信号線との空間的な交差
部分を含むように前記スイッチング素子を形成すること
を特徴とする半導体装置。
【請求項２】前記スイッチング素子は薄膜トランジス
タであって、前記制御信号線のうち前記交差部分に接す
る部分を含むようにゲート電極を形成し、前記読み出し
信号線のうち前記交差部分に接する部分を含むようにソ
ース電極を形成することを特徴とする請求項１に記載の
半導体装置。
【請求項３】前記画素は、光電変換素子又は液晶表示
容量を含むことを特徴とする請求項１又は２に記載の半
導体装置。
【請求項４】前記交差部分の大きさを変えることによ
り、前記薄膜トランジスタのチャネル長とチャネル巾と
の割合を変更することを特徴とする請求項２に記載の半
導体装置。
【請求項５】前記画素の上部に放射線を光に変換する
波長変換手段を有することを特徴とする請求項１〜４の
いずれか１項に記載の半導体装置。
【請求項６】前記波長変換手段は、Ｘ線を可視光に変
換する蛍光体であることを特徴とする請求項５に記載の
半導体装置。
【請求項７】前記光電変換素子は、アモルファスセレ
ン、ガリウム砒素、又はＰｂＩ₂であることを特徴とす
る請求項３に記載の半導体装置。
【請求項８】前記光電変換素子は、アモルファスシリ
コンを材料として用いるＰＩＮ型フォトダイオード又は
ＭＩＳ型センサであることを特徴とする請求項３に記載
の半導体装置。
【請求項９】前記スイッチング素子は、アモルファス
シリコンを材料としていることを特徴とする前記請求項
１〜８のいずれか１項に記載の半導体装置。
【請求項１０】前記スイッチング素子は、遮光手段に
より遮光されていることを特徴とする請求項１〜９のい
ずれか１項に記載の半導体装置。