[go: up one dir, main page]

JP2002100875A - プリント配線板およびコンデンサ - Google Patents

プリント配線板およびコンデンサ

Info

Publication number
JP2002100875A
JP2002100875A JP2000266287A JP2000266287A JP2002100875A JP 2002100875 A JP2002100875 A JP 2002100875A JP 2000266287 A JP2000266287 A JP 2000266287A JP 2000266287 A JP2000266287 A JP 2000266287A JP 2002100875 A JP2002100875 A JP 2002100875A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
capacitor
chip capacitor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000266287A
Other languages
English (en)
Other versions
JP4953499B2 (ja
Inventor
Motoo Asai
元雄 浅井
Yasushi Inagaki
靖 稲垣
Touto O
東冬 王
Hideo Yahashi
英郎 矢橋
Seiji Shirai
誠二 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2000266287A priority Critical patent/JP4953499B2/ja
Publication of JP2002100875A publication Critical patent/JP2002100875A/ja
Application granted granted Critical
Publication of JP4953499B2 publication Critical patent/JP4953499B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 コンデンサを内蔵すると共に内蔵コンデンサ
との接続を適切に取ることができるプリント配線板を提
供する。 【解決手段】 チップコンデンサ２０をコア基板３０内
に収容する。チップコンデンサ２０は、銅めっき膜２９
を被覆した第１、第２電極２１，２２に銅めっきにより
なるバイアホール４６で電気的接続を取ってある。銅め
っき膜２９により第１、第２電極２１，２２の表面が平
滑になり、接続層４０に非貫通孔４３を穿設した際に樹
脂残さが残らず、バイアホール４６とチップコンデンサ
２０との接続信頼性を高めることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】ＩＣチップなどの電子部品を
載置するプリント配線板に関し、特にコンデンサを内蔵
するプリント配線板に関するのもである。
【０００２】
【従来の技術】現在、パッケージ基板用のプリント配線
板では、電源からＩＣチップの電源／アースまでのルー
プインダクタンスを低減するため、チップコンデンサを
表面実装することがある。しかし、ループインダクタン
スのリアクタンス分は周波数に依存する。このため、Ｉ
Ｃチップの駆動周波数の増加に伴い、チップコンデンサ
を実装させても、ループインダクタンスのリアクタンス
分を性能的に要求されるだけ低減することができなくな
った。
【０００３】このため、本発明者は、プリント配線板内
にチップコンデンサを収容するとの着想を持った。コン
デンサを基板に埋め込む技術としては、特開平６−３２
６４７２号、特開平７−２６３６１９号、特開平１０−
２５６４２９号、特開平１１−４５９５５号、特開平１
１−１２６９７８号、特開平１１−３１２８６８号等が
ある。
【０００４】特開平６−３２６４７２号には、ガラスエ
ポキシからなる樹脂基板に、コンデンサを埋め込む技術
が開示されている。この構成により、電源ノイズを低減
し、かつ、チップコンデンサを実装するスペースが不要
になり、絶縁性基板を小型化できる。また、特開平７−
２６３６１９号には、セラミック、アルミナなどの基板
にコンデンサを埋め込む技術が開示されている。この構
成により、電源層及び接地層の間に接続することで、配
線長を短くし、配線のインダクタンスを低減している。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た技術は、ＩＣチップからコンデンサの距離をあまり短
くできず、ＩＣチップの更なる高周波数領域において
は、現在必要とされるようにインダクタンスを低減する
ことができなかった。特に、樹脂製の多層ビルドアップ
配線板においては、セラミックから成るコンデンサと、
樹脂からなるコア基板及び層間樹脂絶縁層の熱膨張率の
違いから、チップコンデンサの端子とバイアホールとの
間に断線、チップコンデンサと層間樹脂絶縁層との間で
剥離、層間樹脂絶縁層にクラックが発生し、長期に渡り
高い信頼性を達成することができなかった。
【０００６】本発明は上述した課題を解決するためなさ
れたものであり、その目的とするところは、ループイン
ダクタンスを低減できるプリント配線板を提供すること
にある。
【０００７】また、本発明の目的は、コンデンサを内蔵
すると共に高い信頼性を達成できるプリント配線板、及
び、コンデンサを提供することにある。
【０００８】
【課題を解決するための手段】上述した課題を解決する
ため、請求項１は、コア基板に樹脂絶縁層と導体回路と
を積層してなるプリント配線板であって、前記コア基板
内にコンデンサを収容させたことを技術的特徴とする。
【０００９】コア基板上に層間樹脂絶縁層を設けて、該
層間樹脂絶縁層にバイアホールもしくはスルーホールを
施して、導電層である導体回路を形成するビルドアップ
法によって形成する回路を意味している。それらには、
セミアディティブ法、フルアディティブ法のいずれかを
用いることができる。
【００１０】請求項１では、プリント配線板内にコンデ
ンサを配置するため、ＩＣチップとコンデンサとの距離
が短くなり、ループインダクタンスを低減することがで
きる。また、厚みの厚いコア基板内にコンデンサを収容
するため、コア基板上に層間樹脂絶縁層と導体回路とを
積層してもプリント配線板を厚くすることがない。
【００１１】空隙には、樹脂を充填させることが望まし
い。コンデンサ、コア基板間の空隙をなくすことによっ
て、内蔵されたコンデンサが、挙動することが小さくな
るし、コンデンサを起点とする応力が発生したとして
も、該充填された樹脂により緩和することができる。ま
た、該樹脂には、コンデンサとコア基板との接着やマイ
グレーションの低下させるという効果も有する。
【００１２】請求項２は、コア基板に樹脂絶縁層と導体
回路とを積層してなるプリント配線板であって、チップ
コンデンサの電極の被覆層を少なくとも一部を露出させ
て、前記プリント配線板に収容し、前記被覆層から露出
した電極にめっきにより電気的接続を取ったことを技術
的特徴とする。
【００１３】請求項２、３では、チップコンデンサの電
極の被覆層から、少なくとも一部を露出させてプリント
配線板に収容し、被覆層から露出した電極にめっきによ
り電気的接続を取ってある。このとき、被覆層から露出
した金属は、主成分がＣｕであるものであることが望ま
しい。その理由としては露出した金属に、めっきを形成
した際の接続性が高くなり、電気特性の差がなく、接続
抵抗を低減することができる。
【００１４】請求項４は、コア基板に樹脂絶縁層と導体
回路とを積層してなるプリント配線板であって、チップ
コンデンサの電極に金属膜を形成させて、前記プリント
配線板に収容し、前記金属膜を形成させた電極へめっき
により電気的接続を取ったことを技術的特徴とする。
【００１５】請求項４、５では、金属膜を形成したチッ
プコンデンサの電極へめっきによりなるバイアホールで
電気的接続を取ってある。ここで、チップコンデンサの
電極は、メタライズからなり表面に凹凸があるが、金属
膜により表面が平滑になり、バイアホールを形成するた
め、電極上に被覆された樹脂に通孔を形成した際に、樹
脂残さが残らず、バイアホールと電極との接続信頼性を
高めることができる。更に、めっきの形成された電極
に、めっきによりバイアホールを形成するため、電極と
バイアホールとの接続性が高く、ヒートサイクル試験を
実施しても、電極とバイアホール間の断線が生じること
がない。
【００１６】コンデンサの電極の金属膜には、銅、ニッ
ケル、貴金属のいずれかの金属が配設されているものが
望ましい。内蔵したコンデンサにスズや亜鉛などの層
は、バイアホールとの接続部におけるマイグレーション
を誘発しやすいからである。故に、マイグレーションの
発生を防止することもできる。
【００１７】請求項６では、外縁の内側に電極の形成さ
れたチップコンデンサを用いるため、バイアホールを経
て導通を取っても外部電極が大きく取れ、アライメント
の許容範囲が広がるために、接続不良がなくなる。
【００１８】請求項７では、マトリクス状に電極が形成
されたチップコンデンサを用いるので、大判のチップコ
ンデンサをコア基板に収容することが容易になる。さら
に、種々の熱履歴などを経てもプリント配線板に反りが
発生し難くなる。
【００１９】請求項８では、コンデンサとして、多数個
取り用のチップコンデンサを複数個連結させて用いる、
即ち、大判のチップコンデンサを用いるため、容量の大
きなチップコンデンサを用いることができる。さらに、
種々の熱履歴などを経てもプリント配線板に反りが発生
し難くなる。
【００２０】請求項９は、コア基板に樹脂絶縁層と導体
回路とを積層してなるプリント配線板であって、前記コ
ア基板内にコンデンサを収容させて、かつ、前記プリン
ト配線板の表面にコンデンサを実装したことを技術的特
徴とする。
【００２１】請求項９では、基板内に収容したコンデン
サに加えて表面にコンデンサを配設してある。プリント
配線板内にコンデンサが収容してあるために、ＩＣチッ
プとコンデンサとの距離が短くなり、ループインダクタ
ンスを低減し、瞬時に電源を供給することができ、一
方、プリント配線板の表面にもコンデンサが配設してあ
るので、大容量のコンデンサを取り付けることができ、
ＩＣチップに大電力を容易に供給することが可能とな
る。
【００２２】請求項１０では、表面のコンデンサの静電
容量は、内層のコンデンサの静電容量以上であるため、
高周波領域における電源供給の不足がなく、所望のＩＣ
チップの動作が確保される。
【００２３】請求項１１では、表面のコンデンサのイン
ダクタンスは、内層のコンデンサのインダクタンス以上
であるため、高周波領域における電源供給の不足がな
く、所望のＩＣチップの動作が確保される。
【００２４】また、チップコンデンサの表面に粗化処理
を施すこともできる。これにより、セラミックから成る
チップコンデンサと樹脂からなる接着層、層間樹脂絶縁
層との密着性が高く、ヒートサイクル試験を実施しても
界面での接着層、層間樹脂絶縁層の剥離が発生すること
がない。
【００２５】請求項１２のプリント配線板の内蔵用のコ
ンデンサは、チップコンデンサのメタライズ電極の表面
に銅めっき膜を被覆したことを技術的特徴とする。
【００２６】請求項１２では、チップコンデンサの電極
に金属膜と形成し表面を平滑にしてあるため、プリント
配線板内に収容され、電極上に被覆された樹脂に通孔を
形成した際に、樹脂残さが残らないため、バイアホール
と電極との接続信頼性を高めることができる。
【００２７】
【発明の実施の形態】以下、本発明の実施形態について
図を参照して説明する。先ず、本発明の第１実施形態に
係るプリント配線板の構成について図６、図７を参照し
て説明する。図６は、プリント配線板１０の断面を示
し、図７は、図６に示すプリント配線板１０にＩＣチッ
プ９０を搭載し、ドータボード９４側へ取り付けた状態
を示している。
【００２８】図６に示すようにプリント配線板１０は、
チップコンデンサ２０と、チップコンデンサ２０を収容
するコア基板３０と、ビルドアップ層８０Ａ、８０Ｂを
構成する層間樹脂絶縁層６０とからなる。コア基板３０
は、コンデンサ２０を収容する収容層３１と接続層４０
とからなる。接続層４０には、バイアホール４６及び導
体回路４８が形成され、層間樹脂絶縁層６０には、バイ
アホール６６及び導体回路６８が形成されている。本実
施形態では、ビルドアップ層が１層の層間樹脂絶縁層６
０からなるが、ビルドアップ層は、複数の層間樹脂絶縁
層からなることができる。
【００２９】チップコンデンサ２０は、図９（Ａ）に示
すように第１電極２１と第２電極２２と、該第１、第２
電極に挟まれた誘電体２３とから成り、該誘電体２３に
は、第１電極２１側に接続された第１導電膜２４と、第
２電極２２側に接続された第２導電膜２５とが複数枚対
向配置されている。第１電極２１及び第２電極２２は、
銅メタライズからなる金属層２６に、半田等の被覆層２
８が被されている。本実施形態では、第１電極２１及び
第２電極２２にめっきからなるバイアホール４６で接続
を取る。第１実施形態のプリント配線板では、図９
（Ｂ）に示すように、チップコンデンサ２０の第１電極
２１および第２電極２２の上面の被覆層２８から金属層
２６を露出させている。このため、図６に示すように、
第１、第２電極２１，２２とめっきからなるバイアホー
ル４６との接続性が高くなり、また、接続抵抗を低減す
ることができる。
【００３０】更に、チップコンデンサ２０のセラミック
から成る誘電体２３の表面には粗化層２３ａが設けられ
ている。このため、セラミックから成るチップコンデン
サ２０と樹脂からなる接着層４０との密着性が高く、ヒ
ートサイクル試験を実施しても界面での接着層４０の剥
離が発生することがない。この粗化層２３ａは、焼成後
に、チップコンデンサ２０の表面を研磨することによ
り、また、焼成前に、粗化処理を施すことにより形成で
きる。
【００３１】図７に示すように上側のビルドアップ層８
０Ａのバイアホール６６には、ＩＣチップ９０のパッド
９２Ｓ１、９２Ｓ２、９２Ｐ１，９２Ｐ２へ接続するた
めのバンプ７６が形成されている。一方、下側のビルド
アップ層８０Ｂのバイアホール６６には、ドータボード
９４のパッド９６Ｓ１、９６Ｓ２、９６Ｐ１、９６Ｐ２
へ接続するためのバンプ７６が配設されている。コア基
板３０にはスルーホール３６が形成されている。
【００３２】ＩＣチップ９０の信号用のパッド９２Ｓ２
は、バンプ７６−導体回路６８−バイアホール６６−ス
ルーホール３６−バイアホール６６−バンプ７６を介し
て、ドータボード９４の信号用のパッド９６Ｓ２に接続
されている。一方、ＩＣチップ９０の信号用のパッド９
２Ｓ１は、バンプ７６−バイアホール６６−スルーホー
ル３６−バイアホール６６−バンプ７６を介して、ドー
タボード９４の信号用のパッド９６Ｓ１に接続されてい
る。
【００３３】ＩＣチップ９０の電源用パッド９２Ｐ１
は、バンプ７６−バイアホール６６−導体回路４８−バ
イアホール４６を介してチップコンデンサ２０の第１電
極２１へ接続されている。一方、ドータボード９４の電
源用パッド９６Ｐ１は、バンプ７６−バイアホール６６
−スルーホール３６−導体回路４８−バイアホール４６
を介してチップコンデンサ２０の第１電極２１へ接続さ
れている。
【００３４】ＩＣチップ９０の電源用パッド９２Ｐ２
は、バンプ７６−バイアホール６６−導体回路４８−バ
イアホール４６を介してチップコンデンサ２０の第２電
極２２へ接続されている。一方、ドータボード９４の電
源用パッド９６Ｐ２は、バンプ７６−バイアホール６６
−スルーホール３６−導体回路４８−バイアホール４６
を介してチップコンデンサ２０の第２電極２２へ接続さ
れている。
【００３５】本実施形態のプリント配線板１０では、Ｉ
Ｃチップ９０の直下にチップコンデンサ２０を配置する
ため、ＩＣチップとコンデンサとの距離が短くなり、電
力を瞬時的にＩＣチップ側へ供給することが可能にな
る。即ち、ループインダクタンスを決定するループ長さ
を短縮することができる。
【００３６】更に、チップコンデンサ２０とチップコン
デンサ２０との間にスルーホール３６を設け、チップコ
ンデンサ２０を信号線が通過しない。このため、コンデ
ンサを通過させた際に発生する高誘電体によるインピー
ダンス不連続による反射、及び、高誘電体通過による伝
搬遅延を防ぐことができる。
【００３７】また、プリント配線板の裏面側に接続され
る外部基板（ドータボード）９４とコンデンサ２０の第
１端子２１，第２端子２２とは、ＩＣチップ側の接続層
４０に設けられたバイアホール４６及びコア基板に形成
されたスルーホール３６を介して接続される。即ち、心
材を備え加工が困難な収容層３１に通孔を形成してコン
デンサの端子と外部基板とを直接接続しないため、接続
信頼性を高めることができる。
【００３８】また、本実施形態では、図６に示すように
コア基板３０の通孔３７の下面とチップコンデンサ２０
との間に接着剤３２を介在させ、通孔３７の側面とチッ
プコンデンサ２０との間に樹脂充填剤３２ａを充填して
ある。ここで、接着剤３２及び樹脂充填剤３２ａの熱膨
張率を、コア基板３０及び接着層４０よりも小さく、即
ち、セラミックからなるチップコンデンサ２０に近いよ
うに設定してある。このため、ヒートサイクル試験にお
いて、コア基板及び接着層４０とチップコンデンサ２０
との間に熱膨張率差から内応力が発生しても、コア基板
及び接着層４０にクラック、剥離等が生じ難く、高い信
頼性を達成できる。また、マイグレーションの発生を防
止することもできる。
【００３９】第１実施形態のプリント配線板の製造工程
について、図１〜図６を参照して説明する。先ず、心材
にエポキシ樹脂を含浸させたプリプレグ３５を４枚積層
してなる積層板３１αにチップコンデンサ収容用の通孔
３７を形成し、一方、プリプレグ３５を２枚積層してな
る積層板３１βを用意する（図１（Ａ））。ここで、プ
リプレグとして、エポキシ以外でも、ＢＴ、フェノール
樹脂あるいはガラスクロスなどの強化材を含有したもの
を用い得る。しかし、コア基板をセラミックやＡＩＮな
どの基板を用いることはできなかった。該基板は外形加
工性が悪く、コンデンサを収容することができないこと
があり、樹脂で充填させても空隙が生じてしまうためで
ある。次に、積層板３１αと積層板３１βとを重ね収容
層３１を形成した後、通孔３７内に図９（Ｂ）を参照し
て上述したように第１、第２電極２１，２２の上面の被
覆２８を剥いだチップコンデンサ２０を収容させる（図
１（Ｂ））。ここで、該通孔３７とチップコンデンサ２
０との間に接着剤３２を介在させることが好適である。
なお、本願に用いられる樹脂及び層間樹脂絶縁層は、融
点が３００℃以下であり、３５０℃以上の温度を加える
と、溶解、軟化もくしは炭化してしまう。
【００４０】次に、上記チップコンデンサ２０を収容す
る積層板３１α及び積層板３１βからなる収容層の両面
に、樹脂フィルム（接続層）４０αを積層させる（図１
（Ｃ））。そして、両面からプレスして表面を平坦にす
る。その後、加熱して硬化させることで、チップコンデ
ンサ２０を収容する収容層３１と接続層４０とからなる
コア基板３０を形成する（図１（Ｄ））。本実施形態で
は、コンデンサ２０を収容した収容層３１と接続層４０
とを、両面に圧力を加えて張り合わせコア基板３０を形
成するため、表面が平坦化される。これにより、後述す
る工程で、高い信頼性を備えるように層間樹脂絶縁層６
０及び導体回路６８を積層することができる。
【００４１】なお、コア基板の通孔３７の側面に樹脂充
填剤３２ａを充填して、気密性を高めることが好適であ
る。また、ここでは、樹脂フィルム４０αには、金属層
のないものを用いて積層させているが、片面に金属層を
配設した樹脂フィルム（ＲＣＣ）を用いてもよい。即
ち、両面板、片面板、金属膜を有しない樹脂板、樹脂フ
ィルムを用いることができる。
【００４２】次に、層間樹脂絶縁層４０，コア基板及び
層間樹脂絶縁層４０に対して、ドリルでスルーホール用
の３００〜５００μｍの通孔３３を穿設する（図２
（Ａ））。そして、ＣＯ2レーザ、ＹＡＧレーザ、エキ
シマレーザ又はＵＶレーザにより上面側の層間樹脂絶縁
層４０にチップコンデンサ２０の第１電極２１及び第２
電極２２へ至る非貫通孔４３を穿設する（図２
（Ｂ））。場合によっては、非貫通孔の位置に対応させ
て通孔の穿設されたエリアマスクを載置してレーザでエ
リア加工を行ってもよい。更に、バイアホールの大きさ
や径が異なる物を形成する場合には、混合のレーザによ
って形成させてもよい。
【００４３】その後、デスミヤ処理を施す。引き続き、
表面のパラジウム触媒を付与した後、無電解めっき液に
コア基板３０を浸漬し、均一に無電解銅めっき膜４４を
析出させる（図２（Ｃ））。無電解銅めっき膜４４の表
面に粗化層を形成することもできる。粗化層はＲａ（平
均粗度高さ）＝０．０１〜５μｍである。特に望ましい
のは、０．５〜３μｍの範囲である。
【００４４】そして、無電解めっき膜４４の表面に感光
性ドライフィルムを張り付け、マスクを載置して、露光
・現像処理し、所定パターンのレジスト５１を形成する
（図３（Ａ））。ここでは、無電解めっきを用いている
が、スパッタにより銅、ニッケル等の金属膜を形成する
ことも可能である。スパッタはコスト的には不利である
が、樹脂との密着性を改善できる利点がある。そして、
電解めっき液にコア基板３０を浸漬し、無電解めっき膜
４４を介して電流を流し電解銅めっき膜４５を析出させ
る（図３（Ｂ））。そして、レジスト５１を５％のKOH
で剥離した後、レジスト５１下の無電解めっき膜４４を
硫酸と過酸化水素混合液でエッチングして除去し、層間
樹脂絶縁層４０の非貫通孔４３にバイアホール４６、接
続層４０の表面に導体回路４８を、コア基板３０の通孔
３３にスルーホール３６を形成する（図３（Ｃ））。
【００４５】導体回路４８、バイアホール４６及びスル
ーホール３６の導体層の表面に粗化層を設ける。酸化
（黒化）−還元処理、Ｃｕ−Ｎｉ−Ｐからなる合金など
の無電解めっき膜、あるいは、第二銅錯体と有機酸塩か
らなるエッチング液などのエッチング処理によって粗化
層を施す。粗化層はＲａ（平均粗度高さ）＝０．０１〜
５μｍである。特に望ましいのは、０．５〜３μｍの範
囲である。なお、ここでは粗化層を形成しているが、粗
化層を形成せず後述するように直接樹脂を充填、樹脂フ
ィルムを貼り付けることも可能である。
【００４６】引き続き、スルーホール３６内に樹脂層３
８を充填させる。樹脂層としては、エポキシ樹脂等の樹
脂を主成分として導電性のない樹脂、銅などの金属ペー
ストを含有させた導電性樹脂のどちらでもよい。この場
合は、熱硬化性エポキシ樹脂に、シリカなどの熱膨張率
を整合させるために含有させたものを樹脂充填材として
充填させる。スルーホール３６への樹脂３８の充填後、
樹脂フィルム６０αを貼り付ける（図４（Ａ））。な
お、樹脂フィルムを貼り付ける代わりに、樹脂を塗布す
ることも可能である。樹脂フィルム６０αを貼り付けた
後、フォト、レーザにより、絶縁層６０αに開口径２０
〜２５０μｍであるバイアホール６３を形成してから熱
硬化させる（図４（Ｂ））。その後、コア基板に触媒付
与し、無電解めっきへ浸積して、層間樹脂絶縁層６０の
表面に均一に厚さ０．９μｍの無電解めっき膜６４を析
出させ、その後、所定のパターンをレジスト７０で形成
させる（図４（Ｃ））。
【００４７】電解めっき液に浸漬し、無電解めっき膜６
４を介して電流を流してレジスト７０の非形成部に電解
銅めっき膜６５を形成する（図５（Ａ））。レジスト７
０を剥離除去した後、めっきレジスト下の無電解めっき
膜６４を溶解除去し、無電解めっき膜６４及び電解銅め
っき膜６５からなるの導体回路６８及びバイアホール６
６を得る（図５（Ｂ））。
【００４８】第２銅錯体と有機酸とを含有するエッチン
グ液により、導体回路６８及びバイアホール６６の表面
に粗化面（図示せず）を形成し、さらにその表面にSn置
換を行ってもよい。
【００４９】上述したプリント配線板にはんだバンプを
形成する。基板の両面に、ソルダーレジスト組成物を塗
布し、乾燥処理を行った後、円パターン（マスクパター
ン）が描画されたフォトマスクフィルム（図示せず）を
密着させて載置し、紫外線で露光し、現像処理する。そ
してさらに、加熱処理し、はんだパッド部分（バイアホ
ールとそのランド部分を含む）の開口部７２ａを有する
ソルダーレジスト層（厚み20μｍ）７２を形成する（図
５（Ｃ））。
【００５０】そして、ソルダーレジスト層７２の開口部
７２ａに、半田ペーストを充填する（図示せず）。その
後、開口部７２ａに充填された半田を 200℃でリフロー
することにより、半田バンプ（半田体）７６を形成する
（図６参照）。なお、耐食性を向上させるため、開口部
７２ａにＮｉ、Ａｕ、Ａｇ、Ｐｄなどの金属層をめっ
き、スパッタにより形成することも可能である。
【００５１】次に、該プリント配線板へのＩＣチップの
載置及び、ドータボードへの取り付けについて、図７を
参照して説明する。完成したプリント配線板１０の半田
バンプ７６にＩＣチップ９０の半田パッド９２Ｓ１、９
２Ｓ２、９２Ｐ１、９２Ｐ２が対応するように、ＩＣチ
ップ９０を載置し、リフローを行うことで、ＩＣチップ
９０の取り付けを行う。同様に、プリント配線板１０の
半田バンプ７６にドータボード９４のパッド９６Ｓ１、
９６Ｓ２、９６Ｐ１、９６Ｐ２をリフローすることで、
ドータボード９４へプリント配線板１０を取り付ける。
【００５２】上述した樹脂フィルムには、難溶性樹脂、
可溶性粒子、硬化剤、その他の成分が含有されている。
それぞれについて以下に説明する。
【００５３】本発明の製造方法において使用する樹脂フ
ィルムは、酸または酸化剤に可溶性の粒子（以下、可溶
性粒子という）が酸または酸化剤に難溶性の樹脂（以
下、難溶性樹脂という）中に分散したものである。な
お、本発明で使用する「難溶性」「可溶性」という語
は、同一の酸または酸化剤からなる溶液に同一時間浸漬
した場合に、相対的に溶解速度の早いものを便宜上「可
溶性」と呼び、相対的に溶解速度の遅いものを便宜上
「難溶性」と呼ぶ。
【００５４】上記可溶性粒子としては、例えば、酸また
は酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒
子）、酸または酸化剤に可溶性の無機粒子（以下、可溶
性無機粒子）、酸または酸化剤に可溶性の金属粒子（以
下、可溶性金属粒子）等が挙げられる。これらの可溶性
粒子は、単独で用いても良いし、２種以上併用してもよ
い。
【００５５】上記可溶性粒子の形状は特に限定されず、
球状、破砕状等が挙げられる。また、上記可溶性粒子の
形状は、一様な形状であることが望ましい。均一な粗さ
の凹凸を有する粗化面を形成することができるからであ
る。
【００５６】上記可溶性粒子の平均粒径としては、０．
１〜１０μｍが望ましい。この粒径の範囲であれば、２
種類以上の異なる粒径のものを含有してもよい。すなわ
ち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均
粒径が１〜３μｍの可溶性粒子とを含有する等である。
これにより、より複雑な粗化面を形成することができ、
導体回路との密着性にも優れる。なお、本発明におい
て、可溶性粒子の粒径とは、可溶性粒子の一番長い部分
の長さである。
【００５７】上記可溶性樹脂粒子としては、熱硬化性樹
脂、熱可塑性樹脂等からなるものが挙げられ、酸あるい
は酸化剤からなる溶液に浸漬した場合に、上記難溶性樹
脂よりも溶解速度が速いものであれば特に限定されな
い。上記可溶性樹脂粒子の具体例としては、例えば、エ
ポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフ
ェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等から
なるものが挙げられ、これらの樹脂の一種からなるもの
であってもよいし、２種以上の樹脂の混合物からなるも
のであってもよい。
【００５８】また、上記可溶性樹脂粒子としては、ゴム
からなる樹脂粒子を用いることもできる。上記ゴムとし
ては、例えば、ポリブタジエンゴム、エポキシ変性、ウ
レタン変性、（メタ）アクリロニトリル変性等の各種変
性ポリブタジエンゴム、カルボキシル基を含有した（メ
タ）アクリロニトリル・ブタジエンゴム等が挙げられ
る。これらのゴムを使用することにより、可溶性樹脂粒
子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸
を用いて可溶性樹脂粒子を溶解する際には、強酸以外の
酸でも溶解することができ、酸化剤を用いて可溶性樹脂
粒子を溶解する際には、比較的酸化力の弱い過マンガン
酸塩でも溶解することができる。また、クロム酸を用い
た場合でも、低濃度で溶解することができる。そのた
め、酸や酸化剤が樹脂表面に残留することがなく、後述
するように、粗化面形成後、塩化パラジウム等の触媒を
付与する際に、触媒が付与されなたかったり、触媒が酸
化されたりすることがない。
【００５９】上記可溶性無機粒子としては、例えば、ア
ルミニウム化合物、カルシウム化合物、カリウム化合
物、マグネシウム化合物およびケイ素化合物からなる群
より選択される少なくとも一種からなる粒子等が挙げら
れる。
【００６０】上記アルミニウム化合物としては、例え
ば、アルミナ、水酸化アルミニウム等が挙げられ、上記
カルシウム化合物としては、例えば、炭酸カルシウム、
水酸化カルシウム等が挙げられ、上記カリウム化合物と
しては、炭酸カリウム等が挙げられ、上記マグネシウム
化合物としては、マグネシア、ドロマイト、塩基性炭酸
マグネシウム等が挙げられ、上記ケイ素化合物として
は、シリカ、ゼオライト等が挙げられる。これらは単独
で用いても良いし、２種以上併用してもよい。
【００６１】上記可溶性金属粒子としては、例えば、
銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、
マグネシウム、カルシウムおよびケイ素からなる群より
選択される少なくとも一種からなる粒子等が挙げられ
る。また、これらの可溶性金属粒子は、絶縁性を確保す
るために、表層が樹脂等により被覆されていてもよい。
【００６２】上記可溶性粒子を、２種以上混合して用い
る場合、混合する２種の可溶性粒子の組み合わせとして
は、樹脂粒子と無機粒子との組み合わせが望ましい。両
者とも導電性が低くいため樹脂フィルムの絶縁性を確保
することができるとともに、難溶性樹脂との間で熱膨張
の調整が図りやすく、樹脂フィルムからなる層間樹脂絶
縁層にクラックが発生せず、層間樹脂絶縁層と導体回路
との間で剥離が発生しないからである。
【００６３】上記難溶性樹脂としては、層間樹脂絶縁層
に酸または酸化剤を用いて粗化面を形成する際に、粗化
面の形状を保持できるものであれば特に限定されず、例
えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等
が挙げられる。また、これらの樹脂に感光性を付与した
感光性樹脂であってもよい。感光性樹脂を用いることに
より、層間樹脂絶縁層に露光、現像処理を用いてバイア
ホール用開口を形成することできる。これらのなかで
は、熱硬化性樹脂を含有しているものが望ましい。それ
により、めっき液あるいは種々の加熱処理によっても粗
化面の形状を保持することができるからである。
【００６４】上記難溶性樹脂の具体例としては、例え
ば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、
ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂
等が挙げられる。これらの樹脂は単独で用いてもよい
し、２種以上を併用してもよい。さらには、１分子中
に、２個以上のエポキシ基を有するエポキシ樹脂がより
望ましい。前述の粗化面を形成することができるばかり
でなく、耐熱性等にも優れてるため、ヒートサイクル条
件下においても、金属層に応力の集中が発生せず、金属
層の剥離などが起きにくいからである。
【００６５】上記エポキシ樹脂としては、例えば、クレ
ゾールノボラック型エポキシ樹脂、ビスフェノールＡ型
エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、２種
以上を併用してもよい。それにより、耐熱性等に優れる
ものとなる。
【００６６】本発明で用いる樹脂フィルムにおいて、上
記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散さ
れていることが望ましい。均一な粗さの凹凸を有する粗
化面を形成することができ、樹脂フィルムにバイアホー
ルやスルーホールを形成しても、その上に形成する導体
回路の金属層の密着性を確保することができるからであ
る。また、粗化面を形成する表層部だけに可溶性粒子を
含有する樹脂フィルムを用いてもよい。それによって、
樹脂フィルムの表層部以外は酸または酸化剤にさらされ
ることがないため、層間樹脂絶縁層を介した導体回路間
の絶縁性が確実に保たれる。
【００６７】上記樹脂フィルムにおいて、難溶性樹脂中
に分散している可溶性粒子の配合量は、樹脂フィルムに
対して、３〜４０重量％が望ましい。可溶性粒子の配合
量が３重量％未満では、所望の凹凸を有する粗化面を形
成することができない場合があり、４０重量％を超える
と、酸または酸化剤を用いて可溶性粒子を溶解した際
に、樹脂フィルムの深部まで溶解してしまい、樹脂フィ
ルムからなる層間樹脂絶縁層を介した導体回路間の絶縁
性を維持できず、短絡の原因となる場合がある。
【００６８】上記樹脂フィルムは、上記可溶性粒子、上
記難溶性樹脂以外に、硬化剤、その他の成分等を含有し
ていることが望ましい。上記硬化剤としては、例えば、
イミダゾール系硬化剤、アミン系硬化剤、グアニジン系
硬化剤、これらの硬化剤のエポキシアダクトやこれらの
硬化剤をマイクロカプセル化したもの、トリフェニルホ
スフィン、テトラフェニルホスフォニウム・テトラフェ
ニルボレート等の有機ホスフィン系化合物等が挙げられ
る。
【００６９】上記硬化剤の含有量は、樹脂フィルムに対
して０．０５〜１０重量％であることが望ましい。０．
０５重量％未満では、樹脂フィルムの硬化が不十分であ
るため、酸や酸化剤が樹脂フィルムに侵入する度合いが
大きくなり、樹脂フィルムの絶縁性が損なわれることが
ある。一方、１０重量％を超えると、過剰な硬化剤成分
が樹脂の組成を変性させることがあり、信頼性の低下を
招いたりしてしまうことがある。
【００７０】上記その他の成分としては、例えば、粗化
面の形成に影響しない無機化合物あるいは樹脂等のフィ
ラーが挙げられる。上記無機化合物としては、例えば、
シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂
としては、例えば、ポリイミド樹脂、ポリアクリル樹
脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラ
ニン樹脂、オレフィン系樹脂等が挙げられる。これらの
フィラーを含有させることによって、熱膨脹係数の整合
や耐熱性、耐薬品性の向上などを図りプリント配線板の
性能を向上させることができる。
【００７１】また、上記樹脂フィルムは、溶剤を含有し
ていてもよい。上記溶剤としては、例えば、アセトン、
メチルエチルケトン、シクロヘキサノン等のケトン類、
酢酸エチル、酢酸ブチル、セロソルブアセテートやトル
エン、キシレン等の芳香族炭化水素等が挙げられる。こ
れらは単独で用いてもよいし、２種類以上併用してもよ
い。
【００７２】引き続き、本発明の第１実施形態の第１改
変例に係るプリント配線板について、図８を参照して説
明する。第１改変例のプリント配線板１０は、導電性ピ
ン８４が配設され、該導電性ピン８４を介してドータボ
ードとの接続を取るように形成されている。また、コア
基板３０が、通孔３７を有する収容層３１と、該収容層
３１の両面に配設された接続層４０とからなる。そし
て、収容層３１の両面に配設された接続層４０に、チッ
プコンデンサ２０の電極２１，２２と接続するバイアホ
ール４６が配設され、ＩＣチップ９０、及び、導電性ピ
ン８４へ接続されている。この第１改変例では、図９
（Ｃ）に示すように、チップコンデンサ２０の電極２
１，２２の被覆は完全に除去されている。
【００７３】上述した第１実施形態では、コア基板３０
に収容されるチップコンデンサ２０のみを備えていた
が、第１改変例では、表面及び裏面に大容量のチップコ
ンデンサ８６が実装されている。
【００７４】ＩＣチップは、瞬時的に大電力を消費して
複雑な演算処理を行う。ここで、ＩＣチップ側に大電力
を供給するために、第１改変例では、プリント配線板に
電源用のチップコンデンサ２０及びチップコンデンサ８
６を備えてある。このチップコンデンサによる効果につ
いて、図１８を参照して説明する。
【００７５】図１８は、縦軸にＩＣチップへ供給される
電圧を、横軸に時間を取ってある。ここで、二点鎖線Ｃ
は、電源用コンデンサを備えないプリント配線板の電圧
変動を示している。電源用コンデンサを備えない場合に
は、大きく電圧が減衰する。破線Ａは、表面にチップコ
ンデンサを実装したプリント配線板の電圧変動を示して
いる。上記二点鎖線Ｃと比較して電圧は大きく落ち込ま
ないが、ループ長さが長くなるので、律速の電源供給が
十分に行えていない。即ち、電力の供給開始時に電圧が
降下している。また、二点鎖線Ｂは、図６を参照して上
述したチップコンデンサを内蔵するプリント配線板の電
圧降下を示している。ループ長さは短縮できているが、
コア基板３０に容量の大きなチップコンデンサを収容す
ることができないため、電圧が変動している。ここで、
実線Ｅは、図８を参照して上述したコア基板内のチップ
コンデンサ２０を、また表面に大容量のチップコンデン
サ８６を実装する第１改変例のプリント配線板の電圧変
動を示している。ＩＣチップの近傍にチップコンデンサ
２０を、また、大容量（及び相対的に大きなインダクタ
ンス）のチップコンデンサ８６を備えることで、電圧変
動を最小に押さえている。
【００７６】次に、第２改変例に係るプリント配線板に
ついて、図１０及び図１１を参照して説明する。この第
２改変例の構成は、上述した第１実施形態とほぼ同様で
ある。但し、上述した第１実施形態では、チップコンデ
ンサ２０の電極２１，２２の被覆を一部剥いで金属層２
６の表面を露出させた。これに対して、第２改変例で
は、チップコンデンサ２０は、図１１（Ａ）に示すよう
に金属層２６の被覆を完全に剥いだ後、図１１（Ｂ）に
示すように、金属層２６の表面に銅めっき膜２９を被覆
してある。めっき膜の被覆は、電解めっき、無電解めっ
きなどのめっきで形成されている。そして、図１０に示
すように銅めっき膜２９を被覆した第１、第２電極２
１，２２に銅めっきよりなるバイアホール４６で電気的
接続を取ってある。ここで、チップコンデンサの電極２
１，２２は、メタライズからなり表面に凹凸がある。こ
のため、第１実施形態の図２（Ｂ）に示す接続層４０に
非貫通孔４３を穿設する工程において、該凹凸に樹脂が
残ることがある。この際には、当該樹脂残さにより第
１、第２電極２１，２２とバイアホール４６との接続不
良が発生することがある。一方、第２改変例では、銅め
っき膜２９によって第１、第２電極２１，２２の表面が
平滑になり、電極上に被覆された接続層４０に非貫通孔
４３を穿設した際に、樹脂残さが残らず、バイアホール
４６を形成した際の電極２１，２２との接続信頼性を高
めることができる。
【００７７】更に、銅めっき膜２９の形成された電極２
１、２２に、めっきによりバイアホール４６を形成する
ため、電極２１、２２とバイアホール４６との接続性が
高く、ヒートサイクル試験を実施しても、電極２１、２
２とバイアホール４６との間で断線が生じることがな
い。
【００７８】なお、ここでは、プリント配線板への収容
の段階で、被覆層２８を取って、銅めっき膜２９を設け
たが、チップコンデンサ２０の製造段階で、金属層２６
の上に直接銅めっき膜２９を被覆することも可能であ
る。即ち、第２改変例では、レーザにて電極の銅めっき
膜２９へ至る開口を設けた後、デスミヤ処理等を行い、
バイアホールを銅めっきにより形成する。従って、銅め
っき膜２９の表面に酸化膜が形成されていても、上記レ
ーザ及びデスミヤ処理で酸化膜を除去できるため、適正
に接続を取ることができる。
【００７９】更に、チップコンデンサ２０のセラミック
から成る誘電体２３の表面には粗化層２３ａが設けられ
ている。このため、セラミックから成るチップコンデン
サ２０と樹脂からなる接着層４０との密着性が高く、ヒ
ートサイクル試験を実施しても界面での接着層４０の剥
離が発生することがない。
【００８０】引き続き、第３改変例に係るプリント配線
板の構成について図１２及び図１３を参照して説明す
る。この第３改変例のプリント配線板１０の構成は、上
述した第１実施形態とほぼ同様である。但し、コア基板
３０への収容されるチップコンデンサ１２０が異なる。
図１３は、チップコンデンサの平面図を示している。図
１３（Ａ）は、多数個取り用の裁断前のチップコンデン
サを示し、図中で一点鎖線は、裁断線を示している。上
述した第３実施形態のプリント配線板では、図１３
（Ｂ）に平面図を示すようにチップコンデンサの側縁に
第１電極２１及び第２電極２２を配設してある。図１３
（Ｃ）は、第３改変例の多数個取り用の裁断前のチップ
コンデンサを示し、図中で一点鎖線は、裁断線を示して
いる。第３改変例のプリント配線板では、図１３（Ｄ）
に平面図を示すようにチップコンデンサの側縁の内側に
第１電極２１及び第２電極２２を配設してある。
【００８１】この第３改変例のプリント配線板では、外
縁の内側に電極の形成されたチップコンデンサ１２０を
用いるため、容量の大きなチップコンデンサを用いるこ
とができる。なお、第３改変例でも、チップコンデンサ
の表面は粗化処理が施されている。
【００８２】引き続き、本発明の第４改変例に係るプリ
ント配線板の構成について図１４及び図１５を参照して
説明する。図１４は、第４改変例のプリント配線板１０
の断面を示し、図１５は、該プリント配線板１０のコア
基板３０に収容されるチップコンデンサ２２０の平面図
を示している。上述した第１実施形態では、複数個の小
容量のチップコンデンサをコア基板に収容したが、第４
改変例では、マトリクス状に電極を形成した大容量の大
判のチップコンデンサ２２０をコア基板３０に収容して
ある。ここで、チップコンデンサ２２０は、第１電極２
１と第２電極２２と、誘電体２３と、第１電極２１へ接
続された第１導電膜２４と、第２電極２２側に接続され
た第２導電膜２５と、第１導電膜２４及び第２導電膜２
５へ接続されていないチップコンデンサの上下面の接続
用の電極２７とから成る。この電極２７を介してＩＣチ
ップ側とドータボード側とが接続されている。
【００８３】この第４改変例のプリント配線板では、大
判のチップコンデンサ２２０を用いるため、容量の大き
なチップコンデンサを用いることができる。また、大判
のチップコンデンサ２２０を用いるため、ヒートサイク
ルを繰り返してもプリント配線板１０に反りが発生する
ことがない。なお、第４改変例でも、チップコンデンサ
の表面は粗化処理が施されている。
【００８４】図１６及び図１７を参照して第５改変例に
係るプリント配線板について説明する。図１６は、該プ
リント配線板の断面を示している。図１７（Ａ）は、多
数個取り用の裁断前のチップコンデンサを示し、図中で
一点鎖線は、通常の裁断線を示し、図１７（Ｂ）は、チ
ップコンデンサの平面図を示している。図１７（Ｂ）に
示すように、この改変例では、多数個取り用のチップコ
ンデンサを複数個（図中の例では３枚）連結させて大判
で用いている。
【００８５】この第５改変例では、大判のチップコンデ
ンサ２０を用いるため、容量の大きなチップコンデンサ
を用いることができる。また、大判のチップコンデンサ
２０を用いるため、ヒートサイクルを繰り返してもプリ
ント配線板１０に反りが発生することがない。なお、第
５改変例でも、チップコンデンサの表面は粗化処理が施
されている。
【００８６】図１９を参照して第６改変例に係るプリン
ト配線板について説明する。図１９は、該プリント配線
板の断面を示している。図６を参照して上述した第１実
施形態では、コア基板３０の凹部３２にチップコンデン
サ２０が１個収容された。これに対して、第６改変例で
は、凹部３２に複数個のチップコンデンサ２０が収容さ
れている。この第６改変例では、チップコンデンサの高
密度で内蔵させることができる。なお、第６改変例で
も、チップコンデンサの表面は粗化処理が施されてい
る。
【００８７】上述した実施形態では、チップコンデンサ
をプリント配線板に内蔵させたが、チップコンデンサの
代わりに、セラミック板に導電体膜を設けてなる板状の
コンデンサを用いることも可能である。また、上述した
実施形態では、コンデンサの表面に粗化処理を施し、樹
脂との密着性を高めたが、この代わりに、コンデンサの
表面にシランカップリング処理を施すことも可能であ
る。
【００８８】ここで、第２改変例のプリント配線板につ
いて、コア基板内に埋め込んだチップコンデンサ２０の
インダクタンスと、プリント配線板の裏面（ドータボー
ド側の面）に実装したチップコンデンサのインダクタン
スとを測定した値を示す。 コンデンサ単体の場合 埋め込み形 １３７pH 裏面実装形 ２８７pH コンデンサを８個並列に接続した場合 埋め込み形 ６０pH 裏面実装形 ７２pH 以上のように、コンデンサを単体で用いても、容量を増
大させるため並列に接続した場合にも、チップコンデン
サを内蔵することでインダクタンスを低減できる。
【００８９】次に、信頼性試験を行った結果について説
明する。ここでは、第２改変例のプリント配線板におい
て、１個のチップコンデンサの静電容量の変化率を測定
した。 静電容量変化率 （測定周波数100Hz） （測定周波数1kHz） Steam 168時間: 0.3% 0.4% HAST 100時間: -0.9% -0.9% TS 1000cycles: 1.1% 1.3%
【００９０】Steam試験は、蒸気に当て湿度１００％に
保った。また、ＨＡＳＴ試験では、相対湿度１００％、
印加電圧１．３Ｖ、温度１２１℃で１００時間放置し
た。ＴＳ試験では、−１２５℃で３０分、５５℃で３０
分放置する試験を１０００回線り返した。
【００９１】上記信頼性試験において、チップコンデン
サを内蔵するプリント配線板においても、既存のコンデ
ンサ表面実装形と同等の信頼性が達成できていることが
分かった。また、上述したように、ＴＳ試験において、
セラミックから成るコンデンサと、樹脂からなるコア基
板及び層間樹脂絶縁層の熱膨張率の違いから、内部応力
が発生しても、チップコンデンサの端子とバイアホール
との間に断線、チップコンデンサと層間樹脂絶縁層との
間で剥離、層間樹脂絶縁層にクラックが発生せず、長期
に渡り高い信頼性を達成できることが判明した。
【００９２】
【発明の効果】本願発明の構造により、インダクタンス
を起因とする電気特性の低下することはない。また、信
頼性条件下においても、電気特性やプリント配線板に剥
離やクラックなどを引き起こさない。そのため、コンデ
ンサとバイアホール間での不具合が生じないからであ
る。また、コア基板とコンデンサの間に樹脂が充填され
ているので、コンデンサなどが起因する応力が発生して
も緩和されるし、マイグレーションの発生がない。その
ために、コンデンサの電極とバイアホールの接続部への
剥離や溶解などの影響がない。そのために、信頼性試験
を実施しても所望の性能を保つことができるのである。
また、コンデンサを銅によって被覆されている場合に
も、マイグレーションの発生を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るプリント配線板の
製造工程図である。
【図２】本発明の第１実施形態に係るプリント配線板の
製造工程図である。
【図３】本発明の第１実施形態に係るプリント配線板の
製造工程図である。
【図４】本発明の第１実施形態に係るプリント配線板の
製造工程図である。
【図５】本発明の第１実施形態に係るプリント配線板の
製造工程図である。
【図６】第１実施形態に係るプリント配線板の断面図で
ある。
【図７】第１実施形態に係るプリント配線板の断面図で
ある。
【図８】第１実施形態の第１改変例に係るプリント配線
板の断面図である。
【図９】（Ａ）、（Ｂ）、第１実施形態のチップコンデ
ンサの断面図であり、（Ｃ）は、第１改変例のチップコ
ンデンサの断面図である。
【図１０】第１実施形態の第２改変例に係るプリント配
線板の断面図である。
【図１１】（Ａ）、（Ｂ）は、第２改変例のチップコン
デンサの断面図である。
【図１２】第１実施形態の第３改変例に係るプリント配
線板の断面図である。
【図１３】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、チップ
コンデンサの平面図である。
【図１４】本発明の第４改変例に係るプリント配線板の
断面図である。
【図１５】第４改変例に係るプリント配線板のチップコ
ンデンサの平面図である。
【図１６】第５改変例の改変例に係るプリント配線板の
断面図である。
【図１７】第５改変例に係るプリント配線板のチップコ
ンデンサの平面図である。
【図１８】ＩＣチップへの供給電圧と時間との変化を示
すグラフである。
【図１９】第６改変例に係るプリント配線板の断面図で
ある。
【符号の説明】
１０ プリント配線板 ２０ チップコンデンサ ２１ 第１電極 ２２ 第２電極 ２６ 金属層 ２８ 被覆層 ２９ 銅めっき膜 ３０ コア基板 ３１ 収容層 ３６ スルーホール ３７ 通孔 ４０ 接続層 ４３ 非貫通孔 ４６ バイアホール ４８ 導体回路 ６０ 層間樹脂絶縁層 ６６ バイアホール ６８ 導体回路 ８４ 導電性ピン ９０ ＩＣチップ ９４ ドータボード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｇ 4/38 Ｈ０５Ｋ 3/32 Ｚ Ｈ０５Ｋ 1/18 Ｈ０１Ｇ 1/035 Ｃ 3/32 Ｅ 4/38 Ａ (72)発明者 王 東冬 岐阜県揖斐郡揖斐川町北方１−１ イビデ ン株式会社大垣北工場内 (72)発明者 矢橋 英郎 岐阜県揖斐郡揖斐川町北方１−１ イビデ ン株式会社大垣北工場内 (72)発明者 白井 誠二 岐阜県揖斐郡揖斐川町北方１−１ イビデ ン株式会社大垣北工場内 Ｆターム(参考） 5E082 AA01 AB03 BC39 CC07 EE04 EE11 EE23 EE35 FF05 FG06 FG26 GG10 GG28 HH02 HH08 HH25 HH28 HH47 HH48 JJ08 JJ09 JJ11 JJ15 JJ23 KK07 LL13 MM28 5E319 AA03 AA10 AB06 AC02 AC16 BB20 CC70 CD04 CD15 CD26 GG20 5E336 AA08 AA13 AA16 BB03 BB15 BC15 BC26 BC31 CC32 CC37 CC53 DD23 DD39 EE15 GG01 GG11 5E346 AA04 AA12 AA15 AA25 AA32 AA43 AA51 BB03 BB04 BB07 BB11 BB16 BB20 CC02 CC08 CC32 DD22 DD33 DD44 DD47 EE06 EE07 EE09 EE13 EE31 FF04 FF07 FF12 FF45 GG15 GG17 GG18 GG22 GG25 GG28 HH06 HH08 HH11

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 コア基板に樹脂絶縁層と導体回路とを積
    層してなるプリント配線板であって、 前記コア基板内にコンデンサを収容させたことを特徴と
    するプリント配線板。
  2. 【請求項２】 コア基板に樹脂絶縁層と導体回路とを積
    層してなるプリント配線板であって、 チップコンデンサの電極の被覆層を少なくとも一部を露
    出させて、前記プリント配線板に収容し、前記被覆層か
    ら露出した電極にめっきにより電気的接続を取ったこと
    を特徴とするプリント配線板。
  3. 【請求項３】 前記チップコンデンサから露出した電極
    は、銅を主とする金属であることを特徴とする請求項２
    に記載のプリント配線板。
  4. 【請求項４】 コア基板に樹脂絶縁層と導体回路とを積
    層してなるプリント配線板であって、 チップコンデンサの電極に金属膜を形成させて前記プリ
    ント配線板に収容し、前記金属膜を形成させた電極へめ
    っきにより電気的接続を取ったことを特徴とするプリン
    ト配線板。
  5. 【請求項５】 前記チップコンデンサの電極に形成した
    金属膜は、銅を主とするめっき膜であることを特徴とす
    る請求項４に記載のプリント配線板。
  6. 【請求項６】 前記コンデンサとして、外縁の内側に電
    極が形成されたチップコンデンサを用いたことを特徴と
    する請求項１〜４の内１に記載のプリント配線板。
  7. 【請求項７】 前記チップコンデンサとして、マトリク
    ス状に電極を形成されたチップコンデンサを用いたこと
    を特徴とする請求項１〜６の内１に記載のプリント配線
    板
  8. 【請求項８】 前記コンデンサとして、多数個取り用の
    チップコンデンサを複数個連結させて用いたことを特徴
    とする請求項１〜７の内１に記載のプリント配線板。
  9. 【請求項９】 コア基板に樹脂絶縁層と導体回路とを積
    層してなるプリント配線板であって、 前記コア基板内にチップコンデンサを収容させて、か
    つ、前記プリント配線板の表面にコンデンサを実装した
    ことを特徴とするプリント配線板。
  10. 【請求項１０】 前記表面のチップコンデンサの静電容
    量は、コア基板内のチップコンデンサの静電容量以上で
    あることを特徴とする請求項９に記載のプリント配線
    板。
  11. 【請求項１１】 前記表面のチップコンデンサのインダ
    クタンスは、内層のチップコンデンサのインダクタンス
    以上であることを特徴とする請求項９に記載のプリント
    配線板。
  12. 【請求項１２】 チップコンデンサのメタライズ電極の
    表面に銅めっき膜を被覆したことを特徴とするプリント
    配線板の内蔵用のコンデンサ。
JP2000266287A 1999-09-02 2000-09-01 プリント配線板 Expired - Lifetime JP4953499B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000266287A JP4953499B2 (ja) 1999-09-02 2000-09-01 プリント配線板

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP24831199 1999-09-02
JP1999248311 1999-09-02
JP2000103733 2000-04-05
JP2000103733 2000-04-05
JP2000-103733 2000-04-05
JP2000221354 2000-07-21
JP2000-221354 2000-07-21
JP11-248311 2000-07-21
JP2000221354 2000-07-21
JP2000266287A JP4953499B2 (ja) 1999-09-02 2000-09-01 プリント配線板

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2012023714A Division JP5505433B2 (ja) 1999-09-02 2012-02-07 プリント配線板
JP2012023713A Division JP2012099861A (ja) 1999-09-02 2012-02-07 プリント配線板

Publications (2)

Publication Number Publication Date
JP2002100875A true JP2002100875A (ja) 2002-04-05
JP4953499B2 JP4953499B2 (ja) 2012-06-13

Family

ID=27478117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000266287A Expired - Lifetime JP4953499B2 (ja) 1999-09-02 2000-09-01 プリント配線板

Country Status (1)

Country Link
JP (1) JP4953499B2 (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111219A (ja) * 2000-09-27 2002-04-12 Kyocera Corp 電気素子内蔵型配線基板およびその製造方法
GB2412791A (en) * 2004-03-30 2005-10-05 Nec Tokin Corp Printed circuit board with buried capacitor
WO2008155967A1 (ja) * 2007-06-15 2008-12-24 Murata Manufacturing Co., Ltd. 部品内蔵基板及びその製造方法
US7499258B2 (en) 2005-03-07 2009-03-03 Samsung Electro-Mechanics Co., Ltd. Embedded multilayer chip capacitor and printed circuit board having the same
US7525814B2 (en) 2005-06-15 2009-04-28 Ngk Spark Plug Co., Ltd. Wiring board and method for manufacturing the same
JP2010003800A (ja) * 2008-06-19 2010-01-07 Murata Mfg Co Ltd チップ部品及びその製造方法並びに部品内蔵モジュール及びその製造方法
US7696442B2 (en) 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP2010199535A (ja) * 2009-02-20 2010-09-09 Ibiden Co Ltd 配線板及びその製造方法
JP2010199536A (ja) * 2009-02-20 2010-09-09 Ibiden Co Ltd 配線板及びその製造方法
JP2010212652A (ja) * 2009-03-06 2010-09-24 Ibiden Co Ltd 配線板及びその製造方法
WO2010129002A1 (en) * 2009-05-04 2010-11-11 R&D Circuits Inc. Method and apparatus for improving power and loss for interconect configurations
WO2011034555A1 (en) * 2009-09-15 2011-03-24 R&D Circuits Inc. Embedded components in interposer board for improving power gain (distribution) and power loss (dissipation) in interconnect configuration
JP2011075811A (ja) * 2009-09-30 2011-04-14 Toppan Printing Co Ltd 光基板の製造方法
KR101109287B1 (ko) * 2008-08-18 2012-01-31 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8564931B2 (en) 2010-05-27 2013-10-22 Murata Manufacturing Co., Ltd. Ceramic electronic component and method for manufacturing the same
JP2014038890A (ja) * 2012-08-10 2014-02-27 Ibiden Co Ltd 配線板及び配線板の製造方法
KR101452126B1 (ko) 2013-08-08 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2014207254A (ja) * 2013-04-10 2014-10-30 株式会社村田製作所 セラミック電子部品
JP2014239258A (ja) * 2012-12-27 2014-12-18 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵印刷回路基板の製造方法
TWI483352B (zh) * 2012-03-12 2015-05-01 Ind Tech Res Inst 固態電解電容基板模組及包括該固態電解電容基板模組的電路板
US9148954B2 (en) 2013-03-26 2015-09-29 Murata Manufacturing Co., Ltd. Ceramic electronic component and wiring board having built-in ceramic electronic component
KR20150121568A (ko) * 2014-04-21 2015-10-29 삼성전기주식회사 내장형 적층 세라믹 커패시터 및 내장형 적층 세라믹 커패시터가 실장된 회로 기판
WO2016034539A1 (de) * 2014-09-03 2016-03-10 Epcos Ag Elektrisches bauelement, bauelementanordnung und verfahren zur herstellung eines elektrischen bauelements sowie einer bauelementanordnung
JP2022522938A (ja) * 2019-01-07 2022-04-21 テスラ，インコーポレイテッド 構成要素の埋め込みアレイを有するパッケージデバイス

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6164187A (ja) * 1984-09-06 1986-04-02 松下電器産業株式会社 電子回路装置の製造方法
JPS63300507A (ja) * 1987-05-30 1988-12-07 Murata Mfg Co Ltd 積層型セラミック電子部品の電極形成方法
JPH04283987A (ja) * 1991-03-13 1992-10-08 Matsushita Electric Ind Co Ltd 電子回路装置とその製造方法
JPH06283380A (ja) * 1993-03-30 1994-10-07 Hitachi Ltd コンデンサ内蔵セラミック多層回路板の製法
JPH06314631A (ja) * 1993-03-02 1994-11-08 Sumitomo Metal Ind Ltd チップ形３端子コンデンサ
JPH07235632A (ja) * 1994-02-21 1995-09-05 Hitachi Ltd コンデンサユニットおよびコンデンサユニット内蔵電子回路装置
JPH11144904A (ja) * 1997-11-05 1999-05-28 Hokuriku Electric Ind Co Ltd チップ電子部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6164187A (ja) * 1984-09-06 1986-04-02 松下電器産業株式会社 電子回路装置の製造方法
JPS63300507A (ja) * 1987-05-30 1988-12-07 Murata Mfg Co Ltd 積層型セラミック電子部品の電極形成方法
JPH04283987A (ja) * 1991-03-13 1992-10-08 Matsushita Electric Ind Co Ltd 電子回路装置とその製造方法
JPH06314631A (ja) * 1993-03-02 1994-11-08 Sumitomo Metal Ind Ltd チップ形３端子コンデンサ
JPH06283380A (ja) * 1993-03-30 1994-10-07 Hitachi Ltd コンデンサ内蔵セラミック多層回路板の製法
JPH07235632A (ja) * 1994-02-21 1995-09-05 Hitachi Ltd コンデンサユニットおよびコンデンサユニット内蔵電子回路装置
JPH11144904A (ja) * 1997-11-05 1999-05-28 Hokuriku Electric Ind Co Ltd チップ電子部品

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111219A (ja) * 2000-09-27 2002-04-12 Kyocera Corp 電気素子内蔵型配線基板およびその製造方法
GB2412791A (en) * 2004-03-30 2005-10-05 Nec Tokin Corp Printed circuit board with buried capacitor
GB2412791B (en) * 2004-03-30 2007-01-17 Nec Tokin Corp Printed circuit board and manufacturing method thereof
GB2429847A (en) * 2004-03-30 2007-03-07 Nec Tokin Corporation Printed circuit board and manufacturing method thereof
US7230818B2 (en) 2004-03-30 2007-06-12 Nec Tokin Corporation Printed circuit board and manufacturing method thereof
GB2429847B (en) * 2004-03-30 2007-06-27 Nec Tokin Corporation Printed circuit board and manuafacturing method thereof
CN100359996C (zh) * 2004-03-30 2008-01-02 Nec东金株式会社 印刷电路板及其制造方法
KR100798989B1 (ko) * 2004-03-30 2008-01-28 엔이씨 도낀 가부시끼가이샤 프린트 배선판 및 그 제조 방법
US7499258B2 (en) 2005-03-07 2009-03-03 Samsung Electro-Mechanics Co., Ltd. Embedded multilayer chip capacitor and printed circuit board having the same
US7696442B2 (en) 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
US8863378B2 (en) 2005-06-03 2014-10-21 Ngk Spark Plug Co., Ltd. Method for manufacturing a wiring board
US7525814B2 (en) 2005-06-15 2009-04-28 Ngk Spark Plug Co., Ltd. Wiring board and method for manufacturing the same
WO2008155967A1 (ja) * 2007-06-15 2008-12-24 Murata Manufacturing Co., Ltd. 部品内蔵基板及びその製造方法
JP2012019247A (ja) * 2007-06-15 2012-01-26 Murata Mfg Co Ltd 部品内蔵基板の製造方法
JPWO2008155967A1 (ja) * 2007-06-15 2010-08-26 株式会社村田製作所 部品内蔵基板及びその製造方法
JP5007746B2 (ja) * 2007-06-15 2012-08-22 株式会社村田製作所 部品内蔵基板
JP2010003800A (ja) * 2008-06-19 2010-01-07 Murata Mfg Co Ltd チップ部品及びその製造方法並びに部品内蔵モジュール及びその製造方法
KR101109287B1 (ko) * 2008-08-18 2012-01-31 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2010199536A (ja) * 2009-02-20 2010-09-09 Ibiden Co Ltd 配線板及びその製造方法
US8525041B2 (en) 2009-02-20 2013-09-03 Ibiden Co., Ltd. Multilayer wiring board and method for manufacturing the same
JP2010199535A (ja) * 2009-02-20 2010-09-09 Ibiden Co Ltd 配線板及びその製造方法
JP2010212652A (ja) * 2009-03-06 2010-09-24 Ibiden Co Ltd 配線板及びその製造方法
WO2010129002A1 (en) * 2009-05-04 2010-11-11 R&D Circuits Inc. Method and apparatus for improving power and loss for interconect configurations
WO2011034555A1 (en) * 2009-09-15 2011-03-24 R&D Circuits Inc. Embedded components in interposer board for improving power gain (distribution) and power loss (dissipation) in interconnect configuration
EP2478751A4 (en) * 2009-09-15 2013-01-23 R & D Circuits Inc EMBEDDED COMPONENTS IN A INTERMEDIATE CARD FOR IMPROVED POWER GENERATION (DISTRIBUTION) AND REDUCED POWER LOSS (WEAKNESS) IN A NETWORK CONFIGURATION
JP2011075811A (ja) * 2009-09-30 2011-04-14 Toppan Printing Co Ltd 光基板の製造方法
US8564931B2 (en) 2010-05-27 2013-10-22 Murata Manufacturing Co., Ltd. Ceramic electronic component and method for manufacturing the same
US9030808B2 (en) 2012-03-12 2015-05-12 Industrial Technology Research Institute Solid electrolytic capacitor and circuit board having the same
TWI483352B (zh) * 2012-03-12 2015-05-01 Ind Tech Res Inst 固態電解電容基板模組及包括該固態電解電容基板模組的電路板
US8952507B2 (en) 2012-08-10 2015-02-10 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
JP2014038890A (ja) * 2012-08-10 2014-02-27 Ibiden Co Ltd 配線板及び配線板の製造方法
JP2014239258A (ja) * 2012-12-27 2014-12-18 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵印刷回路基板の製造方法
US10887995B2 (en) 2012-12-27 2021-01-05 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing a printed circuit board including an embedded electronic component
US10015884B2 (en) 2012-12-27 2018-07-03 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded electronic component and method for manufacturing the same
US9148954B2 (en) 2013-03-26 2015-09-29 Murata Manufacturing Co., Ltd. Ceramic electronic component and wiring board having built-in ceramic electronic component
JP2014207254A (ja) * 2013-04-10 2014-10-30 株式会社村田製作所 セラミック電子部品
KR101452126B1 (ko) 2013-08-08 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9607768B2 (en) 2014-04-21 2017-03-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and circuit board having the same
KR101630034B1 (ko) * 2014-04-21 2016-06-13 삼성전기주식회사 내장형 적층 세라믹 커패시터 및 내장형 적층 세라믹 커패시터가 실장된 회로 기판
KR20150121568A (ko) * 2014-04-21 2015-10-29 삼성전기주식회사 내장형 적층 세라믹 커패시터 및 내장형 적층 세라믹 커패시터가 실장된 회로 기판
KR20170047379A (ko) * 2014-09-03 2017-05-04 에프코스 아게 전기 부품, 부품 어레인지먼트, 그리고 전기 부품 및 부품 어레인지먼트의 제조 방법
JP2017532776A (ja) * 2014-09-03 2017-11-02 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ 電気部品および部品組立体ならびに電気部品の製造方法および部品組立体の製造方法
WO2016034539A1 (de) * 2014-09-03 2016-03-10 Epcos Ag Elektrisches bauelement, bauelementanordnung und verfahren zur herstellung eines elektrischen bauelements sowie einer bauelementanordnung
US10667400B2 (en) 2014-09-03 2020-05-26 Epcos Ag Electrical component, component arrangement, and a method for producing an electrical component and component arrangement
KR102193399B1 (ko) * 2014-09-03 2020-12-23 티디케이 일렉트로닉스 아게 전기 부품, 부품 어레인지먼트, 그리고 전기 부품 및 부품 어레인지먼트의 제조 방법
JP2022522938A (ja) * 2019-01-07 2022-04-21 テスラ，インコーポレイテッド 構成要素の埋め込みアレイを有するパッケージデバイス

Also Published As

Publication number Publication date
JP4953499B2 (ja) 2012-06-13

Similar Documents

Publication Publication Date Title
JP4953499B2 (ja) プリント配線板
JP5505433B2 (ja) プリント配線板
WO2001019149A1 (fr) Carte de circuit imprime, procede de production associe et condensateur destine a etre incorpore dans cette carte
JP2001339165A (ja) 多層プリント配線板およびパッケージ基板
JP4945842B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002246755A (ja) 多層プリント配線板の製造方法
JP4863562B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4601158B2 (ja) 多層プリント配線板およびその製造方法
JP3888943B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4243922B2 (ja) 多層プリント配線板
JP4968404B2 (ja) プリント配線板
JP2002170840A (ja) 半導体素子及び半導体素子を内蔵する多層プリント配線板の製造方法
JP2002100870A (ja) プリント配線板及びプリント配線板の製造方法
JP4863559B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4863546B2 (ja) コンデンサ内蔵プリント配線板及びコンデンサ内蔵プリント配線板の製造方法
JP4726285B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002246507A (ja) 多層プリント配線板
JP2002050874A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2002246504A (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP2002185145A (ja) 多層プリント配線板およびその製造方法
JP4863561B2 (ja) プリント配線板の製造方法
JP4554790B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4863560B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4554789B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002246506A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4953499

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term