JP2002049354A - 自発光装置およびそれを用いた電気器具 - Google Patents

Abstract

(57)【要約】 【課題】 自発光装置において、画素における開口率を
従来よりも高めることを目的とする。 【解決の手段】 ソース信号線駆動回路１０２に接続さ
れたソース信号線、及び電源１０６に接続された電流供
給線は、それぞれ切り替え回路１０５に接続されてい
る。また、切り替え回路１０５と画素部１０１は、配線
により接続されている。なお、この配線は切り替え回路
１０５に入力された切り替え信号により、同一の配線を
ソース信号線または電流供給線として用いることができ
る。以上により画素部の配線数を減少させることができ
るので、開口率を高めることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、自発光装置の構成
に関する。本発明は、特に、絶縁体上に作製される薄膜
トランジスタ（ＴＦＴ）を有するアクティブマトリクス
型自発光装置に関する。

【０００２】

【従来の技術】近年、基板上にＴＦＴを形成する技術が
大幅に進歩し、アクティブマトリクス型表示装置（自発
光装置）への応用開発が進められている。特に、ポリシ
リコン膜を用いたＴＦＴは、従来のアモルファスシリコ
ン膜を用いたＴＦＴよりも電界効果移動度（モビリティ
ともいう）が高いので、高速動作が可能である。そのた
め、従来、基板外の駆動回路で行っていた画素の制御
を、画素と同一の基板上に形成した駆動回路で行うこと
が可能となっている。

【０００３】このようなアクティブマトリクス型の自発
光装置は、同一基板上に様々な回路や素子を作り込むこ
とで製造コストの低減、電気光学装置の小型化、歩留ま
りの上昇、スループットの低減など、様々な利点が得ら
れる。

【０００４】そしてさらに、自発光型素子としてＥＬ素
子を有したアクティブマトリクス型の自発光装置（ＥＬ
ディスプレイ）の研究が活発化している。ＥＬディスプ
レイは有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL D
isplay）又は有機ライトエミッティングダイオード（Ｏ
ＬＥＤ：Organic Light Emitting Diode）とも呼ばれて
いる。

【０００５】ＥＬディスプレイは、自発光型である。Ｅ
Ｌ素子は一対の電極（陽極と陰極）間にＥＬ層が挟まれ
た構造となっているが、ＥＬ層は通常、積層構造となっ
ている。代表的には、コダック・イーストマン・カンパ
ニーのTangらが提案した「正孔輸送層／発光層／電子輸
送層」という積層構造が挙げられる。この構造は非常に
発光効率が高く、現在、研究開発が進められているＥＬ
ディスプレイは殆どこの構造を採用している。

【０００６】また他にも、陽極上に正孔注入層／正孔輸
送層／発光層／電子輸送層、または正孔注入層／正孔輸
送層／発光層／電子輸送層／電子注入層の順に積層する
構造でも良い。発光層に対して蛍光性色素等をドーピン
グしても良い。

【０００７】本明細書において陰極と陽極の間に設けら
れる全ての層を総称してＥＬ層と呼ぶ。具体的には、Ｅ
Ｌ（Electro Luminescence：電場を加えることで発生す
るルミネッセンス）が得られる有機ＥＬ材料を含む層の
ことをいうが、上述した正孔注入層、正孔輸送層、発光
層、電子輸送層、電子注入層等は、全てＥＬ層に含まれ
る。

【０００８】また、有機ＥＬ材料により得られるルミネ
ッセンスには、一重項励起状態から基底状態に戻る際の
発光（蛍光）と三重項励起状態から基底状態に戻る際の
発光（リン光）とがある。本発明の自発光装置には、ど
ちらの有機ＥＬ材料を有するＥＬ素子を用いることも可
能である。

【０００９】そして、上記構造からなるＥＬ層に一対の
電極から所定の電圧をかけ、それにより発光層において
キャリアの再結合が起こって発光する。なお本明細書中
では、陽極、ＥＬ層及び陰極で形成される発光素子をＥ
Ｌ素子と呼ぶ。

【００１０】ＥＬディスプレイは複数の画素がマトリク
ス状に設けられており、複数の画素は薄膜トランジスタ
（ＴＦＴ）とＥＬ素子とをそれぞれ有している。図１７
にＥＬディスプレイの画素の拡大図を示す。画素１７０
０は、スイッチング用ＴＦＴ１７０１、電流制御用ＴＦ
Ｔ１７０２、ＥＬ素子１７０３、ソース信号線１７０
４、ゲート信号線１７０５、電流供給線１７０６、コン
デンサ１７０７を有している。

【００１１】スイッチング用ＴＦＴ１７０１のゲート電
極はゲート信号線１７０５に接続されている。またスイ
ッチング用ＴＦＴ１７０１のソース領域とドレイン領域
は、一方はソース信号線に、もう一方は電流制御用ＴＦ
Ｔ１７０２のゲート電極に接続されている。電流制御用
ＴＦＴ１７０２のソース領域は電流供給線１７０６に、
ドレイン領域はＥＬ素子１７０３の陽極または陰極に接
続されている。

【００１２】ＥＬ素子１７０３の陽極が電流制御用ＴＦ
Ｔ１７０２のドレイン領域と接続している場合、ＥＬ素
子１７０３の陽極が画素電極、陰極が対向電極となる。
逆にＥＬ素子１７０３の陰極が電流制御用ＴＦＴ１７０
２のドレイン領域と接続している場合、ＥＬ素子１７０
３の陽極が対向電極、陰極が画素電極となる。

【００１３】なお本明細書において、画素電極の電位と
対向電極の電位の電位差をＥＬ駆動電圧と呼び、このＥ
Ｌ駆動電圧がＥＬ層にかかる。

【００１４】なおコンデンサ１７０７は必ずしも設ける
必要はない。設ける場合には、図１７に示すように、電
流制御用ＴＦＴ１７０２と電流供給線１７０６とに接続
して設ける。

【００１５】電流供給線１７０６の電位（電源電位）は
一定に保たれている。そしてＥＬ素子１７０３の対向電
極の電位も一定に保たれている。対向電極の電位は、電
源電位がＥＬ素子の画素電極に与えられたときにＥＬ素
子が発光する程度に、電源電位との間に電位差を有して
いる。

【００１６】ゲート信号線１７０５に入力される選択信
号によってスイッチング用ＴＦＴ１７０１がオンの状態
になる。なお本明細書においてＴＦＴがオンの状態にな
るとは、ＴＦＴのドレイン電流が０以上の状態になるこ
とを示す。

【００１７】スイッチング用ＴＦＴ１７０１がオンの状
態になると、ソース信号線１７０４から入力されるビデ
オ信号がスイッチング用ＴＦＴ１７０１を介して電流制
御用ＴＦＴ１７０２のゲート電極に入力される。なおス
イッチング用ＴＦＴ１７０１を介して信号が電流制御用
ＴＦＴ１７０２のゲート電極に入力されるとは、スイッ
チング用ＴＦＴ１７０１の活性層を通って信号が電流制
御用ＴＦＴ１７０２のゲート電極に入力されることを意
味する。

【００１８】電流制御用ＴＦＴ１７０２のチャネル形成
領域を流れる電流の量は、電流制御用ＴＦＴ１７０２の
ゲート電極とソース領域の電位差であるゲート電圧Ｖｇ
ｓによって制御される。よって、ＥＬ素子１７０３の画
素電極に与えられる電位は、電流制御用ＴＦＴ１７０２
のゲート電極に入力されたビデオ信号の電位の高さによ
って決まる。そして画素電極に与えられる電位の高さに
よって、ＥＬ素子の発光輝度（ＥＬ素子の発する光の輝
度）が制御される。つまり、ＥＬ素子１７０３はソース
信号線１７０４に入力されるビデオ信号の電位によって
その輝度が制御され、階調表示を行う。

【００１９】

【発明が解決しようとする課題】近年、画素サイズの微
細化が進み、より高精細な画像が求められている。画素
サイズの微細化は、１つの画素に占めるＴＦＴ及び配線
の形成面積が大きくなり画素開口率を低減させている。

【００２０】そこで、規定の画素サイズの中で各画素の
高開口率を得るためには、画素の回路構成に必要な回路
要素を効率よくレイアウトすることが不可欠である。

【００２１】以上のように、画素開口率のアクティブマ
トリクス型自発光装置を実現するためには、これまでに
ない新しい画素構成が求められている。

【００２２】本発明は、そのような要求に応えるもので
あり、ソース信号線と電流供給線を同一の配線で兼用さ
せるという構成を有する画素を用いて、高い開口率を実
現した画素を有する自発光装置を提供することを目的と
する。

【００２３】

【発明を解決するための手段】本発明では、画素部に接
続されるソース信号線及び電流供給線を同一の配線で兼
用することにより画素における開口率を高めることを特
徴とする。

【００２４】ソース信号線駆動回路に接続されたソース
信号線及び電源に接続された電流供給線は、それぞれ切
り替え回路に接続されている。また、切り替え回路と画
素部は、配線により接続されている。そして、この配線
は切り替え回路に入力された切り替え信号により、ソー
ス信号線または電流供給線になる。

【００２５】

【発明の実施の形態】本発明の自発光装置のブロック図
を図１に示す。なお、本発明で用いる自発光装置に用い
るＴＦＴは、特に限定することはなくプレーナ型や逆ス
タガ型といった構造のＴＦＴを用いればよい。さらに、
本発明で用いる自発光装置の駆動回路も公知のものを組
み合わせて用いることができる。

【００２６】また、本発明において自発光装置が有する
ＥＬ素子の素子構造およびＥＬ材料には、公知のものを
用いることができる。一方、本発明の構成は、公知の液
晶装置にも対応させて用いることができる。

【００２７】図１の自発光装置は、基板上に形成された
ＴＦＴによって画素部１０１、画素部の周辺に配置され
たソース信号線駆動回路１０２、ゲート信号線駆動回路
１０３が形成される。また、１０４は時分割階調データ
信号発生回路（ＳＰＣ；Serial-to-Parallel Conversio
n Circuit）である。

【００２８】ソース信号線駆動回路１０２は基本的にシ
フトレジスタ１０２ａ、ラッチ（Ａ）１０２ｂ、ラッチ
（Ｂ）１０２ｃを有している。その他、バッファ（図示
せず）を有している。

【００２９】なお、本実施の形態における自発光装置
は、ソース信号線駆動回路を１つだけ設けているが、画
素部の上下を挟むように２つのソース信号線駆動回路を
設けても良い。

【００３０】また本発明において、ソース信号線駆動回
路１０２及びゲート信号線駆動回路１０３は、画素部１
０１が設けられている基板上に設けられている構成にし
ても良いし、ＩＣチップ上に設けてＦＰＣまたはＴＡＢ
を介して画素部１０１と接続されるような構成にしても
良い。

【００３１】ソース信号線駆動回路１０２において、シ
フトレジスタ１０２ａにクロック信号（ＣＬＫ）および
スタートパルス（ＳＰ）が入力される。シフトレジスタ
１０２ａは、これらのクロック信号（ＣＬＫ）およびス
タートパルス（ＳＰ）に基づきタイミング信号を順に発
生させ、バッファ等（図示せず）を通して後段の回路へ
タイミング信号を順次供給する。

【００３２】シフトレジスタ１０２ａからのタイミング
信号は、バッファ等によって緩衝増幅される。タイミン
グ信号が供給される配線には、多くの回路あるいは素子
が接続されているために負荷容量（寄生容量）が大き
い。この負荷容量が大きいために生ずるタイミング信号
の立ち上がりまたは立ち下がりの”鈍り”を防ぐため
に、このバッファが設けられる。

【００３３】バッファによって緩衝増幅されたタイミン
グ信号は、ラッチ（Ａ）１０２ｂに供給される。ラッチ
（Ａ）１０２ｂは、ｎビットデジタルデータ信号（n bi
t digital data signals）を処理する複数のステージの
ラッチを有している。ラッチ（Ａ）１０２ｂは、前記タ
イミング信号が入力されると、時分割階調データ信号発
生回路１０４から供給されるｎビットデジタルデータ信
号を順次取り込み、保持する。

【００３４】なお、ラッチ（Ａ）１０２ｂにデジタルデ
ータ信号を取り込む際に、ラッチ（Ａ）１０２ｂが有す
る複数のステージのラッチに、順にデジタルデータ信号
を入力しても良い。しかし本発明はこの構成に限定され
ない。ラッチ（Ａ）１０２ｂが有する複数のステージの
ラッチをいくつかのグループに分け、グループごとに並
行して同時にデジタルデータ信号を入力する、いわゆる
分割駆動を行っても良い。なおこのときのグループの数
を分割数と呼ぶ。例えば４つのステージごとにラッチを
グループに分けた場合、４分割で分割駆動すると言う。

【００３５】ラッチ（Ａ）１０２ｂにおける全てのステ
ージのラッチにデジタルデータ信号の書き込みが一通り
終了するまでの時間を、ライン期間と呼ぶ。すなわち、
ラッチ（Ａ）１０２ｂ中で一番左側のステージのラッチ
にデジタルデータ信号の書き込みが開始される時点か
ら、一番右側のステージのラッチにデジタルデータ信号
の書き込みが終了する時点までの時間間隔がライン期間
である。実際には、上記ライン期間に水平帰線期間が加
えられた期間をライン期間に含むことがある。

【００３６】１ライン期間が終了すると、ラッチ（Ｂ）
１０２ｃにラッチシグナル（LatchSignal）が供給され
る。この瞬間、ラッチ（Ａ）１０２ｂに書き込まれ保持
されているデジタルデータ信号は、ラッチ（Ｂ）１０２
ｃに一斉に送出され、ラッチ（Ｂ）１０２ｃの全ステー
ジのラッチに書き込まれ、保持される。

【００３７】デジタルデータ信号をラッチ（Ｂ）１０２
ｃに送出し終えたラッチ（Ａ）１０２ｂには、シフトレ
ジスタ１０２ａからのタイミング信号に基づき、再び時
分割階調データ信号発生回路１０４から供給されるデジ
タルデータ信号の書き込みが順次行われる。

【００３８】この２順目の１ライン期間中には、ラッチ
（Ｂ）１０２ｂに書き込まれ、保持されているデジタル
データ信号は、ソース信号線に入力される。なお、本発
明において、ソース信号線は切り替え回路１０５に接続
されている。

【００３９】また、切り替え回路１０５には、電源１０
６に接続された電流供給線も接続されている。切り替え
回路１０５に入力される切り替え信号によって切り替え
回路１０５と画素電極とを電気的に接続する配線がソー
ス信号線、または電流供給線に切り替えられる。

【００４０】また、切り替え信号は、隣り合う配線が、
交互にソース信号線と電流供給線になるように切り替え
る信号である。つまり、隣り合う配線が両方ともソース
信号線又は、電流供給線になることはない。

【００４１】画素のスイッチング用ＴＦＴに接続された
配線がソース信号線と接続されている場合には、そのス
イッチング用ＴＦＴを有する画素は、ソース信号線駆動
回路から入力されるデジタルデータ信号により発光、又
は非発光を示す。しかし、画素のスイッチング用ＴＦＴ
に接続された配線が電流供給線と接続されている場合に
は、そのスイッチング用ＴＦＴを有する画素は機能しな
い。

【００４２】一方、画素の電流制御用ＴＦＴに接続され
た配線が電流供給線と接続されている場合には、その電
流制御用ＴＦＴを有する画素は、ソース信号線駆動回路
から入力されるデジタルデータ信号により発光、又は非
発光を示す。しかし、画素の電流制御用ＴＦＴに接続さ
れた配線がソース信号線と接続されている場合には、そ
の電流制御用ＴＦＴを有する画素は機能しない。

【００４３】一方、ゲート信号線駆動回路１０３は、シ
フトレジスタ、バッファ（いずれも図示せず）を有して
いる。また場合によっては、ゲート信号線駆動回路１０
３が、シフトレジスタ、バッファの他にレベルシフタを
有していても良い。

【００４４】ゲート信号線駆動回路１０３において、シ
フトレジスタ（図示せず）からのタイミング信号がバッ
ファ（図示せず）に供給され、対応するゲート信号線
（走査線とも呼ぶ）に供給される。ゲート信号線には、
１ライン分の画素ＴＦＴのゲート電極が接続されてお
り、１ライン分全ての画素ＴＦＴを同時にＯＮにしなく
てはならないので、バッファは大きな電流を流すことが
可能なものが用いられる。

【００４５】時分割階調データ信号発生回路１０４にお
いては、アナログまたはデジタルのビデオ信号（画像情
報を含む信号）が時分割階調を行うためのデジタルデー
タ信号（Ｄｉｇｉｔａｌ Ｄａｔａ Ｓｉｇｎａｌｓ）
に変換され、ラッチ（Ａ）１０２ｂに入力される。また
この時分割階調データ信号発生回路１０４は、時分割階
調表示を行うために必要なタイミングパルス等を発生さ
せる回路でもある。

【００４６】この時分割階調データ信号発生回路１０４
は、本発明の自発光装置の外部に設けられても良い。そ
の場合、そこで形成されたデジタルデータ信号が本発明
の自発光装置に入力される構成となる。この場合、本発
明の自発光装置を表示装置として有する電気器具（自発
光装置）は、本発明の自発光装置と時分割階調データ信
号発生回路を別の部品として含むことになる。

【００４７】また、時分割階調データ信号発生回路１０
４をＩＣチップなどの形で本発明の自発光装置に実装し
ても良い。その場合、そのＩＣチップで形成されたデジ
タルデータ信号が本発明の自発光装置に入力される構成
となる。この場合、本発明の自発光装置を表示装置とし
て有する電気器具は、時分割階調データ信号発生回路を
含むＩＣチップを実装した本発明の自発光装置を部品と
して含むことになる。

【００４８】また最終的には、時分割階調データ信号発
生回路１０４を画素部１０１、ソース信号線駆動回路１
０２、ゲート信号線駆動回路１０３と同一の基板上にＴ
ＦＴを用いて形成しうる。この場合、自発光装置に画像
情報を含むビデオ信号を入力すれば全て基板上で処理す
ることができる。この場合の時分割階調データ信号発生
回路はポリシリコン膜を活性層とするＴＦＴで形成して
も良い。また、この場合、本発明の自発光装置を表示装
置として有する電気器具は、時分割階調データ信号発生
回路が自発光装置自体に内蔵されており、電気器具の小
型化を図ることが可能である。

【００４９】また、本実施の形態で示したソース信号線
駆動回路１０２の構成は、実施形態の一例であり、本発
明の構成を限定するものではない。

【００５０】次に、本発明の自発光装置における画素部
の構造について説明する。なお、図１に示す画素部１０
１の拡大図を図４（Ａ）に示した。図４（Ａ）には、ソ
ース信号線（Ｓ１〜Ｓｘ）または電流供給線（Ｖ１〜Ｖ
ｘ）となる配線（Ｐ１〜Ｐｘ）とゲート信号線（Ｇ１〜
Ｇｙ）が画素部１０１に設けられている。

【００５１】ここでは、ソース信号線（Ｓ１〜Ｓｘ）
と、電流供給線（Ｖ１〜Ｖｘ）と、ゲート信号線（Ｇ１
〜Ｇｙ）とを１つずつ備えた領域が画素１０７である。
画素部１０１にはマトリクス状に複数の画素１０７が配
置されることになる。

【００５２】また、図４の画素部１０１の外部に切り替
え回路１０５が設けられている。切り替え回路１０５か
ら各画素に接続される配線（Ｐ１〜Ｐｘ）がソース信号
線（Ｓ１〜Ｓｘ）になるか、電流供給線（Ｖ１〜Ｖｘ）
になるかは、この切り替え回路１０５に入力される切り
替え信号（Ｃ）により決まる。

【００５３】なお、図４（Ｂ）は、図４（Ａ）における
配線（Ｐｘ−１）とＰｘを例として、切り替え回路１０
５に入力された切り替え信号と、この切り替え信号によ
り配線（Ｐ１〜Ｐｘ）が１フレーム期間ごとにソース信
号線（Ｓ１〜Ｓｘ）と電流供給線（Ｖ１〜Ｖｘ）とで交
互に切り替わる様子を示したものである。また、配線
（Ｐｘ−１）と配線Ｐｘを有する画素列を本明細書中で
は、（ｘ−１）番目の画素列といい、配線（Ｐｘ−２）
と配線（Ｐｘ−１）を有する画素列を（ｘ−２）番目の
画素列という。

【００５４】ただし、ここで示したのは、１〜３番目の
フレーム期間における切り替え信号の一例であって、本
発明を限定するものではない。

【００５５】なお、本実施例では、スイッチング用ＴＦ
Ｔのドレイン領域又は、ソース領域のいずれか一方はソ
ース信号線および隣接した画素の電流制御用ＴＦＴのソ
ース領域に電気的に接続される。具体的には、（ｘ−
２）列目の画素におけるスイッチング用ＴＦＴのドレイ
ン領域または、ソース領域のいずれか一方がソース信号
線に電気的に接続されているとき、（ｘ−１）列目の画
素におけるスイッチング用ＴＦＴのソース領域又は、ド
レイン領域のいずれか一方は、（ｘ−２）列目の画素の
電流供給線に電気的に接続される。

【００５６】次に、画素１０７と切り替え回路１０５を
含む領域１０８の拡大図を図５に示す。図５において、
５０１はスイッチング用ＴＦＴである。スイッチング用
ＴＦＴ５０１のゲート電極は、ゲート信号線Ｇ（Ｇ１〜
Ｇｘ）に接続されている。スイッチング用ＴＦＴ５０１
のソース領域とドレイン領域は、一方がソース信号線Ｓ
（Ｓ１〜Ｓｘ）又は、電流供給線Ｖ（Ｖ１〜Ｖｘ）に、
もう一方が電流制御用ＴＦＴ５０２のゲート電極、各画
素が有するコンデンサ５０３にそれぞれ接続されてい
る。ただし、スイッチング用ＴＦＴ５０１が、切り替え
回路１０５により電流供給線に接続された場合には、こ
の画素は機能しない。

【００５７】コンデンサ５０３はスイッチング用ＴＦＴ
５０１が非選択状態（オフ状態）にある時、電流制御用
ＴＦＴ５０２のゲート電圧（ゲート電極とソース領域間
の電位差）を保持するために設けられている。なおここ
ではコンデンサ５０３を設ける構成を示したが、本発明
はこの構成に限定されず、コンデンサ５０３を設けない
構成にしても良い。

【００５８】また、電流制御用ＴＦＴ５０２のソース領
域とドレイン領域は、一方が電流供給線Ｖ（Ｖ１〜Ｖ
ｘ）又はソース信号線Ｓ（Ｓ１〜Ｓｘ）に接続され、も
う一方はＥＬ素子５０４に接続される。なお、電流供給
線Ｖはコンデンサ５０３に接続されている。

【００５９】ただし、電流制御用ＴＦＴ５０２が切り替
え回路１０５によりソース信号線Ｓ（Ｓ１〜Ｓｘ）に接
続された場合には、この画素は機能しない。

【００６０】ＥＬ素子５０４は陽極と陰極との間に設け
られたＥＬ層とからなる。陽極が電流制御用ＴＦＴ５０
２のソース領域またはドレイン領域と接続している場
合、陽極が画素電極、陰極が対向電極となる。逆に陰極
が電流制御用ＴＦＴ５０２のソース領域またはドレイン
領域と接続している場合、陰極が画素電極、陽極が対向
電極となる。

【００６１】ＥＬ素子５０４の対向電極には対向電位が
与えられている。また電流供給線Ｖは電源電位が与えら
れている。電源電位と対向電位は、本発明の自発光装置
に、外付けのＩＣ等により設けられた電源によって与え
られる。

【００６２】スイッチング用ＴＦＴ５０１、電流制御用
ＴＦＴ５０２は、ｎチャネル型ＴＦＴでもｐチャネル型
ＴＦＴでもどちらでも用いることができる。ただし、電
流制御用ＴＦＴ５０２のソース領域またはドレイン領域
がＥＬ素子５０４の陽極と接続されている場合、電流制
御用ＴＦＴ５０２はｐチャネル型ＴＦＴであることが望
ましい。また、電流制御用ＴＦＴ５０２のソース領域ま
たはドレイン領域がＥＬ素子５０４の陰極と接続されて
いる場合、電流制御用ＴＦＴ５０２はｎチャネル型ＴＦ
Ｔであることが望ましい。

【００６３】またスイッチング用ＴＦＴ５０１、電流制
御用ＴＦＴ５０２は、シングルゲート構造ではなく、ダ
ブルゲート構造やトリプルゲート構造などのマルチゲー
ト構造を有していても良い。

【００６４】次に上述した構成を有する本発明の自発光
装置の駆動方法について、図６を用いて説明する。ま
た、図６は、横軸に時間（Ｔｉｍｅ）をとり、縦軸にゲ
ート信号線の位置（Ｖ−Ｓｃａｎ）をとった場合におけ
る１ライン目の画素の表示期間について示している。

【００６５】なお、ここでは、切り替え回路１０５によ
りスイッチング用ＴＦＴのソース領域にソース信号線Ｓ
（Ｓ１〜Ｓｘ）が接続され、電流制御用ＴＦＴの一方に
電流供給線Ｖ（Ｖ１〜Ｖｘ）が接続された場合の例を示
す。

【００６６】まず、電流供給線の電源電位はＥＬ素子の
対向電極の電位と同じになる。そしてゲート信号線Ｇ１
に、ゲート信号線駆動回路からゲート信号が入力され
る。その結果、ゲート信号線Ｇ１に接続されている全て
の画素（１ライン目の画素）のスイッチング用ＴＦＴ５
０１がオンの状態になる。

【００６７】そして同時に、切り替え回路１０５により
切り替えられたソース信号線駆動回路と電気的に接続さ
れるソース信号線（Ｓ１〜Ｓｘ）にソース信号線駆動回
路から、１ビット目のデジタルビデオ信号が入力され
る。デジタルビデオ信号はスイッチング用ＴＦＴ５０１
を介して電流制御用ＴＦＴ５０２のゲート電極に入力さ
れる。

【００６８】次にＧ１へのゲート信号の入力が終了する
と同時に、ゲート信号線Ｇ２に同様にゲート信号が入力
される。そしてゲート信号線Ｇ２に接続されている全て
の画素のスイッチング用ＴＦＴ５０１がオンの状態にな
り、２ライン目の画素に切り替え回路によりソース信号
線駆動回路と電気的に接続されるソース信号線（Ｓ１〜
Ｓｘ）から１ビット目のデジタルビデオ信号が入力され
る。

【００６９】そして順に、全てのゲート信号線（Ｇ１〜
Ｇｘ）にゲート信号が入力されていく。全てのゲート信
号線（Ｇ１〜Ｇｘ）が選択され、全てのラインの画素に
１ビット目のデジタルビデオ信号が入力されるまでの期
間が書き込み期間Ｔａ１である。

【００７０】書込期間Ｔａ１が終了すると次に表示期間
Ｔｒ１になる。表示期間Ｔｒ１では、電流供給線の電源
電位は、電源電位がＥＬ素子の画素電極に与えられたと
きにＥＬ素子が発光する程度に、対向電極との間に電位
差を有する電位になる。

【００７１】そして本実施例では、デジタルビデオ信号
が「０」の情報を有していた場合、電流制御用ＴＦＴ５
０２はオフの状態となっている。よってＥＬ素子５０４
の画素電極には電源電位は与えられない。その結果、
「０」の情報を有するデジタルビデオ信号が入力された
画素が有するＥＬ素子５０４は発光しない。

【００７２】逆に、「１」の情報を有していた場合、電
流制御用ＴＦＴ５０２はオンの状態となっている。よっ
てＥＬ素子５０４の画素電極には電源電位が与えられ
る。その結果、「１」の情報を有するデジタルビデオ信
号が入力された画素が有するＥＬ素子５０４は発光す
る。

【００７３】このように、表示期間Ｔｒ１ではＥＬ素子
５０４が発光、または非発光を行い、全ての画素は表示
を行う。画素が表示を行っている期間を表示期間Ｔｒと
呼ぶ。特に１ビット目のデジタルビデオ信号が画素に入
力されたことで開始する表示期間をＴｒ１と呼ぶ。図６
では説明を簡便にするために、特に１ライン目の画素の
表示期間についてのみ示す。全てのラインの表示期間が
開始されるタイミングは同じである。

【００７４】表示期間Ｔｒ１が終了すると書込期間Ｔａ
２となり、電流供給線の電源電位はＥＬ素子の対向電極
の電位と同じになる。そして書込期間Ｔａ１の場合と同
様に順に全てのゲート信号線が選択され、２ビット目の
デジタルビデオ信号が全ての画素に入力される。全ての
ラインの画素に２ビット目のデジタルビデオ信号が入力
し終わるまでの期間を、書き込み期間Ｔａ２と呼ぶ。

【００７５】書込期間Ｔａ２が終了すると表示期間Ｔｒ
２になり、電流供給線の電源電位は、電源電位がＥＬ素
子の画素電極に与えられたときにＥＬ素子が発光する程
度に、対向電極との間に電位差を有する電位になる。そ
して全ての画素が表示を行う。

【００７６】上述した動作はｎビット目のデジタルビデ
オ信号が画素に入力されるまで繰り返し行われ、書込期
間Ｔａと表示期間Ｔｒとが繰り返し出現する。全ての表
示期間（Ｔｒ１〜Ｔｒｎ）が終了すると１つの画像を表
示することができる。本発明の駆動方法において、１つ
の画像を表示する期間を１フレーム期間（Ｆ）と呼ぶ。
１フレーム期間が終了すると次のフレーム期間が開始さ
れる。そして再び書込期間Ｔａ１が出現し、上述した動
作を繰り返す。

【００７７】本発明の自発光装置では１秒間に１２０以
上のフレーム期間を設けることが好ましく、さらには、
１２０〜２４０Ｈｚであるとより好ましい。言い換える
と、１フレーム期間は１／２４０〜１／１２０ｓである
ことが望ましい。なお、１秒間に表示される画像の数が
１２０より少なくなると、視覚的に画像のちらつきが目
立ち始めることがある。

【００７８】本発明では、全ての書き込み期間の長さの
和が１フレーム期間よりも短く、なおかつ表示期間の長
さ比は、Ｔｒ１：Ｔｒ２：Ｔｒ３：…：Ｔｒ（ｎ−
１）：Ｔｒｎ＝２⁰：２¹：２²：…：２^(n-2)：２^(n-1)
となるようにすることが必要である。この表示期間の組
み合わせで２ⁿ階調のうち所望の階調表示を行うことが
できる。

【００７９】１フレーム期間中にＥＬ素子が発光した表
示期間の長さの総和を求めることによって、当該フレー
ム期間におけるその画素の表示した階調がきまる。例え
ば、ｎ＝８のとき、全部の表示期間で画素が発光した場
合の輝度を１００％とすると、Ｔｒ１とＴｒ２において
画素が発光した場合には１％の輝度が表現でき、Ｔｒ３
とＴｒ５とＴｒ８を選択した場合には６０％の輝度が表
現できる。

【００８０】また表示期間Ｔｒ１〜Ｔｒｎは、どのよう
な順序で出現させても良い。例えば１フレーム期間中に
おいて、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、・・・と
いう順序で表示期間を出現させることも可能である。

【００８１】なおここでは、電流供給線の電源電位の高
さを書込期間と表示期間とで変化させたが、本発明はこ
れに限定されない。電源電位がＥＬ素子の画素電極に与
えられたときにＥＬ素子が発光する程度の電位差を、電
源電位と対向電極の電位とが常に有するようにしても良
い。その場合、書込期間においてもＥＬ素子を発光させ
ることが可能になる。よって、当該フレーム期間におい
て画素が表示する階調は、１フレーム期間中にＥＬ素子
が発光した書込期間と表示期間の長さの総和によって決
まる。なおこの場合、各ビットのデジタルビデオ信号に
対応する書込期間と表示期間との長さの和の比が、（Ｔ
ａ１＋Ｔｒ１）：（Ｔａ２＋Ｔｒ２）：（Ｔａ３＋Ｔｒ
３）：…：（Ｔａ（ｎ−１）＋Ｔｒ（ｎ−１））：（Ｔ
ａｎ＋Ｔｒｎ）＝２⁰：２¹：２²：…：２^(n-2)：２
^(n-1)となることが必要である。

【００８２】本発明の実施の形態において説明した画素
部の上面構造について図７を用いて説明する。

【００８３】図７において、７０１で示される配線は、
スイッチング用ＴＦＴ７０２のゲート電極を電気的に接
続するゲート配線である。また、スイッチング用ＴＦＴ
７０２のソース領域７０２ａは、ソース配線７０３に接
続され、ドレイン領域７０２ｂは、ドレイン配線７０４
に接続される。また、ドレイン配線７０４は、電流制御
用ＴＦＴ７０５のゲート電極７０５ａに電気的に接続さ
れる。また、電流制御用ＴＦＴ７０５のソース領域７０
５ｂは、電流供給線７０６に電気的に接続され、ドレイ
ン領域７０５ｃは、ドレイン配線７０７に電気的に接続
される。

【００８４】このとき、７０８で示される領域には、保
持容量が形成される。保持容量７０８は、電流供給線７
０６と電気的に接続された半導体膜７０９、ゲート絶縁
膜と同一層の絶縁膜（図示せず）及びゲート電極７０５
ａを形成する配線との間で形成される。なお、半導体膜
７０９は、スイッチング用ＴＦＴ及び電流制御用ＴＦＴ
を作製する際に形成される半導体膜とは、分離して形成
されるので本発明においては、分離半導体膜という。つ
まり、分離半導体膜７０９は、図７で示すようにスイッ
チング用ＴＦＴ７０２のソース領域７０２ａやドレイン
領域７０２ｂ、電流制御用ＴＦＴ７０５のソース領域７
０５ｂやドレイン領域７０５ｃを形成するための活性層
とは、孤立して形成されている。なお、７０８で示され
る領域において、分離半導体膜７０９はゲート絶縁膜を
挟んでゲート電極７０５ａと重なっており、この時、分
離半導体膜７０９の６０％以上がゲート電極７０５ａを
形成する配線と重なる構造になっている。さらに、分離
半導体膜７０９の６０％以上が第一層間絶縁膜を挟んで
電流供給線７０６と重なる構造になっている。又、ゲー
ト電極７０５ａ、第一層間絶縁膜と同一の層（図示せ
ず）及び電流供給線７０６で形成される容量も保持容量
として用いることが可能である。

【００８５】なお、本実施例において図７に示した画素
構造は本発明を何ら限定するものではなく、好ましい一
例に過ぎない。スイッチング用ＴＦＴ、電流制御用ＴＦ
Ｔ又は保持容量をどのような位置に形成するかは実施者
が適宜設計すれば良い。

【００８６】

【実施例】〔実施例１〕ここで、本発明に用いる切り替
え回路の構成を図２及び図３により説明する。なお、図
２及び図３においては、図１で用いた符号を用いるので
適宜参照すればよい。

【００８７】図２において、切り替え回路１０５は、ト
ランスミッションゲート１（２０１）及びトランスミッ
ションゲート２（２０２）で区別される２つのトランス
ミッションゲートを有している。そして、トランスミッ
ションゲート１（２０１）は、ソース信号線（Ｓ）２０
３に接続されており、トランスミッションゲート２（２
０２）は、電流供給線２０４に接続されている。

【００８８】また、切り替え信号線２０５は、トランス
ミッションゲート１（２０１）及びトランスミッション
ゲート２（２０２）に接続されており、切り替え信号発
生回路２０６からの切り替え信号とこの切り替え信号が
インバーター２０７により反転された反転切り替え信号
がそれぞれトランスミッションゲート１（２０１）及び
トランスミッションゲート２（２０２）に入力されるよ
うに回路が構成されている。

【００８９】また、切り替え信号発生回路２０６から入
力される切り替え信号は、「０」または「１」の情報を
有しており、「０」と「１」の切り替え信号は、一方が
Ｈｉ、一方がＬｏの電圧を有する信号である。

【００９０】本実施例では、切り替え信号が「０」の情
報を有していた場合、図３（Ａ）に示すようにトランス
ミッションゲート１（２０１）はオンの状態となり、ト
ランスミッションゲート２（２０２）はオフの状態とな
る。よって、トランスミッションゲート１（２０１）
が、オンの状態になり、ソース信号線駆動回路１０２か
らの信号がトランスミッションゲート１（２０１）に入
力され、トランスミッションゲート１（２０１）及びト
ランスミッションゲート２（２０２）から画素部１０１
接続される配線２０８には、ソース信号線駆動回路１０
２からの信号が入力される。この時、配線２０８は、ソ
ース信号線の役割を果たすことになる。

【００９１】この時、ソース信号線の役割を果たす配線
２０８が図３（Ａ）に示すように画素１０７ａのスイッ
チング用ＴＦＴ３０１ａと接続されている場合には、配
線２０８をソース信号線とする画素１０７ａにおけるＥ
Ｌ素子３０２ａは、ソース信号線駆動回路１０２から入
力されるデジタルビデオ信号により発光又は、非発光を
示す。

【００９２】このように、ソース信号線駆動回路１０２
から入力されるデジタルビデオ信号によりＥＬ素子が発
光したり発光しなかったりする状態にある画素のことを
本明細書中では、選択された（状態にある）画素と呼ぶ
ことにする。

【００９３】しかし、ソース信号線の役割を果たす配線
２０８が図３（Ａ）に示すように画素１０７ｂの電流制
御用ＴＦＴ３０３ｂと接続されている場合には、画素１
０７ｂには、信号が入力されず、画素１０７ｂは非選択
状態になる。

【００９４】逆に、切り替え信号が「１」の情報を有し
ていた場合、図３（Ｂ）に示すようにトランスミッショ
ンゲート１（２０１）はオフの状態となり、トランスミ
ッションゲート２（２０２）はオンの状態となる。よっ
て、トランスミッションゲート２（２０２）が、オンの
状態になり、電源１０６から電流供給線２０５により入
力される信号が、トランスミッションゲート２（２０
２）から画素部１０１に接続される配線２０８には、電
源１０６からの信号が入力される。すなわち、この配線
２０８は、電流供給線の役割を果たすことになる。

【００９５】この時、電流供給線の役割を果たす配線２
０８が図３（Ｂ）に示すように画素１０７ｃにおいて電
流制御用ＴＦＴと接続されている場合には、配線２０８
を電流供給線とする画素１０７ｃにおけるＥＬ素子３０
２ｃは、ソース信号線駆動回路１０２から入力されるデ
ジタルビデオ信号により発光又は、非発光を示す。つま
り、このとき画素１０７ｃは選択されている。

【００９６】しかし、電流供給線の役割を果たす配線２
０８が図３（Ｂ）に示すように画素１０７ｄのスイッチ
ング用ＴＦＴ３０１ｄと接続されている場合には、画素
１０７ｄには、信号が入力されず、すなわち画素１０７
ｄは非選択状態になる。

【００９７】なお、ある画素が選択されているときに
は、紙面に向かって縦方向に同じ配線に接続されている
画素列はすべて選択されている。また、ある画素が選択
されていないときには、紙面に向かって縦方向に同じ配
線に接続されている画素列はすべて選択されていないこ
とになる。

【００９８】なお、１フレームごとに選択される画素列
が切り替わるようにして、ソース信号線と電流供給線と
が電気的に交互に入れ替わるようにすると良い。

【００９９】よって、例えば、第１フレームにおいて左
から第１、第３、第５といった奇数の画素列を選択し、
第２フレームにおいて左から第２、第４、第６といった
偶数の画素列を選択することができる。

【０１００】〔実施例２〕次に、上記と異なる画素部の
構造を有する自発光装置を本発明に用いる場合の画素部
の構造及びその駆動方法について説明する。ここではｎ
ビットのデジタルデータ信号により２ⁿ階調の表示を行
う場合について説明する。

【０１０１】図８に本発明の自発光装置におけるブロッ
ク図の一例を示す。図８の自発光装置は、基板上に形成
されたＴＦＴによって画素部８０１、画素部の周辺に配
置されたソース信号線駆動回路８０２、書き込み用ゲー
ト信号線駆動回路（第１のゲート信号線駆動回路）８０
３、消去用ゲート信号線駆動回路（第２のゲート信号線
駆動回路）８０４を有している。なお、本実施例で自発
光装置はソース信号線駆動回路を１つ有しているが、本
発明においてソース信号線駆動回路は２つあってもよ
い。

【０１０２】また本発明において、ソース信号線駆動回
路８０２、書き込み用ゲート信号線駆動回路８０３また
は消去用ゲート信号線駆動回路８０４は、画素部８０１
が設けられている基板上に設けられている構成にしても
良いし、ＩＣチップ上に設けてＦＰＣまたはＴＡＢを介
して画素部８０１と接続されるような構成にしても良
い。

【０１０３】ソース信号線駆動回路８０２は基本的にシ
フトレジスタ８０２ａ、ラッチ（Ａ）８０２ｂ、ラッチ
（Ｂ）８０２ｃを有している。

【０１０４】ソース信号線駆動回路８０２において、シ
フトレジスタ８０２ａにクロック信号（ＣＬＫ）および
スタートパルス（ＳＰ）が入力される。シフトレジスタ
８０２ａは、これらのクロック信号（ＣＬＫ）およびス
タートパルス（ＳＰ）に基づきタイミング信号を順に発
生させ、バッファ等（図示せず）を通して後段の回路へ
タイミング信号を順次供給する。

【０１０５】シフトレジスタ８０２ａからのタイミング
信号は、バッファ等によって緩衝増幅される。タイミン
グ信号が供給される配線には、多くの回路あるいは素子
が接続されているために負荷容量（寄生容量）が大き
い。この負荷容量が大きいために生ずるタイミング信号
の立ち上がりまたは立ち下がりの”鈍り”を防ぐため
に、このバッファが設けられる。

【０１０６】バッファによって緩衝増幅されたタイミン
グ信号は、ラッチ（Ａ）８０２ｂに供給される。ラッチ
（Ａ）８０２ｂは、ｎビットデジタルデータ信号（n bi
t digital data signals）を処理する複数のステージの
ラッチを有している。ラッチ（Ａ）８０２ｂは、前記タ
イミング信号が入力されると、時分割階調データ信号発
生回路８０５から供給されるｎビットデジタルデータ信
号を順次取り込み、保持する。

【０１０７】なお、ラッチ（Ａ）８０２ｂにデジタルデ
ータ信号を取り込む際に、ラッチ（Ａ）８０２ｂが有す
る複数のステージのラッチに、順にデジタルデータ信号
を入力しても良い。しかし本発明はこの構成に限定され
ない。ラッチ（Ａ）８０２ｂが有する複数のステージの
ラッチをいくつかのグループに分け、各グループごとに
並行して同時にデジタルデータ信号を入力する、いわゆ
る分割駆動を行っても良い。なおこのときのグループの
数を分割数と呼ぶ。例えば４つのステージごとにラッチ
をグループに分けた場合、４分割で分割駆動すると言
う。

【０１０８】ラッチ（Ａ）８０２ｂの全てのステージの
ラッチにデジタルデータ信号の書き込みが一通り終了す
るまでの時間を、ライン期間と呼ぶ。すなわち、ラッチ
（Ａ）８０２ｂ中で一番左側のステージのラッチにデジ
タルデータ信号の書き込みが開始される時点から、一番
右側のステージのラッチにデジタルデータ信号の書き込
みが終了する時点までの時間間隔がライン期間である。
実際には、上記ライン期間に水平帰線期間が加えられた
期間をライン期間に含むことがある。

【０１０９】１ライン期間が終了すると、ラッチ（Ｂ）
８０２ｃにラッチシグナル（LatchSignal）が供給され
る。この瞬間、ラッチ（Ａ）８０２ｂに書き込まれ保持
されているデジタルデータ信号は、ラッチ（Ｂ）８０２
ｃに一斉に送出され、ラッチ（Ｂ）８０２ｃの全ステー
ジのラッチに書き込まれ、保持される。

【０１１０】デジタルデータ信号をラッチ（Ｂ）８０２
ｃに送出し終えたラッチ（Ａ）８０２ｂには、シフトレ
ジスタ８０２ａからのタイミング信号に基づき、再び時
分割階調データ信号発生回路８０５から供給されるデジ
タルデータ信号の書き込みが順次行われる。

【０１１１】この２順目の１ライン期間中には、ラッチ
（Ｂ）８０２ｂに書き込まれ、保持されているデジタル
データ信号がソース信号線に入力される。

【０１１２】なお、ソース信号線は、切り替え回路８０
６に電気的に接続されている。一方、電源８０７に接続
されている電流供給線（図示せず）も同様に切り替え回
路８０６に電気的に接続されている。そして、ソース信
号線と電流供給線のうち、切り替え回路８０６を制御す
る切り替え信号により選択されたほうが、画素部８０１
の画素と電気的に接続される。

【０１１３】図８において、画素部８０１の画素８０８
と切り替え回路８０６を含む領域を領域８０９で示す。

【０１１４】一方、書き込み用ゲート信号側駆動回路８
０３及び消去用ゲート信号線駆動回路８０４は、それぞ
れシフトレジスタ、バッファ（いずれも図示せず）を有
している。また場合によっては、書き込み用ゲート信号
線駆動回路８０３及び消去用ゲート信号線駆動回路８０
４が、シフトレジスタ、バッファの他にレベルシフタを
有していても良い。

【０１１５】書き込み用ゲート信号線駆動回路８０３及
び消去用ゲート信号線駆動回路８０４において、シフト
レジスタ（図示せず）からのタイミング信号がバッファ
（図示せず）に供給され、対応するゲート信号線（走査
線とも呼ぶ）に供給される。ゲート信号線には、１ライ
ン分の画素ＴＦＴのゲート電極が接続されており、１ラ
イン分全ての画素ＴＦＴを同時にＯＮにしなくてはなら
ないので、バッファは大きな電流を流すことが可能なも
のが用いられる。

【０１１６】時分割階調データ信号発生回路８０５にお
いては、アナログまたはデジタルのビデオ信号（画像情
報を含む信号）が時分割階調を行うためのデジタルデー
タ信号（Ｄｉｇｉｔａｌ Ｄａｔａ Ｓｉｇｎａｌｓ）
に変換され、ラッチ（Ａ）８０２ｂに入力される。また
この時分割階調データ信号発生回路８０５は、時分割階
調表示を行うために必要なタイミングパルス等を発生さ
せる回路でもある。

【０１１７】この時分割階調データ信号発生回路８０５
は、本発明の自発光装置の外部に設けられても良い。そ
の場合、そこで形成されたデジタルデータ信号が本発明
の自発光装置に入力される構成となる。この場合、本発
明の自発光装置を表示ディスプレイとして有する電気器
具（自発光装置）は、本発明の自発光装置と時分割階調
データ信号発生回路を別の部品として含むことになる。

【０１１８】また、時分割階調データ信号発生回路８０
５をＩＣチップなどの形で本発明の自発光装置に実装し
ても良い。その場合、そのＩＣチップで形成されたデジ
タルデータ信号が本発明の自発光装置に入力される構成
となる。この場合、本発明の自発光装置をディスプレイ
として有する電気器具は、時分割階調データ信号発生回
路を含むＩＣチップを実装した本発明の自発光装置を部
品として含むことになる。

【０１１９】また最終的には、時分割階調データ信号発
生回路８０５を画素部８０１、ソース信号線駆動回路８
０２、書き込み用ゲート信号線駆動回路８０３、消去用
ゲート信号線駆動回路８０４と同一の基板上にＴＦＴを
用いて形成しうる。この場合、自発光装置に画像情報を
含むビデオ信号を入力すれば全て基板上で処理すること
ができる。この場合の時分割階調データ信号発生回路は
ポリシリコン膜を活性層とするＴＦＴで形成しても良
い。また、この場合、本発明の自発光装置をディスプレ
イとして有する電気器具は、時分割階調データ信号発生
回路が自発光装置自体に内蔵されており、電気器具の小
型化を図ることが可能である。

【０１２０】画素部８０１の拡大図を図９に示す。ソー
ス信号線駆動回路８０２のラッチ（Ｂ）８０２ｃに接続
されたソース信号線（Ｓ１〜Ｓｘ）、ＦＰＣを介して自
発光装置の外部の電源に接続された電流供給線（Ｖ１〜
Ｖｘ）、書き込み用ゲート信号線駆動回路８０３に接続
された書き込み用ゲート信号線（第１のゲート信号線）
（Ｇａ１〜Ｇａｙ）、消去用ゲート信号線駆動回路８０
４に接続された消去用ゲート信号線（第２のゲート信号
線）（Ｇｅ１〜Ｇｅｙ）が画素部８０１に設けられてい
る。

【０１２１】なお、画素部８０１の外部に設けられた切
り替え回路８０６により切り替え回路８０６と画素を接
続する配線（Ｐ１〜Ｐｘ）がソース信号線（Ｓ１〜Ｓ
ｘ）または電流供給線（Ｖ１〜Ｖｘ）に切り替わる。

【０１２２】ソース信号線（Ｓ１〜Ｓｘ）と、電流供給
線（Ｖ１〜Ｖｘ）と、書き込み用ゲート信号線（Ｇａ１
〜Ｇａｙ）と、消去用ゲート信号線（Ｇｅ１〜Ｇｅｙ）
とを備えた領域が画素９０１である。画素部８０１には
マトリクス状に複数の画素９０１が配列されることにな
る。

【０１２３】画素９０１と切り替え回路を含む領域８０
９の拡大図を図１０に示す。図１０において、１００１
はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ
１００１のゲート電極は、書き込み用ゲート信号線Ｇａ
（１００７）に接続されている。スイッチング用ＴＦＴ
１００１のソース領域とドレイン領域は、一方がソース
信号線Ｓに、もう一方が電流制御用ＴＦＴ１００２のゲ
ート電極、各画素が有するコンデンサ１００３及び消去
用ＴＦＴ１００４のソース領域又はドレイン領域にそれ
ぞれ接続されている。ただし、スイッチング用ＴＦＴ１
００１が、切り替え回路８０６により電流供給線に接続
された場合には、この画素は機能しない。

【０１２４】コンデンサ１００３はスイッチング用ＴＦ
Ｔ１００１が非選択状態（オフ状態）にある時、電流制
御用ＴＦＴ１００２のゲート電圧を保持するために設け
られている。なお本実施例ではコンデンサ１００３を設
ける構成を示したが、本発明はこの構成に限定されず、
コンデンサ１００３を設けない構成にしても良い。

【０１２５】また、電流制御用ＴＦＴ１００２のソース
領域とドレイン領域は、一方が電流供給線Ｖに接続さ
れ、もう一方はＥＬ素子１００５に接続される。電流供
給線Ｖはコンデンサ１００３に接続されている。ただ
し、電流制御用ＴＦＴ１００２が切り替え回路８０６に
よりソース信号線Ｓ（Ｓ１〜Ｓｘ）に接続された場合に
は、この画素は機能しない。

【０１２６】また消去用ＴＦＴ１００４のソース領域と
ドレイン領域のうち、スイッチング用ＴＦＴ１００１の
ソース領域またはドレイン領域に接続されていない方
は、電流供給線Ｖに接続されている。そして消去用ＴＦ
Ｔ１００３のゲート電極は、消去用ゲート信号線Ｇｅ
（１００８）に接続されている。

【０１２７】ＥＬ素子１００５は陽極と陰極と、陽極と
陰極との間に設けられたＥＬ層とからなる。陽極が電流
制御用ＴＦＴ１００２のソース領域またはドレイン領域
と接続している場合、陽極が画素電極、陰極が対向電極
となる。逆に陰極が電流制御用ＴＦＴ１００２のソース
領域またはドレイン領域と接続している場合、陰極が画
素電極、陽極が対向電極となる。

【０１２８】ＥＬ素子１００５の対向電極には対向電位
が与えられている。また電流供給線Ｖは電源電位が与え
られている。そして対向電位と電源電位の電位差は、電
源電位が画素電極に与えられたときにＥＬ素子が発光す
る程度の電位差に常に保たれている。電源電位と対向電
位は、本発明の自発光装置に、外付けのＩＣ等により設
けられた電源によって与えられる。なお対向電位を与え
る電源を、本明細書では特に対向電源１００６と呼ぶ。

【０１２９】現在の典型的な自発光装置には、画素の発
光する面積あたりの発光量が２００ｃｄ／ｍ²の場合、
画素部の面積あたりの電流が数ｍＡ／ｃｍ²程度必要と
なる。そのため特に画面サイズが大きくなると、ＩＣに
設けられた電源から与えられる電位の高さをスイッチで
制御することが難しくなっていく。本発明においては、
電源電位と対向電位は常に一定に保たれており、ＩＣに
設けられた電源から与えられる電位の高さをスイッチで
制御する必要がないので、より大きな画面サイズのパネ
ルの実現に有用である。

【０１３０】そして本発明において、電源電位の高さ
は、電流制御用ＴＦＴ１００２のゲート電極に電源電位
が与えられたときに、電流制御用ＴＦＴ１００２がオフ
の状態となるような電位の高さであることが必要であ
る。

【０１３１】スイッチング用ＴＦＴ１００１、電流制御
用ＴＦＴ１００２、消去用ＴＦＴ１００４は、ｎチャネ
ル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用い
ることができる。またスイッチング用ＴＦＴ１００１、
電流制御用ＴＦＴ１００２、消去用ＴＦＴ１００４は、
シングルゲート構造ではなく、ダブルゲート構造、やト
リプルゲート構造などのマルチゲート構造を有していて
も良い。

【０１３２】次に図８〜図１０で示した本発明を用いた
自発光装置の駆動方法について、図１１を用いて説明す
る。

【０１３３】はじめに、書き込み用ゲート信号線駆動回
路８０３から書き込み用ゲート信号線Ｇａ１（１００
７）に入力される書き込み用ゲート信号（第１のゲート
信号）によって書き込み用ゲート信号線Ｇａ１（１００
７）が選択される。そして書き込み用ゲート信号線Ｇａ
１に接続されている全ての画素（１ライン目の画素）の
スイッチング用ＴＦＴ１００１がオンの状態になる。

【０１３４】そして同時に、ソース信号線駆動回路８０
２からソース信号線Ｓ１〜Ｓｘに入力される１ビット目
のデジタルビデオ信号が、スイッチング用ＴＦＴ１００
１を介して電流制御用ＴＦＴ１００２のゲート電極に入
力される。なお本明細書において、デジタルビデオ信号
がスイッチング用ＴＦＴ１００１を介して電流制御用Ｔ
ＦＴ１００２のゲート電極に入力されることを、画素に
デジタルビデオ信号が入力されるとする。

【０１３５】デジタルビデオ信号は「０」または「１」
の情報を有しており、「０」と「１」のデジタルビデオ
信号は、一方がＨｉ、一方がＬｏの電圧を有する信号で
ある。

【０１３６】本実施例では、デジタルビデオ信号が
「０」の情報を有していた場合、電流制御用ＴＦＴ１０
０２はオフの状態となる。よってＥＬ素子１００５の画
素電極に電源電位が与えられない。その結果、「０」の
情報を有するデジタルビデオ信号が入力された画素が有
するＥＬ素子１００５は発光しない。

【０１３７】逆に、デジタルビデオ信号が「１」の情報
を有していた場合、電流制御用ＴＦＴ１００２はオンの
状態となる。よってＥＬ素子１００５の画素電極に電源
電位が与えられる。その結果、「１」の情報を有するデ
ジタルビデオ信号が入力された画素が有するＥＬ素子１
００５は発光する。

【０１３８】なお本実施例ではデジタルビデオ信号が
「０」の情報を有していた場合、電流制御用ＴＦＴ１０
０２はオフの状態となり、「１」の情報を有していた場
合電流制御用ＴＦＴ１００２はオンの状態となるが、本
発明はこの構成に限定されない。デジタルビデオ信号が
「０」の情報を有していた場合、電流制御用ＴＦＴ１０
０２がオンの状態となり、「１」の情報を有していた場
合電流制御用ＴＦＴ１００２オフの状態となっても良
い。

【０１３９】このように、１ライン目の画素にデジタル
ビデオ信号が入力されると同時に、ＥＬ素子１００５が
発光、または非発光を行い、１ライン目の画素は表示を
行う。画素が表示を行っている期間を表示期間Ｔｒと呼
ぶ。特に１ビット目のデジタルビデオ信号が画素に入力
されたことで開始する表示期間をＴｒ１と呼ぶ。各ライ
ンの表示期間が開始されるタイミングはそれぞれ時間差
を有している。

【０１４０】次に書き込み用ゲート信号線Ｇａ１の選択
が終了すると、書き込み用ゲート信号線Ｇａ２が書き込
み用ゲート信号によって選択される。そして書き込み用
ゲート信号線Ｇａ２に接続されている全ての画素のスイ
ッチング用ＴＦＴ１００１がオンの状態になり、２ライ
ン目の画素にソース信号線Ｓ１〜Ｓｘから１ビット目の
デジタルビデオ信号が入力される。

【０１４１】そして順に、全ての書き込み用ゲート信号
線Ｇａ（Ｇａ１〜Ｇａｙ）が選択され、全ての画素に１
ビット目のデジタルビデオ信号が入力される。全ての画
素に１ビット目のデジタルビデオ信号が入力されるまで
の期間が、書き込み期間Ｔａ１である。

【０１４２】一方、全ての画素に１ビット目のデジタル
ビデオ信号が入力される前、言い換えると書き込み期間
Ｔａ１が終了する前に、画素への１ビット目のデジタル
ビデオ信号の入力と並行して、消去用ゲート信号線駆動
回路８０４から消去用ゲート信号線Ｇｅ１（１００８）
に入力される消去用ゲート信号（第２のゲート信号）に
よって、消去用ゲート信号線Ｇｅ１（１００８）が選択
される。そして、消去用ゲート信号線Ｇｅ１（１００
８）に接続されている全ての画素（１ライン目の画素）
の消去用ＴＦＴ１００４がオンの状態になる。そして電
流供給線Ｖ１〜Ｖｘの電源電位が消去用ＴＦＴ１００４
を介して電流制御用ＴＦＴ１００２のゲート電極に与え
られる。

【０１４３】電源電位が電流制御用ＴＦＴ１００２のゲ
ート電極に与えられると、電流制御用ＴＦＴ１００２の
ゲート電極とソース領域の電位が同じになり、ゲート電
圧が０Ｖになる。よって電流制御用ＴＦＴ１００２はオ
フの状態となる。つまり、書き込み用ゲート信号線Ｇａ
１（１００７）が書き込み用ゲート信号によって選択さ
れたときから電流制御用ＴＦＴのゲート電極が保持して
いたデジタルビデオ信号は、電流制御用ＴＦＴのゲート
電極に電源電位が与えられることで消去される。よって
電源電位はＥＬ素子１００５の画素電極に与えられなく
なり、１ライン目の画素が有するＥＬ素子１００５は全
て非発光の状態になり、１ライン目の画素が表示を行わ
なくなる。

【０１４４】画素が表示を行わない期間を非表示期間Ｔ
ｄと呼ぶ。１ライン目の画素において、消去用ゲート信
号線Ｇｅ１（１００８）が選択されると同時に表示期間
Ｔｒ１が終了し、非表示期間Ｔｄ１となる。表示期間と
同様に、各ラインの非表示期間が開始されるタイミング
はそれぞれ時間差を有している。

【０１４５】そして消去用ゲート信号線Ｇｅ１（１００
８）の選択が終了すると、消去用ゲート信号線Ｇｅ２が
選択され、消去用ゲート信号線Ｇｅ２に接続されている
全ての画素（２ライン目の画素）の消去用ＴＦＴ１００
４がオンの状態になる。そして電流供給線Ｖ１〜Ｖｘの
電源電位が消去用ＴＦＴ１００４を介して電流制御用Ｔ
ＦＴ１００２のゲート電極に与えられる。電源電位が電
流制御用ＴＦＴ１００２のゲート電極に与えられると、
電流制御用ＴＦＴ１００２はオフの状態となる。よって
電源電位はＥＬ素子１００５の画素電極に与えられなく
なる。その結果２ライン目の画素が有するＥＬ素子は全
て非発光の状態になり、２ライン目の画素が表示を行わ
ない非表示の状態となる。

【０１４６】そして順に、全ての消去用ゲート信号線に
消去用ゲート信号が入力されていく。全ての消去用ゲー
ト信号線Ｇｅ１〜Ｇｅｙが選択され、全ての画素が保持
している１ビット目のデジタルビデオ信号が消去される
までの期間が消去期間Ｔｅ１である。

【０１４７】一方、全ての画素が保持している１ビット
目のデジタルビデオ信号が消去される前、言い換えると
消去期間Ｔｅ１が終了する前に、画素が保持している１
ビット目のデジタルビデオ信号の消去と並行して、再び
書き込み用ゲート信号による書き込み用ゲート信号線Ｇ
ａ１の選択が行われる。そして１ライン目の画素に、２
ビット目のデジタルビデオ信号が入力される。その結
果、１ライン目の画素は再び表示を行うので、非表示期
間Ｔｄ１が終了して表示期間Ｔｒ２となる。

【０１４８】そして同様に、順に全ての書き込み用ゲー
ト信号線が選択され、２ビット目のデジタルビデオ信号
が全ての画素に入力される。全ての画素に２ビット目の
デジタルビデオ信号が入力し終わるまでの期間を、書き
込み期間Ｔａ２と呼ぶ。

【０１４９】そして一方、全ての画素に２ビット目のデ
ジタルビデオ信号が入力される前、言い換えると書き込
み期間Ｔａ２が終了する前に、画素への２ビット目のデ
ジタルビデオ信号の入力と並行して、消去用ゲート信号
による消去用ゲート信号線Ｇｅ２の選択が行われる。よ
って１ライン目の画素が有するＥＬ素子は全て非発光の
状態になり、１ライン目の画素が表示を行わなくなる。
よって１ライン目の画素において表示期間Ｔｒ２は終了
し、非表示期間Ｔｄ２となる。

【０１５０】そして順に、全ての消去用ゲート信号線Ｇ
ｅ１〜Ｇｅｙが選択され、全ての画素が保持している２
ビット目のデジタルビデオ信号が消去される。全ての画
素が保持している２ビット目のデジタルビデオ信号が消
去されるまでの期間が消去期間Ｔｅ２である。

【０１５１】上述した動作はｍビット目のデジタルビデ
オ信号が画素に入力されるまで繰り返し行われ、表示期
間Ｔｒと非表示期間Ｔｄとが繰り返し出現する。表示期
間Ｔｒ１は、書き込み期間Ｔａ１が開始されてから消去
期間Ｔｅ１が開始されるまでの期間である。また非表示
期間Ｔｄ１は、消去期間Ｔｅ１が開始されてから次に出
現する書き込み期間（この場合書き込み期間Ｔａ２）が
開始されるまでの期間である。そして表示期間Ｔｒ２、
Ｔｒ３、・・・、Ｔｒ（ｍ−１）と非表示期間Ｔｄ２、Ｔ
ｄ３、・・・、Ｔｄ（ｍ−１）も、表示期間Ｔｒ１と非表
示期間Ｔｄ１と同様に、それぞれ書き込み期間Ｔａ１、
Ｔａ２、・・・、Ｔａｍと消去期間Ｔｅ１、Ｔｅ２、・・・、
Ｔｅ（ｍ−１）とによって、その期間が定められる。

【０１５２】説明を簡便にするために、図１１ではｍ＝
ｎ−２の場合を例にとって示すが、本発明はこれに限定
されないのは言うまでもない。本発明においてｍは、１
からｎまでの値を任意に選択することが可能である。

【０１５３】ｍ〔ｎ−２（以下、括弧内はｍ＝ｎ−２の
場合を示す）〕ビット目のデジタルビデオ信号が１ライ
ン目の画素に入力されると、１ライン目の画素は表示期
間Ｔｒｍ〔ｎ−２〕となり表示を行う。そして次のビッ
トのデジタルビデオ信号が入力されるまで、ｍ〔ｎ−
２〕ビット目のデジタルビデオ信号は画素に保持され
る。

【０１５４】そして次に（ｍ＋１）〔ｎ−１〕ビット目
のデジタルビデオ信号が１ライン目の画素に入力される
と、画素に保持されていたｍ〔ｎ−２〕ビット目のデジ
タルビデオ信号は、（ｍ＋１）〔ｎ−１〕ビット目のデ
ジタルビデオ信号に書き換えられる。そして１ライン目
の画素は表示期間Ｔｒ（ｍ＋１）〔ｎ−１〕となり、表
示を行う。（ｍ＋１）〔ｎ−１〕ビット目のデジタルビ
デオ信号は、次のビットのデジタルビデオ信号が入力さ
れるまで画素に保持される。

【０１５５】上述した動作をｎビット目のデジタルビデ
オ信号が画素に入力されるまで繰り返し行われる。表示
期間Ｔｒｍ〔ｎ−２〕、…、Ｔｒｎは、書き込み期間Ｔ
ａｍ〔ｎ−２〕、…、Ｔａｎが開始されてから、その次
に出現する書き込み期間が開始されるまでの期間であ
る。

【０１５６】全ての表示期間Ｔｒ１〜Ｔｒｎが終了する
と、１つの画像を表示することができる。本発明におい
て、１つの画像が表示される期間を１フレーム期間
（Ｆ）と呼ぶ。

【０１５７】そして１フレーム期間終了後は、再び書き
込み用ゲート信号線Ｇａ１が書き込み用ゲート信号によ
って選択される。そして、１ビット目のデジタルビデオ
信号が画素に入力され、１ライン目の画素が再び表示期
間Ｔｒ１となる。そして再び上述した動作を繰り返す。

【０１５８】自発光装置は１秒間に６０以上のフレーム
期間を設けることが好ましい。１秒間に表示される画像
の数が６０より少なくなると、視覚的に画像のちらつき
が目立ち始めることがある。

【０１５９】また本発明では、全ての書き込み期間にお
ける長さの和が１フレーム期間よりも短いことが重要で
ある。なおかつ表示期間の長さをＴｒ１：Ｔｒ２：Ｔｒ
３：…：Ｔｒ（ｎ−１）：Ｔｒｎ＝２⁰：２¹：２²：
…：２^(n-2)：２^(n-1)とすることが必要である。この表
示期間の組み合わせで２ⁿ階調のうち所望の階調表示を
行うことができる。

【０１６０】１フレーム期間中にＥＬ素子が発光した表
示期間の長さの総和を求めることによって、当該フレー
ム期間におけるその画素の表示した階調がきまる。例え
ば、ｎ＝８のとき、全部の表示期間で画素が発光した場
合の輝度を１００％とすると、Ｔｒ１とＴｒ２において
画素が発光した場合には１％の輝度が表現でき、Ｔｒ３
とＴｒ５とＴｒ８を選択した場合には６０％の輝度が表
現できる。

【０１６１】ｍビット目のデジタルビデオ信号が画素に
書き込まれる書き込み期間Ｔａｍは、表示期間Ｔｒｍの
長さよりも短いことが肝要である。よってビット数ｍの
値は、１〜ｎのうち、書き込み期間Ｔａｍが表示期間Ｔ
ｒｍの長さよりも短くなるような値であることが必要で
ある。

【０１６２】また表示期間Ｔｒ１〜Ｔｒｎは、どのよう
な順序で出現させても良い。例えば１フレーム期間中に
おいて、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、・・・と
いう順序で表示期間を出現させることも可能である。た
だし、表示期間Ｔｒ１〜Ｔｒｎが互いに重ならない順序
の方がより好ましい。また消去期間Ｔｅ１〜Ｔｅｎも、
互いに重ならない順序の方がより好ましい。

【０１６３】本発明は上記構成によって、ＴＦＴによっ
てＩ_{D S} −Ｖ _GS 特性に多少のばらつきがあっても、電流制
御用ＴＦＴに等しいゲート電圧がかかったときに出力さ
れる電流量のばらつきを抑えることができる。よってＩ
_DS−Ｖ_GS特性のバラツキによって、同じ電圧の信号を入
力してもＥＬ素子の発光量が隣接画素で大きく異なって
しまうという事態を避けることが可能になる。

【０１６４】また本実施例では電流制御用ＴＦＴとし
て、第１の電流制御用ＴＦＴと第２の電流制御用ＴＦＴ
とが並列に設けられている。これによって、電流制御用
ＴＦＴの活性層を流れる電流によって発生した熱の放射
を効率的に行うことができ、電流制御用ＴＦＴの劣化を
抑えることができる。また、電流制御用ＴＦＴのしきい
値や移動度などの特性のばらつきによって生じるドレイ
ン電流のばらつきを抑えることができる。

【０１６５】また、本実施例では、表示を行わない非発
光期間を設けることができる。従来のアナログ駆動の場
合、自発光装置に全白の画像を表示させると、常にＥＬ
素子が発光することになり、ＥＬ層の劣化を早める原因
となってしまう。本実施例では非発光期間を設けること
ができるので、ＥＬ層の劣化をある程度抑えることがで
きる。

【０１６６】なお本実施例においては、表示期間と書き
込み期間とが一部重なっている。言い換えると書き込み
期間においても画素を表示させることが可能である。そ
のため、１フレーム期間における表示期間の長さの総和
の割合（デューティー比）が、書き込み期間の長さによ
ってのみ決定されない。

【０１６７】なお本実施例では、電流制御用ＴＦＴのゲ
ート電極にかかる電圧を保持するためにコンデンサを設
ける構造としているが、コンデンサを省略することも可
能である。電流制御用ＴＦＴが、ゲート絶縁膜を介して
ゲート電極に重なるように設けられたＬＤＤ領域を有し
ている場合、この重なり合った領域には一般的にゲート
容量と呼ばれる寄生容量が形成される。このゲート容量
を電流制御用ＴＦＴのゲート電極にかかる電圧を保持す
るためのコンデンサとして積極的に用いても良い。

【０１６８】このゲート容量の容量値は、上記ゲート電
極とＬＤＤ領域とが重なり合った面積によって変化する
ため、その重なり合った領域に含まれるＬＤＤ領域の長
さによって決まる。

【０１６９】次に、図１２により本実施例における自発
光装置の画素の上面図を示し、これを用いて説明する。
なお、図９と図１０と図１２は共通の符号を用いるので
互いに参照すれば良い。

【０１７０】図１２において、ソース信号線（Ｓ）と、
電流供給線（Ｖ）と、書き込み用ゲート信号線（Ｇａ）
と、消去用ゲート信号線（Ｇｅ）とをそれぞれ１つずつ
有する領域９０１が画素である。画素９０１はスイッチ
ング用ＴＦＴ１００１と、電流制御用ＴＦＴ１００２
と、消去用ＴＦＴ１００４とを有している。

【０１７１】スイッチング用ＴＦＴ１００１は、活性層
１００１ａと、書き込み用ゲート信号線（Ｇａ）の一部
であるゲート電極１００１ｂとを有している。電流制御
用ＴＦＴ１００２は、活性層１００２ａと、ゲート配線
１２０１の一部であるゲート電極１００２ｂとを有して
いる。消去用ＴＦＴ１００４は、活性層１００４ａと、
書き込み用ゲート信号線（Ｇｅ）の一部であるゲート電
極１００４ｂとを有している。

【０１７２】スイッチング用ＴＦＴ１００１の活性層１
００１ａが有するソース領域とドレイン領域は、いずれ
か一方はソース信号線に、もう一方は接続配線１２０２
を介してゲート配線１２０１に接続されている。なお１
２０２はソース信号線（Ｓ）に入力される信号の電位に
よって、ソース配線と呼んだり、ドレイン配線と呼んだ
りする。

【０１７３】消去用ＴＦＴ１００４の活性層１００４ａ
が有するソース領域とドレイン領域は、いずれか一方は
ソース信号線に、もう一方は接続配線１２０３を介して
ゲート配線１２０１に接続されている。なお１２０２は
電流供給線（Ｖ）の電源電位によって、ソース配線と呼
んだり、ドレイン配線と呼んだりする。

【０１７４】電流制御用ＴＦＴ１００２の活性層１００
２ａが有するソース領域とドレイン領域は、それぞれ電
流供給線（Ｖ）とドレイン配線１２０４に接続されてい
る。ドレイン配線１２０４は画素電極１２０５に接続さ
れている。

【０１７５】容量配線１２０６は半導体膜で形成されて
いる。コンデンサ１００３は、電流供給線（Ｖ）と電気
的に接続された容量配線１２０６、ゲート絶縁膜と同一
層の絶縁膜（図示せず）及びゲート配線１２０１との間
で形成される。また、ゲート配線１２０１、第１層間絶
縁膜と同一の層（図示せず）及び電流供給線（Ｖ）で形
成される容量もコンデンサとして用いることが可能であ
る。

【０１７６】なお画素電極１２０５上には有機樹脂膜を
エッチングすることで開口部１２０７を設けたバンクが
形成されている。そして図示しないが、画素電極１２０
５上にＥＬ層と対向電極が順に積層される。画素電極１
２０５とＥＬ層とはバンクの開口部１２０７において接
しており、ＥＬ層は対向電極と画素電極とに接して挟ま
れている部分のみ発光する。

【０１７７】なお本発明の自発光装置における画素部の
上面図は、図１２に示した構成に限定されることはな
い。また、本実施例は実施例１の構成と組み合わせて実
施することが可能である。

【０１７８】〔実施例３〕次に、本発明の自発光装置を
アナログ方式で駆動させた場合について図１３及び図１
４を用いて説明する。

【０１７９】図１３（Ａ）に本実施例における自発光装
置のブロック図を示す。１３０１はソース信号線駆動回
路、１３０２はゲート信号線駆動回路、１３０３は画素
部を示している。本実施例ではソース信号線駆動回路と
ゲート信号線駆動回路とを１つずつ設けたが、本発明は
この構成に限定されない。ソース信号線駆動回路を２つ
設けても良いし、ゲート信号線駆動回路を２つ設けても
良い。

【０１８０】ソース信号線駆動回路１３０１は、シフト
レジスタ１３０１ａ、レベルシフタ１３０１ｂ、サンプ
リング回路１３０１ｃを有している。なおレベルシフタ
１３０１ｂは必要に応じて用いればよく、必ずしも用い
なくとも良い。また本実施例においてレベルシフタ１３
０１ｂはシフトレジスタ１３０１ａとサンプリング回路
１３０１ｃとの間に設ける構成としたが、本発明はこの
構成に限定されない。シフトレジスタ１３０１ａの中に
レベルシフタ１３０１ｂが組み込まれている構成にして
も良い。

【０１８１】なお、ソース信号線駆動回路１３０１と電
気的に接続されたソース信号線１３０４及び電源１３０
７と電気的に接続された電流供給線は、直接画素部１３
０３に接続されているのではなく、切り替え回路１３０
８から画素に電気的に接続された配線は、切り替え回路
１３０８に入力された切り替え信号によりソース信号線
または電流供給線のいずれかに切り替わり、画素部１３
０３と電気的に接続されるようになっている。

【０１８２】つまり、切り替え回路１３０８と画素部１
３０３を接続する配線は、兼用になっていて、切り替え
回路１３０８に入力される切り替え信号によりソース信
号線または電流供給線に切り替わる。ただし、本実施例
において、画素上のソース信号線または、電流供給線が
それぞれ隣り合うことはないものとする。

【０１８３】また、上記に示したように一つの配線がソ
ース信号線または、電流供給線に切り替わることから、
スイッチング用ＴＦＴに接続された配線が電流供給線に
なった場合には、その部分の画素は機能しない。つまり
ソース信号線または、電流供給線がそれぞれ隣り合うこ
となく交互に切り替わっていることから、機能する画素
も縦方向の画素列ごとに交互に切り替わっている。

【０１８４】画素部１３０３では、ソース信号線駆動回
路１３０１に接続されたソース信号線のうち、切り替え
回路１３０８により選択されたソース信号線１３０４
（１３０４＿１〜１３０４＿Ｘ）、又切り替え回路１３
０８により選択された電流供給線（図示せず）、ゲート
信号線駆動回路１３０２に接続されたｙ本のゲート信号
線１３０６（１３０６＿１〜１３０６＿Ｙ）とがそれぞ
れ交差している。また電流供給線１３０５は電源１３０
７と接続されることで一定の電位（電源電位）に保たれ
ている。

【０１８５】またゲート信号線駆動回路１３０２は、シ
フトレジスタ、バッファ（いずれも図示せず）を有して
いる。また、レベルシフタを有していても良い。

【０１８６】パネル制御信号であるクロック信号（ＣＬ
Ｋ）、スタートパルス信号（ＳＰ）がシフトレジスタ１
３０１ａに入力される。シフトレジスタ１３０１ａから
ビデオ信号をサンプリングするためのサンプリング信号
が出力される。出力されたサンプリング信号はレベルシ
フタ１３０１ｂに入力され、その電位の振幅が大きくな
って出力される。

【０１８７】レベルシフタ１３０１ｂから出力されたサ
ンプリング信号は、サンプリング回路１３０１ｃに入力
される。そして同時に、ビデオ信号線を介してビデオ信
号がサンプリング回路１３０１ｃに入力される。

【０１８８】サンプリング回路１３０１ｃにおいて、入
力されたビデオ信号がサンプリング信号によってサンプ
リングされ、それぞれソース信号線１３０４に入力され
る。

【０１８９】図１３（Ｂ）に、図１３（Ａ）で示した自
発光装置の画素部１３０３の画素構造を示す。ゲート信
号線駆動回路１３０２からの選択信号を入力するｙ本の
ゲート信号線１３０６（１３０６＿１〜１３０６＿ｙ）
は、各画素が有するスイッチング用ＴＦＴ１３０９のゲ
ート電極に接続されている。また各画素が有するスイッ
チング用ＴＦＴ１３０９のソース領域とドレイン領域
は、一方がビデオ信号を入力するｘ本のソース信号線１
３０４（１３０４＿１〜１３０４＿ｘ）に、もう一方が
各画素が有する電流制御用ＴＦＴ１３１０のゲート電極
及び各画素が有するコンデンサ１３１１にそれぞれ接続
されている。

【０１９０】各画素が有する電流制御用ＴＦＴ１３１０
のソース領域は電流供給線１３０５に、ドレイン領域は
ＥＬ素子１３１３の陽極または陰極に接続されている。
また電流供給線１３０５は、各画素が有するコンデンサ
１３１１に接続されている。なお本実施例ではコンデン
サ１３１１を有する構成を示したが、コンデンサ１３１
１は必ずしも設けなくとも良い。

【０１９１】ＥＬ素子１３１３は陽極と、陰極と、陽極
と陰極との間に設けられたＥＬ層とを有する。ＥＬ素子
１３１３の陽極が電流制御用ＴＦＴ１３１０のドレイン
領域と接続している場合、ＥＬ素子１３１３の陽極が画
素電極、陰極が対向電極となる。逆にＥＬ素子１３１３
の陰極が電流制御用ＴＦＴ１３１０のドレイン領域と接
続している場合、ＥＬ素子１３１３の陽極が対向電極、
陰極が画素電極となる。

【０１９２】さらに、図１３で説明した自発光装置を、
アナログ方式で駆動させた場合のタイミングチャートを
図１４に示す。１つのゲート信号線が選択されてから、
その次に別のゲート信号線が選択されるまでの期間を１
ライン期間（Ｌ）と呼ぶ。なお本明細書においてゲート
信号線が選択されるとは、スイッチング用ＴＦＴがオン
の状態になるような電位を有する選択信号がゲート信号
線に入力されることを意味する。

【０１９３】また１つの画像が表示されてから次の画像
が表示されるまでの期間が１フレーム期間（Ｆ）に相当
する。例えば、ｙ本のゲート信号線を有する自発光装置
には、１フレーム期間中にｙ個のライン期間（Ｌ１〜Ｌ
ｙ）が設けられている。

【０１９４】第１のライン期間（Ｌ１）において、ゲー
ト信号線駆動回路１３０２から入力される選択信号によ
ってゲート信号線１３０６が選択され、ゲート信号線１
３０６に接続されている全てのスイッチング用ＴＦＴ１
３０９が全てオンの状態になる。そして、ソース信号線
駆動回路１３０１からｘ本のソース信号線（１３０４＿
１〜１３０４＿ｘ）に順にビデオ信号が入力される。ソ
ース信号線（１３０４＿１〜１３０４＿ｘ）に入力され
たビデオ信号は、スイッチング用ＴＦＴ１３０９を介し
て電流制御用ＴＦＴ１３１０のゲート電極に入力され
る。

【０１９５】電流制御用ＴＦＴ１３１０のチャネル形成
領域を流れる電流の量は、電流制御用ＴＦＴ１３１０の
ゲート電極とソース領域の電位差であるゲート電圧Ｖ_gs
によって制御される。よって、ＥＬ素子１３１３の画素
電極に与えられる電位は、電流制御用ＴＦＴ１３１０の
ゲート電極に入力されたビデオ信号の電位の高さによっ
て決まる。したがって、ＥＬ素子１３１３はビデオ信号
の電位に制御されて発光を行う。

【０１９６】上述した動作を繰り返し、ソース信号線１
３０４（１３０４＿１〜１３０４＿ｘ）へのビデオ信号
の入力が終了すると、第１のライン期間（Ｌ１）が終了
する。なお、ソース信号線１３０４（１３０４＿１〜１
３０４＿ｘ）へのビデオ信号の入力が終了するまでの期
間と水平帰線期間とを合わせて１つのライン期間として
も良い。そして次に第２のライン期間（Ｌ２）が開始さ
れ、選択信号によってゲート信号線１３０６＿２が選択
され、第１のライン期間（Ｌ１）と同様にソース信号線
１３０４（１３０４＿１〜１３０４＿ｘ）に順にビデオ
信号が入力される。

【０１９７】そして全てのゲート信号線（１３０６＿１
〜１３０６＿ｙ）が選択されると、全てのライン期間
（Ｌ１〜Ｌｙ）が終了する。全てのライン期間（Ｌ１〜
Ｌｙ）が終了すると、１フレーム期間が終了する。１フ
レーム期間中において全ての画素が表示を行い、１つの
画像が形成される。なお全てのライン期間（Ｌ１〜Ｌ
ｙ）と垂直帰線期間とを合わせて１フレーム期間として
も良い。

【０１９８】以上のように、ビデオ信号の電位によって
ＥＬ素子の発光量が制御され、その発光量の制御によっ
て階調表示がなされる。

【０１９９】本実施例の構成は、実施例１及び実施例２
の構成と組み合わせて実施することが可能である。

【０２００】〔実施例４〕本発明の自発光装置を実施す
る上で、以下のような電圧電流特性を有する領域で電流
制御用ＴＦＴを駆動させるとよい。

【０２０１】まず、デジタル方式で駆動させる場合に
は、電流制御用ＴＦＴとＥＬ素子の両素子の動作点（両
素子の電圧電流特性がともに一致する値となる点）が線
形領域に存在するように電流制御用ＴＦＴとＥＬ素子を
駆動させることが好ましい。これにより、電流制御用Ｔ
ＦＴの特性のずれによるＥＬ素子の輝度ムラを抑えた階
調表示を行うことができる。また、アナログ駆動の場合
には、｜Ｖ_GS｜のみによって電流値を制御することが可
能な飽和領域に動作点が存在するように電流制御用ＴＦ
ＴとＥＬ素子を駆動させることが好ましい。

【０２０２】〔実施例５〕自発光装置は、自発光型であ
るため液晶ディスプレイに比べて明るい場所での視認性
に優れ、しかも視野角が広い。従って、様々な電気器具
の表示部に用いることができる。例えば、ＴＶ放送等を
大画面で鑑賞するには対角３０インチ以上（典型的には
４０インチ以上）の発光装置（自発光装置を筐体に組み
込んだ電気光学装置）の表示部として本発明の自発光装
置を用いるとよい。

【０２０３】なお、自発光装置には、パソコン用ディス
プレイ、ＴＶ放送受信用ディスプレイ、広告表示用ディ
スプレイ等の全ての情報表示用ディスプレイが含まれ
る。また、その他にも様々な電気器具の表示部として本
発明の自発光装置を用いることができる。

【０２０４】その様な本発明の電気器具としては、ビデ
オカメラ、デジタルカメラ、ゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）、ナビゲーションシス
テム、音響再生装置（カーオーディオ、オーディオコン
ポ等）、ノート型パーソナルコンピュータ、ゲーム機
器、携帯情報端末（モバイルコンピュータ、携帯電話、
携帯型ゲーム機または電子書籍等）、記録媒体を備えた
画像再生装置（具体的にはデジタルビデオディスク（Ｄ
ＶＤ）等の記録媒体を再生し、その画像を表示しうるデ
ィスプレイを備えた装置）などが挙げられる。特に、斜
め方向から見ることの多い携帯情報端末は視野角の広さ
が重要視されるため、自発光装置を用いることが望まし
い。それら電気器具の具体例を図１５、図１６に示す。

【０２０５】図１５（Ａ）は自発光装置であり、筐体２
００１、支持台２００２、表示部２００３等を含む。本
発明の自発光装置は表示部２００３に用いることができ
る。自発光装置は自発光型であるためバックライトが必
要なく、液晶ディスプレイよりも薄い表示部とすること
ができる。

【０２０６】図１５（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明の自発光装置は表示部２１０２に用
いることができる。

【０２０７】図１５（Ｃ）は頭部取り付け型の電気光学
装置の一部（右片側）であり、本体２２０１、信号ケー
ブル２２０２、頭部固定バンド２２０３、スクリーン部
２２０４、光学系２２０５、表示部２２０６等を含む。
本発明の自発光装置は表示部２２０６に用いることがで
きる。

【０２０８】図１５（Ｄ）は記録媒体を備えた画像再生
装置（具体的にはＤＶＤ再生装置）であり、本体２３０
１、記録媒体（ＤＶＤ等）２３０２、操作スイッチ２３
０３、表示部（ａ）２３０４、表示部（ｂ）２３０５等
を含む。表示部（ａ）２３０４は主として画像情報を表
示し、表示部（ｂ）２３０５は主として文字情報を表示
するが、本発明の自発光装置はこれら表示部（ａ）、
（ｂ）２３０４、２３０５に用いることができる。な
お、記録媒体を備えた画像再生装置には家庭用ゲーム機
器なども含まれる。

【０２０９】図１５（Ｅ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体２４０
１、表示部２４０２、アーム部２４０３を含む。本発明
の自発光装置は表示部２４０２に用いることができる。

【０２１０】図１５（Ｆ）はパーソナルコンピュータで
あり、本体２５０１、筐体２５０２、表示部２５０３、
キーボード２５０４等を含む。本発明の自発光装置は表
示部２５０３に用いることができる。

【０２１１】なお、将来的にＥＬ材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。

【０２１２】また、上記電気器具はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。ＥＬ材料の応答速
度は非常に高いため、自発光装置は動画表示に好まし
い。

【０２１３】また、自発光装置は発光している部分が電
力を消費するため、発光部分が極力少なくなるように情
報を表示することが望ましい。従って、携帯情報端末、
特に携帯電話や音響再生装置のような文字情報を主とす
る表示部に自発光装置を用いる場合には、非発光部分を
背景として文字情報を発光部分で形成するように駆動す
ることが望ましい。

【０２１４】ここで図１６（Ａ）は携帯電話であり、本
体２６０１、音声出力部２６０２、音声入力部２６０
３、表示部２６０４、操作スイッチ２６０５、アンテナ
２６０６を含む。本発明の自発光装置は表示部２６０４
に用いることができる。なお、表示部２６０４は黒色の
背景に白色の文字を表示することで携帯電話の消費電力
を抑えることができる。また、周囲が暗い場合印可する
電圧を下げて、輝度を下げれば低電力化により有効であ
る。

【０２１５】また、図１６（Ｂ）は音響再生装置、具体
的にはカーオーディオであり、本体２７０１、表示部２
７０２、操作スイッチ２７０３、２７０４を含む。本発
明の自発光装置は表示部２７０２に用いることができ
る。また、本実施例では車載用オーディオを示すが、携
帯型や家庭用の音響再生装置に用いても良い。なお、表
示部２７０２は黒色の背景に白色の文字を表示すること
で消費電力を抑えられる。これは携帯型の音響再生装置
において特に有効である。

【０２１６】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に用いることが可能であ
る。また、本実施例の電気器具は実施例１〜４に示した
いずれの構成の自発光装置を用いても良い。

【０２１７】

【発明の効果】本発明を実施することで、アクティブマ
トリクス型の自発光装置において、画素部のソース信号
線と電流供給線の配線を兼用させることができる。これ
により、画素部の開口率の高めることができる。さらに
そのような自発光装置を表示部に用いることで発光輝度
の高い電気器具を得ることができる。

【図面の簡単な説明】

【図１】 本発明の自発光装置の回路構成を示す図。

【図２】 本発明の自発光装置の切り替え回路を示す
図。

【図３】 本発明の自発光装置の切り替え回路を示す
図。

【図４】 本発明の自発光装置の画素部の回路図。

【図５】 本発明の自発光装置の画素の回路図。

【図６】 本発明の自発光装置の駆動方法を示す図。

【図７】 本発明の自発光装置の上面図。

【図８】 本発明の自発光装置の回路構成を示す図。

【図９】 本発明の自発光装置の画素部の回路図。

【図１０】 本発明の自発光装置の画素の回路図。

【図１１】 本発明の自発光装置の駆動方法を示す図。

【図１２】 本発明の自発光装置の上面図。

【図１３】 本発明の自発光装置の回路構成を示す図。

【図１４】 本発明の自発光装置の駆動方法を示す図。

【図１５】 本発明の自発光装置を用いた電気器具。

【図１６】 本発明の自発光装置を用いた電気器具。

【図１７】 従来の自発光装置の画素部の回路図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｅ ６８０ ６８０Ｇ

Claims (10)

【特許請求の範囲】
1. 【請求項１】複数の画素と、複数のゲート信号線と、複
   数のソース信号線と、複数の電流供給線と複数のＴＦＴ
   を有する自発光装置において、前記複数のソース信号線
   と前記電流供給線は電気的に交互に入れ替わることを特
   徴とする自発光装置。
2. 【請求項２】請求項１において、ソース信号線と電流供
   給線は１フレーム期間ごとに電気的に入れ替わることを
   特徴とする自発光装置。
3. 【請求項３】請求項２において、前記１フレーム期間は
   １／２４０〜１／１２０ｓであることを特徴とする自発
   光装置。
4. 【請求項４】請求項１乃至請求項３のいずれか一におい
   て、前記複数のソース信号線及び前記電流供給線は切り
   替え回路に電気的に接続されていることを特徴とする自
   発光装置。
5. 【請求項５】請求項４において、前記切り替え回路を制
   御する切り替え信号によって、ソース信号線または、電
   流供給線が画素部のスイッチング用ＴＦＴに電気的に接
   続されることを特徴とする自発光装置。
6. 【請求項６】請求項１乃至請求項５のいずれか一におい
   て、ソース信号線または、電流供給線が画素部の電流制
   御用ＴＦＴに電気的に接続されることを特徴とする自発
   光装置。
7. 【請求項７】請求項４乃至請求項６のいずれか一におい
   て、前記切り替え回路がトランスミッションゲートを有
   することを特徴とする自発光装置。
8. 【請求項８】複数の画素と、複数のゲート信号線と、複
   数のソース信号線と、複数のスイッチング用ＴＦＴと複
   数の電流制御用ＴＦＴを有する自発光装置において、ス
   イッチング用ＴＦＴのドレイン領域またはソース領域の
   いずれか一方は、ソース信号線および隣接した画素の電
   流制御用ＴＦＴのソース領域に電気的に接続されている
   ことを特徴とする自発光装置。
9. 【請求項９】複数の画素と、複数のゲート信号線と、複
   数のソース信号線と、複数の電流供給線と、複数のスイ
   ッチング用ＴＦＴと複数の電流制御用ＴＦＴを有する自
   発光装置において、（ｘ−２）列目の画素におけるスイ
   ッチング用ＴＦＴのドレイン領域または、ソース領域の
   いずれか一方がソース信号線に電気的に接続されている
   とき、（ｘ−１）列目の画素におけるスイッチング用Ｔ
   ＦＴのソース領域または、ドレイン領域のいずれか一方
   は（ｘ−２）列目の画素の電流供給線に電気的に接続さ
   れていることを特徴とする自発光装置。
10. 【請求項１０】請求項１乃至請求項９のいずれか一に記
    載の自発光装置を用いたことを特徴とする電気器具。