JP4421641B2

JP4421641B2 - 発光装置の駆動方法

Info

Publication number: JP4421641B2
Application number: JP2007228870A
Authority: JP
Inventors: 光明納; 彩宮崎; 好文棚田; 恵介宮川; 哲史瀬尾; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2007-09-04
Filing date: 2007-09-04
Publication date: 2010-02-24
Anticipated expiration: 2022-02-28
Also published as: JP2007328373A

Description

本発明は、エレクトロルミネッセンス(Electro Luminescence：ＥＬ)素子および
、薄膜トランジスタ(以下ＴＦＴと表記)を基板上に作り込んで形成された発光装
置の駆動方法に関する。また発光装置を表示部に用いた電子機器に関する。ここ
では発光素子の代表的なものとして、ＥＬ素子を例に挙げて述べる。

なお、本明細書中では、ＥＬ素子とは、一重項励起子からの発光(蛍光)を利用
するものと、三重項励起子からの発光(燐光)を利用するものの両方を示すものと
する。

近年、発光素子として、ＥＬ素子を有した発光装置の開発が活発化している。発
光装置は、液晶表示装置と異なり自発光型である。ＥＬ素子は一対の電極(陽極
と陰極)間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造と
なっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案
した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構
造は非常に発光効率が高く、現在、研究開発が進められているＥＬ表示装置はほ
とんどこの構造を採用している。

また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層の順に積
層する構造、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層
の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても
良い。

ここでは、陰極と陽極の間に設けられる全ての層を総称してＥＬ層と呼ぶ。よ
って上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、
全てＥＬ層に含まれる。

そして、上記構造でなるＥＬ層に一対の電極(両電極)間に所定の電圧をかけ、
それにより発光層においてキャリアの再結合が起こって発光する。この時、ＥＬ
素子の発光輝度はＥＬ素子に流れる電流に比例する。

ＥＬ素子を用いた発光装置においては、素子自体の劣化により一定電流を流し
ても輝度が変化してしまう。このような劣化が生ずると、ＥＬ素子を発光装置と
して用いた場合、表示パターンの焼きつきを生じたり、正確な階調表示が出来な
くなったりしてしまう。

特に、「初期劣化」と呼ばれる、初期点灯時におけるＥＬ素子自体の劣化によ
る輝度変化は著しい。そこで、ＥＬ素子自体の劣化を抑えるためにＥＬ素子に逆
方向バイアスを印加する方法が、特開２００１−１０９４３２号公報、特開２０
０１−２２２２５５号公報等にて提案されている。ここでは、ＥＬ素子に電流が
流れるように陽極・陰極間に電圧を印加した状態、すなわち、陽極の電位が陰極
の電位よりも高い状態を順方向バイアス、逆に、陰極の電位が陽極の電位よりも
高い状態を逆方向バイアスとしている。順方向バイアスを印加した場合、その電
圧に応じた電流がＥＬ素子に流れて発光する。逆方向バイアスを印加した場合、
ＥＬ素子には電流が流れず、発光しない。

さらに、ＥＬ素子に、順方向バイアスと逆方向バイアスとを周期的に切り替え
て印加し、駆動する方法を、ここでは交流駆動と定義している。

発光装置の型式としては、パッシブマトリクス型とアクティブマトリクス型と
があるが、高解像度化に伴う画素数の増加や動画表示のため、高速な動作が要求
されるものに関しては、アクティブマトリクス型が向いている。

また、アクティブマトリクス型発光装置の駆動方法として、駆動ＴＦＴの特性
バラツキの影響を受けにくいデジタル時間階調方式がある。

更に、特開２００１−３４３９３３号公報で開示されているように、デジタル
時間階調方式で各画素に、駆動用ＴＦＴ・スイッチング用ＴＦＴの他に消去用Ｔ
ＦＴを用いることで高精度の多階調表示を実現することが出来る。以後本明細書
ではこの駆動方式をＳＥＳ(Simultaneous Erase Scan)駆動と表記する。

前述のように、ＥＬ素子自体の劣化が生ずると、各画素に同じ電流を流しても
、劣化の程度に応じてそれぞれの画素の輝度に差が生じてしまい、表示パターン
がやきついてしまったり、正確な階調表示が出来なくなったりしてしまう。

特に、「初期劣化」と呼ばれる、初期点灯時におけるＥＬ素子自体の劣化によ
る輝度変化は著しい。そこで、ＥＬ素子自体の劣化を抑えるためにＥＬ素子に逆
方向バイアスを印加する方法が提案されている。

本発明では、アクティブマトリクス型ＥＬパネルにおいて、ＳＥＳ駆動を採用
し、更にＥＬ素子自体の劣化を低減するために逆方向バイアスを印加する場合の
具体的な画素構成と駆動方法を提案することを課題とする。

本発明は、陽極、陰極共に上下させることなくＥＬ素子に逆方向バイアスを印
加することを特徴とする。具体的には、従来の方法によって逆方向バイアスを印
加する場合、電源電位を変化させることによって行っていたため、その変化に伴
って、他の部分を構成するＴＦＴの耐圧等が問題となりやすかった。本発明にお
いては、新たに逆方向バイアス用の電位を有する電源線を設け、専用のＴＦＴの
ＯＮ、ＯＦＦによって逆方向バイアス印加のタイミングが決定される。さらに、
前記専用のＴＦＴによって、１行ごとに逆方向バイアス印加のタイミングを決定
することが可能となる。
よって、各ラインの消去期間中と逆方向バイアス期間を同期させることができ、
高デューティ比を実現することが出来る。

さらに、順方向バイアスよりも逆方向バイアスを小さくすることにより、逆方
向バイアスを印加することによる劣化防止の効果を十分に得て、かつ消費電流や
、ＴＦＴおよびＥＬ素子の耐圧等にも問題のない構成とすることが出来る。

本発明の構成を以下に記す。

本発明の発光装置は、
発光素子が設けられた複数の画素がマトリクス状に配置された画素部と、前記
画素部を駆動するソース信号線駆動回路およびゲート信号線駆動回路とが設けら
れたパネルと、
前記ソース信号線駆動回路およびゲート信号線駆動回路を駆動するタイミング
信号および映像信号を生成する第１の手段と、
前記パネルにおいて用いられる所望の電源を供給する第２の手段とを有する発
光装置であって、
前記複数の画素はそれぞれ、
画素への映像信号の入力を制御する第３の手段と、
入力された映像信号に従って、前期発光素子の発光もしくは非発光を決定し、
前記発光素子の発光時に、前記発光素子の第１の電極と第２の電極との間に順方
向バイアスを印加し、電流を供給する第４の手段と、
前記発光素子に供給される電流を強制的に遮断する第５の手段と、
前記発光素子の第１の電極と第２の電極との間に逆方向バイアスを印加する第
６の手段とを有することを特徴としている。

ここで、第１の手段および第２の手段は、前記パネルに一体形成されていても
良い。さらに、第３乃至第６の手段は、映像信号を制御信号とし、同通、非導通
が選択出来るものであれば良い。

本発明の発光装置は、
発光素子が設けられた複数の画素を有する発光装置であって、
前記複数の画素はそれぞれ、
ソース信号線と、第１乃至第３のゲート信号線と、第１乃至第３の電源線と、
第１乃至第４のトランジスタと、前記発光素子とを有し、
前記第１のトランジスタのゲート電極は、前記第１のゲート信号線と電気的に
接続され、第１の電極は、前記ソース信号線と電気的に接続され、第２の電極は
、前記第２のトランジスタの第１の電極および、前記第３のトランジスタのゲー
ト電極と電気的に接続され、
前記第２のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に
接続され、第２の電極は、前記第１の電源線と電気的に接続され、
前記第３のトランジスタの第１の電極は、前記第１の電源線と電気的に接続さ
れ、第２の電極は、前記発光素子の第１の電極および、前記第４のトランジスタ
の第１の電極と電気的に接続され、
前記第４のトランジスタのゲート電極は、前記第３のゲート信号線と電気的に
接続され、第２の電極は、前記第２の電源線と電気的に接続され、
前記発光素子の第２の電極は、前記第３の電源線と電気的に接続されているこ
とを特徴としている。

本発明の発光装置は、
発光素子が設けられた複数の画素を有する発光装置であって、
前記複数の画素はそれぞれ、
ソース信号線と、第１、第２のゲート信号線と、第１乃至第３の電源線と、第
１乃至第４のトランジスタと、前記発光素子とを有し、
前記第１のトランジスタのゲート電極は、前記第１のゲート信号線と電気的に
接続され、第１の電極は、前記ソース信号線と電気的に接続され、第２の電極は
、前記第２のトランジスタの第１の電極および、前記第３のトランジスタのゲー
ト電極と電気的に接続され、
前記第２のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に
接続され、第２の電極は、前記第１の電源線と電気的に接続され、
前記第３のトランジスタの第１の電極は、前記第１の電源線と電気的に接続さ
れ、第２の電極は、前記発光素子の第１の電極および、前記第４のトランジスタ
の第１の電極と電気的に接続され、
前記第４のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に
接続され、第２の電極は、前記第２の電源線と電気的に接続され、
前記発光素子の第２の電極は、前記第３の電源線と電気的に接続されているこ
とを特徴としている。

本発明の発光装置は、
発光素子が設けられた複数の画素を有する発光装置であって、
前記複数の画素はそれぞれ、
ソース信号線と、第１乃至第３のゲート信号線と、第１乃至第３の電源線と、
第１乃至第４のトランジスタと、前記発光素子とを有し、
前記第１のトランジスタのゲート電極は、前記第１のゲート信号線と電気的に
接続され、第１の電極は、前記ソース信号線と電気的に接続され、第２の電極は
、前記第２のトランジスタのゲート電極と電気的に接続され、
前記第２のトランジスタの第１の電極は、前記第１の電源線と電気的に接続さ
れ、第２の電極は、前記第３のトランジスタの第１の電極と電気的に接続され、
前記第３のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に
接続され、第２の電極は、前記第４のトランジスタの第１の電極および、前記発
光素子の第１の電極と電気的に接続され、
前記第４のトランジスタのゲート電極は、前記第３のゲート信号線と電気的に
接続され、第２の電極は、前記第２の電源線と電気的に接続され、
前記発光素子の第２の電極は、前記第３の電源線と電気的に接続されているこ
とを特徴としている。

本発明の発光装置は、
発光素子が設けられた複数の画素を有する発光装置であって、
前記複数の画素はそれぞれ、
ソース信号線と、第１、第２のゲート信号線と、第１乃至第３の電源線と、第
１乃至第４のトランジスタと、前記発光素子とを有し、
前記第１のトランジスタのゲート電極は、前記第１のゲート信号線と電気的に
接続され、第１の電極は、前記ソース信号線と電気的に接続され、第２の電極は
、前記第２のトランジスタのゲート電極と電気的に接続され、
前記第２のトランジスタの第１の電極は、前記第１の電源線と電気的に接続さ
れ、第２の電極は、前記第３のトランジスタの第１の電極と電気的に接続され、
前記第３のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に
接続され、第２の電極は、前記第４のトランジスタの第１の電極および、前記発
光素子の第１の電極と電気的に接続され、
前記第４のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に
接続され、第２の電極は、前記第２の電源線と電気的に接続され、
前記発光素子の第２の電極は、前記第３の電源線と電気的に接続されているこ
とを特徴としている。

本発明の発光装置の駆動方法は、
発光素子が設けられた複数の画素を有し、前記発光素子の発光時間の差を制御
して階調の表現を行う発光装置の駆動方法であって、
１フレーム期間は、ｎ個(ｎは自然数、２＜ｎ)のサブフレーム期間を有し、
前記サブフレーム期間はそれぞれ、
映像信号の画素への書き込みを行うアドレス(書き込み)期間と、
前記画素に書き込まれた映像信号に基づき、前記発光素子の発光、非発光を制
御して表示を行う、サステイン(発光)期間とを有し、
前記ｎ個のサブフレーム期間より選ばれたｍ個(ｍは自然数、０＜ｍ≦ｎ−１)
のサブフレーム期間はそれぞれ、
前記サステイン(発光)期間の終了後、画素にリセット信号の書き込みを行う、
互いに期間の重複しないｍ個のリセット期間と、
前記リセット信号が書き込まれた行において、前記発光素子の状態を強制的に
非発光状態とする、互いに期間の重複しないｍ個の消去期間とを有し、
前記ｍ個のサブフレーム期間より選ばれたｋ個(ｋは自然数、０＜ｋ≦ｍ)のサ
ブフレーム期間はそれぞれ、
前記発光素子の発光時に、前記発光素子の第１の電極と第２の電極間に印加さ
れている順方向バイアス電圧に対し、その極性の反転した逆方向バイアス電圧を
印加する、互いに期間の重複しないｋ個の逆方向バイアス期間と、
前記逆方向バイアス期間において印加された逆方向バイアス電圧が前記発光素
子の第１の電極と第２の電極間に印加され続けるｋ個の逆方向バイアス印加期間
とを有し、
前記アドレス(書き込み)期間、前記サステイン(発光)期間、前記リセット期間
、前記消去期間、前記逆方向バイアス期間、および前記逆方向バイアス印加期間
は、それぞれが互いに一部重複する期間を有し、
かつ、ある特定のサブフレーム期間において、前記逆方向バイアス印加期間は
、前記消去期間中に設けられていることを特徴としている。

また、上記本発明の発光装置の駆動方法において、
前記順方向バイアス電圧をＶ₁、前記逆方向バイアス電圧をＶ₂としたとき、
|Ｖ₁|≧|Ｖ₂|を満たすことを特徴としている。

本発明の発光装置によって、画素電極、対向電極共にその電位を変化させる必
要なく、ＥＬ素子に逆方向バイアスを印加することが可能となった。さらに、従
来行われていた逆方向バイアス印加の方法のように、電源線の電位を変化させる
ことによって面内の画素全てを同時に逆方向バイアス印加の状態とするのではな
く、行毎に逆方向バイアスを印加することが出来るため、ＳＥＳ駆動における消
去期間と同期して逆方向バイアス期間を設けることが出来る。よって、新たに期
間を設けてデューティ比の低下を招くことなく、逆方向バイアス期間を設けるこ
とが出来、ＥＬ素子の長寿命化に寄与する。

さらに、順方向バイアス電圧よりも逆方向バイアス電圧を小さくすることで、
ゲート信号線駆動回路の電源電圧を大きく上げる必要が無いので、消費電力の面
でも有利となった。

［実施形態１］
図１は、本発明にて交流駆動を行うための画素構成の一実施形態を示している
。

図１(Ａ)に示すように、各画素はソース信号線(Ｓ)１０１、書込用ゲート信号
線(ＳＥＬ)１０２、消去用ゲート信号線(ＲＳＥ)１０３、逆方向バイアス用ゲー
ト信号線(ＲＢＳ)１０４、第３の手段にあたるスイッチング用ＴＦＴ１０５、第
５の手段にあたる消去用ＴＦＴ１０６、第４の手段にあたる駆動用ＴＦＴ１０７
、第６の手段にあたる逆方向バイアス用ＴＦＴ１０８、ＥＬ素子１０９、電流供
給線(Ｖ_A)１１１、逆方向バイアス用電源線(Ｖ_B)１１２とを有している。ＥＬ素
子１０９の一方の電極(画素電極)は、駆動用ＴＦＴ１０７のソース領域もしくは
ドレイン領域のいずれか一方に接続され、他方の電極(対向電極)は、対向電源線
(Ｖ_C)１１３に接続されている。

図１(Ａ)中、各信号線、電源線に付してある電位は、電源電位もしくは、信号
のＬレベル／Ｈレベルの電位を示す。例えば、ソース信号線１０１の場合、信号
がＬレベルのとき０Ｖ、Ｈレベルのとき７Ｖである。また、電流供給線１１１の
電位は６Ｖ、逆方向バイアス用電源線１１２の電位は−１４Ｖである。なお、こ
こに付した電位は一例であり、必ずしもこの電位としなくとも、図１(Ａ)の回路
は動作が可能である。各部のＴＦＴのＯＮ、ＯＦＦのタイミングと、ゲート・ソ
ース間電圧等を考慮して、適宜決定すれば良い。

次に、例としてスイッチング用ＴＦＴ１０５、消去用ＴＦＴ１０６、逆方向バ
イアス用ＴＦＴ１０８がいずれもＮチャネル型、駆動用ＴＦＴ１０７がＰチャネ
ル型、ＥＬ素子１０９において、電流供給線１１１に接続されている側が陽極、
対向電源線１１３に接続されている側が陰極である場合の動作について説明する
。

まず、アドレス(書き込み)期間においては、図１(Ｂ)に示すように、書込用ゲ
ート信号線１０２にパルスが入力され、Ｈレベル(９Ｖ)となり、スイッチング用
ＴＦＴ１０５がＯＮし、ソース信号線１０１に出力されている映像信号が駆動用
ＴＦＴ１０７のゲート電極に入力される。ここでは駆動用ＴＦＴ１０７がＰチャ
ネル型であるため、映像信号がＨレベル(７Ｖ)のときＯＦＦし、Ｌレベル(０Ｖ)
のときＯＮする。

続いて、サステイン(発光)期間においては、図１(Ｃ)に示すように、駆動用ＴＦ
Ｔ１０７がＯＮすることによって、電流供給線１１１の電位(６Ｖ)が画素電極に
入力され、対向電源線１１３の電位(−１０Ｖ)との電位差によりＥＬ素子１０９
に順方向バイアスが印加され、ＥＬ素子１０９に電流が流れ発光する。また、駆
動用ＴＦＴ１０７がＯＦＦのときは、ＥＬ素子１０９には電流が流れず、非発光
となる。

続いて、リセット期間においては、図１(Ｄ)に示すように、消去用ゲート信号
線１０３にパルスが入力され、Ｈレベル(９Ｖ)となり、消去用ＴＦＴ１０６がＯ
Ｎする。消去用ＴＦＴ１０６がＯＮすることによって、駆動用ＴＦＴ１０７のゲ
ート電極に電流供給線１１１の電位(６Ｖ)が入力され、したがって駆動用ＴＦＴ
１０７のゲート・ソース間電圧が０となり、駆動用ＴＦＴ１０７がＯＦＦする。
よって、ＥＬ素子１０９は非発光となる。

一方、逆方向バイアス期間においては、図１(Ｅ)に示すように、逆方向バイア
ス用ゲート信号線１０４にパルスが入力され、Ｈレベル(−１０Ｖ)となり、逆方
向バイアス用ＴＦＴ１０８がＯＮする。逆方向バイアス用ＴＦＴ１０８がＯＮす
ることによって、画素電極に逆方向バイアス用電源線１１２の電位(−１４Ｖ)が
入力される。ここで、逆方向バイアス用電源線１１２の電位(−１４Ｖ)を対向電
源線１１３の電位(−１０Ｖ)よりも低く設定してあるので、ＥＬ素子１０９には
逆方向バイアスが印加される。逆方向バイアス用ゲート信号線１０４にＨレベル
の電位(−１０Ｖ)が入力されている間は、ＥＬ素子１０９に逆方向バイアスが印
加され続ける。

また、逆方向バイアス用ゲート信号線１０４にパルス入力が終了し、逆方向バ
イアス用ＴＦＴ１０８がＯＦＦしても、ＥＬ素子１０９そのもの、つまりＥＬ素
子１０９の陽極・陰極間に寄生する容量、もしくは画素電極とある一定電位との
間に設けられた容量によって、画素電極の電荷は保持され、ＥＬ素子１０９には
逆方向バイアスが印加され続ける。

なお、図１に示した構成によると、消去用ゲート信号線と逆方向バイアス用ゲ
ート信号線とは別に設けてあるので、消去期間に対して逆方向バイアス期間を任
意の長さで設定することが出来る。また、逆方向バイアス期間と各ラインの消去
期間とを同じタイミングで設けることによって、ディーティ比を低下させること
なく、交流駆動が可能となる。

［実施形態２］
図２は、本発明にて交流駆動を行うための画素構成で、実施形態１とは異なる
一実施形態を示している。

図２(Ａ)に示すように、各画素はソース信号線(Ｓ)２０１、書込用ゲート信号
線(ＳＥＬ)２０２、消去・逆方向バイアス用ゲート信号線(ＲＳＥ)２０３、スイ
ッチング用ＴＦＴ２０４、消去用ＴＦＴ２０５、駆動用ＴＦＴ２０６、逆方向バ
イアス用ＴＦＴ２０７、ＥＬ素子２０８、電流供給線(Ｖ_A)２１０、逆方向バイ
アス用電源線(Ｖ_B)２１１とを有し、ＥＬ素子２０８の一方の電極(画素電極)は
、駆動用ＴＦＴ２０６のソース領域もしくはドレイン領域のいずれか一方に接続
され、他方の電極(対向電極)は、対向電源線(Ｖ_C)２１２に接続されている。

図２(Ａ)中、各信号線、電源線に付してある電位は、電源電位もしくは、信号
のＬレベル／Ｈレベルの電位を示す。例えば、ソース信号線２０１の場合、信号
がＬレベルのとき０Ｖ、Ｈレベルのとき７Ｖである。また、電流供給線２１０の
電位は６Ｖ、逆方向バイアス用電源線２１１の電位は−１４Ｖである。なお、こ
こに付した電位は一例であり、必ずしもこの電位としなくとも、図２(Ａ)の回路
は動作が可能である。各部のＴＦＴのＯＮ、ＯＦＦのタイミングと、ゲート・ソ
ース間電圧等を考慮して、適宜決定すれば良い。

ここでは、例としてスイッチング用ＴＦＴ２０４、消去用ＴＦＴ２０５、逆方
向バイアス用ＴＦＴ２０７がいずれもＮチャネル型、駆動用ＴＦＴ２０６がＰチ
ャネル型、ＥＬ素子２０８において、電流供給線２１０に接続されている側が陽
極、対向電源線２１２に接続されている側が陰極である場合の動作について説明
する。

まず、アドレス(書き込み)期間においては、図２(Ｂ)に示すように、書込用ゲ
ート信号線２０２にパルスが入力され、Ｈレベル(９Ｖ)となり、スイッチング用
ＴＦＴ２０４がＯＮし、２０１に出力されている映像信号が駆動用ＴＦＴ２０６
のゲート電極に入力される。ここでは駆動用ＴＦＴ２０６がＰチャネル型である
ため、映像信号がＨレベル(７Ｖ)のときＯＦＦし、Ｌレベル(０Ｖ)のときＯＮす
る。

続いて、サステイン(発光)期間においては、図２(Ｃ)に示すように、駆動用ＴＦ
Ｔ２０６がＯＮすることによって、電流供給線２１０の電位(６Ｖ)が画素電極に
入力され、対向電源線２１２の電位(−１０Ｖ)との電位差によりＥＬ素子２０８
に順方向バイアスが印加され、ＥＬ素子２０８に電流が流れ発光する。また、駆
動用ＴＦＴ２０６がＯＦＦのときは、ＥＬ素子２０８には電流が流れず、非発光
となる。

続いて、リセット・逆方向バイアス期間においては、図２(Ｄ)に示すように、
消去・逆方向バイアス用ゲート信号線２０３にパルスが入力され、Ｈレベル(９
Ｖ)となり、消去用ＴＦＴ２０５、逆方向バイアス用ＴＦＴ２０７がＯＮする。
消去用ＴＦＴ２０５がＯＮすることによって、駆動用ＴＦＴ２０６のゲート電極
に電流供給線２１０の電位(６Ｖ)が入力され、駆動用ＴＦＴ２０６のゲート電極
とソース電極の電位差が０となり、駆動用ＴＦＴ２０６がＯＦＦする。

同時に、逆方向バイアス用ＴＦＴ２０７がＯＮすることによって逆方向バイア
ス用電源線２１１の電位(−１４Ｖ)が画素電極に入力される。ここで、逆方向バ
イアス用電源線２１１の電位(−１４Ｖ)を対向電源線２１２の電位(−１０Ｖ)よ
りも低く設定してあるので、ＥＬ素子２０８には逆方向バイアスが印加される。
消去・逆方向バイアス用ゲート信号線２０３にＨレベルの電位(−１０Ｖ)が入力
されている間は、ＥＬ素子２０８に逆方向バイアスが印加され続ける。

また、消去・逆方向バイアス用ゲート信号線２０３にパルス入力が終了し、逆
方向バイアス用ＴＦＴ２０７がＯＦＦしても、ＥＬ素子２０８そのものが有する
容量、もしくは画素電極とある一定電位との間に設けられた容量によって、画素
電極の電荷は保持され、ＥＬ素子２０８に逆方向バイアスが印加され続ける。

この時、各ラインの消去期間と逆方向バイアス期間は同一期間となり、高ｄｕ
ｔｙ比を実現出来る。また、消去・逆方向バイアス期間を延長し、任意の長さに
設定するようにしても良い。

［実施形態３］
図３は、本発明にて交流駆動を行うための画素構成で、実施形態１、２とは異
なる一実施形態を示している。

図３(Ａ)に示すように、各画素はソース信号線(Ｓ)３０１、書込用ゲート信号
線(ＳＥＬ)３０２、消去用ゲート信号線(ＲＳＥ)３０３、逆方向バイアス用ゲー
ト信号線(ＲＢＳ)３０４、スイッチング用ＴＦＴ３０５、駆動用ＴＦＴ３０６、
消去用ＴＦＴ３０７、逆方向バイアス用ＴＦＴ３０８、ＥＬ素子３０９、電流供
給線(Ｖ_A)３１１、逆方向バイアス用電源線(Ｖ_B)３１２とを有し、ＥＬ素子３０
９の一方の電極(画素電極)は、駆動用ＴＦＴ３０６のソース領域もしくはドレイ
ン領域のいずれか一方に接続され、他方の電極(対向電極)は、対向電源線(Ｖ_C)
３１３に接続されている。

図３(Ａ)中、各信号線、電源線に付してある電位は、電源電位もしくは、信号
のＬレベル／Ｈレベルの電位を示す。例えば、ソース信号線３０１の場合、信号
がＬレベルのとき０Ｖ、Ｈレベルのとき７Ｖである。また、電流供給線３１１の
電位は６Ｖ、逆方向バイアス用電源線３１２の電位は−１４Ｖである。なお、こ
こに付した電位は一例であり、必ずしもこの電位としなくとも、図３(Ａ)の回路
は動作が可能である。各部のＴＦＴのＯＮ、ＯＦＦのタイミングと、ゲート・ソ
ース間電圧等を考慮して、適宜決定すれば良い。

ここでは、例としてスイッチング用ＴＦＴ３０５、逆方向バイアス用ＴＦＴ３
０８がＮチャネル型、駆動用ＴＦＴ３０６、消去用ＴＦＴ３０７がＰチャネル型
、ＥＬ素子３０９において、電流供給線３１１に接続されている側が陽極、対向
電源線３１３に接続されている側が陰極である場合の動作について説明する。

まず、アドレス(書き込み)期間においては、図３(Ｂ)に示すように、書込用ゲ
ート信号線３０２にパルスが入力され、Ｈレベル(９Ｖ)となり、スイッチング用
ＴＦＴ３０５がＯＮし、ソース信号線３０１に出力されている映像信号が駆動用
ＴＦＴ３０６のゲート電極に入力される。ここでは駆動用ＴＦＴ３０６がＰチャ
ネル型であるため、映像信号がＨレベル(７Ｖ)のときＯＦＦし、Ｌレベル(０Ｖ)
のときＯＮする。

また、消去用ゲート信号線３０３にＬレベルの電位(−２Ｖ)が入力され、消去
用ＴＦＴ３０７がＯＮする。

続いて、サステイン(発光)期間においては、図３(Ｃ)に示すように、消去用ゲ
ート信号線３０３に常にＬレベルの電位(−２Ｖ)が入力され、消去用ＴＦＴ３０
７はＯＮし続ける。更に、駆動用ＴＦＴ３０６がＯＮすることによって、電流供
給線３１１の電位(６Ｖ)が画素電極に入力され、対向電源線３１３の電位(−１
０Ｖ)との電位差によりＥＬ素子３０９に順方向バイアスが印加され、ＥＬ素子
３０９に電流が流れ発光する。また、駆動用ＴＦＴ３０６がＯＦＦのときは、Ｅ
Ｌ素子３０９に電流は流れず、非発光となる。

続いて、リセット期間においては、図３(Ｄ)に示すように、消去用ゲート信号
線３０３に常にＨレベルの電位(９Ｖ)が入力され、消去用ＴＦＴ３０７がＯＦＦ
し続ける。消去用ＴＦＴ３０７がＯＦＦすることによって、電流供給線３１１か
らＥＬ素子３０９への電流供給の経路が遮断され、ＥＬ素子３０９は非発光とな
る。実施形態１、２の場合と異なり、ここでは消去用ＴＦＴ３０７は、発光期間
を通じてＯＮし続け、消去期間を通じてＯＦＦし続けている。

一方、逆方向バイアス期間においては、図３(Ｅ)に示すように、逆方向バイア
ス用ゲート信号線３０４にパルスが入力され、Ｈレベル(−１０Ｖ)となり、逆方
向バイアス用ＴＦＴ３０８がＯＮする。逆方向バイアス用ＴＦＴ３０８がＯＮす
ることによって、画素電極に逆方向バイアス用電源線３１２の電位(−１４Ｖ)が
入力される。ここで、逆方向バイアス用電源線３１２の電位(−１４Ｖ)を対向電
源線３１３の電位(−１０Ｖ)よりも低く設定してあるので、ＥＬ素子には逆方向
バイアスが印加される。逆方向バイアス用ゲート信号線３０４にＨレベルの電位
(−１０Ｖ)が入力されている間は、ＥＬ素子３０９に逆方向バイアスが印加され
続ける。

また、逆方向バイアス用ゲート信号線３０４にパルス入力が終了し、逆方向バ
イアス用ＴＦＴ３０８がＯＦＦしても、ＥＬ素子３０９そのものが有する容量、
もしくは画素電極とある一定電位との間に設けられた容量によって、画素電極の
電荷は保持され、ＥＬ素子３０９には逆方向バイアスが印加され続ける。

消去期間中、消去用ＴＦＴ３０７は常にＯＦＦさせる必要があり、逆方向バイ
アス期間図と各ラインの消去期間とを重ねることができ、高ｄｕｔｙ比が実現出
来る。また、逆方向バイアス期間を任意の長さに設定することが出来る。

［実施形態４］
図４は、本発明にて交流駆動を行うための画素構成で、実施形態１〜３とは異
なる一実施形態を示している。

図４(Ａ)に示すように、各画素はソース信号線(Ｓ)４０１、書込用ゲート信号
線(ＳＥＬ)４０２、消去・逆方向バイアス用ゲート信号線(ＲＳＥ)４０３、スイ
ッチング用ＴＦＴ４０４、駆動用ＴＦＴ４０５、消去用ＴＦＴ４０６、逆方向バ
イアス用ＴＦＴ４０７、ＥＬ素子４０８、電流供給線(Ｖ_A)４１０、逆方向バイ
アス用電源線(Ｖ_B)４１１とを有し、ＥＬ素子４０８の一方の電極(画素電極)は
、駆動用ＴＦＴ４０５のソース領域もしくはドレイン領域のいずれか一方に接続
され、他方の電極(対向電極)は、対向電源線(Ｖ_C)４１２に接続されている。

図４(Ａ)中、各信号線、電源線に付してある電位は、電源電位もしくは、信号
のＬレベル／Ｈレベルの電位を示す。例えば、ソース信号線４０１の場合、信号
がＬレベルのとき０Ｖ、Ｈレベルのとき７Ｖである。また、電流供給線４１０の
電位は６Ｖ、逆方向バイアス用電源線４１１の電位は−１４Ｖである。なお、こ
こに付した電位は一例であり、必ずしもこの電位としなくとも、図４(Ａ)の回路
は動作が可能である。各部のＴＦＴのＯＮ、ＯＦＦのタイミングと、ゲート・ソ
ース間電圧等を考慮して、適宜決定すれば良い。

ここでは、スイッチング用ＴＦＴ４０４、逆方向バイアス用ＴＦＴ４０７がＮ
チャネル型、駆動用ＴＦＴ４０５、消去用ＴＦＴ４０６がＰチャネル型、電流供
給線４１０を陽極電位、対向電源線４１２を陰極電位とした場合の駆動について
説明する。ＥＬ素子４０８において、電流供給線４１０に接続されている側が陽
極、対向電源線４１２に接続されている側が陰極である場合の動作について説明
する。

まず、アドレス(書き込み)期間においては、図４(Ｂ)に示すように、書込用ゲ
ート信号線４０２にパルスが入力され、Ｈレベル(９Ｖ)となり、スイッチング用
ＴＦＴ４０４がＯＮし、４０１に出力されている映像信号が駆動用ＴＦＴ４０５
のゲート電極に入力される。ここでは駆動用ＴＦＴ４０５がＰチャネル型である
ため、映像信号がＨレベル(７Ｖ)のときＯＦＦし、Ｌレベル(０Ｖ)のときＯＮす
る。

また、消去・逆方向バイアス用ゲート信号線４０３にＬレベルの電位(−１６Ｖ)
が入力され、消去用ＴＦＴ４０６がＯＮし、逆方向バイアス用ＴＦＴ４０７がＯ
ＦＦする。

続いて、サステイン(発光)期間においては、図４(Ｃ)に示すように、消去・逆
方向バイアス用ゲート信号線４０３に常にＬレベルの電位(−１６Ｖ)が入力され
、消去用ＴＦＴ４０６はＯＮし続け、逆方向バイアス用ＴＦＴ４０７はＯＦＦし
続ける。

更に、駆動用ＴＦＴ４０５がＯＮすることによって、電流供給線４１０の電位
(６Ｖ)が画素電極に入力され、対向電源線４１２の電位(−１０Ｖ)との電位差に
よりＥＬ素子４０８に順方向バイアスが印加され、ＥＬ素子４０８に電流が流れ
発光する。また、駆動用ＴＦＴ４０５がＯＦＦのときは、ＥＬ素子４０８には電
流が流れず、非発光となる。

続いて、リセット・逆方向バイアス期間においては、図４(Ｄ)に示すように、
消去・逆方向バイアス用ゲート信号線４０３に常にＨレベルの電位(９Ｖ)が入力
され、消去用ＴＦＴ４０６がＯＦＦし、逆方向バイアス用ＴＦＴ４０７がＯＮす
る。この動作により、逆方向バイアス用電源線の電位(−１４Ｖ)が画素電極に入
力される。ここで、逆方向バイアス用電源線４１１の電位(−１４Ｖ)を対向電源
線４１２の電位(−１０Ｖ)よりも低く設定してあるので、ＥＬ素子４０８には逆
方向バイアスが印加される。消去・逆方向バイアス用ゲート信号線４０３にＨレ
ベルの電位(９Ｖ)が入力されている間は、消去用ＴＦＴ４０６がＯＦＦし続ける
ことによって電流供給線４１０からＥＬ素子４０８への電流供給経路が遮断され
、ＥＬ素子４０８は非発光となり、逆方向バイアス用ＴＦＴ４０７がＯＮし続け
ることによってＥＬ素子４０８に逆方向バイアスが印加され続ける。

この時、各ラインの消去期間と逆方向バイアス期間は同一期間となり、高ｄｕ
ｔｙ比が実現出来る。また、消去・逆方向バイアス期間を延長し、任意の長さに
設定することが出来る。

実施形態１〜４の通り、各画素に逆方向バイアス用電源線を設けることで、カ
ラー表示の発光装置において、Ｒ、Ｇ、ＢそれぞれのＥＬ素子に合わせた任意の
値の逆方向バイアスを印加することが出来る。

また、Ｒ、Ｇ、Ｂの中で最も高い逆方向バイアスを印加する際の電位に合わせ
て逆方向バイアス用電源線の電位を共通化し、隣接する画素で逆方向バイアス用
電源線を共用しても良い。この場合、配線数を減らすことが出来、高開口率が期
待出来る。

また、実施形態１〜４では、駆動用ＴＦＴを線形領域で動作させた場合、すな
わち定電圧駆動方式を例にとって説明しているが、ＥＬ素子の寿命を考慮した場
合、駆動用ＴＦＴを飽和領域で動作させ、ＥＬ素子に一定の電流を供給すること
の出来る定電流駆動を行うことが望ましい。

以下に、本発明の実施例について記載する。

図１２に示すように、携帯電話等の電子機器の表示部として発光装置が使用され
る場合は、発光装置１２０１という形で内蔵される。ここで、発光装置１２０１
とは、パネルと、パネルを駆動するための信号処理用ＬＳＩ、メモリ等を実装し
た基板とを接続した形態を指す。

発光装置１２０１をブロック図として、図６(Ａ)に示す。発光装置１２０１は
、パネル６５０、駆動回路６６０を有する。

駆動回路６６０は信号生成部６１１、電源部６１２を有する。電源部６１２は
、外部バッテリーより供給される電源より、ソース信号線駆動回路、ゲート信号
線駆動回路、発光素子、信号生成部６１１等に、それぞれ所望の複数の電圧値の
電源を生成し、供給する。信号生成部６１１には、電源、映像信号、同期信号が
入力され、発光装置６５０にて処理が出来るように、各種信号の変換を行う他、
ソース信号線駆動回路、ゲート信号線駆動回路を駆動するためのクロック信号等
を生成する。

また、パネル６５０は基板上に、画素部６０１、ソース信号線駆動回路６０２
、書込用ゲート信号線駆動回路６０３、消去用ゲート信号線駆動回路６０４、逆
方向バイアス用ゲート信号線駆動回路６０５、ＦＰＣ６０６等を配置することに
よって構成される。

基板中央部には、画素部６０１が配置され、その周辺部には、ソース信号線駆
動回路６０２、書込用ゲート信号線駆動回路６０３、消去用ゲート信号線駆動回
路６０４、逆方向バイアス用ゲート信号線駆動回路６０５等が配置されている。
ＥＬ素子の対向電極は、画素部６０１全体面に形成されており、ＦＰＣ６０６を
通じて、対向電位が与えられる。ソース信号線駆動回路６０２、書込用ゲート信
号線駆動回路６０３、消去用ゲート信号線駆動回路６０４、逆方向バイアス用ゲ
ート信号線駆動回路６０５を駆動するための信号、及び電源の供給はＦＰＣ６０
６を通じて、駆動回路６６０より行われる。

また、図６(Ｂ)に示すように、消去期間と逆方向バイアス期間を同じタイミン
グに設ける場合等は、消去・逆方向バイアス用ゲート信号線駆動回路６０７と、
同一駆動回路を使用することができ、狭額縁化が可能である。

本実施例にて示した発光装置１２０１は、パネル６５０と、信号生成部６１１
および電源部６１２を含む駆動回路６６０とは独立して作成されているが、これ
らを基板上に一体形成して作製しても良い。

デジタル映像信号を用いて映像の表示を行う場合の、ソース信号線駆動回路の
概略図を図７に、ゲート信号線駆動回路の概略図を図８に示す。

ソース信号線駆動回路は、Ｄ−フリップフロップ７０１を複数段用いてなるシ
フトレジスタ７０２、第１のラッチ回路７０３ａ、第２のラッチ回路７０３ｂ、
レベルシフタ７０４、バッファ７０５等を有する。外部より入力される信号は、
クロック信号(Ｓ−ＣＫ)、反転クロック信号(Ｓ−ＣＫｂ)、スタートパルス(Ｓ
−ＳＰ)、デジタル映像信号(Digital Video Data)である。図７のような構成の
場合、デジタル映像信号は、例えば「最上位ビットの１行目→２行目→・・・最
終行、→第２ビットの１行目→２行目→・・・最終行、→・・・最下位ビットの
１行目→２行目→・・・最終行」というように、直列に入力される。

まず、クロック信号、クロック反転信号、およびスタートパルスのタイミング
に従って、シフトレジスタ７０２より、順次サンプリングパルスが出力される。
続いて、サンプリングパルスは、第１のラッチ回路７０３ａに入力され、サンプ
リングパルスが入力されたタイミングで、ビット毎のデジタル映像信号を取り込
み、保持する。この動作が、１列目から順に行われる。

最終段の第１のラッチ回路７０３ａにおいてデジタル映像信号の保持が完了す
ると、水平帰線期間中にラッチパルスが入力され、このタイミングで、第１のラ
ッチ回路７０３ａにおいて保持されているデジタル映像信号は、一斉に第２のラ
ッチ回路７０３ｂへと転送される。その後、レベルシフタにおいてパルスの振幅
変換を受け、続いて、バッファにおいて映像信号波形が整形された後、それぞれ
のソース信号線Ｓ１〜Ｓｘへと出力される。

一方、ゲート信号線駆動回路は、Ｄ−フリップフロップ８０１を複数段用いて
なるシフトレジスタ８０２、レベルシフタ８０３、バッファ８０４等を有する。
外部より入力される信号は、クロック信号(Ｇ−ＣＫ)、反転クロック信号(Ｇ−
ＣＫｂ)、スタートパルス(Ｇ−ＳＰ)である。

まず、クロック信号、クロック反転信号、およびスタートパルスのタイミング
に従って、シフトレジスタ８０２より、順次パルスが出力される。続いて、レベ
ルシフタ８０３によってパルスの振幅変換を受け、続いて、バッファにおいてパ
ルス波形が整形された後、ゲート信号線Ｇ１〜Ｇｙを順次選択するパルスとして
、それぞれのゲート信号線へと出力される。最終行Ｇｙでの選択が終了すると、
垂直帰線期間を経たあと、再びシフトレジスタ８０２よりパルスが出力され、順
にゲート信号線の選択を行う。

また、実施形態１、３を採用し、消去用ゲート信号線と逆方向バイアス用ゲー
ト信号線に全く同じタイミングのパルスを入力する場合、図９に示すような方法
で、消去用ゲート信号線駆動回路と逆方向バイアス用ゲート信号線駆動回路を同
一にすることができ、狭額縁化が可能である。

図９のゲート信号線駆動回路は、Ｄ−フリップフロップ９０１を複数段用いて
なるシフトレジスタ９０２、レベルシフタ９０３、バッファ９０４、電圧変換回
路９０５等を有する。外部より入力される信号は、クロック信号(Ｇ−ＣＫ)、反
転クロック信号(Ｇ−ＣＫｂ)、スタートパルス(Ｇ−ＳＰ)である。

動作は前述したゲート信号線駆動回路とほぼ同様である。シフトレジスタ９０
２から順次出力されるパルスは、レベルシフタ９０３による振幅変換、また、バ
ッファ９０４によってパルス波形の成形を受けた後、そのまま消去用ゲート信号
線Ｇ１〜Ｇｙに出力されるものと、電圧変換回路９０５に入力されるものとに分
かれる。後者は、電圧変換回路９０５によって、所望の振幅(Ｖ_H−Ｖ_L間)を有す
るパルスに変換され、逆方向バイアス用ゲート信号線Ｇｂ１〜Ｇｂｙに出力され
る。また、電圧変換回路９０５は消去用ゲート信号線Ｇ１〜Ｇｙの側に設けられ
ていても良い。

実施形態に挙げた画素構成をＳＥＳ駆動し、逆方向バイアスを印加させる場合
の実際の動作タイミングについて、図１０、図１１を用いて説明する。

まず、通常のＳＥＳ駆動について、図１１を用いて説明する。

１フレーム期間は、複数のサブフレーム期間に分割される。ここでは一例とし
て、６つのサブフレーム期間ＳＦ１〜ＳＦ６に分割している。各サブフレーム期
間は、アドレス(書き込み)期間Ｔａと、サステイン(発光)期間Ｔｓとを有する。
各サブフレーム期間のサステイン(発光)期間は、それぞれの長さが異なっており
、どのサブフレームにおいてＥＬ素子を発光させるかによって、１フレーム期間
あたりの各画素の発光時間が決定し、この長短によって階調表示を行う。

ここで、サブフレーム期間の分割数が多いほど、多階調の表示が可能となるが
、一部のサブフレーム期間においては、サステイン(発光)期間がアドレス(書き
込み)期間よりも短くなるものが現れる。この場合、異なるサブフレーム期間が
有するアドレス(書き込み)期間が重複することは出来ないため、さらにリセット
期間Ｔｒと、消去期間Ｔｅとを有する。

リセット期間ＴｒとはＥＬ素子を強制的に非発光状態にする信号を画素に入力
する期間であり、消去期間Ｔｒとはリセット期間に入力された信号に基づいて、
ＥＬ素子の非発光状態が続いている期間である。

動作としては、まずＳＦ１のアドレス(書き込み)期間Ｔａ１において、１行目
から順に書込用ゲート信号線にパルスが入力され、ソース信号線に出力されてい
るデジタル映像信号を書き込んでいく。デジタル映像信号が書き込まれた行にお
いては直ちにサステイン(発光)期間Ｔｓ１へと移る。１行目〜最終行まで書込作
業が完了するとアドレス(書き込み)期間Ｔａ１は終了する。次にサステイン(発
光)期間Ｔａ１が終了した１行目より、書込用ゲート信号線にパルスが入力され
、ＳＦ２のアドレス(書き込み)期間Ｔａ２が開始される。

上述の動作を繰り返し、ＳＦ２、ＳＦ３が終了し、ＳＦ４のアドレス(書き込
み)期間Ｔａ４が開始される。ここで、アドレス(書き込み)期間Ｔａ４はサステ
イン(発光)期間Ｔｓ４よりも長いため、サステイン(発光)期間Ｔｓ４の終了後直
ちに次のアドレス(書き込み)期間Ｔａ５を開始することが出来ない。よって、サ
ステイン(発光)期間Ｔｓ４が終了した１行目より、リセット期間Ｔｒ４が開始さ
れる。このときの消去期間Ｔｅ４の長さは、通常、図１１(Ａ)のように１行目の
サステイン(発光)期間が終了した後から、最終行のアドレス(書き込み)期間が終
了するまでの長さとなる。

続いて、ＳＦ５のアドレス(書き込み)期間Ｔａ５が開始される。ＳＦ５、ＳＦ
６が終了すると１フレーム期間が終了し、次のフレーム期間となる。

続いて、実施形態１〜４に示した回路における動作タイミングについて、図１
０を用いて説明する。

１フレーム期間を６つのサブフレーム期間ＳＦ１〜ＳＦ６に分割している。各サ
ブフレームはアドレス(書き込み)期間Ｔａ、サステイン(発光)期間Ｔｓを有する
。また、アドレス(書き込み)期間Ｔａがサステイン(発光)期間Ｔｓよりも長いサ
ブフレーム(ここではＳＦ４、ＳＦ５、ＳＦ６が該当する)はアドレス(書き込み)
期間Ｔａ、サステイン(発光)期間Ｔｓの他に、リセット期間Ｔｒ、消去期間Ｔｅ
、逆方向バイアス期間Ｔｂ、逆方向バイアス印加期間Ｔｉを有する。

アドレス(書き込み)期間Ｔａとは画素にデジタル映像信号を書き込む期間であり
、サステイン(発光)期間Ｔｓとはアドレス(書き込み)期間において、書き込まれ
たデジタル映像信号に基づいて、ＥＬ素子が発光、または非発光状態をとる期間
である。どのサブフレーム期間でＥＬ素子が発光するかによって、１フレーム期
間あたりの各画素の発光時間が決まり、この長短によって階調表示を行う。

リセット期間ＴｒとはＥＬ素子を強制的に非発光状態にする信号を画素に入力
する期間であり、消去期間Ｔｒとはリセット期間に入力された信号に基づいて、
ＥＬの非発光状態が続いている期間である。また、逆方向バイアス期間Ｔｂとは
、ＥＬ素子に逆方向バイアスを印加するための信号を画素に入力する期間であり
、逆方向バイアス印加期間Ｔｉとは逆方向バイアス期間Ｔｂに入力された信号に
基づいて、ＥＬ素子に逆方向バイアスが印加されている状態が続いている期間で
ある。

動作としては、まずＳＦ１のアドレス(書き込み)期間Ｔａ１において、１行目か
ら順に書込用ゲート信号線にパルスが入力され、ソース信号線に出力されている
デジタル映像信号を書き込んでいく。デジタル映像信号が書き込まれた行におい
ては直ちにサステイン(発光)期間Ｔｓ１へと移る。１行目〜最終行まで書込作業
が完了するとアドレス(書き込み)期間Ｔａ１は終了する。次にサステイン(発光)
期間Ｔａ１が終了した１行目より、書込用ゲート信号線にパルスが入力され、Ｓ
Ｆ２のアドレス(書き込み)期間Ｔａ２が開始される。

上述の動作を繰り返し、ＳＦ２、ＳＦ３が終了し、ＳＦ４のアドレス(書き込み)
期間Ｔａ４が開始される。ここで、アドレス(書き込み)期間Ｔａ４はサステイン
(発光)期間Ｔｓ４よりも長いため、サステイン(発光)期間Ｔｓ４の終了後直ちに
次のアドレス(書き込み)期間Ｔａ５を開始することが出来ない。よって、サステ
イン(発光)期間Ｔｓ４が終了した１行目より、リセット期間Ｔｒ４が開始される
。このときの消去期間Ｔｅ４の長さは、通常、図１０(Ａ)のように１行目のサス
テイン(発光)期間が終了した後から、最終行のアドレス(書き込み)期間が終了す
るまでの長さとなる。

このとき、リセット期間Ｔｒ４と同時に逆方向バイアス期間Ｔｂ４が開始されて
いて、消去期間Ｔｅ４と逆方向バイアス印加期間が同時となり、各行ごとに逆方
向バイアスが印加されていく。続いて、ＳＦ５のアドレス(書き込み)期間Ｔａ５
が開始される。ＳＦ５、ＳＦ６が終了すると１フレーム期間が終了し、次のフレ
ーム期間となる。

図１０(Ｂ)で示すように、消去・逆方向バイアス印加期間Ｔｅｉ４、Ｔｅｉ５、
Ｔｅｉ６を任意の長さに延長し、ＥＬ素子に逆方向バイアスが印加される時間を
調整することも可能である。

更に、実施形態１、３を採用した場合には、図１０(Ｃ)で示すように、リセット
期間Ｔｒ４と逆方向バイアス期間Ｔｂ４を独立させることができ、逆方向バイア
ス印加期間Ｔｉ４は消去期間Ｔｅ４に含まれ、且つ、隣り合う逆方向バイアス期
間Ｔｂが重ならない範囲で任意に設定でき、ＥＬ素子に逆方向バイアスが印加さ
れる時間を調整することも可能である。

また、ここではアドレス(書き込み)期間Ｔａがサステイン(発光)期間Ｔｓより
も長いサブフレームのみがリセット期間Ｔｒ、消去期間Ｔｅ、逆方向バイアス期
間Ｔｂ、逆方向バイアス印加期間Ｔｉを有する場合を説明したが、アドレス(書
き込み)期間Ｔａがサステイン(発光)期間Ｔｓよりも短い、または同じ長さのサ
ブフレーム期間に各期間を設け、ＥＬ素子に逆方向バイアスを印加することも可
能である。

また、表示階調数を増やしたい場合は、サブフレーム期間の分割数を増やせば
良いし、サブフレーム期間の順序は必ずしも上位ビット→下位ビットといった順
序である必要はなく、１フレーム期間中、ランダムに並んでいても良い。

図５(Ａ)に、実施形態１にて示した図１の構成を有する画素を実際に作製した
場合の素子レイアウト例を示す。また、図５(Ａ)において、Ｘ−Ｘ'で示される
部分の断面図を図５(Ｂ)に示す。

図５(Ｂ)において、５００は絶縁表面を有する基板である。基板５００上には
、駆動用ＴＦＴ５０７等が設けられ、駆動用ＴＦＴ５０７のソース・ドレイン領
域を形成する不純物領域に接続されるように、配線材料でなるソース・ドレイン
電極が形成され、そのうちの一方と、画素電極５０９が、重なり合う部分で接続
するように設けられている。画素電極５０９上には、有機導電体膜５２２が設け
られ、さらに有機薄膜(発光層)５２３が設けられている。有機薄膜(発光層)５２
３上には、対向電極５２４が設けられている。対向電極５２４は、全ての画素で
共通に接続されるように、ベタ付けの形で形成される。

うち、本文中でＥＬ素子と表記しているものは、図５(Ｂ)において、画素電極
５０９、有機導電体膜５２２、有機薄膜(発光層)５２３、対向電極５２４の積層
体に相当し、画素電極５０９と対向電極５２４のうちいずれか一方が陽極、他方
が陰極となる。

有機薄膜(発光層)５２３から発せられた光は、画素電極５０９もしくは対向電
極５２４のうちいずれかを透過して発せられる。このとき、図５(Ｂ)において、
画素電極側、すなわちＴＦＴ等が形成されている側に光が発せられる場合を下面
出射、対向電極側に光が発せられる場合を上面出射と呼ぶ。

下面出射の場合、画素電極５０９を透明導電膜によって形成される。逆に、上
面出射の場合、対向電極５２４を透明導電膜によって形成される。

なお、本実施例にて示した構成はあくまで一例であり、画素レイアウト、断面
構成、ＥＬ素子の電極の積層順等に関してはこの限りではない。

また、カラー表示の発光装置においては、Ｒ・Ｇ・Ｂそれぞれの発光色を持つ
ＥＬ素子を塗りわけても良いし、単色のＥＬ素子をベタ付けの形で塗り、カラー
フィルタによってＲ・Ｇ・Ｂの発光を得るようにしても良い。

本実施例においては、発光層として高分子化合物を適用し、さらに陽極と発光
層との間に導電性高分子化合物からなるバッファ層を設けた発光素子において、
直流駆動(常に順方向バイアスを印加)と交流駆動(順方向バイアスと逆方向バイ
アスを一定周期で交互に印加)を行った際の輝度劣化について測定を行った結果
について述べる。

図１４(Ａ)(Ｂ)は、順方向バイアス：３．７Ｖ、逆方向バイアス：１．７Ｖ、
デューティ５０％、交流周波数６０Ｈｚにおいて交流駆動を行った際の信頼性試
験の結果を示している。初期輝度は約４００cd/cm²であった。比較用に、直流駆
動(順方向バイアス：３．６５Ｖ)を行った際の信頼性試験の結果も同時に示した
。結果、直流駆動においては、４００時間程度で輝度が半減したのに対し、交流
駆動においては、約７００時間経過後も、半減には至らなかった。

図１４(Ｃ)(Ｄ)は、順方向バイアス：３．８Ｖ、逆方向バイアス：１．７Ｖ、
デューティ５０％、交流周波数６００Ｈｚにおいて交流駆動を行った際の信頼性
試験の結果を示している。初期輝度は約３００cd/cm²であった。比較用に、直流
駆動(順方向バイアス：３．６５Ｖ)を行ったさいの信頼性試験の結果も同時に示
した。結果、直流駆動においては、５００時間程度で輝度が半減したのに対し、
交流駆動においては、約７００時間経過後も、初期輝度の６０％程度を保持して
いた。

発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、
明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部
に用いることが出来る。

本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、
ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステ
ム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナル
コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、
携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的には
Digital Versatile Disc(ＤＶＤ)等の記録媒体を再生し、その画像を表示しうる
ディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る
機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用い
ることが望ましい。それら電子機器の具体例を図１３に示す。

図１３(Ａ)はＥＬディスプレイであり、筐体３００１、音声出力部３００２、
表示部３００３等を含む。本発明の発光装置は表示部３００３に用いることが出
来る。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレ
イよりも薄い表示部とすることが出来る。なお、発光素子表示装置は、パソコン
用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

また、図１３(Ｃ)は大型のＥＬディスプレイであり、図１３(Ａ)と同様に、筐体
３０２１、音声出力部３０２２、表示部３０２３を含む。本発明の発光装置は表
示部３０２３に用いることができる。

図１３(Ｂ)はモバイルコンピュータであり、本体３０１１、スタイラス３０１２
、表示部３０１３、操作ボタン３０１４、外部インターフェイス３０１５等を含
む。本発明の発光装置は表示部３０１３に用いることが出来る。

図１３(Ｄ)はゲーム機であり、本体３０３１、表示部３０３２、操作ボタン３
０３３等を含む。本発明の発光装置は表示部３０３２に用いることが出来る。

図１３(Ｅ)は携帯電話であり、本体３０４１、音声出力部３０４２、音声入力
部３０４３、表示部３０４４、操作スイッチ３０４５、アンテナ３０４６等を含
む。本発明の発光装置は表示部３０４４に用いることが出来る。なお、表示部３
０４４は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑える
ことが出来る。

なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含
む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。

また、上記電子機器はインターネットやＣＡＴＶ(ケーブルテレビ)などの電子
通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表
示する機会が増してきている。有機発光材料の応答速度は非常に高いため、発光
装置は動画表示に好ましい。

また、発光装置は発光している部分が電力を消費するため、発光部分が極力少
なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携
帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場
合には、非発光部分を背景として文字情報を発光部分で形成するように駆動する
ことが望ましい。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用い
ることが可能である。また、本実施例の電子機器は実施例１〜５に示したいずれ
の構成の発光装置を用いても良い。

本発明の一実施形態を示す図。本発明の一実施形態を示す図。本発明の一実施形態を示す図。本発明の一実施形態を示す図。本発明を適用して作製した発光装置の画素部レイアウト例と断面図。発光装置の構成を示すブロック図。ソース信号線駆動回路の一構成例を示す図。ゲート信号線駆動回路の一構成例を示す図。消去・逆方向バイアス共用のゲート信号線駆動回路の一構成例を示す図。逆方向バイアス期間を設けたＳＥＳ駆動のタイミングチャートを示す図。通常のＳＥＳ駆動のタイミングチャートを示す図。電子機器に内蔵された発光装置を示す図。本発明が適用可能な電子機器の例を示す図。直流駆動と交流駆動における信頼性試験の結果を示す図。

符号の説明

１０１ソース信号線
１０２書込用ゲート信号線
１０３消去用ゲート信号線
１０４逆方向バイアス用ゲート信号線
１０５スイッチング用ＴＦＴ
１０６消去用ＴＦＴ
１０７駆動用ＴＦＴ
１０８逆方向バイアス用ＴＦＴ
１０９ＥＬ素子
１１０容量
１１１電流供給線
１１２逆方向バイアス用電源線
１１３対向電源線

Claims

発光素子を含む画素を有する発光装置の駆動方法であって、
１フレーム期間は、ｎ個（ｎは自然数、２＜ｎ）のサブフレーム期間を有し、
前記ｎ個のサブフレーム期間はそれぞれ、
前記画素に対する映像信号の書き込みを行うアドレス期間と、
前記映像信号に基づいて前記発光素子が発光または非発光となるサステイン期間と、を有し、
前記ｎ個のサブフレーム期間から選択されたｍ個（ｍは自然数、０＜ｍ≦ｎ−１）のサブフレーム期間はそれぞれ、
前記画素に書き込まれるリセット信号に基づいて、前記発光素子が非発光となる消去期間を有し、
前記ｍ個のサブフレーム期間から選択されたｋ個（ｋは自然数、０＜ｋ≦ｍ）のサブフレーム期間はそれぞれ、
前記画素に書き込まれる逆方向バイアス電圧を印加するための信号に基づいて、前記発光素子に逆方向バイアス電圧が印加される逆方向バイアス印加期間を有し、
前記消去期間と前記逆方向バイアス印加期間は重なることを特徴とする発光装置の駆動方法。
請求項１において、
前記発光素子が発光するときに前記発光素子に印加される順方向バイアス電圧Ｖ_１と、前記順方向バイアス電圧に対して極性の反転した前記逆方向バイアス電圧Ｖ_２は、｜Ｖ_１｜≧｜Ｖ_２｜を満たすことを特徴とする発光装置の駆動方法。
第１乃至第４のトランジスタと、発光素子とを含む画素を有する発光装置の駆動方法であって、
前記第１のトランジスタのゲート電極は、第１のゲート信号線と電気的に接続され、第１の電極は、ソース信号線と電気的に接続され、第２の電極は、前記第２のトランジスタの第１の電極及び前記第３のトランジスタのゲート電極と電気的に接続され、
前記第２のトランジスタのゲート電極は、第２のゲート信号線と電気的に接続され、第２の電極は、第１の電源線と電気的に接続され、
前記第３のトランジスタの第１の電極は、前記第１の電源線と電気的に接続され、第２の電極は、前記発光素子の第１の電極及び前記第４のトランジスタの第１の電極と電気的に接続され、
前記第４のトランジスタのゲート電極は、第３のゲート信号線と電気的に接続され、第２の電極は、第２の電源線と電気的に接続され、
前記発光素子の第２の電極は、第３の電源線と電気的に接続され、
１フレーム期間内に、
前記第１のトランジスタがオン、前記第２及び前記第４のトランジスタがオフである第１の期間と、
前記第１、前記第２及び前記第４のトランジスタがオフである第２の期間と、
前記第２のトランジスタがオン、前記第１、前記第３及び前記第４のトランジスタがオフである第３の期間と、
前記第１、前記第２及び前記第３のトランジスタがオフ、前記第４のトランジスタがオンである第４の期間と、を有し、
前記第３の期間において、前記発光素子は発光せず、
前記第４の期間において、前記発光素子に逆方向バイアス電圧が印加されることを特徴とする発光装置の駆動方法。
第１乃至第４のトランジスタと、発光素子とを含む画素を有する発光装置の駆動方法であって、
前記第１のトランジスタのゲート電極は、第１のゲート信号線と電気的に接続され、第１の電極は、ソース信号線と電気的に接続され、第２の電極は、前記第２のトランジスタの第１の電極及び前記第３のトランジスタのゲート電極と電気的に接続され、
前記第２のトランジスタのゲート電極は、第２のゲート信号線と電気的に接続され、第２の電極は、第１の電源線と電気的に接続され、
前記第３のトランジスタの第１の電極は、前記第１の電源線と電気的に接続され、第２の電極は、前記発光素子の第１の電極及び前記第４のトランジスタの第１の電極と電気的に接続され、
前記第４のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続され、第２の電極は、第２の電源線と電気的に接続され、
前記発光素子の第２の電極は、第３の電源線と電気的に接続され、
１フレーム期間内に、
前記第１のトランジスタがオン、前記第２及び前記第４のトランジスタがオフである第１の期間と、
前記第１、前記第２及び前記第４のトランジスタがオフである第２の期間と、
前記第１及び前記第３のトランジスタがオフ、前記第２及び前記第４のトランジスタがオンである第３の期間と、を有し、
前記第３の期間において、前記発光素子に逆方向バイアス電圧が印加されることを特徴とする発光装置の駆動方法。
第１乃至第４のトランジスタと、発光素子とを含む画素を有する発光装置の駆動方法であって、
前記第１のトランジスタのゲート電極は、第１のゲート信号線と電気的に接続され、第１の電極は、ソース信号線と電気的に接続され、第２の電極は、前記第２のトランジスタのゲート電極と電気的に接続され、
前記第２のトランジスタの第１の電極は、第１の電源線と電気的に接続され、第２の電極は、前記第３のトランジスタの第１の電極と電気的に接続され、
前記第３のトランジスタのゲート電極は、第２のゲート信号線と電気的に接続され、第２の電極は、前記第４のトランジスタの第１の電極及び前記発光素子の第１の電極と電気的に接続され、
前記第４のトランジスタのゲート電極は、第３のゲート信号線と電気的に接続され、第２の電極は、第２の電源線と電気的に接続され、
前記発光素子の第２の電極は、第３の電源線と電気的に接続され、
１フレーム期間内に、
前記第１及び前記第３のトランジスタがオン、前記第４のトランジスタがオフである第１の期間と、
前記第３のトランジスタがオン、前記第１及び前記第４のトランジスタがオフである第２の期間と、
前記第１、前記第３及び前記第４のトランジスタがオフである第３の期間と、
前記第１及び前記第３のトランジスタがオフ、前記第４のトランジスタがオンである第４の期間と、を有し、
前記第３の期間において、前記発光素子は発光せず、
前記第４の期間において、前記発光素子に逆方向バイアス電圧が印加されることを特徴とする発光装置の駆動方法。
第１乃至第４のトランジスタと、発光素子とを含む画素を有する発光装置の駆動方法であって、
前記第１のトランジスタのゲート電極は、第１のゲート信号線と電気的に接続され、第１の電極は、ソース信号線と電気的に接続され、第２の電極は、前記第２のトランジスタのゲート電極と電気的に接続され、
前記第２のトランジスタの第１の電極は、第１の電源線と電気的に接続され、第２の電極は、前記第３のトランジスタの第１の電極と電気的に接続され、
前記第３のトランジスタのゲート電極は、第２のゲート信号線と電気的に接続され、第２の電極は、前記第４のトランジスタの第１の電極及び前記発光素子の第１の電極と電気的に接続され、
前記第４のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続され、第２の電極は、第２の電源線と電気的に接続され、
前記発光素子の第２の電極は、第３の電源線と電気的に接続され、
１フレーム期間内に、
前記第１及び前記第３のトランジスタがオン、前記第４のトランジスタがオフである第１の期間と、
前記第３のトランジスタがオンであり、前記第１及び前記第４のトランジスタがオフである第２の期間と、
前記第１及び前記第３のトランジスタがオフ、前記第４のトランジスタがオンである第３の期間と、を有し、
前記第３の期間において、前記発光素子に逆方向バイアス電圧が印加されることを特徴とする発光装置の駆動方法。