JP2001506807A - 自己整列金属グリッドを備えたmisトランジスタとその製造工程 - Google Patents
自己整列金属グリッドを備えたmisトランジスタとその製造工程Info
- Publication number
- JP2001506807A JP2001506807A JP52738898A JP52738898A JP2001506807A JP 2001506807 A JP2001506807 A JP 2001506807A JP 52738898 A JP52738898 A JP 52738898A JP 52738898 A JP52738898 A JP 52738898A JP 2001506807 A JP2001506807 A JP 2001506807A
- Authority
- JP
- Japan
- Prior art keywords
- grid
- layer
- silicon
- dummy
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 15
- 239000002184 metal Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 115
- 239000000463 material Substances 0.000 claims abstract description 39
- 230000008569 process Effects 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 307
- 229910052710 silicon Inorganic materials 0.000 claims description 84
- 239000010703 silicon Substances 0.000 claims description 84
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 82
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 50
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 48
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 46
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 35
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 24
- 125000006850 spacer group Chemical group 0.000 claims description 24
- 238000002513 implantation Methods 0.000 claims description 17
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 14
- 238000005498 polishing Methods 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000005368 silicate glass Substances 0.000 claims description 8
- 239000007943 implant Substances 0.000 claims description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 239000012777 electrically insulating material Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 2
- 230000002829 reductive effect Effects 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims 2
- 239000011521 glass Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 18
- 229910021332 silicide Inorganic materials 0.000 description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 10
- 239000005380 borophosphosilicate glass Substances 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000011049 filling Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 102100026827 Protein associated with UVRAG as autophagy enhancer Human genes 0.000 description 2
- 101710102978 Protein associated with UVRAG as autophagy enhancer Proteins 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 235000018936 Vitellaria paradoxa Nutrition 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0172—Manufacturing their gate conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.半導体基板(100)上に低抵抗グリッドを備えたMISトランジスタを少 なくとも1つ形成する方法であって、 a)基板(110)上に、熱処理に耐えることが可能な材料を少なくとも1つ 含むダミーグリッド(112)を形成する工程と、 b)前記基板の前記ダミーグリッド上に自己整列されたソース/ドレイン領域 (118,120)を形成する工程と、 c)リンをドープした酸化シリコンの第1の電気的絶縁層(124)と次いで ドーピング処理をしていない酸化シリコンあるいはボロホストシリケートガラス の第2の電気的絶縁層(126)とを蒸着し、前記ダミーグリッドを前記第1及 び第2の層で被覆し、前記第1及び第2の酸化シリコン層を研磨して前記ダミー グリッド上で停止する工程と、 d)開口(130)を定義するためにダミーグリッドを除去し、前記開口(1 30)を張り出させるために第1及び第2の酸化層(124,126)を部分的 にエッチングし、前記開口(130)内に少なくとも一つの低抵抗材料から成る ダミーグリッドの位置に最後のグリッド(133)を形成し、前記最後のグリッ ド(133)はグリッド絶縁層(132)により基板から離れている工程と を含むことを特徴とする方法。 2.請求項1に記載の方法において、前記工程a)が、 −台座層と呼ばれる酸化層(102)と多結晶あるいはアモルファスシリコン 層(104)と窒化シリコン(106)とをこの順に含むスタックを基板に形成 する工程と、 −面方向フランクを有するダミーグリッド(112)を形成するためにエッチ ングによりスタックを形成する工程と を含む方法。 3 請求項2に記載の方法において、 ダミーグリッド(112)の面方向フランクと同一平面上に位置する多結晶シ リコン層の表面を熱酸化させる工程も含む方法。 4.請求項1に記載の方法において、前記方法b)が、 −ダミーグリッドを注入用マスクとして使用して低ドーズ量のドーピング不純 物の第一の注入を行う工程と、 −ダミーグリッドの面方向フランク上にスペーサー(116)を形成する工程 と、 −スペーサー(116)を備えたダミーグリッドを注入用マスクとして使用し て、第1の注入量より多い量のドーズ量のドーピング不純物の第二の注入を行う 工程とを含む方法。 5.請求項4に記載の方法において、面方向スペーサーの形成において、 −ダミーグリッドを被覆するためにリンをドープした酸化シリコン層をほぼ充 填するように蒸着する工程と −前記ダミーグリッドの面方向フランク上の前記層の一部を保護しながら、前 記ダミーグリッド上の層を除去するために前記層を異方的にエッチングし、この 一部が面方向スペーサーを形成する工程と を含む方法。 6.請求項4に記載の方法において、前記工程(b)がさらにソース/ドレイン 領域の自己整列されたシリサイド化(119a,121a)を含む方法。 7.請求項6に記載の方法において、前記シリサイド化の後に前記ソース/ドレ イン領域上に窒化シリコン層(123)が蒸着される工程を含む方法。 8.請求項2に記載の方法において、前記工程d)が、ダミーグリッドにおける 窒化シリコン層(106)および多結晶あるいはアモルファスシリコン層(10 6)のエッチングによる除去を含み、このエッチング中に前記台座層(102) がエッチング停止層を形成する工程を含む方法。 9.請求項2に記載の方法において、前記工程d)がさらにエッチングによって 前記台座層(102)の除去を含む方法。 10.請求項4に記載の方法において、前記工程d)がさらにダミーグリッドの 面方向スペーサーの部分的な除去を含むことを特徴とする方法。 11.請求項1に記載の方法において、前記工程d)が最後のグリッド(133 )の形成が、窒化チタン(TiN)層(134)およびタングステン(W)層(136 )の連続的な充填蒸着を行い、次いで電気的絶縁層(126)上で停止するこ れらの層を平坦化する工程を含むことを特徴とする方法。 12.請求項11に記載の方法において、窒化チタン層とタングステン層とが低 圧化学気相蒸着(LPCVD)によって形成されることを特徴とする方法。 13.請求項11に記載の方法において、機械的/化学的研磨処理あるいは異方 性エッチングを通して平坦化を行うことを特徴とする方法。 14.請求項1に記載の方法において、前記工程d)における最後のグリッド( 136)の形成の前に、前記基板からグリッドを電気的に絶縁するためにグリッ ド酸化層(132)の形成が行われることを特徴とする方法。 15.請求項1に記載の方法において、前記工程a)の前にドーピングにより基 板内にチャネル領域を形成することも含むことを特徴とする方法。 16.請求項1に記載の方法において、前記工程d)の後に以下の、 e)ソース/ドレイン領域内およびグリッド上に接触点を形成する工程と、 f)その接触点を金属化する工程と を含むことを特徴とする方法。 17.請求項2に記載の方法において、シリコングリッドを有するトランジスタ を少なくとも一つ形成することも含む方法。 18.請求項17に記載の方法において、前記工程a)が、 −台座層と呼ばれる酸化層(202)と多結晶あるいはアモルファスシリコン 層(104)と窒化シリコン層(106)とをこの順で少なくとも一つの第1の 領域(200)内に含み、かつ、台座層と呼ばれる酸化層(102)と多結晶あ るいはアモルファスシリコン層(104)と中間層と呼ばれる酸化シリコン層( 105)と窒化シリコン層(106)とを少なくとも一つの第2の領域(200 a)内に含み −前記第1の領域に面方向フランクを有するダミーグリッド(112)と前記 第2の領域にシリコングリッドと呼ばれる少なくとも1つのグリッド(112a )とを形成するためにエッチングによってスタックを形作ることを含み、 前記工程b)は、基板上のダミーグリッド及びシリコングリッド上のそれぞれ に自己整列させたソース/ドレイン領域(118,120,118a,120a )を形成し、 前記工程c)は、 −ダミーグリッド(112)および少なくとも1つの電気的絶縁材料(124 ,126)を備えたシリコングリッド(112a)の面方向被覆を含み、 前記工程c)は、 −前記第2の領域のシリコングリッド(112a)上の窒化シリコン層の除去 と −前記ダミーグリッド(112)および前記シリコングリッド(112a)の 回りの台座層の除去と中間酸化シリコン層(105)の除去と の後に行われ、前記工程d)中に、シリコングリッドを被覆する保護層が前記第 2の領域に形成されることを特徴とする方法。 19.請求項18に記載の方法において、前記ソース/ドレイン領域と前記シリ コングリッドの多結晶あるいはアモルファスシリコン層の自己整列シリサイド化 (119,121,119a,121a)は、前記台座層(102)と前記中間 層(105)とが除去され、かつ前記工程c)の前に行われる方法。 20.請求項18に記載の方法において、ドーピング不純物の注入が、前記第2 の領域の前記シリコングリッド上の窒化シリコン層の除去の後に、前記シリコン グリッドの多結晶あるいはアモルファスシリコン層(104)に対して行われる 方法。 21.請求項18に記載の方法において、前記工程c)におけるダミーグリッド 及び前記シリコングリッドの面方向被覆は: −リンをドープした酸化シリコンから成る第1の電気的絶縁層(124)およ びドーピング方法を経ていない酸化シリコンあるいはボロホストシリケートガラ スの第2の電気的絶縁層(126)を蒸着し、それにより第1及び第2の層はダ ミーグリッド(112)とシリコングリッドを被覆する工程と、 −ダミーグリッド上で停止する第1及び第2の酸化シリコン層あるいはボロホ ストシリケートガラス層を研磨し、リンをドープした酸化シリコンの薄層はこの 研磨が行われている間多結晶あるいはアモルファスシリコン層上で保護されてい る工程と、 を含むことを特徴とする方法。 22.請求項19に記載の方法において、前記シリサイド化の後に、前記ソース /ドレイン領域上および前記シリコングリッドの多結晶あるいはアモルファスシ リコン層上に、窒化シリコン層(123)が形成される方法。 23.ソース(118)とドレイン(120)とグリッド(136)と、グリッ ド分離層(132)とを有し、前記ソースと前記ドレインとが前記グリッド(1 36)上に自己整列されているMOSトランジスタにおいて、前記グリッド(1 36)が少なくとも一つの低抵抗の材料から成ることを特徴とするトランジスタ 。 24.請求項23に記載のトランジスタにおいて、前記グリッド材料が1μΩか ら10μΩの間の抵抗を有していることを特徴とするトランジスタ。 25.請求項23に記載のトランジスタにおいて、前記グリッドがグリッド絶縁 層(132)から始まる張り出した形状を有することを特徴とするトランジスタ 。 26.請求項23に記載のトランジスタにおいて、前記グリッドがT字型の断面 を有することを特徴とするトランジスタ。 27.請求項23に記載のトランジスタにおいて、前記グリッド材料が“中間ギ ャップ”の金属材料から成ることを特徴とするトランジスタ。 28.請求項23に記載のトランジスタにおいて、前記グリッドが窒化チタン( TiN)層とタングステン(W)層とを含むことを特徴とするトランジスタ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR96/15436 | 1996-12-16 | ||
FR9615436A FR2757312B1 (fr) | 1996-12-16 | 1996-12-16 | Transistor mis a grille metallique auto-alignee et son procede de fabrication |
PCT/FR1997/002300 WO1998027582A1 (fr) | 1996-12-16 | 1997-12-15 | Transistor mis a grille metallique auto-alignee et son procede de fabrication |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001506807A true JP2001506807A (ja) | 2001-05-22 |
JP4560600B2 JP4560600B2 (ja) | 2010-10-13 |
Family
ID=9498708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52738898A Expired - Fee Related JP4560600B2 (ja) | 1996-12-16 | 1997-12-15 | 自己整列金属ゲートを備えたmisトランジスタの製造工程 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6346450B1 (ja) |
EP (1) | EP0944919A1 (ja) |
JP (1) | JP4560600B2 (ja) |
FR (1) | FR2757312B1 (ja) |
WO (1) | WO1998027582A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134432A (ja) * | 2005-11-09 | 2007-05-31 | Sony Corp | 半導体装置およびその製造方法 |
JP2012160737A (ja) * | 2012-03-08 | 2012-08-23 | Toshiba Corp | 半導体装置の製造方法 |
JP2016174143A (ja) * | 2015-01-26 | 2016-09-29 | 株式会社半導体エネルギー研究所 | 半導体装置およびその製造方法 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4564467B2 (ja) * | 1998-06-29 | 2010-10-20 | 株式会社東芝 | Mis型トランジスタおよびその製造方法 |
US6177303B1 (en) * | 1998-09-28 | 2001-01-23 | U.S. Philips Corporation | Method of manufacturing a semiconductor device with a field effect transistor |
FR2788629B1 (fr) * | 1999-01-15 | 2003-06-20 | Commissariat Energie Atomique | Transistor mis et procede de fabrication d'un tel transistor sur un substrat semiconducteur |
EP1082759A1 (en) * | 1999-03-17 | 2001-03-14 | Koninklijke Philips Electronics N.V. | Method of manufacturing a mis field-effect transistor |
US6171910B1 (en) * | 1999-07-21 | 2001-01-09 | Motorola Inc. | Method for forming a semiconductor device |
EP1134798A1 (de) * | 2000-03-15 | 2001-09-19 | Infineon Technologies AG | Halbleiter-Bauelement, Verfahren zu seiner Herstellung und Verfahren zur Herstellung von elektrischen Verbindungen in bzw. auf einem Halbleiter-Substrat |
EP1137059A1 (de) | 2000-03-24 | 2001-09-26 | Infineon Technologies AG | Halbleiterbauelement, Verfahren zu seiner Herstellung und Verfahren zur Herstellung von elektrischen Verbindungen zwischen einzelnen Schaltungselementen |
FR2810161B1 (fr) * | 2000-06-09 | 2005-03-11 | Commissariat Energie Atomique | Memoire electronique a architecture damascene et procede de realisation d'une telle memoire |
FR2810157B1 (fr) | 2000-06-09 | 2002-08-16 | Commissariat Energie Atomique | Procede de realisation d'un composant electronique a source, drain et grille auto-allignes, en architecture damascene |
US6593193B2 (en) * | 2001-02-27 | 2003-07-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
DE10231965B4 (de) * | 2002-07-15 | 2006-06-14 | Infineon Technologies Ag | Verfahren zur Herstellung einer T-Gate-Struktur sowie eines zugehörigen Feldeffekttransistors |
FR2848726B1 (fr) * | 2002-12-16 | 2005-11-04 | Commissariat Energie Atomique | Transistor mis a grille auto-alignee et son procede de fabrication |
US20050269644A1 (en) * | 2004-06-08 | 2005-12-08 | Brask Justin K | Forming integrated circuits with replacement metal gate electrodes |
US7718479B2 (en) * | 2004-08-25 | 2010-05-18 | Intel Corporation | Forming integrated circuits with replacement metal gate electrodes |
US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
US7547637B2 (en) | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
US7271045B2 (en) * | 2005-09-30 | 2007-09-18 | Intel Corporation | Etch stop and hard mask film property matching to enable improved replacement metal gate process |
US7595248B2 (en) * | 2005-12-01 | 2009-09-29 | Intel Corporation | Angled implantation for removal of thin film layers |
JP2007294945A (ja) * | 2007-04-02 | 2007-11-08 | Toshiba Corp | 半導体装置の製造方法 |
JP5253797B2 (ja) * | 2007-12-07 | 2013-07-31 | 株式会社東芝 | 半導体装置 |
US8735235B2 (en) * | 2008-08-20 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit metal gate structure and method of fabrication |
FR2943832B1 (fr) | 2009-03-27 | 2011-04-22 | Commissariat Energie Atomique | Procede de realisation d'un dispositif memoire a nanoparticules conductrices |
FR2943850B1 (fr) | 2009-03-27 | 2011-06-10 | Commissariat Energie Atomique | Procede de realisation d'interconnexions electriques a nanotubes de carbone |
KR101815527B1 (ko) | 2010-10-07 | 2018-01-05 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR101784324B1 (ko) * | 2011-04-18 | 2017-11-06 | 삼성전자 주식회사 | 반도체 장치의 제조 방법 |
US20150118836A1 (en) * | 2013-10-28 | 2015-04-30 | United Microelectronics Corp. | Method of fabricating semiconductor device |
US9349817B2 (en) * | 2014-02-03 | 2016-05-24 | Taiwan Semiconductor Manufacturing Co., Ltd | Semiconductor device including spacers having different dimensions |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065852A (ja) * | 1992-06-23 | 1994-01-14 | Oki Electric Ind Co Ltd | Mosfet及びその製造方法 |
JPH06216378A (ja) * | 1992-12-11 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | 集積回路装置の製造方法 |
JPH06232152A (ja) * | 1993-01-29 | 1994-08-19 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
JPH08162634A (ja) * | 1994-12-08 | 1996-06-21 | Citizen Watch Co Ltd | 半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6254960A (ja) * | 1985-09-04 | 1987-03-10 | Nec Corp | Mis形電界効果トランジスタ |
JPH023244A (ja) * | 1988-06-20 | 1990-01-08 | Fujitsu Ltd | 半導体装置の製造方法 |
US5168072A (en) * | 1990-10-12 | 1992-12-01 | Texas Instruments Incorporated | Method of fabricating an high-performance insulated-gate field-effect transistor |
US5391510A (en) * | 1992-02-28 | 1995-02-21 | International Business Machines Corporation | Formation of self-aligned metal gate FETs using a benignant removable gate material during high temperature steps |
US5960270A (en) * | 1997-08-11 | 1999-09-28 | Motorola, Inc. | Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions |
-
1996
- 1996-12-16 FR FR9615436A patent/FR2757312B1/fr not_active Expired - Fee Related
-
1997
- 1997-12-15 JP JP52738898A patent/JP4560600B2/ja not_active Expired - Fee Related
- 1997-12-15 US US09/319,915 patent/US6346450B1/en not_active Expired - Lifetime
- 1997-12-15 WO PCT/FR1997/002300 patent/WO1998027582A1/fr active Application Filing
- 1997-12-15 EP EP97952059A patent/EP0944919A1/fr not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065852A (ja) * | 1992-06-23 | 1994-01-14 | Oki Electric Ind Co Ltd | Mosfet及びその製造方法 |
JPH06216378A (ja) * | 1992-12-11 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | 集積回路装置の製造方法 |
JPH06232152A (ja) * | 1993-01-29 | 1994-08-19 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
JPH08162634A (ja) * | 1994-12-08 | 1996-06-21 | Citizen Watch Co Ltd | 半導体装置の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134432A (ja) * | 2005-11-09 | 2007-05-31 | Sony Corp | 半導体装置およびその製造方法 |
JP2012160737A (ja) * | 2012-03-08 | 2012-08-23 | Toshiba Corp | 半導体装置の製造方法 |
JP2016174143A (ja) * | 2015-01-26 | 2016-09-29 | 株式会社半導体エネルギー研究所 | 半導体装置およびその製造方法 |
US11245039B2 (en) | 2015-01-26 | 2022-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US12074224B2 (en) | 2015-01-26 | 2024-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
WO1998027582A1 (fr) | 1998-06-25 |
US6346450B1 (en) | 2002-02-12 |
JP4560600B2 (ja) | 2010-10-13 |
EP0944919A1 (fr) | 1999-09-29 |
FR2757312B1 (fr) | 1999-01-08 |
FR2757312A1 (fr) | 1998-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001506807A (ja) | 自己整列金属グリッドを備えたmisトランジスタとその製造工程 | |
US5744395A (en) | Low resistance, self-aligned, titanium silicide structures, using a single rapid thermal anneal procedure | |
JP5574441B2 (ja) | 相補型金属酸化物半導体(cmos)構造物 | |
US6265271B1 (en) | Integration of the borderless contact salicide process | |
US5550079A (en) | Method for fabricating silicide shunt of dual-gate CMOS device | |
JP3600476B2 (ja) | 半導体装置の製造方法 | |
US6531347B1 (en) | Method of making recessed source drains to reduce fringing capacitance | |
US6218716B1 (en) | Enhanced structure for salicide MOSFET | |
US20210272842A1 (en) | Transistor device with sinker contacts and methods for manufacturing the same | |
US6140192A (en) | Method for fabricating semiconductor device | |
US6403426B1 (en) | Method of manufacturing a semiconductor device | |
US6495460B1 (en) | Dual layer silicide formation using a titanium barrier to reduce surface roughness at silicide/junction interface | |
US5858846A (en) | Salicide integration method | |
US7566610B2 (en) | Process for manufacturing integrated resistive elements with silicidation protection | |
US6284669B1 (en) | Power transistor with silicided gate and contacts | |
JP3168992B2 (ja) | 半導体装置の製造方法 | |
US6204539B1 (en) | Semiconductor apparatus and manufacturing method therefor | |
US7326644B2 (en) | Semiconductor device and method of fabricating the same | |
JPH11345966A (ja) | 半導体装置及びその製造方法 | |
US6225177B1 (en) | Electrode resistance improved MOSFET with source and drain regions reduced in size beyond lithography limit and method for making the same | |
TWI872995B (zh) | 半導體裝置和其製造方法 | |
US20050161767A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2563317B2 (ja) | 半導体装置の製造方法 | |
US6881638B1 (en) | Method of fabricating a bipolar junction transistor | |
US20020068444A1 (en) | Dual layer silicide formation using an aluminum barrier to reduce surface roughness at silicide/junction interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080903 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081010 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20081114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100120 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100617 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |