JP2001339290A - 信号電位変換回路 - Google Patents
信号電位変換回路Info
- Publication number
- JP2001339290A JP2001339290A JP2000157618A JP2000157618A JP2001339290A JP 2001339290 A JP2001339290 A JP 2001339290A JP 2000157618 A JP2000157618 A JP 2000157618A JP 2000157618 A JP2000157618 A JP 2000157618A JP 2001339290 A JP2001339290 A JP 2001339290A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- signal
- transistor
- output node
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 57
- 230000004044 response Effects 0.000 claims abstract description 38
- 238000007599 discharging Methods 0.000 claims abstract description 6
- 230000000295 complement effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 信号電位の変換を迅速に行なうことが可能な
信号電位変換回路を提供する。 【解決手段】 ＤＲＡＭの信号電位変換回路において、
ノードＮ６を充電するためのＰチャネルＭＯＳトランジ
スタ６にＰチャネルＭＯＳトランジスタ５を並列接続し
入力信号ＶＩの立上がりエッジに応答してＰチャネルＭ
ＯＳトランジスタ５をパルス的に導通させる。また、Ｐ
チャネルＭＯＳトランジスタ６の電流駆動力をノードＮ
６を放電するためのＮチャネルＭＯＳトランジスタ１０
の電流駆動力の１／１０程度にする。したがって、ノー
ドＮ６，Ｎ７を迅速に充放電させることができ、信号電
位の変換を迅速に行なうことができる。
信号電位変換回路を提供する。 【解決手段】 ＤＲＡＭの信号電位変換回路において、
ノードＮ６を充電するためのＰチャネルＭＯＳトランジ
スタ６にＰチャネルＭＯＳトランジスタ５を並列接続し
入力信号ＶＩの立上がりエッジに応答してＰチャネルＭ
ＯＳトランジスタ５をパルス的に導通させる。また、Ｐ
チャネルＭＯＳトランジスタ６の電流駆動力をノードＮ
６を放電するためのＮチャネルＭＯＳトランジスタ１０
の電流駆動力の１／１０程度にする。したがって、ノー
ドＮ６，Ｎ７を迅速に充放電させることができ、信号電
位の変換を迅速に行なうことができる。
Description
【０００１】
【発明の属する技術分野】この発明は信号電位変換回路
に関し、特に、その一方レベルが第１の電位であり、そ
の他方レベルが基準電位である第１の信号を、その一方
レベルが第１の電位と異なる第２の電位であり、その他
方レベルが基準電位である第２の信号に変換する信号電
位変換回路に関する。
に関し、特に、その一方レベルが第１の電位であり、そ
の他方レベルが基準電位である第１の信号を、その一方
レベルが第１の電位と異なる第２の電位であり、その他
方レベルが基準電位である第２の信号に変換する信号電
位変換回路に関する。
【０００２】
【従来の技術】従来より、半導体集積回路装置には、あ
る信号電位を他の信号電位に変換するための信号電位変
換回路が設けられている。たとえばダイナミックランダ
ムアクセスメモリ（以下、ＤＲＡＭと称す）では、メモ
リセルはアクセス用のＮチャネルＭＯＳトランジスタと
情報記憶用のキャパシタとを含む。キャパシタには、
「Ｈ」レベル（電源電位ＶＤＤ）または「Ｌ」レベル
（接地電位ＧＮＤ）のデータが書込まれる。キャパシタ
のデータの書込／読出は、ＮチャネルＭＯＳトランジス
タを介して行なわれる。ＮチャネルＭＯＳトランジスタ
における電圧降下を防止するため、データの書込／読出
を行なう際にはＮチャネルＭＯＳトランジスタのゲート
に電源電位ＶＤＤよりも高い昇圧電位ＶＰＰが与えられ
る。データの書込／読出を行なう周辺制御回路は電源電
圧ＶＤＤで駆動されているので、周辺制御回路からメモ
リセルに信号を伝達するためには、電源電位ＶＤＤを昇
圧電位ＶＰＰに変換するための信号電位変換回路が必要
とされる。
る信号電位を他の信号電位に変換するための信号電位変
換回路が設けられている。たとえばダイナミックランダ
ムアクセスメモリ（以下、ＤＲＡＭと称す）では、メモ
リセルはアクセス用のＮチャネルＭＯＳトランジスタと
情報記憶用のキャパシタとを含む。キャパシタには、
「Ｈ」レベル（電源電位ＶＤＤ）または「Ｌ」レベル
（接地電位ＧＮＤ）のデータが書込まれる。キャパシタ
のデータの書込／読出は、ＮチャネルＭＯＳトランジス
タを介して行なわれる。ＮチャネルＭＯＳトランジスタ
における電圧降下を防止するため、データの書込／読出
を行なう際にはＮチャネルＭＯＳトランジスタのゲート
に電源電位ＶＤＤよりも高い昇圧電位ＶＰＰが与えられ
る。データの書込／読出を行なう周辺制御回路は電源電
圧ＶＤＤで駆動されているので、周辺制御回路からメモ
リセルに信号を伝達するためには、電源電位ＶＤＤを昇
圧電位ＶＰＰに変換するための信号電位変換回路が必要
とされる。
【０００３】図１０は、そのような信号電位変換回路の
構成を示す回路図である。図１０において、この信号電
位変換回路は、インバータ３１〜３３、ＰチャネルＭＯ
Ｓトランジスタ３４，３５およびＮチャネルＭＯＳトラ
ンジスタ３６，３７を含む。
構成を示す回路図である。図１０において、この信号電
位変換回路は、インバータ３１〜３３、ＰチャネルＭＯ
Ｓトランジスタ３４，３５およびＮチャネルＭＯＳトラ
ンジスタ３６，３７を含む。
【０００４】ＰチャネルＭＯＳトランジスタ３４，３５
は、それぞれ昇圧電位ＶＰＰのラインとノードＮ３４，
Ｎ３５との間に接続され、各々のゲートはそれぞれノー
ドＮ３５，Ｎ３４に接続される。ＮチャネルＭＯＳトラ
ンジスタ３６，３７は、それぞれノードＮ３４，Ｎ３５
と接地電位ＧＮＤのラインとの間に接続される。入力信
号ＶＩは、インバータ３１を介してＮチャネルＭＯＳト
ランジスタ３６のゲートに入力されるとともに、インバ
ータ３１，３２を介してＮチャネルＭＯＳトランジスタ
３７のゲートに入力される。ノードＮ３５に現われる信
号は、インバータ３３で反転されて出力信号ＶＯとな
る。
は、それぞれ昇圧電位ＶＰＰのラインとノードＮ３４，
Ｎ３５との間に接続され、各々のゲートはそれぞれノー
ドＮ３５，Ｎ３４に接続される。ＮチャネルＭＯＳトラ
ンジスタ３６，３７は、それぞれノードＮ３４，Ｎ３５
と接地電位ＧＮＤのラインとの間に接続される。入力信
号ＶＩは、インバータ３１を介してＮチャネルＭＯＳト
ランジスタ３６のゲートに入力されるとともに、インバ
ータ３１，３２を介してＮチャネルＭＯＳトランジスタ
３７のゲートに入力される。ノードＮ３５に現われる信
号は、インバータ３３で反転されて出力信号ＶＯとな
る。
【０００５】インバータ３１，３２の各々は、電源電位
ＶＤＤのラインと接地電位ＧＮＤのラインとの間に直列
接続されたＰチャネルＭＯＳトランジスタおよびＮチャ
ネルＭＯＳトランジスタを含み、「Ｈ」レベルの信号が
入力されたことに応じて「Ｌ」レベルの信号を出力し、
「Ｌ」レベルの信号が入力されたことに応じて「Ｈ」レ
ベルの信号を出力する。
ＶＤＤのラインと接地電位ＧＮＤのラインとの間に直列
接続されたＰチャネルＭＯＳトランジスタおよびＮチャ
ネルＭＯＳトランジスタを含み、「Ｈ」レベルの信号が
入力されたことに応じて「Ｌ」レベルの信号を出力し、
「Ｌ」レベルの信号が入力されたことに応じて「Ｈ」レ
ベルの信号を出力する。
【０００６】インバータ３３は、昇圧電位ＶＰＰのライ
ンと接地電位ＧＮＤのラインとの間に直列接続されたＰ
チャネルＭＯＳトランジスタおよびＮチャネルＭＯＳト
ランジスタを含み、昇圧電位ＶＰＰの信号が入力された
ことに応じて「Ｌ」レベルの信号を出力し、「Ｌ」レベ
ルの信号が入力されたことに応じて昇圧電位ＶＰＰの信
号を出力する。
ンと接地電位ＧＮＤのラインとの間に直列接続されたＰ
チャネルＭＯＳトランジスタおよびＮチャネルＭＯＳト
ランジスタを含み、昇圧電位ＶＰＰの信号が入力された
ことに応じて「Ｌ」レベルの信号を出力し、「Ｌ」レベ
ルの信号が入力されたことに応じて昇圧電位ＶＰＰの信
号を出力する。
【０００７】図１１は、図１０に示した信号電位変換回
路の動作を示すタイムチャートである。初期状態では、
入力信号ＶＩ、インバータ３２の出力信号φ３２、ノー
ドＮ３４および出力信号ＶＯはともに「Ｌ」レベルにな
っており、インバータ３１の出力信号φ３１は「Ｈ」レ
ベルになり、ノードＮ３５は昇圧電位ＶＰＰになってい
る。このとき、ＭＯＳトランジスタ３５，３６は導通
し、ＭＯＳトランジスタ３４，３７は非導通になってい
る。
路の動作を示すタイムチャートである。初期状態では、
入力信号ＶＩ、インバータ３２の出力信号φ３２、ノー
ドＮ３４および出力信号ＶＯはともに「Ｌ」レベルにな
っており、インバータ３１の出力信号φ３１は「Ｈ」レ
ベルになり、ノードＮ３５は昇圧電位ＶＰＰになってい
る。このとき、ＭＯＳトランジスタ３５，３６は導通
し、ＭＯＳトランジスタ３４，３７は非導通になってい
る。
【０００８】ある時刻において入力信号ＶＩが「Ｌ」レ
ベルから「Ｈ」レベルに立上げられると、信号φ３１が
「Ｌ」レベルになってＮチャネルＭＯＳトランジスタ３
６が非導通になるとともに、信号φ３２が「Ｈ」レベル
になってＮチャネルＭＯＳトランジスタ３７が導通す
る。これに応じてノードＮ３５の電位が徐々に低下し、
ノードＮ３５の電位がＶＰＰ−｜Ｖｔｈｐ｜（ただし、
ＶｔｈｐはＰチャネルＭＯＳトランジスタのしきい値電
圧である）よりも低くなると、ＰチャネルＭＯＳトラン
ジスタ３４が導通してノードＮ３４が昇圧電位ＶＰＰに
なる。ノードＮ３４が昇圧電位ＶＰＰになると、Ｐチャ
ネルＭＯＳトランジスタ３５が非導通になってノードＮ
３５が「Ｌ」レベルになり、出力信号ＶＯが昇圧電位Ｖ
ＰＰになる。
ベルから「Ｈ」レベルに立上げられると、信号φ３１が
「Ｌ」レベルになってＮチャネルＭＯＳトランジスタ３
６が非導通になるとともに、信号φ３２が「Ｈ」レベル
になってＮチャネルＭＯＳトランジスタ３７が導通す
る。これに応じてノードＮ３５の電位が徐々に低下し、
ノードＮ３５の電位がＶＰＰ−｜Ｖｔｈｐ｜（ただし、
ＶｔｈｐはＰチャネルＭＯＳトランジスタのしきい値電
圧である）よりも低くなると、ＰチャネルＭＯＳトラン
ジスタ３４が導通してノードＮ３４が昇圧電位ＶＰＰに
なる。ノードＮ３４が昇圧電位ＶＰＰになると、Ｐチャ
ネルＭＯＳトランジスタ３５が非導通になってノードＮ
３５が「Ｌ」レベルになり、出力信号ＶＯが昇圧電位Ｖ
ＰＰになる。
【０００９】次に、入力信号ＶＩが「Ｈ」レベルから
「Ｌ」レベルに立下げられると、信号φ３１が「Ｈ」レ
ベルになってＮチャネルＭＯＳトランジスタ３６が導通
するとともに、信号φ３２が「Ｌ」レベルになってＮチ
ャネルＭＯＳトランジスタ３７が非導通になる。これに
応じてノードＮ３４の電位が徐々に低下し、ノードＮ３
４の電位がＶＰＰ−｜Ｖｔｈｐ｜よりも低くなると、Ｐ
チャネルＭＯＳトランジスタ３５が導通してノードＮ３
５が昇圧電位ＶＰＰになる。トランジスタＮ３５が昇圧
電位ＶＰＰになると、ＰチャネルＭＯＳトランジスタ３
４が非導通になってノードＮ３４が「Ｌ」レベルになる
とともに、出力信号ＶＯが「Ｌ」レベルになる。
「Ｌ」レベルに立下げられると、信号φ３１が「Ｈ」レ
ベルになってＮチャネルＭＯＳトランジスタ３６が導通
するとともに、信号φ３２が「Ｌ」レベルになってＮチ
ャネルＭＯＳトランジスタ３７が非導通になる。これに
応じてノードＮ３４の電位が徐々に低下し、ノードＮ３
４の電位がＶＰＰ−｜Ｖｔｈｐ｜よりも低くなると、Ｐ
チャネルＭＯＳトランジスタ３５が導通してノードＮ３
５が昇圧電位ＶＰＰになる。トランジスタＮ３５が昇圧
電位ＶＰＰになると、ＰチャネルＭＯＳトランジスタ３
４が非導通になってノードＮ３４が「Ｌ」レベルになる
とともに、出力信号ＶＯが「Ｌ」レベルになる。
【００１０】
【発明が解決しようとする課題】ところで、半導体集積
回路装置では、低消費電力化および高速化を図るため、
低電源電圧化が進められており、ＤＲＡＭにおいても低
電源電圧化が進められている。しかし、メモリセルのデ
ータの読出／書込に関連する部分については、高速動作
を維持する必要があるので低電圧化を進めることはでき
ない。このため、周辺制御回路の電圧レベルとメモリセ
ルの読出／書込に関連する部分の電圧レベルとの差が大
きくなり、信号電位変換回路の入力電圧ＶＤＤと出力電
圧ＶＰＰの差が大きくなる傾向にある。
回路装置では、低消費電力化および高速化を図るため、
低電源電圧化が進められており、ＤＲＡＭにおいても低
電源電圧化が進められている。しかし、メモリセルのデ
ータの読出／書込に関連する部分については、高速動作
を維持する必要があるので低電圧化を進めることはでき
ない。このため、周辺制御回路の電圧レベルとメモリセ
ルの読出／書込に関連する部分の電圧レベルとの差が大
きくなり、信号電位変換回路の入力電圧ＶＤＤと出力電
圧ＶＰＰの差が大きくなる傾向にある。
【００１１】従来の信号電位変換回路では、入力信号Ｖ
Ｉが「Ｌ」レベルから「Ｈ」レベルに立上げられた場合
はＰチャネルＭＯＳトランジスタ３５を非導通にするた
めにノードＮ３４をＶＰＰ−｜Ｖｔｈｐ｜以上に充電す
る必要があるが、昇圧電位ＶＰＰと電源電位ＶＤＤの電
位差が大きくなるとＮチャネルＭＯＳトランジスタ３５
のオフレベルＶＰＰ−｜Ｖｔｈｐ｜が高くなり、ノード
Ｎ３４をＶＰＰ−｜Ｖｔｈｐ｜に充電するのに必要な時
間が長くなる。すなわち、従来の信号電位変換回路で
は、入力電圧ＶＤＤと出力電圧ＶＰＰの差が大きくなる
と、信号電位の変換に必要な時間が長くなるという問題
がある。
Ｉが「Ｌ」レベルから「Ｈ」レベルに立上げられた場合
はＰチャネルＭＯＳトランジスタ３５を非導通にするた
めにノードＮ３４をＶＰＰ−｜Ｖｔｈｐ｜以上に充電す
る必要があるが、昇圧電位ＶＰＰと電源電位ＶＤＤの電
位差が大きくなるとＮチャネルＭＯＳトランジスタ３５
のオフレベルＶＰＰ−｜Ｖｔｈｐ｜が高くなり、ノード
Ｎ３４をＶＰＰ−｜Ｖｔｈｐ｜に充電するのに必要な時
間が長くなる。すなわち、従来の信号電位変換回路で
は、入力電圧ＶＤＤと出力電圧ＶＰＰの差が大きくなる
と、信号電位の変換に必要な時間が長くなるという問題
がある。
【００１２】なお、ＰチャネルＭＯＳトランジスタ３４
のゲート幅を大きくしてＰチャネルＭＯＳトランジスタ
３４の電流駆動能力を大きくすればノードＮ３４の充電
を迅速に行なうことが可能になるが、逆にノードＮ３４
を「Ｌ」レベルに放電する時間が長くなってしまう。し
たがって、従来の信号電位変換回路では、入力信号ＶＩ
が「Ｌ」レベルから「Ｈ」レベルに立上げられる場合と
入力信号ＶＩが「Ｈ」レベルから「Ｌ」レベルに立下げ
られる場合との両方の場合に信号電位変換時間を短縮化
することはできなかった。
のゲート幅を大きくしてＰチャネルＭＯＳトランジスタ
３４の電流駆動能力を大きくすればノードＮ３４の充電
を迅速に行なうことが可能になるが、逆にノードＮ３４
を「Ｌ」レベルに放電する時間が長くなってしまう。し
たがって、従来の信号電位変換回路では、入力信号ＶＩ
が「Ｌ」レベルから「Ｈ」レベルに立上げられる場合と
入力信号ＶＩが「Ｈ」レベルから「Ｌ」レベルに立下げ
られる場合との両方の場合に信号電位変換時間を短縮化
することはできなかった。
【００１３】それゆえに、この発明の主たる目的は、信
号電位の変換を高速に行なうことが可能な信号電位変換
回路を提供することである。
号電位の変換を高速に行なうことが可能な信号電位変換
回路を提供することである。
【００１４】
【課題を解決するための手段】この発明に係る信号電位
変換回路は、その一方レベルが第１の電位であり、その
他方レベルが基準電位である第１の信号を、その一方レ
ベルが第１の電位と異なる第２の電位であり、その他方
レベルが基準電位である第２の信号に変換する信号電位
変換回路であって、それぞれ第２の信号およびその相補
信号を出力するための第１および第２の出力ノードと、
第１の信号が第１の電位から基準電位に変化したことに
応じて第１の出力ノードを基準電位に放電させ、第１の
信号が基準電位から第１の電位に変化したことに応じて
第２の出力ノードを基準電位に放電させる放電回路と、
各々の一方電極がともに第２の電位のラインに接続さ
れ、各々の第２の電極がそれぞれ第１および第２の出力
ノードに接続され、各々の入力電極がそれぞれ第２およ
び第１の出力ノードに接続された第１の導電形式の第１
および第２のトランジスタを含み、第１および第２の出
力ノードのうちの電位が高い方の出力ノードを第２の電
位に充電する充電回路と、第２の電位のラインと第２の
出力ノードとの間に接続された第１の導電形式の第３の
トランジスタと、第１の信号が第１の電位から基準電位
に変化したことに応じて第３のトランジスタをパルス的
に導通させる第１の制御回路とを備えたものである。
変換回路は、その一方レベルが第１の電位であり、その
他方レベルが基準電位である第１の信号を、その一方レ
ベルが第１の電位と異なる第２の電位であり、その他方
レベルが基準電位である第２の信号に変換する信号電位
変換回路であって、それぞれ第２の信号およびその相補
信号を出力するための第１および第２の出力ノードと、
第１の信号が第１の電位から基準電位に変化したことに
応じて第１の出力ノードを基準電位に放電させ、第１の
信号が基準電位から第１の電位に変化したことに応じて
第２の出力ノードを基準電位に放電させる放電回路と、
各々の一方電極がともに第２の電位のラインに接続さ
れ、各々の第２の電極がそれぞれ第１および第２の出力
ノードに接続され、各々の入力電極がそれぞれ第２およ
び第１の出力ノードに接続された第１の導電形式の第１
および第２のトランジスタを含み、第１および第２の出
力ノードのうちの電位が高い方の出力ノードを第２の電
位に充電する充電回路と、第２の電位のラインと第２の
出力ノードとの間に接続された第１の導電形式の第３の
トランジスタと、第１の信号が第１の電位から基準電位
に変化したことに応じて第３のトランジスタをパルス的
に導通させる第１の制御回路とを備えたものである。
【００１５】好ましくは、第１の制御回路は、第１の信
号が基準電位であり、かつ第１の出力ノードの電位が予
め定められた第３の電位よりも高い場合に第３のトラン
ジスタを導通させる。
号が基準電位であり、かつ第１の出力ノードの電位が予
め定められた第３の電位よりも高い場合に第３のトラン
ジスタを導通させる。
【００１６】また好ましくは、第１の制御回路は、第２
の電位のラインと第３のトランジスタの入力電極との間
に接続された第１の抵抗素子と、その第１の電極が第３
のトランジスタの入力電極に接続され、その入力電極が
第１の出力ノードに接続され、第１の出力ノードの電位
が第３の電位よりも高い場合に導通する第２の導電形式
の第４のトランジスタと、第４のトランジスタの第２の
電極と基準電位のラインとの間に接続され、第１の信号
が基準電位の場合に導通する第２の導電形式の第５のト
ランジスタとを含む。
の電位のラインと第３のトランジスタの入力電極との間
に接続された第１の抵抗素子と、その第１の電極が第３
のトランジスタの入力電極に接続され、その入力電極が
第１の出力ノードに接続され、第１の出力ノードの電位
が第３の電位よりも高い場合に導通する第２の導電形式
の第４のトランジスタと、第４のトランジスタの第２の
電極と基準電位のラインとの間に接続され、第１の信号
が基準電位の場合に導通する第２の導電形式の第５のト
ランジスタとを含む。
【００１７】また好ましくは、第２のトランジスタが流
し得る電流は、放電回路が流し得る電流よりも十分小さ
く設定されている。
し得る電流は、放電回路が流し得る電流よりも十分小さ
く設定されている。
【００１８】また好ましくは、さらに、第２の電位のラ
インと第１の出力ノードとの間に接続された第１の導電
形式の第６のトランジスタと、第１の信号が基準電位か
ら第１の電位に変化したことに応じて第６のトランジス
タをパルス的に導通させる第２の制御回路とが設けられ
る。
インと第１の出力ノードとの間に接続された第１の導電
形式の第６のトランジスタと、第１の信号が基準電位か
ら第１の電位に変化したことに応じて第６のトランジス
タをパルス的に導通させる第２の制御回路とが設けられ
る。
【００１９】また好ましくは、第２の制御回路は、第１
の信号が第１の電位であり、かつ第２の出力ノードの電
位が予め定められた第３の電位よりも高い場合に第６の
トランジスタを導通させる。
の信号が第１の電位であり、かつ第２の出力ノードの電
位が予め定められた第３の電位よりも高い場合に第６の
トランジスタを導通させる。
【００２０】また好ましくは、第２の制御回路は、第２
の電位のラインと第６のトランジスタの入力電極との間
に接続された第２の抵抗素子と、その第１の電極が第６
のトランジスタの入力電極に接続され、その入力電極が
第２の出力ノードに接続され、第２の出力ノードの電位
が第３の電位よりも高い場合に導通する第２の導電形式
の第７のトランジスタと、第７のトランジスタの第２の
電極と基準電位のラインとの間に接続され、第１の信号
が第１の電位の場合に導通する第２の導電形式の第８の
トランジスタとを含む。
の電位のラインと第６のトランジスタの入力電極との間
に接続された第２の抵抗素子と、その第１の電極が第６
のトランジスタの入力電極に接続され、その入力電極が
第２の出力ノードに接続され、第２の出力ノードの電位
が第３の電位よりも高い場合に導通する第２の導電形式
の第７のトランジスタと、第７のトランジスタの第２の
電極と基準電位のラインとの間に接続され、第１の信号
が第１の電位の場合に導通する第２の導電形式の第８の
トランジスタとを含む。
【００２１】また好ましくは、第１の制御回路は、第１
の信号が基準電位であり、かつ第２の出力ノードの電位
が予め定められた第３の電位よりも低い場合に第３のト
ランジスタを導通させる。
の信号が基準電位であり、かつ第２の出力ノードの電位
が予め定められた第３の電位よりも低い場合に第３のト
ランジスタを導通させる。
【００２２】また好ましくは、第１の制御回路は、第２
の電位のラインと第３のトランジスタの入力電極との間
に接続された第１の抵抗素子と、第３のトランジスタの
入力電極と基準電位のラインとの間に接続された第２の
導電形式の第４のトランジスタと、第１の信号が基準電
位であり、かつ第２の出力ノードの電位が第３の電位よ
りも低い場合に第４のトランジスタを導通させる第１の
論理回路とを含む。
の電位のラインと第３のトランジスタの入力電極との間
に接続された第１の抵抗素子と、第３のトランジスタの
入力電極と基準電位のラインとの間に接続された第２の
導電形式の第４のトランジスタと、第１の信号が基準電
位であり、かつ第２の出力ノードの電位が第３の電位よ
りも低い場合に第４のトランジスタを導通させる第１の
論理回路とを含む。
【００２３】また好ましくは、さらに、第２の電位のラ
インと第１の出力ノードとの間に接続された第１の導電
形式の第５のトランジスタと、第１の信号が基準電位か
ら第１の電位に変化したことに応じて第５のトランジス
タをパルス的に導通させる第２の制御回路とが設けられ
る。
インと第１の出力ノードとの間に接続された第１の導電
形式の第５のトランジスタと、第１の信号が基準電位か
ら第１の電位に変化したことに応じて第５のトランジス
タをパルス的に導通させる第２の制御回路とが設けられ
る。
【００２４】また好ましくは、第２の制御回路は、第１
の信号が第１の電位であり、かつ第１の出力ノードの電
位が予め定められた第３の電位よりも低い場合に第５の
トランジスタを導通させる。
の信号が第１の電位であり、かつ第１の出力ノードの電
位が予め定められた第３の電位よりも低い場合に第５の
トランジスタを導通させる。
【００２５】また好ましくは、第２の制御回路は、第２
の電位のラインと第５のトランジスタの入力電極との間
に接続された第２の抵抗素子と、第５のトランジスタの
入力電極と基準電位のラインとの間に接続された第２の
導電形式の第６のトランジスタと、第１の信号が第１の
電位であり、かつ第１の出力ノードの電位が第３の電位
よりも低い場合に第６のトランジスタを導通させる第２
の論理回路とを含む。
の電位のラインと第５のトランジスタの入力電極との間
に接続された第２の抵抗素子と、第５のトランジスタの
入力電極と基準電位のラインとの間に接続された第２の
導電形式の第６のトランジスタと、第１の信号が第１の
電位であり、かつ第１の出力ノードの電位が第３の電位
よりも低い場合に第６のトランジスタを導通させる第２
の論理回路とを含む。
【００２６】また好ましくは、第１および第２のトラン
ジスタが流し得る電流は、放電回路が流し得る電流より
も十分小さく設定されている。
ジスタが流し得る電流は、放電回路が流し得る電流より
も十分小さく設定されている。
【００２７】また好ましくは、放電回路は、第１の出力
ノードと基準電位のラインとの間に接続され、第１の信
号が基準電位にされたことに応じて導通する第２の導電
形式の第９のトランジスタと、第２の出力ノードと基準
電位のラインとの間に接続され、第１の信号が第１の電
位にされたことに応じて導通する第２の導電形式の第１
０のトランジスタとを含む。
ノードと基準電位のラインとの間に接続され、第１の信
号が基準電位にされたことに応じて導通する第２の導電
形式の第９のトランジスタと、第２の出力ノードと基準
電位のラインとの間に接続され、第１の信号が第１の電
位にされたことに応じて導通する第２の導電形式の第１
０のトランジスタとを含む。
【００２８】また好ましくは、放電回路は、第１の出力
ノードと基準電位のラインとの間に接続され、第１の信
号が基準電位にされたことに応じて導通する第２の導電
形式の第９のトランジスタと、その第１の電極が第２の
出力ノードに接続され、その第２の電極が第１の信号の
相補信号を受け、その入力電極が第１の電位を受け、第
１の信号が第１の電位になったことに応じて導通する第
２の導電形式の第１０のトランジスタとを含む。
ノードと基準電位のラインとの間に接続され、第１の信
号が基準電位にされたことに応じて導通する第２の導電
形式の第９のトランジスタと、その第１の電極が第２の
出力ノードに接続され、その第２の電極が第１の信号の
相補信号を受け、その入力電極が第１の電位を受け、第
１の信号が第１の電位になったことに応じて導通する第
２の導電形式の第１０のトランジスタとを含む。
【００２９】
【発明の実施の形態】［実施の形態１］図１は、この発
明の実施の形態１によるＤＲＡＭの信号電位変換回路の
構成を示す回路図である。図１において、この信号電位
変換回路は、インバータ１〜３、ＰチャネルＭＯＳトラ
ンジスタ４〜７およびＮチャネルＭＯＳトランジスタ９
〜１１を含む。ＰチャネルＭＯＳトランジスタ４，６の
ゲート長は他のＭＯＳトランジスタ５，７，８〜１１の
ゲート長よりも長く設定されており、ＰチャネルＭＯＳ
トランジスタ４，６の電流駆動力は他のＭＯＳトランジ
スタ５，７，８〜１１の電流駆動力の１０分の１程度に
なっている。
明の実施の形態１によるＤＲＡＭの信号電位変換回路の
構成を示す回路図である。図１において、この信号電位
変換回路は、インバータ１〜３、ＰチャネルＭＯＳトラ
ンジスタ４〜７およびＮチャネルＭＯＳトランジスタ９
〜１１を含む。ＰチャネルＭＯＳトランジスタ４，６の
ゲート長は他のＭＯＳトランジスタ５，７，８〜１１の
ゲート長よりも長く設定されており、ＰチャネルＭＯＳ
トランジスタ４，６の電流駆動力は他のＭＯＳトランジ
スタ５，７，８〜１１の電流駆動力の１０分の１程度に
なっている。
【００３０】ＰチャネルＭＯＳトランジスタ６，７は、
それぞれ昇圧電位ＶＰＰのラインとノードＮ６，Ｎ７と
の間に接続され、各々のゲートはそれぞれノードＮ７，
Ｎ６に接続される。ＮチャネルＭＯＳトランジスタ１
０，１１は、それぞれノードＮ６，Ｎ７と接地電位ＧＮ
Ｄのラインとの間に接続される。ＰチャネルＭＯＳトラ
ンジスタ４，５は、それぞれ昇圧電位ＶＰＰのラインと
ノードＮ４，Ｎ６との間に接続され、各々のゲートはそ
れぞれ接地電位ＧＮＤのラインおよびノードＮ４に接続
される。ＰチャネルＭＯＳトランジスタ４は、抵抗素子
を構成する。ＮチャネルＭＯＳトランジスタ８，９は、
ノードＮ４と接地電位ＧＮＤのラインとの間に直列接続
される。入力信号ＶＩは、インバータ１を介してＮチャ
ネルＭＯＳトランジスタ１０のゲートに入力されるとと
もに、インバータ１，２を介してＮチャネルＭＯＳトラ
ンジスタ９，１１のゲートに入力される。ノードＮ７に
現われる信号は、ＮチャネルＭＯＳトランジスタ８のゲ
ートに入力されるとともに、インバータ３で反転されて
出力信号ＶＯとなる。
それぞれ昇圧電位ＶＰＰのラインとノードＮ６，Ｎ７と
の間に接続され、各々のゲートはそれぞれノードＮ７，
Ｎ６に接続される。ＮチャネルＭＯＳトランジスタ１
０，１１は、それぞれノードＮ６，Ｎ７と接地電位ＧＮ
Ｄのラインとの間に接続される。ＰチャネルＭＯＳトラ
ンジスタ４，５は、それぞれ昇圧電位ＶＰＰのラインと
ノードＮ４，Ｎ６との間に接続され、各々のゲートはそ
れぞれ接地電位ＧＮＤのラインおよびノードＮ４に接続
される。ＰチャネルＭＯＳトランジスタ４は、抵抗素子
を構成する。ＮチャネルＭＯＳトランジスタ８，９は、
ノードＮ４と接地電位ＧＮＤのラインとの間に直列接続
される。入力信号ＶＩは、インバータ１を介してＮチャ
ネルＭＯＳトランジスタ１０のゲートに入力されるとと
もに、インバータ１，２を介してＮチャネルＭＯＳトラ
ンジスタ９，１１のゲートに入力される。ノードＮ７に
現われる信号は、ＮチャネルＭＯＳトランジスタ８のゲ
ートに入力されるとともに、インバータ３で反転されて
出力信号ＶＯとなる。
【００３１】インバータ１，２の各々は、電源電位ＶＤ
Ｄのラインと接地電位ＧＮＤのラインとの間に直列接続
されたＰチャネルＭＯＳトランジスタおよびＮチャネル
ＭＯＳトランジスタを含み、「Ｈ」レベルの信号が入力
されたことに応じて「Ｌ」レベルの信号を出力し、
「Ｌ」レベルの信号が入力されたことに応じて「Ｈ」レ
ベルの信号を出力する。
Ｄのラインと接地電位ＧＮＤのラインとの間に直列接続
されたＰチャネルＭＯＳトランジスタおよびＮチャネル
ＭＯＳトランジスタを含み、「Ｈ」レベルの信号が入力
されたことに応じて「Ｌ」レベルの信号を出力し、
「Ｌ」レベルの信号が入力されたことに応じて「Ｈ」レ
ベルの信号を出力する。
【００３２】インバータ３は、昇圧電位ＶＰＰのライン
と接地電位ＧＮＤのラインとの間に直列接続されたＰチ
ャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトラ
ンジスタを含み、昇圧電位ＶＰＰの信号が入力されたこ
とに応じて「Ｌ」レベルの信号を出力し、「Ｌ」レベル
の信号が入力されたことに応じて昇圧電位ＶＰＰの信号
を出力する。
と接地電位ＧＮＤのラインとの間に直列接続されたＰチ
ャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトラ
ンジスタを含み、昇圧電位ＶＰＰの信号が入力されたこ
とに応じて「Ｌ」レベルの信号を出力し、「Ｌ」レベル
の信号が入力されたことに応じて昇圧電位ＶＰＰの信号
を出力する。
【００３３】図２は、図１に示した信号電位変換回路の
動作を示すタイムチャートである。初期状態では、入力
信号ＶＩ、インバータ２の出力信号φ２、ノードＮ６お
よび出力信号ＶＯはともに「Ｌ」レベルになっており、
インバータ１の出力信号φ１は「Ｈ」レベルになり、ノ
ードＮ４，Ｎ７はともに昇圧電位ＶＰＰになっている。
このとき、ＭＯＳトランジスタ７，８，１０は導通し、
ＭＯＳトランジスタ５，６，９，１１は非導通になって
いる。
動作を示すタイムチャートである。初期状態では、入力
信号ＶＩ、インバータ２の出力信号φ２、ノードＮ６お
よび出力信号ＶＯはともに「Ｌ」レベルになっており、
インバータ１の出力信号φ１は「Ｈ」レベルになり、ノ
ードＮ４，Ｎ７はともに昇圧電位ＶＰＰになっている。
このとき、ＭＯＳトランジスタ７，８，１０は導通し、
ＭＯＳトランジスタ５，６，９，１１は非導通になって
いる。
【００３４】ある時刻において入力信号ＶＩが「Ｌ」レ
ベルから「Ｈ」レベルに立上げられると、信号φ１が
「Ｌ」レベルになってＮチャネルＭＯＳトランジスタ１
０が非導通になるとともに、信号φ２が「Ｈ」レベルに
なってＮチャネルＭＯＳトランジスタ９，１１が導通す
る。これに応じてノードＮ７の電位が徐々に低下する
が、ＮチャネルＭＯＳトランジスタ８はノードＮ７の電
位がＶｔｈｎ（ただし、ＶｔｈｎはＮチャネルＭＯＳト
ランジスタのしきい値電圧である）よりも低くなるまで
非導通にならない。このためＮ４の電位は昇圧電位ＶＰ
Ｐから「Ｌ」レベルに立下げられ、ＰチャネルＭＯＳト
ランジスタ５が導通してノードＮ６が昇圧電位ＶＰＰに
充電される。このとき、ノードＮ４の電位はノードＮ７
の電位よりも早く立下がるので、ノードＮ３５（ノード
Ｎ７に相当する）の電位が「Ｌ」レベルになったことに
応じてノードＮ３４（ノードＮ６に相当する）を充電し
ていた従来に比べ、ノードＮ６（ノードＮ３４に相当す
る）を迅速に充電することができる。
ベルから「Ｈ」レベルに立上げられると、信号φ１が
「Ｌ」レベルになってＮチャネルＭＯＳトランジスタ１
０が非導通になるとともに、信号φ２が「Ｈ」レベルに
なってＮチャネルＭＯＳトランジスタ９，１１が導通す
る。これに応じてノードＮ７の電位が徐々に低下する
が、ＮチャネルＭＯＳトランジスタ８はノードＮ７の電
位がＶｔｈｎ（ただし、ＶｔｈｎはＮチャネルＭＯＳト
ランジスタのしきい値電圧である）よりも低くなるまで
非導通にならない。このためＮ４の電位は昇圧電位ＶＰ
Ｐから「Ｌ」レベルに立下げられ、ＰチャネルＭＯＳト
ランジスタ５が導通してノードＮ６が昇圧電位ＶＰＰに
充電される。このとき、ノードＮ４の電位はノードＮ７
の電位よりも早く立下がるので、ノードＮ３５（ノード
Ｎ７に相当する）の電位が「Ｌ」レベルになったことに
応じてノードＮ３４（ノードＮ６に相当する）を充電し
ていた従来に比べ、ノードＮ６（ノードＮ３４に相当す
る）を迅速に充電することができる。
【００３５】ノードＮ６が昇圧電位ＶＰＰになると、Ｐ
チャネルＭＯＳトランジスタ７が非導通になってノード
Ｎ７が「Ｌ」レベルになり、出力信号ＶＯが昇圧電位Ｖ
ＰＰになる。また、ノードＮ６が昇圧電位ＶＰＰになる
とＮチャネルＭＯＳトランジスタ８が非導通になってノ
ードＮ４が昇圧電位ＶＰＰに充電され、ＰチャネルＭＯ
Ｓトランジスタ５が非導通になる。
チャネルＭＯＳトランジスタ７が非導通になってノード
Ｎ７が「Ｌ」レベルになり、出力信号ＶＯが昇圧電位Ｖ
ＰＰになる。また、ノードＮ６が昇圧電位ＶＰＰになる
とＮチャネルＭＯＳトランジスタ８が非導通になってノ
ードＮ４が昇圧電位ＶＰＰに充電され、ＰチャネルＭＯ
Ｓトランジスタ５が非導通になる。
【００３６】次に、入力信号ＶＩが「Ｈ」レベルから
「Ｌ」レベルに立下げられると、信号φ１が「Ｈ」レベ
ルになってＮチャネルＭＯＳトランジスタ１０が導通す
るとともに、信号φ２が「Ｌ」レベルになってＮチャネ
ルＭＯＳトランジスタ９，１１が非導通になる。このと
き、ＰチャネルＭＯＳトランジスタ６の電流駆動力がＮ
チャネルＭＯＳトランジスタ１０の電流駆動力の１０分
の１程度に設定されているので、ＰチャネルＭＯＳトラ
ンジスタ３４とＮチャネルＭＯＳトランジスタ３６の電
流駆動力が同程度に設定されていた従来に比べ、ノード
Ｎ６（ノードＮ３４に相当する）の電位を迅速に「Ｌ」
レベルに立下げることができる。
「Ｌ」レベルに立下げられると、信号φ１が「Ｈ」レベ
ルになってＮチャネルＭＯＳトランジスタ１０が導通す
るとともに、信号φ２が「Ｌ」レベルになってＮチャネ
ルＭＯＳトランジスタ９，１１が非導通になる。このと
き、ＰチャネルＭＯＳトランジスタ６の電流駆動力がＮ
チャネルＭＯＳトランジスタ１０の電流駆動力の１０分
の１程度に設定されているので、ＰチャネルＭＯＳトラ
ンジスタ３４とＮチャネルＭＯＳトランジスタ３６の電
流駆動力が同程度に設定されていた従来に比べ、ノード
Ｎ６（ノードＮ３４に相当する）の電位を迅速に「Ｌ」
レベルに立下げることができる。
【００３７】ノードＮ６の電位が「Ｌ」レベルになる
と、ＰチャネルＭＯＳトランジスタ７が導通し、ノード
Ｎ７が昇圧電位ＶＰＰに充電され、出力信号ＶＯが
「Ｌ」レベルになる。なお、ノードＮ７の電位が昇圧電
位ＶＰＰになるとＮチャネルＭＯＳトランジスタ８が導
通するが、ＮチャネルＭＯＳトランジスタ９が非導通に
なっているのでノードＮ４は昇圧電位ＶＰＰに保持さ
れ、ＰチャネルＭＯＳトランジスタ５が非導通状態に保
持される。
と、ＰチャネルＭＯＳトランジスタ７が導通し、ノード
Ｎ７が昇圧電位ＶＰＰに充電され、出力信号ＶＯが
「Ｌ」レベルになる。なお、ノードＮ７の電位が昇圧電
位ＶＰＰになるとＮチャネルＭＯＳトランジスタ８が導
通するが、ＮチャネルＭＯＳトランジスタ９が非導通に
なっているのでノードＮ４は昇圧電位ＶＰＰに保持さ
れ、ＰチャネルＭＯＳトランジスタ５が非導通状態に保
持される。
【００３８】この実施の形態１では、入力信号ＶＩが
「Ｌ」レベルから「Ｈ」レベルに立上げられた場合は、
ＰチャネルＭＯＳトランジスタ５をパルス的に導通させ
るので、ノードＮ６を迅速に充電することができる。ま
た、入力信号ＶＩが「Ｈ」レベルから「Ｌ」レベルに立
下げられた場合は、ＰチャネルＭＯＳトランジスタ６の
電流駆動力を小さく設定したので、ノードＮ６を迅速に
放電することができる。したがって、入力信号ＶＩが
「Ｌ」レベルから「Ｈ」レベルに遷移する場合および入
力信号ＶＩが「Ｈ」レベルから「Ｌ」レベルに遷移する
場合のいずれの場合も、ＰチャネルＭＯＳトランジスタ
７を高速に制御することができ、信号電位の変換を迅速
に行なうことができる。
「Ｌ」レベルから「Ｈ」レベルに立上げられた場合は、
ＰチャネルＭＯＳトランジスタ５をパルス的に導通させ
るので、ノードＮ６を迅速に充電することができる。ま
た、入力信号ＶＩが「Ｈ」レベルから「Ｌ」レベルに立
下げられた場合は、ＰチャネルＭＯＳトランジスタ６の
電流駆動力を小さく設定したので、ノードＮ６を迅速に
放電することができる。したがって、入力信号ＶＩが
「Ｌ」レベルから「Ｈ」レベルに遷移する場合および入
力信号ＶＩが「Ｈ」レベルから「Ｌ」レベルに遷移する
場合のいずれの場合も、ＰチャネルＭＯＳトランジスタ
７を高速に制御することができ、信号電位の変換を迅速
に行なうことができる。
【００３９】なお、この実施の形態１では、Ｎチャネル
ＭＯＳトランジスタ１０のゲートに信号φ１を与えると
ともにそのソースを接地したが、図３に示すように、Ｎ
チャネルＭＯＳトランジスタ１０のゲートに電源電位Ｖ
ＤＤを与えるとともにそのソースに信号φ２を与えても
よい。この場合は、図４に示すように、信号φ２によっ
てノードＮ６をＶＤＤ−Ｖｔｈｎまで直接昇圧すること
ができる。
ＭＯＳトランジスタ１０のゲートに信号φ１を与えると
ともにそのソースを接地したが、図３に示すように、Ｎ
チャネルＭＯＳトランジスタ１０のゲートに電源電位Ｖ
ＤＤを与えるとともにそのソースに信号φ２を与えても
よい。この場合は、図４に示すように、信号φ２によっ
てノードＮ６をＶＤＤ−Ｖｔｈｎまで直接昇圧すること
ができる。
【００４０】また、図５に示すように、ＰチャネルＭＯ
Ｓトランジスタ４を抵抗素子１２で置換してもよい。抵
抗素子１２は、ポリシリコン層によって構成してもよい
し、拡散層によって構成してもよい。
Ｓトランジスタ４を抵抗素子１２で置換してもよい。抵
抗素子１２は、ポリシリコン層によって構成してもよい
し、拡散層によって構成してもよい。
【００４１】［実施の形態２］図６は、この発明の実施
の形態２によるＤＲＡＭの信号電位変換回路の構成を示
す回路図である。図６を参照して、この信号電位変換回
路が図１の信号電位変換回路と異なる点は、Ｐチャネル
ＭＯＳトランジスタ６がＰチャネルＭＯＳトランジスタ
１６で置換され、ＰチャネルＭＯＳトランジスタ１４，
１５およびＮチャネルＭＯＳトランジスタ１８，１９が
追加されている点である。ＰチャネルＭＯＳトランジス
タ１４，１６のゲート長はそれぞれＰチャネルＭＯＳト
ランジスタ４，７のゲート長と同程度に設定されてお
り、ＰチャネルＭＯＳトランジスタ４，１４の電流駆動
力は他のＭＯＳトランジスタ５，７〜１１，１５，１
６，１８，１９の電流駆動力の１０分の１程度になって
いる。
の形態２によるＤＲＡＭの信号電位変換回路の構成を示
す回路図である。図６を参照して、この信号電位変換回
路が図１の信号電位変換回路と異なる点は、Ｐチャネル
ＭＯＳトランジスタ６がＰチャネルＭＯＳトランジスタ
１６で置換され、ＰチャネルＭＯＳトランジスタ１４，
１５およびＮチャネルＭＯＳトランジスタ１８，１９が
追加されている点である。ＰチャネルＭＯＳトランジス
タ１４，１６のゲート長はそれぞれＰチャネルＭＯＳト
ランジスタ４，７のゲート長と同程度に設定されてお
り、ＰチャネルＭＯＳトランジスタ４，１４の電流駆動
力は他のＭＯＳトランジスタ５，７〜１１，１５，１
６，１８，１９の電流駆動力の１０分の１程度になって
いる。
【００４２】ＰチャネルＭＯＳトランジスタ１６は、昇
圧電位ＶＰＰのラインとノードＮ６との間に接続され、
そのゲートはノードＮ７に接続される。ＰチャネルＭＯ
Ｓトランジスタ１４，１５は、それぞれ昇圧電位ＶＰＰ
のラインとノードＮ１４，Ｎ７との間に接続され、各々
のゲートはそれぞれ接地電位ＧＮＤのラインおよびノー
ドＮ１４に接続される。ＰチャネルＭＯＳトランジスタ
１４は、抵抗素子を構成する。ＮチャネルＭＯＳトラン
ジスタ１８，１９は、ノードＮ１４と接地電位ＧＮＤの
ラインとの間に直列接続される。ＮチャネルＭＯＳトラ
ンジスタ１８のゲートはノードＮ６に接続され、Ｎチャ
ネルＭＯＳトランジスタ１９のゲートは信号φ１を受け
る。
圧電位ＶＰＰのラインとノードＮ６との間に接続され、
そのゲートはノードＮ７に接続される。ＰチャネルＭＯ
Ｓトランジスタ１４，１５は、それぞれ昇圧電位ＶＰＰ
のラインとノードＮ１４，Ｎ７との間に接続され、各々
のゲートはそれぞれ接地電位ＧＮＤのラインおよびノー
ドＮ１４に接続される。ＰチャネルＭＯＳトランジスタ
１４は、抵抗素子を構成する。ＮチャネルＭＯＳトラン
ジスタ１８，１９は、ノードＮ１４と接地電位ＧＮＤの
ラインとの間に直列接続される。ＮチャネルＭＯＳトラ
ンジスタ１８のゲートはノードＮ６に接続され、Ｎチャ
ネルＭＯＳトランジスタ１９のゲートは信号φ１を受け
る。
【００４３】図７は、図６で示した信号電位変換回路の
動作を示すタイムチャートである。初期状態では、入力
信号ＶＩ、信号φ２、ノードＮ６および出力信号ＶＯは
ともに「Ｌ」レベルになっており、信号φ１は「Ｈ」レ
ベルになり、ノードＮ４，Ｎ７，Ｎ１４はともに昇圧電
位ＶＰＰになっている。このとき、ＭＯＳトランジスタ
７，８，１０，１９は導通し、ＭＯＳトランジスタ５，
９，１１，１５，１６は非導通になっている。
動作を示すタイムチャートである。初期状態では、入力
信号ＶＩ、信号φ２、ノードＮ６および出力信号ＶＯは
ともに「Ｌ」レベルになっており、信号φ１は「Ｈ」レ
ベルになり、ノードＮ４，Ｎ７，Ｎ１４はともに昇圧電
位ＶＰＰになっている。このとき、ＭＯＳトランジスタ
７，８，１０，１９は導通し、ＭＯＳトランジスタ５，
９，１１，１５，１６は非導通になっている。
【００４４】ある時刻において入力信号ＶＩが「Ｌ」レ
ベルから「Ｈ」レベルに立上げられると、信号φ１が
「Ｌ」レベルになってＮチャネルＭＯＳトランジスタ１
０，１９が非導通になるとともに、信号φ２が「Ｈ」レ
ベルになってＮチャネルＭＯＳトランジスタ９，１１が
導通する。これに応じてノードＮ７の電位が徐々に低下
するが、ＮチャネルＭＯＳトランジスタ８はノードＮ７
の電位がＶｔｈｎよりも低くなるまで非導通にならな
い。このためノードＮ４の電位は昇圧電位ＶＰＰから
「Ｌ」レベルに立下げられ、ＰチャネルＭＯＳトランジ
スタ５が導通してノードＮ６が昇圧電位ＶＰＰに充電さ
れる。
ベルから「Ｈ」レベルに立上げられると、信号φ１が
「Ｌ」レベルになってＮチャネルＭＯＳトランジスタ１
０，１９が非導通になるとともに、信号φ２が「Ｈ」レ
ベルになってＮチャネルＭＯＳトランジスタ９，１１が
導通する。これに応じてノードＮ７の電位が徐々に低下
するが、ＮチャネルＭＯＳトランジスタ８はノードＮ７
の電位がＶｔｈｎよりも低くなるまで非導通にならな
い。このためノードＮ４の電位は昇圧電位ＶＰＰから
「Ｌ」レベルに立下げられ、ＰチャネルＭＯＳトランジ
スタ５が導通してノードＮ６が昇圧電位ＶＰＰに充電さ
れる。
【００４５】ノードＮ６が昇圧電位ＶＰＰに充電される
と、ＰチャネルＭＯＳトランジスタ７が非導通になって
ノードＮ７が「Ｌ」レベルになり、出力信号ＶＯが昇圧
電位ＶＰＰになる。また、ノードＮ６が昇圧電位ＶＰＰ
に充電されると、ＮチャネルＭＯＳトランジスタ１８が
導通するとともにＮチャネルＭＯＳトランジスタ８が非
導通になり、ノードＮ４が昇圧電位ＶＰＰに充電されて
ＰチャネルＭＯＳトランジスタ５が非導通になる。
と、ＰチャネルＭＯＳトランジスタ７が非導通になって
ノードＮ７が「Ｌ」レベルになり、出力信号ＶＯが昇圧
電位ＶＰＰになる。また、ノードＮ６が昇圧電位ＶＰＰ
に充電されると、ＮチャネルＭＯＳトランジスタ１８が
導通するとともにＮチャネルＭＯＳトランジスタ８が非
導通になり、ノードＮ４が昇圧電位ＶＰＰに充電されて
ＰチャネルＭＯＳトランジスタ５が非導通になる。
【００４６】次に、入力信号ＶＩが「Ｈ」レベルから
「Ｌ」レベルに立下げられると、信号φ１が「Ｈ」レベ
ルになってＮチャネルＭＯＳトランジスタ１０，１９が
導通するとともに、信号φ２が「Ｌ」レベルになってＮ
チャネルＭＯＳトランジスタ９，１１が非導通になる。
これに応じてノードＮ６の電位が徐々に低下するが、Ｎ
チャネルＭＯＳトランジスタ１８はノードＮ６の電位が
Ｖｔｈｎよりも低くなるまで非導通にならない。このた
め、ノードＮ１４の電位が昇圧電位ＶＰＰから「Ｌ」レ
ベルに立下げられ、ＰチャネルＭＯＳトランジスタ１５
が導通してノードＮ７が昇圧電位ＶＰＰに充電され、出
力信号ＶＯが「Ｌ」レベルになる。また、ノードＮ７が
昇圧電位ＶＰＰに充電されると、ＰチャネルＭＯＳトラ
ンジスタ１６が非導通になってノードＮ６が「Ｌ」レベ
ルになり、ＮチャネルＭＯＳトランジスタ１８が非導通
になってノードＮ１４が昇圧電位ＶＰＰに充電され、Ｐ
チャネルＭＯＳトランジスタ１５が非導通になる。
「Ｌ」レベルに立下げられると、信号φ１が「Ｈ」レベ
ルになってＮチャネルＭＯＳトランジスタ１０，１９が
導通するとともに、信号φ２が「Ｌ」レベルになってＮ
チャネルＭＯＳトランジスタ９，１１が非導通になる。
これに応じてノードＮ６の電位が徐々に低下するが、Ｎ
チャネルＭＯＳトランジスタ１８はノードＮ６の電位が
Ｖｔｈｎよりも低くなるまで非導通にならない。このた
め、ノードＮ１４の電位が昇圧電位ＶＰＰから「Ｌ」レ
ベルに立下げられ、ＰチャネルＭＯＳトランジスタ１５
が導通してノードＮ７が昇圧電位ＶＰＰに充電され、出
力信号ＶＯが「Ｌ」レベルになる。また、ノードＮ７が
昇圧電位ＶＰＰに充電されると、ＰチャネルＭＯＳトラ
ンジスタ１６が非導通になってノードＮ６が「Ｌ」レベ
ルになり、ＮチャネルＭＯＳトランジスタ１８が非導通
になってノードＮ１４が昇圧電位ＶＰＰに充電され、Ｐ
チャネルＭＯＳトランジスタ１５が非導通になる。
【００４７】この実施の形態２では、入力信号ＶＩが
「Ｌ」レベルから「Ｈ」レベルに遷移する場合はＰチャ
ネルＭＯＳトランジスタ５をパルス的に導通させ、入力
信号ＶＩが「Ｈ」レベルから「Ｌ」レベルに遷移する場
合はＰチャネルＭＯＳトランジスタ１５をパルス的に導
通させるので、ノードＮ６，Ｎ７の充放電を迅速に行な
うことができ、信号電位の変換を迅速に行なうことがで
きる。また、入力信号ＶＩが「Ｌ」レベルから「Ｈ」レ
ベルに遷移してから出力信号ＶＯが「Ｌ」レベルから昇
圧電位ＶＰＰに遷移するまでの時間と入力信号ＶＩが
「Ｈ」レベルから「Ｌ」レベルに遷移してから出力信号
ＶＯが昇圧電位ＶＰＰから「Ｌ」レベルに遷移するまで
の時間とを等しくすることができる。
「Ｌ」レベルから「Ｈ」レベルに遷移する場合はＰチャ
ネルＭＯＳトランジスタ５をパルス的に導通させ、入力
信号ＶＩが「Ｈ」レベルから「Ｌ」レベルに遷移する場
合はＰチャネルＭＯＳトランジスタ１５をパルス的に導
通させるので、ノードＮ６，Ｎ７の充放電を迅速に行な
うことができ、信号電位の変換を迅速に行なうことがで
きる。また、入力信号ＶＩが「Ｌ」レベルから「Ｈ」レ
ベルに遷移してから出力信号ＶＯが「Ｌ」レベルから昇
圧電位ＶＰＰに遷移するまでの時間と入力信号ＶＩが
「Ｈ」レベルから「Ｌ」レベルに遷移してから出力信号
ＶＯが昇圧電位ＶＰＰから「Ｌ」レベルに遷移するまで
の時間とを等しくすることができる。
【００４８】［実施の形態３］図８は、この発明の実施
の形態３によるＤＲＡＭの信号電位変換回路の構成を示
す回路図である。図８を参照して、この信号電位変換回
路が図１の信号電位変換回路と異なる点は、Ｎチャネル
ＭＯＳトランジスタ９が除去され、ＰチャネルＭＯＳト
ランジスタ７がＰチャネルＭＯＳトランジスタ２７で置
換され、ＮＯＲゲート２１，２２、ＰチャネルＭＯＳト
ランジスタ２４，２５およびＮチャネルＭＯＳトランジ
スタ２８が追加されている点である。ＰチャネルＭＯＳ
トランジスタ２７，２４のゲート長はそれぞれＰチャネ
ルＭＯＳトランジスタ６，４のゲート長と同程度に設定
されており、ＰチャネルＭＯＳトランジスタ４，６，２
４，２７の電流駆動力はＭＯＳトランジスタ５，８，１
０，１１，２５，２８の電流駆動力の１０分の１程度に
なっている。
の形態３によるＤＲＡＭの信号電位変換回路の構成を示
す回路図である。図８を参照して、この信号電位変換回
路が図１の信号電位変換回路と異なる点は、Ｎチャネル
ＭＯＳトランジスタ９が除去され、ＰチャネルＭＯＳト
ランジスタ７がＰチャネルＭＯＳトランジスタ２７で置
換され、ＮＯＲゲート２１，２２、ＰチャネルＭＯＳト
ランジスタ２４，２５およびＮチャネルＭＯＳトランジ
スタ２８が追加されている点である。ＰチャネルＭＯＳ
トランジスタ２７，２４のゲート長はそれぞれＰチャネ
ルＭＯＳトランジスタ６，４のゲート長と同程度に設定
されており、ＰチャネルＭＯＳトランジスタ４，６，２
４，２７の電流駆動力はＭＯＳトランジスタ５，８，１
０，１１，２５，２８の電流駆動力の１０分の１程度に
なっている。
【００４９】ＮチャネルＭＯＳトランジスタ８のソース
は、直接接地される。ＰチャネルＭＯＳトランジスタ２
７は、昇圧電位ＶＰＰのラインとノードＮ７との間に接
続され、そのゲートはノードＮ６に接続される。Ｐチャ
ネルＭＯＳトランジスタ２４，２５は、それぞれ昇圧電
位ＶＰＰのラインとノードＮ１４，Ｎ７との間に接続さ
れ、各々のゲートはそれぞれ接地電位ＧＮＤのラインお
よびノードＮ１４に接続される。ＮチャネルＭＯＳトラ
ンジスタ２４は、抵抗素子を構成する。ＮチャネルＭＯ
Ｓトランジスタ２８は、ノードＮ１４と接地電位ＧＮＤ
のラインとの間に接続される。ＮＯＲゲート２１は、信
号φ１とノードＮ６に現われる信号とを受け、その出力
信号はＮチャネルＭＯＳトランジスタ８のゲートに入力
される。ＮＯＲゲート２２は、信号φ２とノードＮ７に
現われる信号とを受け、その出力信号はＮチャネルＭＯ
Ｓトランジスタ２８のゲートに入力される。
は、直接接地される。ＰチャネルＭＯＳトランジスタ２
７は、昇圧電位ＶＰＰのラインとノードＮ７との間に接
続され、そのゲートはノードＮ６に接続される。Ｐチャ
ネルＭＯＳトランジスタ２４，２５は、それぞれ昇圧電
位ＶＰＰのラインとノードＮ１４，Ｎ７との間に接続さ
れ、各々のゲートはそれぞれ接地電位ＧＮＤのラインお
よびノードＮ１４に接続される。ＮチャネルＭＯＳトラ
ンジスタ２４は、抵抗素子を構成する。ＮチャネルＭＯ
Ｓトランジスタ２８は、ノードＮ１４と接地電位ＧＮＤ
のラインとの間に接続される。ＮＯＲゲート２１は、信
号φ１とノードＮ６に現われる信号とを受け、その出力
信号はＮチャネルＭＯＳトランジスタ８のゲートに入力
される。ＮＯＲゲート２２は、信号φ２とノードＮ７に
現われる信号とを受け、その出力信号はＮチャネルＭＯ
Ｓトランジスタ２８のゲートに入力される。
【００５０】図９は、図８に示した信号電位変換回路の
動作を示すタイムチャートである。初期状態では、入力
信号ＶＩ、信号φ２、ノードＮ６および出力信号ＶＯは
ともに「Ｌ」レベルになっており、信号φ１は「Ｈ」レ
ベルになり、ノードＮ４，Ｎ７，Ｎ１４はともに昇圧電
位ＶＰＰになっている。このとき、ＭＯＳトランジスタ
１０，２７は導通し、ＭＯＳトランジスタ５，６，８，
１１，２５，２８は非導通になっている。
動作を示すタイムチャートである。初期状態では、入力
信号ＶＩ、信号φ２、ノードＮ６および出力信号ＶＯは
ともに「Ｌ」レベルになっており、信号φ１は「Ｈ」レ
ベルになり、ノードＮ４，Ｎ７，Ｎ１４はともに昇圧電
位ＶＰＰになっている。このとき、ＭＯＳトランジスタ
１０，２７は導通し、ＭＯＳトランジスタ５，６，８，
１１，２５，２８は非導通になっている。
【００５１】ある時刻において入力信号ＶＩが「Ｌ」レ
ベルから「Ｈ」レベルに立上げられると、信号φ１が
「Ｌ」レベルになって信号φ２が「Ｈ」レベルになり、
ＮチャネルＭＯＳトランジスタ１１が導通してノードＮ
７が「Ｌ」レベルになり、出力信号ＶＯは昇圧電位ＶＰ
Ｐになる。このとき、ＰチャネルＭＯＳトランジスタ２
７の電流駆動力はＰチャネルＭＯＳトランジスタ１１の
１０分の１程度に設定されているので、ノードＮ７は迅
速に「Ｌ」レベルに立下がる。
ベルから「Ｈ」レベルに立上げられると、信号φ１が
「Ｌ」レベルになって信号φ２が「Ｈ」レベルになり、
ＮチャネルＭＯＳトランジスタ１１が導通してノードＮ
７が「Ｌ」レベルになり、出力信号ＶＯは昇圧電位ＶＰ
Ｐになる。このとき、ＰチャネルＭＯＳトランジスタ２
７の電流駆動力はＰチャネルＭＯＳトランジスタ１１の
１０分の１程度に設定されているので、ノードＮ７は迅
速に「Ｌ」レベルに立下がる。
【００５２】一方、信号φ１が「Ｌ」レベルになるとＮ
チャネルＭＯＳトランジスタ１０が非導通になるが、Ｐ
チャネルＭＯＳトランジスタ６の電流駆動力が小さいの
で、ノードＮ６の電位の上昇は遅い。このためにＮＯＲ
ゲート２１の出力信号が「Ｈ」レベルになってＮチャネ
ルＭＯＳトランジスタ８が導通し、ノードＮ４が「Ｌ」
レベルになってＰチャネルＭＯＳトランジスタ５が導通
し、ノードＮ６が昇圧電位ＶＰＰに迅速に充電される。
ノードＮ６が昇圧電位ＶＰＰに充電されると、Ｐチャネ
ルＭＯＳトランジスタ２７が非導通になるとともに、Ｎ
ＯＲゲート２１の出力信号が「Ｌ」レベルになってＮチ
ャネルＭＯＳトランジスタ８が非導通になり、ノードＮ
４が昇圧電位ＶＰＰになってＰチャネルＭＯＳトランジ
スタ５が非導通になる。
チャネルＭＯＳトランジスタ１０が非導通になるが、Ｐ
チャネルＭＯＳトランジスタ６の電流駆動力が小さいの
で、ノードＮ６の電位の上昇は遅い。このためにＮＯＲ
ゲート２１の出力信号が「Ｈ」レベルになってＮチャネ
ルＭＯＳトランジスタ８が導通し、ノードＮ４が「Ｌ」
レベルになってＰチャネルＭＯＳトランジスタ５が導通
し、ノードＮ６が昇圧電位ＶＰＰに迅速に充電される。
ノードＮ６が昇圧電位ＶＰＰに充電されると、Ｐチャネ
ルＭＯＳトランジスタ２７が非導通になるとともに、Ｎ
ＯＲゲート２１の出力信号が「Ｌ」レベルになってＮチ
ャネルＭＯＳトランジスタ８が非導通になり、ノードＮ
４が昇圧電位ＶＰＰになってＰチャネルＭＯＳトランジ
スタ５が非導通になる。
【００５３】次に、入力信号ＶＩが「Ｈ」レベルから
「Ｌ」レベルに立下げられると、信号φ１が「Ｈ」レベ
ルになってＮチャネルＭＯＳトランジスタ１０が導通す
るとともに、信号φ２が「Ｌ」レベルになってＮチャネ
ルＭＯＳトランジスタ１１が非導通になる。このとき、
ＰチャネルＭＯＳトランジスタ６，２７の電流駆動力が
小さいので、ノードＮ６は迅速に「Ｌ」レベルになるが
ノードＮ７の電位の上昇は遅い。このためＮＯＲゲート
２２の出力信号が「Ｈ」レベルになってＮチャネルＭＯ
Ｓトランジスタ２８が導通し、ノードＮ１４が「Ｌ」レ
ベルになってＰチャネルＭＯＳトランジスタ２５が導通
し、ノードＮ７が迅速に充電される。ノードＮ７が昇圧
電位ＶＰＰに充電されると、出力信号ＶＯが「Ｌ」レベ
ルになるとともに、ＮＯＲゲート２２の出力信号が
「Ｌ」レベルになってＮチャネルＭＯＳトランジスタ２
８が非導通になり、ノードＮ１４が昇圧電位ＶＰＰにな
ってＰチャネルＭＯＳトランジスタ２５が非導通にな
る。
「Ｌ」レベルに立下げられると、信号φ１が「Ｈ」レベ
ルになってＮチャネルＭＯＳトランジスタ１０が導通す
るとともに、信号φ２が「Ｌ」レベルになってＮチャネ
ルＭＯＳトランジスタ１１が非導通になる。このとき、
ＰチャネルＭＯＳトランジスタ６，２７の電流駆動力が
小さいので、ノードＮ６は迅速に「Ｌ」レベルになるが
ノードＮ７の電位の上昇は遅い。このためＮＯＲゲート
２２の出力信号が「Ｈ」レベルになってＮチャネルＭＯ
Ｓトランジスタ２８が導通し、ノードＮ１４が「Ｌ」レ
ベルになってＰチャネルＭＯＳトランジスタ２５が導通
し、ノードＮ７が迅速に充電される。ノードＮ７が昇圧
電位ＶＰＰに充電されると、出力信号ＶＯが「Ｌ」レベ
ルになるとともに、ＮＯＲゲート２２の出力信号が
「Ｌ」レベルになってＮチャネルＭＯＳトランジスタ２
８が非導通になり、ノードＮ１４が昇圧電位ＶＰＰにな
ってＰチャネルＭＯＳトランジスタ２５が非導通にな
る。
【００５４】この実施の形態３では、入力信号ＶＩが
「Ｌ」レベルから「Ｈ」レベルに立下げられた場合は、
ＰチャネルＭＯＳトランジスタ２７の電流駆動力を小さ
く設定したので、ノードＮ７を迅速に放電することがで
きる。また、入力信号ＶＩが「Ｈ」レベルから「Ｌ」レ
ベルに立上げられた場合は、ＰチャネルＭＯＳトランジ
スタ２５をパルス的に導通させるので、ノードＮ７を迅
速に充電することができる。したがって、入力信号ＶＩ
が「Ｌ」レベルから「Ｈ」レベルに遷移する場合および
入力信号ＶＩが「Ｈ」レベルから「Ｌ」レベルに遷移す
る場合のいずれの場合も、信号電位の変換を迅速に行な
うことができる。
「Ｌ」レベルから「Ｈ」レベルに立下げられた場合は、
ＰチャネルＭＯＳトランジスタ２７の電流駆動力を小さ
く設定したので、ノードＮ７を迅速に放電することがで
きる。また、入力信号ＶＩが「Ｈ」レベルから「Ｌ」レ
ベルに立上げられた場合は、ＰチャネルＭＯＳトランジ
スタ２５をパルス的に導通させるので、ノードＮ７を迅
速に充電することができる。したがって、入力信号ＶＩ
が「Ｌ」レベルから「Ｈ」レベルに遷移する場合および
入力信号ＶＩが「Ｈ」レベルから「Ｌ」レベルに遷移す
る場合のいずれの場合も、信号電位の変換を迅速に行な
うことができる。
【００５５】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００５６】
【発明の効果】以上のように、この発明に係る信号電位
変換回路では、第１の信号が第１の電位から基準電位に
変化したことに応じて第２の信号を出力するための第１
の出力ノードを基準電位に放電させ、第１の信号が基準
電位から第１の電位に変化したことに応じて第２の信号
の相補信号を出力するための第２の出力ノードを基準電
位に放電させる放電回路と、各々の第１の電極がともに
第２の電位のラインに接続され、各々の第２の電極がそ
れぞれ第１および第２の出力ノードに接続され、各々の
入力電極がそれぞれ第２および第１の出力ノードに接続
された第１の導電形式の第１および第２のトランジスタ
を含み、第１および第２の出力ノードのうちの電位が高
い方の出力ノードを第２の電位に充電する充電回路と、
第２の電位のラインと第２の出力ノードとの間に接続さ
れた第１の導電形式の第３のトランジスタと、第１の信
号が第１の電位から基準電位に変化したことに応じて第
３のトランジスタをパルス的に導通させる第１の制御回
路とが設けられる。したがって、第１の信号が第１の電
位から基準電位に変化した場合は、第３のトランジスタ
がパルス的に導通するので、第２の出力ノードを迅速に
充電させることができる。また、第１の信号が基準電位
から第１の電位に変化した場合は、第３のトランジスタ
は導通しないので、第２の出力ノードを迅速に放電させ
ることができる。したがって、第２のトランジスタを迅
速に制御することができ、信号電位の変換を迅速に行な
うことができる。
変換回路では、第１の信号が第１の電位から基準電位に
変化したことに応じて第２の信号を出力するための第１
の出力ノードを基準電位に放電させ、第１の信号が基準
電位から第１の電位に変化したことに応じて第２の信号
の相補信号を出力するための第２の出力ノードを基準電
位に放電させる放電回路と、各々の第１の電極がともに
第２の電位のラインに接続され、各々の第２の電極がそ
れぞれ第１および第２の出力ノードに接続され、各々の
入力電極がそれぞれ第２および第１の出力ノードに接続
された第１の導電形式の第１および第２のトランジスタ
を含み、第１および第２の出力ノードのうちの電位が高
い方の出力ノードを第２の電位に充電する充電回路と、
第２の電位のラインと第２の出力ノードとの間に接続さ
れた第１の導電形式の第３のトランジスタと、第１の信
号が第１の電位から基準電位に変化したことに応じて第
３のトランジスタをパルス的に導通させる第１の制御回
路とが設けられる。したがって、第１の信号が第１の電
位から基準電位に変化した場合は、第３のトランジスタ
がパルス的に導通するので、第２の出力ノードを迅速に
充電させることができる。また、第１の信号が基準電位
から第１の電位に変化した場合は、第３のトランジスタ
は導通しないので、第２の出力ノードを迅速に放電させ
ることができる。したがって、第２のトランジスタを迅
速に制御することができ、信号電位の変換を迅速に行な
うことができる。
【００５７】好ましくは、第１の制御回路は、第１の信
号が基準電位であり、かつ第１の出力ノードの電位が予
め定められた第３の電位よりも高い場合に第３のトラン
ジスタを導通させる。この場合は、第１の信号が基準電
位になったが、第１の出力ノードの電位がまだ第３の電
位よりも高い場合に第３のトランジスタが導通する。
号が基準電位であり、かつ第１の出力ノードの電位が予
め定められた第３の電位よりも高い場合に第３のトラン
ジスタを導通させる。この場合は、第１の信号が基準電
位になったが、第１の出力ノードの電位がまだ第３の電
位よりも高い場合に第３のトランジスタが導通する。
【００５８】また好ましくは、第１の制御回路は、第２
の電位のラインと第３のトランジスタの入力電極との間
に接続された第１の抵抗素子と、その第１の電極が第３
のトランジスタの入力電極に接続され、その入力電極が
第１の出力ノードに接続され、第１の出力ノードの電位
が第３の電位よりも高い場合に導通する第２の導電形式
の第４のトランジスタと、第４のトランジスタの第２の
電極と基準電位のラインとの間に接続され、第１の信号
が基準電位の場合に導通する第２の導電形式の第５のト
ランジスタとを含む。この場合は、第１の信号が基準電
位であり、かつ第１の出力ノードの電位が第３の電位よ
りも高い場合に第４および第５のトランジスタが導通
し、第３のトランジスタの入力電極が基準電位になって
第３のトランジスタが導通する。
の電位のラインと第３のトランジスタの入力電極との間
に接続された第１の抵抗素子と、その第１の電極が第３
のトランジスタの入力電極に接続され、その入力電極が
第１の出力ノードに接続され、第１の出力ノードの電位
が第３の電位よりも高い場合に導通する第２の導電形式
の第４のトランジスタと、第４のトランジスタの第２の
電極と基準電位のラインとの間に接続され、第１の信号
が基準電位の場合に導通する第２の導電形式の第５のト
ランジスタとを含む。この場合は、第１の信号が基準電
位であり、かつ第１の出力ノードの電位が第３の電位よ
りも高い場合に第４および第５のトランジスタが導通
し、第３のトランジスタの入力電極が基準電位になって
第３のトランジスタが導通する。
【００５９】また好ましくは、第２のトランジスタが流
し得る電流は、放電回路が流し得る電流よりも十分小さ
く設定されている。この場合は、第１の信号が基準電位
から第１の電位に変化した場合に第２の出力ノードを一
層迅速に放電させることができる。
し得る電流は、放電回路が流し得る電流よりも十分小さ
く設定されている。この場合は、第１の信号が基準電位
から第１の電位に変化した場合に第２の出力ノードを一
層迅速に放電させることができる。
【００６０】また好ましくは、さらに、第２の電位のラ
インと第１の出力ノードとの間に接続された第１の導電
形式の第６のトランジスタと、第１の信号が基準電位か
ら第１の電位に変化したことに応じて第６のトランジス
タをパルス的に導通させる第２の制御回路とが設けられ
る。この場合は、第１の信号が基準電位から第１の電位
に変化した場合は、第６のトランジスタがパルス的に導
通するので、第１の出力ノードを迅速に充電させること
ができる。また、第１の信号が第１の電位から基準電位
に変化した場合は、第６のトランジスタは導通しないの
で、第１の出力ノードを迅速に放電させることができ
る。したがって、第２のトランジスタを迅速に制御する
ことができ、信号電位の変換を一層迅速に行なうことが
できる。
インと第１の出力ノードとの間に接続された第１の導電
形式の第６のトランジスタと、第１の信号が基準電位か
ら第１の電位に変化したことに応じて第６のトランジス
タをパルス的に導通させる第２の制御回路とが設けられ
る。この場合は、第１の信号が基準電位から第１の電位
に変化した場合は、第６のトランジスタがパルス的に導
通するので、第１の出力ノードを迅速に充電させること
ができる。また、第１の信号が第１の電位から基準電位
に変化した場合は、第６のトランジスタは導通しないの
で、第１の出力ノードを迅速に放電させることができ
る。したがって、第２のトランジスタを迅速に制御する
ことができ、信号電位の変換を一層迅速に行なうことが
できる。
【００６１】また好ましくは、第２の制御回路は、第１
の信号が第１の電位であり、かつ第２の出力ノードの電
位が予め定められた第３の電位よりも高い場合に第６の
トランジスタを導通させる。この場合は、第２の出力ノ
ードの電位が第３の電位と第２の電位との間にある場合
に第６のトランジスタが導通する。
の信号が第１の電位であり、かつ第２の出力ノードの電
位が予め定められた第３の電位よりも高い場合に第６の
トランジスタを導通させる。この場合は、第２の出力ノ
ードの電位が第３の電位と第２の電位との間にある場合
に第６のトランジスタが導通する。
【００６２】また好ましくは、第２の制御回路は、第２
の電位のラインと第６のトランジスタの入力電極との間
に接続された第２の抵抗素子と、その第１の電極が第６
のトランジスタの入力電極に接続され、その入力電極が
第２の出力ノードに接続され、第２の出力ノードの電位
が第３の電位よりも高い場合に導通する第２の導電形式
の第７のトランジスタと、第７のトランジスタの第２の
電極と基準電位のラインとの間に接続され、第１の信号
が第１の電位の場合に導通する第２の導電形式の第８の
トランジスタとを含む。この場合は、第１の信号が第１
の電位であり、かつ第２に出力ノードの電位が第３の電
位よりも高い場合に第７および第８のトランジスタが導
通し、第６のトランジスタの入力電極が基準電位になっ
て第６のトランジスタが導通する。
の電位のラインと第６のトランジスタの入力電極との間
に接続された第２の抵抗素子と、その第１の電極が第６
のトランジスタの入力電極に接続され、その入力電極が
第２の出力ノードに接続され、第２の出力ノードの電位
が第３の電位よりも高い場合に導通する第２の導電形式
の第７のトランジスタと、第７のトランジスタの第２の
電極と基準電位のラインとの間に接続され、第１の信号
が第１の電位の場合に導通する第２の導電形式の第８の
トランジスタとを含む。この場合は、第１の信号が第１
の電位であり、かつ第２に出力ノードの電位が第３の電
位よりも高い場合に第７および第８のトランジスタが導
通し、第６のトランジスタの入力電極が基準電位になっ
て第６のトランジスタが導通する。
【００６３】また好ましくは、第１の制御回路は、第１
の信号が基準電位であり、かつ第２の出力ノードの電位
が予め定められた第３の電位よりも低い場合に第３のト
ランジスタを導通させる。この場合は、第１の信号が基
準電位になったが、第２の出力ノードの電位がまだ第３
の電位よりも低い場合に第３のトランジスタが導通す
る。
の信号が基準電位であり、かつ第２の出力ノードの電位
が予め定められた第３の電位よりも低い場合に第３のト
ランジスタを導通させる。この場合は、第１の信号が基
準電位になったが、第２の出力ノードの電位がまだ第３
の電位よりも低い場合に第３のトランジスタが導通す
る。
【００６４】また好ましくは、第１の制御回路は、第２
の電位のラインと第３のトランジスタの入力電極との間
に接続された第１の抵抗素子と、第３のトランジスタの
入力電極と基準電位のラインとの間に接続された第２の
導電形式の第４のトランジスタと、第１の信号が基準電
位であり、かつ第２の出力ノードの電位が第３の電位よ
りも低い場合に第４のトランジスタを導通させる第１の
論理回路とを含む。この場合は、第１の信号が基準電位
であり、かつ第２の出力ノードの電位が第３の電位より
も低い場合に第４のトランジスタが導通し、第３のトラ
ンジスタの入力電極が基準電位になって第３のトランジ
スタが導通する。
の電位のラインと第３のトランジスタの入力電極との間
に接続された第１の抵抗素子と、第３のトランジスタの
入力電極と基準電位のラインとの間に接続された第２の
導電形式の第４のトランジスタと、第１の信号が基準電
位であり、かつ第２の出力ノードの電位が第３の電位よ
りも低い場合に第４のトランジスタを導通させる第１の
論理回路とを含む。この場合は、第１の信号が基準電位
であり、かつ第２の出力ノードの電位が第３の電位より
も低い場合に第４のトランジスタが導通し、第３のトラ
ンジスタの入力電極が基準電位になって第３のトランジ
スタが導通する。
【００６５】また好ましくは、さらに、第２の電位のラ
インと第１の出力ノードとの間に接続された第１の導電
形式の第５のトランジスタと、第１の信号が基準電位か
ら第１の電位に変化したことに応じて第５のトランジス
タをパルス的に導通させる第２の制御回路とが設けられ
る。この場合は、第１の信号が基準電位から第１の電位
に変化した場合は、第５のトランジスタがパルス的に導
通するので、第１の出力ノードを迅速に充電させること
ができる。また、第１の信号が第１の電位から基準電位
に変化した場合は、第５のトランジスタは導通しないの
で、第１の出力ノードを迅速に放電させることができ
る。したがって、第２のトランジスタを高速に制御する
ことができ、信号電位の変換を一層迅速に行なうことが
できる。
インと第１の出力ノードとの間に接続された第１の導電
形式の第５のトランジスタと、第１の信号が基準電位か
ら第１の電位に変化したことに応じて第５のトランジス
タをパルス的に導通させる第２の制御回路とが設けられ
る。この場合は、第１の信号が基準電位から第１の電位
に変化した場合は、第５のトランジスタがパルス的に導
通するので、第１の出力ノードを迅速に充電させること
ができる。また、第１の信号が第１の電位から基準電位
に変化した場合は、第５のトランジスタは導通しないの
で、第１の出力ノードを迅速に放電させることができ
る。したがって、第２のトランジスタを高速に制御する
ことができ、信号電位の変換を一層迅速に行なうことが
できる。
【００６６】また好ましくは、第２の制御回路は、第１
の信号が第１の電位であり、かつ第１の出力ノードの電
位が予め定められた第３の電位よりも低い場合に第５の
トランジスタを導通させる。この場合は、第１の信号が
第１の電位になったが、第１の出力ノードの電位がまだ
第３の電位よりも低い場合に第５のトランジスタが導通
する。
の信号が第１の電位であり、かつ第１の出力ノードの電
位が予め定められた第３の電位よりも低い場合に第５の
トランジスタを導通させる。この場合は、第１の信号が
第１の電位になったが、第１の出力ノードの電位がまだ
第３の電位よりも低い場合に第５のトランジスタが導通
する。
【００６７】また好ましくは、第２の制御回路は、第２
の電位のラインと第５のトランジスタの入力電極との間
に接続された第２の抵抗素子と、第５のトランジスタの
入力電極と基準電位のラインとの間に接続された第２の
導電形式の第６のトランジスタと、第１の信号が第１の
電位であり、かつ第１の出力ノードの電位が第３の電位
よりも低い場合に第６のトランジスタを導通させる第２
の論理回路とを含む。この場合は、第１の信号は第１の
電位であり、かつ第１の出力ノードの電位が第３の電位
よりも低い場合に第６のトランジスタが導通し、第５の
トランジスタの入力電極が基準電位になって第５のトラ
ンジスタが導通する。
の電位のラインと第５のトランジスタの入力電極との間
に接続された第２の抵抗素子と、第５のトランジスタの
入力電極と基準電位のラインとの間に接続された第２の
導電形式の第６のトランジスタと、第１の信号が第１の
電位であり、かつ第１の出力ノードの電位が第３の電位
よりも低い場合に第６のトランジスタを導通させる第２
の論理回路とを含む。この場合は、第１の信号は第１の
電位であり、かつ第１の出力ノードの電位が第３の電位
よりも低い場合に第６のトランジスタが導通し、第５の
トランジスタの入力電極が基準電位になって第５のトラ
ンジスタが導通する。
【００６８】また好ましくは、第１および第２のトラン
ジスタの各々が流し得る電流は、放電回路が流し得る電
流よりも十分小さく設定されている。この場合は、第１
および第２の出力ノードの放電を一層迅速に行なうこと
ができる。
ジスタの各々が流し得る電流は、放電回路が流し得る電
流よりも十分小さく設定されている。この場合は、第１
および第２の出力ノードの放電を一層迅速に行なうこと
ができる。
【００６９】また好ましくは、放電回路は、第１の出力
ノードと基準電位のラインとの間に接続され、第１の信
号が基準電位にされたことに応じて導通する第２の導電
形式の第９のトランジスタと、第２の出力ノードと基準
電位のラインとの間に接続され、第１の信号が第１の電
位にされたことに応じて導通する第２の導電形式の第１
０のトランジスタとを含む。この場合は、放電回路を容
易に構成できる。
ノードと基準電位のラインとの間に接続され、第１の信
号が基準電位にされたことに応じて導通する第２の導電
形式の第９のトランジスタと、第２の出力ノードと基準
電位のラインとの間に接続され、第１の信号が第１の電
位にされたことに応じて導通する第２の導電形式の第１
０のトランジスタとを含む。この場合は、放電回路を容
易に構成できる。
【００７０】また好ましくは、放電回路は、第１の出力
ノードと基準電位のラインとの間に接続され、第１の信
号が基準電位にされたことに応じて導通する第２の導電
形式の第９のトランジスタと、その第１の電極が第２の
出力ノードに接続され、その第２の電極が第１の信号の
相補信号を受け、その入力電極が第１の電位を受け、第
１の信号が第１の電位になったことに応じて導通する第
２の導電形式の第１０のトランジスタとを含む。この場
合は、第１の信号の相補信号を第２に出力ノードに伝達
することができる。
ノードと基準電位のラインとの間に接続され、第１の信
号が基準電位にされたことに応じて導通する第２の導電
形式の第９のトランジスタと、その第１の電極が第２の
出力ノードに接続され、その第２の電極が第１の信号の
相補信号を受け、その入力電極が第１の電位を受け、第
１の信号が第１の電位になったことに応じて導通する第
２の導電形式の第１０のトランジスタとを含む。この場
合は、第１の信号の相補信号を第２に出力ノードに伝達
することができる。
【図１】 この発明の実施の形態１によるＤＲＡＭの信
号電位変換回路の構成を示す回路図である。
号電位変換回路の構成を示す回路図である。
【図２】 図１に示した信号電位変換回路の動作を示す
タイムチャートである。
タイムチャートである。
【図３】 実施の形態１の変更例を示す回路図である。
【図４】 図３に示した信号電位変換回路の動作を示す
タイムチャートである。
タイムチャートである。
【図５】 実施の形態１の他の変更例を示す回路図であ
る。
る。
【図６】 この発明の実施の形態２によるＤＲＡＭの信
号電位変換回路の構成を示す回路図である。
号電位変換回路の構成を示す回路図である。
【図７】 図６に示した信号電位変換回路の動作を示す
タイムチャートである。
タイムチャートである。
【図８】 この発明の実施の形態３によるＤＲＡＭの信
号電位変換回路の構成を示す回路図である。
号電位変換回路の構成を示す回路図である。
【図９】 図８に示した信号電位変換回路の動作を示す
タイムチャートである。
タイムチャートである。
【図１０】 従来の信号電位変換回路の構成を示す回路
図である。
図である。
【図１１】 図１０に示した信号電位変換回路の動作を
示すタイムチャートである。
示すタイムチャートである。
１〜３，３１〜３３ インバータ、４〜７，１４〜１
６，２４，２５，２７，３４，３５ ＰチャネルＭＯＳ
トランジスタ、８〜１１，１８，１９，２８，３６，３
７ ＮチャネルＭＯＳトランジスタ、１２ 抵抗素子、
２１，２２ ＮＯＲゲート。
６，２４，２５，２７，３４，３５ ＰチャネルＭＯＳ
トランジスタ、８〜１１，１８，１９，２８，３６，３
７ ＮチャネルＭＯＳトランジスタ、１２ 抵抗素子、
２１，２２ ＮＯＲゲート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大石 司 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5J056 AA11 AA32 BB04 BB06 BB17 CC21 DD28 EE08 FF08 GG09
Claims (15)
- 【請求項１】 その一方レベルが第１の電位であり、そ
の他方レベルが基準電位である第１の信号を、その一方
レベルが前記第１の電位と異なる第２の電位であり、そ
の他方レベルが前記基準電位である第２の信号に変換す
る信号電位変換回路であって、 それぞれ前記第２の信号およびその相補信号を出力する
ための第１および第２の出力ノード、 前記第１の信号が前記第１の電位から前記基準電位に変
化したことに応じて前記第１の出力ノードを前記基準電
位に放電させ、前記第１の信号が前記基準電位から前記
第１の電位に変化したことに応じて前記第２の出力ノー
ドを前記基準電位に放電させる放電回路、 各々の第１の電極がともに前記第２の電位のラインに接
続され、各々の第２の電極がそれぞれ前記第１および第
２の出力ノードに接続され、各々の入力電極がそれぞれ
前記第２および第１の出力ノードに接続された第１の導
電形式の第１および第２のトランジスタを含み、前記第
１および第２の出力ノードのうちの電位が高い方の出力
ノードを前記第２の電位に充電する充電回路、 前記第２の電位のラインと前記第２の出力ノードとの間
に接続された第１の導電形式の第３のトランジスタ、お
よび前記第１の信号が前記第１の電位から前記基準電位
に変化したことに応じて前記第３のトランジスタをパル
ス的に導通させる第１の制御回路を備える、信号電位変
換回路。 - 【請求項２】 前記第１の制御回路は、前記第１の信号
が前記基準電位であり、かつ前記第１の出力ノードの電
位が予め定められた第３の電位よりも高い場合に前記第
３のトランジスタを導通させる、請求項１に記載の信号
電位変換回路。 - 【請求項３】 前記第１の制御回路は、 前記第２の電位のラインと前記第３のトランジスタの入
力電極との間に接続された第１の抵抗素子、 その第１の電極が前記第３のトランジスタの入力電極に
接続され、その入力電極が前記第１の出力ノードに接続
され、前記第１の出力ノードの電位が前記第３の電位よ
りも高い場合に導通する第２の導電形式の第４のトラン
ジスタ、および前記第４のトランジスタの第２の電極と
前記基準電位のラインとの間に接続され、前記第１の信
号が前記基準電位の場合に導通する第２の導電形式の第
５のトランジスタを含む、請求項２に記載の信号電位変
換回路。 - 【請求項４】 前記第２のトランジスタが流し得る電流
は、前記放電回路が流し得る電流よりも十分小さく設定
されている、請求項１から請求項３のいずれかに記載の
信号電位変換回路。 - 【請求項５】 さらに、前記第２の電位のラインと前記
第１の出力ノードとの間に接続された第１の導電形式の
第６のトランジスタ、および前記第１の信号が前記基準
電位から前記第１の電位に変化したことに応じて前記第
６のトランジスタをパルス的に導通させる第２の制御回
路を備える、請求項１から請求項３のいずれかに記載の
信号電位変換回路。 - 【請求項６】 前記第２の制御回路は、前記第１の信号
が前記第１の電位であり、かつ前記第２の出力ノードの
電位が予め定められた第３の電位よりも高い場合に前記
第６のトランジスタを導通させる、請求項５に記載の信
号電位変換回路。 - 【請求項７】 前記第２の制御回路は、 前記第２の電位のラインと前記第６のトランジスタの入
力電極との間に接続された第２の抵抗素子、 その第１の電極が前記第６のトランジスタの入力電極に
接続され、その入力電極が前記第２の出力ノードに接続
され、前記第２の出力ノードの電位が前記第３の電位よ
りも高い場合に導通する第２の導電形式の第７のトラン
ジスタ、および前記第７のトランジスタの第２の電極と
前記基準電位のラインとの間に接続され、前記第１の信
号が前記第１の電位の場合に導通する第２の導電形式の
第８のトランジスタを含む、請求項６に記載の信号電位
変換回路。 - 【請求項８】 前記第１の制御回路は、前記第１の信号
が前記基準電位であり、かつ前記第２の出力ノードの電
位が予め定められた第３の電位よりも低い場合に前記第
３のトランジスタを導通させる、請求項１に記載の信号
電位変換回路。 - 【請求項９】 前記第１の制御回路は、 前記第２の電位のラインと前記第３のトランジスタの入
力電極との間に接続された第１の抵抗素子、 前記第３のトランジスタの入力電極と前記基準電位のラ
インとの間に接続された第２の導電形式の第４のトラン
ジスタ、および前記第１の信号が前記基準電位であり、
かつ前記第２の出力ノードの電位が前記第３の電位より
も低い場合に前記第４のトランジスタを導通させる第１
の論理回路を含む、請求項８に記載の信号電位変換回
路。 - 【請求項１０】 さらに、前記第２の電位のラインと前
記第１の出力ノードとの間に接続された第１の導電形式
の第５のトランジスタ、および前記第１の信号が前記基
準電位から前記第１の電位に変化したことに応じて前記
第５のトランジスタをパルス的に導通させる第２の制御
回路を備える、請求項８または請求項９に記載の信号電
位変換回路。 - 【請求項１１】 前記第２の制御回路は、前記第１の信
号が前記第１の電位であり、かつ前記第１の出力ノード
の電位が予め定められた第３の電位よりも低い場合に前
記第５のトランジスタを導通させる、請求項１０に記載
の信号電位変換回路。 - 【請求項１２】 前記第２の制御回路は、 前記第２の電位のラインと前記第５のトランジスタの入
力電極との間に接続された第２の抵抗素子、 前記第５のトランジスタの入力電極と前記基準電位のラ
インとの間に接続された第２の導電形式の第６のトラン
ジスタ、および前記第１の信号が前記第１の電位であ
り、かつ前記第１の出力ノードの電位が前記第３の電位
よりも低い場合に前記第６のトランジスタを導通させる
第２の論理回路を含む、請求項１１に記載の信号電位変
換回路。 - 【請求項１３】 前記第１および第２のトランジスタが
流し得る電流は、前記放電回路が流し得る電流よりも十
分小さく設定されている、請求項１０から請求項１２の
いずれかに記載の信号電位変換回路。 - 【請求項１４】 前記放電回路は、 前記第１の出力ノードと前記基準電位のラインとの間に
接続され、前記第１の信号が前記基準電位にされたこと
に応じて導通する第２の導電形式の第９のトランジス
タ、および前記第２の出力ノードと前記基準電位のライ
ンとの間に接続され、前記第１の信号が前記第１の電位
にされたことに応じて導通する第２の導電形式の第１０
のトランジスタを含む、請求項１から請求項１３のいず
れかに記載の信号電位変換回路。 - 【請求項１５】 前記放電回路は、 前記第１の出力ノードと前記基準電位のラインとの間に
接続され、前記第１の信号が前記基準電位にされたこと
に応じて導通する第２の導電形式の第９のトランジス
タ、およびその第１の電極が前記第２の出力ノードに接
続され、その第２の電極が前記第１の信号の相補信号を
受け、その入力電極が前記第１の電位を受け、前記第１
の信号が前記第１の電位になったことに応じて導通する
第２の導電形式の第１０のトランジスタを含む、請求項
１から請求項１３のいずれかに記載の信号電位変換回
路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000157618A JP2001339290A (ja) | 2000-05-29 | 2000-05-29 | 信号電位変換回路 |
| US09/793,997 US6373315B2 (en) | 2000-05-29 | 2001-02-28 | Signal potential conversion circuit |
| KR10-2001-0025808A KR100419816B1 (ko) | 2000-05-29 | 2001-05-11 | 신호 전위 변환 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000157618A JP2001339290A (ja) | 2000-05-29 | 2000-05-29 | 信号電位変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001339290A true JP2001339290A (ja) | 2001-12-07 |
Family
ID=18662219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000157618A Pending JP2001339290A (ja) | 2000-05-29 | 2000-05-29 | 信号電位変換回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6373315B2 (ja) |
| JP (1) | JP2001339290A (ja) |
| KR (1) | KR100419816B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003103144A1 (ja) * | 2002-05-30 | 2003-12-11 | ソニー株式会社 | レベルシフト回路、表示装置および携帯端末 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734705B2 (en) * | 2001-08-29 | 2004-05-11 | Texas Instruments Incorporated | Technique for improving propagation delay of low voltage to high voltage level shifters |
| GB2390239B (en) * | 2002-06-25 | 2006-11-08 | Micron Technology Inc | Voltage level shifting circuit with improved switching speed |
| JP4063047B2 (ja) * | 2002-10-30 | 2008-03-19 | 松下電器産業株式会社 | レベルシフト回路 |
| AU2003280645A1 (en) * | 2002-10-31 | 2004-05-25 | Nec Corporation | Level converting circuit |
| US7282981B2 (en) * | 2002-11-06 | 2007-10-16 | Nec Corporation | Level conversion circuit with improved margin of level shift operation and level shifting delays |
| US6819159B1 (en) * | 2003-04-29 | 2004-11-16 | International Business Machines Corporation | Level shifter circuit |
| KR100528480B1 (ko) * | 2003-12-09 | 2005-11-15 | 삼성전자주식회사 | 반도체장치의 전기적 퓨즈 회로 |
| US7205820B1 (en) * | 2004-07-08 | 2007-04-17 | Pmc-Sierra, Inc. | Systems and methods for translation of signal levels across voltage domains |
| US7151400B2 (en) * | 2004-07-13 | 2006-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Boost-biased level shifter |
| US7038492B2 (en) * | 2004-08-06 | 2006-05-02 | Faraday Technology Corp. | Programmable level shifter for wide range operation purpose |
| JP2006121654A (ja) * | 2004-09-21 | 2006-05-11 | Renesas Technology Corp | レベル変換回路 |
| US20070164789A1 (en) * | 2006-01-17 | 2007-07-19 | Cypress Semiconductor Corp. | High Speed Level Shift Circuit with Reduced Skew and Method for Level Shifting |
| FR2935208B1 (fr) * | 2008-08-19 | 2010-08-13 | St Microelectronics Sa | Circuit translateur de niveau |
| US8102199B2 (en) * | 2008-11-18 | 2012-01-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ultra-low voltage level shifting circuit |
| US8018251B1 (en) | 2010-06-01 | 2011-09-13 | Pmc-Sierra, Inc. | Input/output interfacing with low power |
| US8446173B1 (en) | 2010-11-03 | 2013-05-21 | Pmc-Sierra, Inc. | Scalable high-swing transmitter with rise and/or fall time mismatch compensation |
| CN101969305B (zh) * | 2010-11-09 | 2012-09-05 | 威盛电子股份有限公司 | 电位转换电路 |
| TWI403090B (zh) * | 2010-11-19 | 2013-07-21 | Via Tech Inc | 電位轉換電路 |
| WO2013085520A1 (en) * | 2011-12-08 | 2013-06-13 | Intel Corporation | Voltage compensated level-shifter |
| TWI497914B (zh) * | 2013-01-21 | 2015-08-21 | Orise Technology Co Ltd | 分時轉態轉壓器 |
| TWI524674B (zh) * | 2013-08-07 | 2016-03-01 | 立錡科技股份有限公司 | 電壓準位轉換電路 |
| KR20150090945A (ko) * | 2014-01-29 | 2015-08-07 | 삼성전기주식회사 | 레벨쉬프터를 포함한 게이트드라이버 및 그의 구동방법 |
| EP3979498A1 (en) * | 2020-09-30 | 2022-04-06 | NXP USA, Inc. | Level shifter circuit with integrated feedback circuit and dc-dc converter |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4450371A (en) * | 1982-03-18 | 1984-05-22 | Rca Corporation | Speed up circuit |
| US4532436A (en) * | 1983-09-30 | 1985-07-30 | Rca Corporation | Fast switching circuit |
| US4695744A (en) * | 1985-12-16 | 1987-09-22 | Rca Corporation | Level shift circuit including source follower output |
| US5896043A (en) * | 1989-02-10 | 1999-04-20 | Fuji Electric Co., Ltd. | Level shift circuit |
| JPH06243680A (ja) | 1993-02-22 | 1994-09-02 | Mitsubishi Electric Corp | 信号レベル変換回路 |
| KR0169157B1 (ko) * | 1993-11-29 | 1999-02-01 | 기다오까 다까시 | 반도체 회로 및 mos-dram |
-
2000
- 2000-05-29 JP JP2000157618A patent/JP2001339290A/ja active Pending
-
2001
- 2001-02-28 US US09/793,997 patent/US6373315B2/en not_active Expired - Fee Related
- 2001-05-11 KR KR10-2001-0025808A patent/KR100419816B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003103144A1 (ja) * | 2002-05-30 | 2003-12-11 | ソニー株式会社 | レベルシフト回路、表示装置および携帯端末 |
| US7224200B2 (en) | 2002-05-30 | 2007-05-29 | Sony Corporation | Level shift circuit, display apparatus, and portable terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| US6373315B2 (en) | 2002-04-16 |
| KR100419816B1 (ko) | 2004-02-25 |
| KR20010109095A (ko) | 2001-12-08 |
| US20010045859A1 (en) | 2001-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001339290A (ja) | 信号電位変換回路 | |
| JP3416062B2 (ja) | 連想メモリ（ｃａｍ） | |
| KR920006457B1 (ko) | 반도체장치 | |
| JPH06295211A (ja) | 内部電源電位発生回路 | |
| JPWO2009084272A1 (ja) | 半導体装置及び表示装置 | |
| JP2786572B2 (ja) | ビット線の電圧スイングが制限された半導体メモリ用センス回路 | |
| US6066975A (en) | Level converter circuit | |
| US9209797B2 (en) | Semiconductor device | |
| JP4617840B2 (ja) | ブートストラップ回路及びその駆動方法並びにシフトレジスタ回路、論理演算回路、半導体装置 | |
| JP2011096950A (ja) | 半導体装置、センスアンプ回路、半導体装置の制御方法及びセンスアンプ回路の制御方法 | |
| JP3927953B2 (ja) | 振幅変換回路 | |
| JP2004054547A (ja) | バスインタフェース回路及びレシーバ回路 | |
| US6707703B2 (en) | Negative voltage generating circuit | |
| JPH07130169A (ja) | 電圧発生回路 | |
| JP3071408B2 (ja) | 半導体集積回路の駆動方法及び半導体集積回路 | |
| JP2566067B2 (ja) | 論理回路 | |
| JPH09326195A (ja) | 半導体メモリ装置のセンスアンプ回路 | |
| JP3255159B2 (ja) | 半導体集積回路 | |
| JPH07134896A (ja) | 半導体メモリ装置のバッファ回路 | |
| JP2002118455A (ja) | 半導体集積回路 | |
| JP3055223B2 (ja) | バッファ回路 | |
| JP3255158B2 (ja) | 半導体集積回路 | |
| JP3224712B2 (ja) | 論理＆レベル変換回路及び半導体装置 | |
| JP2868789B2 (ja) | 半導体駆動回路 | |
| JPH1056373A (ja) | 論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100302 |