JP2001292569A - フライバック・コンバータにおける同期整流器のオンパルス幅の制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 入力電圧の変動に対してＭＯＳ−ＦＥＴのド
ライブ期間を一定に制御させると共に、負荷変動に対し
ても効率よく同期整流を追従させて、少ない部品点数で
低消費電力化した制御方法を実現させる。 【解決手段】 インバータ・トランスの２次側に設けた
補助コイルにＭＯＳ−ＦＥＴの駆動を制御する充電回路
と放電回路を設け、負荷の変動に対応してＭＯＳ−ＦＥ
Ｔのゲートパルス幅を追従させると共に、入力電圧の変
動に対してほぼ一定幅のゲートパルスを発生させるよう
にした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、同期整流方式の
スイッチング電源のうちで、特にフライバック・コンバ
ータにおける制御方法に関する。

【０００２】

【従来の技術】従来技術によるフライバック・コンバー
タの回路構成は図２に示す通りである。インバータ・ト
ランス１０４の１次側には、１次コイル１０６に直列接
続したスイッチ素子１０３が設けてある。また、２次側
には１次コイル１０６の極性と異なる２次コイル１０７
と補助コイル１０８が直列接続してあり、補助コイル１
０８の一端に接続した抵抗１０１は同期整流器１０２の
ゲート端子に接続してある。同期整流器１０２のドレイ
ン端子は２次コイル１０７と補助コイル１０８との接合
点に接続してあり、ソース端子は２次コイル１０７に並
列接続してある並列コンデンサ１０５の一端に接続して
ある。

【０００３】

【発明が解決しようとする課題】上述した同期整流器と
してＭＯＳ−ＦＥＴが用いられており、このＭＯＳ−Ｆ
ＥＴ１０２を補助コイル１０８に設けた抵抗１０１を介
して駆動させると、１次側が自由共振モードの時は２次
側エネルギーが１次側に戻り、ＭＯＳ−ＦＥＴの発振が
安定しなかったりして損失が大きくなる。また、ＭＯＳ
−ＦＥＴのゲート回路における抵抗による抵抗損Ｉ²Ｒ
が生ずるので、駆動電力損も大きくなる。

【０００４】また、従来方式のフライバック・コンバー
タにおけるＭＯＳ−ＦＥＴのオン期間は負荷変動により
大きく変化するばかりでなく、入力電圧の変動でオン期
間が大幅に変化する欠点があった。

【０００５】

【課題を解決するための手段】この発明は、上述した従
来技術による欠点を解消するためになされたものであっ
て、インバータ・トランスの２次側に設けた補助コイル
にＭＯＳ−ＦＥＴの駆動を制御する充電回路と放電回路
を設け、負荷の小さい時は充放電コンデンサの放電量は
小さく、負荷が大きい時は放電量を大きくすることによ
り、負荷の変動に対応してＭＯＳ−ＦＥＴのゲートパル
ス幅を追従させるようにした。

【０００６】さらに、並列コンデンサの放電電圧を一定
にするように、補助コイルの両端に並列接続したダイオ
ードとツエナーダイオードより成る直列回路を設け、入
力電圧の変化に対してほぼ一定幅のゲートパルスを発生
させるようにした。

【０００７】

【発明の実施の形態】以下、この発明の実施例を図面を
参照しながら説明する。図１は、この発明に係る同期整
流方式のフライバック・コンバータの回路構成を示すブ
ロック図である。

【０００８】図１において、インバータ・トランス４の
１次側には１次コイル１１に直列接続したスイッチ素子
３が設けてある。また、インバータ・トランス４の２次
側には２次コイル１２に直列接続した補助コイル１３が
設けてあって、２次側コイルの極性は１次側のコイルの
極性と反対である。補助コイル１３の一端には第１のダ
イオード５と第１の抵抗６より成る直列回路が接続して
あり、補助コイル１３と２次コイル１２との接合点と第
１の抵抗６の他端との間には第２のダイオード１４とツ
エナーダイオード１５より成る直列回路が設けてあっ
て、補助コイル１３の両端に並列接続してある。

【０００９】また、第１の抵抗６の他端と第２のダイオ
ード１４との接合点に一端を接続した第２の抵抗１６の
他端は、補助コイル１３の両端に並列接続するように形
成してある並列コンデンサ７の一端とスイッチ素子１の
ベース端子に接続してあり、さらに、外部電源によって
抵抗を介して並列コンデンサ７を充電する充電回路９
が、並列コンデンサ７の一端とスイッチ素子１のゲート
端子との間に接続してある。スイッチ素子１のエミッタ
端子は２次コイル１２と補助コイル１３との接合点とＭ
ＯＳ−ＦＥＴ２のドレイン端子との間に接続してあり、
さらに、コレクタ端子はバッファ・アンプ１０を介して
ＭＯＳ−ＦＥＴ２のゲート端子に接続してある。なお、
ＭＯＳ−ＦＥＴ２のソース端子は、２次コイル１２の両
端に並列接続した並列コンデンサ８の一端に接続してあ
り、この並列コンデンサ８はＭＯＳ−ＦＥＴ２からの直
流出力を平滑化させる。

【００１０】次に、この発明に係るフライバック・コン
バータにおけるＭＯＳ−ＦＥＴの動作特性を図３と図４
に示す波形図を用いて説明する。図３（ａ）は重負荷時
における動作特性を示し、図３（ｂ）は軽負荷時におけ
る動作特性を示す。また、図４（ａ）は低入力電圧時に
おける動作特性を示し、図４（ｂ）は高入力電圧時にお
ける動作特性を示す。

【００１１】１次コイル１１に直列接続してあるスイッ
チ素子３のスイッチングに伴って２次側コイルには電圧
が誘起される。２次コイル１２と補助コイル１３の極性
は１次コイル１１と反対であるので、スイッチ素子３が
オフの時に２次コイル１２と補助コイル１３には誘起電
圧Ｖ_NSとＶ_NS′が発生し、これに伴って２次コイル電流
Ｉ_NSが流れる。重負荷時における誘起電圧Ｖ_NSとＶ_NS′
は図３（ａ）のとに示す波形となり、２次コイル電
流Ｉ_NSは図３（ａ）のに示す波形となる。１次側が自
由共振モードの時、２次エネルギーが１次側に戻り、発
振が安定しなかったり、損失が大となる。軽負荷時にお
ける誘起電圧波形Ｖ_NSとＶ_NS′は図３（ｂ）のとに
示すように振動成分を含んだ波形となり、２次コイル電
流Ｉ_NSは図３（ｂ）のに示す波形となる。

【００１２】補助コイル１３の誘起電圧波形Ｖ_NS′と充
電回路９からの電荷を並列コンデンサ７を介して入力す
るスイッチ素子１のベース〜エミッタ間電圧Ｖ_BEは、図
３（ａ）と（ｂ）におけるに示す波形となる。スイッ
チ素子１のＶ_BEがしきい値電圧よりも大きくなるとスイ
ッチ素子１はオンとなり、しきい値電圧より小さい時は
オフとなり、その動作は図３（ａ）と（ｂ）における
に示す波形となる。スイッチ素子１がオンとなるとバッ
ファ・アンプ１０の入力端子電圧が低下するので、ＭＯ
Ｓ−ＦＥＴ２はオフとなる。図３（ａ）と（ｂ）におけ
るはＭＯＳ−ＦＥＴ２からの出力電流Ｉ_Q2を示し、
はボディ・ダイオード電流を示す。

【００１３】フライバック・コンバータにおける２次側
の整流素子から負荷に電流を供給する期間はＭＯＳ−Ｆ
ＥＴ２のオンパルス幅に比例しており、１次側のスイッ
チ素子３に同期している。ＭＯＳ−ＦＥＴ２を駆動させ
るために補助コイル１３を設けてＶ_NS′波形を生成さ
せ、１次側のスイッチ素子３がオンしている期間に並列
コンデンサ７を放電させ、オフしている期間に充電させ
る。スイッチ素子１のＶ_BEがしきい値を越えた時にスイ
ッチ素子１をオンとさせ、これに伴ってＭＯＳ−ＦＥＴ
２をオフさせる。重負荷時におけるＭＯＳ−ＦＥＴ２か
らの出力電流Ｉ_Q2は図３（ａ）のに示すように大き
く、軽負荷時におけるＭＯＳ−ＦＥＴ２からの出力電流
は図３（ｂ）のに示すように小さい。即ち、負荷変動
に追従してＭＯＳ−ＦＥＴのオンパルス幅を制御するこ
とができる。

【００１４】次に、入力電圧の変動に伴ってＭＯＳ−Ｆ
ＥＴのオンパルス幅は大きく変化するが、補助コイル１
３の両端に並列に第２のダイオード１４とツエナーダイ
オード１５より成る直列回路を設けておくと、入力電圧
はツエナー電圧によってクランプされるので並列コンデ
ンサ７の放電電圧も一定になる。即ち、１次側のスイッ
チ素子３がオンの時に補助コイル１３に発生するマイナ
ス電圧を第２のダイオード１４とツエナーダイオード１
５によってクランプし、このクランプ電圧で第２の抵抗
１６を介して並列コンデンサ７を定電圧で放電させる。

【００１５】１次コイル１１への入力電圧が変動した場
合におけるＭＯＳ−ＦＥＴ２の動作特性は、図４（ａ）
と（ｂ）に示す通りである。入力電圧が低い時の２次コ
イル１２と補助コイル１３への誘起電圧は、図４（ａ）
のとに示す波形となり、入力電圧が高い時の波形は
図４（ｂ）のとに示す波形となる。また、２次コイ
ル電流Ｉ_NSは図４（ａ）と（ｂ）におけるに示すよう
になる。第２のダイオード１４とツエナーダイオード１
５より成る直列回路への印加電圧Ｖ_D2-ZD1と、並列コン
デンサ７への印加電圧Ｖ_C1は、図４（ａ）と（ｂ）にお
けるとに示す波形となる。において、（Ｖ_D2＋Ｖ
_ZD1）はクランプ電圧を示す。Ｖ_C1はスイッチ素子１の
ベース〜エミッタ間電圧Ｖ_BEに等しいので、スイッチ素
子１のしきい値電圧よりもＶ_C1が高くなるとスイッチ素
子１はオンとなり、ＭＯＳ−ＦＥＴ２はオフとなる。図
４（ａ）と（ｂ）における，は、スイッチ素子１の
スイッチング動作とＭＯＳ−ＦＥＴ２から送出される電
流波形を示しており、入力電圧の変動に対し、ほぼ一定
のパルス幅を発生していることが判る。はＭＯＳ−Ｆ
ＥＴ２のボディ・ダイオード電流波形を示す。

【００１６】

【発明の効果】以上説明したように、この発明に係るフ
ライバック・コンバータにおける同期整流器のオンパル
ス幅の制御方法によると、入力電圧の変動が発生した時
もＭＯＳ−ＦＥＴのドライブ期間を一定に制御でき、ま
た負荷変動に対して効率よく同期整流の追従を行わせる
ことができるので、整流損失を低減させた少ない部品点
数で低消費電力化した制御方法を実現できる。

【図面の簡単な説明】

【図１】この発明に係るフライバック・コンバータにお
ける同期整流器の回路構成を示すブロック図。

【図２】従来技術によるフライバック・コンバータにお
ける同期整流器の回路構成を示すブロック図。

【図３】この発明に係る同期整流器の動作特性を示す波
形図。

【図４】この発明に係る同期整流器の動作特性を示す波
形図。

【符号の説明】

１ スイッチ素子 ２ ＭＯＳ−ＦＥＴ ３ １次側スイッチ素子 ４ インバータ・トランス ５，１４ ダイオード ６，１６ 抵抗 ７，８ 並列コンデンサ ９ 充電回路 １０ バッファ・アンプ １５ ツエナーダイオード

Claims (1)

【特許請求の範囲】
1. 【請求項１】 インバータ・トランスの２次側に設けた
   同期整流器を制御する駆動回路を、２次コイルと同一極
   性の補助コイルを２次コイルに直列接続して構成したフ
   ライバック・コンバータにおける同期整流器のオンパル
   ス幅制御方法において、 補助コイルの一端にカソード端子を接続した第１のダイ
   オードと第１および第２の抵抗より成る直列回路を介し
   て、補助コイルと２次コイルとの接合点に接続した並列
   コンデンサと、 第１と第２の抵抗との中間接続点にカソード端子を接続
   した第２のダイオードと、補助コイルと２次コイルとの
   接合点にカソード端子を接続したツエナー・ダイオード
   との直列回路を補助コイルの両端に並列接続して形成し
   たクランプ回路と、 補助コイルと２次コイルとの接合点に接続した同期整流
   器のドレイン端子に接続したエミッタ端子と、同期整流
   器のゲート端子に接続したバッファ・アンプの入力端に
   接続したコレクタ端子と、第２の抵抗と並列コンデンサ
   の一端との接続点に接続したベース端子とを備えたスイ
   ッチ素子と、 スイッチ素子のベース端子と並列コンデンサの一端との
   間に接続した外部電源を入力する充電回路と、 によって同期整流器のオンパルス幅を制御する制御回路
   を構成し、 並列コンデンサの充放電電圧をクランプ回路によってク
   ランプすることにより、入力電圧の変化に対してほぼ一
   定のオンパルス幅を同期整流器から発生させると共に、 負荷が小さい時は並列コンデンサからの放電量を小さく
   し、負荷が大きい時は放電量を大きくすることにより、
   負荷変動に対し同期整流器を追従させるようにオンパル
   ス幅を制御することを特徴とするフライバック・コンバ
   ータにおける同期整流器のオンパルス幅の制御方法。