JP2001264811A

JP2001264811A - 液晶表示装置の製造方法及び露光装置

Info

Publication number: JP2001264811A
Application number: JP2000079518A
Authority: JP
Inventors: Seiji Doi; 誠児土井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2000-03-22
Filing date: 2000-03-22
Publication date: 2001-09-26

Abstract

(57)【要約】【課題】画素電極にスリットを形成することができ、
かつ、最終保護膜の製造工程を削減して、液晶表示装置
の製造時間を短縮できる液晶表示装置の製造方法を提供
する。【解決手段】ガラス基板１１上にゲート配線１２ａ、
ＴＦＴ２０及びデータ配線１７ｃ等を形成した後、絶縁
膜を形成することなく、ＩＴＯ膜を形成する。そして、
このＩＴＯ膜の上にネガ型フォトレジスト膜を形成し、
画素電極形成用のパターンを有する第１の露光マスクを
用いて基板下面側から露光し、更にソース電極と画素電
極との接続部形成用のパターンを有する第２の露光マス
クを用いて基板上面側から露光する。その後、現像処理
を施し、ＩＴＯ膜上に残存したレジスト膜をマスクとし
てＩＴＯ膜をエッチングし、ドメイン規制用スリット１
８ｓを有する画素電極１８ａを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画素毎にＴＦＴ
（Thin Film Transistor：薄膜トランジスタ）を備えた
液晶表示装置の製造方法に関し、特に絶縁膜（最終保護
膜）の形成工程を省略し、ＴＦＴと画素電極とを直接接
続した液晶表示装置の製造方法及びその製造方法におい
て使用する露光装置に関する。

【０００２】

【従来の技術】アクティブマトリクス型液晶表示装置
は、非選択時にオフ状態となって信号を遮断するスイッ
チ素子を各画素に設けることによってクロストークを防
止するものであり、単純マトリクス方式の液晶表示装置
に比べて優れた表示特性を示す。特に、スイッチ素子と
してＴＦＴ（Thin Film Transistor：薄膜トランジス
タ）を使用した液晶表示装置は、ＴＦＴの駆動能力が高
いので、ＣＲＴ（Cathode-Ray Tube）に匹敵するほど優
れた表示特性を示す。

【０００３】一般的なＴＮ（Twisted Nematic ）型液晶
表示装置は、２枚の透明基板の間に液晶を封入した構造
を有している。それらの透明基板の相互に対向する２つ
の面（対向面）のうち、一方の面側にはコモン電極、カ
ラーフィルタ及び配向膜等が形成され、また他方の面側
にはＴＦＴ、画素電極及び配向膜等が形成されている。
更に、各透明基板の対向面と反対側の面には、それぞれ
偏光板が貼り付けられている。これらの２枚の偏光板
は、例えば偏光板の偏光軸が互いに直交するように配置
され、これによれば、電界をかけない状態では光を透過
し、電界を印加した状態では遮光するモード、すなわち
ノーマリーホワイトモードとなる。また、２枚の偏光板
の偏光軸が平行な場合には、ノーマリーブラックモード
となる。以下、ＴＦＴ及び画素電極等が形成された基板
をＴＦＴ基板と呼び、コモン電極及びカラーフィルタ等
が形成された基板をＣＦ基板と呼ぶ。

【０００４】近年、液晶表示装置のより一層の高性能化
が要求されており、特に視角特性の改善及び表示品質の
向上が強く要求されている。このような要求を満たすも
のとして、垂直配向（Vertically Aligned：ＶＡ）型液
晶表示装置、特にＭＶＡ（Multi-domain Vartical Alig
nment ）型液晶表示装置が有望視されている。図２９は
従来のＭＶＡ型液晶表示装置の一例を示す断面図であ
る。

【０００５】この液晶表示装置は、ＴＦＴ基板７０と、
ＣＦ基板８０と、これらの基板７０，８０間に封入され
た垂直配向型液晶８９とにより構成されている。また、
ＴＦＴ基板７０の下及びＣＦ基板８０の上には、それぞ
れ偏光板（図示せず）が、例えば偏光軸を直交させて配
置されている。ＴＦＴ基板７０は、以下のように形成さ
れている。すなわち、透明ガラス基板７１の上には、マ
トリクス状に配列された複数の画素電極７８と、画素電
極７８に接続されたＴＦＴ（図示せず）と、そのＴＦＴ
を介して画素電極７８に画像データを供給するデータ配
線及びゲート配線（いずれも図示せず）とが形成されて
いる。画素電極７８は、ＩＴＯ（indium-tin oxide：イ
ンジウム酸化スズ）等の透明導電体により形成されてい
る。また、画素電極７８にはドメイン規制用のスリット
７８ｓが形成されている。更に、画素電極７８の表面は
ポリイミド等からなる配向膜（図示せず）に覆われてい
る。

【０００６】図３０は、ＴＦＴ基板７０のＴＦＴ形成部
の断面図である。この図３０に示すように、ゲート配線
７２ａはガラス基板７１の上に形成されており、絶縁膜
７３に覆われている。ゲート配線７２ａの上方の絶縁膜
７３の上には、ＴＦＴの動作層となるアモルファスシリ
コン膜７４が選択的に形成されており、このアモルファ
スシリコン膜７４の中央部の上にはチャネル保護膜７５
ａが形成されている。チャネル保護膜７５ａを挟んでシ
リコン膜７４上の両側には、ＴＦＴのオーミックコンタ
クト層となるｎ⁺型アモルファスシリコン膜（以下、ｎ
⁺型シリコン膜ともいう）７６が形成されている。ま
た、このｎ⁺型シリコン膜７６の上には、金属膜からな
るソース電極７７ａ及びドレイン電極７７ｂが形成され
ている。なお、図３０では図示していないが、ＴＦＴに
画像データを供給するデータ配線も、ソース電極７７ａ
及びドレイン電極７７ｂと同じ層に形成されている。

【０００７】これらのソース電極７７ａ、ドレイン電極
７７ｂ及びデータ配線等は、基板７１上に形成された最
終保護膜７９に覆われている。画素電極７８は最終保護
膜７９の上に形成され、コンタクトホールを介してソー
ス電極７７ａに電気的に接続されている。一方、ＣＦ基
板８０は以下のように構成されている。すなわち、ガラ
ス基板８１の下面側には、Ｃｒ（クロム）等からなるブ
ラックマトリクス８２が形成されており、このブラック
マトリクス８２により画素間の領域が遮光されるように
なっている。また、ガラス基板８１の下面側には、各画
素毎に、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のいず
れか１色のカラーフィルタ８３が形成されている。カラ
ーフィルタ８３の下にはＩＴＯ等の透明導電体からなる
コモン電極８４が形成されている。コモン電極８４の下
にはドメイン規制用突起部８５が形成されている。ま
た、コモン電極８４及び突起部８５の表面はポリイミド
等からなる配向膜（図示せず）に覆われている。

【０００８】このように構成された液晶表示装置におい
て、電圧を印加しない状態では、液晶分子８９ａは配向
膜に垂直な方向に配向する。この場合は、ＴＦＴ基板７
０の下側から偏光板を通って入射した光は、ＣＦ基板８
０の上に配置された偏光板により遮断されるため、暗表
示となる。一方、画素電極７８とコモン電極８４との間
に十分な電圧を印加すると、液晶分子８９ａは電界に垂
直な方向に配列する。この場合に、突起部８５及びスリ
ット７８ｓの両側では液晶分子８９ａの倒れる方向が異
なり、いわゆる配向分割（マルチドメイン）が達成され
る。この状態では、ＴＦＴ基板７０の下側から偏光板を
通って入射した光は、ＣＦ基板８０の上に配置された偏
光板を通過するため、明表示となる。各画素毎に印加電
圧を制御することにより、液晶表示装置に所望の画像を
表示することができる。また、上述した配向分割により
斜め方向の光の漏れが抑制され、視角特性が改善され
る。

【０００９】

【発明が解決しようとする課題】近年、ディスクトップ
ＰＣ（パーソナルコンピュータ）にも液晶表示装置が使
用されるようになり、比較的大型の液晶表示装置、例え
ば１３〜１５インチＸＧＡ（１０２４×７６８ピクセ
ル）型液晶表示装置の需要が急増している。このため、
液晶表示装置の製造時間の短縮及び製造工程の削減が要
望されている。

【００１０】従来の液晶表示装置では、ＴＦＴのソース
電極７７ａ及びドレイン電極７７ｂを形成した後、ガラ
ス基板７１の上側全面に最終保護膜７９を形成し、コン
タクトホールを開口してから画素電極となる透明導電膜
を形成している。これは、例えばデータ配線等をパター
ニングする際に塵芥等によりパターン欠陥が発生して
も、データ配線と画素電極との短絡を防止するためであ
る。

【００１１】また、ソース電極と画素電極とを接続する
ためのコンタクトホールと、ゲート配線の端部の端子の
上に設けるコンタクトホールを一括して形成する場合、
ソース電極とゲート絶縁膜（絶縁膜７３）との選択比が
重要となり、様々なエッチング条件を用いてもソース電
極のエッチングは避けられない。例えば、ソース電極７
７ａを、Ｔｉ（チタン）／Ａｌ（アルミニウム）／Ｔｉ
の３層構造としても、エッチングストッパである上層の
Ｔｉの層厚を厚くする必要があり、ソース電極のエッチ
ングタクトに大きな影響を及ぼしていた。更に上層のＴ
ｉの膜厚を薄くしたり、上層にＭｏ等を用いた場合に
は、上層のエッチングストッパはほぼ消失していまい、
Ａｌ層との電池効果によりＩＴＯからなる画素電極との
電気的接続に重大な影響を及ぼしていた。

【００１２】液晶表示装置の製造工程を削減するため
に、ソース電極及びドレイン電極等を形成した後、その
上に最終保護膜を形成することなく、画素電極を形成す
ることが考えられる。しかし、単にソース電極と画素電
極との間の最終保護膜の形成工程を省略しただけでは、
データ配線等と画素電極とが短絡して線欠陥又は点欠陥
等の表示不良が発生する可能性が多くなる。表示不良を
修復するリペア処理も種々提案されており、表示不良が
少ない場合はリペア処理により修復することも可能であ
るが、欠陥画素部の表示不良は避けられない。また、１
パネル内の多数の画素部で表示不良が発生している場合
には欠陥検査工程及びリペア処理工程の負荷が大きくな
り、修復に要するコストが著しく増大してしまう。更に
多くの表示不良が発生している場合には、不良品となっ
てしまう。

【００１３】なお、特開平９−１０５９５２号公報、特
開平９−２４４０６５号公報及び特開平９−２９７３１
５号公報には、画素電極をパターニングする際に、基板
裏面側（画素電極形成面と反対側）から露光する（いわ
ゆる、背面露光）ことが提案されている。しかし、これ
らの方法では、画素電極とデータ配線又はゲート配線と
の短絡や、画素電極とデータ配線又はゲート配線とのカ
ップリング容量に起因する表示品質の低下を防止するた
めに、ＴＦＴと画素電極との間に絶縁膜を形成すること
が必要であり、工程数を削減することはできない。

【００１４】また、これらの方法では、データ配線及び
ゲート配線を露光マスクとして画素電極をパターニング
するので、図２９に示すように画素電極７８にスリット
７８ｓを形成することができない。本発明は、画素電極
にスリットを形成することができ、かつ、最終保護膜の
製造工程を削減して、液晶表示装置の製造時間を短縮で
きる液晶表示装置の製造方法及びその方法において使用
可能な露光装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明の請求項１に記載
の液晶表示装置の製造方法は、絶縁基板上に第１の導電
膜を形成する工程と、前記第１の導電膜をパターニング
して、相互に平行な複数本のゲート配線を形成する工程
と、前記絶縁基板の上側全面に第１の絶縁膜を形成する
工程と、前記第１の絶縁膜の上にシリコン膜を形成する
工程と、前記シリコン膜の上に第２の絶縁膜を形成する
工程と、前記第２の絶縁膜をパターニングしてチャネル
保護膜を形成する工程と、前記絶縁基板の上側全面に第
２の導電膜を形成する工程と、前記第２の導電膜及び前
記シリコン膜を同一のエッチングマスクを用いてエッチ
ングし、前記第２の導電膜から形成されたソース電極及
びドレイン電極を有する薄膜トランジスタを完成すると
ともに、前記ゲート配線と交差する複数本のデータ配線
を形成する工程と、前記絶縁基板の上側全面に透明導電
膜を形成する工程と、前記透明導電膜の上にフォトレジ
スト膜を形成し、画素電極形成用の第１の露光マスクを
用いて基板下面側から前記フォトレジスト膜を露光し、
ソース電極と画素電極との接続部形成用の第２の露光マ
スクを使用して基板上面側から前記フォトレジスト膜を
露光し、その後現像処理して、前記透明導電膜の上にレ
ジストパターンを形成する工程と、前記レジストパター
ンをエッチングマスクとして前記透明導電膜をエッチン
グし、前記ソース電極に接続した画素電極を形成する工
程とを有することを特徴とする。

【００１６】また、本発明の請求項２に記載の液晶表示
装置の製造方法は、絶縁基板上に第１の導電膜を形成す
る工程と、前記第１の導電膜をパターニングして、相互
に平行な複数本のゲート配線を形成する工程と、前記絶
縁基板の上側全面に第１の絶縁膜を形成する工程と、前
記第１の絶縁膜の上にシリコン膜を形成する工程と、前
記シリコン膜をパターニングする工程と、前記絶縁基板
の上側全面に第２の導電膜を形成する工程と、前記第２
の導電膜をエッチングするとともに前記シリコン膜を厚
さ方向の途中までエッチングして、前記第２の導電膜か
ら形成されたソース電極及びドレイン電極を有する薄膜
トランジスタを完成するとともに、前記ゲート配線と交
差する複数本のデータ配線を形成する工程と、前記絶縁
基板の上側全面に透明導電膜を形成する工程と、前記透
明導電膜の上にフォトレジスト膜を形成し、画素電極形
成用の第１の露光マスクを用いて基板下面側から前記フ
ォトレジスト膜を露光し、ソース電極と画素電極との接
続部形成用の第２の露光マスクを使用して基板上面側か
ら前記フォトレジスト膜を露光し、その後現像処理し
て、前記透明導電膜の上にレジストパターンを形成する
工程と、前記レジストパターンをエッチングマスクとし
て前記透明導電膜をエッチングし、前記ソース電極に接
続した画素電極を形成する工程とを有することを特徴と
する。

【００１７】請求項１及び請求項２に記載の液晶表示装
置の製造方法においては、画素電極形成用の第１の露光
マスクを用いて基板下面側から前記フォトレジスト膜を
露光し、ソース電極と画素電極との接続部形成用の第２
の露光マスクを使用して基板上面側から前記フォトレジ
スト膜を露光するので、ドメイン規制用のスリットを有
する画素電極を形成することができる。また、ＴＦＴの
ソース電極の上に絶縁膜を形成せず、画素電極となる透
明導電膜を直接形成するので、絶縁膜の成膜工程及びコ
ンタクトホールの形成工程が省略され、製造に要する時
間が短縮される。

【００１８】本発明の請求項３に記載の液晶表示装置の
製造方法は、絶縁基板上に第１の導電膜を形成する工程
と、前記第１の導電膜をパターニングして、相互に平行
な複数本のゲート配線を形成する工程と、前記絶縁基板
の上側全面に第１の絶縁膜を形成する工程と、前記第１
の絶縁基板の上にシリコン膜を形成する工程と、前記シ
リコン膜の上に第２の絶縁膜を形成する工程と、前記第
２の絶縁膜をパターニングしてチャネル保護膜を形成す
る工程と、前記絶縁基板の上側全面に第２の導電膜を形
成する工程と、前記第２の導電膜及び前記シリコン膜を
同一のエッチングマスクを用いてエッチングし、前記第
２の導電膜から形成されたソース電極及びドレイン電極
を有する薄膜トランジスタを完成するとともに、前記ゲ
ート配線と交差する複数本のデータ配線を形成する工程
と、前記絶縁基板の上側全面に透明導電膜を形成する工
程と、前記透明導電膜の上にフォトレジスト膜を形成
し、画素電極パターン、ソース電極パターン、ドレイン
電極パターン及びデータ配線パターンを有する露光マス
クを用いて基板上面側から前記フォトレジスト膜を露光
し、その後現像処理して、前記透明導電膜の上にレジス
トパターンを形成する工程と、前記レジストパターンを
エッチングマスクとして前記透明電極をエッチングし、
前記ソース電極に接続した画素電極を形成するととも
に、前記ソース電極、前記ドレイン電極及び前記データ
配線を覆う前記透明導電膜からなるカバー膜を形成する
工程とを有することを特徴とする。

【００１９】本発明においては、画素電極パターン、ソ
ース電極パターン、ドレイン電極パターン及びデータ配
線パターンを有する露光マスクを用いて基板上面側から
前記フォトレジスト膜を露光するので、ドメイン規制用
のスリットを有する画素電極を形成することができる。
また、本発明においても、ＴＦＴのソース電極の上に絶
縁膜を形成せず、画素電極となる透明導電膜を直接形成
するので、絶縁膜の成膜工程及びコンタクトホールの形
成工程が省略され、製造に要する時間が短縮される。

【００２０】更に、本発明においては、ソース電極、ド
レイン電極及びデータ配線の上に透明導電膜からなるカ
バー膜を形成するので、画素電極形成後に実施する最終
パターン欠陥検査工程又は電圧印加プローバによる欠陥
検査工程において短絡不良が検出されたときに、前記カ
バー膜をエッチングストッパとして再度ソース電極、ド
レイン電極又はデータ配線をエッチングすることによ
り、短絡不良を修復することができる。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態につい
て添付の図面を参照して説明する。（第１の実施の形態）図１〜図４は本発明の第１の実施
の形態の液晶表示装置のＴＦＴ基板の製造方法を示す断
面図、図５，図６は同じくその平面図である。また、図
９は、本実施の形態により製造されたＴＦＴ基板の平面
図である。なお、本実施の形態は、本発明を逆スタガ型
チャネルプロテクトタイプのＴＦＴを有する液晶表示装
置に適用した例を示す。

【００２２】まず、図１（ａ），図５（ａ）に示すよう
に、透明ガラス基板１１の上に、導電膜を形成し、この
導電膜をパターニングして、ゲート配線１２ａ、補助容
量配線１２ｂ、ゲート配線端子１２ｃ及び補助容量配線
端子１２ｄを形成する。導電膜は、例えばＰＶＤ（Phys
ical Vapor Deposition ）法により、ガラス基板１１上
に、Ｃｒ（クロム）を約１５０ｎｍの厚さに堆積して形
成する。そして、この導電膜の上にフォトレジスト膜を
形成し、露光及び現像工程を経て、所定のパターンのレ
ジスト膜（図示せず）を形成する。このレジスト膜をエ
ッチングマスクとし、Ｃｒエッチャントにより導電膜を
エッチングすることにより、ゲート配線１２ａ、補助容
量配線１２ｂ及び端子１２ｃ，１２ｄが形成される。そ
の後、レジスト膜を除去する。

【００２３】なお、導電膜は、ＡｌとＴｉとの積層構造
としてもよいし、Ａｌ合金により形成してもよい。この
場合に、塩素（Ｃｌ）系ガスを使用したドライエッチン
グにより導電膜をパターニングすることができる。次
に、図１（ｂ）に示すように、プラズマＣＶＤ法によ
り、ガラス基板１１の上側全面に、ＴＦＴ２０のゲート
絶縁膜となる絶縁膜１３、動作領域となるアモルファス
シリコン膜１４、及びチャネル保護膜となる絶縁膜１５
を順次形成する。

【００２４】絶縁膜１３は、窒化シリコン（ＳｉＮ）又
は酸化シリコン（ＳｉＯ₂）により約１００〜６００ｎ
ｍの厚さに形成する。また、アモルファスシリコン膜１
４の厚さは約１５〜５０ｎｍとする。更に、絶縁膜１５
は、窒化シリコン又は酸化シリコンにより約５０〜２０
０ｎｍの厚さに形成する。この例では、ゲート絶縁膜１
３の厚さが約３５０ｎｍ、アモルファスシリコン膜１４
の厚さが約３０ｎｍであり、絶縁膜１５の厚さが約１２
０ｎｍとする。

【００２５】次に、絶縁膜１５の上にポジ型フォトレジ
スト膜（図示せず）を形成し、このフォトレジスト膜の
上に、少なくともチャネル保護膜形成領域を覆い、チャ
ネル保護膜形成領域（又は、ゲート配線）よりも幅広の
領域を覆う露光マスクを配置して基板１１の上側から露
光した後、基板１１の下側からフォトレジスト膜を全面
露光する。その後、現像処理を施すことにより、ゲート
配線１２ａとほぼ等しい幅のマスク（エッチングマス
ク）を自己整合的に形成する。続いて、絶縁膜１５をエ
ッチングした後、マスクを除去する。これにより、図１
（ｃ），図５（ｂ）に示すように、アモルファスシリコ
ン膜１４上にチャネル保護膜１５ａが形成される。

【００２６】次に、プラズマＣＶＤ法により、図２
（ａ）に示すように、ガラス基板１１の上側全面に、Ｔ
ＦＴ２０のオーミックコンタクト層となるｎ⁺型アモル
ファスシリコン膜１６を約３０ｎｍの厚さに形成する。
その後、アモルファスシリコン膜１６の上に、ＰＶＤ法
により、Ｔｉ、Ａｌ及びＴｉを順次積層して、これらの
Ｔｉ、Ａｌ及びＴｉの３層構造の導電膜１７を形成す
る。下層のＴｉ層の厚さは例えば２０ｎｍ、Ａｌ層の厚
さは例えば７５ｎｍ、上層のＴｉ層の厚さは例えば２０
ｎｍとする。導電膜１７は、Ａｌ、Ａｌ合金又はその他
の低抵抗金属により形成してもよい。

【００２７】次に、導電膜１７の上に所定のパターンの
レジスト膜を形成する。そして、このレジスト膜をエッ
チングマスクとして、導電膜１７、ｎ⁺型シリコン膜１
６及びシリコン膜１４をエッチングし、図２（ｂ），図
６（ａ）に示すように、ＴＦＴ２０のソース電極１７ａ
及びドレイン電極１７ｂを形成するとともに、データ配
線１７ｃ及びデータ配線端子１７ｄを形成する。導電膜
１７、ｎ⁺型シリコン膜１６及びアモルファスシリコン
膜１４のエッチングは、例えばＣｌ₂とＢＣｌ ₃との混
合ガスを用いたドライエッチングにより行う。その後、
エッチングマスクとして使用したレジスト膜を除去す
る。

【００２８】次に、基板１１の上側全面にフォトレジス
ト膜を形成し、露光及び現像工程を経て、ゲート配線端
子１２ｃ及び補助容量配線端子１２ｄの中央部の上に開
口部を設ける。そして、このレジスト膜をエッチングマ
スクとしてゲート配線端子１２ｃ及び補助容量配線端子
１２ｄの上の絶縁膜１３をエッチングし、図３，図６
（ｂ）に示すように、ゲート配線端子１２ｃ及び補助容
量配線端子１２ｄが露出するコンタクトホール１３ａ，
１３ｂを形成する。このときのエッチングは、例えばＳ
Ｆ₆とＯ₂との混合ガスを使用したドライエッチングに
より行う。ドライエッチング時の条件は、例えばＳＦ₆
の流量が２００ｓｃｃｍ、Ｏ₂の流量が２００ｓｃｃ
ｍ、圧力が８．０Ｐａ、パワーが６００Ｗである。その
後、エッチングマスクとして使用したレジスト膜を除去
する。

【００２９】次に、ＰＶＤ法により、ガラス基板１１の
上側全面に、透明画素電極となるＩＴＯ膜（図示せず）
を約７０ｎｍの厚さに形成する。そして、このＩＴＯ膜
上にネガ型フォトレジスト膜を形成し、図７に示すよう
な画素電極形状のパターン（図中斜線で示す部分が遮光
部）を有する露光マスク（背面露光用マスク）を用いて
ガラス基板１１の下面側から露光し、更に、図８に示す
ように、端子電極パターン、ソース電極と画素電極との
接続パターン、及び補助容量配線に一部重なるパターン
を有する露光マスク（上面露光用マスク）を用いて基板
１１の上面側から露光する。その後、現像処理を施して
ＩＴＯ膜上のフォトレジスト膜をパターニングする。

【００３０】次に、このレジスト膜をエッチングマスク
として、シュウ酸等によるウェットエッチング処理を行
い、更にサイドエッチングを施すことによりＩＴＯ膜に
少なくとも１．０〜１．５μｍ以上のエッチングシフト
を施す。これにより、図９に示すように、スリット１８
ｓを有する画素電極１８ａと、端子１２ｃ，１２ｄ，１
７ｄを覆うカバー膜１８とが形成される。ゲート配線端
子１２ｃの断面を図４（ａ）に示し、データ配線端子１
７ｄの断面を図４（ｂ）に示す。また、ソース電極１７
ａと画素電極１８ａとの接合部の断面図を図２（ｃ）に
示す。

【００３１】その後、レジスト膜を除去した後、基板１
１の上側全面に、ポリイミドからなる配向膜を形成す
る。このようにしてＴＦＴ基板が完成する。一方、ドメ
イン規制用突起を有するＣＦ基板を用意する（図２９参
照）。ＣＦ基板は公知の方法により製造することができ
る。すなわち、ガラス基板の上に、Ｃｒ等の遮光性材料
により所定のパターンのブラックマトリクスを形成す
る。その後、ガラス基板の上に、赤（Ｒ）、緑（Ｇ）及
び青（Ｂ）のカラーフィルタを形成し、カラーフィルタ
の上にＩＴＯからなるコモン電極を形成する。次いで、
コモン電極の上に、フォトレジストによりドメイン規制
用の突起を形成した後、コモン電極及び突起の表面をポ
リイミドからなる配向膜で被覆する。これによりＣＦ基
板が完成する。

【００３２】その後、ドメイン規制用突起が設けられた
ＣＦ基板と、上記の方法により形成したＴＦＴ基板とを
接合し、両者の間に液晶を封入する。これにより、本実
施の形態の液晶表示装置が完成する。本実施の形態にお
いては、導電膜１７をエッチングして、ソース電極、ド
レイン電極及びデータ配線等を形成した後、最終保護膜
を形成することなく画素電極１８ａを形成する。これに
より、ＴＦＴ基板の製造工程が簡略化され、液晶表示装
置の製造コストが低減される。

【００３３】また、例えば図１０に示すように異物等の
影響によりデータ配線１７ｃに接続したパターン欠陥１
７ｅが生じても、画素電極形成時に基板１１の下面側か
ら露光し、更にＩＴＯ膜をエッチングする際にサイドエ
ッチングするので、データ配線１７ｃとパターン欠陥１
７ｅとの間に隙間が生じ、データ配線１７ｃと画素電極
１８ａとの接続（ショート不良）が回避される。

【００３４】更にまた、ＩＴＯ膜をエッチングするとき
のエッチングストッパとなる導電膜１７の最上層のＴｉ
層の層厚も、従来の８０ｎｍから２０ｎｍへと薄膜化が
可能となり、そのため導電膜１７をドライエッチングす
るときのタクトタイムが短縮される。なお、上記の例で
は基板下面側からの露光した後、基板上面側から露光し
たが、これらの露光を同時に行ってもよい。図１１は、
上面露光と下面露光とを同時に実行可能な露光装置を示
す模式図である。

【００３５】露光装置内には、ガラス等の透明板とバキ
ュームチャックとを有する露光ステージ２１があり、フ
ォトレジスト膜を形成したガラス基板１１をこの露光ス
テージ２１の上に載置するようになっている。ステージ
２１の上側には、露光マスクを設置する露光マスク設置
部２２ａと、ＵＶ光源とが設けられた上側露光ヘッド２
３ａが配置されている。また、ステージ２１の下側に
は、露光マスクを設置する露光マスク設置部２２ｂと、
ＵＶ光源とが設けられた下側露光ヘッド２３ｂが配置さ
れている。

【００３６】これらの露光ヘッド２３ａ，２３ｂは、伸
縮可能な露光ヘッドアーム２４ａ，２４ｂにより、露光
ステージ２１に沿って上下及び左右方向にそれぞれ独立
して移動できるようになっている。また、露光装置内に
は、露光マスクを交換する露光マスク交換ユニット２５
が配置されている。ガラス基板１１は、基板搬入口２６
から露光装置内に搬入して、ステージ２１上にバキュー
ムチャックで固定される。そして、露光後は、基板搬入
口２６を介して搬出される。

【００３７】このような露光装置を使用することによ
り、ガラス基板１１の上側及び下側からフォトレジスト
膜を１度に露光することができ、製造に要する時間を更
に短縮することができる。（第２の実施の形態）図１２〜図１５図は本発明の第２
の実施の形態の液晶表示装置のＴＦＴ基板の製造方法を
示す断面図、図１６，図１７は同じくその平面図であ
る。また、図２０は本実施の形態により製造されたＴＦ
Ｔ基板の平面図である。なお、本実施の形態は、本発明
を逆スタガチャネルエッチングタイプのＴＦＴに適用し
た例を示す。

【００３８】まず、図１２（ａ），図１６（ａ）に示す
ように、透明ガラス基板３１の上に導電膜を形成し、こ
の導電膜をパターニングして、ゲート配線３２ａ、補助
容量配線３２ｂ、ゲート配線端子３２ｃ及び補助容量配
線３２ｄを形成する。導電膜は、例えばＰＶＤ法によ
り、ガラス基板３１の上にＣｒを約１５０ｎｍの厚さに
堆積して形成する。そして、この導電膜の上にフォトレ
ジスト膜を形成し、露光及び現像工程を経て、所定のパ
ターンのレジスト膜（図示せず）を形成する。このレジ
スト膜をエッチングマスクとし、Ｃｒエッチャントによ
り導電膜をエッチングすることにより、ゲート配線３２
ａ、補助容量配線３２ｂ及び端子３２ｃ，３２ｄが形成
される。その後、レジスト膜を除去する。

【００３９】なお、導電膜は、ＡｌとＴｉとの積層構造
としてもよいし、Ａｌ合金により形成してもよい。この
場合に、塩素（Ｃｌ）系ガスを使用したドライエッチン
グにより導電膜をパターニングすることができる。図１
２（ｂ）に示すように、プラズマＣＶＤ法により、ガラ
ス基板３１の上側全面に、ＴＦＴ４０のゲート絶縁膜と
なる絶縁膜３３、動作領域となるアモルファスシリコン
膜３４、及びオーミックコンタクト層となるｎ⁺型アモ
ルファスシリコン膜３５を順次形成する。絶縁膜３３
は、例えばＳｉＮにより約３５０ｎｍの厚さに形成す
る。また、アモルファスシリコン膜３４の厚さは約２０
０ｎｍ、ｎ⁺型シリコン膜３５の厚さは約３０ｎｍとす
る。

【００４０】そして、ｎ⁺型シリコン膜３５の上にフォ
トレジスト膜を形成し、所定の島状（アイランド状）の
パターンを有する露光マスクを使用してフォトレジスト
膜を露光し、その後現像処理を施すことにより、ｎ⁺型
シリコン膜３５の上に島状パターンのレジスト膜を形成
する。その後、このレジスト膜をエッチングマスクとし
てｎ⁺型シリコン膜３５及びアモルファスシリコン膜３
４をエッチングし、図１２（ｂ）に示すように、シリコ
ン膜３４，３５を島状にパターニングする。このときの
エッチングは、例えばＳＦ₆とＨｅとＨＣｌとの混合ガ
スを使用したドライエッチングとする。その後、エッチ
ングマスクとして使用したレジスト膜を除去する。

【００４１】次に、ガラス基板３１の上側全面に、ＰＶ
Ｄ法により、Ｔｉ、Ａｌ及びＴｉを順次積層して、これ
らのＴｉ、Ａｌ及びＴｉの３層構造の導電膜を形成す
る。下層のＴｉ層の厚さは例えば２０ｎｍ、Ａｌ層の厚
さは例えば７５ｎｍ、上層のＴｉ層の厚さは例えば２０
ｎｍとする。導電膜は、Ａｌ、Ａｌ合金又はその他の低
抵抗金属により形成してもよい。その後、導電膜の上に
所定のパターンのレジスト膜を形成する。そして、この
レジスト膜をエッチングマスクとして、図１２（ｃ）に
示すように、導電膜、及びチャネル領域のｎ⁺型アモル
ファスシリコン膜３５をエッチングし、更にチャネル領
域のシリコン膜３４を途中までエッチングして、ＴＦＴ
４０のソース電極３７ａ及びドレイン電極３７ｂを形成
するとともに、データ配線３７ｃ及びデータ配線端子３
７ｄを形成する。導電膜、ｎ⁺型シリコン膜３５及びア
モルファスシリコン膜３４のエッチングは、例えばＣｌ
₂とＢＣｌ₃との混合ガスを用いたドライエッチングに
より行う。その後、エッチングマスクとして使用したレ
ジスト膜を除去する。

【００４２】次に、基板３１の上側全面にフォトレジス
ト膜を形成し、露光及び現像工程を経て、ゲート配線端
子３２ｃ及び補助容量配線端子３２ｄの中央部の上に開
口部を設ける。そして、このレジスト膜をエッチングマ
スクとしてゲート配線端子３２ｃ及び補助容量配線端子
３２ｄの上の絶縁膜３３をエッチングし、図１４，図１
７（ｂ）に示すように、ゲート配線端子３２ｃ及び補助
容量配線端子３２ｄが露出するコンタクトホール３３
ａ，３３ｂを形成する。このときのエッチングは、例え
ばＳＦ₆とＯ₂との混合ガスを使用したドライエッチン
グにより行う。ドライエッチング時の条件は、ＳＦ₆の
流量が２００ｓｃｃｍ、Ｏ₂の流量が２００ｓｃｃｍ、
圧力が８．０Ｐａ、パワーが６００Ｗである。その後、
エッチングマスクとして使用したレジスト膜を除去す
る。

【００４３】次に、ＰＶＤ法により、ガラス基板３１の
上側全面に、透明画素電極となるＩＴＯ膜（図示せず）
を約７０ｎｍの厚さに形成する。そして、このＩＴＯ膜
上にネガ型フォトレジスト膜を形成し、図１８に示すよ
うな画素電極形状のパターンを有する露光マスク（背面
露光用マスク）を用いてガラス基板３１の下面側から露
光し、更に、図１９に示すように、端子電極パターン、
ソース電極と画素電極との接続パターン、及び補助容量
配線に一部重なるパターンを有する露光マスク（上面露
光用マスク）を用いて基板３１の上面側から露光する。
その後、現像処理を施して、ＩＴＯ膜上のフォトレジス
ト膜をパターニングする。

【００４４】次に、このレジスト膜をエッチングマスク
として、シュウ酸によるウェットエッチング処理を行
い、更にサイドエッチングを施すことにより、ＩＴＯ膜
に少なくとも１．０〜１．５μｍ以上のエッチングシフ
トを施す。これにより、図２０に示すように、スリット
３８ｓを有する画素電極３８ａと、端子３２ｃ，３２
ｄ，３７ｄを覆うカバー膜３８とが形成される。ゲート
配線端子３２ｃの断面を図１５（ａ）に示し、データ配
線端子３２７の断面を図１５（ｂ）に示す。また、ソー
ス電極３７ａと画素電極３８ａとの接合部の断面を図１
３に示す。

【００４５】次いで、レジスト膜を除去した後、基板３
１の上側全面にポリイミドからなる配向膜を形成する。
このようにしてＴＦＴ基板が完成する。その後、第１の
実施の形態と同様に、ドメイン規制用突起を有するＣＦ
基板と、上記の方法により形成したＴＦＴ基板とを接合
し、それらの間に液晶を封入する。これにより、本実施
の形態の液晶表示装置が完成する。本実施の形態におい
ても、第１の実施の形態と同様の効果が得られる。

【００４６】（第３の実施の形態）図２１〜図２４は本
発明の第３の実施の形態の液晶表示装置のＴＦＴ基板の
製造方法を示す断面図、図２５，図２６は同じくその平
面図である。また、図２８は、本実施の形態により製造
されたＴＦＴ基板の平面図である。なお、本実施の形態
は、本発明を逆スタガ型チャネルプロテクトタイプのＴ
ＦＴを有する液晶表示装置に適用した例を示す。

【００４７】まず、図２１（ａ），図２５（ａ）に示す
ように、透明ガラス基板５１の上に導電膜を形成し、こ
の導電膜をパターニングして、ゲート配線５２ａ、補助
容量配線５２ｂ、ゲート配線端子５２ｃ及び補助容量配
線端子５２ｄを形成する。導電膜は、例えばＰＶＤ法に
より、ガラス基板５１上に、Ｃｒ（クロム）を約１５０
ｎｍの厚さに堆積して形成する。そして、この導電膜の
上にフォトレジスト膜を形成し、露光及び現像工程を経
て、所定のパターンのレジスト膜（図示せず）を形成す
る。このレジスト膜をマスクとし、Ｃｒエッチャントに
より導電膜をエッチングすることにより、ゲート配線５
２ａ、補助容量配線５２ｂ及び端子５２ｃ，５２ｄが形
成される。その後、レジスト膜を除去する。

【００４８】なお、導電膜は、ＡｌとＴｉとの積層構造
としてもよいし、Ａｌ合金により形成してもよい。この
場合に、塩素（Ｃｌ）系ガスを使用したドライエッチン
グにより導電膜をパターニングすることができる。次
に、図２１（ｂ）に示すように、プラズマＣＶＤ法によ
り、ガラス基板５１の上側全面に、ＴＦＴ６０のゲート
絶縁膜となる絶縁膜５３、動作領域となるアモルファス
シリコン膜５４、及びチャネル保護膜となる絶縁膜５５
を順次形成する。

【００４９】絶縁膜５３は、窒化シリコン（ＳｉＮ）に
より約３５０ｎｍの厚さに形成する。また、アモルファ
スシリコン膜５４の厚さは約３０ｎｍとする。更に、絶
縁膜５５は、窒化シリコンにより約２００ｎｍの厚さに
形成する。本実施の形態では、絶縁膜５５は、予め２度
のドライエッチングに十分耐えうるべく、通常よりも厚
く形成しておくか、又は窒化シリコン膜（厚さ約６０ｎ
ｍ）と酸化シリコン膜（厚さ約６０ｎｍ）との積層構造
としておく。

【００５０】次に、絶縁膜５５の上にポジ型フォトレジ
スト膜（図示せず）を形成し、このフォトレジスト膜の
上に、少なくともチャネル保護膜形成領域を覆い、チャ
ネル保護膜形成領域（又は、ゲート配線）よりも幅広の
領域を覆う露光マスクを配置して基板５１の上側から露
光した後、基板５１の下側からフォトレジスト膜を全面
露光する。その後、現像処理を施すことにより、ゲート
配線５２ａとほぼ等しい幅のマスク（エッチングマス
ク）を自己整合的に形成する。続いて、ＳＦ₆とＯ₂と
の混合ガスを使用して絶縁膜５５をドライエッチングし
た後、マスクを除去する。これにより、図２１（ｃ），
図２５（ｂ）に示すように、アモルファスシリコン膜５
４上にチャネル保護膜５５ａが形成される。

【００５１】次に、プラズマＣＶＤ法により、図２２
（ａ）に示すように、ガラス基板５１の上側全面に、Ｔ
ＦＴ６０のオーミックコンタクト層となるｎ⁺型シリコ
ン膜５６を約３０ｎｍの厚さに形成する。その後、ｎ⁺
型シリコン膜５６の上に、ＰＶＤ法により、Ｔｉ、Ａｌ
及びＴｉを順次積層して、これらのＴｉ、Ａｌ及びＴｉ
の３層構造の導電膜５７を形成する。下層のＴｉ層の厚
さは例えば２０ｎｍ、Ａｌ層の厚さは例えば７５ｎｍ、
上層のＴｉ層の厚さは例えば２０ｎｍとする。導電膜５
７は、Ａｌ、Ａｌ合金又はその他の低抵抗金属により形
成してもよい。

【００５２】次に、導電膜５７の上に所定のパターンの
レジスト膜を形成する。そして、このレジスト膜をエッ
チングマスクとして、導電膜５７、ｎ⁺型シリコン膜５
６及びアモルファスシリコン膜５４をエッチングし、図
２２（ｂ），図２６（ａ）に示すように、ＴＦＴ６０の
ソース電極５７ａ及びドレイン電極５７ｂを形成すると
ともに、データ配線５７ｃ及びデータ配線端子５７ｄを
形成する。導電膜５７、ｎ⁺型シリコン膜５６及びアモ
ルファスシリコン膜５４のエッチングは、例えばＣｌ₂
とＢＣｌ₃との混合ガスを用いたドライエッチングによ
り行う。その後、エッチングマスクとして使用したレジ
スト膜を除去する。

【００５３】次に、基板５１の上側全面にフォトレジス
ト膜を形成し、露光及び現像工程を経て、ゲート配線端
子５２ｃ及び補助容量配線端子５２ｄの中央部の上に開
口部を設ける。そして、このレジスト膜をエッチングマ
スクとしてゲート配線端子５２ｃ及び補助容量配線端子
５２ｄの上の絶縁膜５３をエッチングし、図２３、図２
６（ｂ）に示すように、ゲート配線端子５２ｃ及び補助
容量配線端子５２ｄが露出するコンタクトホール５３
ａ，５３ｂを形成する。このときのエッチングは、例え
ばＳＦ₆とＯ₂との混合ガスを使用したドライエッチン
グにより行う。ドライエッチング時の条件は、例えばＳ
Ｆ₆の流量が２００ｓｃｃｍ、Ｏ₂の流量が２００ｓｃ
ｃｍ、圧力が８．０Ｐａ、パワーが６００Ｗである。そ
の後、エッチングマスクとして使用したレジスト膜を除
去する。

【００５４】次に、ＰＶＤ法により、ガラス基板５１の
上側全面に、透明画素電極となるＩＴＯ膜（図示せず）
を約７０ｎｍの厚さに形成する。そして、このＩＴＯ膜
上にポジ型フォトレジスト膜を形成し、図２７に示すよ
うなパターン（図中斜線で示す部分が遮光部）を有する
露光マスクを用いてガラス基板５１の上面側から露光す
る。その後、現像処理を施してＩＴＯ膜上のフォトレジ
スト膜をパターニングする。

【００５５】次に、このレジスト膜をエッチングマスク
として、シュウ酸等によるウェットエッチング処理を行
い、スリット５８ｓを有する画素電極５８ａと、ゲート
配線端子５２ｃ、補助容量配線端子５２ｄ、ソース電極
５７ａ、ドレイン電極５７ｂ、データ配線５７ｃ及びデ
ータ配線端子５７ｄの上を覆うカバー膜５８とを形成す
る。

【００５６】ゲート配線端子５２ｃの断面を図２４
（ａ）に示し、データ配線端子５７ｄの断面を図２４
（ｂ）に示す。また、ソース電極５７ａと画素電極５８
ａとの接合部の断面図を図２２（ｃ）に示す。次いで、
基板５１の上側全面に、ポリイミドからなる配向膜を形
成する。このようにしてＴＦＴ基板が完成する。

【００５７】パターン欠陥検査工程又は電圧印加プロー
バによる欠陥検査工程において、導電膜５７のパターニ
ング時の異物によりドレイン電極５７ｂ、データ配線５
７ｃ及びデータ配線端子５７ｄのいずれかと画素電極５
８ａとの間に短絡不良が生じている基板を検出したとき
に、その基板に再度短絡不良個所の導電膜をエッチング
する処理を施すことにより、該短絡不良個所の導電膜を
完全に除去し、パターン欠陥の修復を行う。ここで、ソ
ース電極５７ａ、ドレイン電極５７ｂ、データ配線５７
ｃ及びデータ配線端子５７ｄの上のカバー膜５８がエッ
チングストッパとなるため、異物部分の短絡不良個所の
導電膜のみを除去することが可能である。

【００５８】また、前記短絡不良が画素電極５８ａ又は
カバー膜５８のパターン不良によるものであれば、再度
画素電極５８ａ又はカバー膜５８のパターニング及びエ
ッチングを行うことにより、修復が可能となる。そし
て、第１の実施の形態と同様に、ドメイン規制用突起を
有するＣＦ基板と、上記の方法により形成したＴＦＴ基
板とを接合し、それらの間に液晶を封入する。これによ
り、本実施の形態の液晶表示装置が完成する。

【００５９】本実施の形態においても、ＴＦＴ基板の製
造工程が簡略化され、液晶表示装置の製造コストが低減
される。また、従来の多様なリペア工程による多大な時
間の浪費を防止でき、更に短絡欠陥画素の完全修復も可
能となる。

【００６０】

【発明の効果】以上のように、本発明によれば、ドメイ
ン規制用スリットを有する画素電極を形成することがで
きる。また、透明導電膜のパターニング時にエッチング
シフトを施すことにより、データ配線と画素電極との短
絡を防止することができる。更に、本発明によれば、最
終保護膜の製造工程を削減し、液晶表示装置の製造に要
する時間を短縮することができる。

【図面の簡単な説明】

【図１】図１は本発明の第１の実施の形態の液晶表示装
置のＴＦＴ基板の製造方法を示す断面図（その１）であ
る。

【図２】図２は本発明の第１の実施の形態の液晶表示装
置のＴＦＴ基板の製造方法を示す断面図（その２）であ
る。

【図３】図３は本発明の第１の実施の形態の液晶表示装
置のＴＦＴ基板の製造方法を示す断面図（その３）であ
る。

【図４】図４は本発明の第１の実施の形態の液晶表示装
置のＴＦＴ基板の製造方法を示す断面図（その４）であ
る。

【図５】図５は本発明の第１の実施の形態の液晶表示装
置のＴＦＴ基板の製造方法を示す平面図（その１）であ
る。

【図６】図６は本発明の第１の実施の形態の液晶表示装
置のＴＦＴ基板の製造方法を示す平面図（その２）であ
る。

【図７】図７は第１の実施の形態で使用する露光マスク
（背面露光用マスク）を示す平面図である。

【図８】図８は第１の実施の形態で使用する露光マスク
（上面露光用マスク）を示す平面図である。

【図９】図９は第１の実施の形態により製造されたＴＦ
Ｔ基板の平面図である。

【図１０】図１０はパターン欠陥が生じたＴＦＴ基板を
示す平面図である。

【図１１】図１１は上面露光と下面露光とを同時に実行
可能な露光装置を示す模式図である。

【図１２】図１２は本発明の第２の実施の形態の液晶表
示装置のＴＦＴ基板の製造方法を示す断面図（その１）
である。

【図１３】図１３は本発明の第２の実施の形態の液晶表
示装置のＴＦＴ基板の製造方法を示す断面図（その２）
である。

【図１４】図１４は本発明の第２の実施の形態の液晶表
示装置のＴＦＴ基板の製造方法を示す断面図（その３）
である。

【図１５】図１５は本発明の第２の実施の形態の液晶表
示装置のＴＦＴ基板の製造方法を示す断面図（その４）
である。

【図１６】図１６は本発明の第２の実施の形態の液晶表
示装置のＴＦＴ基板の製造方法を示す平面図（その１）
である。

【図１７】図１７は本発明の第２の実施の形態の液晶表
示装置のＴＦＴ基板の製造方法を示す平面図（その２）
である。

【図１８】図１８は第２の実施の形態で使用する露光マ
スク（背面露光用マスク）を示す平面図である。

【図１９】図１９は第２の実施の形態で使用する露光マ
スク（上面露光用マスク）を示す平面図である。

【図２０】図２０は第２の実施の形態により製造された
ＴＦＴ基板の平面図である。

【図２１】図２１は本発明の第３の実施の形態の液晶表
示装置のＴＦＴ基板の製造方法を示す断面図（その１）
である。

【図２２】図２２は本発明の第３の実施の形態の液晶表
示装置のＴＦＴ基板の製造方法を示す断面図（その２）
である。

【図２３】図２３は本発明の第３の実施の形態の液晶表
示装置のＴＦＴ基板の製造方法を示す断面図（その３）
である。

【図２４】図２４は本発明の第３の実施の形態の液晶表
示装置のＴＦＴ基板の製造方法を示す断面図（その４）
である。

【図２５】図２５は本発明の第３の実施の形態の液晶表
示装置のＴＦＴ基板の製造方法を示す平面図（その１）
である。

【図２６】図２６は本発明の第２の実施の形態の液晶表
示装置のＴＦＴ基板の製造方法を示す平面図（その２）
である。

【図２７】図２７は第３の実施の形態で使用する露光マ
スク（上面露光用マスク）を示す平面図である。

【図２８】図２８は第３の実施の形態により製造された
ＴＦＴ基板の平面図である。

【図２９】図２９は従来のＭＶＡ型液晶表示装置の一例
を示す断面図である。

【図３０】図３０は従来の液晶表示装置のＴＦＴ基板の
ＴＦＴ形成部の断面図である。

【符号の説明】

１１，３１，５１，７１，８１…ガラス基板、１２ａ．３２ａ，５２ａ，７２ａ…ゲート配線、１２ｂ．３２ｂ，５２ｂ…補助容量配線、１２ｃ，３２ｃ，５２ｃ…ゲート配線端子、１２ｄ，３２ｄ，５２ｄ…補助容量配線端子、１３，１５，３３，５３，５５，７３…絶縁膜、１４，３４，５４，７４…アモルファスシリコン膜、１５ａ，５５ａ，７５ａ…チャネル保護膜、１６，３５，５６，７６…ｎ⁺型アモルファスシリコン
膜、１７，５７…導電膜、１７ａ，３７ａ，５７ａ，７７ａ…ソース電極、１７ｂ，３７ｂ，５７ｂ，７７ｂ…ドレイン電極、１７ｃ，３７ｃ，５７ｃ…データ配線、１７ｄ，３７ｄ，５７ｄ…データ配線端子、１８，３８，５８…カバー膜、１８ａ、３８ａ，５８ａ，７８…画素電極、１８ｓ，３８ｓ，５８ｓ，７８ｓ…スリット、２０，４０，６０…ＴＦＴ、２１…ステージ、２２ａ，２２ｂ…露光マスク設置部、２３ａ，２３ｂ…露光ヘッド、２４ａ，２４ｂ…露光ヘッドアーム、２５…露光マスク交換ユニット、７０…ＴＦＴ基板、７９…最終保護膜、８０…ＣＦ基板、８２…ブラックマトリクス、８３…カラーフィルタ、８４…コモン電極、８５…ドメイン規制用突起部。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６２７ＣＦターム(参考） 2H092 JA26 JA37 JA41 JA46 JA47 JB22 JB31 JB52 JB56 KA05 KB25 MA03 MA14 MA15 MA17 NA27 NA29 PA02 PA08 PA11 QA07 2H097 AA13 LA12 5C094 AA12 AA42 AA43 AA44 BA03 BA43 CA19 CA24 DA13 DB01 DB04 DB10 EA04 EA05 EA07 EB02 ED03 FA01 FA02 FB12 FB14 FB15 GB10 5F110 AA16 AA26 AA27 CC07 DD02 EE03 EE04 EE06 EE14 EE37 EE43 FF02 FF03 FF30 GG02 GG15 GG24 GG25 GG45 HK03 HK04 HK06 HK07 HK09 HK16 HK22 HK32 HK35 HM18 HM19 NN02 NN14 NN23 NN24 NN27 NN35 NN72 NN73 QQ02 QQ04 QQ05 QQ08 QQ12 5G435 AA01 AA17 BB12 BB15 CC09 CC12 FF05 GG12 KK05 KK10

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に第１の導電膜を形成する工
程と、前記第１の導電膜をパターニングして、相互に平行な複
数本のゲート配線を形成する工程と、前記絶縁基板の上側全面に第１の絶縁膜を形成する工程
と、前記第１の絶縁膜の上にシリコン膜を形成する工程と、前記シリコン膜の上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜をパターニングしてチャネル保護膜を
形成する工程と、前記絶縁基板の上側全面に第２の導電膜を形成する工程
と、前記第２の導電膜及び前記シリコン膜を同一のエッチン
グマスクを用いてエッチングし、前記第２の導電膜から
形成されたソース電極及びドレイン電極を有する薄膜ト
ランジスタを完成するとともに、前記ゲート配線と交差
する複数本のデータ配線を形成する工程と、前記絶縁基板の上側全面に透明導電膜を形成する工程
と、前記透明導電膜の上にフォトレジスト膜を形成し、画素
電極形成用の第１の露光マスクを用いて基板下面側から
前記フォトレジスト膜を露光し、ソース電極と画素電極
との接続部形成用の第２の露光マスクを使用して基板上
面側から前記フォトレジスト膜を露光し、その後現像処
理して、前記透明導電膜の上にレジストパターンを形成
する工程と、前記レジストパターンをエッチングマスクとして前記透
明導電膜をエッチングし、前記ソース電極に接続した画
素電極を形成する工程とを有することを特徴とする液晶
表示装置の製造方法。
【請求項２】絶縁基板上に第１の導電膜を形成する工
程と、前記第１の導電膜をパターニングして、相互に平行な複
数本のゲート配線を形成する工程と、前記絶縁基板の上側全面に第１の絶縁膜を形成する工程
と、前記第１の絶縁膜の上にシリコン膜を形成する工程と、前記シリコン膜をパターニングする工程と、前記絶縁基板の上側全面に第２の導電膜を形成する工程
と、前記第２の導電膜をエッチングするとともに前記シリコ
ン膜を厚さ方向の途中までエッチングして、前記第２の
導電膜から形成されたソース電極及びドレイン電極を有
する薄膜トランジスタを完成するとともに、前記ゲート
配線と交差する複数本のデータ配線を形成する工程と、前記絶縁基板の上側全面に透明導電膜を形成する工程
と、前記透明導電膜の上にフォトレジスト膜を形成し、画素
電極形成用の第１の露光マスクを用いて基板下面側から
前記フォトレジスト膜を露光し、ソース電極と画素電極
との接続部形成用の第２の露光マスクを使用して基板上
面側から前記フォトレジスト膜を露光し、その後現像処
理して、前記透明導電膜の上にレジストパターンを形成
する工程と、前記レジストパターンをエッチングマスクとして前記透
明導電膜をエッチングし、前記ソース電極に接続した画
素電極を形成する工程とを有することを特徴とする液晶
表示装置の製造方法。
【請求項３】絶縁基板上に第１の導電膜を形成する工
程と、前記第１の導電膜をパターニングして、相互に平行な複
数本のゲート配線を形成する工程と、前記絶縁基板の上側全面に第１の絶縁膜を形成する工程
と、前記第１の絶縁基板の上にシリコン膜を形成する工程
と、前記シリコン膜の上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜をパターニングしてチャネル保護膜を
形成する工程と、前記絶縁基板の上側全面に第２の導電膜を形成する工程
と、前記第２の導電膜及び前記シリコン膜を同一のエッチン
グマスクを用いてエッチングし、前記第２の導電膜から
形成されたソース電極及びドレイン電極を有する薄膜ト
ランジスタを完成するとともに、前記ゲート配線と交差
する複数本のデータ配線を形成する工程と、前記絶縁基板の上側全面に透明導電膜を形成する工程
と、前記透明導電膜の上にフォトレジスト膜を形成し、画素
電極パターン、ソース電極パターン、ドレイン電極パタ
ーン及びデータ配線パターンを有する露光マスクを用い
て基板上面側から前記フォトレジスト膜を露光し、その
後現像処理して、前記透明導電膜の上にレジストパター
ンを形成する工程と、前記レジストパターンをエッチングマスクとして前記透
明電極をエッチングし、前記ソース電極に接続した画素
電極を形成するとともに、前記ソース電極、前記ドレイ
ン電極及び前記データ配線を覆う前記透明導電膜からな
るカバー膜を形成する工程とを有することを特徴とする
液晶表示装置の製造方法。
【請求項４】フォトレジスト膜が形成された透明基板
が載置されるステージと、前記ステージの上側に配置された第１のマスク設置部
と、前記第１のマスク設置部に設置された第１のマスクを介
して前記フォトレジスト膜を露光する第１の光源と、前記ステージの下側に配置された第２のマスク設置部
と、前記第２のマスク設置部に設置された第２のマスク及び
前記透明基板を介して前記フォトレジスト膜を露光する
第２の光源とを有することを特徴とする露光装置。