[go: up one dir, main page]

JP2001237512A - 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法 - Google Patents

両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法

Info

Publication number
JP2001237512A
JP2001237512A JP2000146796A JP2000146796A JP2001237512A JP 2001237512 A JP2001237512 A JP 2001237512A JP 2000146796 A JP2000146796 A JP 2000146796A JP 2000146796 A JP2000146796 A JP 2000146796A JP 2001237512 A JP2001237512 A JP 2001237512A
Authority
JP
Japan
Prior art keywords
double
sided circuit
circuit board
solder
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000146796A
Other languages
English (en)
Inventor
Kei Nakamura
圭 中村
Masayuki Kaneto
正行 金戸
Takuji Okeyui
卓司 桶結
Shinya Ota
真也 大田
Masakazu Sugimoto
正和 杉本
Yasushi Inoue
泰史 井上
Toku Nagasawa
徳 長沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2000146796A priority Critical patent/JP2001237512A/ja
Priority to EP00127353A priority patent/EP1109430A3/en
Priority to TW089126767A priority patent/TW522772B/zh
Priority to US09/735,893 priority patent/US6373000B2/en
Publication of JP2001237512A publication Critical patent/JP2001237512A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】温度サイクル試験に伴う半田製導電体の変形を
抑制することができ、高い接続信頼性を維持することの
できる両面回路基板を提供する。 【解決手段】有機高分子樹脂からなる絶縁層２の両面に
回路３が設けられ、これら両回路３が、金属粉末６が分
散された半田製導電体４からなるビアホールにより電気
的に接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線導体の電気的
接続が金属粉末が分散された半田製導電体により行われ
る両面回路基板およびこれを用いた多層配線基板ならび
に両面回路基板の製造方法に関するものである。
【０００２】
【従来の技術】近年の電子機器の小型化，高性能化に伴
い、電子機器を構成する半導体装置およびこれを実装す
る多層配線基板は、小型薄型化，高性能化，高信頼性が
要求されている。これらの要求を受けて、ピン挿入型パ
ッケージから表面実装型パッケージへと移行してきてお
り、最近では半導体素子を直接プリント基板に実装する
ベアチップ実装と呼ばれる実装方法が研究されている。
また、半導体素子の多ピン化に伴い、基板の多層化の必
要性が増している。この多層化の方法として、基体の片
面もしくは両面に、感光性樹脂を用いた絶縁層と、めっ
きや蒸着により形成した導体層を交互に積み重ねたビル
トアップ方式の多層配線基板が提案されている。ところ
が、このような方法は、製造工程が複雑で工程数が多
く、歩留りが低いことや納期がかかる等の問題があっ
た。
【０００３】一方、ベアチップ実装では、熱膨張係数：
３〜４ｐｐｍ／℃のシリコンチップを熱膨張係数：１０
〜２０ｐｐｍ／℃のプリント基板上に直接接着剤を介し
て実装するため、両者の熱膨張の差による応力がかか
り、接続信頼性が低下するという問題が生じている。ま
た、上記応力は接着剤にクラックを生じさせて耐湿性を
低下させる等の問題をも引き起こしている。このような
応力を緩和するために、接着剤の弾性率を下げて応力の
拡散効果を図る方法等も実施されているが、これらの方
法によっても、接続信頼性を充分に確保することができ
ず、さらに高い接続信頼性を確保するには、基板自体の
熱膨張係数を下げることが必要不可欠となっている。
【０００４】このような背景の中、本発明者らは先行特
許として、メタルコアを基体とした有機高分子樹脂から
なる絶縁層の両面に配線導体が設けられ、これら表裏両
面の配線導体がスルーホールで電気的に接続された低熱
膨張両面回路基板を提案している。また、上記両面回路
基板を接着剤層を介して積層一体化し、上記接着剤層に
は、これを挟む２つの両面回路基板の配線導体に当接す
る部分の所定位置に孔が穿設され、上記穿孔部に半田製
導電体が設けられ、上記半田製導電体により上記２つの
両面回路基板の配線導体が電気的に接続されている低熱
膨張多層配線基板を提案している（特願平９−２６０２
０１号）。
【０００５】上記の両面回路基板においては、その表裏
両面の配線導体の電気的接続をスルーホールにより実現
しているが、温度サイクル試験時、コーナ部にクラック
が生じるために導通不良を引き起こす。また、上記両面
回路基板を多層化するにあたり、上記両面回路基板のス
ルーホール上には半田製導電体を設けることができない
ため、配線の自由度を阻害しているという問題が生じて
いる。そこで、これらの問題を解決するために、上記両
面回路基板における表裏両面の配線導体の電気的接続を
半田製導電体で行うことにより、接続信頼性の高い、配
線自由度の高い低熱膨張両面回路基板を提案している
（特願平１１−１９９６９０号）。
【０００６】
【発明が解決しようとする課題】しかしながら、上記両
面回路基板において、表裏両面の配線導体が半田製導電
体を用いて電気的に接続されている場合には、ビアホー
ル径に対する絶縁層厚み、いわゆるアスペクト比が大き
いと、温度サイクル試験時、半田ビアホールに蓄積され
る永久歪みにより半田ビアホール形状が変化するため、
配線導体との接続不良につながる。
【０００７】本発明は、このような事情に鑑みなされた
もので、温度サイクル試験に伴う半田製導電体の変形を
抑制することができ、高い接続信頼性を維持することの
できる両面回路基板およびこれを用いた多層配線基板な
らびに両面回路基板の製造方法の提供をその目的とす
る。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、有機高分子樹脂からなる絶縁層の両面に
配線導体が設けられ、これら両配線導体が、金属粉末が
分散された半田製導電体からなるビアホールにより電気
的に接続されている両面回路基板を第１の要旨とし、上
記の複数の両面回路基板がそれぞれ接着剤層を介して積
層一体化され、上記接着剤層には、これを挟む２つの両
面回路基板の配線導体に当接する部分の所定位置に孔が
穿設され、上記穿孔部に半田製導電体が設けられ、上記
半田製導電体により上記２つの両面回路基板の配線導体
が電気的に接続されている多層配線基板を第２の要旨と
し、上記の両面回路基板を製造する方法であって、少な
くとも下記の工程（１）〜（４）を経る両面回路基板の
製造方法を第３の要旨とする。 （１）有機高分子樹脂からなる絶縁層に貫通孔を設ける
工程。 （２）所定量に混合した金属粉末および半田粉末を上記
貫通孔内に圧入する工程。 （３）上記貫通孔内に金属粉末および半田粉末が圧入さ
れた絶縁層に対して、加圧下で半田粉末を溶融させるこ
とにより、上記貫通孔内に金属粉末を分散させた半田製
導電体を充填する工程。 （４）上記（３）の工程を経た絶縁層の両面に銅箔を貼
り合わせたのち、半田製導電体を溶融させる工程。
【０００９】すなわち、本発明者らは、温度サイクル試
験に伴う半田製導電体の変形を抑えることができる両面
回路基板を得るため、鋭意検討した結果、本発明を完成
するに至った。すなわち、本発明の両面回路基板では、
その表裏両面の配線導体の電気的接続を、金属粉末が分
散された半田製導電体により実現しているため、柔らか
い半田中に分散する硬い金属粉末により半田製導電体の
塑性変形を防止し、強度アップを図ることができる。し
たがって、温度サイクル試験に伴う半田製導電体の変形
を抑制することができ、高い接続信頼性を維持すること
ができる。
【００１０】本発明において、上記絶縁層にＮｉ−Ｆｅ
系合金箔が芯材として含まれている場合には、配線導体
２層に対して１層の割合でＮｉ−Ｆｅ系合金箔からなる
低熱膨張率の芯材が含まれることになり、配線導体とし
て銅を用いた場合にも、両面回路基板の熱膨張率をシリ
コンに限りなく近付けることが可能になる。このよう
に、絶縁層にＮｉ−Ｆｅ系合金箔が芯材として含まれて
いる場合には、熱膨張率を低くすることができるため、
ベアチップ実装においても、極めて高い接続信頼性を有
する。
【００１１】つぎに、本発明を詳しく説明する。
【００１２】絶縁層として用いられる有機高分子樹脂と
しては、耐熱性，電気的特性等からポリイミド系，エポ
キシ系またはその混合系の接着シートが好適に用いられ
る。この接着シートの厚みは、０．０１〜１．０ｍｍ程
度とするのがよい。この範囲より小さいと、作業性が悪
くなる傾向がある。また、この範囲以上であると、金属
粉末，半田粉末をうまく貫通孔に充填させることが難し
く信頼性を低下させる原因となる恐れがある。
【００１３】貫通孔を開ける手段としては、この貫通孔
の大きさにより適切な方法を選択すればよいが、例え
ば、ドリル，パンチ，レーザー等が挙げられる。貫通孔
を充填する半田粉末（のちに半田製導電体となる）とし
ては、Ｓｎ−Ｐｂ系，Ｓｎ−Ａｇ系，Ｓｎ−Ａｇ−Ｃｕ
系，Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ系，Ｓｎ−Ａｇ−Ｂｉ系，
Ｓｎ−Ｚｎ系，Ｓｎ−Ｃｕ系，Ｓｎ−Ｓｂ系，Ｓｎ−Ａ
ｕ系等の半田組成に限定されず、基板に求められる耐熱
性に応じて最適であるものを選択すればよい。また、半
田粉末の大きさは５０μｍ以下、好ましくは１０μｍ以
下の大きさのものを用いればよい。一方、金属粉末とし
ては、Ｎｉ，Ａｕ，Ａｇ，Ｃｕ，Ｆｅ，Ａｌ，Ｃｒ，Ｐ
ｄ，Ｃｏもしくはこれら金属のうちの少なくとも１つを
含む合金粉末等が好適に用いられ、大きさは５０μｍ以
下、好ましくは１０μｍ以下の大きさのものが好適に用
いられる。
【００１４】金属粉末が分散された半田製導電体からな
るビアホールを形成するにあたり、上記ビアホールへの
充填法としては、例えば、金属粉末，半田粉末，有機溶
剤を所定量で混合したペースト状材料を上記貫通孔上部
に過度量印刷し、乾燥により有機溶剤を除去したのち、
上面から貫通孔内部にプレスにより圧入する。本工程に
おいて、金属粉末粒子Ａ同士，半田粉末粒子Ｂ同士，も
しくは両者Ａ，Ｂが互いに擦れ合うことにより（図３４
参照）、金属粉末粒子Ａおよび半田粉末粒子Ｂの表面酸
化膜を破壊することができる。そののち、過剰粉末を除
去し、絶縁層全体を加圧下で融点以上に加熱加圧して半
田粉末を溶融させることにより、金属粉末が分散された
半田製導電体からなるビアホールを形成する。本工程に
おいて、半田製導電体Ｃの融点以上に加温し、充分に溶
融させることにより、金属粉末粒子Ａの外周面に、金属
材料と半田材料との合金層Ｄが形成されるのが一般的で
ある（図３５参照。この図３５は、ビアホールの要部断
面を模式図として表わしたものである）。この合金層Ｄ
は、金属粉末粒子Ａの表面層に対して、半田材料が拡散
し反応して形成されたものである。また、この合金層Ｄ
により、金属粉末粒子Ａと半田製導電体Ｃとのなじみ性
が良くなり、電気的特性および機械的特性が向上する。
上記合金層Ｄの成長速度は、温度，時間により異なる
が、時間の経過とともに厚くなり、ついには、金属粉末
粒子Ａが残存しない合金層Ｄのみのものとなるが（図３
６参照）、これも金属粉末粒子Ａの範囲に含まれる。
【００１５】半田粉末に対する金属粉末の混合比は、
０．１〜６０重量％が好ましい。この範囲より小さい
と、温度サイクル試験時、ビアホール形状を抑制する効
果が得られない。一方、この範囲以上であると、半田製
導電体により金属粉末を結合させることができないため
に、脆性材料となり、ビアホール自身にクラックが生じ
る。
【００１６】金属粉末，半田粉末に対する有機溶剤の混
合比は、ペースト粘度粉末の分散状態に応じて決定すれ
ばよいが、１〜７０体積％が好ましく、アルコール系溶
剤等が好適に用いられる。また、予め金属粉末に半田め
っきを行ったのち、有機溶剤と混合し、ペースト状材料
として使用することも可能である。
【００１７】両面基板における回路形成を行うにあた
り、上記接着シートの表裏に銅箔を貼り合わせたのち、
加圧下で半田製導電体の融点以上に加温し溶融させるこ
とにより、銅箔との電気的接続を確実なものにする。そ
ののち、通常のエッチング法により回路形成を行う。
【００１８】基板の低熱膨張化を実現するために用いら
れる芯材としては、Ｆｅ，Ｎｉ，Ｃｒ，Ａｌ，Ｔｉ，Ｃ
ｕ，Ｃｏまたはこれらを含む合金箔もしくはセラミック
材料が用いられる。上記金属箔もしくはセラミック材料
は、導体層および絶縁層の膨脹を抑制する働きをするた
め、それ自体の熱膨張率は充分に小さい必要がある。Ｎ
ｉ−Ｆｅ系合金箔の場合、その比率により熱膨張率が変
化するため、Ｎｉ含有率（重量％）は３１〜５０重量
％、好ましくは３１〜４５重量％の範囲が好適に用いら
れる。この範囲以上もしくは以下であると、熱膨張係数
が大きくチップと同等の熱膨張係数を得ることができな
い。また、低熱膨張金属箔の厚みは１０〜３００μｍ、
好ましくは、１０〜２００μｍ、さらに好ましくは、１
０〜１００μｍの範囲がよい。この範囲より小さいと、
両面回路基板とシリコンチップの熱膨張差を抑えること
ができない。
【００１９】上記両面回路基板を多層化するには、上記
両面回路基板の必要な場所に対応する位置に開孔した接
着シートを、上記両面回路基板の両面もしくは片面に位
置合わせして仮接着し、上記開孔部に印刷で半田ペース
トを入れ、加熱溶融させて半田バンプを形成した上記半
田バンプ付き両面回路基板を位置合わせして複数枚重
ね、加熱加圧し一体化させることにより実現できる。こ
こで、上記開孔部は、両面回路基板の表裏両面の配線導
体を電気的に接続しているビアホール上の回路部におい
ても適用できる。
【００２０】接着シートは積層後絶縁層となるため、耐
熱性，電気的特性等からポリイミド系，エポキシ系また
はその混合系の接着シートが好ましい。この接着シート
の厚みは、０．０１〜１．０ｍｍ程度とするのがよい。
この範囲より小さいと作業性が悪い。また、この範囲以
上であると、半田ペーストをうまく開孔部に充填するこ
とが難しく信頼性を低下させる原因となる。
【００２１】接着シートに開孔する手段としては、この
開孔部の大きさにより適切な方法を選択すればよいが、
例えば、ドリル，パンチ，レーザー等が挙げられる。接
着シートを仮接着する工程においては、上記両面回路基
板の両面もしくは片面の任意の位置に、開孔した接着シ
ートを熱プレスを用いて仮接着すればよい。また、予め
接着シートを上記両面回路基板の両面もしくは片面に仮
接着したのち、レーザーを用いて開孔してもよい。レー
ザーとしては、炭酸ガス，エキシマ，ＹＡＧ等が好適に
用いられる。
【００２２】半田バンプを形成するにあたり、半田ペー
ストは一般に市販されているものが用いられるが、半田
粒子の大きさは１００μｍ以下、好ましくは５０μｍ以
下、さらに好ましくは１０μｍ以下である。また、半田
組成は特に限定されず、基板に求められる耐熱性に応じ
て選択すればよい。積層後の半田バンプは対局電極に接
触して導通されるが、必要であれば半田の融点以上に基
板を加熱して金属接合させてもよい。この金属接合させ
る方法は、加熱加圧による基板の一体化と同時に行う
か、もしくは一体化したのちに再度加熱してもよい。
【００２３】
【発明の実施の形態】つぎに、本発明の実施の形態を図
面にもとづいて説明する。
【００２４】図１は本発明の両面回路基板の一実施の形
態を示している。図において、１はポリイミド樹脂から
なる絶縁層２の表裏両面に銅箔からなる回路（配線導
体）３が形成された両面回路基板である。４は上記両面
回路基板１に穿設した孔５ａに金属粉末６を分散させた
半田製導電体であり、表裏両面の回路３に電気的に接続
している。
【００２５】上記の両面回路基板１を、例えば、つぎの
ようにして製造することができる。すなわち、図２に示
すように、ポリイミド系接着シート５（のちに、絶縁層
２となる）の所定位置（半田製導電体４を充填するビア
ホールを設ける位置）に孔５ａを開ける。ついで、図３
に示すように、この孔５ａに、所定量混合した金属粉末
６，半田粉末７を圧入し、溶融により充填したのち（図
４参照）、表裏両面に銅箔８を貼り合わせる。加圧下に
おいて、低融点金属の溶融温度以上にリフローを行い、
表裏両面の銅箔８の電気的接続を確実なものにする（図
５参照）。そののち、従来のエッチング法により回路３
を形成する（図１参照）。
【００２６】上記のように、この実施の形態では、半田
製導電体４に金属粉末６を分散させることにより、半田
製導電体４の塑性変形を抑制することができる。また、
分散された金属粉末６と半田製導電体４とは合金層を形
成しており、ビアホール自身の電気的抵抗値は低い。加
えて、表裏両面の回路３に対する電気的・機械的接続
は、半田製導電体４による金属接合により行われてお
り、極めて高い接続信頼性を確保できる。
【００２７】絶縁層１３に芯材としてメタルコア１０を
含んだ両面回路基板９（図６参照）を、例えば、つぎの
ようにして製造することができる。すなわち、図７に示
すように、Ｎｉ−Ｆｅ系合金箔１０の所定位置（半田製
導電体１１を充填するビアホールを設ける位置）に孔１
０ａを開け、ついで、Ｎｉ−Ｆｅ系合金箔１０の表裏両
面からポリイミド系接着剤（基材１２の絶縁層１３とな
る）を貼り合わせ、図８に示すような基材１２を作製す
る。つぎに、図９に示すように、上記基材１２のＮｉ−
Ｆｅ系合金箔１０の開孔部１０ａに対応する部分に、こ
の開孔部１０ａより小さい孔１３ａを開ける。つぎに、
図１０に示すように、この孔１３ａに、予め混合した金
属粉末１４，半田粉末１５を圧入し、半田粉末１５を溶
融したのち（図１１参照）、表裏両面に銅箔１６を貼り
合わせる。加圧下において、半田融点以上でリフローを
行い、表裏両面の銅箔１６の電気的接続を確実なものに
する（図１２参照）。
【００２８】このようにして得られた基材１７の熱膨張
率は芯材の材料であるＮｉ−Ｆｅ系合金に支配されてい
るため、Ｎｉ−Ｆｅの比率や箔の厚みを変えることで上
記熱膨張率を調節することができる。つぎに、図１２に
示す基材１７の表裏両面の銅箔１６に回路（配線導体）
１６ａを形成して両面回路基板９（図６参照）を作製す
る。
【００２９】図１３は本発明の多層配線基板の一実施の
形態を示している。図において、１８はＮｉ−Ｆｅ系合
金箔１９を基体としたポリイミド樹脂からなる絶縁層２
０の表裏両面に、銅箔からなる回路（配線導体）２１が
形成された両面回路基板である。この実施の形態では、
３枚の両面回路基板１８が用いられており、これによ
り、多層配線基板として６層配線基板が作製されてい
る。２２は上記両面回路基板１８に穿設した孔１８ａに
充填された半田製導電体であり、金属粉末２３が分散さ
れている。この半田製導電体２２は、各両面回路基板１
８の表裏両面の回路２１を電気的に接続している。２４
は上記各両面回路基板１８同士を接着するポリイミド系
接着剤である。２５は上下に隣り合う２つの両面回路基
板１８の回路２１を電気的に接続する半田製導電体であ
る。
【００３０】上記の多層配線基板を、つぎのようにして
製造することができる。すなわち、まず、ポリイミド樹
脂からなる絶縁層２０の表裏両面に、銅箔よりなる回路
２１が形成された３枚の両面回路基板１８（図１３参
照）と、ポリイミド系接着剤からなる２枚の接着シート
２６（図１４参照）とを準備する。つぎに、図１５に示
すように、上記各接着シート２６を（３枚のうちの）２
枚の両面回路基板１８の上面に、各接着シート２６の開
口部２６ａを各両面回路基板１８の回路２１の所定位置
（図１３の半田製導電体２２を設ける位置）に位置合わ
せして仮接着する。つぎに、図１６に示すように、上記
各接着シート２６の開口部２６ａにスクリーン印刷によ
り半田ペーストを入れ、加熱溶融させて各両面回路基板
１８の回路２１上に半田バンプ２７を形成する。つぎ
に、半田バンプ２７を設けた２枚の両面回路基板１８
と、回路２１を形成しただけの１枚の両面回路基板１８
をそれぞれ位置合わせして複数枚重ねたのち（図１７参
照）、加熱加圧し一体化させる。この状態では、各接着
シート２６は接着剤層２４となり、各半田バンプ２７は
半田製導電体２５となる。これにより、３枚の両面回路
基板１８が積層一体化された６層配線基板（図１３参
照）を得ることができる。
【００３１】この実施の形態では、Ｎｉ−Ｆｅ系合金箔
１９を含んだ絶縁層２０において、アスペクト比が高く
なるものの、半田製導電体２２に金属粉末２３を加える
ことにより、塑性変形を抑制することができるため、高
い接続信頼性を維持できる。また、各両面回路基板１８
を接続する半田接続部位に関しては、半田製導電体２５
により行っているが、ビアホールのアスペクト比が小さ
いことから問題はない。
【００３２】また、各半田製導電体２５の位置は、金属
粉末２３が分散された半田製導電体２２の影響を受け
ず、任意の位置に配置できるため、設計の自由度が上が
り、高密度配線が実現できる。
【００３３】さらに、一回の加熱加圧により３枚の両面
回路基板１８の一体化が行えると同時に、６層間の電気
的接続が行える。しかも、２層の回路２１に対して、一
層の割合でＮｉ−Ｆｅ系合金箔１９が配設されているた
め、銅箔で回路２１を構成する場合にも、６層配線基板
全体の熱膨張率を低くすることができる。
【００３４】
【実施例１】厚み１００μｍのポリイミド系接着シート
３０の所定の位置に１００μｍのパンチで貫通孔３０ａ
を開けた（図１８参照）。つぎに、Ｎｉ粉末３１（平均
粒径１０μｍ）、Ｓｎ／Ｐｂ系半田粉末（平均粒径１０
μｍ）を３０重量％、７０重量％の割合で混合したの
ち、アルコール系溶剤に体積比５０％となるように分散
させたペースト状材料を上記貫通孔３０ａ上部にメタル
マスク（直径１００μｍφ，厚み１００μｍ）を用いて
スクリーン印刷した。つぎに、乾燥により溶剤を除去し
たのち、プレス（１０ＭＰａ，３０℃，５ｍｉｎ）によ
り圧入し、過度量の粉末をバフ研磨により取り除いた。
加圧下において、２００℃まで加温し半田粉末を溶融さ
せることにより、Ｎｉ粉末３１が分散された半田製導電
体３２からなるビアホールを設けた（図１９参照）。つ
いで、ポリイミド系接着シート３０の表裏両面に厚み１
８μｍの銅箔３３を１７５℃，６０ｍｉｎ，５ＭＰａの
条件下で貼り合わせたのち、２００℃，５ＭＰａの条件
下で５ｍｉｎリフローを行った（図２０参照）。そのの
ち、従来のエッチング法により表裏両面の銅箔３３に回
路３３ａを形成して両面回路基板３４を作製した（図２
１参照）。
【００３５】
【実施例２】所定の位置に直径１５０μｍφのパンチで
３００μｍピッチにて孔３５ａを開けた厚み１００μｍ
の３６アロイ箔３５（Ｎｉ：３６重量％，Ｆｅ：６４重
量％，熱膨張係数：１．５ｐｐｍ／℃）の表裏両面に、
厚み５０μｍのポリイミド系接着シート３６（新日鐵化
学社製）を、加圧加熱接着（５ＭＰａ，２００℃，６０
ｍｉｎ）した（図２２参照）。つぎに、３６アロイ箔３
５の孔３５ａと同じ位置に直径１００μｍφのパンチを
用いて貫通孔３６ａを開けた（図２３参照）。そのの
ち、実施例１と同様にして、金属粉末３７が分散された
半田製導電体３８からなるビアホールによる低熱膨張両
面回路基板３９を作製した（図２４参照。この図２４に
おいて、４０は回路である）。
【００３６】
【実施例３】所定の位置に直径１５０μｍφのパンチで
３００μｍピッチにて孔３５ａを開けた厚み１００μｍ
の３６アロイ箔３５（Ｎｉ：３６重量％，Ｆｅ：６４重
量％，熱膨張係数：１．５ｐｐｍ／℃）の表裏両面に、
厚み５０μｍのポリイミド系接着シート３６（新日鐵化
学社製）を、加圧加熱接着（４ＭＰａ，２００℃，６０
ｍｉｎ）した（図２２参照）。つぎに、３６アロイ箔３
５の孔３５ａと同じ位置に直径１００μｍφのパンチを
用いて貫通孔３６ａを開けた（図２３参照）。つぎに、
Ｎｉ粉末（平均粒径１０μｍ）、Ｓｎ／Ｓｂ系半田粉末
（ニホンゲンマ社製：平均粒径１０μｍ）を３０重量
％、７０重量％の割合で混合したのち、アルコール系溶
剤に体積比５０％となるように分散させたぺースト状材
料を上記貫通孔３６ａ上部にメタルマスク（直径１００
μｍφ，厚み５０μｍ）を用いてスクリーン印刷した。
乾燥により溶剤を除去したのち、プレス（１０ＭＰａ，
３０℃，５ｍｉｎ）により圧入し、過度量の粉末をバフ
研磨により取り除いた。加圧下において、２５０℃まで
加温し半田粉末を溶融させることにより、Ｎｉ粉末３７
が分散された半田製導電体３８（図２４参照）からなる
ビアホールを設けた。ついで、ポリイミド系接着シート
の表裏両面に厚み１８μｍの銅箔を２００℃，６０ｍｉ
ｎ，５ＭＰａの条件下で貼り合わせたのち、２５０℃，
５ＭＰａの条件下で５ｍｉｎリフローを行った。そのの
ち、従来のエッチング法により表裏両面の銅箔に回路４
０を形成して低熱膨張両面回路基板３９を作製した（図
２４参照）。
【００３７】
【実施例４】実施例３により得られた低熱膨張両面回路
基板３９に対して、直径１００μｍφのパンチで貫通孔
４１ａを開けたポリイミド系接着シート４１（新日鐵化
学社製ＳＰＢ−０３５Ａ）（図２５参照）を所定の位置
に合わせて載せ、その状態で加熱加圧接着（２ＭＰａ，
１７５℃，３０ｍｉｎ）した（図２６参照）。つぎに、
接着シート４１の開孔部４１ａに半田ペースト（タムラ
化研社製：ＳＱ１０−１１）をスクリーン印刷で充填
し、２２０℃でリフローしたのち、フラックスを洗浄除
去し半田バンプ４２付き両面回路基板４３を作製した
（図２７参照）。同様の方法により、もう一枚の半田バ
ンプ４２付き両面回路基板４４と、回路形成まで行った
両面回路基板４５を製造し、これら３枚を位置合わせし
て重ね、加熱加圧（５ＭＰａ，１７５℃，６０ｍｉｎ）
により一体化し（図２８参照）、６層配線基板４６を作
製した（図２９参照。この図２９において、４７は半田
製導電体である）。
【００３８】
【実施例５】実施例３により得られた低熱膨張両面回路
基板３９に対して、直径１００μｍφのパンチで貫通孔
４１ａを開けたポリイミド系接着シート４１（新日鐵化
学社製ＳＰＢ−０３５Ａ）（図２５参照）を所定の位置
に合わせて載せ、その状態で加熱加圧接着（２０ＭＰ
ａ，１７５℃，３０ｍｉｎ）した（図２６参照）。つぎ
に、接着シート４１の開孔部４１ａにＳｎ／Ｓｂ系半田
粉末（ニホンゲンマ社製）をスクリーン印刷で充填し、
２６０℃でリフローしたのち、フラックスを洗浄除去し
半田バンプ４２付き両面回路基板４３を作製した（図２
７参照）。同様の方法により、もう一枚の半田バンプ４
２付き両面回路基板４４と、回路形成まで行った両面回
路基板４５を製造し、これら３枚を位置合わせして重
ね、加熱加圧（５ＭＰａ，２００℃，３０ｍｉｎ）によ
り一体化したのち（図２８参照）、加圧リフロー（２５
０℃，５ｍｉｎ）を行い、６層配線基板４６を作製した
（図２９参照。この図２９において、４７は半田製導電
体である）。
【００３９】
【比較例１】表裏両面の銅箔４７（厚み１８μｍ），ポ
リイミド樹脂４８からなる厚み５０μｍの両面ポリイミ
ド基材４９（三井東圧社製：ＮＥＯＦＬＥＸ−２３１
Ｒ）の所定の位置に直径１００μｍφのパンチで３００
μｍピッチにて貫通孔４９ａを開けた（図３０参照）。
めっきの厚み１０μｍの銅スルーホールめっき５０を行
い、従来のエッチング法により表裏両面の銅箔４７に回
路４７ａを形成して両面回路基板５１を作製した（図３
１参照）。
【００４０】
【比較例２】実施例１で用いたＮｉ粉末（平均粒径１０
μｍ）、Ｓｎ／Ｐｂ系半田粉末（平均粒径１０μｍ）を
３０重量％、７０重量％の割合で混合した粉末の代わり
に、Ｓｎ／Ｐｂ系半田粉末（平均粒径１０μｍ）をアル
コール系溶剤に体積比５０％となるように分散させたぺ
ースト状材料を用いた以外は、実施例１と同様にして両
面回路基板を作製した。
【００４１】
【比較例３】厚み１００μｍのポリイミド系接着シート
５２の所定の位置に１００μｍのパンチで貫通孔５２ａ
を開けた（図３２参照）。つぎに、上記貫通孔５２ａに
導電性ペーストをスクリーン印刷により充填したのち、
硬化（１７５℃、６０ｍｉｎ）を行い、導電性ビアホー
ル５３を設けた（図３３参照）。このとき、導電性ペー
ストは、導電性のフィラーとして平均粒径５μｍの球状
銅粉末を用い、樹脂として熱硬化エポキシ樹脂、硬化剤
として酸無水物系の硬化剤をそれぞれ８５重量％，１
２．５重量％，２．５重量％の割合で混合したものを使
用した。つぎに、実施例１と同様にして、銅箔を貼り合
わせたのち、従来のエッチング法により表裏両面の銅箔
に回路を形成して両面回路基板を作製した。
【００４２】実施例１〜３および比較例１〜３に記載し
た両面回路基板における各ビアホールの電気的接続信頼
性を熱衝撃試験（液層：−５５℃⇔１２５℃、各５ｍｉ
ｎ）を用いて評価した。下記の表１には、各ビアホール
において導通不良が発生したサイクルを示した。ここで
は、抵抗値変化が±１０％以上の場合を導通不良と見な
した。
【００４３】
【表１】
【００４４】上記の表１より、比較例１に記載した従来
のスルーホール構造を有した両面回路基板においては、
５０サイクル以内に導通不良が生じる。また、各回路間
の電気的接続が半田製導電体のみにより行われている比
較例２に記載した両面回路基板においては、サイクル数
に伴い、半田ビアホールが変形し、１００サイクル後に
は導通不良に至った。
【００４５】これに対して、実施例１〜３に記載した両
面回路基板は、１０００サイクルまで各ビアホールの変
形は観察されず、抵抗値変化は±１０％以内を維持して
いる。これにより、各回路間の電気的接続が、Ｎｉ粉末
が分散された半田製導電体により行われている両面回路
基板の接続信頼性が高いことは明白である。
【００４６】さらに、上記両面回路基板の絶縁層に配線
導体２層に対して１層の割合でＮｉ−Ｆｅ系合金箔から
なる低熱膨張の芯材が含まれている実施例２，３に記載
した両面回路基板、実施例４，５に記載した多層配線基
板および実施例１，比較例１〜３に記載した両面回路基
板の熱膨張率を室温（２５℃）から２００℃の範囲で測
定したところ、下記の表２に示す結果になった。
【００４７】
【表２】
【００４８】上記の表２に示すように、芯材として、Ｎ
ｉ−Ｆｅ系合金箔を使用した実施例２〜５の両面回路基
板の熱膨張率は極めて小さい。
【００４９】また、実施例２に記載した上記両面回路基
板を多層化した実施例４，５の６層配線基板において
も、熱膨張率は４ｐｐｍ／℃と極めて小さい。さらに、
各ビアホールの電気的接続信頼性も熱衝撃試験（液層：
−５５℃⇔１２５℃、各５ｍｉｎ）において評価したと
ころ、１０００サイクル後も各ビアホールの接続抵抗値
変化は±１０％以内を維持しており、接続信頼性は極め
て高い。任意の層間を微細なビアホールで自由に接続で
きるため、設計の自由度が上がり、高密度配線を容易に
実現できることは言うまでもない。
【００５０】このように、実施例４，５に記載した低熱
膨張の多層配線基板は、ベアチップ実装に適した極めて
電気的接続信頼性の高い基板であることは言うまでもな
い。
【００５１】
【発明の効果】以上のように、本発明の両面回路基板に
よれば、その表裏両面の配線導体の電気的接続を、金属
粉末が分散された半田製導電体により実現しているた
め、柔らかい半田中に分散する硬い金属粉末により半田
製導電体の塑性変形を防止し、低い接続抵抗値を維持し
ながら、強度アップを図ることができる。したがって、
温度サイクル試験に伴う半田製導電体の変形を抑制する
ことができ、高い接続信頼性を維持することができる。
【００５２】本発明において、上記絶縁層にＮｉ−Ｆｅ
系合金箔が芯材として含まれている場合には、配線導体
２層に対して１層の割合でＮｉ−Ｆｅ系合金箔からなる
低熱膨張率の芯材が含まれることになり、配線導体とし
て銅を用いた場合にも、両面回路基板の熱膨張率をシリ
コンに限りなく近付けることが可能になる。このよう
に、絶縁層にＮｉ−Ｆｅ系合金箔が芯材として含まれて
いる場合には、熱膨張率を低くすることができるため、
ベアチップ実装においても、極めて高い接続信頼性を有
する。
【図面の簡単な説明】
【図１】本発明の両面回路基板の一実施の形態を示す説
明図である。
【図２】上記両面回路基板の製法を示す説明図である。
【図３】上記両面回路基板の製法を示す説明図である。
【図４】上記両面回路基板の製法を示す説明図である。
【図５】上記両面回路基板の製法を示す説明図である。
【図６】上記両面回路基板の変形例を示す説明図であ
る。
【図７】上記両面回路基板の製法を示す説明図である。
【図８】上記両面回路基板の製法を示す説明図である。
【図９】上記両面回路基板の製法を示す説明図である。
【図１０】上記両面回路基板の製法を示す説明図であ
る。
【図１１】上記両面回路基板の製法を示す説明図であ
る。
【図１２】上記両面回路基板の製法を示す説明図であ
る。
【図１３】本発明の多層配線基板の一実施の形態を示す
説明図である。
【図１４】上記多層配線基板の製法を示す説明図であ
る。
【図１５】上記多層配線基板の製法を示す説明図であ
る。
【図１６】上記多層配線基板の製法を示す説明図であ
る。
【図１７】上記多層配線基板の製法を示す説明図であ
る。
【図１８】実施例１の両面回路基板の製法を示す説明図
である。
【図１９】実施例１の両面回路基板の製法を示す説明図
である。
【図２０】実施例１の両面回路基板の製法を示す説明図
である。
【図２１】実施例１の両面回路基板を示す説明図であ
る。
【図２２】実施例２の低熱膨張両面回路基板の製法を示
す説明図である。
【図２３】実施例２の低熱膨張両面回路基板の製法を示
す説明図である。
【図２４】実施例２の低熱膨張両面回路基板を示す説明
図である。
【図２５】実施例３の製法を示す説明図である。
【図２６】実施例３の６層配線基板の製法を示す説明図
である。
【図２７】実施例３の６層配線基板の製法を示す説明図
である。
【図２８】実施例３の６層配線基板の製法を示す説明図
である。
【図２９】実施例３の６層配線基板を示す説明図であ
る。
【図３０】比較例１の両面回路基板の製法を示す説明図
である。
【図３１】比較例１の両面回路基板を示す説明図であ
る。
【図３２】比較例３の両面回路基板の製法を示す説明図
である。
【図３３】比較例３の両面回路基板を示す説明図であ
る。
【図３４】ビアホールに充填された金属粉末，半田粉末
を示す模式図である。
【図３５】上記ビアホールの要部断面を表わす模式図で
ある。
【図３６】上記ビアホールの要部断面を表わす模式図で
ある。
【符号の説明】
２ 絶縁層 ３ 回路 ４ 半田製導電体 ６ 金属粉末
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桶結 卓司 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 大田 真也 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 杉本 正和 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 井上 泰史 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 長沢 徳 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 Ｆターム(参考） 5E317 AA24 BB12 BB13 BB14 BB15 BB18 CC25 CD27 CD32 GG17 5E346 AA15 AA35 AA42 AA43 CC10 CC37 CC40 DD32 EE15 EE18 FF19 GG15 HH11

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 有機高分子樹脂からなる絶縁層の両面に
    配線導体が設けられ、これら両配線導体が、金属粉末が
    分散された半田製導電体からなるビアホールにより電気
    的に接続されていることを特徴とする両面回路基板。
  2. 【請求項２】 上記金属粉末の融点が３５０℃以上であ
    る請求項１記載の両面回路基板。
  3. 【請求項３】 上記金属粉末が、Ｎｉ，Ａｕ，Ａｇ，Ｃ
    ｕ，Ｆｅ，Ａｌ，Ｃｒ，Ｐｄ，Ｃｏもしくはこれらのう
    ちの少なくとも１つを含む合金粉末からなる請求項１ま
    たは２記載の両面回路基板。
  4. 【請求項４】 上記半田製導電体が、Ｓｎ，Ｐｂ，Ｓ
    ｂ，Ａｇ，Ｃｕ，Ｂｉ，Ｚｎのうちの少なくとも１つを
    含み、融点が１５０〜３５０℃である請求項１〜３のい
    ずれか一項に記載の両面回路基板。
  5. 【請求項５】 上記ビアホールにおいて、金属粉末の表
    面に、半田との合金層が形成されている請求項１〜４の
    いずれか一項に記載の両面回路基板。
  6. 【請求項６】 上記半田製導電体に対する金属粉末の混
    合比が、０．１〜６０重量％である請求項１〜５のいず
    れか一項に記載の両面回路基板。
  7. 【請求項７】 上記絶縁層に芯材として金属箔が含まれ
    ている請求項１〜６のいずれか一項に記載の両面回路基
    板。
  8. 【請求項８】 上記金属箔がＮｉ−Ｆｅ系合金であり、
    Ｎｉ含有率が３１〜５０重量％で、かつ、その厚みが１
    ０〜１００μｍである請求項７記載の両面回路基板。
  9. 【請求項９】 上記金属箔が、Ｆｅ，Ｎｉ，Ｃｒ，Ａ
    ｌ，Ｔｉ，Ｃｕ，Ｃｏもしくはこれらのうちの少なくと
    も２つを含む合金からなる金属箔である請求項７または
    ８記載の両面回路基板。
  10. 【請求項１０】 請求項１〜９のいずれか一項に記載の
    複数の両面回路基板がそれぞれ接着剤層を介して積層一
    体化され、上記接着剤層には、これを挟む２つの両面回
    路基板の配線導体に当接する部分の所定位置に孔が穿設
    され、上記穿孔部に半田製導電体が設けられ、上記半田
    製導電体により上記２つの両面回路基板の配線導体が電
    気的に接続されていることを特徴とする多層配線基板。
  11. 【請求項１１】 請求項１記載の両面回路基板を製造す
    る方法であって、少なくとも下記の工程（１）〜（４）
    を経ることを特徴とする両面回路基板の製造方法。 （１）有機高分子樹脂からなる絶縁層に貫通孔を設ける
    工程。 （２）所定量に混合した金属粉末および半田粉末を上記
    貫通孔内に圧入する工程。 （３）上記貫通孔内に金属粉末および半田粉末が圧入さ
    れた絶縁層に対して、加圧下で半田粉末を溶融させるこ
    とにより、上記貫通孔内に金属粉末を分散させた半田製
    導電体を充填する工程。 （４）上記（３）の工程を経た絶縁層の両面に銅箔を貼
    り合わせたのち、半田製導電体を溶融させる工程。
JP2000146796A 1999-12-14 2000-05-18 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法 Pending JP2001237512A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000146796A JP2001237512A (ja) 1999-12-14 2000-05-18 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
EP00127353A EP1109430A3 (en) 1999-12-14 2000-12-13 Double-sided circuit board and multilayer wiring board comprising the same and process for producing double-sided circuit board
TW089126767A TW522772B (en) 1999-12-14 2000-12-14 Double-sided circuit board and multilayer wiring board comprising the same and process for producing double-sided circuit board
US09/735,893 US6373000B2 (en) 1999-12-14 2000-12-14 Double-sided circuit board and multilayer wiring board comprising the same and process for producing double-sided circuit board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP35496399 1999-12-14
JP11-354963 1999-12-14
JP2000146796A JP2001237512A (ja) 1999-12-14 2000-05-18 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2001237512A true JP2001237512A (ja) 2001-08-31

Family

ID=26580184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000146796A Pending JP2001237512A (ja) 1999-12-14 2000-05-18 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法

Country Status (4)

Country Link
US (1) US6373000B2 (ja)
EP (1) EP1109430A3 (ja)
JP (1) JP2001237512A (ja)
TW (1) TW522772B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158212A (ja) * 2002-11-01 2004-06-03 Sekisui Chem Co Ltd 実装用導電性微粒子
US6851599B2 (en) 2001-07-05 2005-02-08 Nitto Denko Corporation Method for producing multilayer wiring circuit board
US6887560B2 (en) 2001-07-05 2005-05-03 Nitto Denko Corporation Multilayer flexible wiring circuit board and its manufacturing method
JP2005310934A (ja) * 2004-04-20 2005-11-04 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2007103698A (ja) * 2005-10-05 2007-04-19 Fujikura Ltd 配線基板
WO2012077522A1 (ja) * 2010-12-10 2012-06-14 株式会社村田製作所 回路モジュール

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080024239A (ko) * 1998-09-17 2008-03-17 이비덴 가부시키가이샤 다층빌드업배선판
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP3702860B2 (ja) * 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置、その製造方法及び電子機器
JP3597810B2 (ja) * 2001-10-10 2004-12-08 富士通株式会社 はんだペーストおよび接続構造
JP2003163458A (ja) * 2001-11-29 2003-06-06 Fujitsu Ltd 多層配線基板及びその製造方法
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
JP4567466B2 (ja) * 2003-01-17 2010-10-20 マイクロテック ゲゼルシャフト フュア ミクロテヒノロギー ミット ベシュレンクテル ハフツング マイクロシステムの製作法
CN100475004C (zh) * 2003-05-23 2009-04-01 富士通株式会社 布线板制造方法
US7367116B2 (en) * 2003-07-16 2008-05-06 Matsushita Electric Industrial Co., Ltd. Multi-layer printed circuit board, and method for fabricating the same
WO2005069866A2 (en) * 2004-01-15 2005-08-04 Decopac, Inc. Printing on comestible produtcs
JP2007538389A (ja) * 2004-05-15 2007-12-27 シー−コア テクノロジーズ インコーポレイティド レジン充填チャネル付き導電性抑制コアを有するプリント回路板
WO2006026566A1 (en) * 2004-08-27 2006-03-09 Vasoya Kalu K Printed wiring boards possessing regions with different coefficients of thermal expansion
KR20070112274A (ko) * 2005-03-15 2007-11-22 씨-코어 테크놀로지즈, 인코포레이티드 인쇄배선기판 내에 억제 코어 재료를 구성하는 방법
FR2885480A1 (fr) * 2005-05-04 2006-11-10 Bree Beauce Realisations Et Et Circuit imprime double-face a dissipation thermique
US7195145B2 (en) * 2005-07-13 2007-03-27 Motorola, Inc. Electrical circuit apparatus and method for assembling same
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
US7730613B2 (en) * 2005-08-29 2010-06-08 Stablcor, Inc. Processes for manufacturing printed wiring boards
US7494924B2 (en) * 2006-03-06 2009-02-24 Freescale Semiconductor, Inc. Method for forming reinforced interconnects on a substrate
JP5114858B2 (ja) * 2006-03-28 2013-01-09 富士通株式会社 多層配線基板およびその作製方法
DE102006018731B4 (de) * 2006-04-20 2009-07-23 Michael Schmid Verfahren zur Herstellung von Leiterplatten mit Durchkontaktierungen und Vorrichtung zur Durchführung des Verfahrens
WO2008008552A2 (en) 2006-07-14 2008-01-17 Stablcor, Inc. Build-up printed wiring board substrate having a core layer that is part of a circuit
JP2008205111A (ja) * 2007-02-19 2008-09-04 Fujitsu Ltd 配線基板および半導体装置、配線基板の製造方法
US7655292B2 (en) * 2007-04-11 2010-02-02 Kaylu Industrial Corporation Electrically conductive substrate with high heat conductivity
US7886437B2 (en) * 2007-05-25 2011-02-15 Electro Scientific Industries, Inc. Process for forming an isolated electrically conductive contact through a metal package
KR20080111316A (ko) * 2007-06-18 2008-12-23 삼성전기주식회사 메탈코어를 갖는 방열 기판 및 그 제조방법
US7997540B2 (en) * 2007-09-06 2011-08-16 Universal City Studios Llc Fast track switch
CN101426331A (zh) * 2007-10-31 2009-05-06 富葵精密组件(深圳)有限公司 多层电路板
DE112009003811B4 (de) * 2008-12-25 2017-04-06 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Leiterplatine
US9930789B2 (en) 2010-04-12 2018-03-27 Seagate Technology Llc Flexible printed circuit cable with multi-layer interconnection and method of forming the same
DE102011013172A1 (de) * 2011-02-28 2012-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Paste zum Verbinden von Bauteilen elektronischer Leistungsmodule, System und Verfahren zum Auftragen der Paste
CN102427664B (zh) * 2011-09-16 2015-09-09 珠海市超赢电子科技有限公司 一种线路板软板以及硬板结合的制作方法
US9545003B2 (en) * 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
JP2016096297A (ja) * 2014-11-17 2016-05-26 イビデン株式会社 金属塊内蔵配線板及びその製造方法
US10455708B2 (en) 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
US9832866B2 (en) * 2015-06-29 2017-11-28 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method of manufacturing the same
KR102398049B1 (ko) * 2017-06-13 2022-05-17 삼성디스플레이 주식회사 표시 장치 윈도우 및 이를 포함하는 표시 장치
CN107527554B (zh) * 2017-08-23 2020-12-11 京东方科技集团股份有限公司 柔性显示面板及其制备方法、柔性显示装置
CN111432576A (zh) * 2019-01-10 2020-07-17 铜陵睿变电路科技有限公司 一种用两种方式导通两面电路的双面电路板灯带及其制作方法
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
JP7381323B2 (ja) * 2019-12-17 2023-11-15 日東電工株式会社 両面配線回路基板の製造方法および両面配線回路基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4383363A (en) * 1977-09-01 1983-05-17 Sharp Kabushiki Kaisha Method of making a through-hole connector
US4290195A (en) * 1978-09-01 1981-09-22 Rippere Ralph E Methods and articles for making electrical circuit connections employing composition material
JPS57107501A (en) * 1980-12-25 1982-07-05 Sony Corp Conduction material
JPS61212096A (ja) 1985-03-18 1986-09-20 株式会社日立製作所 多層配線板
JPS63301586A (ja) * 1987-01-12 1988-12-08 Asahi Chem Ind Co Ltd スル−ホ−ル回路基板およびその製造方法
JPS63309390A (ja) * 1987-01-12 1988-12-16 Asahi Chem Ind Co Ltd はんだペ−スト
JPH0183331U (ja) * 1987-11-25 1989-06-02
JPH0415987A (ja) * 1990-05-10 1992-01-21 Asahi Chem Ind Co Ltd スルーホール回路基板およびその製造方法
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
JPH05259600A (ja) 1992-03-11 1993-10-08 Hitachi Chem Co Ltd 配線板およびその製造法
JPH0697665A (ja) 1992-09-14 1994-04-08 Toshiba Corp 多層印刷配線基板の製造方法
JPH06268381A (ja) 1993-03-11 1994-09-22 Hitachi Ltd 多層配線構造体及びその製造方法
US6159586A (en) * 1997-09-25 2000-12-12 Nitto Denko Corporation Multilayer wiring substrate and method for producing the same
JPH11163522A (ja) * 1997-09-25 1999-06-18 Nitto Denko Corp 多層配線基板およびその製造方法
JPH11354684A (ja) * 1998-06-09 1999-12-24 Nitto Denko Corp 低熱膨張配線基板および多層配線基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6851599B2 (en) 2001-07-05 2005-02-08 Nitto Denko Corporation Method for producing multilayer wiring circuit board
US6887560B2 (en) 2001-07-05 2005-05-03 Nitto Denko Corporation Multilayer flexible wiring circuit board and its manufacturing method
JP2004158212A (ja) * 2002-11-01 2004-06-03 Sekisui Chem Co Ltd 実装用導電性微粒子
JP2005310934A (ja) * 2004-04-20 2005-11-04 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2007103698A (ja) * 2005-10-05 2007-04-19 Fujikura Ltd 配線基板
WO2012077522A1 (ja) * 2010-12-10 2012-06-14 株式会社村田製作所 回路モジュール
JPWO2012077522A1 (ja) * 2010-12-10 2014-05-19 株式会社村田製作所 回路モジュール

Also Published As

Publication number Publication date
TW522772B (en) 2003-03-01
EP1109430A2 (en) 2001-06-20
EP1109430A3 (en) 2003-09-10
US6373000B2 (en) 2002-04-16
US20010004944A1 (en) 2001-06-28

Similar Documents

Publication Publication Date Title
JP2001237512A (ja) 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
TWI459871B (zh) Built-in parts wiring board, built-in parts wiring board manufacturing methods
JP5326281B2 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
US7642468B2 (en) Multilayer wiring board and fabricating method of the same
JP4201436B2 (ja) 多層配線基板の製造方法
KR20090124916A (ko) 프린트 배선판의 제조방법 및 도전성 접합제
JP4945974B2 (ja) 部品内蔵配線板
JP2001332828A (ja) 両面回路基板およびそれを用いた多層配線基板
US20050011677A1 (en) Multi-layer flexible printed circuit board, and method for fabricating it
JP2012033879A (ja) 部品内蔵基板及びその製造方法
JP5170570B2 (ja) 樹脂多層モジュール及び樹脂多層モジュールの製造方法
JP5108253B2 (ja) 部品実装モジュール
JP5130666B2 (ja) 部品内蔵配線板
JP4389756B2 (ja) 多層フレキシブルプリント配線板の製造方法
JP4065264B2 (ja) 中継基板付き基板及びその製造方法
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5323395B2 (ja) 電子モジュール、電子モジュールの製造方法
JPH11163522A (ja) 多層配線基板およびその製造方法
JP3742732B2 (ja) 実装基板及び実装構造体
US20090159318A1 (en) Printed circuit board and manufacturing method thereof
JP2002151839A (ja) 両面回路基板の製造方法および多層配線基板
JP2001028481A (ja) 多層配線基板およびその製造方法
JP2000012724A (ja) ベアチップ実装用回路基板
JP2001077533A (ja) 多層配線基板
JP2003273517A (ja) 多層回路基板及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110