JP2001203343A

JP2001203343A - 固体撮像装置

Info

Publication number: JP2001203343A
Application number: JP2000010913A
Authority: JP
Inventors: Ryuji Kondo; 隆二近藤
Original assignee: Fujifilm Microdevices Co Ltd; Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp; Fujifilm Microdevices Co Ltd
Priority date: 2000-01-19
Filing date: 2000-01-19
Publication date: 2001-07-27

Abstract

(57)【要約】【課題】フォトダイオードの飽和領域における特性の
バラツキを抑える。【解決手段】第１導電型半導体基板１と、その上に形
成された第２導電型のウェル層１５と、第２導電型ウェ
ル層１５内の上部においてそれとともにｐ−ｎ接合を有
する光電変換素子３ａを形成する第１の第１導電型半導
体層１４と、第２導電型ウェル層１５内の上部におい
て、垂直電荷転送路５を形成する第２の第１導電型半導
体層と、第２導電型ウェル層１５と第１導電型半導体基
板１との間に形成され、深さ方向にほぼフラットなバリ
ア高さを有する第１のポテンシャルバリア層１４とを含
む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、広いダイナミック
レンジを有する固体撮像装置に関し、特に固体撮像装置
内の画素に含まれるフォトダイオードの飽和領域におけ
る光電変換特性のバラツキ（以下、「画素間飽和ムラ」
と称する。）を低減した固体撮像装置に関する。

【０００２】

【従来の技術】図９に、ＣＣＤ方式による固体撮像装置
（エリアセンサ）の概略的な平面図を示す。固体撮像装
置Ａは、半導体基板１０１の表面の２次元平面上におい
て、行方向及び列方向に整列して配置された複数の画素
１０３を含む。

【０００３】画素１０３は、光電変換素子（フォトダイ
オード）１０３ａを含んでいる。列方向に並ぶ複数の光
電変換素子１０３ａに行方向に近接して、複数本の垂直
電荷転送路１０５が垂直方向に延びている。光電変換素
子１０３ａと垂直電荷転送路１０５との間に、トランス
ファーゲート１０３ｂが設けられている。

【０００４】複数本の垂直電荷転送路１０５の一端に、
共通の水平電荷転送路１０７が設けられている。水平電
荷転送路１０７の一端に、出力アンプ１１１が設けられ
ている。

【０００５】図１０に、図９のＸ−Ｘ線に沿う断面図
と、この断面図で示される固体撮像装置のＸａ−Ｘａ線
に沿うポテンシャルを示す。

【０００６】固体撮像装置Ａは、ｎ型不純物がドーピン
グされた半導体基板（ｎ型半導体基板）１０１上に、ｐ
型不純物がドーピングされたｐウェル層１１５が形成さ
れている。ｐウェル層１１５内に高濃度のｐ型不純物が
ドーピングされた画素分離層１１７が形成されている。

【０００７】水平方向に隣接する画素分離層１１７間に
ｎ型不純物がドーピングされた垂直電荷転送路１０５と
垂直電荷転送路１０５に近接して形成される高濃度のｎ
型半導体層１１２とが形成される。ｎ型半導体層１１２
とｐウェル層１１５とによりｐ−ｎ接合を有するフォト
ダイオード１０３ａが形成される。ｎ型半導体層１１２
と垂直電荷転送路１０５用ｎ型半導体層との間にトラン
スファーゲート１０３ｂが画定される。

【０００８】ｐウェル層１１５上に薄い酸化膜１２１が
形成される。酸化膜１２１上であって、トランスファー
ゲート１０３ｂと垂直電荷転送路１０５を形成するｎ型
半導体層との上に多結晶シリコンを用いた垂直電荷転送
電極１０３ｃが形成される。

【０００９】その上に、フォトダイオード１０３ａ領域
に開口部を有する遮光膜１２５が形成されている。遮光
膜１２５が導電性の材料で形成されている場合には、垂
直電荷転送電極１０３ｃの上に絶縁膜１２４を形成した
後、遮光膜１２５を設ける。

【００１０】その上に平坦化膜Ｈを形成した後、カラー
フィルタＣＦ、マイクロレンズＭＬを形成する。

【００１１】上記の固体撮像装置Ａにおいて、フォトダ
イオード１０３ａに蓄積された電荷は、トランスファー
ゲート１０３ｂを通って垂直電荷転送路１０５に転送さ
れる。

【００１２】電荷は、垂直電荷転送路１０５を垂直方向
に転送され、水平電荷転送路１０７に転送される。水平
電荷転送路１０７に転送された電荷は出力アンプ１１１
方向に転送される。電荷に対応した信号電圧が出力アン
プ１１１において増幅されて外部に出力される。

【００１３】

【発明が解決しようとする課題】フォトダイオード（光
電変換素子）に強い光が入射すると、信号電荷はあふ
れ、周囲の画素に余った電荷が入り込む。光が当たらな
い部分まで明るく膨らむ、いわゆるブルーミング現象が
生じる。過剰の電荷が、電荷を転送中のＣＣＤ垂直電荷
転送路に漏れ込むと垂直方向に広がって垂直の縞となっ
て画質を損なうことになる。

【００１４】上記の現象を避けるために従来のＣＣＤを
用いた固体撮像装置においては、フォトダイオードと水
平方向に隣接した横型オーバーフロードレインを設けて
いる。

【００１５】横型オーバーフロードレインに電圧を印加
することにより、フォトダイオード中に蓄積された余剰
な電荷を引き抜いて捨て去るようにしていた。

【００１６】ところで、横型オーバーフロードレインを
設けると、その分だけフォトダイオードを含む感光部の
占有面積を狭くせざるを得ない。最近、固体撮像装置に
おける高画素数化の流れに沿うように、縦型オーバーフ
ロードレイン構造が用いられるようになってきた。

【００１７】図１０に示す縦型オーバーフロードレイン
構造においては、フォトダイオード又は垂直電荷転送路
中の過剰な電荷は、縦方向（基板側）に引き抜く。縦型
オーバーフロードレイン構造では、ｎ型半導体層１１２
又は垂直電荷転送路１０５とｐウェル層１１５とｎ型半
導体基板１０１とに沿って、ｎ⁺ｐｎ縦型バイポーラト
ランジスタと同様の構造が形成されている。

【００１８】ｐウェル層１１５とｎ型半導体層１１２と
により形成されたｐ−ｎ接合を有するフォトダイオード
１０３ａに強い光が入射すると、ｎ型半導体層１１２の
ポテンシャルが上がり、ｎ⁺ｐ接合の電位差が小さくな
る。フォトダイオード又は垂直電荷転送路中の過剰な電
荷を引き抜く際には、ｐウェル層１１５とｎ型半導体基
板１０１との間に逆バイアスの基板電圧Ｖｓｕｂを印加
する。

【００１９】ｐウェル層１１５とｎ型半導体基板１０１
との間に逆バイアス電圧を加えることにより、ｎ型半導
体基板１０１のポテンシャルが下がり、ｐウェル層１１
５を空乏化する。必要以上の過剰電荷は、縦型バイポー
ラトランジスタを形成するｎ ⁺（ｎ型半導体層１１１又
は垂直電荷転送路１０５）−ｐ（ｐウェル層１１５）−
ｎ（ｎ型半導体基板１０１）の経路を通ってｎ型半導体
基板１０１側に引き抜かれる。

【００２０】上記の縦型オーバーフロードレイン構造に
よって、余剰電荷が他の画素や転送電極に入り込む前に
基板側に引き抜くことができ、ブルーミングを抑えつ
つ、感光部を有効利用することができる。

【００２１】しかしながら、固体撮像装置のフォトダイ
オードの飽和領域における光電変換特性のバラツキを制
御することはできなかった。従って、画素間飽和ムラの
存在を前提とした使い方をせざるを得なかった。

【００２２】図１１に、上記の構造を有する固体撮像装
置Ａ内に形成されている複数のフォトダイオードの光電
変換特性を示す。

【００２３】横軸はフォトダイオードに入射する入射光
量を示し、縦軸はフォトダイオードから出力される出力
信号電圧を示す。

【００２４】特性線Ａ１、Ａ２、Ａ３は、それぞれ同一
固体撮像装置内の異なる３つのフォトダイオードの特性
を示す。

【００２５】フォトダイオードの光電変換特性は、入射
光量が比較的少ない状態にある線形領域Ｒ１と入射光量
が多い状態にある飽和領域Ｒ２との大別される。線形領
域Ｒ１においては、入射光量と出力信号電圧とがほぼ比
例する。飽和領域Ｒ２においては、入射光量が増加して
も出力信号電圧があまり増加せず飽和する領域である。

【００２６】線形領域Ｒ１では、各フォトダイオードの
特性Ａ１、Ａ２、Ａ３は、ほぼ同じである。飽和領域Ｒ
２では、各フォトダイオードの特性Ａ１、Ａ２、Ａ３が
大きく異なっている。飽和領域Ｒ２を用いると、各フォ
トダイオード間で特性がばらつくため、飽和領域Ｒ２を
利用していなかった。

【００２７】一般的なフォトダイオードにおいては、線
形領域Ｒ１は、入射光量が、例えば２，０００カンデラ
／ｍ²以下の領域である。飽和領域Ｒ２は、入射光量
が、例えば２，０００カンデラ／ｍ²から２０，０００
カンデラ／ｍ²までの領域である。線形領域Ｒ１のみを
用いると、当然、ダイナミックレンジは狭くなる。

【００２８】本発明の目的は、フォトダイオードの線形
領域のみならず、飽和領域をも利用できるようにして、
広いダイナミックレンジを有する固体撮像装置を提供す
ることにある。

【００２９】

【課題を解決するための手段】本発明の一観点によれ
ば、第１導電型半導体基板と、前記第１導電型半導体基
板上に形成され、深さ方向にほぼフラットなバリア高さ
を有する第１のポテンシャルバリア層と、前記第１のポ
テンシャルバリア層の上に形成された第２導電型のウェ
ル層と、前記第２導電型ウェル層内の表面近傍領域に列
方向及び行方向に整列した行列状に配置され、前記第２
導電型ウェル層とともに光電変換素子を形成する第１の
第１導電型半導体層と、前記第２導電型ウェル層内にお
いて、前記列方向に整列した前記第１の第１導電型半導
体層に行方向に近接して形成され、前記光電変換素子に
蓄積された電荷を転送する垂直電荷転送路を形成する第
２の第１導電型半導体層とを含む固体撮像装置が提供さ
れる。

【００３０】本発明の他の観点によれば、第１導電型半
導体基板と、前記第１導電型半導体基板上に形成され、
深さ方向にほぼフラットなバリア高さを有する第１のポ
テンシャルバリア層と、前記第１のポテンシャルバリア
層の上に形成された第２導電型のウェル層と、前記第２
導電型ウェル層内の表面近傍領域に列方向及び行方向に
整列した行列状に配置され、前記第２導電型ウェル層と
ともに光電変換素子を形成する第１の第１導電型半導体
層と、前記第２導電型ウェル層内において、列方向に整
列した前記第１の第１導電型半導体層に行方向に近接し
て形成され、前記光電変換素子に蓄積された電荷を転送
する垂直電荷転送路を形成する第２の第１導電型半導体
層とを含み、前記光電変換素子、前記垂直電荷転送路を
含む撮像部における前記第２導電型ウェル層の不純物濃
度と、その周辺部における前記第２導電型ウェル層の不
純物濃度とが異なる固体撮像装置が提供される。

【００３１】本発明のさらに別の観点によれば、第１導
電型半導体基板と、前記第１導電型半導体基板上に形成
され、深さ方向にほぼフラットなバリア高さを有する第
１のポテンシャルバリア層と、前記第１のポテンシャル
バリア層の上に形成された第２導電型のウェル層と、前
記第２導電型ウェル層内の表面近傍領域に二次元平面上
の一方向に整列配置され、複数の前記第２導電型ウェル
層とともに光電変換素子列を形成する複数の第１の第１
導電型半導体層と、前記第２導電型ウェル層内におい
て、前記第１の第１導電型半導体層に水平方向に近接し
て形成され、前記光電変換素子に蓄積された電荷を転送
する電荷転送路を形成する第２の第１導電型半導体層と
を含む固体撮像装置が提供される。

【００３２】

【発明の実施の形態】飽和領域Ｒ２における各フォトダ
イオード間の光電変換特性のばらつきを生じさせる原因
について以下に考察する。

【００３３】本願発明者は、上記ばらつきの原因とし
て、以下の３点に着目した。

【００３４】ａ）画素分離層におけるバリアの変動ｐ型半導体により形成される画素分離層１１７（図１
０）により形成される第１のバリアの変動が存在する
と、フォトダイオード１０３ａのｎ型半導体層１１２に
蓄積された電子が第１のバリアを越えて別の領域に移動
することが考えられる。フォトダイオード１０３ａ間で
第１のバリアの高さが変動すると、飽和領域Ｒ２におけ
る光電変換特性にばらつきが生じる。

【００３５】画素分離層１１７を高濃度にすることによ
り、第１のバリアのバリア高さを十分に高くすることが
可能であり、このような方法により、第１のバリアの高
さの変動に起因するフォトダイオード１０３ａ間の光電
変換特性のばらつきを抑えることが可能と考えられる。

【００３６】ｂ）トランスファーゲートにおけるバリア
の変動トランスファーゲート１０３ｂ（図９、図１０）により
形成される第２のバリアの高さは、垂直電荷転送電極１
０３ｃに印加する電圧により変化させることができる。

【００３７】具体的には、フォトダイオード１０３ａに
電荷を蓄積する時（露光時）に、垂直電荷転送電極に高
い負の電圧を印加することにより第２のバリアの高さを
十分高くすることが可能になる。このような方法によ
り、第２のバリアの高さが変動することによる各フォト
ダイオード間の光電変換特性のばらつきを抑えることが
可能と考えられる。

【００３８】ｃ）ｐウェルバリアにおけるバリアの変動ｐウェル層１１５（図１０）により形成される第３のバ
リアの高さは、ｐウェル層内のｐ型不純物の濃度により
決まる。

【００３９】図１０には、フォトダイオード１０３ａの
領域を縦方向に切断した場合の、半導体基板１０１から
ｎ型半導体層１１２までのポテンシャルが断面図と併せ
て示されている。

【００４０】ｎ型半導体基板１０１は、例えば基板裏面
に形成された電極（図示せず）により基板電位Ｖｓｕｂ
に設定されている。

【００４１】電子に対するポテンシャルは、ｐウェル層
１１５内において高くなり、ｎ型半導体層１１２内にお
いて低くなる。ｎ型半導体基板１０１とｐウェル層１１
５との界面、ｐウェル層１１５とｎ型半導体層１１２と
の界面に空乏層が形成される。ｐウェル層内においてポ
テンシャル高さがピーク値Ｖａを有する。

【００４２】ｐウェル層１１５におけるｐ型不純物濃度
は、それほど高くすることができない。何故ならば、ｐ
ウェル層１１５内にフォトダイオード１０３ａを形成す
るために、ｎ型半導体層１１２を形成する必要があるか
らである。

【００４３】バリア高さＶａは、ｐ型不純物濃度に大き
く依存する。ｐ型不純物濃度自体とそれと関連する上記
の両方の界面における空乏層の幅とに依存する。

【００４４】ｐ型不純物濃度自体が低くなると、バリア
高さＶａは低くなる。また、ｐ型不純物濃度が低くなる
ほど、ｐウェル層１１５内に延びる空乏層の幅が大きく
なる。ポテンシャルの傾斜部の幅が拡がり、バリアの頂
上部の一定ポテンシャルを有する領域の幅は狭くなる。
ｎ型半導体層１１２のポテンシャルの変化によりバリア
頂上部のポテンシャルも変化しやすくなる。

【００４５】従って、各フォトダイオード領域内におい
て、たとえ、わずかでもｐ型不純物濃度のバラツキが存
在すれば、飽和領域Ｒ２における光電変換特性が大きく
異なることになる。

【００４６】また、ｐ型不純物イオンをイオン注入法に
より半導体基板１０１の表面近傍に打ち込むことによ
り、後に形成されるｎ型半導体層１１２との界面付近に
おいてｐ型不純物濃度が比較的高くなるようにｐウェル
層１１５を形成する方法も考えられる。しかしながら、
イオン注入法によりｐウェル層を形成すると、ｐ型不純
物の濃度が深さ方向にガウス分布となる。

【００４７】従って、ｐウェル層内に存在するポテンシ
ャルバリアの高さＶａは一層ばらつきやすくなる。

【００４８】上記のような考察に基づき、発明者はｐウ
ェル層内に、安定したポテンシャルバリアの高さＶａを
確保するための構造を設けることを考えた。

【００４９】図１及び図２に基づき、本実施の形態によ
る固体撮像装置について説明する。

【００５０】図１は、ＣＣＤ方式による固体撮像装置Ｂ
の概略的な平面図を示す。

【００５１】固体撮像装置Ｂは、いわゆるエリアセンサ
であり、半導体基板１表面の２次元平面上において、行
方向及び列方向に整列して配置された複数の画素３を含
む。

【００５２】画素３は、光電変換素子（フォトダイオー
ド）３ａを含む。列方向に並ぶ複数の光電変換素子３ａ
に近接して、複数本の垂直電荷転送路５が垂直方向に延
びている。光電変換素子３ａと垂直電荷転送路５との間
に、トランスファーゲート３ｂが設けられている。

【００５３】垂直電荷転送路５の一端に、水平電荷転送
路７が設けられている。水平電荷転送路７の一端に、出
力アンプ１１が設けられている。

【００５４】尚、本明細書中において、「画素（光電変
換素子）が２次元平面上において行方向及び列方向に整
列して配置されている」固体撮像装置とは、単純正方行
列的配置のみでなく、千鳥格子的配置等も含むものとす
る。たとえば、垂直方向に第１の画素ピッチで整列配置
された複数の画素を含む第１の画素列と、その第１の画
素列に対して垂直方向に第１の画素ピッチの１／２画素
ずらして整列配置された複数の画素を含み、第１の画素
列に対して水平方向に第２の画素ピッチで隣接して配置
された第２の画素列とを含むような、いわゆる画素ずら
しの構造の固体撮像装置も、行方向及び列方向に整列し
て配置された画素を有するものとする。

【００５５】また、ほぼ正方形の形状を有し、向かい合
う２辺が垂直方向に延びており、かつ、他の向かい合う
２辺が水平方向に延びている複数の画素（光電変換素
子）が２次元平面上に配置されている構造を例にして説
明したが、ほぼ正方形ないし菱形の形状を有し、向かい
合う２つの頂点が垂直方向に延びる仮想線に沿って並ん
でおり、かつ、他の向かい合う２つの頂点が水平方向に
延びる仮想線に沿って並んでいる複数の画素（光電変換
素子）が２次元平面上に配置されている構造、正六角形
や正八角形を含む多角形の画素（光電変換素子）が２次
元平面上に配置されている構造を用いることもできる。

【００５６】図２に、図１のＩＩ−ＩＩ線断面図と、こ
の断面図で示される固体撮像装置ＢのＩＩａ−ＩＩａ線
におけるポテンシャルを示す。

【００５７】固体撮像装置Ｂは、ｎ型不純物がドーピン
グされた半導体基板（ｎ型半導体基板）１上に、ｐ型不
純物がドーピングされたｐ型半導体層１４と、同じくｐ
型不純物がドーピングされたｐウェル層１５とが形成さ
れている。ｐ型半導体層１４の不純物濃度は、ｐウェル
層１５の不純物濃度に比べて高い。

【００５８】ｎ型半導体基板１の不純物濃度は、例えば
１×１０¹⁵ｃｍ^-3である。

【００５９】ｐウェル層１５の不純物濃度は、１０¹⁶ｃ
ｍ^-3台であり、例えば５×１０¹⁶ｃｍ^-3である。ｐウェ
ル層１５の厚さは例えば２μｍである。

【００６０】ｐ型半導体層１４の不純物濃度は、ｐウェ
ル層１５の不純物濃度よりも約４倍程度高く、一般的に
は、１０¹⁷ｃｍ^-3台であり、例えば２×１０¹⁷ｃｍ^-3で
ある。厚さは例えば２μｍである。

【００６１】ｐ型半導体層１４は、好ましくは、深さ方
向（厚さ方向）にほぼ均一な濃度で形成されていること
が好ましい。深さ方向（厚さ方向）に均一な濃度で形成
するためには、ｐ型半導体層１４をエピタキシャル成長
することが好ましい。

【００６２】深さ方向（厚さ方向）に均一な濃度で形成
するための別の方法として、多重イオン注入法がある。
多重イオン注入法は、まずｐウェル層１５を形成してお
き、深さ方向に沿ってほぼ均一なｐ型不純物層が形成で
きるように、ｐ型不純物（例えばＮ）を、異なる加速エ
ネルギーで数回にわたってイオン注入する。イオン注入
法により形成される不純物の濃度プロファイルは、概
略、深さ（厚さ）方向にほぼガウス分布を示す。上記の
多重イオン注入法を用いると、深さ方向に沿ってほぼ均
一な濃度分布を有するｐ型不純物層１４を形成すること
が可能である。

【００６３】ｐウェル層１５内に、高濃度のｐ型不純物
がドーピングされた画素分離層１７が形成されている。

【００６４】水平方向に隣接する画素分離層１７、１７
間にｎ型不純物がドーピングされた垂直電荷転送路５と
垂直電荷転送路５に近接して形成される高濃度のｎ型半
導体層１２とが形成される。ｎ型半導体層１２とｐウェ
ル層１５とによりｐ−ｎ接合を有するフォトダイオード
３ａが形成されている。換言すれば、垂直電荷転送路５
の外側とｎ型半導体層１２の外側とに画素分離領域が形
成されている。画素分離層１７のｐ型不純物濃度は、例
えば５×１０¹⁸ｃｍ^-3である。画素分離層１７とｎ型半
導体層１２との間に形成されるポテンシャルバリア高さ
は、Ｓｉを半導体材料として用いた場合には、約１．１
２ｅＶ程度である。

【００６５】ｎ型半導体層１２と垂直電荷転送路５用ｎ
型半導体層との間にトランスファーゲート３ｂが画定さ
れている。

【００６６】ｐウェル層１５上に薄い酸化膜２１が形成
される。酸化膜２１上であって、トランスファーゲート
３ｂと垂直電荷転送路５を形成するｎ型半導体層との上
に多結晶シリコンを用いた垂直電荷転送電極３ｃが形成
されている。

【００６７】その上に、層間絶縁膜２４を介してフォト
ダイオード３ａ領域に開口部を有する遮光膜２５が形成
されている。その上に平坦化膜Ｈを形成した後、カラー
フィルタＣＦ、マイクロレンズＭＬを形成する。

【００６８】上記の構造によれば、ｎ型半導体基板１と
ｐウェル層１５との間に、深さ方向に沿ってほぼ均一な
ポテンシャルプロファイルを有するバリア層（ｐ型不純
物層１４）が形成される。

【００６９】図３に、Ｓｉを材料とした場合における、
上記構造を製造するための工程を示す。

【００７０】第１のステップＳ１において、ｎ型Ｓｉ基
板を準備する。ｎ型Ｓｉ基板の表面を、例えばＨＦ−Ｈ
ＮＯ₃の混合液を用いて処理する。表面の歪み層や自然
酸化膜が除去される。

【００７１】第２のステップＳ２において、ｎ型Ｓｉ基
板を例えばシリカガラスで形成されたエピタキシャル成
長室内に設置する。Ｈ₂ガスとＨＣｌガスとの混合ガス
を用いて１２００℃においてｎ型Ｓｉ基板の表面処理を
行う。表面の自然酸化膜や金属汚染が除去される。

【００７２】第３のステップＳ３において、ｐ型半導体
層１４をエピタキシャル成長する。単結晶Ｓｉ層のエピ
タキシャル成長法としては、種々の方法が知られてい
る。

【００７３】例えば、以下の反応式（１）に基づくモノ
シラン（ＳｉＨ₄）の熱分解法を用いることができる。

【００７４】ＳｉＨ₄（ｇ）→ Ｓｉ（ｃ）＋２Ｈ₂（ｇ）（１）上記の反応を、例えば１０００℃で行う。結晶成長速度
は、例えば０．８μｍ／分である。成長温度を変化させ
ることにより成長速度を制御することができる。

【００７５】ｐ型不純物としては、例えばＢが用いられ
る。上記（１）式に基づく反応中において、例えば、ジ
ボラン（Ｂ₂Ｈ₆）を用いてＢをドーピングする。

【００７６】第４のステップＳ４において、ｐウェル層
１５をエピタキシャル成長する。単結晶Ｓｉ層のエピタ
キシャル成長法は、上記ステップＳ４において用いた方
法と同じ方法を用いることができる。但し、Ｂのドープ
量は減少させる。ｐウェル層１５の厚さは例えば、約２
μｍである。

【００７７】第５のステップＳ５において、高濃度のｐ
型半導体層からなる画素分離領域１７を形成する。

【００７８】高濃度のｐ型半導体層からなる画素分離層
１７は、Ｂイオンを加速エネルギー２ＭｅＶ、ドーズ量
１×１０¹⁶ｃｍ^-2でイオン注入することにより形成す
る。

【００７９】画素分離層１７は、ｐウェル層１５を貫通
し、少なくともｐ型半導体層１４の表面に到達する深さ
まで形成する。

【００８０】実際には、加速エネルギーを２００ｋｅ
Ｖ、５００ｋｅＶとしたイオン注入が別の工程で行われ
る。実質的に、加速エネルギーを変化させて多重イオン
注入を行っていることになる。基板表面からｐ型半導体
層にかけて、深さ方向にほぼ一定で、かつ、高いｐ型不
純物濃度を有する層を形成することができる。

【００８１】尚、画素分離層１７は、ｐウェル層１５内
に少なくともｐ型半導体層１４の表面まで到達する溝を
形成した後に、この溝の中に絶縁膜を充填することによ
り形成しても良い。

【００８２】ステップＳ６において、ｎ型半導体層をイ
オン注入法により形成する。

【００８３】フォトダイオード用のｎ型半導体層１２
は、例えばＰイオンを加速エネルギー２００ｋｅＶ、ド
ーズ量５×１０¹⁴ｃｍ^-2の条件でイオン注入することに
より形成する。

【００８４】垂直電荷転送路用のｎ型半導体層５は、例
えばＰイオンを加速エネルギー５００ｋｅＶ、ドーズ量
１×１０¹⁴ｃｍ^-2の条件でイオン注入することにより形
成する。

【００８５】イオン注入後に例えば６００℃〜１０００
℃の間の温度で、注入イオンを活性化するためのアニー
ルを行う。

【００８６】ステップＳ７において、ｐウェル層１５の
表面に酸化膜２１を形成する。酸化膜２１は、例えば、
熱酸化法により１０００℃で形成する。

【００８７】ステップＳ８において、垂直電荷転送電極
及び水平電荷転送電極用の多結晶シリコン層（図２にお
いては、垂直電荷転送電極用の多結晶シリコン層３ｃの
みが示されている。）を堆積し、加工する。

【００８８】尚、第１層目の多結晶シリコン層（１ポ
リ）と第２層目の多結晶シリコン層（２ポリ）との間に
も、熱酸化法などにより絶縁膜が形成される。

【００８９】ステップＳ９において、層間絶縁膜２４を
形成する。層間絶縁膜２４としては、例えばスパッタ法
により形成された酸化膜又窒化膜を用いる。層間絶縁膜
２４の厚さは、例えば１μｍである。

【００９０】ステップＳ１０において、例えばＡｌによ
り遮光膜２５が形成される。遮光膜２５は、フォトダイ
オードの受光部に開口が形成されている。

【００９１】遮光膜２５の開口の上部にカラーフィルタ
ＣＦ、マイクロレンズＭＬ等が形成される。

【００９２】上記の固体撮像装置Ｂにおいて、フォトダ
イオード３ａに蓄積された電荷は、トランスファーゲー
ト３ｂを通って垂直電荷転送路５に転送される。

【００９３】電荷は、垂直電荷転送路５を垂直方向に転
送され、水平電荷転送路７に転送される。水平電荷転送
路７に転送された電荷は出力アンプ１１方向に転送され
る。電荷による信号電圧は出力アンプ１１において増幅
されて外部に出力される。

【００９４】図２に、フォトダイオード３ａの領域を縦
方向に切断した場合の、半導体基板１からｎ型半導体層
１２までのＩＩａ−ＩＩａ線に沿ったポテンシャルを併
せて示す。

【００９５】ｎ型半導体基板１は、低抵抗率であり、例
えば基板裏面に形成された電極（図示せず）により基板
電位Ｖｓｕｂに設定されている。

【００９６】深さ方向のポテンシャル形状は、ｐ型半導
体層１４において高くなり、深さ方向（厚さ方向）にほ
ぼフラットなポテンシャル形状を有するポテンシャルバ
リア（ポテンシャルバリアの高さＶＢ）が形成される。
尚、「ほぼフラットなポテンシャル形状」とは、完全に
フラットなポテンシャル形状のみならず、多少のポテン
シャルの傾斜がある場合を含むものとする。また、例え
ば加速エネルギーを変化させて数回以上のイオン注入を
行ういわゆる多重イオン注入法によりポテンシャルバリ
アを形成した場合のように、ポテンシャル高さに多少の
変化がある場合も含まれる。要するに、ｐウェル層１５
内に多少の不純物濃度のバラツキが生じていても、飽和
電圧にはほとんど影響を与えない程度にフラットであれ
ば良い。

【００９７】ｐウェル１５内におけるポテンシャル（Ｖ
ａ）はｐ型半導体層１５における高さＶＢに比べて低く
なる。ｎ型半導体層１２内におけるポテンシャルは、ｐ
ウェル１５内におけるポテンシャル（Ｖａ）に比べてさ
らに低くなる。ｎ型半導体基板１とｐ型半導体層１４と
の界面近傍、ｐ型半導体層１４とｐウェル１５との界面
近傍、ｐウェル１５とｎ型半導体層１２との界面近傍に
空乏層が形成される。

【００９８】ｎ型半導体層１２内に蓄積される電荷量に
最も大きな影響を与えるのは、ｎ型半導体層１２とｎ型
半導体基板１との間において最も高いポテンシャルを有
する領域、すなわち、ｐ型半導体層１４が存在する領域
である。

【００９９】ｐ型半導体層１４における不純物濃度自体
が高いため、バリア高さＶＢが高くなる。上記のドーピ
ング濃度の例によれば、ポテンシャルＶａは、約１．０
２ｅＶ、ポテンシャルＶＢは、約１．０６ｅＶである。
図７に示す構造に比べて最も高いポテンシャル高さは、
約０．０４ｅＶ高くなる。

【０１００】加えて、ｐ型半導体層１４中においては、
ポテンシャルバリアの高さＶＢは厚さ方向にほぼ均一で
ある。さらに、ｐ型半導体層１４とｐウェル層１５との
間の界面における空乏層の幅も狭くなる。バリア高さＶ
Ｂが深さ方向に均一な領域が広く、かつ、空乏層も狭い
ため、ポテンシャルバリアの高さＶＢに関して、電位の
変動が生じにくい。

【０１０１】従って、各フォトダイオード領域内におい
て、ｐウェル層１５内にｐ型不純物濃度、従ってｐウェ
ル層のポテンシャルＶａに多少のバラツキが存在して
も、ｎ型半導体層１２内に蓄積される電荷量に関して
は、ｐ型半導体層１４のポテンシャルＶｂが支配的とな
る。

【０１０２】画素分離層１７の不純物濃度は、ｐ型半導
体層１４の不純物濃度よりも高い。

【０１０３】ｎ型半導体層１２とｐウェル層１５との間
のバリア（第１のバリア）のバリア高さも十分に高い。
従って、第１のバリアの高さの変動に起因するフォトダ
イオード３ａ間の光電変換特性のばらつきも抑えること
が可能である。

【０１０４】加えて、フォトダイオード３ａに電荷を蓄
積する時（露光時）に、垂直電荷転送電極３ｃに高い負
の電圧を印加する。トランスファーゲート３ｂにより形
成されるバリア（第２のバリア）の高さも十分高くな
る。従って、第２のバリアの高さ変動に起因するフォト
ダイオード３ａ間の光電変換特性のばらつきを抑えるこ
とが可能である。

【０１０５】図４に、上記の固体撮像装置に形成されて
いるフォトダイオード３ａの光電変換特性Ａ１，Ａ２、
Ａ３を示す。

【０１０６】線形領域Ｒ１においてのみならず、飽和領
域Ｒ２においても、各フォトダイオード間の光電変換特
性にはほとんどばらつきが生じていない。

【０１０７】従って、線形領域Ｒ１から飽和領域Ｒ２に
かけての広い入射光量にわたって、各フォトダイオード
間で均一な出力信号電圧を得ることができ、ダイナミッ
クレンジを広げることができる。

【０１０８】加えて、ｐウェル層とは別に、高濃度のｐ
型半導体層を挿入することにより、従来の構造に比べて
ポテンシャルバリアの高さを高くすることができる。

【０１０９】従って、同じフォトダイオードの受光面積
で比べた場合に、線形領域Ｒ１の幅自体も広くすること
ができる。

【０１１０】以上説明したように、上記第１の実施の形
態による固体撮像装置においては、線形領域のみならず
飽和領域Ｒ２における光電変換特性も各フォトダイオー
ド間でほとんど一定になる。従って、上記の固体撮像装
置を用いれば、線形領域だけではなく飽和領域をも利用
することが可能となる。固体撮像装置におけるダイナミ
ックレンジを広げることができる。

【０１１１】加えて、フォトダイオードと垂直電荷転送
路との境界部分における遮光の不完全性や多重反射によ
る側面からの光の混入等の要因によって生じる光の混入
に起因するスミア現象と、基板側へ電荷を引き抜く際に
おけるｐウェル層のバリア高さの変動に起因する蓄積電
荷量の変動現象とを分離することができる。スミア現象
の程度を精度良く把握することができる。

【０１１２】次に、第１の実施の形態による固体撮像装
置の第１の変形例について図５に基づき説明する。

【０１１３】図５は、固体撮像装置Ｃと、固体撮像装置
ＣのＶａ−Ｖａ線断面に沿ったポテンシャルプロファイ
ルとを示す。

【０１１４】図５に示す固体撮像装置Ｃにおいて、図２
の示す固体撮像装置Ｂと同じ構成要素には同じ符号を付
して、その詳細な説明は省略する。

【０１１５】図５に示す固体撮像装置Ｃは、ｎ型半導体
基板１とｐウェル層１５との間に形成されるｐ型半導体
層１４が、ｎ型半導体基板１側に形成される第１のｐ型
半導体層１４ａとその上に形成される第２のｐ型半導体
層１４ｂとの、少なくとも２層を含んでいる点で図２に
示す固体撮像装置Ｂと異なる。その他の構成要素、及び
それらの各パラメータ（ｐ型又はｎ型の不純物の種類、
不純物濃度、層の厚さ等）は図２に示す実施例同様で良
い。

【０１１６】第１のｐ型半導体層１４ａのｐ型不純物濃
度は、２×１０¹⁸ｃｍ^-3であり、厚さは１μｍである。
第２のｐ型半導体層１４ｂのｐ型不純物濃度は、５×１
０¹⁸ｃｍ^-3であり、厚さは１μｍである。ｐ型半導体層
１４中におけるｐ型不純物濃度は、第１のｐ型半導体層
１４ａ内及び第２のｐ型半導体層１４ｂ内において、そ
れぞれ、ほぼ均一である。

【０１１７】第１のｐ型半導体層１４ａ及び第２のｐ型
半導体層１４ｂは、好ましくは、上述のエピタキシャル
成長法により形成する。加速エネルギーを変化させて数
回以上のイオン注入を行う多重イオン注入法を用いても
良い。

【０１１８】図５に、フォトダイオード３ａの領域を縦
方向に切断した場合の、半導体基板１からｎ型半導体層
１２までのＶａ−Ｖｂ線に沿ったポテンシャルを併せて
示す。

【０１１９】ｎ型半導体基板１は、基板電位Ｖｓｕｂに
設定される。

【０１２０】深さ方向のポテンシャル形状は、第１のｐ
型半導体層１４ａにおいて高くなり深さ方向（厚さ方
向）にほぼ均一なポテンシャルプロファイル（ポテンシ
ャル：ＶＢ１）が形成される。第２のｐ型半導体層１４
ｂにおいては、ポテンシャルの高さはさらに高くなり、
深さ方向（厚さ方向）にほぼ均一なポテンシャルプロフ
ァイル（ポテンシャル：ＶＢ２）が形成される。

【０１２１】ｐウェル１５内におけるポテンシャル（Ｖ
ａ）はｐ型半導体層１４におけるポテンシャル高さ（Ｖ
Ｂ１、ＶＢ２）に比べて低くなる。ｎ型半導体層１２内
におけるポテンシャルは、ｐウェル１５内におけるポテ
ンシャル（Ｖａ）に比べてさらに低くなる。

【０１２２】ｎ型半導体基板１、第１及び第２のｐ型半
導体層１４ａ、１４ｂ、ｐウェル１５、ｎ型半導体層１
２の各層間の界面付近に空乏層が形成される。

【０１２３】図５に示す固体撮像装置Ｃにおいて、ｎ型
半導体層１２内に蓄積される電荷量に最も大きな影響を
与えるのは、ｎ型半導体層１２とｎ型半導体基板１との
間において最も高いポテンシャルを有する領域、すなわ
ち、第２のｐ型半導体領域１４ｂのポテンシャルであ
る。

【０１２４】第２のｐ型半導体領域１４ｂにおける不純
物濃度自体が高いため、バリア高さＶＢ２が高くなる。
上記のドーピング濃度の例によれば、ポテンシャルＶａ
は、約１．０２ｅＶ、ポテンシャルＶＢ１は約１．０４
ｅＶ、ポテンシャルＶＢ２は、約１．０６ｅＶである。
従来の構造（図１０）におけるバリア高さＶａに比べて
０．０４ｅＶ程度高くなる。

【０１２５】さらに、第１及び第２のｐ型半導体層１４
ａ、１４ｂ中においては、ポテンシャルバリアの高さＶ
Ｂ１、ＶＢ２は厚さ方向にほぼ均一である。第２のｐ型
半導体領域１４ｂとｐウェル層１５との間の界面におけ
る空乏層の幅も狭くなる。バリア高さＶＢ２が深さ方向
に均一な領域が広く、かつ、空乏層も狭いため、ポテン
シャルバリアの高さＶＢ２に関して、電位の変動の影響
を受けにくい。

【０１２６】フォトダイオード３ａに電荷を蓄積する時
（露光時）に、垂直電荷転送電極３ｃに高い負の電圧を
印加すれば、トランスファーゲート３ｂにより形成され
るバリア（第２のバリア）の高さも十分高くなる。

【０１２７】加えて、画素分離層１７の不純物濃度は、
第２のｐ型不純物層１４ｂの不純物濃度よりも高い。

【０１２８】従って、上述の第１から第３までのバリア
高さの変動に起因する、各フォトダイオード３ａ間の光
電変換特性のばらつきを抑えることが可能である。

【０１２９】さらに、高濃度のｐ型不純物濃度を有する
第２のｐ型半導体層１４ｂを形成する際に、第２のｐ型
半導体層１４ｂよりもｐ型不純物の濃度が低い第１のｐ
型半導体層１４ａが、第２のｐ型半導体層１４ｂとｎ型
半導体基板１との間に形成されているため、第２のｐ型
半導体層１４ｂ中に存在するｐ型不純物のｎ型半導体基
板１中への拡散を低減することができる。

【０１３０】以上説明したように、第１の実施の形態及
びその変形例による固体撮像装置Ｂ，Ｃにおいては、飽
和領域Ｒ２におけるフォトダイオードの光電変換特性
が、同一固体撮像装置内の各フォトダイオード間でほと
んど一定になる。

【０１３１】従って、上記の固体撮像装置Ｂ又は固体撮
像装置Ｃを用いれば、線形領域だけではなく飽和領域を
も利用することが可能となり、固体撮像装置におけるダ
イナミックレンジを広げることができる。

【０１３２】尚、上記の第１の実施の形態の固体撮像装
置の変形例において、第１の（ｐ型）半導体層１４ａ、
第２の（ｐ型）半導体層１４ｂ、（ｐ）ウェル層１５の
全てがｐ型導電型半導体層である構造について説明した
が、この構造に限定されるものではない。

【０１３３】例えば、ｐウェル層１５がｎ型不純物がド
ーピングされたｎ型半導体層であっても良い。また、第
２の半導体層１４ｂのみがｐ型であり、第１の半導体層
１４ａ及びウェル層１５がｎ型であっても良い。要する
にフォトダイオード内に蓄積された荷電粒子にとってポ
テンシャルバリアとなる層が半導体基板とフォトダイオ
ードとの間に存在し、このポテンシャルが比較的高く、
かつ、ポテンシャルプロファイルがほぼ均一であれば良
い。

【０１３４】さらに、第１の実施の形態による固体撮像
装置Ｂ及びその変形例による固体撮像装置Ｃにおいて、
ｐ型半導体層１４の厚さとして２μｍを例示した。ｐ型
半導体層１４の厚さは、２μｍよりも薄くても良い。但
し、ｎ型半導体基板１に対して高い正の電圧、例えば１
０Ｖ程度の電圧を印加した場合においても、ほぼ均一な
ポテンシャルプロファイルを有する領域が少なくとも
０．１μｍから０．２μｍ程度は残ることが望ましい。
フォトダイオードに過剰に蓄積された電子は、ポテンシ
ャルバリア層を拡散により移動する。ほぼ均一なポテン
シャルプロファイルを有する領域が厚すぎると、電子の
引き抜きに要する時間が増大する。従って、ほぼ均一な
ポテンシャルプロファイルを有する領域の厚さは、動作
状態においてあまり厚すぎない方がよい。

【０１３５】次に、本発明の第２の実施の形態による固
体撮像装置について、図６及び図７に基づいて説明す
る。

【０１３６】図６は、第１の実施の形態における図１に
対応する平面図であり、図７は、図６のＶＩＩ−ＶＩＩ
線に沿う断面図である。

【０１３７】図６に示すように、第２の実施の形態によ
る固体撮像装置Ｄは、半導体基板５１表面の２次元平面
上において、行方向及び列方向に整列して配置された複
数の画素５３を含む。画素５３は、光電変換素子（フォ
トダイオード）５３ａを含む。列方向に並ぶ複数の各光
電変換素子列５３ａに近接して、垂直電荷転送路６５が
それぞれ垂直方向に延びている。光電変換素子５３ａと
垂直電荷転送路６５との間に、トランスファーゲート５
３ｂが設けられている。

【０１３８】垂直電荷転送路６５の一端に、水平電荷転
送路６７が設けられている。水平電荷転送路６７の一端
に、出力アンプ６８が設けられている。

【０１３９】図７に、図６のＶＩＩ−ＶＩＩ線に沿った
断面図を示す。

【０１４０】図７に示すように、固体撮像装置Ｄは、ｎ
型不純物がドーピングされた半導体基板（ｎ型半導体基
板）５１と、その上に形成されたｐ型不純物がドーピン
グされたｐ型半導体層５４と、同じくｐ型不純物がドー
ピングされたｐウェル層５５とを含む。以下、図６を参
照しつつ、図７に基づいて固体撮像装置Ｄの構造につい
て詳細に説明する。

【０１４１】固体撮像装置Ｄは、線Ｌ１（図６、図７）
を境界線として、撮像部Ｘと周辺部Ｙとに分けて考える
ことができる。撮像部Ｘに、光電変換素子５３ａを含む
画素５３及び垂直電荷転送路６５等が形成されている。
周辺部Ｙに、水平電荷転送路６７及び出力アンプ７１等
が形成されている。

【０１４２】撮像部Ｘに第１のｐウェル層５５ａが、周
辺部Ｙに第２のｐウェル層５５ｂが形成されている。第
１のｐウェル層５５ａの不純物濃度は、第２のｐウェル
層５５ｂの不純物濃度に比べて低くなっている。

【０１４３】周辺部Ｙのｐウェル層５５ｂの不純物濃度
を高くする理由は、周辺部にはフォトダイオードを形成
しないため、光電変換のために必要な所定の厚さの空乏
層を形成する必要がなく、かつ、水平電荷転送路６７の
下のｐ型不純物濃度を高くすれば、水平電荷転送路６７
内を転送される電荷（電子）がｐウェル層を突き抜けて
ｎ型半導体基板５１に抜ける、いわゆる電子のパンチス
ルー現象を防止することができるからである。

【０１４４】第１の実施の形態による固体撮像装置の場
合と同様に、ｐ型半導体層５４の不純物濃度は撮像部Ｘ
のｐウェル層（第１のｐウェル）５５ａの不純物濃度よ
りも高い。ｐ型半導体層５４は、好ましくは、深さ方向
（厚さ方向）にほぼ均一な濃度で形成されていることが
好ましい。

【０１４５】第１のｐウェル層５５ａ内に、ｎ型不純物
がドーピングされた垂直電荷転送路６５が形成されてい
る。第２のｐウェル層６７ａ内に、ｎ型不純物がドーピ
ングされた水平電荷転送路６７が形成されている。垂直
電荷転送路６５と水平電荷転送路６７との間には、ｎ型
不純物がドーピングされ垂直電荷転送路６５から水平電
荷転送路６７へと電荷を転送する電荷転送部６６が形成
されている。絶縁膜６１を介して、垂直電荷転送路６５
上に垂直電荷転送電極６５ａが、電荷転送部６６上に電
荷転送電極６６ａが、水平電荷転送路６７上に水平電荷
転送電極６７ａが形成されている。

【０１４６】第１のｐウェル層５５ａ内のフィールド領
域には、高濃度のｐ型不純物がドーピングされた画素分
離層が形成される。

【０１４７】撮像部Ｘ及び周辺部Ｙを除く領域の少なく
とも一部の領域（電極引き出し領域）Ｚに、高濃度のｎ
型半導体層７１、７３が形成されている。高濃度のｎ型
半導体層７１、７３は、表面から少なくともｎ型半導体
基板５１の表面まで形成されている。高濃度のｎ型半導
体層７１、７３により、ｎ型半導体基板５１に対して電
気的接続を形成することができ、表面側から基板バイア
スを印加することができる。

【０１４８】次に、上記の構造を有する固体撮像装置Ｄ
の製造方法について説明する。尚、基本的な製造工程
は、第１の実施の形態において説明した製造工程と同様
である。第１の実施の形態による固体撮像装置の製造方
法と同じ工程は簡単に説明し、それと異なる工程をより
詳細に説明する。

【０１４９】まず、ｎ型半導体基板５１を準備する。ｎ
型半導体基板５１の不純物濃度は、例えば１×１０¹⁵ｃ
ｍ^-3である。

【０１５０】ｎ型半導体基板５１上に、エピタキシャル
成長法を用いて、ｐ型半導体層５４を成長する。ｐ型半
導体層５４の不純物濃度は、１０¹⁶ｃｍ^-3台であり、例
えば５×１０¹⁶ｃｍ^-3である。厚さは例えば２μｍであ
る。

【０１５１】好ましくは、ｐ型半導体層５４の不純物濃
度は深さ方向にほぼ等しい。深さ方向（厚さ方向）に均
一な濃度で形成するためには、ｐ型半導体層５４をエピ
タキシャル成長する方法が好ましい。

【０１５２】深さ方向（厚さ方向）に均一な濃度で形成
するためのその他の方法としては、いわゆる多重イオン
注入法を用いることも可能である。イオン注入法により
形成される不純物の濃度プロファイルは、概略、深さ
（厚さ）方向にガウス分布を示す。イオン注入を異なる
加速エネルギーで数回にわたって行うと、深さ方向にほ
ぼ均一な濃度分布を有するｐ型不純物層５４を形成する
ことが可能である。

【０１５３】次に、ｐ型半導体層上にｐウェル層５５を
形成する。ｐウェル層５５中のｐ型不純物の濃度は１０
¹⁷ｃｍ^-3台であり、例えば、２×１０¹⁷ｃｍ^-3である。
ｐウェル層１５の厚さは例えば２μｍである。

【０１５４】周辺部Ｙに開口を有するパターンを、例え
ば酸化膜により形成する。酸化膜により形成されたパタ
ーンをマスクとして、周辺部Ｙのｐウェル層５５をエッ
チングにより除去する。撮像部Ｘには、第１のｐウェル
層５５ａが残る。

【０１５５】この時点でｎ型不純物のイオン注入を行
う。周辺部Ｙのｐウェル層５５がエッチングされている
ため、露出された表面付近にｎ型不純物濃度のピークが
くるようにイオン注入すれば良い。深さ方向に対する制
御性良くｎ型半導体領域７１を形成できる。

【０１５６】エッチングに用いた酸化膜パターンをマス
クとして、周辺部Ｙのｐ型半導体層５４上に、選択成長
法により第２のｐウェル層５５ｂを形成する。第２のｐ
ウェル層５５ａの不純物濃度は、第１のｐウェル層５５
ｂの不純物濃度に比べて高い。

【０１５７】第２のｐウェル層５５ｂのｐ型不純物濃度
は、２×１０¹⁷ｃｍ^-3である。第２のｐウェル層５５ｂ
の厚さは２μｍである。

【０１５８】次に、高濃度のｐ型半導体層からなる画素
分離領域を例えばイオン注入法により形成する。画素分
離層は、ｐウェル層５５を貫通し、少なくともｐ型半導
体層５４の表面に到達する深さまで形成する。画素分離
層におけるｐ型不純物濃度は、例えば５×１０¹⁸ｃｍ^-3
である。

【０１５９】尚、画素分離層は、ｐウェル層５５内に少
なくともｐ型半導体層５４の表面まで到達する溝を形成
した後に、この溝の中に絶縁膜を充填することにより形
成しても良い。

【０１６０】次に、ｎ型半導体層をイオン注入法により
形成する。

【０１６１】フォトダイオード５３ａ用のｎ型半導体層
は、例えばＰイオンを加速エネルギー１ＭｅＶ、ドーズ
量５×１０¹⁴ｃｍ^-2の条件でイオン注入することにより
形成する。

【０１６２】垂直電荷転送路６５用のｎ型半導体層は、
例えばＰイオンを加速エネルギー５００ｋｅＶ、ドーズ
量１×１０¹⁵ｃｍ^-2の条件でイオン注入することにより
形成する。

【０１６３】電極引き出し領域Ｚに既に形成されている
ｎ型半導体層７１の上の領域に、Ｐ又はＡｓイオンを高
エネルギー、かつ、高濃度でイオン注入することによ
り、高濃度のｎ型半導体層７３を形成することができ
る。

【０１６４】イオン注入後に、例えば６００℃〜１００
０℃の間の温度で、注入イオンを活性化するためのアニ
ールを行う。

【０１６５】ｐウェル層５５の上に酸化膜６１を形成す
る。酸化膜の厚さは例えば１μｍである。

【０１６６】垂直電荷転送電極６５ａ、電荷転送電極６
６ａ及び水平電荷転送電極６７ａ用の多結晶シリコン層
を堆積し、加工する。尚、第１層目の多結晶シリコン層
（１ポリ）と第２層目の多結晶シリコン層（２ポリ）と
で上記の電荷転送電極６５ａ、６６ａ、６７ａを形成す
る場合には、第１層目と第２層目の多結晶シリコン層の
間に絶縁膜が形成される。

【０１６７】多結晶シリコン層上に、層間絶縁膜を形成
する。層間絶縁膜としては、例えばスパッタ法により形
成された酸化膜又窒化膜を用いる。層間絶縁膜の厚さ
は、例えば１μｍである。

【０１６８】次いで、例えばＡｌにより遮光膜が形成さ
れる。遮光膜は、フォトダイオードの受光部に開口が形
成されている。

【０１６９】遮光膜の開口の上部にカラーフィルタ、マ
イクロレンズ等が形成される。

【０１７０】尚、上記第１及び第２の実施の形態による
固体撮像装置において、ｐ型半導体層は、Ｓｉに限定さ
れない。例えば、Ｓｉよりもバンドギャップの広いＳｉ
Ｃを用いても良い。

【０１７１】また、半導体基板の導電型をｎ型とし、ウ
ェル層の導電型をｐ型とした固体撮像装置について説明
したが、本発明の固体撮像装置は、ｐ型半導体基板を用
い、ウェル層の導電型をｎ型とした固体撮像装置に適用
することも可能である。

【０１７２】次に、本発明の第３の実施の形態による固
体撮像装置について、図８に基づき説明する。

【０１７３】図８に示す固体撮像装置Ｅは、ラインセン
サーである。

【０１７４】図８に示すように、ラインセンサーＥは、
エリアセンサーの水平電荷転送路と同様の構造を有する
１本の電荷転送路７５と、電荷転送路７５に近接して形
成される光電変換素子（フォトダイオード）７３ａと、
電荷転送路７５とフォトダイオード７３ａとの間に形成
されたトランスファーゲート７３ｂとを有している。

【０１７５】電荷転送路７５は、ウェル層（Ｗ）とバリ
ア層（Ｂ）とが交互に並んだ構造を有している。フォト
ダイオード７３ａはトランスファーゲート７３ｂを介し
て電荷転送路のウェル領域（Ｗ）と連絡している。ウェ
ル層（Ｗ）とバリア層（Ｂ）とは、ｐウェル層内に形成
されたｎ型半導体層である。ウェル層を形成するｎ型半
導体層は、バリア層を形成するｎ型半導体層と比べて高
いｎ型不純物濃度を有する。

【０１７６】一のフォトダイオード７３ａとそれと隣接
する別のフォトダイオード７３ａとに接続される一のウ
ェル層Ｗの間に、一のバリア層（Ｂ）、別のウェル層
（Ｗ）、別のバリア層（Ｂ）の３つの層が交互に並んで
いる。

【０１７７】フォトダイオード７３ａ、トランスファー
ゲート７３ｂ、電荷転送路７５を形成するラインセンサ
ーの断面構造（ＶＩＩＩ−ＶＩＩＩ線断面）は、第１の
実施の形態による固体撮像装置Ｂ，Ｃの断面構造（図
２、図５参照）とほぼ同様である。図２、図５の垂直電
荷転送路は、図８の電荷転送路７５では、ｎ型半導体層
がウェル層とバリア層とを形成している点を除けば、図
８にほぼ対応する構造を有する。

【０１７８】電荷転送路７５上に、電荷転送電極７７が
形成されている。ウェル層（Ｗ）上に第１層目の多結晶
シリコン（ポリシリコン）により電荷転送電極７７−
１、７７−３、・・・が形成されている。

【０１７９】上記ウェル層（Ｗ）とそれと隣接するバリ
ア層（Ｂ）との上に、層間絶縁膜を介して第２層目の多
結晶シリコンにより電荷転送電極７７―２、７７−４、
・・・が形成されている。

【０１８０】ウェル層（Ｗ）上には、第１層目と第２層
目の多結晶シリコンが層間絶縁膜を介して重なった構造
を有している。第１層目の多結晶シリコンと第２層目の
多結晶シリコンとは金属配線により電気的に接続され、
信号電圧φ１が印加可能になっている。これと隣接する
第１層目の多結晶シリコンと第２層目の多結晶シリコン
とも金属配線により電気的に接続され、信号電圧φ２が
印加可能になっている。

【０１８１】第１層目の多結晶シリコン層をウェル層
（Ｗ）上に形成した時点でｐ型の不純物をイオン注入す
れば、電荷転送路中のバリア層を第１層目の多結晶シリ
コン層をイオン注入用のマスクとして自己整合的に形成
することができる。

【０１８２】尚、一のフォトダイオード７７ａと接続さ
れる電荷転送路７５のウェル層（Ｗ）及びそのウェル層
（Ｗ）に隣接するバリア層（Ｂ）上に第１層目の多結晶
シリコン（ポリシリコン）により電荷転送電極を形成
し、ウェル層（Ｗ）及びバリア層（Ｂ）に隣接して形成
されるウェル層（Ｗ）及びバリア層（Ｂ）上に、第２層
目の多結晶シリコン（ポリシリコン）により電荷転送電
極を形成しても良い。

【０１８３】この場合には、第１層目のポリシリコンに
より形成される電荷転送電極に信号電圧φ１が、第２層
目のポリシリコンにより形成される電荷転送電極に信号
電圧φ２が印加されるようにすれば良い。

【０１８４】複数のフォトダイオード７３ａから転送さ
れた電荷は、電荷転送路７５上を２相駆動方式により、
出力アンプ８１まで転送される。出力アンプ８１により
信号電圧が増幅されて外部に読み出される。

【０１８５】図８のＶＩＩＩ−ＶＩＩＩ線断面は、図２
又は図５と同様の構造である。

【０１８６】従って、線形領域Ｒ１においてのみなら
ず、飽和領域Ｒ２においても、各フォトダイオード７３
ａ、７３ａ、・・・の光電変換特性にはほとんどばらつ
きが生じない。

【０１８７】従って、線形領域Ｒ１から飽和領域Ｒ２に
かけての広い入射光量にわたって、各フォトダイオード
間で均一な出力信号電圧を得ることができ、ラインセン
サーにおいても、そのダイナミックレンジを広げること
ができる。

【０１８８】尚、第１から第３までの実施の形態による
固体撮像装置においては、ｎ型半導体装置とｐウェル層
との間にポテンシャルプロファイルがほぼ一定であるｐ
型半導体層を挿入している。

【０１８９】また、上記のｐ型半導体層の代わりに、例
えばＳｉＣからなる半導体層を用いても良い。Ｓｉの３
００Ｋにおけるエネルギーバンドギャップ（Ｅｇ）が、
約１．１２ｅＶであるのに対して、ＳｉＣの３００Ｋ
におけるエネルギーバンドギャップは、約３ｅＶと広
い。従って、上記のｐ型半導体層の代わりにＳｉＣから
なる層を用いると、飽和領域における光電変換特性のバ
ラツキが抑えられる。

【０１９０】以上、上記の第１から第３までの実施の形
態においては、ＣＣＤ方式の固体撮像装置を例にして説
明したが、他の固体撮像装置、例えば、ＣＭＯＳセンサ
においても、光電変換部（フォトダイオード）を形成す
るｐウェルとｎ型半導体基板との間に、均一なポテンシ
ャルプロファイルを有するバリアを形成する半導体層を
挿入することにより、光電変換特性におけるダイナミッ
クレンジを広くとることができる。

【０１９１】以上、本発明を実施の形態に沿って説明し
たが、種々の変更、改良、組み合わせ等が可能なことは
当業者には自明であろう。

【０１９２】

【発明の効果】本発明の固体撮像装置によれば、飽和領
域における各フォトダイオードの光電変換特性のバラツ
キが減少する。

【０１９３】従って、フォトダイオードのダイナミック
レンジを広げることが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による固体撮像装
置の平面図である。

【図２】図１のＩＩ−ＩＩ線に沿う断面図と、この断
面図のＩＩａ−ＩＩａ線に沿うポテンシャルエネルギー
を示す。

【図３】本発明の第１の実施の形態による固体撮像装
置の製造工程を示すフローチャートである。

【図４】本発明の第１の実施の形態による固体撮像装
置中のフォトダイオードの光電変換特性を示す。

【図５】本発明の第１の実施の形態による固体撮像装
置の変形例であり、図１のＩＩ−ＩＩ線に沿う断面図
と、この断面図のＶａ−Ｖａ線に沿うポテンシャルエネ
ルギーを示す。

【図６】本発明の第２の実施の形態による固体撮像装
置の平面図である。

【図７】図６のＶＩＩ−ＶＩＩ線に沿う断面図であ
る。

【図８】本発明の第３の実施の形態によるラインセン
サーの平面図である。

【図９】従来の固体撮像装置の平面図である。

【図１０】図９のＸ−Ｘ線に沿う断面図と、そのＸａ
−Ｘａ線に沿ったポテンシャルプロファイルである。

【図１１】従来の固体撮像装置における光電変換特性
を示す図である。

【符号の説明】

Ａ，Ｂ，Ｃ，Ｄ固体撮像装置（エリアセンサー）Ｅ固体撮像装置（ラインセンサー）Ｈ平坦化膜ＭＬマイクロレンズＣＦカラーフィルタＲ１線形領域Ｒ２飽和領域Ｘ撮像部Ｙ周辺部Ｚ電極引き出し領域Ａ１、Ａ２、Ａ３フォトダイオードの光電変換特性１、５１半導体基板（ｎ型半導体基板）３、５３画素３ａ、５３ａ、７３ａ光電変換素子（フォトダイオー
ド）３ｂ、５１ｂ、７３ｂトランスファーゲート３ｃ垂直電荷転送電極５、６５垂直電荷転送路７、６７水平電荷転送路６５ａ垂直電荷転送電極６６ａ電荷転送電極６７ａ水平電荷転送電極１１、６８、８１出力アンプ１２ｎ型半導体層１４ｐ型半導体層１５ｐウェル層１７画素分離層２１酸化膜２４層間絶縁膜２５遮光膜７５電荷転送路７７電荷転送電極

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4M118 AA02 AA06 AA10 AB01 BA10 BA14 CA03 DA03 DA23 DA32 DB06 EA01 EA08 EA15 FA02 FA06 FA08 FA13 FA26 FA35 FA45 GB11

Claims

【特許請求の範囲】

【請求項１】第１導電型半導体基板と、前記第１導電型半導体基板上に形成され、深さ方向にほ
ぼフラットなバリア高さを有する第１のポテンシャルバ
リア層と、前記第１のポテンシャルバリア層の上に形成された第２
導電型のウェル層と、前記第２導電型ウェル層内の表面近傍領域に列方向及び
行方向に整列した行列状に配置され、前記第２導電型ウ
ェル層とともに光電変換素子を形成する第１の第１導電
型半導体層と、前記第２導電型ウェル層内において、前記列方向に整列
した前記第１の第１導電型半導体層に行方向に近接して
形成され、前記光電変換素子に蓄積された電荷を転送す
る垂直電荷転送路を形成する第２の第１導電型半導体層
と、を含む固体撮像装置。
【請求項２】前記第１のポテンシャルバリア層が、第
２導電型の高不純物濃度層である請求項１に記載の固体
撮像装置。
【請求項３】さらに、前記第１のポテンシャルバリア
層と前記第２導電型ウェル層との間に、前記第１のポテ
ンシャルバリア層と異なるバリア高さを有する第２のポ
テンシャルバリア層が形成される請求項１に記載の固体
撮像装置。
【請求項４】前記第２のポテンシャルバリア層のバリア
高さは、前記第１のポテンシャルバリア層のバリア高さ
よりも低い請求項３に記載の固体撮像装置。
【請求項５】前記第２のポテンシャルバリア層は、エ
ピタキシャル成長により形成された層である請求項３又
は４に記載の固体撮像装置。
【請求項６】前記第１のポテンシャルバリア層は、エ
ピタキシャル成長により形成された層である請求項１か
ら５までのいずれかに記載の固体撮像装置。
【請求項７】さらに、前記第２導電型ウェル層内の前
記光電変換素子と前記光電変換素子と対応する前記垂直
電荷転送路との外側部に形成され、少なくとも前記第１
のポテンシャルバリア層の上面にまで達している画素分
離領域が形成されている請求項１から６までのいずれか
に記載の固体撮像装置。
【請求項８】前記画素分離領域が、高濃度の第２導電
型半導体層により形成される請求項７に記載の固体撮像
装置。
【請求項９】前記画素分離領域が、前記第２導電型ウ
ェル層内に形成された溝と、前記溝内に充填された絶縁物とを含む請求項７に記載の
固体撮像装置。
【請求項１０】前記画素分離領域、前記第１のポテン
シャルバリア層のポテンシャル高さが前記第２導電型ウ
ェル層のポテンシャル高さよりも高く形成され、さらに、前記第１の第１導電型半導体層と前記第２の第
１導電型半導体層との間の前記第２導電型ウェル層上に
設けられた電圧印加手段であって、その下の領域のポテ
ンシャルを、それ以外の前記第２導電型ウェル層のポテ
ンシャル高さよりも高くなるように制御する電圧印加手
段を含む請求項８に記載の固体撮像装置。
【請求項１１】前記分離領域のポテンシャル高さが、
前記第１のポテンシャルバリア層のポテンシャル高さよ
りも高い請求項８に記載の固体撮像装置。
【請求項１２】前記第２のポテンシャルバリア層は、
第１導電型半導体層からなる請求項３から５までのいず
れかに記載の固体撮像装置。
【請求項１３】第１導電型半導体基板と、前記第１導電型半導体基板上に形成され、深さ方向にほ
ぼフラットなバリア高さを有する第１のポテンシャルバ
リア層と、前記第１のポテンシャルバリア層の上に形成された第２
導電型のウェル層と、前記第２導電型ウェル層内の表面近傍領域に列方向及び
行方向に整列した行列状に配置され、前記第２導電型ウ
ェル層とともに光電変換素子を形成する第１の第１導電
型半導体層と、前記第２導電型ウェル層内において、列方向に整列した
前記第１の第１導電型半導体層に行方向に近接して形成
され、前記光電変換素子に蓄積された電荷を転送する垂
直電荷転送路を形成する第２の第１導電型半導体層とを
含み、前記光電変換素子、前記垂直電荷転送路を含む撮像部に
おける前記第２導電型ウェル層の不純物濃度と、その周
辺部における前記第２導電型ウェル層の不純物濃度とが
異なる固体撮像装置。
【請求項１４】前記周辺部における不純物濃度が、前
記撮像部における不純物濃度よりも高い請求項１３記載
の固体撮像装置。
【請求項１５】第１導電型半導体基板と、前記第１導電型半導体基板上に形成され、深さ方向にほ
ぼフラットなバリア高さを有する第１のポテンシャルバ
リア層と、前記第１のポテンシャルバリア層の上に形成された第２
導電型のウェル層と、前記第２導電型ウェル層内の表面
近傍領域に二次元平面上の一方向に整列配置され、複数
の前記第２導電型ウェル層とともに光電変換素子列を形
成する複数の第１の第１導電型半導体層と、前記第２導電型ウェル層内において、前記第１の第１導
電型半導体層に水平方向に近接して形成され、前記光電
変換素子に蓄積された電荷を転送する電荷転送路を形成
する第２の第１導電型半導体層と、を含む固体撮像装
置。