JP2001196405A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001196405A JP2001196405A JP2000004085A JP2000004085A JP2001196405A JP 2001196405 A JP2001196405 A JP 2001196405A JP 2000004085 A JP2000004085 A JP 2000004085A JP 2000004085 A JP2000004085 A JP 2000004085A JP 2001196405 A JP2001196405 A JP 2001196405A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- wiring
- metal foil
- semiconductor
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体チップの電極形成面側に導体配線を形
成して電極ピッチを拡大したチップサイズのパッケージ
を効率よく安価に製造する方法を提供すること、特に、
配線およびバンプの形成を容易に行える方法を提供する
こと。 【解決手段】 （１）半導体と、配線形成用金属箔と、
該金属箔上の導体配線とからなる半導体装置、および、
半導体上の電極形成面側に配線形成用金属箔を積層する
工程、該金属箔をフォトエッチングしてレジスト配線パ
ターンを形成する工程、金属箔のエッチングを行う工
程、および、個々の素子に分割する工程を含む、半導体
上の導体配線回路形成方法、（２）（１）の半導体装置
においてさらに半田バンプを有する半導体装置、およ
び、（１）の回路形成方法において、さらに半田バンプ
を形成する工程を含む、半導体上の導体配線回路形成方
法、および、（３）（１）の半導体装置においてさらに
バンプを有する半導体装置、および、（１）において配
線形成用金属箔の代わりに配線形成用多層金属箔を用い
る半導体上の導体配線回路形成方法。
成して電極ピッチを拡大したチップサイズのパッケージ
を効率よく安価に製造する方法を提供すること、特に、
配線およびバンプの形成を容易に行える方法を提供する
こと。 【解決手段】 （１）半導体と、配線形成用金属箔と、
該金属箔上の導体配線とからなる半導体装置、および、
半導体上の電極形成面側に配線形成用金属箔を積層する
工程、該金属箔をフォトエッチングしてレジスト配線パ
ターンを形成する工程、金属箔のエッチングを行う工
程、および、個々の素子に分割する工程を含む、半導体
上の導体配線回路形成方法、（２）（１）の半導体装置
においてさらに半田バンプを有する半導体装置、およ
び、（１）の回路形成方法において、さらに半田バンプ
を形成する工程を含む、半導体上の導体配線回路形成方
法、および、（３）（１）の半導体装置においてさらに
バンプを有する半導体装置、および、（１）において配
線形成用金属箔の代わりに配線形成用多層金属箔を用い
る半導体上の導体配線回路形成方法。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップ上に電
極を再配置するための導体配線の形成されたチップサイ
ズの半導体装置、および、導体配線の形成方法を提供す
るものであり、特に、バンプを有する導体配線を効率よ
く経済的に行うことができる形成方法を提供するもので
ある。
極を再配置するための導体配線の形成されたチップサイ
ズの半導体装置、および、導体配線の形成方法を提供す
るものであり、特に、バンプを有する導体配線を効率よ
く経済的に行うことができる形成方法を提供するもので
ある。
【０００２】
【従来の技術】近年、ＩＣパッケージの小型化、高機能
化、高集積化、多ピン化が著しく進行している。また、
最近になって、チップサイズと同じサイズのパッケージ
であるＣＳＰが開発された。特開平１１−１２１５０７
号公報では、ウェハーの状態でパッケージングを行い、
チップサイズのパッケージを製造する方法が提案されて
いる。しかし、該方法では、ＩＣパッケージと外部とを
接続するバンプは、ＩＣの電極位置に形成されている。
最近のチップサイズの縮小と多ピン化により、チップの
電極配列ピッチはますます狭くなっている状況にあり、
ＩＣチップ上で電極の再配置を行い、電極ピッチを拡大
し、その後の実装を容易にする必要があった。
化、高集積化、多ピン化が著しく進行している。また、
最近になって、チップサイズと同じサイズのパッケージ
であるＣＳＰが開発された。特開平１１−１２１５０７
号公報では、ウェハーの状態でパッケージングを行い、
チップサイズのパッケージを製造する方法が提案されて
いる。しかし、該方法では、ＩＣパッケージと外部とを
接続するバンプは、ＩＣの電極位置に形成されている。
最近のチップサイズの縮小と多ピン化により、チップの
電極配列ピッチはますます狭くなっている状況にあり、
ＩＣチップ上で電極の再配置を行い、電極ピッチを拡大
し、その後の実装を容易にする必要があった。
【０００３】
【発明が解決しようとする課題】本発明は、上記従来の
問題点を解決し、半導体チップの電極形成面側に導体配
線を形成して電極ピッチを拡大したチップサイズのパッ
ケージを効率よく安価に製造する方法を提供すること、
特に、配線およびバンプの形成を容易に行える方法を提
供することを目的とするものである。
問題点を解決し、半導体チップの電極形成面側に導体配
線を形成して電極ピッチを拡大したチップサイズのパッ
ケージを効率よく安価に製造する方法を提供すること、
特に、配線およびバンプの形成を容易に行える方法を提
供することを目的とするものである。
【０００４】
【課題を解決するための手段】本発明者らは、回路形成
された半導体チップ又はウェハーの電極が形成される面
側に、本発明者らが先に出願した金属箔とセラミックの
接合技術（国際公開番号ＷＯ９９／５８４７０号公報参
照）を用いて配線形成用の金属箔を積層後、エッチング
して配線を形成することにより、上記目的を解決できる
ことを見出した。
された半導体チップ又はウェハーの電極が形成される面
側に、本発明者らが先に出願した金属箔とセラミックの
接合技術（国際公開番号ＷＯ９９／５８４７０号公報参
照）を用いて配線形成用の金属箔を積層後、エッチング
して配線を形成することにより、上記目的を解決できる
ことを見出した。
【０００５】また、バンプの形成については、半導体チ
ップ等の電極形成面側に配線形成用の多層金属箔を積層
することにより、その上にバンプを有する配線をエッチ
ングのみで形成できることを見出した。
ップ等の電極形成面側に配線形成用の多層金属箔を積層
することにより、その上にバンプを有する配線をエッチ
ングのみで形成できることを見出した。
【０００６】すなわち、請求項１記載の本発明は、半導
体と、配線形成用金属箔と、該金属箔上の導体配線とか
らなる半導体装置を提供するものである（以下、本発明
の第一の形態という。）。この場合において、前記配線
形成用金属箔が、銅であることが好ましい。さらにこの
場合において、前記配線形成用金属箔が、厚さ１〜１０
０μｍであることが好ましい。
体と、配線形成用金属箔と、該金属箔上の導体配線とか
らなる半導体装置を提供するものである（以下、本発明
の第一の形態という。）。この場合において、前記配線
形成用金属箔が、銅であることが好ましい。さらにこの
場合において、前記配線形成用金属箔が、厚さ１〜１０
０μｍであることが好ましい。
【０００７】このような本発明の第一の形態の半導体装
置は、請求項４記載の本発明のごとく、半導体上の電極
形成面側に配線形成用金属箔を積層する工程、該金属箔
をフォトエッチングしてレジスト配線パターンを形成す
る工程、金属箔のエッチングを行う工程、および、個々
の素子に分割する工程を含む、半導体上の導体配線回路
形成方法により得られる。この場合において、前記配線
形成用金属箔が、銅からなることが好ましい。またこの
場合において、前記配線形成用金属箔が、厚さ１〜１０
０μｍであることが好ましい。さらにこの場合におい
て、前記半導体が、金属薄膜が表面に形成された半導体
であることが好ましい。
置は、請求項４記載の本発明のごとく、半導体上の電極
形成面側に配線形成用金属箔を積層する工程、該金属箔
をフォトエッチングしてレジスト配線パターンを形成す
る工程、金属箔のエッチングを行う工程、および、個々
の素子に分割する工程を含む、半導体上の導体配線回路
形成方法により得られる。この場合において、前記配線
形成用金属箔が、銅からなることが好ましい。またこの
場合において、前記配線形成用金属箔が、厚さ１〜１０
０μｍであることが好ましい。さらにこの場合におい
て、前記半導体が、金属薄膜が表面に形成された半導体
であることが好ましい。
【０００８】また、請求項８記載の本発明は、半導体
と、配線形成用金属箔と、該金属箔上の導体配線および
半田バンプとからなる半導体装置を提供するものである
（以下、本発明の第二の形態という。）。この場合にお
いて、前記配線形成用金属箔が、銅であることが好まし
い。また、前記配線形成用金属箔の厚さが、１〜１００
μｍであることが好ましい。
と、配線形成用金属箔と、該金属箔上の導体配線および
半田バンプとからなる半導体装置を提供するものである
（以下、本発明の第二の形態という。）。この場合にお
いて、前記配線形成用金属箔が、銅であることが好まし
い。また、前記配線形成用金属箔の厚さが、１〜１００
μｍであることが好ましい。
【０００９】このような本発明の第二の形態にかかる半
導体装置は、請求項１１記載の本発明のごとく半導体上
の電極形成面側に配線形成用金属箔を積層する工程、該
金属箔をフォトエッチングしてレジスト配線パターンを
形成する工程、金属箔のエッチングを行う工程、半田バ
ンプを形成する工程、および、個々の素子に分割する工
程を含む、半導体上の導体配線回路形成方法により得ら
れる。この場合において、前記配線形成用金属箔が、銅
からなることが好ましい。またこの場合において、前記
配線形成用金属箔が、厚さ１〜１００μｍであることが
好ましい。さらにこの場合において、前記半導体が、金
属薄膜が表面に形成された半導体であることが好まし
い。
導体装置は、請求項１１記載の本発明のごとく半導体上
の電極形成面側に配線形成用金属箔を積層する工程、該
金属箔をフォトエッチングしてレジスト配線パターンを
形成する工程、金属箔のエッチングを行う工程、半田バ
ンプを形成する工程、および、個々の素子に分割する工
程を含む、半導体上の導体配線回路形成方法により得ら
れる。この場合において、前記配線形成用金属箔が、銅
からなることが好ましい。またこの場合において、前記
配線形成用金属箔が、厚さ１〜１００μｍであることが
好ましい。さらにこの場合において、前記半導体が、金
属薄膜が表面に形成された半導体であることが好まし
い。
【００１０】さらに、請求項１５記載の本発明は、半導
体と、配線形成用金属箔と、該金属箔上の導体配線およ
びバンプとからなる半導体装置を提供するものである
（以下、本発明の第三の形態という。）。この場合にお
いて、前記配線形成用金属箔が、バンプ形成用銅又は半
田箔／エッチングストップ層ニッケル／配線形成用銅箔
の３層からなる金属積層体であることが望ましく、さら
に、バンプ形成用銅又は半田箔の厚さが１０〜１００μ
ｍであることが好ましい。また、エッチングストップ層
ニッケルが、０．５〜３μｍ厚さのニッケルめっきまた
は厚さ１〜１０μｍのニッケル箔クラッドであることが
好ましい。さらにこの場合において、前記配線形成用銅
箔の厚さが１〜１００μｍであることが好ましい。
体と、配線形成用金属箔と、該金属箔上の導体配線およ
びバンプとからなる半導体装置を提供するものである
（以下、本発明の第三の形態という。）。この場合にお
いて、前記配線形成用金属箔が、バンプ形成用銅又は半
田箔／エッチングストップ層ニッケル／配線形成用銅箔
の３層からなる金属積層体であることが望ましく、さら
に、バンプ形成用銅又は半田箔の厚さが１０〜１００μ
ｍであることが好ましい。また、エッチングストップ層
ニッケルが、０．５〜３μｍ厚さのニッケルめっきまた
は厚さ１〜１０μｍのニッケル箔クラッドであることが
好ましい。さらにこの場合において、前記配線形成用銅
箔の厚さが１〜１００μｍであることが好ましい。
【００１１】このような本発明の第三の形態の半導体装
置は、請求項２０記載の本発明のごとく半導体上の電極
形成面側に配線形成用多層金属箔を積層する工程、該多
層金属箔をフォトエッチングしてバンプ形成用レジスト
配線パターンを形成する工程、金属箔の選択エッチング
を行う工程、エッチングストップ層を除去する工程、配
線形成用レジスト配線パターンを形成する工程、およ
び、エッチングを行い配線を形成する工程、および、個
々の素子に分割する工程を含む、半導体上の導体配線回
路形成方法により製造できる。この回路形成方法におい
て、配線形成用多層金属箔がバンプ形成用銅又は半田箔
／エッチングストップ層ニッケル／配線形成用銅箔の３
層からなる金属積層体であることが好ましい。また、バ
ンプ形成用銅又は半田箔の厚さが１０〜１００μｍであ
ることが好ましい。そして、エッチングストップ層ニッ
ケルが０．５〜３μｍ厚さのニッケルめっきまたは厚さ
１〜１０μｍのニッケル箔クラッドであることが好まし
い。さらに、前記配線形成用銅箔の厚さが１〜１００μ
ｍであることが好ましい。また、この回路形成方法にお
いて、前記半導体が、金属薄膜が表面に形成された半導
体であることが好ましい。
置は、請求項２０記載の本発明のごとく半導体上の電極
形成面側に配線形成用多層金属箔を積層する工程、該多
層金属箔をフォトエッチングしてバンプ形成用レジスト
配線パターンを形成する工程、金属箔の選択エッチング
を行う工程、エッチングストップ層を除去する工程、配
線形成用レジスト配線パターンを形成する工程、およ
び、エッチングを行い配線を形成する工程、および、個
々の素子に分割する工程を含む、半導体上の導体配線回
路形成方法により製造できる。この回路形成方法におい
て、配線形成用多層金属箔がバンプ形成用銅又は半田箔
／エッチングストップ層ニッケル／配線形成用銅箔の３
層からなる金属積層体であることが好ましい。また、バ
ンプ形成用銅又は半田箔の厚さが１０〜１００μｍであ
ることが好ましい。そして、エッチングストップ層ニッ
ケルが０．５〜３μｍ厚さのニッケルめっきまたは厚さ
１〜１０μｍのニッケル箔クラッドであることが好まし
い。さらに、前記配線形成用銅箔の厚さが１〜１００μ
ｍであることが好ましい。また、この回路形成方法にお
いて、前記半導体が、金属薄膜が表面に形成された半導
体であることが好ましい。
【００１２】
【発明の実施の形態】まず、本発明の第一の形態につい
て説明する。本発明の第一の形態は、半導体と、配線形
成用金属箔と、該金属箔上の導体配線とからなる半導体
装置に関するものである。半導体としては、通常用いら
れるチップやウェハー等を用いることができ、配線形成
用金属箔としては、好ましくは銅であって、厚さ１〜１
００μｍのものを用いることができる。該金属箔上の導
体配線は、適宜所望の形状とすることができる。
て説明する。本発明の第一の形態は、半導体と、配線形
成用金属箔と、該金属箔上の導体配線とからなる半導体
装置に関するものである。半導体としては、通常用いら
れるチップやウェハー等を用いることができ、配線形成
用金属箔としては、好ましくは銅であって、厚さ１〜１
００μｍのものを用いることができる。該金属箔上の導
体配線は、適宜所望の形状とすることができる。
【００１３】このような本発明の第一の形態の半導体装
置は、半導体上の電極形成面側に配線形成用金属箔を積
層する工程、該金属箔をフォトエッチングしてレジスト
配線パターンを形成する工程、金属箔のエッチングを行
う工程、および、個々の素子に分割する工程を含む、半
導体上の導体配線回路形成方法により製造することがで
きる。
置は、半導体上の電極形成面側に配線形成用金属箔を積
層する工程、該金属箔をフォトエッチングしてレジスト
配線パターンを形成する工程、金属箔のエッチングを行
う工程、および、個々の素子に分割する工程を含む、半
導体上の導体配線回路形成方法により製造することがで
きる。
【００１４】基材としては、半導体ウェハー、チップ等
の通常用いられるものを用いることができ、配線形成用
金属箔としては、上述のとおり、好ましくは銅であっ
て、厚さ１〜１００μｍのものを用いることができる。
の通常用いられるものを用いることができ、配線形成用
金属箔としては、上述のとおり、好ましくは銅であっ
て、厚さ１〜１００μｍのものを用いることができる。
【００１５】なお、場合によっては、表面清浄化の後
に、スパッタ法、蒸着法等を使用して、半導体ウェハー
上に金属薄膜を提供することもできる。これにより、半
導体上への金属箔の積層が容易に行えるようになる。薄
膜を形成する金属としては、半導体のチップ電極がＡｌ
の場合、バリアメタルとしてＣｒ，Ｍｏ，Ｗ等が用いら
れているが、その後のエッチング除去が困難である。そ
こで、エッチング除去の容易性の観点から、ニッケルを
用いることが好ましい。
に、スパッタ法、蒸着法等を使用して、半導体ウェハー
上に金属薄膜を提供することもできる。これにより、半
導体上への金属箔の積層が容易に行えるようになる。薄
膜を形成する金属としては、半導体のチップ電極がＡｌ
の場合、バリアメタルとしてＣｒ，Ｍｏ，Ｗ等が用いら
れているが、その後のエッチング除去が困難である。そ
こで、エッチング除去の容易性の観点から、ニッケルを
用いることが好ましい。
【００１６】半導体への配線形成用金属箔の積層は、本
発明者らが先に出願した国際公開番号ＷＯ９９／５８４
７０号公報に記載の技術を用いて行うことができる（図
１）。
発明者らが先に出願した国際公開番号ＷＯ９９／５８４
７０号公報に記載の技術を用いて行うことができる（図
１）。
【００１７】積層後、配線形成用金属箔上にレジスト塗
布後、露光、現像を行い、レジスト配線パターンを形成
する。ここで、レジスト配線パターンの形成は、後に個
々の素子に分割しやすいように行うことが好ましく、例
えば、分割部分にはレジストを塗布しないといった手段
をとることができる。なお、レジストの塗布、露光、現
像といった一連の手法については、常法に基づき行うこ
とができる。
布後、露光、現像を行い、レジスト配線パターンを形成
する。ここで、レジスト配線パターンの形成は、後に個
々の素子に分割しやすいように行うことが好ましく、例
えば、分割部分にはレジストを塗布しないといった手段
をとることができる。なお、レジストの塗布、露光、現
像といった一連の手法については、常法に基づき行うこ
とができる。
【００１８】次に、配線形成用金属箔のエッチングを行
う。該金属箔が銅の場合は、選択エッチング液として市
販のアルカリ系銅のエッチング液を用いることができ
る。
う。該金属箔が銅の場合は、選択エッチング液として市
販のアルカリ系銅のエッチング液を用いることができ
る。
【００１９】続いて、レジストを除去して、配線を形成
する（図２）。
する（図２）。
【００２０】最後に、個々の素子に分割する。すなわ
ち、先述のとおりレジスト配線パターン形成の際形成し
た個々の素子領域の境界を示す分割部分を明らかにした
場合には、該部分を基準として個々の素子に分割する
（図３，４）。分割はダイヤモンドブレード、レーザー
等を用いて行う。
ち、先述のとおりレジスト配線パターン形成の際形成し
た個々の素子領域の境界を示す分割部分を明らかにした
場合には、該部分を基準として個々の素子に分割する
（図３，４）。分割はダイヤモンドブレード、レーザー
等を用いて行う。
【００２１】まず、本発明の第二の形態について説明す
る。本発明の第二の形態は、半導体と、配線形成用金属
箔と、該金属箔上の導体配線および半田バンプとからな
る半導体装置に関するものである。半導体、配線形成用
金属箔、該金属箔上の導体配線については、本発明の第
一の形態で述べたのと同様である。
る。本発明の第二の形態は、半導体と、配線形成用金属
箔と、該金属箔上の導体配線および半田バンプとからな
る半導体装置に関するものである。半導体、配線形成用
金属箔、該金属箔上の導体配線については、本発明の第
一の形態で述べたのと同様である。
【００２２】このような半導体装置は、半導体上の電極
形成面側に配線形成用金属箔を積層する工程、該金属箔
をフォトエッチングしてレジスト配線パターンを形成す
る工程、金属箔のエッチングを行う工程、半田バンプを
形成する工程、および、個々の素子に分割する工程を含
む、半導体上の導体配線回路形成方法により製造するこ
とができる。
形成面側に配線形成用金属箔を積層する工程、該金属箔
をフォトエッチングしてレジスト配線パターンを形成す
る工程、金属箔のエッチングを行う工程、半田バンプを
形成する工程、および、個々の素子に分割する工程を含
む、半導体上の導体配線回路形成方法により製造するこ
とができる。
【００２３】本発明の第一の形態と同様、基材として
は、通常用いられる半導体ウェハーやチップを用いるこ
とができ、場合によっては該半導体ウェハー等の表面清
浄化後、金属薄膜を提供することもできる。また、半導
体への配線形成用金属箔の積層は、本発明の第一の形態
と同様に、本発明者らが先に出願した国際公開番号ＷＯ
９９／５８４７０号公報に記載の技術を用いて行うこと
ができる(図１）。
は、通常用いられる半導体ウェハーやチップを用いるこ
とができ、場合によっては該半導体ウェハー等の表面清
浄化後、金属薄膜を提供することもできる。また、半導
体への配線形成用金属箔の積層は、本発明の第一の形態
と同様に、本発明者らが先に出願した国際公開番号ＷＯ
９９／５８４７０号公報に記載の技術を用いて行うこと
ができる(図１）。
【００２４】積層後、本発明の第一の態様と同様に配線
形成用金属箔上にレジスト塗布後、露光、現像を行い、
レジスト配線パターンを形成し、続いて配線形成用金属
箔のエッチングを行った後、レジストを除去して、配線
を形成する（図２）。レジスト配線パターンについて
は、第一の態様と同様、後に個々の素子に分割しやすい
ように行うことが好ましい。
形成用金属箔上にレジスト塗布後、露光、現像を行い、
レジスト配線パターンを形成し、続いて配線形成用金属
箔のエッチングを行った後、レジストを除去して、配線
を形成する（図２）。レジスト配線パターンについて
は、第一の態様と同様、後に個々の素子に分割しやすい
ように行うことが好ましい。
【００２５】本発明の第二の態様においては、続いて半
田バンプを形成する（図５）。半田バンプは、電極を再
配置する位置に形成する。
田バンプを形成する（図５）。半田バンプは、電極を再
配置する位置に形成する。
【００２６】最後に、個々の素子に分割する（図６、
７)。分割については、本発明の第一の態様と同様であ
る。
７)。分割については、本発明の第一の態様と同様であ
る。
【００２７】続いて、本発明の第３の形態について説明
する。本発明の第３の形態は、半導体と、配線形成用金
属箔と、該金属箔上の導体配線およびバンプとからなる
半導体装置に関するものである。
する。本発明の第３の形態は、半導体と、配線形成用金
属箔と、該金属箔上の導体配線およびバンプとからなる
半導体装置に関するものである。
【００２８】半導体、配線形成用金属箔、導体配線につ
いては、本発明の第一の態様、第二の態様で述べたのと
同様である。導体配線の厚さは上述のとおり１〜１００
μｍであり、エッチングストップ層については、０．５
〜３μｍ厚さ、好ましくは１〜２μｍ厚さのニッケルめ
っき、または、厚さ１〜１０μｍ、好ましくは２〜５μ
ｍ厚さのニッケル箔クラッドを用いることができる。バ
ンプの厚さは、１０〜１００μｍ、好ましくは１０〜５
０μｍとする。
いては、本発明の第一の態様、第二の態様で述べたのと
同様である。導体配線の厚さは上述のとおり１〜１００
μｍであり、エッチングストップ層については、０．５
〜３μｍ厚さ、好ましくは１〜２μｍ厚さのニッケルめ
っき、または、厚さ１〜１０μｍ、好ましくは２〜５μ
ｍ厚さのニッケル箔クラッドを用いることができる。バ
ンプの厚さは、１０〜１００μｍ、好ましくは１０〜５
０μｍとする。
【００２９】このような本発明の第三の形態にかかる半
導体装置は、半導体上の電極形成面側に配線形成用多層
金属箔を積層する工程、該多層金属箔をフォトエッチン
グしてバンプ形成用レジスト配線パターンを形成する工
程、金属箔の選択エッチングを行う工程、エッチングス
トップ層を除去する工程、配線形成用レジスト配線パタ
ーンを形成する工程、および、エッチングを行い配線を
形成する工程、および、個々の素子に分割する工程を含
む、半導体上の導体配線回路形成方法により製造するこ
とができる。
導体装置は、半導体上の電極形成面側に配線形成用多層
金属箔を積層する工程、該多層金属箔をフォトエッチン
グしてバンプ形成用レジスト配線パターンを形成する工
程、金属箔の選択エッチングを行う工程、エッチングス
トップ層を除去する工程、配線形成用レジスト配線パタ
ーンを形成する工程、および、エッチングを行い配線を
形成する工程、および、個々の素子に分割する工程を含
む、半導体上の導体配線回路形成方法により製造するこ
とができる。
【００３０】まず半導体ウェハーやチップといった半導
体上の電極形成面側に、配線形成用金属積層体を積層す
る（図８）。配線形成用金属積層体としては、例えば、
バンプ形成用銅又は半田箔（１０〜１００μｍ厚）／エ
ッチングストップ層ニッケル（めっきの場合厚さ０．５
〜３μｍ、箔の場合厚さ１〜１０μｍ）／配線用銅箔
（１〜１００μｍ）からなる金属積層体を用いることが
できる。積層は、本発明の第一の態様、第二の態様の部
分で述べたのと同様に行うことができる。
体上の電極形成面側に、配線形成用金属積層体を積層す
る（図８）。配線形成用金属積層体としては、例えば、
バンプ形成用銅又は半田箔（１０〜１００μｍ厚）／エ
ッチングストップ層ニッケル（めっきの場合厚さ０．５
〜３μｍ、箔の場合厚さ１〜１０μｍ）／配線用銅箔
（１〜１００μｍ）からなる金属積層体を用いることが
できる。積層は、本発明の第一の態様、第二の態様の部
分で述べたのと同様に行うことができる。
【００３１】積層後、金属積層体上にレジストを塗布
後、露光、現像を行い、バンプ形成用レジスト配線パタ
ーンを形成する。（図２）。
後、露光、現像を行い、バンプ形成用レジスト配線パタ
ーンを形成する。（図２）。
【００３２】次に、金属積層体中のバンプ形成層の選択
エッチングを行う（図９）。バンプ形成層が銅箔である
場合には、硫酸および過酸化水素等の通常用いられる銅
のエッチング液を用いてエッチングを行い、バンプを形
成する。
エッチングを行う（図９）。バンプ形成層が銅箔である
場合には、硫酸および過酸化水素等の通常用いられる銅
のエッチング液を用いてエッチングを行い、バンプを形
成する。
【００３３】続いて、エッチングストップ層を除去す
る。エッチングストップ層がニッケルめっきや箔の場合
は、市販のニッケル除去液（例えばメルテックス社製Ｎ
−９５０）を用いることができる（図１０）。
る。エッチングストップ層がニッケルめっきや箔の場合
は、市販のニッケル除去液（例えばメルテックス社製Ｎ
−９５０）を用いることができる（図１０）。
【００３４】さらに、配線形成用レジスト配線パターン
を形成する。この場合、レジスト配線パターンは後述の
個々の素子領域への分割に対応して、各素子領域の境界
を示すように行うことが好ましく、本発明の第一の態
様、第二の態様と同様である。
を形成する。この場合、レジスト配線パターンは後述の
個々の素子領域への分割に対応して、各素子領域の境界
を示すように行うことが好ましく、本発明の第一の態
様、第二の態様と同様である。
【００３５】続いて、配線用層の選択エッチングを行
う。配線層が銅の場合には、市販のアルカリ系銅エッチ
ング液を用いることができる。エッチングにより配線を
形成後、レジストを除去する（図１１）。
う。配線層が銅の場合には、市販のアルカリ系銅エッチ
ング液を用いることができる。エッチングにより配線を
形成後、レジストを除去する（図１１）。
【００３６】最後に、個々の素子に分割する（図１２，
１３）。分割は、本発明の第一、第二の態様と同様の手
段で行うことができる。
１３）。分割は、本発明の第一、第二の態様と同様の手
段で行うことができる。
【００３７】
【実施例】実施例１（本発明の第一の態様） （１）材料 半導体ウェハー１と配線形成用銅箔（厚さ１５μｍ）２
とを国際公開ＷＯ９９／５８４７０号公報に開示した方
法で積層したものを基材とした（図１）。なお、積層前
に、スパッタ法、蒸着法等を使用して、半導体ウェハー
上に金属薄膜を提供した。
とを国際公開ＷＯ９９／５８４７０号公報に開示した方
法で積層したものを基材とした（図１）。なお、積層前
に、スパッタ法、蒸着法等を使用して、半導体ウェハー
上に金属薄膜を提供した。
【００３８】（２）配線の形成 銅箔上にレジスト塗布後、露光、現像を行い、配線形成
用レジスト配線パターンを形成した。その後、銅をエッ
チングして配線３を形成した（図２）。
用レジスト配線パターンを形成した。その後、銅をエッ
チングして配線３を形成した（図２）。
【００３９】（３）各素子に分割した（図３，４）。
【００４０】実施例２（本発明の第二の態様） （１）材料 基材は実施例１と同様、半導体ウェハー１と配線形成用
銅箔（厚さ１５μｍ）２とを積層したものを用いた（図
１）。
銅箔（厚さ１５μｍ）２とを積層したものを用いた（図
１）。
【００４１】（２）配線の形成 銅箔上にレジスト塗布後、露光、現像を行い、配線形成
用レジスト配線パターンを形成した。その後、銅をエッ
チングして配線３を形成した（図２）。
用レジスト配線パターンを形成した。その後、銅をエッ
チングして配線３を形成した（図２）。
【００４２】（３）半田バンプの形成 電極を再配置する位置の配線上に半田バンプ４を形成し
た（図５）。
た（図５）。
【００４３】（４）各素子に分割した（図６，７）。
【００４４】実施例２（本発明の第三の態様） （１）材料 半導体ウェハー（実施例１で用いたのと同様）に、バン
プ形成銅箔（３５μｍ厚）５／エッチングストップ層ニ
ッケル（めっき厚さ１μｍ）６／配線形成用銅箔（１５
μｍ）２からなる金属積層体を積層した（図８）。
プ形成銅箔（３５μｍ厚）５／エッチングストップ層ニ
ッケル（めっき厚さ１μｍ）６／配線形成用銅箔（１５
μｍ）２からなる金属積層体を積層した（図８）。
【００４５】（２）パターン形成 金属積層体上にレジスト塗布後、露光、現像を行い、バ
ンプ形成用レジスト配線パターンを形成した。
ンプ形成用レジスト配線パターンを形成した。
【００４６】（３）エッチング 硫酸＋過酸化水素等の市販の銅のエッチング液を用いて
選択エッチングを行い、バンプ７を形成した（図９）。
選択エッチングを行い、バンプ７を形成した（図９）。
【００４７】（４）エッチングストップ層の除去 市販のニッケル除去液（メルテックス社製Ｎ−９５０）
を用いて、エッチングストップ層ニッケル６を除去した
（図１０）。
を用いて、エッチングストップ層ニッケル６を除去した
（図１０）。
【００４８】（５）配線形成用レジスト配線パターンを
形成した。
形成した。
【００４９】（６）硫酸および過酸化水素等の銅のエッ
チング液を用いてエッチングを行い、配線３を形成し、
その後、レジストを除去した（図１１）。
チング液を用いてエッチングを行い、配線３を形成し、
その後、レジストを除去した（図１１）。
【００５０】（７）各素子に分割する（図１２、１
３）。
３）。
【００５１】
【発明の効果】本発明によれば、半導体チップの電極形
成面側に導体配線を形成して電極ピッチを拡大したチッ
プサイズのパッケージを効率よく安価に製造することが
できる。特に、配線およびバンプの形成を容易に行うこ
とができる。したがって、本発明の半導体装置および配
線形成方法は、半導体の分野で有用である。
成面側に導体配線を形成して電極ピッチを拡大したチッ
プサイズのパッケージを効率よく安価に製造することが
できる。特に、配線およびバンプの形成を容易に行うこ
とができる。したがって、本発明の半導体装置および配
線形成方法は、半導体の分野で有用である。
【図１】 本発明の第一の態様および第二の態様の回路
形成工程の一例を示す図である（半導体ウェハー上に配
線用銅箔を積層する工程）。
形成工程の一例を示す図である（半導体ウェハー上に配
線用銅箔を積層する工程）。
【図２】 本発明の第一の態様および第二の態様の回路
形成工程の一例を示す図である（配線用銅箔上に導体配
線を形成する工程）。
形成工程の一例を示す図である（配線用銅箔上に導体配
線を形成する工程）。
【図３】 本発明の第一の態様の回路形成工程の一例を
示す図である（各素子に切断する工程）。
示す図である（各素子に切断する工程）。
【図４】 本発明の第一の態様の回路形成工程の一例を
示す図である（切断後の素子）。
示す図である（切断後の素子）。
【図５】 本発明の第二の態様の回路形成工程の一例を
示す図である（配線用銅箔上に半田バンプを形成する工
程）。
示す図である（配線用銅箔上に半田バンプを形成する工
程）。
【図６】 本発明の第二の態様の回路形成工程の一例を
示す図である（各素子に切断する工程）。
示す図である（各素子に切断する工程）。
【図７】 本発明の第二の態様の回路形成工程の一例を
示す図である（切断後の素子）。
示す図である（切断後の素子）。
【図８】 本発明の第三の態様の回路形成工程の一例を
示す図である（半導体ウェハー上に配線用銅箔を積層す
る工程）。
示す図である（半導体ウェハー上に配線用銅箔を積層す
る工程）。
【図９】 本発明の第三の態様の回路形成工程の一例を
示す図である（バンプを形成）。
示す図である（バンプを形成）。
【図１０】 本発明の第三の態様の回路形成工程の一例
を示す図である（エッチングストップ層ニッケルの選択
的エッチング）。
を示す図である（エッチングストップ層ニッケルの選択
的エッチング）。
【図１１】 本発明の第三の態様の回路形成工程の一例
を示す図である（配線形成用銅箔の選択的エッチン
グ）。
を示す図である（配線形成用銅箔の選択的エッチン
グ）。
【図１２】 本発明の第三の態様の回路形成工程の一例
を示す図である（各素子に切断する工程）。
を示す図である（各素子に切断する工程）。
【図１３】 本発明の第三の態様の回路形成工程の一例
を示す図である（切断後の素子）。
を示す図である（切断後の素子）。
１・・・半導体ウェハー ２・・・配線形成用銅箔 ３・・・配線 ４・・・半田バンプ ５・・・バンプ形成用銅又は半田箔 ６・・・エッチングストップ層ニッケル ７・・・バンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡本 浩明 山口県下松市東豊井1296番地の１ 東洋鋼 鈑株式会社技術研究所内 (72)発明者 吉田 一雄 山口県下松市東豊井1296番地の１ 東洋鋼 鈑株式会社技術研究所内 Ｆターム(参考） 5F033 HH11 PP15 PP19 QQ19 QQ24 WW02
Claims (25)
- 【請求項１】 半導体と、配線形成用金属箔と、該金属
箔上の導体配線とからなる半導体装置。 - 【請求項２】 前記配線形成用金属箔が、銅からなるも
のである請求項１記載の半導体装置。 - 【請求項３】 前記配線形成用金属箔が、厚さ１〜１０
０μｍである請求項１又は２記載の半導体装置。 - 【請求項４】 半導体上の電極形成面側に配線形成用金
属箔を積層する工程、該金属箔をフォトエッチングして
レジスト配線パターンを形成する工程、金属箔のエッチ
ングを行う工程、および、個々の素子に分割する工程を
含む、半導体上の導体配線回路形成方法。 - 【請求項５】 前記配線形成用金属箔が、銅からなるも
のである請求項４記載の導体配線を形成する方法。 - 【請求項６】 前記配線形成用金属箔が、厚さ１〜１０
０μｍである請求項４又は５記載の導体配線を形成する
方法。 - 【請求項７】 前記半導体が、金属薄膜が表面に形成さ
れた半導体である請求項４〜６のいずれかに記載の導体
配線を形成する方法。 - 【請求項８】 半導体と、配線形成用金属箔と、該金属
箔上の導体配線および半田バンプとからなる半導体装
置。 - 【請求項９】 前記配線形成用金属箔が、銅からなるも
のである請求項８記載の半導体装置。 - 【請求項１０】 前記配線形成用金属箔の厚さが、１〜
１００μｍである請求項８又９記載の半導体装置。 - 【請求項１１】 半導体上の電極形成面側に配線形成用
金属箔を積層する工程、該金属箔をフォトエッチングし
てレジスト配線パターンを形成する工程、金属箔のエッ
チングを行う工程、半田バンプを形成する工程、およ
び、個々の素子に分割する工程を含む、半導体上の導体
配線回路形成方法。 - 【請求項１２】 前記配線形成用金属箔が、銅からなる
ものである請求項１１記載の導体配線を形成する方法。 - 【請求項１３】 前記配線形成用金属箔が、厚さ１〜１
００μｍである請求項１１又は１２記載の導体配線を形
成する方法。 - 【請求項１４】 前記半導体が、金属薄膜が表面に形成
された半導体である請求項１１〜１３のいずれかに記載
の導体配線を形成する方法。 - 【請求項１５】 半導体と、配線形成用金属箔と、該金
属箔上の導体配線およびバンプとからなる半導体装置。 - 【請求項１６】 前記配線形成用金属箔が、バンプ形成
用銅又は半田箔／エッチングストップ層ニッケル／配線
形成用銅箔の３層からなる金属積層体である請求項１５
記載の半導体装置。 - 【請求項１７】 バンプ形成用銅又は半田箔の厚さが１
０〜１００μｍである請求項１５又は１６に記載の半導
体装置。 - 【請求項１８】 エッチングストップ層ニッケルが、
０．５〜３μｍ厚さのニッケルめっきまたは厚さ１〜１
０μｍのニッケル箔クラッドである請求項１５〜１７の
いずれかに記載の半導体装置。 - 【請求項１９】 前記配線形成用銅箔の厚さが１〜１０
０μｍである請求項１５〜１８のいずれかに記載の半導
体装置。 - 【請求項２０】 半導体上の電極形成面側に配線形成用
多層金属箔を積層する工程、該多層金属箔をフォトエッ
チングしてバンプ形成用レジスト配線パターンを形成す
る工程、金属箔の選択エッチングを行う工程、エッチン
グストップ層を除去する工程、配線形成用レジスト配線
パターンを形成する工程、および、エッチングを行い配
線を形成する工程、および、個々の素子に分割する工程
を含む、半導体上の導体配線回路形成方法。 - 【請求項２１】 配線形成用多層金属箔がバンプ形成用
銅又は半田箔／エッチングストップ層ニッケル／配線形
成用銅箔の３層からなる金属積層体である請求項２０記
載の導体配線回路形成方法。 - 【請求項２２】 バンプ形成用銅又は半田箔の厚さが１
０〜１００μｍである請求項２１記載の導体配線回路形
成方法。 - 【請求項２３】 エッチングストップ層ニッケルが０．
５〜３μｍ厚さのニッケルめっきまたは厚さ１〜１０μ
ｍのニッケル箔クラッドである請求項２１又は２２に記
載の導体配線回路形成方法。 - 【請求項２４】 前記配線形成用銅箔の厚さが１〜１０
０μｍである請求項２１〜２３のいずれかに記載の導体
配線回路形成方法。 - 【請求項２５】 前記半導体が、金属薄膜が表面に形成
された半導体である請求項２０〜２４のいずれかに記載
の導体配線を形成する方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000004085A JP2001196405A (ja) | 2000-01-12 | 2000-01-12 | 半導体装置およびその製造方法 |
| AU2001222262A AU2001222262A1 (en) | 2000-01-12 | 2000-12-26 | Semiconductor device and method for producing the same |
| PCT/JP2000/009256 WO2001052315A1 (fr) | 2000-01-12 | 2000-12-26 | Dispositif semi-conducteur et procede de production de celui-ci |
| TW89127913A TW561810B (en) | 2000-01-12 | 2000-12-27 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000004085A JP2001196405A (ja) | 2000-01-12 | 2000-01-12 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001196405A true JP2001196405A (ja) | 2001-07-19 |
Family
ID=18532909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000004085A Pending JP2001196405A (ja) | 2000-01-12 | 2000-01-12 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2001196405A (ja) |
| AU (1) | AU2001222262A1 (ja) |
| TW (1) | TW561810B (ja) |
| WO (1) | WO2001052315A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308095A (ja) * | 2000-04-19 | 2001-11-02 | Toyo Kohan Co Ltd | 半導体装置およびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3413340B1 (en) | 2017-06-08 | 2021-11-17 | Brooks Automation (Germany) GmbH | Method for inspecting a container and inspection system |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3142723B2 (ja) * | 1994-09-21 | 2001-03-07 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP3351706B2 (ja) * | 1997-05-14 | 2002-12-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP3394696B2 (ja) * | 1997-10-16 | 2003-04-07 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP3398319B2 (ja) * | 1997-12-16 | 2003-04-21 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| KR20010004529A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 웨이퍼 레벨 패키지 및 그의 제조 방법 |
-
2000
- 2000-01-12 JP JP2000004085A patent/JP2001196405A/ja active Pending
- 2000-12-26 WO PCT/JP2000/009256 patent/WO2001052315A1/ja active Application Filing
- 2000-12-26 AU AU2001222262A patent/AU2001222262A1/en not_active Abandoned
- 2000-12-27 TW TW89127913A patent/TW561810B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308095A (ja) * | 2000-04-19 | 2001-11-02 | Toyo Kohan Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2001222262A1 (en) | 2001-07-24 |
| TW561810B (en) | 2003-11-11 |
| WO2001052315A1 (fr) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7247938B2 (en) | Carrier, method of manufacturing a carrier and an electronic device | |
| US7901989B2 (en) | Reconstituted wafer level stacking | |
| US20130330905A1 (en) | Edge connect wafer level stacking | |
| JP2001196381A (ja) | 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法 | |
| JP2005322858A (ja) | 半導体装置の製造方法 | |
| JP2013058763A (ja) | エッジ接続ウエハレベル積層体 | |
| JP2001308095A (ja) | 半導体装置およびその製造方法 | |
| WO2004044981A1 (ja) | 半導体集積装置及びその製造方法 | |
| JPH10335569A (ja) | リードフレーム、その製造方法、半導体装置及びその製造方法 | |
| JP2001196405A (ja) | 半導体装置およびその製造方法 | |
| KR20040100770A (ko) | 반도체 패키지장치 및 그 제조 방법 | |
| JP3523815B2 (ja) | 半導体装置 | |
| JP2008227538A (ja) | 配線基板の製造方法、及び配線基板 | |
| JPH11204519A (ja) | 半導体装置及びその製造方法 | |
| JP2001308092A (ja) | 半導体ウェハ上の配線形成に用いる金属積層板、および半導体ウェハ上への配線形成方法 | |
| JP2003224242A (ja) | 積層型半導体装置及びその製造方法 | |
| TW200933770A (en) | Fabrication method of UBM layers | |
| JP2003243434A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2000077573A (ja) | リ―ドフレ―ム、その製造方法及び半導体装置の製造方法 | |
| JP2004063938A (ja) | チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 | |
| JP2004363204A (ja) | 半導体素子のバンプ形成方法 | |
| JPS60124832A (ja) | 半導体装置の製造方法 | |
| JP2007266399A (ja) | 配線基板の製造方法 | |
| KR20040007954A (ko) | 칩 패드가 중앙에 위치하는 반도체 칩을 적층하여패키징하는 방법 | |
| KR20030056948A (ko) | 테이프캐리어형 반도체패키지의 배선패턴 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090508 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090909 |