[go: up one dir, main page]

JP2001068582A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001068582A
JP2001068582A JP24102299A JP24102299A JP2001068582A JP 2001068582 A JP2001068582 A JP 2001068582A JP 24102299 A JP24102299 A JP 24102299A JP 24102299 A JP24102299 A JP 24102299A JP 2001068582 A JP2001068582 A JP 2001068582A
Authority
JP
Japan
Prior art keywords
lead
wiring board
ceramic substrate
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24102299A
Other languages
English (en)
Inventor
Akira Kurosawa
晃 黒沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP24102299A priority Critical patent/JP2001068582A/ja
Publication of JP2001068582A publication Critical patent/JP2001068582A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】セラミック基板とリードとの接合強度を向上
し、信頼性の高い半導体装置を提供することである。 【解決手段】所定の配線の形成されたセラミック基板2
と、前記セラミック基板2の所定部位に搭載され、該セ
ラミック基板2に設けられた複数の端子部4と電気的に
接続された半導体チップ3と、前記セラミック基板2の
端部近傍に設けられ、前記端子部4と前記配線を介して
電気的に接続された複数の接合部5と、前記複数の接合
部5と電気的に接続された複数のリード8と、前記配線
基板2、前記半導体チップ3及び前記複数のリード8の
一部を覆う樹脂封止部9とを有する半導体装置及びその
製造技術であって、前記セラミック基板2とリード8と
の接合が、前記接合部5とリード8とを導電性接着剤7
を介して電気的に接続すると共に、前記セラミック基板
2とリード8を絶縁性の接着テープ10を介して貼着固
定することにより、前記セラミック基板とリードとの接
合強度を向上でき、半導体装置の信頼性を向上すること
ができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板とリード
の接合技術、特に配線基板を用いた半導体装置におい
て、半導体チップの搭載される配線基板とリードとを接
合する接合技術に適用して有効なものである。
【0002】
【従来の技術】近年、半導体装置は小型・薄型化及び高
性能化の傾向にあり、例えば所定の配線パターンの形成
されたセラミック基板(配線基板)に複数の半導体チッ
プ等の電子部品を搭載するように構成された半導体装置
が検討されている。このようなセラミック基板を用いた
半導体装置としては、例えば特開平8−125101号
公報が挙げられる。その概要としては、前記セラミック
基板を用いた半導体装置は、略四角形で所定の配線パタ
ーンの形成されたセラミック基板と、前記セラミック基
板の所定部位に搭載され、該セラミック基板に設けられ
た配線パターンと電気的に接続された半導体チップと、
そのインナー部が先端を下方に屈曲してから上方に屈曲
するように加工され、前記セラミック基板の裏面端部を
受けて支持する基板吊り部を有し、該基板吊り部がセラ
ミック基板の配線パターンと半田等の導電性接着剤を介
して電気的に接続された複数のリードと、前記配線基
板、その配線基板に搭載された半導体チップ、及び前記
複数のリードのインナー部を一体的に覆う樹脂封止部と
から構成され、前記樹脂封止部から4方向に突出された
複数のリードはガルウイング形状に成形されたものであ
る。
【0003】このような前記セラミック基板を用いた半
導体装置は、一般に所定形状のリードフレームに、前記
リードのインナー部と前記セラミック基板の配線パター
ンとを半田等の導電性接着剤を介して電気的に接続及び
セラミック基板を支持することにより、前記セラミック
基板を搭載したリードフレームを形成し、該セラミック
基板を搭載したリードフレームを用いて、ダイボンディ
ング、ワイヤボンディング及び樹脂封止等の一連の組立
工程を経て、半導体装置が組み立てられている。
【0004】
【発明が解決しようとする課題】しかしながら、前述し
たように構成されたセラミック基板を用いた半導体装置
においては、前記インナー部が屈曲されたリードにより
前記セラミック基板の裏面端部を支持すると共に、前記
配線基板の配線パターンと導電性接着剤を介して電気的
に接続するように構成されているが、前記セラミック基
板の配線パターンとリードとの接合は、前記配線パター
ンと前記リードとを導電性接着剤により固着しているだ
けである。そのため、前記セラミック基板の搭載された
リードフレームは、ダイボンディング及びワイヤボンデ
ィングの処理時に、前記リードフレームを真空吸着によ
り搬送する際、真空吸着を行う吸着パットがリードフレ
ームへ接触することによって、前記リードフレームに機
械的ストレスが加わってしまう。このリードフレームに
加わる機械的ストレスにより、前記セラミック基板の配
線パターンと前記リードとの接合部に機械的ストレスが
加わり、前記セラミック基板とリードとの接合剥がれ不
良を発生する恐れがあった。このセラミック基板とリー
ドとの接合剥がれは、前記リードフレームの搬送中だけ
でなく、様々な状況で加えられる前記リードフレームの
ねじれ、たわみ等の機械的ストレスによっても発生し得
る。
【0005】このようなセラミック基板とリードとの接
合剥がれの問題は、前記セラミック基板の配線パターン
と接合する導電性接着剤の供給量を増やすことで、ある
程度、前記配線パターンとリードとの接合強度を向上さ
せる対応ができるが、現状、半導体装置は小型・薄型化
及び高機能化が進んできており、前記セラミック基板の
配線パターンのファインピッチ化が進み、前記接合部間
の間隔が狭くなってくるとショート不良の要因となるた
め、前記導電性接着剤の供給量を増やす対応には限界が
ある。またファインピッチ化によっては、前記リードの
リード幅も狭くなり、さらに前記セラミック基板と前記
リードとの接合強度は低くなる傾向にもある。
【0006】そこで、本発明の目的は、セラミック基板
(配線基板)とリードとの接合強度を向上することがで
きる接合技術を提供することである。
【0007】また、本発明の他の目的は、小型・薄型化
及び高機能化等に対応し、セラミック基板とリードとの
接合部の接合強度を向上し、信頼性の高い半導体装置を
提供することである。
【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。
【0010】すなわち、略四角形の板状で所定の配線の
形成された配線基板と、前記配線基板の所定部位に搭載
され、該配線基板に設けられた複数の端子部と電気的に
接続された半導体チップと、前記配線基板の端部近傍に
設けられ、該配線基板の端子部と前記配線を介して電気
的に接続された複数の接合部と、前記配線基板の複数の
接合部と電気的に接続された複数のリードと、前記配線
基板、該配線基板に搭載された半導体チップ及び前記複
数のリードの一部を覆う樹脂封止部とを有する半導体装
置及びその製造技術であって、前記配線基板の接合部と
前記リードの一部とは導電性接着剤を介して電気的に接
続されていると共に、前記配線基板の前記接合部に沿っ
た箇所と前記リードの他部とは絶縁性の接着テープを介
して貼着固定されているものである。
【0011】また、前記半導体装置及びその製造技術に
おいて、前記リードの先端部が前記配線基板側にダウン
セット加工され、このダウンセット加工されたリードの
先端部と前記配線基板の接合部とが導電性接着剤を介し
て電気的に接続されているものである。
【0012】さらに、前記半導体装置及びその製造技術
において、前記配線基板の接合部と前記リードの一部と
は、バンプ形状に形成された導電性接着剤或いは異方導
電性の接着テープを介して電気的に接続されているもの
である。
【0013】また、前記半導体装置及びその製造技術に
おいて、前記接合部を前記配線基板に形成した溝部に設
け、前記リードの先端部を折り曲げ加工することによ
り、該リードの先端部を前記溝部に配置し、前記溝部の
接合部と前記リードの先端部とが導電性接着剤を介して
電気的に接続されているものである。
【0014】さらに、前記半導体装置及びその製造技術
において、前記半導体チップが、前記配線基板の接合部
が設けられた面に搭載されているものである。
【0015】また、前記半導体装置及びその製造技術に
おいて、前記半導体チップが、前記配線基板に複数個、
搭載されているものである。
【0016】上述した手段によれば、半導体装置及びそ
の製造技術において、前記配線基板の接合部と前記リー
ドの一部とは導電性接着剤を介して電気的に接続されて
いると共に、前記配線基板の前記接合部に沿った箇所と
前記リードの他部とは絶縁性の接着テープを介して貼着
固定されていることによって、前記リードに加わる機械
的ストレスが前記接着テープの弾性力により緩和され、
前記リードと配線基板との接合強度を向上し、良好に接
合することができる。
【0017】また前記半導体装置及びその製造技術にお
いて、前記リードの先端部が前記配線基板側にダウンセ
ット加工され、このダウンセット加工されたリードの先
端部と前記配線基板の接合部とが導電性接着剤を介して
電気的に接続されていることにより、前記リードに加わ
る機械的ストレスが直接的に前記配線基板の接合部とリ
ードとの接合部に加わらなくなり、前記配線基板の接合
部とリードとの接合強度をさらに向上できる。
【0018】さらに前記半導体装置及びその製造技術に
おいて、前記配線基板の接合部と前記リードの一部と
は、バンプ形状に形成された導電性接着剤或いは異方導
電性の接着テープを介して電気的に接続されていること
により、前記リードの先端部をダウンセット加工するこ
となく、前記配線基板の接合部とリードとを容易に接合
できる。
【0019】また前記半導体装置及びその製造技術にお
いて、前記接合部を前記配線基板に形成した溝部に設
け、前記リードの先端部を折り曲げ加工することによ
り、該リードの先端部を前記溝部に配置し、前記溝部の
接合部と前記リードの先端部とが導電性接着剤を介して
電気的に接続されていることにより、接合部間のショー
ト不良を防止し、導電性接着剤の供給量を増やすことが
でき、前記配線基板の接合部とリードとを良好に接合で
きる。
【0020】さらに前記半導体装置及びその製造技術に
おいて、前記半導体チップが、前記配線基板の接合部が
設けられた面に搭載されていることによって、モールド
時の封止樹脂の注入バランスを向上することができ、封
止樹脂の未充填及びボイドの発生を低減できる。
【0021】また前記半導体装置及びその製造技術にお
いて、前記半導体チップが、前記配線基板に複数個、搭
載されていることにより、前記配線基板とリードとの接
合強度を向上した高機能或いは高容量の半導体装置を形
成できる。
【0022】
【発明の実施の形態】以下、本発明の実施形態について
図面を用いて説明する。
【0023】(実施形態1)本発明であるセラミック基
板(配線基板)とリードとの接合技術を半導体装置、例
えばセラミック基板を用いたQFP(Quad Flat Packag
e)構造の半導体装置に適用した場合について説明す
る。
【0024】図1は、本発明の一実施形態であるセラミ
ック基板を用いた半導体装置の概略構成を示す平面図で
ある。図2は、本発明の一実施形態であるセラミック基
板を用いた半導体装置の図1A−A’間の概略構成を示
す断面図である。
【0025】本発明の一実施形態である半導体装置1
は、略四角形の板状のセラミック基板2を有している。
前記セラミック基板2は、例えばセラミックからなる基
板にアルミニウム或いは銅等の導電性材料により所定の
配線パターン(以下、配線という)が形成するように構
成されている。また前記セラミック基板2の一面(前記
セラミック基板の後述する接合部が形成された面)2a
の所定部位、例えば前記セラミック基板2の略中央部位
には、所定の回路が形成された半導体チップ3が搭載さ
れる。この半導体チップ3には図示しない複数の電極パ
ッドが設けられている。また前記セラミック基板2はそ
の一面2aに搭載された半導体チップ3の搭載部位近
傍、例えば半導体チップ3の周囲に沿って部位に複数の
端子部4が設けられている。前記複数の端子部4は、前
記半導体チップ3の複数の電極パッドそれぞれに対応し
て設けられている。この前記セラミック基板2の一面2
aに設けられた複数の端子部4は、それぞれ前記セラミ
ック基板2の一面2aの端部近傍に設けられたリード接
合部(以下、接合部という)5と、該セラミック基板2
の配線を介して電気的に接続されている。さらに前記複
数の端子部4は、該セラミック基板2に搭載された半導
体チップ3の複数の電極パッドと、例えばワイヤ6によ
り結線されることにより電気的に接続されている。そし
て前記接合部5は半田等の導電性接着剤7を介してリー
ド8に電気的に接続されている。また半導体装置1は前
記セラミック基板2、該セラミック基板2に搭載された
半導体チップ3、及び前記リード8の一部(インナー
部)を一体的に覆う樹脂封止部9を有している。そし
て、前記複数のリード8の後端は、前記樹脂封止部9の
4方向から突出するように構成されており、前記樹脂封
止部9から突出した複数のリード8はガルウイング形状
に成形されている。
【0026】図3は、本発明の一実施形態である半導体
装置のセラミック基板とリードとの接合構造を示す要部
断面図である。前記セラミック基板2は、その一面2a
の端部にそれぞれ絶縁性の接着テープ10が設けられて
おり、前記接着テープ10の接着力により、前記セラミ
ック基板2とリード中途部8bが接着固定されている。
また前記リードの先端部8aは前記セラミック基板側に
ダウンセット加工されており、このダウンセット加工さ
れた前記リード先端部8aは前記セラミック基板2の接
合部5の近傍に配置される。そして前記ダウンセット加
工されたリード先端部8aと前記セラミック基板2の接
合部5とは、前述したように半田等の導電性接着剤7に
より固着されている。
【0027】このように前記セラミック基板とリードと
の接合部を、前記リード先端部を前記セラミック基板と
導電性接着剤で接着固定すると共に、前記リード中途部
を前記セラミック基板と前記接着テープで貼着固定する
ように構成したことにより、前記セラミック基板とリー
ドとの接合強度を向上でき、かつ前記接着テープの弾性
力により、前記リードに加わる機械的ストレスの影響を
緩和することができる。また前記リード先端部をダウン
セット加工し、前記接合部と固着することにより、前記
リードに加わる機械的ストレスが、前記セラミック基板
とリード先端部との接合部位に直接的に加わらなくする
ことができる。また前記セラミック基板とリードとの接
合強度を向上できることにより、半導体装置の信頼性を
向上することができる。また前記リード先端部とセラミ
ック基板との接合を、導電性接着剤の供給量を増やすこ
となく、接合強度を向上できるため、半導体装置の小型
・薄型化及び高性能化に起因する接合部のファインピッ
チ化に容易に対応することができる。
【0028】次に本発明の一実施形態であるセラミック
基板を用いた半導体装置の製造方法について説明する。
【0029】図4は、本発明の一実施形態である半導体
装置の製造に用いられるリードフレームの単位フレーム
構成を示す平面図である。
【0030】リードフレーム11は、例えば銅等からな
る基板をプレス加工或いはエッチング加工することによ
り、所定の形状に形成されている。前記リードフレーム
11は枠体を構成する外枠部12及び枠部13を有して
いる。前記外枠部12には、所定の間隔で位置決め孔1
4が形成されており、該位置決め孔14によりリードフ
レーム11の搬送及び位置決めするように構成されてい
る。また前記外枠部12及び枠部13には複数のリード
8が接続されており、前記複数のリード8の他端、つま
りは複数のリード8のリード先端部8aは、それぞれ前
記リードフレーム11の中央部位に向かって延在してい
る。また前記複数のリード8には枠形状に形成されたダ
ムバー15が設けられており、モールド工程での封止樹
脂の流出を防止するように構成されている。このような
単位フレームが複数連接され、リードフレーム11が構
成される。
【0031】図5は、前記リードフレームへのダウンセ
ット加工を示す断面図である。前述したように構成され
たリードフレーム11は、例えば図5に示すような成形
金型の下型16の所定部位にセットされる。前記下型1
6にセットされた後、前記成形金型の上型17が下降さ
せることにより、前記リードフレーム11のリード先端
部8aがダウンセット加工される。
【0032】図6は、セラミック基板付きリードフレー
ムの概略構成を示す平面図である。次に前記リード先端
部8aがダウンセット加工されたリードフレーム11に
はセラミック基板2が搭載される。このリードフレーム
11へのセラミック基板2の搭載は、例えば所定の配線
パターンが形成されたセラミック基板2が予め準備され
ており、このセラミック基板2の一面2aの端部には絶
縁性の接着テープ10が貼り付けられている。前記接着
テープ10は、例えばポリイミド系の薄膜基板の両面に
接着剤層を設けたものが用いられる。そして前記セラミ
ック基板2の接合部5には、例えば半田等の導電性接着
剤7が供給され、前記接合部5と前記ダウンセット加工
されたリード先端部8aとは導電性接着剤7により接続
されると共に、前記リード中途部8bと前記セラミック
基板2は前記接着テープ10により貼着固定されること
により、リードフレームに配線基板を搭載する。このよ
うにセラミック基板付きリードフレーム11が準備され
る。
【0033】図7は、前記セラミック基板付きリードフ
レームを用いた半導体装置の組立フローを示す断面図で
ある。前記セラミック基板2の搭載されたリードフレー
ム11は、図7(a)に示すように構成されている。そ
して前記リードフレーム11はダイボンディング工程に
移行され、所定の回路が形成された半導体チップ3が前
記セラミック基板2の所定部位、例えば前記セラミック
基板2の一面2aの略中央部位に搭載される。この前記
セラミック基板2への半導体チップ3の搭載は、まずセ
ラミック基板2の一面2aの半導体チップ3の搭載部位
に、例えばAg(銀)等を混入した樹脂系の接着剤を供
給し、前記接着剤により半導体チップ3が接着される。
この接着された半導体チップ3は所定の温度でベークさ
れることにより固着される。そして前記セラミック基板
2に半導体チップ3が搭載されたリードフレーム11は
ワイヤボンディング工程に移行される。
【0034】ワイヤボンディング工程に移行されたリー
ドフレームは、前記リードフレーム11のセラミック基
板2に搭載された半導体チップ3の電極パッドと、前記
セラミック基板2の端子部4とが、例えば金或いは銅等
からなるワイヤ6により結線され、電気的に接続され
る。このワイヤボンディング工程では、ワイヤ6の先端
を溶融させてボール状に形成した後、該ボール状部を前
記電極パッドに押圧しながら超音波振動を印加し、これ
を接合する。次に所定のループ形状を描くようにしてワ
イヤ6の後端をセラミック基板2の端子部4上に超音波
接合する。このような作業を全ての前記電極パッドと前
記端子部4とについて所定サイクル繰り返すことにより
行われる。ワイヤボンディング工程の完了したリードフ
レーム11は図7(b)に示すように構成される。そし
てワイヤボンディング工程の完了したリードフレーム1
1はモールド工程に移行される。
【0035】本実施形態では、前述したように前記セラ
ミック基板とリードとの接合を、前記リード先端部をダ
ウンセット加工し、前記セラミック基板と導電性接着剤
で接続すると共に、前記セラミック基板とリード中途部
とを接着テープにより貼着固定するように構成している
ため、前記セラミック基板と前記リードとの接合強度が
向上される。そのため、ダイボンディング及びワイヤボ
ンディング時、前記セラミック基板の搭載されたリード
フレームを搬送する際に、吸着パッドの接触等によりリ
ードに加わる機械的ストレス等を緩和し、この機械的ス
トレスに起因する接合剥がれの発生を良好に低減するこ
とができる。
【0036】次にモールド工程に移行されたリードフレ
ーム11は、例えばトランスファモールド法により樹脂
封止部9が形成される。モールド工程では、前記ワイヤ
ボンディングの完了したリードフレーム11が、例えば
上下で一対となる図示しないモールド金型によって型締
めされる。この型締めされたモールド金型に図示しない
ゲートから溶融された封止樹脂、例えばエポキシ樹脂等
を半導体装置の外形を型取る図示しないキャビティに注
入する。そして前記キャビティへの封止樹脂の充填が完
了した後、その状態で一定時間保持することにより、前
記封止樹脂はモールド金型の熱により硬化され、前記リ
ードフレーム11に図7(c)に示すように前記セラミ
ック基板2、該セラミック基板2に搭載された半導体チ
ップ3、及び前記リード8の一部を一体的に覆う樹脂封
止部9が形成される。尚、本実施形態では、前記リード
フレーム11にセラミック基板2を搭載し、そのセラミ
ック基板2の一面2aに半導体チップ3を搭載するよう
に構成しているため、モールド時の封止樹脂の注入バラ
ンスが向上され、封止樹脂の未充填及びボイドの発生を
低減できる。
【0037】次にモールド工程の完了したリードフレー
ム11は、切断・成形工程において前記樹脂封止部9か
ら突出した複数のリード8が各々独立するように、外枠
12、枠部13及びダムバー15を切断加工により除去
する。そして前記樹脂封止部9から突出した複数のリー
ド8は図示しない成形金型によりガルウイング形状に成
形され、図7(d)に示すようなQFPの半導体装置1
が得られる。
【0038】このように先端部がダウンセット加工され
たリードと前記セラミック基板とを導電性接着剤で電気
的に接続すると共に、前記リードとセラミック基板とを
接着テープにより貼着固定することで半導体装置を形成
し、前記機械的ストレスによる接合剥がれの発生を低減
することにより、信頼性の高い半導体装置を製造するこ
とができる。さらにリード先端部をダウンセット加工す
るように構成しているため、前記樹脂封止部から抜け難
く構成され、リード抜け不良の発生も低減することがで
きる。
【0039】(実施形態2)本発明の他の実施形態であ
るセラミック基板(配線基板)とリードの接合技術を、
例えばセラミック基板を用いたQFP構造の半導体装置
に適用した場合について説明する。
【0040】図8は、本発明の他の実施形態であるセラ
ミック基板を用いた半導体装置の概略構成を示す断面図
である。
【0041】本実施形態の半導体装置1においても前記
実施形態1と同様に、前記セラミック基板2の一面2a
の所定部位には半導体チップ3が搭載され、前記半導体
チップ3の電極パッドと前記セラミック基板2の複数の
端子部4はワイヤ6により結線され、電気的に接続され
ている。そして前記セラミック基板2の一面2aに設け
られた複数の端子部4は、それぞれ前記セラミック基板
2の一面2aに設けられた前記接合部5と、前記セラミ
ック基板2の配線パターンを介して電気的に接続されて
いる。そして前記接合部5はそれぞれ対応する前記リー
ド8のリード先端部8aと、例えば金属バンプ18(バ
ンプ形状に形成された導電性接着剤)を介して電気的に
接続されている。また前記半導体装置1はセラミック基
板2、該セラミック基板2に搭載された半導体チップ3
及び前記リード8の一部を一体的に覆う樹脂封止部9が
設けられている。この前記樹脂封止部9の4方向からそ
れぞれ複数のリード8が突出され、該突出された複数の
リード8はガルウイング形状に成形されている。
【0042】図9は、本発明の他の実施形態である半導
体装置のセラミック基板とリードとの接合部を示す要部
断面図である。前記セラミック基板2とリード8との接
合部は、実施形態1と同様に、前記セラミック基板2の
一面2aの端部に絶縁性の接着テープ10が設けられて
おり、該接着テープ10により接着固定されている。そ
して本実施形態では、前記リード8のリード先端部8a
はダウンセット加工されていず、例えば前記セラミック
基板2の接合部5に予め設けられた金属バンプ18によ
り接合されている。前記金属バンプ18は、例えばバン
プ形状に形成された半田等の導電性材料が用いられる。
【0043】このように前記セラミック基板とリードと
の接合を、前記リード先端部と前記セラミック基板とを
金属バンプで接続すると共に、前記セラミック基板とリ
ード中途部とを接着テープで貼着固定するように構成し
たことにより、前記リード先端部をダウンセット加工す
ることなく、前記配線基板の接合部とリードとを容易に
接続することができ、かつ前記接着テープの弾性力で前
記リードに加わる機械的ストレスの影響を緩和でき、前
記セラミック基板とリードとの接合強度を向上すること
ができる。また前記リード先端部にダウンセット加工を
行わないため、前記リード先端部のバラツキを低減する
ことができる。
【0044】次に本発明の他の実施形態であるセラミッ
ク基板を用いた半導体装置の製造方法について説明す
る。
【0045】図10は、本発明の他の実施形態である半
導体装置の製造に用いられるセラミック基板付きリード
フレームの形成フローを示す断面図である。まず所定の
配線パターンの形成されたセラミック基板2には、図1
0(a)に示すように、該セラミック基板2の一面2a
の端部に絶縁性の接着テープ10が貼着される。そして
前記接着テープ10の貼着されたセラミック基板2は、
図10(b)に示すように該セラミック基板2の一面2
aに設けられた複数の接合部5上にそれぞれ金属ボール
が熱圧着され、前記接合部5上にそれぞれ金属バンプ1
8が搭載される。そして前記金属バンプ18の搭載され
たセラミック基板2は、実施形態1と同様に構成された
リードフレーム11に、前記セラミック基板2の接合部
5と前記リード先端部8aを金属バンプ18により接続
すると共に、前記セラミック基板2とリード中途部8b
を前記接着テープ10により貼着固定される。これによ
り図10(c)に示すような前記セラミック基板付きリ
ードフレーム11が準備される。
【0046】図11は、本発明の他の実施形態である半
導体装置の組立フローを示す断面図である。予め準備さ
れたセラミック基板付きリードフレーム11は、前述し
た実施形態1と同様にダイボンディング工程に移行さ
れ、図11(a)に示すように、前記セラミック基板2
の一面2aの所定部位に半導体チップ3が搭載される。
そして前記セラミック基板2に半導体チップ3が搭載さ
れたリードフレーム11はワイヤボンディング工程に移
行され、前記セラミック基板2の一面2aに搭載された
半導体チップ3の電極パッドと前記セラミック基板2に
設けられた配線パターンの端子部4とがそれぞれワイヤ
6により結線される。このワイヤボンディング工程の完
了したリードフレーム11は図11(b)に示すように
構成される。
【0047】本実施形態では、前記セラミック基板とリ
ードとの接合を、前記セラミック基板と前記リード先端
部を導電性の金属バンプで接続すると共に、前記セラミ
ック基板とリード中途部とを接着テープにより貼着固定
するように構成しているため、前記リードのダウンセッ
ト加工をすることなく、前記リードに加わる機械的スト
レス等を前記接着テープの弾性力により緩和することが
でき、接合剥がれの発生を良好に低減することができ
る。
【0048】次にワイヤボンディングの完了したリード
フレーム11はモールド工程に移行され、モールド工程
では、例えばトランスファモールド法により図11
(c)に示すように前記セラミック基板2、該セラミッ
ク基板2に搭載された半導体チップ3及びリード8の一
部を一体的に覆う樹脂封止部9が形成される。次にモー
ルド工程の完了したリードフレーム11は、切断・成形
工程において前記樹脂封止部9から突出した複数のリー
ド8が各々独立するように外枠12、枠部13及びダム
バー15を切断加工により除去され、前記樹脂封止部9
から突出した複数のリード8は図示しない成形金型によ
りガルウイング形状に成形され、図11(d)に示すよ
うなQFPの半導体装置1が得られる。
【0049】このようにリードと前記セラミック基板と
を金属バンプで接続すると共に、前記リードとセラミッ
ク基板とを接着テープにより貼着固定し、半導体装置を
形成したことにより、リード先端部のバラツキを低減、
さらには機械的ストレスによる接合剥がれの発生を低減
でき、信頼性の高い半導体装置を製造することができ
る。
【0050】尚、本実施形態では、前記リード先端部と
セラミック基板のリード接続部を、金属バンプを用いて
接合するように構成したが、異方導電性の接着テープを
用いるように構成することも可能である。
【0051】(実施形態3)次に本発明の一実施形態で
あるセラミック基板(配線基板)とリードの接合技術
を、例えばセラミック基板を用いたQFP構造の半導体
装置に適用した場合の応用例について説明する。
【0052】図12は、本発明の応用例である半導体装
置の概略構成を示す断面図である。本実施形態の半導体
装置1は、実施形態1と同様に、セラミック基板2を有
しており、前記セラミック基板2には複数の半導体チッ
プ3が搭載されている。前記セラミック基板に搭載され
る半導体チップ3は、例えば前記セラミック基板2の一
面2a及び他面2bの所定部位に、各々1つずつ半導体
チップ3が搭載されている。この前記セラミック基板2
に搭載される半導体チップ3は例えば一面2aにメモ
リ、他面2bにCPU、或いは両面にメモリ等が搭載さ
れる。また前記セラミック基板2は、その一面2a及び
他面2bに前記搭載された半導体チップ3の近傍にそれ
ぞれ複数の端子部4が形成されている。前記一面及び他
面2bに設けられた複数の端子部4は、当該面に搭載さ
れた半導体チップ3の電極パッドに対応して設けられて
いる。そして前記セラミック基板2の一面2a及び他面
2bに設けられた複数の端子部4は、それぞれ前記セラ
ミック基板2の一面2a端部に設けられた前記リード接
合部5と、該セラミック基板2の配線パターンを介して
電気的に接続されている。そして前記リード接合部5は
それぞれ対応する前記リード先端部8aと、導電性接着
剤7を介して電気的に接続されている。また前記半導体
装置1は樹脂封止部9が形成されており、この前記樹脂
封止部9の4方向から突出された複数のリード8はガル
ウイング形状に成形されている。
【0053】尚、本実施形態では前記セラミック基板の
一面及び他面にそれぞれ1つずつ半導体チップを搭載す
るように構成したが、前記セラミック基板の一面及び他
面にそれぞれ複数の半導体チップを搭載、或いは図13
に示すように前記セラミック基板2の一面2aのみに複
数の半導体チップ3を搭載するように構成することも可
能である。
【0054】このように前記セラミック基板2とリード
8との接合を、前記リード先端部8aを前記セラミック
基板2と導電性接着剤7で接着固定し、さらに前記リー
ド中途部8bを前記セラミック基板2と前記接着テープ
10で貼着固定するように構成すると共に、前記セラミ
ック基板2に複数の半導体チップ3を搭載するように構
成したことにより、前記セラミック基板2とリード8と
の接合強度を向上した高機能或いは高容量の半導体装置
1を構成することができる。
【0055】以上、本発明者によってなされた発明を実
施形態に基づき具体的に説明したが、本発明は上記実施
形態に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、本実施形態ではセラミック基板(配線基板)を用い
たQFP構造の半導体装置に適用した場合について説明
したが、セラミック基板とリードとの接続構造を有する
半導体装置であればSOP(Small Outline Packag
e)、SOJ(Small Outline J-leaded Package)等、
どのような構造の半導体装置に適用しても良い。
【0056】また本実施形態では、実施形態1及び実施
形態2に示すように、セラミック基板をリードフレーム
搭載し、セラミック基板付きリードフレームを形成する
ことで、前記セラミック基板付きリードフレームを準備
するように構成したが、前記実施形態1及び実施形態2
に示すようなセラミック基板付きリードフレームを購入
することで、前記セラミック基板付きリードフレームを
準備するように構成してもよい。
【0057】さらに本実施形態では、前記リード先端部
をダウンセット加工し、前記セラミック基板の接合部と
導電性接着剤により接続するように構成したが、本発明
はリード中途部がセラミック基板と接着テープにより接
続され、かつ前記リード先端部と前記セラミック基板の
リード接合部とが電気的に接続されていればどのような
構成でも良く、例えば図14に示すように、前記セラミ
ック基板2の一面2aとリード中途部8bを接着テープ
10により貼着固定すると共に、前記セラミック基板2
の一面2aに複数の溝部19を設け、前記溝部19にそ
れぞれ接合部5を配置するように構成し、かつリード先
端部8aをセラミック基板側に折り曲げ加工し、該リー
ド先端部が前記溝部20に配置し、前記リード先端部8
aを導電性接着剤7で接着固定するようにしてもよい。
このように前記セラミック基板の溝部に接合部を設け、
前記折り曲げ加工されたリードを導電性接着剤により接
続することにより、接合部間のショート不良の問題も無
く、前記導電性接着剤の供給量を増やすことができ、セ
ラミック基板とリードとを良好に接続することができ
る。
【0058】また本実施形態では、リードの最先端部位
の近傍を配線基板の接合部と接続するように構成した
が、図15に示すように構成してもよい。
【0059】さらに本実施形態では、セラミック基板へ
半導体チップの搭載し、前記セラミック基板の端子部と
半導体チップの電極パッドとをワイヤにより結線するこ
とで電気的に接続するように構成したが、前記半導体チ
ップの電極パッド上に金属バンプを形成し、フェイスダ
ウンボンディングにより前記セラミック基板に搭載する
ことにより電気的接続を行うように構成してもよい。
【0060】また本実施形態では、配線基板としてセラ
ミック基板を用いた場合について説明したが、ガラエポ
基板等の絶縁基板を用いて構成することも可能である。
【0061】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【0062】すなわち、略四角形の板状で所定の配線の
形成された配線基板と、前記配線基板の所定部位に搭載
され、該配線基板に設けられた複数の端子部と電気的に
接続された半導体チップと、前記配線基板の端部近傍に
設けられ、該配線基板の端子部と前記配線を介して電気
的に接続された複数の接合部と、前記配線基板の複数の
接合部と電気的に接続された複数のリードと、前記配線
基板、該配線基板に搭載された半導体チップ及び前記複
数のリードの一部を覆う樹脂封止部とを有する半導体装
置及びその製造技術であって、前記配線基板の接合部と
前記リードの一部とは導電性接着剤を介して電気的に接
続されていると共に、前記配線基板の前記接合部に沿っ
た箇所と前記リードの他部とは絶縁性の接着テープを介
して貼着固定されていることにより、前記配線基板とリ
ードとの接合強度を向上できる。さらに接合強度を向上
できるため、前記配線基板とリードとの接合剥がれ不良
を低減でき、半導体装置の信頼性を向上することができ
る。
【図面の簡単な説明】
【図1】本発明の一実施形態である半導体装置の概略構
成を示す平面図である。
【図2】本発明の一実施形態である半導体装置の概略構
成を示す断面図である。
【図3】本発明の一実施形態である半導体装置における
セラミック基板とリードとの接合構造を示す要部断面図
である。
【図4】本発明の一実施形態である半導体装置の製造に
用いられるリードフレームの単位フレーム構成を示す平
面図である。
【図5】リードフレームのリード先端部へのダウンセッ
ト加工を示す断面図である。
【図6】セラミック基板付きリードフレームの概略構成
を示す平面図である。
【図7】セラミック基板付きリードフレームを用いた半
導体装置の組立フローを示す断面図である。
【図8】本発明の他の実施形態である半導体装置の概略
構成を示す断面図である。
【図9】本発明の他の実施形態である半導体装置におけ
るセラミック基板とリードとの接合構造を示す要部断面
図である。
【図10】本発明の他の実施形態である半導体装置に用
いられるセラミック基板付きリードフレームの形成フロ
ーを示す断面図である。
【図11】本発明の他の実施形態であるセラミック基板
付きリードフレームを用いた半導体装置の組立フローを
示す断面図である。
【図12】本発明の一実施形態である半導体装置の変形
例を示す断面図である。
【図13】本発明の一実施形態である半導体装置の他の
変形例を示す断面図である。
【図14】本発明の一実施形態である半導体装置におけ
るセラミック基板とリードとの接合構造の変形例を示す
要部断面図である。
【図15】本発明の一実施形態である半導体装置におけ
るセラミック基板とリードとの接合構造の他の変形例を
示す要部断面図である。
【符号の説明】
1…半導体装置、2…セラミック基板(配線基板)、2
a…セラミック基板の一面、2b…セラミック基板の他
面、3…半導体チップ、4…端子部、5…リード接合
部、6…ワイヤ、7…導電性接着剤、8…リード、8a
…リード先端部、8b…リード中途部、9…樹脂封止
部、10…接着テープ、11…リードフレーム、12…
外枠部、13…枠部、14…位置決め孔、15…ダムバ
ー、16…成形金型の下型、17…成形金型の上型、1
8…金属バンプ(バンプ形状の導電性接着剤)、19…
溝部。

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】略四角形の板状で所定の配線の形成された
    配線基板と、前記配線基板の所定部位に搭載され、該配
    線基板に設けられた複数の端子部と電気的に接続された
    半導体チップと、前記配線基板の端部近傍に設けられ、
    該配線基板の端子部と前記配線を介して電気的に接続さ
    れた複数の接合部と、前記配線基板の複数の接合部と電
    気的に接続された複数のリードと、前記配線基板、該配
    線基板に搭載された半導体チップ及び前記複数のリード
    の一部を覆う樹脂封止部とを有する半導体装置であっ
    て、前記配線基板の接合部と前記リードの一部とは導電
    性接着剤を介して電気的に接続されていると共に、前記
    配線基板の前記接合部に沿った箇所と前記リードの他部
    とは絶縁性の接着テープを介して貼着固定されているこ
    とを特徴とする半導体装置。
  2. 【請求項2】前記リードの先端部が前記配線基板側にダ
    ウンセット加工され、このダウンセット加工されたリー
    ドの先端部と前記配線基板の接合部とが導電性接着剤を
    介して電気的に接続されていることを特徴とする請求項
    1記載の半導体装置。
  3. 【請求項3】前記配線基板の接合部と前記リードの一部
    とは、バンプ形状に形成された導電性接着剤或いは異方
    導電性の接着テープを介して電気的に接続されているこ
    とを特徴とする請求項1記載の半導体装置。
  4. 【請求項4】前記接合部を前記配線基板に形成した溝部
    に設け、前記リードの先端部を折り曲げ加工することに
    より、該リードの先端部を前記溝部に配置し、前記溝部
    の接合部と前記リードの先端部とが導電性接着剤を介し
    て電気的に接続されていることを特徴とする請求項1記
    載の半導体装置。
  5. 【請求項5】前記半導体チップが、前記配線基板の接合
    部が設けられた面に搭載されていることを特徴とする請
    求項1記載の半導体装置。
  6. 【請求項6】前記半導体チップが、前記配線基板に複数
    個、搭載されていることを特徴とする請求項1記載の半
    導体装置。
  7. 【請求項7】略四角形の板状で所定の配線が形成された
    配線基板と、前記配線基板に設けられた複数の端子部
    と、前記配線基板の端部近傍に設けられ、前記複数の端
    子部とそれぞれ前記配線を介して電気的に接続された複
    数の接合部と、前記複数の接合部と導電性接着剤を介し
    て電気的に接続された複数のリードと、前記リードと配
    線基板とを貼着固定する絶縁性の接着テープとを有する
    配線基板付きリードフレームを準備する工程と、前記配
    線基板付きリードフレームの配線基板に半導体チップを
    搭載し、該半導体チップと前記端子部とを電気的に接続
    する工程と、前記配線基板、前記半導体チップ及びリー
    ドの一部を覆う樹脂封止部を形成する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  8. 【請求項8】前記複数のリードが、その先端部が前記配
    線基板側にダウンセット加工され、前記ダウンセット加
    工された先端部と前記配線基板の接合部とを導電性接着
    剤を介して電気的に接続することを特徴とする請求項7
    記載の半導体装置の製造方法。
  9. 【請求項9】前記導電性接着剤が、バンプ形状に形成さ
    れている導電性接着剤或いは異方導電性の接着テープで
    あることを特徴とする請求項7記載の半導体装置の製造
    方法。
  10. 【請求項10】前記複数の接合部が前記配線基板に形成
    された溝部に設けられ、前記リードの先端部が前記配線
    基板側に折り曲げ加工され、前記折り曲げ加工された前
    記リードの先端部と前記配線基板の接合部とを導電性接
    着剤を介して電気的に接続することを特徴とする請求項
    7記載の半導体装置の製造方法。
  11. 【請求項11】前記配線基板付きリードフレームを準備
    する工程が、後端が枠体に接続され、先端部が前記枠体
    の略中央に向かって延在する複数のリードを有するリー
    ドフレームと、前記複数の端子部と接合部を有する前記
    配線基板とを準備する工程と、前記リードの先端部をダ
    ウンセット加工する工程と、前記リードと配線基板とを
    絶縁性の接着テープを介して貼着固定すると共に、前記
    リードの先端部と配線基板の接合部とを導電性接着剤を
    介して電気的に接続することにより、前記リードフレー
    ムに配線基板を搭載する工程とからなることを特徴とす
    る請求項7記載の半導体装置の製造方法。
  12. 【請求項12】前記配線基板付きリードフレームを準備
    する工程が、後端が枠体に接続され、先端部が前記枠体
    の略中央に向かって延在する複数のリードを有するリー
    ドフレームと、前記複数の端子部と接合部を有する前記
    配線基板とを準備する工程と前記複数の接合部にそれぞ
    れ金属ボールを搭載し、前記接合部にバンプ形状の導電
    性接着剤を形成する工程と、前記リードと配線基板を絶
    縁性の接着テープを介して貼着固定すると共に、前記リ
    ードの先端部と配線基板の接合部とをバンプ形状の導電
    性接着剤を介して電気的に接続することにより、前記リ
    ードフレームに配線基板を搭載する工程とからなること
    を特徴とする請求項7記載の半導体装置の製造方法。
  13. 【請求項13】前記配線基板付きリードフレームを準備
    する工程が、後端が枠体に接続され、先端部が前記枠体
    の略中央に向かって延在する複数のリードを有するリー
    ドフレームと、前記複数の端子部及びその一面の溝部に
    設けられた接合部を有する前記配線基板とを準備する工
    程と、前記リードの先端部を折り曲げ加工する工程と、
    前記リードと配線基板とを絶縁性の接着テープを介して
    貼着固定すると共に、前記折り曲げ加工されたリードの
    先端部と前記溝部に設けられた接合部とを導電性の接着
    剤を介して電気的に接続することにより、前記リードフ
    レームに配線基板を搭載する工程とからなることを特徴
    とする請求項7記載の半導体装置の製造方法。
  14. 【請求項14】前記半導体チップが、前記配線基板の接
    合部が設けられた面に搭載されることを特徴とする請求
    項7記載の半導体装置の製造方法。
  15. 【請求項15】前記半導体チップが、前記配線基板に複
    数個、搭載されることを特徴とする請求項7記載の半導
    体装置の製造方法。
JP24102299A 1999-08-27 1999-08-27 半導体装置及びその製造方法 Pending JP2001068582A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24102299A JP2001068582A (ja) 1999-08-27 1999-08-27 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24102299A JP2001068582A (ja) 1999-08-27 1999-08-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001068582A true JP2001068582A (ja) 2001-03-16

Family

ID=17068181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24102299A Pending JP2001068582A (ja) 1999-08-27 1999-08-27 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001068582A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444174B1 (ko) * 2001-12-28 2004-08-11 동부전자 주식회사 리드온칩 패키지
US7304370B2 (en) 2004-01-14 2007-12-04 Denso Corporation Electronic device having wiring substrate and lead frame
CN113380719A (zh) * 2020-03-09 2021-09-10 珠海格力电器股份有限公司 陶瓷基板结构、智能功率模块及其制备方法
CN118471938A (zh) * 2024-06-26 2024-08-09 池州昀钐半导体材料有限公司 一种导线框架和封装组件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444174B1 (ko) * 2001-12-28 2004-08-11 동부전자 주식회사 리드온칩 패키지
US7304370B2 (en) 2004-01-14 2007-12-04 Denso Corporation Electronic device having wiring substrate and lead frame
US7612434B2 (en) 2004-01-14 2009-11-03 Denso Corporation Electronic device having wiring substrate and lead frame
CN113380719A (zh) * 2020-03-09 2021-09-10 珠海格力电器股份有限公司 陶瓷基板结构、智能功率模块及其制备方法
CN118471938A (zh) * 2024-06-26 2024-08-09 池州昀钐半导体材料有限公司 一种导线框架和封装组件
CN118471938B (zh) * 2024-06-26 2025-02-11 池州昀钐半导体材料有限公司 一种导线框架和封装组件

Similar Documents

Publication Publication Date Title
JP3022393B2 (ja) 半導体装置およびリードフレームならびに半導体装置の製造方法
US6878570B2 (en) Thin stacked package and manufacturing method thereof
JP3014344B2 (ja) カラムリードを有する半導体チップパッケージ及びその製造方法
JP2520575B2 (ja) 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法
JPH0546045U (ja) 半導体パツケージ
JP2001313363A (ja) 樹脂封止型半導体装置
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
JP2001274316A (ja) 半導体装置及びその製造方法
JP2000077435A (ja) 半導体装置及びその製造方法
JP3663295B2 (ja) チップスケールパッケージ
JP2000003988A (ja) リードフレームおよび半導体装置
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2001068582A (ja) 半導体装置及びその製造方法
JP2000156464A (ja) 半導体装置の製造方法
JPH09129779A (ja) 超微細電導極を有する半導体パッケージ
JPH0817870A (ja) 半導体装置
JP2954108B2 (ja) 半導体装置およびその製造方法
JPH08255868A (ja) 半導体装置およびその製造方法
JPH08274234A (ja) 半導体装置およびその製造方法並びに半導体実装モジュール
JPH11260950A (ja) 半導体装置及びその製造方法
JPH0855856A (ja) 半導体装置とその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
KR200150930Y1 (ko) 반도체 와이어 본딩장치
JP2992408B2 (ja) Icパッケージとその実装構造
KR20030033706A (ko) 플립칩 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060807

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD02 Notification of acceptance of power of attorney

Effective date: 20060807

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060807

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060915

A711 Notification of change in applicant

Effective date: 20061215

Free format text: JAPANESE INTERMEDIATE CODE: A711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080111

A131 Notification of reasons for refusal

Effective date: 20080123

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20080604

Free format text: JAPANESE INTERMEDIATE CODE: A02