[go: up one dir, main page]

CN118471938B - 一种导线框架和封装组件 - Google Patents

一种导线框架和封装组件 Download PDF

Info

Publication number
CN118471938B
CN118471938B CN202410831165.7A CN202410831165A CN118471938B CN 118471938 B CN118471938 B CN 118471938B CN 202410831165 A CN202410831165 A CN 202410831165A CN 118471938 B CN118471938 B CN 118471938B
Authority
CN
China
Prior art keywords
support plate
chip
terminal
lead frame
positioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410831165.7A
Other languages
English (en)
Other versions
CN118471938A (zh
Inventor
甘子英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chizhou Yunsama Semiconductor Materials Co ltd
Original Assignee
Chizhou Yunsama Semiconductor Materials Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chizhou Yunsama Semiconductor Materials Co ltd filed Critical Chizhou Yunsama Semiconductor Materials Co ltd
Priority to CN202410831165.7A priority Critical patent/CN118471938B/zh
Publication of CN118471938A publication Critical patent/CN118471938A/zh
Application granted granted Critical
Publication of CN118471938B publication Critical patent/CN118471938B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49565Side rails of the lead frame, e.g. with perforations, sprocket holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种导线框架和封装组件,其中,导线框架包括:框架主体和支撑板。框架主体包括连接端子,支撑板用于承载芯片,连接端子与芯片通过导线连接。其中,支撑板的材质为陶瓷基板,至少连接端子的部分区域与支撑板的表面贴靠设置,并且连接端子通过胶水与支撑板固定连接。本申请的导线框架不仅能够避免连接端子在焊接导线的过程中或者注塑成型封装外壳进行封装的过程中发生偏移,实现精准定位,提高了连接端子与芯片连接的稳定性,进而提高了产品的质量,而且还可以减小导线框架整体的厚度,有利于封装组件薄型化和小型化的发展趋势。

Description

一种导线框架和封装组件
技术领域
本发明涉及电子元器件技术领域,尤其涉及一种导线框架和封装组件。
背景技术
导线框架广泛应用于集成电路(IC)、分立元件和其他电子元器件的封装中,即将导线框架和芯片封装于封装外壳中,封装外壳用于保护芯片。导线框架包括连接端子和支撑板,芯片设置于支撑板,连接端子的一端通过导线与芯片连接,连接端子的另一端与外界电路连接。导线框架为芯片提供机械支撑和电气连接,并将芯片与外部电路连接起来。
在现有技术中,连接端子和支撑板均由导电材质制成,连接端子与支撑板之间需要间隔设置,使得连接端子悬空设置,如此不仅在焊接导线的过程中或者注塑成型封装外壳进行封装的过程中,连接端子容易发生上下或左右方向的偏移,连接端子与支撑板难以实现精准定位,进而也会影响芯片的连接稳定性以及产品的品质,而且也增加了导线框架整体的厚度,不利于薄型化和小型化的发展趋势。
因此,现有的导线框架需要改进。
发明内容
本发明的目的在于提供一种导线框架和封装组件,不仅能够避免连接端子在焊接导线的过程中或者注塑成型封装外壳进行封装的过程中发生偏移,实现精准定位,提高了连接端子与芯片连接的稳定性,进而提高了产品的质量,而且还可以减小导线框架整体的厚度,有利于封装组件薄型化和小型化的发展趋势。
本发明的目的采用以下技术方案实现:
一种导线框架,包括:
框架主体,所述框架主体包括连接端子;
支撑板,所述支撑板用于承载芯片,所述连接端子与所述芯片通过导线连接;
其中,所述支撑板的材质为陶瓷基板,至少所述连接端子的部分区域与所述支撑板的表面贴靠设置,并且所述连接端子通过胶水与所述支撑板固定连接。
优选地,所述连接端子上设置有焊接部,所述焊接部与所述芯片通过导线连接,在所述焊接部朝向所述支撑板的一面与所述支撑板的表面贴靠设置,并且所述焊接部通过胶水与所述支撑板固定连接。
优选地,所述焊接部的表面设置有第一焊接层;和/或,
所述支撑板与所述芯片对应的位置设置有第二焊接层,以增大所述支撑板与所述芯片之间的结合力;和/或,
所述支撑板上设置有凹槽,至少部分所述胶水填充于所述凹槽,以增大所述胶水与所述支撑板之间的结合力;和/或,
所述焊接部用于连接所述导线的上表面与所述芯片的上表面平齐设置,以缩短所述导线的长度。
优选地,所述第二焊接层在所述支撑板上的投影面积大于所述芯片在所述支撑板上的投影面积;和/或,
所述第二焊接层的厚度为1~20μm;和/或,
所述第二焊接层为金锡合金层。
优选地,所述框架主体还包括定位端子,所述支撑板上设置有第三焊接层,所述定位端子通过所述第三焊接层与所述支撑板连接。
优选地,所述连接端子的焊接部的上表面与所述定位端子的上表面平齐设置;和/或,
所述定位端子的数量为四个,四个所述定位端子分别靠近所述支撑板的四个拐角设置。
优选地,所述连接端子和所述定位端子连接于同一个料带;或者,
所述连接端子和所述定位端子自同一料带裁切形成。
优选地,所述支撑板的表面与所述连接端子对应的位置设置有第一减薄区,以降低所述连接端子凸出于所述支撑板的高度;和/或,
所述支撑板的表面与所述定位端子对应的位置设置有第二减薄区,以降低所述定位端子凸出于所述支撑板的高度;和/或,
所述支撑板的表面与所述芯片对应的位置设置有定位槽,所述定位槽用于对所述芯片进行定位;和/或,
所述陶瓷基板的材质为氧化铝或氮化硅,所述导线为金线。
一种封装组件,包括如上述中任一项所述的导线框架、芯片和封装外壳,所述芯片设置于所述导线框架的支撑板,所述封装外壳包覆于至少部分所述芯片和至少部分所述导线框架外,至少部分所述连接端子从所述封装外壳露出。
优选地,所述封装外壳通过注塑的方式形成,所述封装外壳的材质为热固性材料或热塑性材料。
优选地,所述封装外壳的材质为环氧树脂或液晶聚合物材料。
与现有技术相比,本发明的有益效果至少包括:
本发明的导线框架和封装组件,通过胶水将连接端子与支撑板固定连接,对连接端子进行了精准定位,也确保了连接端子的平面度,避免连接端子在焊接导线的过程中或者注塑成型封装外壳进行封装的过程中发生上下或前后左右方向的偏移,提高了连接端子与芯片连接的稳定性,进而提高了产品的质量。另外,胶水的厚度较薄,可以减小导线框架整体的厚度,有利于封装组件薄型化和小型化的发展趋势。通过将支撑板的材质设置为陶瓷基板,由于陶瓷基板具有良好的绝缘性能,相邻的连接端子也不会发生短路,连接端子与支撑板的表面直接贴靠设置,不仅可以减小导线框架整体的厚度,有利于封装组件薄型化和小型化的发展趋势,而且支撑板直接与连接端子接触,也可以将连接端子在工作过程中所产生的热量直接散发出去,进一步提升了散热效果。
附图说明
图1是本发明实施例中的框架主体的立体结构示意图。
图2是图1中A处的局部放大示意图。
图3是本发明实施例中的支撑板的立体结构示意图。
图4是本发明实施例的封装组件的立体结构示意图。
图5是本发明实施例的封装组件的平面结构示意图。
图6是图5沿A-A方向的剖面示意图。
图7是本发明实施例的封装组件未设置封装外壳时的立体结构示意图。
图8是本发明实施例的封装组件未设置封装外壳时的平面结构示意图。
图9是图8沿B-B方向的剖面示意图。
图中:100、封装组件;1、导线框架;11、框架主体;111、连接端子;1111、焊接部;1112、第一焊接层;112、定位端子;113、料带;12、支撑板;121、第一面;122、第二面;123、第一侧;124、第二侧;125、第二焊接层;126、凹槽;127、第三焊接层;13、胶水;2、芯片;3、导线;4、封装外壳。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本发明更全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构,因而将省略对它们的重复描述。
本发明中所描述的表达位置与方向的词,均是以附图为例进行的说明,但根据需要也可以做出改变,所做改变均包含在本发明保护范围内。
参照图1至图9,本发明提供一种导线框架1,导线框架1用于安装芯片2,导线框架1包括:框架主体11和支撑板12,芯片2可以设置于支撑板12。
具体的,参照图1、图2、图7,框架主体11可以包括连接端子111,连接端子111的一端可以通过导线3与芯片2电连接,导线3例如是金线,导线3也可以由其他材质制成,连接端子111的另一端可以与外界电路电连接,外界电路例如是电路板。芯片2通过导线3与连接端子111电连接,在通过连接端子111与外界电路电连接,实现芯片2与外界电路实现相互通信。连接端子111的数量可以是一个或多个,每个连接端子111可以与一个或多个导线3连接。连接端子111优选由导电材质制成,进一步优选为金属材质或合金材质,连接端子111的材质例如是铜、铜镍合金等。
参照图3、图7,支撑板12整体可以呈长方体,当然也可以根据需要设置成其他形状。在本实施例中,支撑板12整体呈长方体,支撑板12具有相对设置的第一面121和第二面122,第一面121和第二面122优选为支撑板12上面积较大的两个面。芯片2可以设置于支撑板12的第一面121,支撑板12用于承载芯片2,为芯片2提供支撑作用,芯片2优选靠近支撑板12的中心位置设置。连接端子111可以设置于支撑板12的周围并与支撑板12间隔设置,在连接端子111与支撑板12之间可以设置有胶水13,胶水13用于将连接端子111与支撑板12固定连接,并且至少连接端子111的部分表面从胶水13露出,以使连接端子111与芯片2通过导线3电连接,确保连接端子111与芯片2通过导线3电连接。
支撑板12的材质可以是陶瓷基板,陶瓷基板具有优良的电绝缘性能及高导热特性,可进一步提升芯片2的散热效果,进而将芯片2工作时产生的热量散去,确保芯片2可以正常运行。而且芯片2通常使用SiC(碳化硅)或GaN(氮化镓)等半导体材料,与陶瓷基板的热膨胀系数材料更接近,因此两者热膨胀时变形系数接近,其匹配性能更稳定。陶瓷基板还具有一定的结构强度,以确保支撑板12可以为芯片2提供稳定的支撑并确保芯片2位置的稳定。
作为优选方式,陶瓷基板的材料可以选择氧化铝或氮化硅,氧化铝具有更高的导热率,而氮化硅具有更高的结构强度。
在本实施例中,参照图7,连接端子111可以设置于芯片2的周围,连接端子111与导线3连接的一端优选靠近芯片2设置,可以缩短连接端子111与芯片2之间的距离,从而可以缩短导线3的长度。连接端子111靠近芯片2的一端优选设置于支撑板12的第一面121的上方并与支撑板12的第一面121直接贴靠设置,即连接端子111朝向支撑板12的一面与支撑板12的第一面121直接贴靠设置,在连接端子111与支撑板12之间设置有胶水13,胶水13可以将连接端子111与支撑板12固定连接,至少连接端子111的部分上表面从胶水13露出,从胶水13露出的连接端子111的上表面可以通过导线3与芯片2电连接。
参照图3、图7,支撑板12具有相对的第一侧123和第二侧124,支撑板12的第一侧123和支撑板12的第二侧124均可以设置有胶水13,芯片2可以设置于位于支撑板12的第一侧123的胶水13和位于支撑板12的第二侧124的胶水13之间,即芯片2设置在支撑板12的第一侧123和支撑板12的第二侧124之间。位于支撑板12的第一侧123的胶水13可以呈整段设置或分成多段设置,位于支撑板12的第二侧124的胶水13的数量也可以呈整段设置或分成多段设置,位于支撑板12的第一侧123的胶水13和位于支撑板12的第二侧124的胶水13也可以相互连接形成一个整体。
作为优选方式,参照图3、图6、图7、图9,支撑板12上可以设置有凹槽126,即凹槽126设置于支撑板12的第一面121,部分胶水13可以填充于凹槽126,凹槽126可以增加胶水13与支撑板12的接触面积,以增大胶水13与支撑板12之间的结合力。凹槽126可以为倒扣结构或异型结构,即凹槽126的宽度自凹槽126的开口处向凹槽126的底部不是逐渐减小,而是凹槽126的宽度自凹槽126的开口处向凹槽126的底部逐渐增大,或者,凹槽126的宽度自凹槽126的开口处向凹槽126的底部有时增大有时减小,即凹槽126的侧壁是凹凸不平的,如此可以进一步增大胶水13与支撑板12之间的结合力,防止胶水13与支撑板12分离。
在本申请中,通过胶水13将连接端子111与支撑板12固定连接,对连接端子111进行了精准定位,也确保了连接端子111的平面度,避免连接端子111在焊接导线3的过程中或者注塑成型封装外壳4进行封装的过程中发生上下或前后左右方向的偏移,提高了连接端子111与芯片2连接的稳定性,进而提高了产品的质量。另外,胶水13的厚度较薄,可以减小导线框架1整体的厚度,有利于封装组件100薄型化和小型化的发展趋势。通过将支撑板12的材质设置为陶瓷基板,由于陶瓷基板具有良好的绝缘性能,相邻的连接端子111也不会发生短路,连接端子111与支撑板12的表面直接贴靠设置,不仅可以减小导线框架1整体的厚度,有利于封装组件100薄型化和小型化的发展趋势,而且支撑板12直接与连接端子111接触,也可以将连接端子111在工作过程中所产生的热量直接散发出去,进一步提升了散热效果。
在一具体实施方式中,参照图2、图7,连接端子111上可以设置有焊接部1111,在焊接部1111朝向支撑板12的一面与支撑板12的表面贴靠设置,并且焊接部1111通过胶水13与支撑板12固定连接,即在焊接部1111与支撑板12之间可以设置有胶水13,至少焊接部1111的部分表面从胶水13露出,以使焊接部1111与芯片2通过导线3连接。焊接部1111优选设置于连接端子111靠近芯片2的一端,这样可以缩短焊接部1111与芯片2之间的距离,从而缩短导线3的长度。焊接部1111优选设置于支撑板12的第一面121的上方并与支撑板12直接贴靠设置,在焊接部1111的下方设置有胶水13,胶水13将焊接部1111和支撑板12固定连接,对焊接部1111进行了精准定位,也确保了焊接部1111的平面度,避免焊接部1111在焊接导线3的过程中或者注塑成型封装外壳4进行封装的过程中发生上下或前后左右方向的偏移,提高了焊接部1111与芯片2连接的稳定性,进而提高了产品的质量。另外,胶水13的厚度较薄、焊接部1111与支撑板12的表面直接贴靠设置,可以减小导线框架1整体的厚度,有利于封装组件100薄型化和小型化的发展趋势。
焊接部1111的数量可以为一个或多个。在本实施例中,焊接部1111的数量为多个,多个焊接部1111之间间隔设置,多个焊接部1111可以分为两列,每列可以包括一个或多个焊接部1111,两列焊接部1111分别设置在支撑板12的第一侧123和支撑板12的第二侧124。在本实施例中,焊接部1111的数量为六个,每列有三个焊接部1111,两列焊接部1111可以呈对称设置。
作为优选方式,焊接部1111用于连接导线3的上表面与芯片2的上表面平齐设置,以缩短导线3的长度。也就是说,焊接部1111的上表面与芯片2的上表面在同一水平面上,可以进一步缩短焊接部1111的上表面与芯片2的上表面之间的距离,从而进一步缩短导线3的长度,如此不仅可以减少导线3使用量,降低产品的制造成本,而且还可以缩短信号的传输路径,可以减少传输信号的损耗、减少电流损耗等,从而提高产品的性能。
参照图2、图7,焊接部1111的表面可以设置有第一焊接层1112,第一焊接层1112例如是银层,银层可以通过电镀或化镀等方式形成,第一焊接层1112可以增加焊接部1111的焊接性能,更加利于将导线3焊接到焊接部1111,并可以增强导线3与焊接部1111之间连接的稳定性和可靠性。当焊接部1111的表面设置有第一焊接层1112时,第一焊接层1112用于连接导线3的上表面与芯片2的上表面平齐设置,以缩短导线3的长度。也就是说,第一焊接层1112的上表面与芯片2的上表面在同一水平面上,可以进一步缩短第一焊接层1112的上表面与芯片2的上表面之间的距离,从而进一步缩短导线3的长度。
参照图3,支撑板12与芯片2对应的位置可以设置有第二焊接层125,即第二焊接层125设置于支撑板12的第一面121,第二焊接层125同样可以增加支撑板12焊接性能,以增大支撑板12与芯片2之间的结合力,从而增强支撑板12与芯片2之间连接的稳定性和可靠性。在本实施例中,当芯片2与第二焊接层125焊接后,连接端子111上的第一焊接层1111的上表面与芯片2的上表面处于同一水平面或大致出于同一水平面,可以进一步缩短第一焊接层1112的上表面与芯片2的上表面之间的距离,从而进一步缩短导线3的长度。
第二焊接层125在支撑板12上的投影面积优选大于芯片2在支撑板12上的投影面积,即第二焊接层125的面积大于芯片2的面积,这样可以使芯片2与第二焊接层125充分接触,降低了将芯片2对准第二焊接层125的精度要求,更加便于生产。第二焊接层125可以通过DPC工艺(Direct Plating Copper,直接镀铜)、电镀或化镀等方式形成,第二焊接层125的厚度为1~20μm,与支撑板12与芯片2通过银胶连接相比,本申请不再需要涂覆和控制银胶的厚度,可以精准控制芯片2与支撑板12结合的精度,大幅提升产品的性能和品质。
第二焊接层125优选为金锡合金层,金锡合金层可以包括附着层(未示出)、阻障层(未示出)、金锡层(未示出)和保护层(未示出),附着层为钛层,阻障层为铂层,保护层为金层。附着层设置在支撑板12的上表面,阻障层设置在附着层和金锡层之间,阻障层可以防止位于阻障层上方的金锡层和下方的附着层之间相互扩散,造成金锡层中金锡比例的改变,从而影响焊接效果。由金和锡之间形成共晶,如此芯片2通过直接与金锡合金层接触加热的方式即可焊接在一起,而不需要额外的焊料,大大提升了焊接的便利性,如此降低了芯片2与支撑板12结合固定的难度,该结合工艺速度更快,提高了焊接的生产效率。保护层为镀覆于金锡层的外表面,保护层用于防止金锡层氧化。
在一具体实施方式中,参照图2、图3、图7,框架主体11还可以包括定位端子112,支撑板12的第一面121上可以设置有第三焊接层127,第三焊接层127可以包括铜层、锡层等中一种或多种,第三焊接层127可以通过DPC工艺(Direct Plating Copper,直接镀铜)、电镀或化镀等方式形成,定位端子112通过第三焊接层127与支撑板12连接。定位端子112与第三焊接层127可以通过激光焊或锡焊的方式进行固定连接。定位端子112的数量优选为四个,四个定位端子112优选分别靠近支撑板12的四个拐角设置,对应的,靠近支撑板12的四个拐角分别设置有第三焊接层127。与定位端子112的通孔和支撑板12的铆接柱通过铆接相比,本申请的定位端子112与支撑板12的第三焊接层127通过焊接的方式固定连接,避免了铆接柱与通孔之间会存在的配合间隙,如此可更精准的实现支撑板12与定位端子112之间的固定连接,而且不需要向上凸伸铆钉,简化了生产流程,生产成本更低,也可以减小导线框架1整体的厚度,有利于封装组件100薄型化和小型化的发展趋势。
作为优选方式,参照图2、图7,连接端子111的焊接部1111的上表面与定位端子112的上表面平齐设置,即连接端子111的焊接部1111的上表面与定位端子112的上表面共面设置,如此可以减小导线框架1整体的厚度,有利于封装组件100薄型化和小型化的发展趋势。
连接端子111整体可以呈平板状结构,定位端子112整体也可以呈平板状结构,连接端子111的厚度与定位端子112的厚度优选为相同或大致相同,如此更容易制造,可以降低制造成本并且容易控制精准度。
连接端子111的焊接部1111与定位端子112的固定部1121之间可以形成高低不同的高度差,即焊接部1111与固定部1121可以在不同的水平面上。在本实施例中,在支撑板12的厚度方向上,焊接部1111可以位于固定于的上方,即固定部1121更加靠近支撑板12,通过调整焊接部1111的高度,使得焊接部1111的上表面与芯片2上表面保持一致,这样可以使得导线3的两端始终保持于同一个水平面,缩短导线3的长度。
参照图1、图2,连接端子111和定位端子112可以连接于同一个料带113,料带113可以将连接端子111和定位端子112连接在一起,不仅便于自动化生产,提高生产效率,还可以避免在制造过程中连接端子111和定位端子112的位置发生偏移。
参照图1、图2,连接端子111和定位端子112也可以自同一料带113裁切形成,这样可以进一步提高连接端子111和定位端子112的位置的精度,裁切方式包括激光裁切、冲压裁切等中的一种或多种。
料带113将连接端子111和定位端子112连接在一起,当定位端子112与支撑板12固定连接时,即定位端子112与支撑板12之间的相对位置确定后,定位端子112可以通过料带113对连接端子111具有限位作用,从而限定了连接端子111与支撑板12之间的相对位置。
在一具体实施方式中,支撑板12的表面与连接端子111对应的位置可以设置有第一减薄区(未示出),以降低连接端子111凸出于支撑板12的高度。也就是说,第一减薄区凹陷于支撑板12的表面,连接端子111的部分区域可以设置于第一减薄区,这样不仅可以降低连接端子111凸出于支撑板12的高度,从而减小导线框架1整体的厚度,有利于封装组件100薄型化和小型化的发展趋势,而且还可以调节连接端子111用于连接导线3的上表面的高度,以使连接端子111用于连接导线3的上表面与芯片2的上表面平齐设置,以缩短导线3的长度。
支撑板12的表面与定位端子112对应的位置可以设置有第二减薄区(未示出),以降低定位端子112凸出于支撑板12的高度。也就是说,第二减薄区凹陷于支撑板12的表面,定位端子112的部分区域可以设置于第二减薄区,这样不仅可以降低定位端子112凸出于支撑板12的高度,从而减小导线框架1整体的厚度,有利于封装组件100薄型化和小型化的发展趋势。
支撑板12的表面与芯片2对应的位置可以设置有定位槽(未示出),定位槽用于对芯片2进行定位。在芯片2安装到支撑板12的过程中,定位槽可以提供精准的定位,提高芯片2安装位置的精准度。定位槽在支撑板12上的投影面积大于芯片2在支撑板12上的投影面积,第二焊接层125可以设置于定位槽。定位槽可以凸出于支撑板12的表面设置,也可以凹陷于支撑板12的表面设置,或者与支撑板12的表面平齐设置。在本实施例中,定位槽凹陷于支撑板12的表面设置,芯片2的部分区域可以设置于定位槽,这样不仅可以降低芯片2凸出于支撑板12的高度,有利于封装组件100薄型化和小型化的发展趋势,而且还可以调节芯片2的上表面的高度,以使芯片2的上表面与连接端子111用于连接导线3的上表面平齐设置,以缩短导线3的长度。
参照图4至图9,本发明还提供一种封装组件100,包括上述的导线框架1、芯片2和封装外壳4,芯片2设置于导线框架1的支撑板12,封装外壳4可以通过注塑的方式形成,封装外壳4包覆于至少部分芯片2和至少部分导线框架1外,至少部分连接端子111从封装外壳4露出。在本实施例中,芯片2被封装外壳4完全包覆,使芯片2得到更好的保护,部分连接端子111从封装外壳4露出,以确保连接端子111可以与外界电路电连接。
封装外壳4的材质可以是热塑性材料,热塑性材料优选为环氧树脂,环氧树脂具有良好的粘合、密封以及散热性能,从而对导线框架1和芯片2实现更好的封装性能。
封装外壳4的材质也可以是热固性材料,热固性材料优选为液晶聚合物(LCP),LCP材料受热软化、熔融,成型工艺简单,注塑成型性好,具有更好的可塑性,因而能够更好地将导线框架1与芯片2固定连接在一起,同时对于厚度越薄的封装组件100,LCP材料的力学性能越优异,成型精度更高,另外封装组件100的耐高温性能一般要求高于175度,而LCP材料的热变形温度最高可达400℃,因此也具有较好的耐高温性能。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下,在发明的范围内可以对上述实施例进行变化、修改、替换和变型,所有的这些改变都应该属于本发明权利要求的保护范围之内。

Claims (10)

1.一种导线框架,其特征在于,包括:
框架主体,所述框架主体包括连接端子,所述连接端子上设置有焊接部,所述焊接部的表面设置有第一焊接层;
支撑板,所述支撑板具有相对设置的第一面和第二面,所述支撑板用于承载芯片,所述连接端子的焊接部与所述芯片通过导线连接,所述支撑板的第一面与所述芯片对应的位置设置有第二焊接层,以增大所述支撑板与所述芯片之间的结合力,所述第二焊接层为金锡合金层;
其中,所述支撑板的材质为陶瓷基板,所述支撑板的第一面上设置有凹槽,至少部分胶水填充于所述凹槽,所述焊接部通过胶水与所述支撑板固定连接,至少所述焊接部朝向所述支撑板的第一面的部分区域与所述支撑板的表面贴靠设置,以使所述焊接部与所述支撑板直接接触,当导线框架被封装于封装外壳时,至少部分所述支撑板的第二面从所述封装外壳露出。
2.根据权利要求1所述的导线框架,其特征在于,所述焊接部用于连接所述导线的上表面与所述芯片的上表面平齐设置,以缩短所述导线的长度。
3.根据权利要求1所述的导线框架,其特征在于,所述第二焊接层在所述支撑板上的投影面积大于所述芯片在所述支撑板上的投影面积;和/或,
所述第二焊接层的厚度为1~20μm。
4.根据权利要求1所述的导线框架,其特征在于,所述框架主体还包括定位端子,所述支撑板上设置有第三焊接层,所述定位端子通过所述第三焊接层与所述支撑板连接。
5.根据权利要求4所述的导线框架,其特征在于,所述连接端子的焊接部的上表面与所述定位端子的上表面平齐设置;和/或,
所述定位端子的数量为四个,四个所述定位端子分别靠近所述支撑板的四个拐角设置。
6.根据权利要求4所述的导线框架,其特征在于,所述连接端子和所述定位端子连接于同一个料带;或者,
所述连接端子和所述定位端子自同一料带裁切形成。
7.根据权利要求4所述的导线框架,其特征在于,所述支撑板的表面与所述连接端子对应的位置设置有第一减薄区,以降低所述连接端子凸出于所述支撑板的高度;和/或,
所述支撑板的表面与所述定位端子对应的位置设置有第二减薄区,以降低所述定位端子凸出于所述支撑板的高度;和/或,
所述支撑板的表面与所述芯片对应的位置设置有定位槽,所述定位槽用于对所述芯片进行定位;和/或,
所述陶瓷基板的材质为氧化铝或氮化硅,所述导线为金线。
8.一种封装组件,其特征在于,包括如权利要求1-7中任一项所述的导线框架、芯片和封装外壳,所述芯片设置于所述导线框架的支撑板,所述封装外壳包覆于至少部分所述芯片和至少部分所述导线框架外,至少部分所述连接端子从所述封装外壳露出。
9.根据权利要求8所述的封装组件,其特征在于,所述封装外壳通过注塑的方式形成,所述封装外壳的材质为热固性材料或热塑性材料。
10.根据权利要求8所述的封装组件,其特征在于,所述封装外壳的材质为环氧树脂或液晶聚合物材料。
CN202410831165.7A 2024-06-26 2024-06-26 一种导线框架和封装组件 Active CN118471938B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410831165.7A CN118471938B (zh) 2024-06-26 2024-06-26 一种导线框架和封装组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410831165.7A CN118471938B (zh) 2024-06-26 2024-06-26 一种导线框架和封装组件

Publications (2)

Publication Number Publication Date
CN118471938A CN118471938A (zh) 2024-08-09
CN118471938B true CN118471938B (zh) 2025-02-11

Family

ID=92163939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410831165.7A Active CN118471938B (zh) 2024-06-26 2024-06-26 一种导线框架和封装组件

Country Status (1)

Country Link
CN (1) CN118471938B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181244A (ja) * 1995-12-25 1997-07-11 Fujitsu Ltd 半導体装置
CN1192046A (zh) * 1997-02-25 1998-09-02 株式会社日立制作所 引线框、半导体器件及该半导体器件的制造工艺
JP2001068582A (ja) * 1999-08-27 2001-03-16 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6489572B2 (en) * 2001-01-23 2002-12-03 Kingpak Technology Inc. Substrate structure for an integrated circuit package and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181244A (ja) * 1995-12-25 1997-07-11 Fujitsu Ltd 半導体装置
CN1192046A (zh) * 1997-02-25 1998-09-02 株式会社日立制作所 引线框、半导体器件及该半导体器件的制造工艺
JP2001068582A (ja) * 1999-08-27 2001-03-16 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN118471938A (zh) 2024-08-09

Similar Documents

Publication Publication Date Title
KR100282285B1 (ko) 적층된 다중칩 모듈 및 그의 제조방법
US6049125A (en) Semiconductor package with heat sink and method of fabrication
US5521429A (en) Surface-mount flat package semiconductor device
JP3066579B2 (ja) 半導体パッケージ
KR100319608B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR0167800B1 (ko) 반도체 장치와 그 제조방법
US6621152B2 (en) Thin, small-sized power semiconductor package
US6441476B1 (en) Flexible tape carrier with external terminals formed on interposers
KR100298162B1 (ko) 수지봉지형반도체장치
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
US7910406B2 (en) Electronic circuit device and method for manufacturing same
JP2001015679A (ja) 半導体装置及びその製造方法
JP2004031754A (ja) 積層マルチチップパッケージ、これを構成するチップの製造方法及びワイヤボンディング方法
JPH09331000A (ja) 半導体パッケージ
JPH10294418A (ja) 半導体装置
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
KR20020070107A (ko) 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법
EP0210371A1 (en) Semiconductor device having a plurality of leads
KR19990069447A (ko) 반도체 패키지와 그 제조방법
CN118471938B (zh) 一种导线框架和封装组件
CN222749495U (zh) 一种轻薄型的集成电路框架和半导体器件
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JPH09330994A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A wire frame and packaging component

Granted publication date: 20250211

Pledgee: Agricultural Bank of China Limited by Share Ltd. Chizhou branch

Pledgor: Chizhou Yunsama Semiconductor Materials Co.,Ltd.

Registration number: Y2025980009894