JP2001053075A - 配線構造及び配線形成方法 - Google Patents
配線構造及び配線形成方法Info
- Publication number
- JP2001053075A JP2001053075A JP22657799A JP22657799A JP2001053075A JP 2001053075 A JP2001053075 A JP 2001053075A JP 22657799 A JP22657799 A JP 22657799A JP 22657799 A JP22657799 A JP 22657799A JP 2001053075 A JP2001053075 A JP 2001053075A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- forming
- opening
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 31
- 239000010410 layer Substances 0.000 claims abstract description 207
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000011247 coating layer Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 230000007613 environmental effect Effects 0.000 claims abstract description 21
- 239000010931 gold Substances 0.000 claims abstract description 21
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 10
- 229910052737 gold Inorganic materials 0.000 claims abstract description 7
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims description 12
- 238000009713 electroplating Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 37
- 238000007747 plating Methods 0.000 description 33
- 239000010949 copper Substances 0.000 description 31
- 239000010408 film Substances 0.000 description 24
- 229910000679 solder Inorganic materials 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 238000007789 sealing Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910000990 Ni alloy Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 238000011109 contamination Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 230000005012 migration Effects 0.000 description 6
- 238000013508 migration Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 5
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QXZUUHYBWMWJHK-UHFFFAOYSA-N [Co].[Ni] Chemical compound [Co].[Ni] QXZUUHYBWMWJHK-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 101000777301 Homo sapiens Uteroglobin Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 102100031083 Uteroglobin Human genes 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001844 chromium Chemical class 0.000 description 1
- OGSYQYXYGXIQFH-UHFFFAOYSA-N chromium molybdenum nickel Chemical compound [Cr].[Ni].[Mo] OGSYQYXYGXIQFH-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
線を実現し、ひいては当該配線を内装した半導体装置や
配線基板等の信頼性の向上に寄与することを目的とす
る。 【解決手段】 絶縁層11,13に形成されたビア・ホ
ールを介して下層の導体層12に電気的に導通するよう
に絶縁層13と下層の導体層12とを覆って形成された
金属薄膜14上に形成された配線層17の表面を、耐環
境性に優れた材料からなる被覆層18で覆うように構成
する。この被覆層18を構成する耐環境性に優れた材料
としては、好適には、ニッケル/金、ニッケル/パラジ
ウム、又はニッケル/パラジウム/金が用いられる。
Description
形成方法に係り、特に、配線材として耐環境性に比較的
劣る銅(Cu)や銀(Ag)等の材料を用いた際に生じ
る不都合を解消するのに有用な技術に関する。
り、配線の多層化と微細化が進んでいる。特にロジック
デバイスにおいては、トランジスタ特性の高性能化を実
現するためには配線の最小ピッチをゲート長に合わせて
小さくすることが必須であり、さらに大電流密度での使
用条件に耐える配線構造が要求される。配線ピッチが縮
小されると、従来はそれほど問題とされなかった配線間
容量と配線抵抗に起因する信号遅延が無視できなくなっ
てくる。これを避けるためには、抵抗率の低い配線材と
誘電率の低い層間絶縁膜を用いることが必要である。
(Al)が用いられているが、最近では、Alと比較し
て同じ配線断面積で低い配線抵抗を実現できるCuが用
いられている。Cuは、Alと同じ配線ピッチで同じ配
線抵抗では配線の厚みを薄くできるため、結果的に配線
間容量を小さくすることができる。特に、近年要求され
ている半導体装置の小型化及び高密度化のニーズに応え
るために開発されているチップ・サイズ・パッケージ
(CSP)構造を有する半導体装置では、ウエハに作り
込まれた各半導体素子(最終的に個々の半導体チップと
して分離される部分)の電極パッドを、当該ウエハとの
間にポリイミド層等の絶縁層を介して、パッケージ外部
に連絡するための再配線を行う必要があるが、その再配
線に使用する配線材として、電気的特性に優れていると
いう観点から主にCuが用いられている。
う利点に加えて、周波数が高くなるとその表皮効果によ
り更に導電性を高めることができるという観点から、配
線材としてAgを用いることも検討されている。
のCSP構造の半導体装置ではその再配線に電気的特性
に優れた配線材を使用しているが、一般に、CuやAg
のように電気的特性に優れた材料は、高温・高湿の環境
下では拡散による汚染やマイグレーション等をひき起こ
すおそれがある。
入してその絶縁性を劣化させたり、或いは配線層中で高
い電流密度に起因して金属原子が電子運動量をもらって
移動し、配線層の変形により断線や短絡等を起こすとい
った不都合が想定される。つまり、CuやAgのように
電気的特性に優れた材料をそのまま配線材として用いる
ことは、当該配線を取り巻く環境面の点で、適当ではな
かった。
装置に特有なものではなく、一般的に耐環境性に比較的
劣るCuやAg等により形成された配線を内装した構造
体であれば、例えばビルドアップ配線板等の配線基板に
ついても、同様に起こり得ることである。また、このよ
うな汚染やマイグレーション等が生じると、当該配線を
内装したCSP構造の半導体装置やビルドアップ配線板
等の配線基板の信頼性が低下することになり、好ましく
ない。
鑑み創作されたもので、電気的特性のみならず耐環境性
にも優れた配線を実現し、ひいては当該配線を内装した
半導体装置や配線基板等の信頼性の向上に寄与すること
ができる配線構造及び配線形成方法を提供することを目
的とする。
を解決するため、本発明の一形態によれば、絶縁層に形
成されたビア・ホールを介して下層の導体層に電気的に
導通するように前記絶縁層上に形成された配線層の表面
を、耐環境性に優れた材料からなる被覆層で覆ったこと
を特徴とする配線構造が提供される。
ホールが形成された絶縁層の上にレジスト層を形成し、
該レジスト層を所要の配線パターンに所定のマージンを
加味して太くしたパターン形状に従うようにパターニン
グして、前記ビア・ホールに対応する領域を含む部分の
レジスト層に開口部を形成する工程と、前記開口部を埋
め込むように導体層を形成する工程と、前記導体層の上
面側及び側面側の表層部分を、前記導体層のパターン形
状が前記所要の配線パターンの形状となるまでエッチン
グにより除去して配線層を形成する工程と、前記配線層
の表面に耐環境性に優れた材料からなる被覆層を形成す
る工程とを含むことを特徴とする配線形成方法が提供さ
れる。
ア・ホールが形成された絶縁層の上に第1のレジスト層
を形成し、該第1のレジスト層を所要の配線パターンに
所定のマージンを加味して太くしたパターン形状に従う
ようにパターニングして、前記ビア・ホールに対応する
領域を含む部分の第1のレジスト層に第1の開口部を形
成する工程と、前記パターニングされた第1のレジスト
層及び前記第1の開口部を覆うように第2のレジスト層
を形成し、該第2のレジスト層を前記所要の配線パター
ンの形状に従うようにパターニングして、前記第1の開
口部の位置の第2のレジスト層に第2の開口部を形成す
る工程と、前記第2の開口部に配線層を形成する工程
と、前記パターニングされた第2のレジスト層を除去す
る工程と、前記配線層の表面に耐環境性に優れた材料か
らなる被覆層を形成する工程とを含むことを特徴とする
配線形成方法が提供される。
よれば、CuやAgなどのように電気的特性に優れてい
るが耐環境性に比較的劣る材料により形成された配線
(配線層)の表面を耐環境性に優れた材料(被覆層)で
覆っているので、配線全体として所要の電気的特性に耐
環境性が付加された構造を実現することができる。これ
によって、従来の配線において見られたような不都合
(拡散による汚染やマイグレーション等)を解消するこ
とができ、ひいては当該配線を内装した半導体装置や配
線基板等の信頼性を向上させることが可能となる。
現する配線形成方法の実施の形態について、添付図面を
参照しながら説明する。図1〜図4は本発明の第1の実
施形態に係る配線形成方法の一適用例を示したもので、
CSP構造の半導体装置の製造工程を順に示したもので
ある。
複数の半導体チップ(図示せず)が作り込まれたウエハ
10を作製する。一例として、シリコン(Si)基板の
表面に窒化シリコン(SiN)やリンガラス(PSG)
等からなる保護膜としてのパッシベーション膜11を形
成した後、各半導体チップ上に所要のパターンで多数形
成されたアルミニウム(Al)の導体層(電極パッド)
12の領域に対応するパッシベーション膜11を除去す
る。これによって、図示のように電極パッド12が露出
し且つ電極パッド12に対応する領域を除いて表面がパ
ッシベーション膜11で覆われたウエハ10が作製され
る。この場合、ウエハ10上にパッシベーション膜11
を設けずに、次の工程で形成される絶縁層にパッシベー
ション膜の機能を兼ねさせてもよい。
リソグラフィにより、ウエハ10の表面に絶縁層を形成
するための感光性のレジストとして感光性のポリイミド
を厚さ6μm程度に塗布し、レジスト層のソフトベーク
(プリベーク)処理を行った後、マスク(図示せず)を
用いて露光及び現像(レジスト層のパターニング)を行
い、更にハードベーク(ポストベーク)処理を行う。レ
ジスト層のパターニングは、電極パッド12の形状に従
うように行われる。従って、露光及び現像を行うと、図
示のように電極パッド12に対応する部分のレジスト層
(ポリイミド層)が除去され、電極パッド12に到達す
る開口部(ビア・ホール)をもつ絶縁層13が形成され
る。
光性のポリイミドを用いているが、これに代えて、非感
光性のポリイミド等の樹脂を使用してもよい。但しこの
場合には、フォトリソグラフィを用いることはできない
ため、例えばレーザ加工により開口部(ビア・ホール)
を形成することになる。次の工程では(図1(c)参
照)、真空雰囲気中でスパッタリングにより、全面に金
属薄膜14を形成する。この金属薄膜14は、下層の絶
縁層13との密着性を高めるために設けられるクロム
(Cr)層とこの上に積層される銅(Cu)層の2層構
造を有している。金属薄膜14の形成は、全面にCrを
スパッタリングにより堆積させて下層部分のCr層を形
成し、更にその上にCuをスパッタリングにより堆積さ
せて上層部分のCu層を形成することにより、行われ
る。ここに、上層部分のCu層は厚さ数Å程度に形成さ
れる。
は、後の工程において配線層の形成、被覆層の形成、ボ
ンディングワイヤ表面への皮膜の形成の際に必要な電解
めっき処理のための給電層、すなわちめっきベース膜と
して機能する。次の工程では(図1(d)参照)、金属
薄膜14の上に感光性のレジスト15として例えばドラ
イフィルムを形成し、更にマスク(図示せず)を用いて
露光及び現像(レジスト層のパターニング)を行う。こ
のパターニングは、後の工程で形成される配線パターン
の形状に従うように行われる。これによって、配線の領
域に対応する部分のレジスト層15に開口部P1が形成
される。
最終的な配線層に対応した所要の配線パターンに所定の
マージンを加味して太くしたパターンを指すものとす
る。この所定のマージンは、後の工程で形成される被覆
層の厚さを規定する。次の工程では(図2(a)参
照)、金属薄膜(給電層)14からの給電による電解め
っきにより、開口部P1(図1(d)参照)を埋め込む
ようにCuのめっき層16を形成する。このCuめっき
層16は、上記配線パターンの形状に従っている。
程での被覆層形成のための空間を確保するために、Cu
めっき層16(図2(a)参照)に対して等方性のエッ
チングを行い、図示のように配線パターンの形状を最終
的な配線層17に対応した所要の配線パターンの形状と
なるまでパターン幅を細くする。このエッチング処理に
より、Cuめっき層16の表層部分(上面側及び側面
側)が除去され、その除去された部分に等間隔の空間S
Pが確保される。一方、Cuめっき層16のうち残存し
た部分は、最終的な配線層17として画定される。この
配線層17は「再配線層」とも呼ばれる。本実施形態で
は、この配線層17の厚さを数十μm程度に選定してい
る。
Cuめっき層16の下層のCu層の部分(給電層14の
上層部分)も除去されるので、厳密には、確保される空
間は図示の例とは若干異なったものとなるが、図示の簡
単化のためにその表示を省略してある。次の工程では
(図2(c)参照)、同様に金属薄膜(給電層)14か
らの給電による電解めっきにより、Cuの配線層17の
表面にニッケル(Ni)めっきと金(Au)めっきを施
し、Ni/Auめっき層を厚さ1μm程度に形成する。
このNi/Auめっき層は、被覆層18として供され
る。なお、被覆層18の形成に際し、NiめっきとAu
めっきに代えて、Niめっきとパラジウム(Pd)めっ
きを施し、Ni/Pdめっき層としてもよい。あるい
は、NiめっきとAuめっきに代えて、NiめっきとP
dめっきとAuめっきを施し、Ni/Pd/Auめっき
層としてもよい。
層18は、本発明が意図する配線層17の保護(汚染や
マイグレーション等の防止)と共に、後述するワイヤボ
ンディングの作業性を容易にするのに役立つ。次の工程
では(図2(d)参照)、NaOH溶液等のレジスト剥
離液を用いてレジスト層15(図2(c)参照)を剥離
し、除去する。
膜14と被覆層18の上に感光性のレジスト19として
例えばドライフィルムを形成し、さらにマスク(図示せ
ず)を用いて露光及び現像(レジスト層のパターニン
グ)を行う。このパターニングは、配線層17(被覆層
18)の端子形成部分、すなわち後の工程で行われるワ
イヤボンディングによりワイヤが接着されるべき部分
(ボンディングパッド)の形状に従うように行われる。
これによって、ボンディングパッドの領域に対応する部
分のレジスト層19に開口部P2が形成される。
部P2に露出したボンディングパッドに外部接続端子と
してのAuのワイヤ20を接着する。このワイヤ20は
約25μmの直径を有し、S字状に形成されている。次
の工程では(図3(b)参照)、ワイヤ20に弾性力を
持たせるために、金属薄膜(給電層)14からの給電に
よる電解めっきにより、ニッケル合金めっきを施し、ワ
イヤ20の表面にNi合金皮膜21を形成する。これに
よって、表面にNi合金皮膜21が形成されたワイヤ
(参照番号22で表す)のトータルの直径を約50μm
とする。
に、ボンディングパッド(露出した被覆層18の端子形
成部分)の表面にもNi合金皮膜21が形成される。N
i合金皮膜21を形成する材料として、例えばニッケル
−コバルト(Ni−Co)やニッケル−クロム−モリブ
デン(Ni−Cr−Mo)等を用いることができる。
H溶液等のレジスト剥離液を用いてレジスト層19(図
3(b)参照)を剥離し、除去する。次の工程では(図
4(a)参照)、エッチングにより、露出している給電
層14を除去する。すなわち、Cuを溶かすエッチング
液により給電層14の上層部分のCu層を除去し、次い
でCrを溶かすエッチング液により下層部分のCr層を
除去する。これによって、図示のように絶縁層(ポリイ
ミド層)13が露出する。
程で半導体チップをプリント基板等にはんだ付けで実装
する際にそのはんだ付けを行い易くするために、無電解
めっきにより、表面にNi合金皮膜が形成されたワイヤ
22の表面にAuの皮膜23を厚さ0.1μm程度に形
成する。この際に、金属塩と還元剤を主成分とするめっ
き液中にウエハごと浸漬して無電解めっきを行うので、
実際には図示のようにワイヤ22の表面のみならず他の
金属部分(被覆層18、給電層14)の表面にもAu皮
膜23が形成される。なお、図示の便宜上、表面にAu
皮膜23が形成されたワイヤを参照番号24で表すもの
とする。
サー等によりウエハ10を切断して個々の半導体チップ
CPに分離し、各半導体チップをプリント基板等の実装
基板25上に実装する。これは、図示のようにワイヤ2
4の先端部を実装基板25上の対応する電極パッド(図
示せず)に当ててはんだ26により接着することによ
り、行われる。
ば、図2に示されるように、電気的特性に優れているが
耐環境性に比較的劣るCuにより形成された配線層17
の表面を、耐環境性に優れた材料からなる被覆層18
(Ni/Auめっき層又はNi/Pdめっき層)で覆っ
ているので、配線全体として所要の電気的特性に耐環境
性が付加された構造を実現することができる。
たような、拡散による汚染やマイグレーション等といっ
た不都合を解消することが可能となる。これは、当該配
線を内装したCSP構造の半導体装置の信頼性の向上に
寄与するものである。また、等方性のエッチングにより
配線層17の周囲に等間隔の空間SPが形成され得るの
で、配線層17の表面を覆って形成されるべき被覆層1
8の厚さを均一にすることができる。これは、被覆層1
8による配線層17の保護という観点から、汚染やマイ
グレーション等の防止により一層寄与する。
たように、半導体チップの外部接続端子としてのS字状
のワイヤ20(22,24)に弾性力を持たせているの
で、図4(c)の工程で半導体チップCPを実装基板2
5上に実装した時に生じる応力を緩和することができ、
ひいては両者間の接続信頼性を上げることができる。ま
た、ワイヤの長さや形状によってインピーダンスの最適
化を図ることができるので、半導体装置としての電気的
特性の改善に寄与することができる。さらに、はんだバ
ンプ等の電極構造と比べてワイヤ形状の方が相対的に表
面積が大きいため、放熱効果という点で有利である。
徴である被覆層を形成する空間を確保するためにエッチ
バック処理を用いたが(図2(b)参照)、被覆層を形
成する空間を確保するための手法はこれに限定されない
ことはもちろんである。その一例は図5に示される。図
5は本発明の第2の実施形態に係る配線形成方法を説明
するための部分的な工程を示したものである。
CSP構造の半導体装置は、第1の実施形態における図
1(a)〜図1(c)の工程と同様の工程を経て、さら
に図5(a)〜図5(d)に示す工程を経た後、第1の
実施形態における図2(c)以降の工程と同様の工程を
経ることにより製造される。本実施形態では、被覆層を
形成する空間を確保するための手法として、2種類のレ
ジストを用い、各々のパターニングを工夫している。
14の上に第1のレジスト層31を塗布し、配線パター
ンの形状に従うように該レジスト層のパターニングを行
い、該配線の領域に対応する部分のレジスト層31に開
口部Q1を形成する。なお、ここにいう「配線パター
ン」とは、上述したように所要の配線パターンに所定の
マージンを加味して太くしたパターンを指すものであ
る。
1及び第1のレジスト層31を覆うように第2のレジス
ト層32を塗布し、所要の配線パターンの形状に従うよ
うに該レジスト層のパターニングを行う。これによって
形成された開口部Q2は、所要の配線パターン幅を規定
する。次に図5(c)に示す工程では、金属薄膜(給電
層)14からの給電による電解めっきにより、開口部Q
2にCuのめっき層33を形成する。このCuめっき層
33は最終的な配線層を構成し、第1の実施形態と同
様、その厚さを数十μm程度に選定している。
ジスト層32(図5(c)参照)を除去する。これによ
って、図示のように配線層33の周囲に被覆層形成のた
めの均一な空間が確保される。この後、この空間を満た
すように被覆層を形成し(図2(c)参照)、更に第1
のレジスト層31を除去する(図2(d)参照)。各レ
ジスト層31,32の除去に際しては、一方のレジスト
層には影響を与えずに他方のレジスト層のみを溶解し得
る薬液を用いて処理する。
を構成する配線材としてCuを用いているが、このCu
に代えて、Ag等の他の配線材を用いてもよいことはも
ちろんである。また、上述した各実施形態では、外部接
続端子としてS字状のワイヤを用いたCSP構造の半導
体装置について説明したが、外部接続端子の形態はこれ
に限定されないことはもちろんであり、例えばはんだボ
ールを用いてもよい。
して用いた半導体装置は、その一例が図6に示されてお
り、例えば以下のようにして作製することができる。先
ず、第1の実施形態における図1(a)〜図2(d)の
工程と同様の工程を経た後、金属薄膜14と被覆層18
の上にドライフィルム等の感光性のレジストをビア・ポ
ストの形状に従うようにパターニングし、次いで金属薄
膜(給電層)14からの給電による電解めっきにより、
パターニングされたレジスト層をマスクにしてCuのビ
ア・ポスト41を形成し、さらに必要に応じてビア・ポ
ストの頂上部にバリヤメタル層を形成した後、レジスト
層を除去し、露出している給電層14をエッチングによ
り除去し、さらにウエハ10を封止樹脂(封止樹脂層4
2)により封止した後、露出したビア・ポスト41の頂
上部に外部接続端子としてのはんだボール43をリフロ
ーにより接着する。この後、ダイサー等により、封止樹
脂層42と共にウエハ10を切断して個々の半導体チッ
プに分離し、各半導体チップを実装基板上に実装する。
層18で覆われた配線層17上にビア・ポストを備えた
構造となっているが、かかるビア・ポストを持たない半
導体装置の構造としてもよいことはもちろんである。こ
のようなビア・ポストを持たない半導体装置は、その一
例が図7に示されており、例えば以下のようにして作製
することができる。
〜図2(d)の工程と同様の工程を経た後、露出してい
る給電層14をエッチングにより除去し、次いで露出し
た絶縁層13と被覆層18を覆うように封止樹脂層44
を例えばポッティングにより形成し、さらに封止樹脂層
44において被覆層18(配線層17)の端子形成部分
に対応する領域にレーザ等によりビア・ホールを形成し
た後、このビア・ホール内に外部接続端子としてのはん
だボール45を配置し、リフローを行ってはんだボール
45を被覆層18(配線層17)上に接着する。この
後、図6の場合と同様に、個々の半導体チップに分離
し、実装基板上に実装する。
ジスト層を形成してもよい。この場合、ソルダレジスト
層は、スクリーン印刷によりはんだボール接合部が開口
するようにソルダレジストを塗布するか、或いは、感光
性のソルダレジストを塗布して露光及び現像により当該
レジスト層のパターニングを行うことにより、形成され
得る。
造の半導体装置における再配線層の形成に本発明を適用
した場合について説明したが、本発明の要旨からも明ら
かなように、適用形態はこれに限定されないことはもち
ろんである。例えば、CSP構造の半導体装置やボール
・グリッド・アレイ(BGA)等のパッケージ構造を有
する半導体装置を搭載すべく、近年要求されている配線
の微細化及び高密度化のニーズに応えるために実用化が
進んでいるビルドアップ配線板等の配線基板にも本発明
を適用することが可能である。
とビア・ホール形成プロセスの組合せにより多種類のも
のが作製可能であり、その製造プロセスは、一般的に、
絶縁層の形成、絶縁層におけるビア・ホールの形成、及
び、ビア・ホールの内部を含めた導体パターン(すなわ
ち配線層)の形成を順次繰り返して各層を積み上げてい
くものである。かかるプロセスにおいて、導体パターン
(配線層)を形成する際に、上述した各実施形態に係る
配線形成方法を適用することができる。
中、50はビルドアップ配線板のコア基板(絶縁材)、
51はビルドアップ配線板の2層目の絶縁層、52はビ
ルドアップ配線板を保護するためのソルダレジスト層、
53,56は金属薄膜14(図4(a)参照)に相当す
る金属薄膜、54,57は配線層17(同図参照)に相
当する配線層、55,58は被覆層18(同図参照)に
相当する被覆層、59はソルダレジスト層52に形成さ
れた開口部から露出している被覆層58(配線層57)
のランド部を示す。このランド部59には、ビルドアッ
プ配線板に搭載する半導体素子の電極端子が接続され
る。
気的特性のみならず耐環境性にも優れた配線を実現する
ことができ、これによって当該配線を内装した半導体装
置や配線基板等の信頼性の向上を図ることが可能とな
る。
適用したCSP構造の半導体装置の製造工程を示す断面
図である。
ある。
ある。
ある。
説明するための部分的な工程を示す断面図である。
適用例(その1)を示す断面図である。
適用例(その2)を示す断面図である。
適用例(その3)を示す断面図である。
膜) 15,19,31,32…レジスト層 16…導体層(Cuめっき層) 17,33,54,57…配線層(Cuめっき層) 18,55,58…被覆層(Ni/Auめっき層又はN
i/Pdめっき層) 20,22,24…ワイヤ(外部接続端子) 21…Ni合金皮膜 23…Au皮膜 25…実装基板 26…はんだ 41…ビア・ポスト 42,44…封止樹脂層 43,45…はんだボール(外部接続端子) 50…コア基板(絶縁材) 51…絶縁層 52…ソルダレジスト層 59…ランド部
Claims (9)
- 【請求項1】 絶縁層に形成されたビア・ホールを介し
て下層の導体層に電気的に導通するように前記絶縁層上
に形成された配線層の表面を、耐環境性に優れた材料か
らなる被覆層で覆ったことを特徴とする配線構造。 - 【請求項2】 前記耐環境性に優れた材料として、ニッ
ケル/金、ニッケル/パラジウム、又はニッケル/パラ
ジウム/金を用いたことを特徴とする請求項1に記載の
配線構造。 - 【請求項3】 ビア・ホールが形成された絶縁層の上に
レジスト層を形成し、該レジスト層を所要の配線パター
ンに所定のマージンを加味して太くしたパターン形状に
従うようにパターニングして、前記ビア・ホールに対応
する領域を含む部分のレジスト層に開口部を形成する工
程と、 前記開口部を埋め込むように導体層を形成する工程と、 前記導体層の上面側及び側面側の表層部分を、前記導体
層のパターン形状が前記所要の配線パターンの形状とな
るまでエッチングにより除去して配線層を形成する工程
と、 前記配線層の表面に耐環境性に優れた材料からなる被覆
層を形成する工程とを含むことを特徴とする配線形成方
法。 - 【請求項4】 前記開口部を形成する工程の前に、前記
ビア・ホールが形成された絶縁層と該ビア・ホールから
露出する下層の導体層とを覆うように金属薄膜をスパッ
タリングにより形成する工程を含み、前記金属薄膜を給
電層として用いて電解めっきにより前記開口部を埋め込
むように導体層を形成することを特徴とする請求項3に
記載の配線形成方法。 - 【請求項5】 ビア・ホールが形成された絶縁層の上に
第1のレジスト層を形成し、該第1のレジスト層を所要
の配線パターンに所定のマージンを加味して太くしたパ
ターン形状に従うようにパターニングして、前記ビア・
ホールに対応する領域を含む部分の第1のレジスト層に
第1の開口部を形成する工程と、 前記パターニングされた第1のレジスト層及び前記第1
の開口部を覆うように第2のレジスト層を形成し、該第
2のレジスト層を前記所要の配線パターンの形状に従う
ようにパターニングして、前記第1の開口部の位置の第
2のレジスト層に第2の開口部を形成する工程と、 前記第2の開口部に配線層を形成する工程と、 前記パターニングされた第2のレジスト層を除去する工
程と、 前記配線層の表面に耐環境性に優れた材料からなる被覆
層を形成する工程とを含むことを特徴とする配線形成方
法。 - 【請求項6】 前記第1の開口部を形成する工程の前
に、前記ビア・ホールが形成された絶縁層と該ビア・ホ
ールから露出する下層の導体層とを覆うように金属薄膜
をスパッタリングにより形成する工程を含み、前記金属
薄膜を給電層として用いて電解めっきにより前記第2の
開口部に配線層を形成することを特徴とする請求項5に
記載の配線形成方法。 - 【請求項7】 前記パターニングされた第2のレジスト
層の除去を、前記第1のレジスト層には影響を与えない
薬液を用いて行うことを特徴とする請求項5に記載の配
線形成方法。 - 【請求項8】 前記所定のマージンは、前記配線層の表
面に形成されるべき前記被覆層の厚さを規定することを
特徴とする請求項3又は5に記載の配線形成方法。 - 【請求項9】 前記耐環境性に優れた材料として、ニッ
ケル/金、ニッケル/パラジウム、又はニッケル/パラ
ジウム/金を用いたことを特徴とする請求項3から8の
いずれか一項に記載の配線形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22657799A JP3524441B2 (ja) | 1999-08-10 | 1999-08-10 | 配線形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22657799A JP3524441B2 (ja) | 1999-08-10 | 1999-08-10 | 配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001053075A true JP2001053075A (ja) | 2001-02-23 |
JP3524441B2 JP3524441B2 (ja) | 2004-05-10 |
Family
ID=16847360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22657799A Expired - Fee Related JP3524441B2 (ja) | 1999-08-10 | 1999-08-10 | 配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3524441B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1261029A3 (en) * | 2001-05-25 | 2004-06-09 | Shinko Electric Industries Co. Ltd. | Semiconductor device and method of production of same |
US6998339B2 (en) | 2002-09-11 | 2006-02-14 | Shinko Electric Industries Co., Ltd. | Method of forming conductor wiring pattern |
JP2010171386A (ja) * | 2008-12-26 | 2010-08-05 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2010251687A (ja) * | 2009-03-26 | 2010-11-04 | Sanyo Electric Co Ltd | 半導体装置 |
JP2011097034A (ja) * | 2009-10-30 | 2011-05-12 | Samsung Electronics Co Ltd | 再配線構造を有する半導体素子とパッケージ、及びその製造方法 |
WO2011074589A1 (ja) * | 2009-12-15 | 2011-06-23 | 三菱瓦斯化学株式会社 | エッチング液及びこれを用いた半導体装置の製造方法 |
JP2012004210A (ja) * | 2010-06-15 | 2012-01-05 | Renesas Electronics Corp | 半導体集積回路装置およびその製造方法 |
CN102623392A (zh) * | 2011-01-31 | 2012-08-01 | 瑞萨电子株式会社 | 半导体器件的制造方法及半导体器件 |
JP2014022505A (ja) * | 2012-07-17 | 2014-02-03 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
WO2015097979A1 (ja) * | 2013-12-27 | 2015-07-02 | パナソニックIpマネジメント株式会社 | 半導体装置 |
JP2015532010A (ja) * | 2012-09-07 | 2015-11-05 | アール アンド ディー サーキッツインコーポレイテッドR & D Circuits Inc. | 導体パッドをプリント回路基板にゼロ・アンダーカット技術を用いて形成するための方法及び構造 |
JP2016111154A (ja) * | 2014-12-04 | 2016-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US9607954B2 (en) | 2015-08-05 | 2017-03-28 | Renesas Electronics Corporation | Method of manufacturing semiconductor device and semiconductor device |
JP2020167330A (ja) * | 2019-03-29 | 2020-10-08 | ローム株式会社 | 半導体装置および半導体パッケージ |
-
1999
- 1999-08-10 JP JP22657799A patent/JP3524441B2/ja not_active Expired - Fee Related
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1261029A3 (en) * | 2001-05-25 | 2004-06-09 | Shinko Electric Industries Co. Ltd. | Semiconductor device and method of production of same |
US6998339B2 (en) | 2002-09-11 | 2006-02-14 | Shinko Electric Industries Co., Ltd. | Method of forming conductor wiring pattern |
JP2010171386A (ja) * | 2008-12-26 | 2010-08-05 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2010251687A (ja) * | 2009-03-26 | 2010-11-04 | Sanyo Electric Co Ltd | 半導体装置 |
JP2011097034A (ja) * | 2009-10-30 | 2011-05-12 | Samsung Electronics Co Ltd | 再配線構造を有する半導体素子とパッケージ、及びその製造方法 |
CN102687251A (zh) * | 2009-12-15 | 2012-09-19 | 三菱瓦斯化学株式会社 | 蚀刻液及使用其的半导体装置的制造方法 |
US8900478B2 (en) | 2009-12-15 | 2014-12-02 | Mitsubishi Gas Chemical Company, Inc. | Etchant and method for manufacturing semiconductor device using same |
WO2011074589A1 (ja) * | 2009-12-15 | 2011-06-23 | 三菱瓦斯化学株式会社 | エッチング液及びこれを用いた半導体装置の製造方法 |
JP2012004210A (ja) * | 2010-06-15 | 2012-01-05 | Renesas Electronics Corp | 半導体集積回路装置およびその製造方法 |
CN102623392A (zh) * | 2011-01-31 | 2012-08-01 | 瑞萨电子株式会社 | 半导体器件的制造方法及半导体器件 |
JP2012160512A (ja) * | 2011-01-31 | 2012-08-23 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
US9704805B2 (en) | 2012-07-17 | 2017-07-11 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of same |
JP2014022505A (ja) * | 2012-07-17 | 2014-02-03 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US9343395B2 (en) | 2012-07-17 | 2016-05-17 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of same |
JP2015532010A (ja) * | 2012-09-07 | 2015-11-05 | アール アンド ディー サーキッツインコーポレイテッドR & D Circuits Inc. | 導体パッドをプリント回路基板にゼロ・アンダーカット技術を用いて形成するための方法及び構造 |
WO2015097979A1 (ja) * | 2013-12-27 | 2015-07-02 | パナソニックIpマネジメント株式会社 | 半導体装置 |
JPWO2015097979A1 (ja) * | 2013-12-27 | 2017-03-23 | パナソニックIpマネジメント株式会社 | 半導体装置 |
US9673139B2 (en) | 2013-12-27 | 2017-06-06 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
US9576921B2 (en) | 2014-12-04 | 2017-02-21 | Renesas Electronics Corporation | Semiconductor device and manufacturing method for the same |
JP2016111154A (ja) * | 2014-12-04 | 2016-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US9607954B2 (en) | 2015-08-05 | 2017-03-28 | Renesas Electronics Corporation | Method of manufacturing semiconductor device and semiconductor device |
JP2020167330A (ja) * | 2019-03-29 | 2020-10-08 | ローム株式会社 | 半導体装置および半導体パッケージ |
CN111755404A (zh) * | 2019-03-29 | 2020-10-09 | 罗姆股份有限公司 | 半导体装置及半导体封装体 |
JP7319808B2 (ja) | 2019-03-29 | 2023-08-02 | ローム株式会社 | 半導体装置および半導体パッケージ |
JP2023126644A (ja) * | 2019-03-29 | 2023-09-07 | ローム株式会社 | 半導体装置および半導体パッケージ |
US11961816B2 (en) | 2019-03-29 | 2024-04-16 | Rohm Co., Ltd. | Semiconductor chip and semiconductor device including a copper pillar and an intermediate layer and a concave portion formed at one end surface of the copper pillar |
US12341120B2 (en) | 2019-03-29 | 2025-06-24 | Rohm Co., Ltd. | Semiconductor chip and semiconductor device including a copper pillar and an intermediate layer |
Also Published As
Publication number | Publication date |
---|---|
JP3524441B2 (ja) | 2004-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
JP3526548B2 (ja) | 半導体装置及びその製造方法 | |
JP4850392B2 (ja) | 半導体装置の製造方法 | |
US20080122079A1 (en) | Package substrate and manufacturing method thereof | |
JP3356921B2 (ja) | 半導体装置およびその製造方法 | |
JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
JP3502800B2 (ja) | 半導体装置の製造方法 | |
JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
JP2005294451A (ja) | 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置 | |
JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
US6784557B2 (en) | Semiconductor device including a diffusion layer formed between electrode portions | |
JP3524441B2 (ja) | 配線形成方法 | |
JP2004158827A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3285919B2 (ja) | 半導体装置 | |
JP3538029B2 (ja) | 半導体装置の製造方法 | |
JP2001135742A (ja) | 半導体装置の製造方法 | |
JP4352294B2 (ja) | 半導体装置の製造方法 | |
KR100679470B1 (ko) | 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법 | |
JPH10335337A (ja) | 半導体装置及びその製造方法 | |
JPH11204678A (ja) | 半導体装置及びその製造方法 | |
JPH11204560A (ja) | 半導体装置及びその製造方法 | |
EP1003209A1 (en) | Process for manufacturing semiconductor device | |
JP3520764B2 (ja) | 半導体装置およびその製造方法 | |
JP4084737B2 (ja) | 半導体装置 | |
US20080251915A1 (en) | Structure of semiconductor chip and package structure having semiconductor chip embedded therein |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |