[go: up one dir, main page]

JP2001053056A - エピタキシャル層を1つの基板から分離して他の基板に移し替えるための方法 - Google Patents

エピタキシャル層を1つの基板から分離して他の基板に移し替えるための方法

Info

Publication number
JP2001053056A
JP2001053056A JP2000168653A JP2000168653A JP2001053056A JP 2001053056 A JP2001053056 A JP 2001053056A JP 2000168653 A JP2000168653 A JP 2000168653A JP 2000168653 A JP2000168653 A JP 2000168653A JP 2001053056 A JP2001053056 A JP 2001053056A
Authority
JP
Japan
Prior art keywords
epitaxial
layer
substrate
epitaxial layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000168653A
Other languages
English (en)
Other versions
JP4570733B2 (ja
Inventor
Yong Chen
ヨング・チェン
Shih-Yuan Wang
シー・ユアン・ワング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2001053056A publication Critical patent/JP2001053056A/ja
Application granted granted Critical
Publication of JP4570733B2 publication Critical patent/JP4570733B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 高品質光学素子の製造に好適な安定した均一
なエピタキシャル層を得ることができるような方法を提
供する。 【解決手段】 第1のエピタキシャル層12を第1の基
板11上に成長させるステップと、第1のエピタキシャ
ル層12の表面上の一部にマスク14を設けるステップ
と、第2のエピタキシャル層17,37を第1のエピタ
キシャル層12の上に形成するステップと、第2のエピ
タキシャル層17,37にトレンチ20を形成してマス
ク14を露出させるステップと、第2の基板18を第2
のエピタキシャル層17,37にボンディングするステ
ップと、トレンチ20にエッチング剤を注入し、マスク
14をエッチングして第2のエピタキシャル層17,3
7を第1のエピタキシャル層12から分離するステップ
とをそれぞれ有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般的に半導体材
料の製作方法に関し、より具体的には、エピタキシャル
成長させた層を1つの基板から分離して他の基板に移し
替えるための方法に関する。
【0002】
【従来の技術】ダイオード,トランジスタ,レーザ等の
ような多くの電子デバイスのビルディング・ブロック
(構成基礎)は、基板上に成長させることができる半導
体材料である。この半導体材料は、半導体材料のエピタ
キシャル層を基板上に成長させることにより製作され
る。基板材料としては、エピタキシャル層の成長に用い
る材料とは異なる組成及び格子パラメータ(格子定数)
を持つものが利用可能であり、そのような材料は頻繁に
利用されている。例えば、窒化ガリウム(GaN)のエ
ピタキシャル層は、サファイア基板上に成長させること
ができる。
【0003】半導体材料から様々な発光構造を製作する
ことが可能である。これらの構造を完成させるために
は、エピタキシャル層を元の基板から分離して他の基板
に移し替えることが望ましい場合が多い。例えば、エッ
ジ放出レーザ(端面放出型レーザ、或いは吸収端発光レ
ーザ)を製造する場合、反射面を得るためにエピタキシ
ャル層を劈開(cleavage)しなければならない。ここ
で、劈開とは、基板とエピタキシャル層とを含むウエハ
の端部に刻み目又は切り込みを入れて破断し、エピタキ
シャル材料の格子面に沿ったきれいで滑らかな断面を露
出する処理である。平行な一対の切子面が、反射ミラー
としてエッジ放出型半導体レーザにおいて用いられる。
【0004】しかしながら、GaNエピタキシャル層が
サファイア(Al2 3 )基板に結合している間は、劈
開を実施することは難しい。従って、GaNエピタキシ
ャル層がサファイア上で成膜された場合、GaNをサフ
ァイア基板から分離するのが望ましい。これは、サファ
イア基板を簡単には劈開できないためであり、更には、
サファイア及びGaNエピタキシャル材料が異なる格子
定数を持っていて格子面が正確に揃わないことに起因す
る。これにより、エピタキシャル層とサファイア基板と
が互いに結合している場合は、劈開によりきれいなエピ
タキシャル層の平行面を得ることができない。従って、
エッジ放出レーザを作成するためは、エピタキシャル層
をサファイア基板から分離し、このエピタキシャル層
を、劈開がより容易な珪素(Si)等のような異なる基
板に移し替えることが望ましい。
【0005】垂直空洞面放出レーザ(VCSEL)は、
通常、非常に薄いGaN及びAlGaNの交互の層から
成る複数の量子井戸層の領域を含み、その回りには分布
型ブラッグリフレクタ(DBR)が形成されている。
【0006】従来型のVCSELにおいては、少なくと
も基板と量子井戸層の間にあるDBRは、交互に配置さ
れたGaN層及びAlGaN層から形成されており、こ
れにより量子井戸層をほぼ正確な格子パラメータを持つ
結晶性材料上に成長させることができるようになってい
る。しかしながら、結晶性GaN/AlGaNのDBR
は、充分な反射率を持つものを作ることが困難である。
二酸化珪素(SiO2)及び酸化ハフニウム(Hf
x )のような2つの誘電体材料の交互の層から構成さ
れる誘電体DBRは、必要とされる反射率を持たせるよ
うに作成することがより容易ではあるものの、これらの
誘電層上に量子井戸層を成長させることはできない。
【0007】第1のクラッド層、一組の量子井戸層、第
2のクラッド層及び誘電体から成る第1のDBRをそれ
ぞれ含む部分的VCSEL構造を1つの基板上に成長さ
せ、そしてそれを他の基板に移し替えることができるよ
うにするのが望ましい。こうすることにより、第2のク
ラッド層及び第1のDBRが新しい基板と接触し、第1
のクラッド層が露出することになり、この上に誘電体か
ら成る第2のDBRを成長させることができる。
【0008】従来においては、サファイア基板の上に成
長(形成)されたエピタキシャル層とその基板との間の
界面においてエピタキシャル層をレーザを使って溶かす
ことにより、そのエピタキシャル層をサファイア基板か
ら分離するようにしていた。サファイア基板上に成長さ
せたGaNエピタキシャル層の場合は、紫外線レーザの
出力ビームをサファイア基板を通して照射し、GaNと
サファイア基板との界面付近のGaNの薄い層を溶かす
ことにより、GaNエピタキシャル層をサファイア基板
から分離するようにしていた。
【0009】
【発明が解決しようとする課題】エピタキシャル層を基
板から分離するためにレーザを用いる方法の欠点は、レ
ーザビームのスポット径に限界があるために、一度の照
射ではエピタキシャル層の小さな部分しか分離すること
ができないというところにある。
【0010】エピタキシャル層を基板から分離するため
にレーザを用いる方法の他の欠点は、レーザ光の透過深
度を制御することが困難なことにある。このことは、G
aNエピタキシャル層の一部がその表面の粗さや材料中
の熱衝撃が原因で使用できなくなる可能性をもたらす結
果となる。なお、透過深度を制御することが難いのは、
GaNエピタキシャル層とサファイア基板との間の界面
で放散する熱を正確に制御することができないからであ
る。
【0011】従って産業界においては、エピタキシャル
層を1つの基板から分離してそのエピタキシャル層を他
の基板に移し替えるための、より良く制御が可能でかつ
実用的な方法に対するニーズが、解消されないまま残っ
ているのである。
【0012】本発明は、エピタキシャル層を1つの基板
から分離し、それを他の基板に移し替えるための方法を
提供するものである。エピタキシャル層を1つの基板か
ら分離し、それを他の基板に移し替えるための本発明の
方法は、特定の適用要件に限定されるものではないが、
GaN材料から成るエピタキシャル層をサファイア基板
から分離し、それを珪素(Si)等の他の材料から成る
基板に移し替える場合に特に好適な方法である。GaN
材料としては、窒化ガリウム(GaN),窒化インジウ
ムガリウム(InGaN),窒化インジウム(In
N),窒化アルミニウムガリウム(AlGaN),窒化
アルミニウム(AlN),窒化アルミニウムインジウム
ガリウム(AlInGaN),窒化ガリウム砒素(Ga
AsN),窒化インジウムガリウム砒素(InGaAs
N),窒化アルミニウムガリウム砒素(AlGaAs
N),窒化ガリウム燐(GaPN),窒化インジウムガ
リウム燐(InGaPN),窒化アルミニウムガリウム
燐(AlGaPN)等のIII−V族の元素が含まれる
が、これらに限定されるものではない。
【0013】
【課題を解決するための手段】本発明は、エピタキシャ
ル層を1つの基板から分離し、その分離したエピタキシ
ャル層を他の基板に移し替えるための方法として概念化
することができる。本方法は、第1のエピタキシャル層
を第1の基板上に成長させるステップと、前記第1のエ
ピタキシャル層の表面の一部にマスクを設けるステップ
と、前記第1のエピタキシャル層上に第2のエピタキシ
ャル層を成長させるステップと、前記第2のエピタキシ
ャル層中にトレンチ(溝又は凹部)を形成してマスクを
露出させるステップと、第2の基板を前記第2のエピタ
キシャル層にボンディング(結合)するステップと、前
記マスクをエッチングして前記第2のエピタキシャル層
を前記第1のエピタキシャル層から分離するためにエッ
チング剤を前記トレンチを通して注入するステップと、
をそれぞれ有している。
【0014】上述したエピタキシャル層を1つの基板か
ら分離して他の基板に移し替えるための方法を、サファ
イア基板上にエピタキシャル層を作成する際に利用した
場合には、高品質光学素子の製造に好適な安定した均一
なエピタキシャル層を得ることができる。
【0015】本発明には多くの利点があるが、以下にそ
のうちの幾つかを単なる事例として挙げることとする。
【0016】本発明の利点は、高品質光学素子の製造に
好適な高品質の切子面(結晶体の平面)を形成すること
ができることにある。
【0017】本発明の他の利点は、分離され、露出され
たエピタキシャル層の表面上に成長させた高い反射率の
誘電体DBRを組み込んだ垂直空洞面放出レーザ(VC
SEL)を製造することが可能となることにある。
【0018】本発明の他の利点は、光学素子中の電流分
布が改善されることにある。
【0019】本発明の他の利点は、単純であり、商業用
の大量生産を容易に実現することができるということに
ある。
【0020】本発明の他の特徴及び利点は、以下の詳細
な説明及び添付図面を参照することにより、当業者には
明らかとなるであろう。これらの更なる特徴及び利点
は、本発明の範囲に含まれるものである。
【0021】本発明は、様々な基板及びエピタキシャル
成長材料を利用して実現することができる。本発明は、
様々な材料に適用可能であるが、エピタキシャル層を1
つの基板から分離してそれを他の基板に移し替えるため
の方法についての推奨される実施形態は、窒化ガリウム
材料から成るエピタキシャル成長層をサファイア基板か
ら効率的に分離し、それを珪素(Si)のような他の材
料から成る基板に移し替えるために特に有用である。G
aN材料としては、窒化ガリウム(GaN),窒化イン
ジウムガリウム(InGaN),窒化インジウム(In
N),窒化アルミニウムガリウム(AlGaN),窒化
アルミニウム(AlN),窒化アルミニウムインジウム
ガリウム(AlInGaN),窒化ガリウム砒素(Ga
AsN),窒化インジウムガリウム砒素(InGaAs
N),窒化アルミニウムガリウム砒素(AlGaAs
N),窒化ガリウム燐(GaPN),窒化インジウムガ
リウム燐(InGaPN),窒化アルミニウムガリウム
燐(AlGaPN)等のIII−V族の元素を含むが、
これらに限定されない。本発明の概念及び特徴は、他の
材料のエピタキシャル層及び他の基板材料にも適用可能
である。更に、同じ材料から成るエピタキシャル層上で
のエピタキシャル層の成長は、異なる材料から成るエピ
タキシャル層上でのエピタキシャル層の成長と同様、本
発明に含まれるものである。
【0022】
【発明の実施の形態】ここで、図面を参照して本発明の
実施形態を説明するが、請求項に定義の本発明に対する
より深い理解が以下の図面を参照することにより得られ
るであろう。なお、図中における構成要素は必ずしも相
対的な大きさを表わすものではなく、本発明の原理を明
確に説明することに重点をおいて描かれたものである。
【0023】図1〜図5は、本発明の方法に係る第1の
実施形態を示すものであって、エピタキシャル層を1つ
の基板から分離してそれを他の基板に移し替えるための
方法を示している。図1は、エピタキシャル集合体10
を示している。エピタキシャル集合体10はサファイア
基板(第1の基板)11と、その上に成長させた第1の
エピタキシャルGaN層12とを含んでいる。サファイ
アは、理想に近い絶縁材料であり、高品質のGaN層を
成長させることができる格子パラメータを持っているA
2 3 の一形態である。第1のエピタキシャルGaN
層12の上面には、マスク14が形成されている。マス
ク14は、エピタキシャル成長を生じないような材料で
なければならず、また、第1のエピタキシャルGaN層
12、その上に成長させられる第2のエピタキシャル
層、及びこの第2のエピタキシャル層に取付けられる第
2の基板にそれぞれ使用される何れの材料よりも先に選
択的にエッチングされる材質ものでなければならない。
なお、第2の基板及び第2のエピタキシャル層について
は後に説明する。マスク14の材料は、二酸化珪素(S
iO2 )のような誘電材料であっても、タングステンの
ような導電性材料であっても良い。マスク14は、第1
のエピタキシャルGaN層12の表面の一部を覆うよう
に設けられる。
【0024】第1のエピタキシャルGaN層12の表面
のうちマスク14で覆われた表面部分は、第1のエピタ
キシャルGaN層12上に成長される第2のエピタキシ
ャルGaN層17が第1のエピタキシャルGaN層12
から分離される位置を画定する。第2のエピタキシャル
GaN層17の材料の無駄を可能な限り少なく抑えると
いう観点から、理想的にはマスク14中のウィンドウは
できるだけ狭く作ることが望ましい。しかしながら、実
際上では、ウィンドウの最低幅は2つの要因により制約
される。第1には、第2のエピタキシャルGaN層17
用の種層として作用することができるように第1のエピ
タキシャルGaN層12が適切な位置に露出していなけ
ればならないという点である。第2には、マスク14を
除去するエッチング剤のために通路が設けられていなけ
ればならないという点である。マスク14中の細長いウ
ィンドウは現在推奨される実施形態を表わしている。そ
の代わりに、円形又は多角形のウィンドウを用いても良
い。
【0025】次に、図2に示すように、第2のエピタキ
シャルGaN層17が第1のエピタキシャルGaN層1
2上に成長せしめられる。この第2のエピタキシャルG
aN層17の成長は、最初の段階においては、第1のエ
ピタキシャルGaN層12の露出面上から始まる。そし
て、第2のエピタキシャルGaN層17がマスク14中
のウィンドウを満たした後に、第1のエピタキシャルG
aN層12及びマスク14上に連続的なエピタキシャル
層が形成される。
【0026】ここでは、GaN材料の単一層として図示
したが、第2のエピタキシャルGaN層17は、不純物
をドープした半導体層,クラッド層及び活動層(active
layer)等のような追加のエピタキシャル層を含んでい
ても全くかまわない。これらの追加のエピタキシャル層
は、通常、半導体レーザ等の半導体発光素子を作成する
場合に形成される。第2のエピタキシャルGaN層17
が、製造しようとするデバイスに必要とされるだけの追
加層を含んでいても良いことは言う迄もない。しかしな
がら、本発明の概念は第2のエピタキシャルGaN層1
7の構成に関係なく適用可能である。
【0027】次に、図3に示すように、第2のエピタキ
シャルGaN層17を貫通して延び、マスク14を露出
するトレンチ(溝又は凹部)20が形成される。このト
レンチ20は、第1のエピタキシャルGaN層12の厚
さ方向の一部にまで延びていても良い。トレンチ20
は、後にマスク14を除去するためにエッチング剤(後
に詳細に説明する)を流すための溝を形成する。トレン
チ形成工程においては、第2のエピタキシャルGaN層
17のうち、第1のエピタキシャルGaN層12の表面
に直接的に接触している部分を全て除去し、マスク14
を介して第1のエピタキシャルGaN層12に繋がって
いる第2のエピタキシャルGaN層17の一部分だけを
残すようにすることが必要である。
【0028】トレンチ20は、図3に示すように、マス
ク14を露出させるために第2のエピタキシャルGaN
層17を例えばエッチングすることにより形成される
が、この形成方法に限定されない。トレンチ20は、ま
た、エッチング剤の流れを促進するために、第1のエピ
タキシャルGaN層12をも貫通してサファイア基板1
1まで達するように形成しても良い。
【0029】図4に示すように、第2のエピタキシャル
GaN層17の露出面上に、第2の基板18が取付けら
れる。本実施形態においては、第2の基板18は、当業
者に既に知られているウエハボンディング法によって、
第2のエピタキシャルGaN層17にボンディング(結
合)される。本実施形態においては、第2の基板18
は、珪素(Si)から成る導電性基板であり、これは劈
開特性が良好であるために選択されたものである。この
第2の基板18には、2つの機能がある。第1の、そし
て最も重要な機能は、第2の基板18が第1の基板11
から分離されるエピタキシャル層に機械的な支持を提供
するという機能である。そして、第2の機能は、第2の
基板18が第2のエピタキシャルGaN層17の上面と
良好な電気接触を形成することができるような電気特性
を有しているという機能である。
【0030】本発明によれば、化学エッチング剤がトレ
ンチ20に導入される。エッチング剤は、第2のエピタ
キシャルGaN層17,第1のエピタキシャルGaN層
12、又は第2の基板18よりも大幅に速い速度でマス
ク14の材料をエッチングするものである。第2のエピ
タキシャル層17がGaNであり、マスク14が二酸化
珪素(SiO2 )である一実施形態においては、エッチ
ング剤は、弗化水素酸(HF)である。HFは、マスク
14に化学的破壊作用を及ぼし、第1のエピタキシャル
GaN層12,第2のエピタキシャルGaN層17,又
は第2の基板18をエッチングするよりも速い速度でマ
スク14をエッチングする。
【0031】図5は、第2の基板18及び第2のエピタ
キシャルGaN層17を含むエピタキシャル集合体10
の一部を示したものである。この集合体10は、第2の
基板18が集合体10の底部となるように垂直にひっく
り返した状態で示されている。マスク14をエッチング
により除去すると、第2のエピタキシャルGaN層17
がサファイア基板11及び第1のエピタキシャルGaN
層12からきれいにかつ効率的に分離される。
【0032】図5は、また、図3に示したトレンチ形成
工程で分割された第2のエピタキシャルGaN層17の
個々のストリップ間のトレンチ20がポリイミド材料1
9で埋められている状態を示している。ポリイミド材料
19は、後のデバイス加工工程の期間中に、第2のエピ
タキシャルGaN層17を構成する様々な材料の層の端
部を保護する。なお、これらの端部は、エッチングによ
りトレンチ20が形成される際に露出した部分である。
端部が露出された材料(層)は、ドーピング層,クラッ
ド層,及び複数の量子井戸を有する活性領域を含んでい
る。ポリイミド材料19は、後のデバイス加工工程にお
いて付加される金属材料により層間に電気短絡を生じる
のを防ぐためのものである。第2のエピタキシャルGa
N層17は、SiO2 マスク14をエッチングすること
によりサファイア基板11から分離されているため、従
来の分離技術を利用した場合のように、最終的にレーザ
構造を成す層がその構造の分解や損傷の原因となり得る
高温にさらされることはない。従って、第2のエピタキ
シャルGaN層17は、良好な光学特性を持つ半導体材
料を含み、高品質の電気光学デバイスのベースとして利
用することができる。例えば、この結果得られたエピタ
キシャル集合体10の良好な劈開及び電気特性を利用し
て、エッジ放出レーザを製作することができる。
【0033】図6は、図5のエピタキシャル集合体10
の平面図である。第2のエピタキシャルGaN層17
は、第2の基板18にボンディングされた、典型的には
ストリップ16として形成されている。図6に示すよう
に上方から見ると、きれいな面を得るためにGaNのス
トリップ16を劈開するには、刻み目又は切り込みをラ
イン25に沿って第2の基板18に入れれば良いことが
わかる。第2の基板18及び第2のエピタキシャルGa
N層17をこのライン25に沿って破断すれば、露出し
た第2のエピタキシャルGaN層17中にきれいな面が
作られる。更に、導電性の第2の基板18によって第2
のエピタキシャルGaN層17中の全ての層への電流分
布が改善されるが、これは、電流が導電性の第2の基板
18から第2のエピタキシャルGaN層17中に構成さ
れたデバイス構造に直接的に流れるためである。
【0034】図7〜図11は、エピタキシャル層を1つ
の基板から分離して他の基板に移し替えるための本発明
による方法の他の実施形態を説明するものである。図7
〜図11に示した実施形態においては、第1のエピタキ
シャル層12上に成長させる第2のエピタキシャル層3
7は、第1のエピタキシャル層12と同じ材料を使った
ものである。しかしながら、第2のエピタキシャル層3
7中の転位密度を低減するために、第2のエピタキシャ
ル層37をトレンチ15の一面から成長させるようにし
ている。なお、第1のエピタキシャル層12上に成膜さ
れる第2のエピタキシャル層37は、第1のエピタキシ
ャル層12とは異なる材料としても良い。
【0035】図7〜図11において、図1〜図5と同様
の構成要素には同一の符号が付されている。図7は、エ
ピタキシャル集合体30を示している。このエピタキシ
ャル集合体30は、サファイア基板11と、このサファ
イア基板11上に成長させた第1のエピタキシャルGa
N層12とを含んでいる。第1のエピタキシャルGaN
層12を成長させた後に、そこに好ましくはエッチング
により第1のトレンチ15が形成される。第1のトレン
チ15は、好ましくはリアクティブイオンエッチングの
ような異方性エッチング手法により、第1のエピタキシ
ャルGaN層12中にエッチングされ得る。
【0036】図7においてはトレンチ15の側壁21a
及び21bを基板11の主面26に対して垂直に描いた
が、これに代えて、傾斜をつけた側壁としても良い。第
1のエピタキシャル層12の上面、トレンチ15の底面
13及び随意的な選択によりトレンチ15の一方の側壁
21a又は21b上にマスク14がそれぞれ設けられ
る。マスク14の存在により、エピタキシャル成長は、
第1のエピタキシャルGaN層12の表面のうちマスク
14にて覆われていない結晶面上に優先的に生じること
になる。本実施形態では、マスク14は、第1のエピタ
キシャルGaN層12の上面及びトレンチ15の底面1
3の両方に設けられる。なお、マスク14はトレンチ1
5の一方の側壁21a又は21bにも成膜しても良い。
【0037】マスク14の存在により、第2のエピタキ
シャル層37は、側壁21a及び21bから横向きの方
向に沿って成長することになる。このようにすれば、第
2のエピタキシャル層37の成長方向を従来の成長方向
に対して90度、或はほぼ90度転換させることがで
き、これによって、より低い転位密度を持つエピタキシ
ャル層が得られる。第2のエピタキシャル層37は、第
1のエピタキシャルGaN層12の露出面から優先的に
成長する。
【0038】その後、第2のエピタキシャルGaN層3
7は、図8に示すように第1のエピタキシャルGaN層
12上に成長する。本願に参考資料として添付した、共
通譲渡され、同時係属出中の米国特許出願番号:XXX
の「クラックのない領域を有するエピタキシャル材料及
びそれを製造する方法」(Epitaxial Material Having
a Crack-Free Region and Method For Producing Sam
e)と題された米国特許出願(出願日:XXX、事件整
理番号:10990377)に開示の発明によれば、第
2のエピタキシャルGaN層37は、マスク14の配置
に依存して第1のトレンチ15の側壁21a及び21b
の何れか一方、或は両方から横向きに成長する。本実施
形態においては、第2のエピタキシャルGaN層37は
第1のエピタキシャルGaN層12と同じ材料から成
り、従って上述した米国特許出願に開示されているトレ
ンチ15における横成長は有利である。
【0039】また、第2のエピタキシャル層37を第1
のエピタキシャルGaN層12とは異なる材料としても
良く、この場合の横方向成長は、格子不整合歪みによる
クラックをトレンチ15の領域内に局在化する作用を提
供する。クラックがトレンチ15付近に局在化されるた
めに、結果的には、トレンチ15の外へと成長した第2
のエピタキシャル層37にはクラックが生じない。
【0040】第2のエピタキシャルGaN層37を成長
させる場合、第2のエピタキシャルGaN層37は、ま
ず、トレンチ15を埋め、最終的にはそこからあふれて
第1のエピタキシャルGaN層12上に連続的なエピタ
キシャル層を形成する。これに代えて、第2のエピタキ
シャルGaN層37の成長をトレンチ15の側壁21a
及び21bのうちの一方の側壁(例えば、側壁21a)
から開始させるようにしても良く、この場合、更なるマ
スク14が前記一方の側壁とは反対側のトレンチ15の
側壁(例えば、側壁21b)にも設けられる。
【0041】ここでは第2のエピタキシャルGaN層3
7を単層のGaN材料として示しているが、第2のエピ
タキシャルGaN層37は、実際には、ドーピングされ
た半導体層,クラッド層及び活性層等から成る追加のエ
ピタキシャル層を含んでいても良い。これらの追加のエ
ピタキシャル層は、通常、半導体レーザ等の半導体発光
デバイスを作る場合に形成される。第2のエピタキシャ
ルGaN層37が、製作しようとするデバイスに必要と
されるだけの数の多くの追加層を含むものであっても良
いことは言うまでもない。しかしながら、本発明の概念
は、第2のエピタキシャルGaN層37の構成に拘わり
なく適用することができる。
【0042】次に、図9に示すように、第2のエピタキ
シャルGaN層37を貫通して延び、マスク14を露出
する第2のトレンチ20が形成される。第2のトレンチ
20は、第2のエピタキシャルGaN層37の第1のト
レンチ15中に成長させた部分に達していても良い。第
2のトレンチ20は、マスク14を除去するために上述
した如く後にエッチング剤を流すための溝を形成する。
トレンチ形成工程においては、第2のエピタキシャルG
aN層37の一部分であって、マスク14を介して第1
のエピタキシャルGaN層12に繋がっている部分のみ
を残すために、第2のエピタキシャルGaN層37を充
分に除去しなければならない。
【0043】第2のトレンチ20は、例えば第2のエピ
タキシャルGaN層37を少なくとも図9に示すように
第2のエピタキシャルGaN層37の露出面により近い
方のマスク14部分のレベルにまでエッチングして形成
したものであるが、これに限定されるものではない。ト
レンチ20は、エッチング剤の流れを促進するために、
更に第1のエピタキシャルGaN層12を貫通してサフ
ァイア基板11にまで達するものであっても良いことに
留意が必要である。
【0044】図4に関連して先に説明した方法と同様の
方法で、第2の基板18が第2のエピタキシャルGaN
層37の露出面上に取付けられる(図10参照)。この
実施形態においては、第2の基板18は、当業者に周知
のウエハボンディング法により第2のエピタキシャルG
aN層37の露出面へとボンディングされる。本実施形
態においては、第2の基板18の材料は、導電性の珪素
基板である。しかしながら、第2の基板18の材料は、
これに限らず、良好な劈開特性を持ち、かつ、上述した
品質を呈するものを選択すれば良い。
【0045】本発明によれば、化学エッチング剤が第2
のトレンチ20を通して導入される。エッチング剤は、
第2のエピタキシャルGaN層37,第1のエピタキシ
ャルGaN層12及び第2の基板18の何れの層よりも
大幅に速い速度でマスク14の材料をエッチングする。
第2のエピタキシャル層37の材料がGaNであり、マ
スク14の材料が二酸化珪素(SiO2 )である本実施
形態においては、エッチング剤は、弗化水素酸(HF)
である。HFは、マスク14に化学的破壊作用を及ぼ
し、第1のエピタキシャルGaN層12や第2のエピタ
キシャルGaN層37、或は第2の基板18よりも著し
く速い速度でエッチング除去する。
【0046】図11は、第2の基板18及び第2のエピ
タキシャルGaN層37を含むエピタキシャル集合体3
0の一部を示したものである。この集合体30は、第2
の基板18が底部にくるように縦方向にひっくり返した
状態で示されている。マスク14をエッチング除去する
と、第2のエピタキシャルGaN層37は、サファイア
基板11及び第1のエピタキシャルGaN層12からき
れいに、そして効率的に分離される。
【0047】図11は、また、図5に関する説明と同様
の方法で、図9に示したトレンチ形成工程において分割
された第2のエピタキシャルGaN層37の個々のスト
リップ間のトレンチ20をポリイミド材料19で埋めた
状態を示している。ポリイミド材料19は、第2のエピ
タキシャルGaN層37を構成する様々な材料の端部を
後続のデバイス加工工程において保護する。これらの端
部は、エッチングによりトレンチ20を形成した際に露
出したものである。端部が露出した材料には、ドーピン
グ層,クラッド層,及び複数の量子井戸を含む活性領域
が含まれる。
【0048】ポリイミド材料19は、後のデバイス加工
工程において付加される金属材料により層間に電気短絡
を生じるのを防ぐためのものである。第2のエピタキシ
ャルGaN層37は、SiO2 マスク14をエッチング
することによりサファイア基板11から分離されている
ため、従来の分離技術を利用した場合のように、最終的
にはレーザ構造を成す層がその構造の分解や損傷の原因
となり得る高温にさらされることはない。
【0049】従って、第2のエピタキシャルGaN層3
7は、良好な光学特性を持つ半導体材料を含み、高品質
な電気光学デバイスのベースとして利用することができ
る。この結果得られたエピタキシャル集合体30は、良
好な劈開及び電気特性を持っているため、これをベース
にエッジ放出レーザを製作することができる。
【0050】図12は、図11のエピタキシャル集合体
30の平面図である。図6に関する説明と同様に、第2
のエピタキシャルGaN層37は、典型的には、第2の
基板18にボンディングされたストリップ36から形成
される。図12に示す如く上方から見ると、きれいな面
を得るために第2のエピタキシャルGaN層37のスト
リップ36を劈開するには、シリコン基板(第2の基板
18)、GaNストリップ36及びポリイミド材料19
にライン25に沿った刻み目又は切り込みを入れれば良
いことがわかる。第2の基板18及び第2のエピタキシ
ャルGaN層37を破断することにより、露出した第2
のエピタキシャルAlGaN層37中にきれいな面を作
ることができる。
【0051】更に、導電性の第2の基板18により第2
のエピタキシャルGaN層37中の全ての層への電流分
布が改善されるが、これは電流が導電性の第2の基板1
8から第2のエピタキシャルAlGaN層37中に作ら
れたデバイス構造へと直接的に流れるためである。
【0052】図13は、図11の第2のエピタキシャル
GaN層37を利用して作成したエッジ放出レーザ(吸
収端発光レーザ;半導体発光素子)50の断面概略図で
ある。この実施形態においては、p型珪素である導電性
の基板18には、p型の電極51が設けられている。第
2の基板18は、劈開が容易なものでなければならず、
第2のエピタキシャルGaN層37と低抵抗接触を形成
するために高い導電率を持つものが望ましい。導電性の
基板18は、p型ガリウム燐(p-type GaP)又はp
型インジウム燐(p-type InP)等(これらに限定さ
れない)のような他のp型材料であっても良い。第2の
エピタキシャルGaN層37は、この事例においてはp
型層52を含んでおり、この上にはp型のクラッド層5
4が形成される。そして、このp型のクラッド層54の
上には、活性層55が成長せしめられる。活性層55
は、当業者に知られているように複数の量子井戸(MQ
W)を含んでいる。
【0053】活性層55の上には、n型のクラッド層5
6が設けられるが、これはクラッド層54と同様の構造
及び機能を持っている。クラッド層54及び56は、エ
ッジ放出レーザ素子50内において、キャリアの閉じ込
めや光の光学的閉じ込めを行う。クラッド層56上に
は、n型層57が成膜される。そして、n型層57の上
には、n型のコンタクト材料58が設けられる。
【0054】本発明によれば、第2のエピタキシャルG
aN層37を構成する全ての層は、第2のエピタキシャ
ルGaN層37が第1のエピタキシャルGaN層12か
ら分離される前に形成される。
【0055】図14〜図16は、エピタキシャル集合体
100を使った垂直空洞面放出レーザ(VCSEL)を
製作するために、本発明の方法を用いた場合を説明する
図である。上述したように、第2のエピタキシャルGa
N層37は、複数の量子井戸活性層を含む複数の層を有
している。図14は、図9に示したものと同様である
が、ここでは第2のエピタキシャルGaN層37にトレ
ンチ70が形成されている。追加のトレンチ70は、図
7〜図9に基づく説明と同様の技術を用いてエッチング
することができる。
【0056】本発明の方法によれば、GaN/AlGa
Nから成るDBRよりも優れた光学特性を持つ誘電体D
BR75を追加のトレンチ70中に成膜することができ
る。DBR75は、組成の異なる誘電体を交互に重ねた
複数の層から構成することが可能であり、これにより交
互に屈折率の値が異なる層を持つ構造が形成される。高
屈折率層と低屈折率層との差異、及び層の数によりミラ
ーの反射率を決定する。このようなミラーの各々の低屈
折率及び高屈折率層の厚みは、λ/4n(又はその奇数
倍)である。なお、λはVCSELが放出する光の真空
内波長であり、nはその材料の屈折率である。留意すべ
きことは、λ/4nの奇数整数倍を利用することもでき
るという点である。材料の厚さとして、例えば3λ/4
n、或は5λ/4nも同様に採用可能である。
【0057】次に、図15は、図14に示したエピタキ
シャル集合体100に第2の基板18をボンディングし
た状態の断面概略図である。第2の基板18は、好まし
くは珪素基板である。第2の基板18と第2のエピタキ
シャルGaN層37との間の電気接触はコンタクト領域
22においてなされており、このコンタクト領域22
は、電流が第2の基板18から第2のエピタキシャルA
lGaN層37中にあるレーザ構造へと流れるように低
インピーダンスの経路を提供している。
【0058】本発明によれば、化学エッチング剤がトレ
ンチ20に注入される。このエッチング剤は、第2のエ
ピタキシャルGaN層37,第1のエピタキシャルGa
N層12及び第2の基板18の何れの層よりも著しく速
い速度でマスク14の材料をエッチングする。第2のエ
ピタキシャル層37の材料がGaNであり、マスク14
の材料が二酸化珪素(SiO2 )であるこの実施形態に
おいては、エッチング剤は、弗化水素酸(HF)であ
る。HFは、マスク14に化学的破壊作用を及ぼし、第
1のエピタキシャルGaN層12、第2のエピタキシャ
ル層37及び第2の基板18の何れよりも著しく急速に
マスク14をエッチング除去する。
【0059】図16は、第2の基板18及び第2のエピ
タキシャルGaN層37を含むエピタキシャル集合体1
00の一部を描いた図である。第2の基板18が集合体
100の底部にくるように集合体100を縦方向にひっ
くり返した状態で示している。マスク14をエッチング
除去すると、第2のエピタキシャルGaN層37がサフ
ァイア基板11及び第1のエピタキシャルGaN層12
からきれいにかつ効率的に分離する。上述と同様の方法
により、第2のエピタキシャルGaN層37の個々のス
トリップの間にポリイミド材料19が設けられる。加え
て、GaN/AlGaNから成るDBRよりも優れた光
学特性を持つ第2の高品質誘電体DBR80が、第2の
エピタキシャルGaN層37上に形成される。このDB
R80は、既述のDBR75と同様の特性を持ったもの
である。しかしながら、DBR75及び80の比較反射
率は、所望の光出力方向により異なる。例えば、矢印9
0に示した光出力とする場合には、DBR80にはDB
R75よりも若干低めの反射率を持たせる。ポリイミド
材料19は、第2のDBR80を形成する前にエッチン
グ除去しても良い。
【0060】図17は、図14〜図16に基づいて説明
した方法を利用して作成した垂直空洞面放出レーザ(半
導体発光素子)150の断面の概略図である。第2の基
板18上には、図14〜図16に基づいて説明した第2
のエピタキシャルAlGaN層37が形成されている。
第2のエピタキシャルAlGaN層37は、この事例で
は、p型材料152中にDBR75を含んでいる。p型
材料152は、コンタクト領域22において第2の基板
18と電気的に接続されている。p型材料152の上に
はクラッド層154が設けられており、このクラッド層
154の上に活性層155が形成されている。活性層1
55は、当業者に周知の方法で作られており、図13に
基づいて説明した活性層55と同様に複数の量子井戸を
含んでいる。活性層155の上にはクラッド層156が
設けられており、このクラッド層156がクラッド層1
54と共に従来より周知のキャリアの閉じ込め作用を提
供している。また、クラッド層156の上には、n型材
料157が形成されている。DBR80は、このn型材
料157上に形成されている。n型材料157の上に
は、更に、n型の接触材料158が形成されている。
【0061】ここで、以上述べたことを要約すると、次
の通りである。1つの基板11からエピタキシャル層1
7,37を分離してこのエピタキシャル層を他の基板1
8に移し替えるための本発明の方法は、エピタキシャル
成長材料層を、良好なエピタキシャル成長特性を有する
第1の基板11から容易に分離することを可能にし、か
つ、分離したエピタキシャル成長材料層を、第1の基板
11よりも良好な劈開性や電気的或いはその他の特性を
有する他の基板18に移し替えることを可能にする。マ
スク14が第1のエピタキシャル層12の表面上の一部
に適用され、第2のエピタキシャル層17,37が第1
のエピタキシャル層12及びマスク14の上に成長せし
められる。トレンチ20が第2のエピタキシャル層1
7,37に形成され、第2の基板18が第2のエピタキ
シャル層17,37にボンディング(結合)される。エ
ッチング剤がトレンチ20を通して導入されてマスク1
4がエッチング除去され、これにより第2のエピタキシ
ャル層17,37が第1の基板11及び第1のエピタキ
シャル層12から分離される。かくして、第2のエピタ
キシャル層17,37は、エピタキシャル材料の光学的
特性を損なうような操作を行なうことなく、第1の基板
11から分離されて第2の基板12に移し替えられる。
【0062】本発明の上述した実施形態には、本発明の
原理から大きく離れることなく多くの変更及び改変を加
えることができることは当業者にとって明らかである。
例えば、1つの基板からエピタキシャル層を分離し、そ
れを他の基板に移し替えるためのこの方法を発光ダイオ
ードや他の高品質光学素子に利用することができる。こ
のような変更及び改変の全ては、添付請求項に定義した
本発明の範囲に含まれるものである。
【図面の簡単な説明】
【図1】エピタキシャル層を1つの基板から分離して他
の基板に移し替えるための本発明の方法の第1実施形態
を説明するためのものであって、エピタキシャル集合体
の断面図である。
【図2】図1のエピタキシャル集合体の上に第2のエピ
タキシャルGaN層を形成した状態を示す断面図であ
る。
【図3】図2のエピタキシャル集合体にトレンチを形成
した状態を示す断面図である。
【図4】図3のエピタキシャル集合体に第2の基板を取
付けた状態示す断面図である。
【図5】図4のエピタキシャル集合体から分離した集合
体を示す断面図である。
【図6】図5に示すエピタキシャル集合体の平面図であ
る。
【図7】エピタキシャル層を1つの基板から分離して他
の基板に移し替えるための本発明の方法の第2実施形態
を説明するためのものであって、エピタキシャル集合体
の断面図である。
【図8】図7のエピタキシャル集合体の上に第2のエピ
タキシャルGaN層を形成した状態を示す断面図であ
る。
【図9】図8のエピタキシャル集合体に第2のトレンチ
を形成した状態を示す断面図である。
【図10】図9のエピタキシャル集合体に第2の基板を
取付けた状態示す断面図である。
【図11】図10のエピタキシャル集合体から分離した
集合体を示す断面図である。
【図12】図11に示すエピタキシャル集合体の平面図
である。
【図13】図11に示す集合体を利用して製作したエッ
ジ放出レーザの断面図である。
【図14】垂直空洞面放出レーザ(VCSEL)の製作
のために図7〜図11に示す製造方法を用いた場合を示
すものであって、エピタキシャル集合体の断面図であ
る。
【図15】図14のエピタキシャル集合体に第2の基板
を取付けた状態を示す断面図である。
【図16】図15のエピタキシャル集合体から分離した
集合体を示す断面図である。
【図17】図14〜図16に示す製造方法を用いて製作
した垂直空洞面放出レーザ(VCSEL)の断面図であ
る。
【符号の説明】
10,30,100 エピタキシャル集合体 11 第1の基板 12 第1のエピタキシャル層 14 マスク 15,20,70 トレンチ 17,37 第2のエピタキシャル層 18 第2の基板 19 ポリイミド材料 50 エッジ放出レーザ 75,80 分布型ブラッグリフレクタ(DBR) 150 垂直空洞面放出レーザ(VCSEL)
───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 Page Mill Road P alo Alto,California U.S.A. (72)発明者 シー・ユアン・ワング アメリカ合衆国カリフォルニア州94306, パロ・アルト

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 エピタキシャル層を1つの基板から分離
    し、この分離したエピタキシャル層を他の基板に移し替
    えるための方法であって、(a) 第1のエピタキシャ
    ル層を第1の基板上に成長させるステップと、(b)
    前記第1のエピタキシャル層の表面上の一部にマスクを
    設けるステップと、(c) 第2のエピタキシャル層を
    前記第1のエピタキシャル層の上に形成するステップ
    と、(d) 前記第2のエピタキシャル層にトレンチを
    形成して前記マスクを露出させるステップと、(e)
    第2の基板を前記第2のエピタキシャル層にボンディン
    グするステップと、(f) 前記トレンチにエッチング
    剤を注入し、前記マスクをエッチングして前記第2のエ
    ピタキシャル層を前記第1のエピタキシャル層から分離
    するステップと、をそれぞれ含むことを特徴とする方
    法。
  2. 【請求項2】 前記第1の基板がサファイアを含むこと
    を特徴とする請求項1に記載の方法。
  3. 【請求項3】 前記第1のエピタキシャル層が窒化ガリ
    ウム(GaN)を含むことを特徴とする請求項1に記載
    の方法。
  4. 【請求項4】 前記第2のエピタキシャル層が窒化ガリ
    ウム(GaN)を含むことを特徴とする請求項1に記載
    の方法。
  5. 【請求項5】 前記第2の基板が、珪素(Si)、ガリ
    ウム燐(GaP)及びインジウム燐(InP)から成る
    グループより選択されることを特徴とする請求項1に記
    載の方法。
  6. 【請求項6】 前記第2のエピタキシャル層が追加のエ
    ピタキシャル層を含み、前記追加のエピタキシャル層が
    半導体発光素子を形成することを特徴とする請求項1に
    記載の方法。
  7. 【請求項7】 前記エッチングが弗化水素酸(HF)を
    用いて実施されることを特徴とする請求項1に記載の方
    法。
  8. 【請求項8】 前記第2の基板をボンディングするステ
    ップの前に、(g) 前記第2のエピタキシャル層の表
    面に追加のトレンチを形成するステップと;(h) 分
    布型ブラグリフレクタ(DBR)を形成するために前記
    追加のトレンチの中に誘電体層を設けるステップと、
    (i) 前記マスクをエッチングするステップの後に、
    前記第2のエピタキシャル層の上に第2の分布型ブラグ
    リフレクタ(DBR)を形成するために追加の誘電体層
    を設けるステップと、を更に含むことを特徴とする請求
    項1に記載の方法。
  9. 【請求項9】 前記第2の基板及び前記第2のエピタキ
    シャル層を劈開するステップを更に含むことを特徴とす
    る請求項1に記載の方法。
  10. 【請求項10】 請求項4に記載の方法により作成され
    た高品質の窒化ガリウム(GaN)エピタキシャル材
    料。
JP2000168653A 1999-06-07 2000-06-06 エピタキシャル層を1つの基板から分離して他の基板に移し替えるための方法 Expired - Fee Related JP4570733B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/326,337 US6177359B1 (en) 1999-06-07 1999-06-07 Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
US09/326337 1999-06-07

Publications (2)

Publication Number Publication Date
JP2001053056A true JP2001053056A (ja) 2001-02-23
JP4570733B2 JP4570733B2 (ja) 2010-10-27

Family

ID=23271790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000168653A Expired - Fee Related JP4570733B2 (ja) 1999-06-07 2000-06-06 エピタキシャル層を1つの基板から分離して他の基板に移し替えるための方法

Country Status (4)

Country Link
US (1) US6177359B1 (ja)
EP (1) EP1059662B1 (ja)
JP (1) JP4570733B2 (ja)
DE (1) DE60017637T2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433261C (zh) * 2005-03-18 2008-11-12 夏普株式会社 氮化物半导体器件制造方法
US7465962B2 (en) 2005-06-30 2008-12-16 Sharp Kabushiki Kaisha Semiconductor light emitting device and manufacturing method therefor
DE112006001279T5 (de) 2005-05-19 2009-02-26 National University Corporation Mie University Mehrschichtensubstrat eines Nitridhalbleiters der Gruppe 3-5, Verfahren zur Herstellung eines freitragenden Substrats eines Nitridhalbleiters der Gruppe 3-5 und Halbleiterelement
US7858414B2 (en) 2005-03-18 2010-12-28 Sharp Kabushiki Kaisha Nitride semiconductor device and manufacturing method thereof
JP2011071449A (ja) * 2009-09-28 2011-04-07 Showa Denko Kk 半導体発光素子の製造方法
CN106025023A (zh) * 2016-06-22 2016-10-12 华灿光电(苏州)有限公司 一种黄绿光发光二极管及其制备方法
CN108510894A (zh) * 2017-02-23 2018-09-07 联咏科技股份有限公司 微型装置面板和其制造方法
JP2020519026A (ja) * 2017-05-05 2020-06-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 基板を除去する方法
JP7649611B2 (ja) 2020-11-04 2025-03-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 高透過性半導体/金属界面

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP4465745B2 (ja) * 1999-07-23 2010-05-19 ソニー株式会社 半導体積層基板,半導体結晶基板および半導体素子ならびにそれらの製造方法
US6524890B2 (en) 1999-11-17 2003-02-25 Denso Corporation Method for manufacturing semiconductor device having element isolation structure
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
US6627974B2 (en) 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US6914922B2 (en) * 2000-07-10 2005-07-05 Sanyo Electric Co., Ltd. Nitride based semiconductor light emitting device and nitride based semiconductor laser device
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
US20020163688A1 (en) * 2001-03-26 2002-11-07 Zuhua Zhu Optical communications system and vertical cavity surface emitting laser therefor
US6878958B2 (en) * 2001-03-26 2005-04-12 Gazillion Bits, Inc. Vertical cavity surface emitting laser with buried dielectric distributed Bragg reflector
FR2839199B1 (fr) * 2002-04-30 2005-06-24 Soitec Silicon On Insulator Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe
US6927073B2 (en) * 2002-05-16 2005-08-09 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices
TWI300589B (ja) * 2002-07-17 2008-09-01 Univ Nat Chiao Tung
TWI226138B (en) * 2003-01-03 2005-01-01 Super Nova Optoelectronics Cor GaN-based LED vertical device structure and the manufacturing method thereof
FR2850390B1 (fr) * 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
FR2852445B1 (fr) * 2003-03-14 2005-05-20 Soitec Silicon On Insulator Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique
US6924543B2 (en) * 2003-06-16 2005-08-02 Intel Corporation Method for making a semiconductor device having increased carrier mobility
JP4326889B2 (ja) * 2003-09-11 2009-09-09 株式会社沖データ 半導体装置、ledプリントヘッド、画像形成装置、及び半導体装置の製造方法
US7198970B2 (en) * 2004-01-23 2007-04-03 The United States Of America As Represented By The Secretary Of The Navy Technique for perfecting the active regions of wide bandgap semiconductor nitride devices
US20050186757A1 (en) * 2004-02-20 2005-08-25 National Chiao Tung University Method for lift off GaN pseudomask epitaxy layer using wafer bonding way
US20050186764A1 (en) * 2004-02-20 2005-08-25 National Chiao Tung University Method for lifting offGaN pseudomask epitaxy layerusing wafer bonding way
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
US6956246B1 (en) 2004-06-03 2005-10-18 Lumileds Lighting U.S., Llc Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
JP2006156950A (ja) * 2004-10-29 2006-06-15 Sharp Corp 半導体発光素子の製造方法
CN101061571B (zh) * 2004-11-24 2010-05-05 住友化学株式会社 半导体层叠基板、其制造方法以及发光元件
US7804100B2 (en) * 2005-03-14 2010-09-28 Philips Lumileds Lighting Company, Llc Polarization-reversed III-nitride light emitting device
US8748923B2 (en) * 2005-03-14 2014-06-10 Philips Lumileds Lighting Company Llc Wavelength-converted semiconductor light emitting device
US7341878B2 (en) * 2005-03-14 2008-03-11 Philips Lumileds Lighting Company, Llc Wavelength-converted semiconductor light emitting device
GB2438567B (en) * 2005-03-22 2010-06-23 Sumitomo Chemical Co Free-standing substrate, method for producing the same and semiconductor light-emitting device
EP1724822A3 (en) * 2005-05-17 2007-01-24 Sumco Corporation Semiconductor substrate and manufacturing method thereof
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
CN101283456B (zh) * 2005-09-29 2010-10-13 住友化学株式会社 Ⅲ-ⅴ族氮化物半导体的制造方法和发光器件的制造方法
JP2007134388A (ja) * 2005-11-08 2007-05-31 Sharp Corp 窒化物系半導体素子とその製造方法
WO2010059131A1 (en) * 2008-11-19 2010-05-27 Agency For Science, Technology And Research Method of at least partially releasing an epitaxial layer
EP2376680A1 (en) 2008-12-24 2011-10-19 Saint-Gobain Cristaux & Détecteurs Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof
FR2953328B1 (fr) * 2009-12-01 2012-03-30 S O I Tec Silicon On Insulator Tech Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques
US8841207B2 (en) * 2011-04-08 2014-09-23 Lux Material Co., Ltd. Reusable substrates for electronic device fabrication and methods thereof
KR101552671B1 (ko) * 2012-09-14 2015-09-11 일진엘이디(주) 고휘도 질화물 발광소자 제조 방법
US8946052B2 (en) * 2012-09-26 2015-02-03 Sandia Corporation Processes for multi-layer devices utilizing layer transfer
US11283240B2 (en) * 2018-01-09 2022-03-22 Oepic Semiconductors, Inc. Pillar confined backside emitting VCSEL
US11233377B2 (en) * 2018-01-26 2022-01-25 Oepic Semiconductors Inc. Planarization of backside emitting VCSEL and method of manufacturing the same for array application
CN111430218B (zh) * 2019-01-09 2022-11-25 北京大学东莞光电研究院 一种自分离制备GaN单晶衬底的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283487A (ja) * 1994-04-08 1995-10-27 Hitachi Ltd 半導体装置及びその製造方法
JPH08225968A (ja) * 1995-02-01 1996-09-03 Hewlett Packard Co <Hp> 多成分系固体材料のエッチング方法
JPH08279443A (ja) * 1995-04-05 1996-10-22 Nippon Steel Corp 半導体基板およびその製造方法
JPH11145057A (ja) * 1997-11-07 1999-05-28 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体基板の製造方法
JP2001044121A (ja) * 1999-06-07 2001-02-16 Agilent Technol Inc エピタキシャル層構造及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328549A (en) 1980-04-10 1994-07-12 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US5073230A (en) 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
US5376229A (en) * 1993-10-05 1994-12-27 Miller; Jeffrey N. Method of fabrication of adjacent coplanar semiconductor devices
US5710057A (en) 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283487A (ja) * 1994-04-08 1995-10-27 Hitachi Ltd 半導体装置及びその製造方法
JPH08225968A (ja) * 1995-02-01 1996-09-03 Hewlett Packard Co <Hp> 多成分系固体材料のエッチング方法
JPH08279443A (ja) * 1995-04-05 1996-10-22 Nippon Steel Corp 半導体基板およびその製造方法
JPH11145057A (ja) * 1997-11-07 1999-05-28 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体基板の製造方法
JP2001044121A (ja) * 1999-06-07 2001-02-16 Agilent Technol Inc エピタキシャル層構造及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433261C (zh) * 2005-03-18 2008-11-12 夏普株式会社 氮化物半导体器件制造方法
US7858414B2 (en) 2005-03-18 2010-12-28 Sharp Kabushiki Kaisha Nitride semiconductor device and manufacturing method thereof
DE112006001279T5 (de) 2005-05-19 2009-02-26 National University Corporation Mie University Mehrschichtensubstrat eines Nitridhalbleiters der Gruppe 3-5, Verfahren zur Herstellung eines freitragenden Substrats eines Nitridhalbleiters der Gruppe 3-5 und Halbleiterelement
US8053811B2 (en) 2005-05-19 2011-11-08 Sumitomo Chemical Company Limited Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing subtrate, and semiconductor element
US7465962B2 (en) 2005-06-30 2008-12-16 Sharp Kabushiki Kaisha Semiconductor light emitting device and manufacturing method therefor
JP2011071449A (ja) * 2009-09-28 2011-04-07 Showa Denko Kk 半導体発光素子の製造方法
CN106025023A (zh) * 2016-06-22 2016-10-12 华灿光电(苏州)有限公司 一种黄绿光发光二极管及其制备方法
CN106025023B (zh) * 2016-06-22 2019-04-12 华灿光电(苏州)有限公司 一种黄绿光发光二极管及其制备方法
CN108510894A (zh) * 2017-02-23 2018-09-07 联咏科技股份有限公司 微型装置面板和其制造方法
CN108510894B (zh) * 2017-02-23 2020-08-04 联咏科技股份有限公司 微型装置面板和其制造方法
JP2020519026A (ja) * 2017-05-05 2020-06-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 基板を除去する方法
JP7158745B2 (ja) 2017-05-05 2022-10-24 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 基板を除去する方法
JP7649611B2 (ja) 2020-11-04 2025-03-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 高透過性半導体/金属界面

Also Published As

Publication number Publication date
JP4570733B2 (ja) 2010-10-27
DE60017637D1 (de) 2005-03-03
DE60017637T2 (de) 2005-12-22
US6177359B1 (en) 2001-01-23
EP1059662B1 (en) 2005-01-26
EP1059662A1 (en) 2000-12-13

Similar Documents

Publication Publication Date Title
JP4570733B2 (ja) エピタキシャル層を1つの基板から分離して他の基板に移し替えるための方法
JP4975204B2 (ja) AlxGayInzN構造の組立方法
US7459377B2 (en) Method for dividing substrate
US6420199B1 (en) Methods for fabricating light emitting devices having aluminum gallium indium nitride structures and mirror stacks
JP3822976B2 (ja) 半導体装置およびその製造方法
EP0800244B1 (en) Method of making III/V semiconductor lasers
JPH08307001A (ja) 半導体レ−ザダイオ−ドおよびその製造方法
JP4201725B2 (ja) 窒化物半導体発光素子の製造方法
JP4964878B2 (ja) エッチファセット技術を用いて製造されるAlGaInN系レーザ
KR100624598B1 (ko) 반도체 발광 소자 및 그 제조 방법
JP4539077B2 (ja) 半導体素子の製造方法
JP2001044121A (ja) エピタキシャル層構造及びその製造方法
JP3691934B2 (ja) 窒化ガリウム系化合物半導体発光デバイス及びその製造方法
JP4294077B2 (ja) 窒化物半導体発光素子の製造方法
KR20000035669A (ko) 반도체 레이저, 반도체 장치 및 이들의 제조 방법
JPH0983081A (ja) 半導体レーザ素子の製造方法
JP5458782B2 (ja) 半導体素子、半導体ウェハ、半導体ウェハの製造方法、半導体素子の製造方法
JP2947164B2 (ja) 半導体レーザ素子
JP3655767B2 (ja) 半導体レーザ素子およびその製造方法
KR100493148B1 (ko) Gan계단파장면발광반도체레이저제작방법및그레이저장치
JPH07312462A (ja) 面発光レーザダイオードの製造方法,及び面発光レーザダイオード
JP2005277026A (ja) 半導体レーザ素子
JP2001189531A (ja) 半導体基板および半導体発光素子およびその作製方法
JPH04186687A (ja) 半導体レーザ
JP2005166718A (ja) 半導体レーザ素子及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100723

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100811

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees