[go: up one dir, main page]

KR101552671B1 - 고휘도 질화물 발광소자 제조 방법 - Google Patents

고휘도 질화물 발광소자 제조 방법 Download PDF

Info

Publication number
KR101552671B1
KR101552671B1 KR1020120102459A KR20120102459A KR101552671B1 KR 101552671 B1 KR101552671 B1 KR 101552671B1 KR 1020120102459 A KR1020120102459 A KR 1020120102459A KR 20120102459 A KR20120102459 A KR 20120102459A KR 101552671 B1 KR101552671 B1 KR 101552671B1
Authority
KR
South Korea
Prior art keywords
light emitting
nitride semiconductor
trench
semiconductor layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120102459A
Other languages
English (en)
Other versions
KR20140035762A (ko
Inventor
코이데노리카츠
Original Assignee
일진엘이디(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일진엘이디(주) filed Critical 일진엘이디(주)
Priority to KR1020120102459A priority Critical patent/KR101552671B1/ko
Priority to TW102133234A priority patent/TW201419580A/zh
Priority to PCT/KR2013/008304 priority patent/WO2014042461A1/ko
Priority to US14/428,124 priority patent/US20150228847A1/en
Publication of KR20140035762A publication Critical patent/KR20140035762A/ko
Application granted granted Critical
Publication of KR101552671B1 publication Critical patent/KR101552671B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

마스크 패턴 사이로 노출된 실리콘(Si) 기판 상에 질화물의 수평 성장을 이용하여 고휘도화 및 저비용화가 가능한 질화물 반도체 소자 및 그 제조 방법을 개시한다.
본 발명의 일 실시예에 따른 질화물 발광소자의 제조 방법은 실리콘 기판 상에 20~300㎛의 폭을 가지는 마스크 패턴을 형성하는 단계; 상기 마스크 패턴 사이로 노출된 실리콘 기판 상에 질화물을 수평 성장시켜 제1 질화물 반도체층, 활성층 및 제2 질화물 반도체층을 포함하는 발광구조체를 형성하는 단계; 상기 마스크 패턴 사이 발광구조체 영역에 적어도 상기 제2 질화물 반도체층 및 상기 활성층을 식각하여 트렌치(trench)를 형성하는 단계; 상기 트렌치가 형성된 발광구조체 표면에 접합 기판을 부착하는 단계; 및 상기 실리콘 기판 및 마스크 패턴을 제거하는 단계;를 포함하는 것을 특징으로 한다.

Description

고휘도 질화물 발광소자 제조 방법 {METHOD OF MANUFACTURING NITRIDE LIGHT EMITTING DEVICE HAVING HIGH LUMINANCE}
본 발명은 질화물 발광소자에 관한 것으로, 보다 상세하게는 실리콘(Si) 기판을 반도체 성장용 기판으로 이용하여 고휘도화 및 저비용화를 구현할 수 있는 질화물 발광소자 및 그 제조 방법에 관한 것이다.
발광소자(Light Emitting Device)는 전자(electron)와 정공(hole)의 재결합(re-combination)시 발생하는 발광 현상을 이용한 소자이다. 대표적인 발광소자로서, 질화 갈륨(GaN)으로 대표되는, 소위 질화물 반도체를 이용한 질화물계 발광소자가 있다. 질화물계 발광소자는 밴드 갭(band gap)이 커서 다양한 색광을 구현할 수 있고, 또한 열적 안정성이 우수하여 많은 분야에 응용되고 있다.
질화물 반도체를 이용한 발광소자는, GaN 기판이 고가이기 때문에, 지금까지는 일반적으로 사파이어(Sapphire) 기판을 이용한 에피택셜 성장(epitaxial growth)법으로 제조되고 있다.
사파이어 기판은 비교적 질화물 박막의 성장이 용이하고, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용되지만, 이 역시 상대적으로 고가여서 제조비용 상승을 초래한다.
이에 따라, 최근 저비용으로 대면적의 기판이 입수 가능한 실리콘(Si) 기판을 이용한 질화물 반도체 발광소자가 개발 중에 있다.
그러나, 실리콘 기판은 육방정계의 결정 구조를 가지는 질화물 반도체와 입방정계의 실리콘과의 격자 부정합으로 인해 실리콘 기판 상에 성장하는 질화물 반도체의 결정성이 저하되는 문제점이 있다. 또한, 기판 면의 수직인 방향에 발생되는 질화물층의 관통 전위로 인해 고품질의 질화물 반도체 결정을 얻을 수 없고, 고휘도화에 한계가 있다.
본 발명에 관련된 선행문헌으로는 일본 공개특허공보 특개2008-277430호(2008.11.13. 공개)가 있으며, 상기 문헌에는 실리콘 기판 상에 탄소재료의 ELO용 마스크 패턴을 이용하여 횡방향 성장된 Ⅲ족 질화물층(GaN층)을 포함하는 질화물 반도체 발광소자가 개시되어 있다.
본 발명의 하나의 목적은 고휘도를 가지면서도 제조단가가 낮은 질화물 발광소자를 제공하는 것이다.
또한, 본 발명의 다른 목적은 실리콘(Si) 기판을 반도체 성장용 기판으로 이용하여 제조비용을 절감하면서 고휘도를 갖는 질화물 발광소자를 구현할 수 있는 질화물 발광소자의 제조 방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 실시예에 따른 질화물 발광소자의 제조 방법은 실리콘 기판 상에 20~300㎛의 폭을 가지는 마스크 패턴을 형성하는 단계; 상기 마스크 패턴 사이로 노출된 실리콘 기판 상에 질화물을 수평 성장(lateral growth)시켜 제1 질화물 반도체층, 활성층 및 제2 질화물 반도체층을 포함하는 발광구조체를 형성하는 단계; 상기 마스크 패턴 사이 발광구조체 영역에 적어도 상기 제2 질화물 반도체층 및 상기 활성층을 식각하여 트렌치(trench)를 형성하는 단계; 상기 트렌치가 형성된 발광구조체 표면에 접합 기판을 부착하는 단계; 및 상기 실리콘 기판 및 마스크 패턴을 제거하는 단계;를 포함하는 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 실시예에 따른 질화물 발광소자는 위로부터 제1 질화물 반도체층, 활성층 및 제2 질화물 반도체층을 포함하고, 적어도 상기 제2 질화물 반도체층 및 상기 활성층에 복수의 트렌치가 형성된 발광구조체; 및 상기 발광구조체의 하면에 접합되는 접합 기판;을 포함하며, 하나의 트렌치와 인접한 다른 트렌치 사이의 발광구조체의 폭이 20~300㎛인 것을 특징으로 한다.
본 발명에 따른 질화물 발광소자는 실리콘 기판 상에 수평 성장된 질화물층을 이용한 발광구조체의 활성층을 식각하여 형성된 트렌치를 포함함으로써, 실리콘 기판 면의 수직인 방향에 발생되는 질화물층의 관통 전위 및 비발광 영역을 감소시킴으로써 발광효율을 높여 고휘도를 구현할 수 있다.
또한, 트렌치의 형성으로 인해, 접합 기판의 접합 시, 접합면 표면에 있던 공기(Air)가 트렌치로 이동하여 소멸되므로 접합면에 버블이 생기는 것을 방지하여 칩 수율을 높일 수 있다.
상기 트렌치의 표면에 절연막이 더 형성될 경우, 트렌치가 형성된 영역에서의 전류의 흐름을 방지하고, 메사 식각(mesa etching)된 트렌치 측벽에서 누설되는 빛을 유효하게 사용할 수 있어 휘도를 더욱 향상시킬 수 있다.
또한, 본 발명에 따르면 상대적으로 값이 저렴한 실리콘(Si) 기판을 반도체 성장용 기판으로 이용하더라도 고휘도 질화물 발광소자의 제조가 가능하고, 제조비용을 절감할 수 있다.
도 1은 본 발명의 일 실시예에 따른 질화물 발광소자를 도시한 사시도이다.
도 2 내지 도 7은 본 발명의 일 실시예에 따른 질화물 발광소자의 제조 방법을 설명하기 위한 공정사시도들이다.
도 8은 본 발명에 사용되는 마스크 패턴의 다른 실시예를 도시한 사시도이다.
도 9는 도 8의 마스크 패턴을 사용할 때의 발광구조체에 형성된 트렌치를 도시한 사시도이다.
도 10 및 도 11은 접합 기판 부착 전, 도 4의 트렌치를 포함한 발광구조체 상에 절연막의 증착 및 식각 과정을 도시한 공정사시도들이다.
도 12는 도 11에 형성된 절연막 패턴의 다른 실시예를 도시한 사시도이다.
도 13 및 도 14는 접합 기판 부착 전, 도 9의 트렌치를 포함한 발광구조체 상에 절연막의 증착 및 식각 과정을 도시한 공정사시도들이다.
도 15는 도 14에 형성된 절연막 패턴의 다른 실시예를 도시한 사시도이다.
도 16은 본 발명의 일 실시예에 따른 질화물 발광소자를 다이싱한 예를 나타낸 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 고휘도 질화물 발광소자 및 그 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 질화물 발광소자를 도시한 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 질화물 발광소자(100)는 발광구조체(120) 및 접합 기판(130)을 포함한다. 이에 더하여, 또한, 본 발명에 따른 질화물 발광소자(100)는 투명 전도성 패턴(140) 및 n측 본딩패드(150)를 포함할 수 있다.
발광구조체(120)는 위로부터 제1 질화물 반도체층(122), 활성층(124) 및 제2 질화물 반도체층(126)을 포함하고, 적어도 제2 질화물 반도체층(126) 및 활성층(124)에 복수의 트렌치(T)가 형성될 수 있다.
제1 및 제2 질화물 반도체층(122, 126) 및 활성층(124)은 반도체 성장용 실리콘(silicon, Si) 기판 상에 수평 성장(lateral growth)되어 일정한 방향성을 가진다.
구체적으로, 제1 및 제2 질화물 반도체층(122, 126)은 AlxInyGa(1-x-y)N 조성식(여기서, 0=x=1, 0=y=1, 0=x+y=1임)으로 표시되고, n형 불순물 및 p형 불순물이 도핑된 반도체 물질로 이루어질 수 있으며, 예컨대, GaN, AlGaN, InGaN 등의 물질이 이에 해당될 수 있다. 한편, n형 불순물로는 Si, Ge, Se, Te 등이 사용될 수 있으며, p형 불순물로는 Mg, Zn, Be 등이 사용될 수 있다.
제1 및 제2 질화물 반도체층(122, 126)은 각각 n형 및 p형 반도체층이 될 수 있으나, 이에 제한되는 것은 아니며 서로 뒤바뀌어도 무관하다.
한편, 제1 질화물 반도체층(122)은 상대적으로 표면으로부터 두께 30nm~500nm에서 저항 0.02Ω·㎝~0.1Ω·㎝ 캐리어농도 2×1017㎤~1×1018㎤으로 하여, 전류 분산을 균일하게 하는 것이 바람직하다.
제1 및 제2 질화물 반도체층(122, 126) 사이에 형성되는 활성층(124)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multi-Quantum-Well; MQW) 구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, 예컨대, InGaN/GaN 구조가 사용될 수 있다.
접합 기판(130)은 일면이 발광구조체(120)의 하면, 즉 제2 질화물 반도체층(126)의 저면과 접합된다. 이때, 접합 기판(130)은 실리콘(Si) 기판 또는 금속 기판일 수 있으며, p측 전극으로 작용할 수 있다.
본 발명의 일 실시예에 따른 질화물 발광소자(100)는 별도의 p측 전극이 형성될 수 있으나, 접합 기판(130)이 p측 전극으로 작용할 경우 별도의 p측 전극이 생략될 수도 있다.
일반적으로, 실리콘 기판 상에 수평 성장된 GaN층은 실리콘과의 격자 부정합으로 인해 실리콘 기판 면에 대해 수직한 방향으로 전위(dislocation)가 발생하여 발광구조체에 관통전위가 발생하기 쉽다. 그 결과, 발광구조체 상에 전극을 형성한 경우 누설 전류가 흐를 수 있으며, 발광소자 전체에 전압이 걸리지 않는 현상이 발생할 수 있다.
본 발명에 적용되는 발광구조체(120)는 마스크 패턴(도 2의 115 참조)의 마스크윈도우(개구부(도 2의 116 참조))로부터 실리콘 기판상에 에피텍셜 성장에 의해 형성되는 관통전위를, 트렌치(T) 구조를 설치하여 제거하여 형성한다.
이를 위해, 트렌치(T)는 마스크 패턴(도 2의 115 참조)의 마스크윈도우(도 2의 116 참조)와 마찬가지로 5~40㎛의 폭을 갖는 것이 바람직하다. 이는 트렌치(T)의 폭이 5㎛ 미만일 경우, 트렌치(T)와 대항하는 마스크윈도우(도 2의 116 참조)의 폭이 좁아지며, 수평 성장을 하기 위해서는 성장시간을 길게 필요로 하는 경우가 있고, 반면에 40㎛를 초과하는 경우, 발광면적의 감소로 광추출 효율이 저하될 수 있기 때문이다.
이와 같이 트렌치(T)의 폭을 조절하여 비발광영역을 감소시킬 수 있어 고휘도를 갖는 질화물 발광소자를 구현할 수 있다.
본 발명에 따르면, 트렌치(T)의 형성을 통해 관통 전위를 감소시켜 발광구조체(120)의 광추출효율을 높일 수 있어 고휘도를 갖는 질화물 발광소자를 구현할 수 있다.
또한, 트렌치(T)를 형성함으로써, 접합 기판(130)의 접합 시, 접합면 표면에 있던 공기(Air)가 트렌치(T)로 이동하여 소멸되므로 접합면에 버블(Bubble)이 생기는 것을 방지하여 칩 수율을 향상시킬 수 있다.
특히, 본 발명에 따르면, 하나의 트렌치(T)와 인접한 다른 트렌치(T) 사이의 발광구조체(120)의 폭은 실리콘 기판 상에 형성되는 마스크 패턴의 폭을 고려하여 결정될 수 있으며, 일례로 20~300㎛로 형성되는 것이 바람직하다.
이때, 발광구조체(120)의 폭이 20㎛ 미만이면 발광 면적의 감소로 인해 광추출 효율이 저하될 수 있고, 반면에 폭이 300㎛를 초과하면 생산성이 저하될 수 있다.
하나의 트렌치(T)와 인접한 다른 트렌치(T) 사이의 발광구조체(120)는 스트라이프 패턴(Stripe Pattern) 또는 블록 패턴(Block Pattern) 등으로 형성될 수 있다. 또한, 도면에서와 달리, 메사 식각(mesa etching)에 의해 하부로 갈수록 폭이 작아지는 경사진 측벽을 가질 수 있다.
도시된 바와 같이, 트렌치(T)는 제2 질화물 반도체층(126) 및 활성층(124) 뿐만 아니라 제1 질화물 반도체층(122)의 일부까지 식각되어 형성될 수도 있다.
한편, 도시하지는 않았으나, 발광구조체(120)는 제1 질화물 반도체층(122)상에 실리콘(Si) 기판을 이용한 제1 질화물 반도체층(122)의 성장에 따른 격자 결함 완화를 위해 질화 알루미늄(AlN) 재질 등의 버퍼층(buffer layer, 미도시)을 더 포함할 수 있다.
또한, 활성층(124)과 제2 질화물 반도체층(126) 사이에는 Mg 도핑 알루미늄 갈륨 질화물(Mg-doped AlGaN)과 같은 전자장벽층(Electron Blocking Layer; EBL, 미도시)을 더 포함할 수도 있다.
도시된 바와 같이, 질화물 발광소자(100)는 발광구조체(120)의 상면, 즉 제1 질화물 반도체층(122)의 상면에 서로 일정 간격 이격된 복수의 투명 전도성 패턴(140)을 더 포함할 수 있다. 투명 전도성 패턴(140)은 오믹 콘택층(ohmic contact layer)으로서, 일례로 산화인듐주석(Indium Tin Oxide; ITO)을 포함하는 재질로 형성될 수 있다.
본 발명의 일 실시예에 따른 질화물 발광소자(100)는 트렌치(T) 형성으로 인해 트렌치(T)가 형성된 영역에서 전류의 흐름이 발생할 수 있기 때문에 트렌치(T)의 표면, 즉 트렌치(T)의 저면 및 측벽에 절연막 패턴(도 11의 170a 참조)을 더 포함하는 것이 바람직하다. 더욱 바람직하게, 질화물 발광소자(100)는 트렌치(T) 표면뿐만 아니라 발광구조체(120) 저면의 가장자리까지 형성되어 있는 절연막 패턴(도 12의 170a 참조)을 더 포함할 수 있다.
일례로, 절연막 패턴은 실리콘 산화막(SiO2)으로 형성될 수 있다. 한편, 트렌치(T)의 측벽이 경사진 메사형일 경우, 절연막 패턴은 실리콘 산화막(SiO2)과 티타늄 산화막(TiO2)이 교대로 적층된 다층막으로 형성되어 반사막으로 이용될 수 있다. 이때에는, 메사 식각된 트렌치(T) 측벽에서 누설되는 빛을 유효하게 사용할 수 있어 질화물 발광소자(100)의 휘도를 더욱 향상시킬 수 있다.
도 2 내지 도 7은 본 발명의 일 실시예에 따른 질화물 발광소자의 제조 방법을 설명하기 위한 공정사시도들이고, 도 8은 본 발명에 사용되는 마스크 패턴의 다른 실시예를 도시한 사시도이며, 도 9는 도 8의 마스크 패턴을 사용할 때의 발광구조체에 형성된 트렌치를 도시한 사시도이며, 도 16은 본 발명의 일 실시예에 따른 질화물 발광소자를 다이싱한 예를 나타낸 것이다.
도 2를 참조하면, 실리콘 기판(110) 상에 20~300㎛의 폭을 가지는 스트라이프 패턴의 마스크 패턴(115)을 5~40㎛ 간격으로 형성한다. 이때, 마스크 패턴(115)의 마스크윈도우(116)가 5~40㎛의 폭을 갖게 된다.
마스크 패턴(115)은 질화물층의 성장이 이루어지지 않는 재질로 형성하는 것이 바람직하며, 일례로 실리콘 산화막(SiO2)으로 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
마스크 패턴(115)은 폭이 상기한 범위를 벗어날 경우, 후속한 질화물층, 일례로 GaN층의 수평 성장((lateral growth, 횡방향)이 어렵거나 미비할 수 있으므로 상기한 범위를 유지하는 것이 바람직하다.
마스크 패턴(115)은 실리콘 기판(110) 상에 물리기상증착(Physical Vapor Deposition; PVD) 또는 화학기상증착(Chemical Vapor Deposition; CVD) 방법 등을 이용하여 50nm 두께 정도의 SiO2막을 증착한 후, 통상의 포토리소그래피(photo-lithography) 공정으로 SiO2막을 패터닝하여 형성할 수 있으며, 이는 통상의 공지된 방법을 이용할 수 있으므로 자세한 설명은 생략하기로 한다.
도 3을 참조하면, 마스크 패턴(115) 사이로 노출된 실리콘 기판(110) 상에 질화물을 수평 성장(lateral growth)시켜 제1 질화물 반도체층(122), 활성층(124) 및 제2 질화물 반도체층(126)을 포함하는 발광구조체(120)를 형성한다.
이러한 제1 및 제2 질화물 반도체층(122, 126) 및 활성층(124)은 당 기술 분야에서 공지된 에피택셜 성장(epitaxial growth)법을 이용하여 성장될 수 있다.
이 경우, 일례로 삼중메틸갈륨(Trimetyl Gallium; TMG)을 도입하여 제1 질화물 반도체층(122)을 형성하기 위한 GaN의 성장을 진행한다. 이 과정에서, 먼저, 마스크 패턴(115) 사이의 마스크윈도우(116)에 의해 노출된 실리콘 기판(110) 상에 GaN의 결정입자가 성장하고, 그 후 GaN 결정입자가 연결되어 실리콘 기판(110) 노출부에 피라미드(pyramid) 형상을 갖는 GaN층이 형성되며, 그 후 성장조건을 변경하면 GaN층의 수평 성장이 촉진되어 최종적으로 두께 3.5㎛ 정도의 평탄한 제1 질화물 반도체층(122)용 GaN층이 얻어진다.
다음으로, GaN 제1 질화물 반도체층(122) 상에, 실리콘 기판(110) 온도 750℃에서 TMG 및 삼중메틸인듐(Trimethyl Indium; TMln)을 도입하여 InGaN/GaN 구조의 발광파장 450nm인 다중 양자우물(MQW)을 형성할 수 있다. 이는 활성층(124)으로 형성된다.
다음으로, 활성층(124) 상에 실리콘 기판(110) 온도 1100℃에서 TMG 및 Cp2Mg를 도입하여 두께 90nm 정도의 Mg 도핑된 GaN층을 성막하여 제2 질화물 반도체층(126)을 형성할 수 있다.
발광구조체(120)는 700℃의 분위기에서 5분 정도 어닐링(annealing)을 실시할 수 있다.
한편, 제1 질화물 반도체층(122)을 형성하기 전에 질화 알루미늄(AlN) 재질 등의 버퍼층(미도시)을 더 형성하여 실리콘 기판(110)을 이용한 제1 질화물 반도체층(122)의 성장에 따른 격자 결함을 완화하는 것이 바람직하다. 일례로, AlN 버퍼층은 1100℃에서 캐리어 가스(carrier gas)로 수소(H2)를 이용하고, TMA(trimethyl aluminium) 및 NH3를 도입하여 두께 50nm 정도의 AlN층을 형성할 수 있다. 또한, 다른 방법으로는 스퍼터링을 통한 AlN층을 40nm정도 퇴적시켜, 이를 버퍼층으로 대신하여도 실현 가능하다.
또한, 제2 질화물 반도체층(126)을 형성하기 전에, 일례로, 실리콘 기판(110) 온도 1100℃에서 TMA, TMG 및 Cp2Mg를 도입하여 활성층(124) 상에 두께 20nm 정도의 Mg 도핑된 AlGaN층을 성막하여 전자장벽층(미도시)을 형성할 수도 있다.
도 4를 참조하면, 마스크 패턴(115) 사이 아래의 실리콘 기판(110)에 대응되는 발광구조체(120) 영역에 적어도 제2 질화물 반도체층(126) 및 활성층(124)을 식각하여 복수의 트렌치(T)를 형성한다.
일례로, 트렌치(T)는 마스크 패턴(115)과 대응되는 식각 마스크 패턴(미도시)을 이용하여 식각 마스크 패턴 사이로 노출된 발광구조체(120)의 적어도 제2 질화물 반도체층(126) 및 활성층(124)을 고주파유도결합 플라즈마(inductively coupled plasma; ICP) 등의 방법을 이용하여 식각하여 형성할 수 있다. 이때, 식각 마스크 패턴은 발광구조체(120) 상에 실리콘 산화막(SiO2)을 형성한 후, 이를 통상의 포토리소그래피 공정으로 마스크 패턴(115)과 대응되도록 패터닝한 실리콘 산화막 패턴일 수 있다.
일례로, 실리콘 산화막 패턴은 실리콘 산화막을 농도 10%의 BHF(Buffered HF)를 이용하여 식각하여 형성할 수 있다.
트렌치(T)의 폭은 5~40㎛가 되도록 형성하는 것이 바람직하다. 이때 트렌치(T)의 폭이 5㎛ 미만일 경우, 트렌치(T)와 대항하는 마스크윈도우(116)의 폭이 좁아지며, 수평 성장을 하기 위해서는 성장시간을 길게 필요로 하는 경우가 있고, 반면에 40㎛를 초과하는 경우, 발광면적의 감소로 광추출 효율이 저하될 수 있다.
이로써, 하나의 트렌치(T)와 인접한 다른 트렌치(T) 사이의 발광구조체(120)는 20~300㎛의 폭을 갖는 스프라이프 패턴으로 형성될 수 있다.
한편, 트렌치(T)는 제2 질화물 반도체층(126)부터 제1 질화물 반도체층(122)의 일부까지를 식각하도록 형성할 수도 있음은 물론이다.
또한, 트렌치(T)는 메사 식각(mesa etching)을 이용하여 측벽이 경사지도록 형성할 수도 있다.
도 5 및 도 6을 참조하면, 트렌치(T)가 형성된 발광구조체(120) 표면에 접합 기판(130)을 부착한다.
이때, 접합 기판(130)의 일면을 제2 질화물 반도체층(126) 노출부의 표면에 이방전도성 페이스트, 납을 이용하여 부착시킬 수 있다. 접합 기판(130)으로는 실리콘 기판 또는 금속 기판 등으로 대표되는 반도체 기판이 이용될 수 있다.
한편, 접합 기판(130)을 발광구조체(120) 표면에 부착시키기 전에, 노출된 제2 질화물 반도체층(126)의 표면을 활성화시키기 위한 화학적인 표면 처리가 선행될 수도 있다.
이후, 실리콘 기판(110) 및 마스크 패턴(115)을 제거한다. 실리콘 기판(110) 및 마스크 패턴(115)은 화학적기계적연마(Chemical Mechanical Polishing; CMP) 또는 식각 방법을 이용하여 제거할 수 있다. 이로써, 제1 질화물 반도체층(122)의 일면이 노출된다.
도 7을 참조하면, 제1 질화물 반도체층(122) 노출부 상에 투명 전도성 패턴(140) 및 n측 본딩패드(150)를 형성한다.
이를 위해, 먼저 제1 질화물 반도체층(122) 노출부 상에 ITO 등을 스퍼터링 등의 방법으로 증착하여 투명 전극층(미도시)을 형성한 후 이를 마스크(미도시)를 이용하여 패터닝하여 투명 전도성 패턴(140)을 형성한다.
이후, 투명 전도성 패턴(140)의 일 영역에 n측 본딩패드(150)를 형성한다. n측 본딩패드(150)는 통상의 공지된 방법을 이용하여 형성할 수 있으며, 일례로, 투명 전도성 패턴(140) 상에 통상의 PVD, CVD, MOCVD 방법 등을 이용하여 Cr, Al, Ni, Au 등을 포함하는 금속막 또는 금속 합금막을 증착한 후 이를 마스크(미도시)를 이용하여 패터닝하여 투명 전도성 패턴(140)의 일 영역에 형성할 수 있다.
한편, 투명 전도성 패턴(140)은 생략 가능하다. 이 경우, n측 본딩패드(150)는 제1 질화물 반도체층(122) 노출부 상에 형성될 수 있다.
이후, 다이싱(dicing)과 레이저를 이용한 컷팅으로 칩을 분리하여, 도 16에 도시된 예와 같은 발광구조셀을 제조할 수 있다.
한편, 도 8에 도시된 바와 같이, 도 2의 마스크 패턴(115)과는 달리, 실리콘 기판(110) 상에는 20~300㎛의 폭을 가지는 블럭 패턴의 제2 마스크 패턴(115a)을 5~40㎛ 간격으로 형성할 수도 있다. 이때에는, 제2 마스크윈도우(116a)가 5~40㎛폭을 갖게 된다.
이때, 제2 마스크 패턴(115a)은 도 2의 마스크 패턴(115)에 비해 마스크 패턴 사이의 제2 마스크윈도우(116a)에 의해 노출되는 실리콘 기판(110)의 영역을 넓혀 후속한 공정에서 질화물층의 수평 성장에 소요되는 시간을 단축시키는 효과를 제공한다.
도 8에 도시된 블록 패턴의 제2 마스크 패턴(115)을 이용할 경우, 도 9에서와 같이 하나의 제2 트렌치(T2)와 인접한 다른 제2 트렌치(T2) 사이의 발광구조체(120)는 20~300㎛의 폭을 갖는 블록 패턴으로 형성될 수 있다.
도 10 및 도 11은 접합 기판 부착 전, 도 4의 트렌치를 포함한 발광구조체 상에 절연막의 증착 및 식각 과정을 도시한 공정사시도들이고, 도 12는 도 11에 형성된 절연막 패턴의 다른 실시예를 도시한 사시도이다.
도 10 및 도 11을 참조하면, 도 4를 완료한 후, 트렌치(T)가 형성된 발광구조체(120) 표면에 실리콘 산화막(SiO2) 또는 실리콘 산화막(SiO2)/티타늄 산화막(TiO2) 등의 절연막(170)을 증착한 후, 이 절연막(170)을 마스크(미도시)를 이용하여 패터닝하여 트렌치(T)의 표면, 즉 트렌치(T)의 저면 및 측벽에 절연막 패턴(170a)을 더 형성할 수 있다. 이러한 절연막 패턴(170a)은 트렌치(T)가 형성된 영역에서 전류가 흐르는 것을 방지하는 역할을 한다.
한편, 도 12에서와 같이, 절연막 패턴(170a)은 트렌치(T) 표면뿐만 아니라 발광구조체(120)의 가장자리를 덮도록 형성하여 단면에서의 박리를 방지할 수도 있다.
도 13 및 도 14는 접합 기판 부착 전, 도 9의 트렌치를 포함한 발광구조체 상에 절연막의 증착 및 식각 과정을 도시한 공정사시도들이고, 도 15는 도 14에 형성된 절연막 패턴의 다른 실시예를 도시한 사시도이다.
도 13 및 도 14를 참조하면, 도 9를 완료한 후, 제2 트렌치(T2)가 형성된 발광구조체(120) 표면에 실리콘 산화막(SiO2) 또는 실리콘 산화막(SiO2)/티타늄 산화막(TiO2) 등의 절연막(170)을 증착한 후, 이 절연막(170)을 마스크(미도시)를 이용하여 패터닝하여 제2 트렌치(T2)의 표면, 즉 제2 트렌치(T2)의 저면 및 측벽에 절연막 패턴(170a)을 더 형성할 수 있다. 이러한 절연막 패턴(170a)은 제2 트렌치(T2)가 형성된 영역에서 전류가 흐르는 것을 방지하는 역할을 한다.
한편, 도 15에서와 같이, 절연막 패턴(170a)은 제2 트렌치(T2) 표면뿐만 아니라 발광구조체(120)의 가장자리를 덮도록 형성하여 단면에서의 박리를 방지할 수도 있다. 그 후, 투명전도성패턴(140) 및 n측 본딩패드(150)를 형성함으로써 도 16에 도시된 예와 유사한 질화물반도체의 발광소자를 실현할 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
100 : 질화물 발광소자 110 : 실리콘 기판
115 : 마스크 패턴 115a : 제2 마스크 패턴
116 : 마스크윈도우 116a : 제2 마스크윈도우
120 : 발광구조체 122 : 제1 질화물 반도체층
124 : 활성층 126 : 제2 질화물 반도체층
130 : 접합 기판 140 : 투명 도전성 패턴
150 : n측 본딩 패드 170 : 절연막
170a : 절연막 패턴 T : 트렌치
T2 : 제2 트렌치

Claims (26)

  1. 실리콘 기판 상에 20~300㎛의 폭을 가지는 마스크 패턴을 5~40㎛ 간격으로 형성하는 단계;
    상기 마스크 패턴 사이로 노출된 실리콘 기판 상에 질화물을 수평 성장시켜 제1 질화물 반도체층, 활성층 및 제2 질화물 반도체층을 포함하는 발광구조체를 형성하는 단계;
    상기 마스크 패턴 사이 발광구조체 영역에 적어도 상기 제2 질화물 반도체층 및 상기 활성층을 식각하여 트렌치(trench)를 형성하는 단계;
    상기 트렌치의 표면에 절연막 패턴을 형성하는 단계;
    상기 트렌치 및 상기 트렌치 표면에 절연막 패턴이 형성된 발광구조체 표면에 접합 기판을 부착하는 단계; 및
    상기 실리콘 기판 및 마스크 패턴을 제거하는 단계;를 포함하는 것을 특징으로 하는 질화물 발광소자의 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 마스크 패턴은
    실리콘 산화막(SiO2)으로 형성되는 것을 특징으로 하는 질화물 발광소자의 제조 방법.
  4. 제1항에 있어서,
    상기 마스크 패턴은
    스트라이프 패턴으로 형성되는 것을 특징으로 하는 질화물 발광소자의 제조 방법.
  5. 제1항에 있어서,
    상기 마스크 패턴은
    블럭 패턴으로 형성되는 것을 특징으로 하는 질화물 발광소자의 제조 방법.
  6. 제1항에 있어서,
    상기 식각은
    메사 식각(mesa etching)으로 수행되는 것을 특징으로 하는 질화물 발광소자의 제조 방법.
  7. 제1항에 있어서,
    상기 식각 단계에서,
    적어도 제1질화물 반도체층의 일부분까지 식각되는 것을 특징으로 하는 질화물 발광소자의 제조 방법.
  8. 제1항에 있어서,
    상기 접합 기판은
    실리콘 기판 또는 금속 기판인 것을 특징으로 하는 질화물 발광소자의 제조 방법.
  9. 제8항에 있어서,
    상기 접합 기판은
    p측 전극으로 작용하는 것을 특징으로 하는 질화물 발광소자의 제조 방법.
  10. 제1항에 있어서,
    상기 질화물 발광소자의 제조 방법은
    상기 실리콘 기판 및 마스크 패턴을 제거하는 단계 이후에,
    n측 본딩패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물 발광소자의 제조 방법.
  11. 제10항에 있어서,
    상기 질화물 발광소자의 제조 방법은
    상기 n측 본딩패드을 형성하는 단계 이전에,
    상기 발광구조체의 제1 질화물 반도체층 상에 투명 전도성 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물 발광소자의 제조 방법.
  12. 삭제
  13. 제1항에 있어서,
    상기 트렌치의 표면에 절연막 패턴을 형성하는 단계는
    상기 절연막 패턴을 상기 발광구조체 표면의 가장자리까지 더 형성하는 것을 특징으로 하는 질화물 발광소자의 제조 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020120102459A 2012-09-14 2012-09-14 고휘도 질화물 발광소자 제조 방법 Active KR101552671B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120102459A KR101552671B1 (ko) 2012-09-14 2012-09-14 고휘도 질화물 발광소자 제조 방법
TW102133234A TW201419580A (zh) 2012-09-14 2013-09-13 具有高亮度的氮化物發光裝置及其製造方法
PCT/KR2013/008304 WO2014042461A1 (ko) 2012-09-14 2013-09-13 고휘도 질화물 발광소자 및 그 제조 방법
US14/428,124 US20150228847A1 (en) 2012-09-14 2013-09-13 High-luminance nitride light-emitting device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120102459A KR101552671B1 (ko) 2012-09-14 2012-09-14 고휘도 질화물 발광소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20140035762A KR20140035762A (ko) 2014-03-24
KR101552671B1 true KR101552671B1 (ko) 2015-09-11

Family

ID=50278477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120102459A Active KR101552671B1 (ko) 2012-09-14 2012-09-14 고휘도 질화물 발광소자 제조 방법

Country Status (4)

Country Link
US (1) US20150228847A1 (ko)
KR (1) KR101552671B1 (ko)
TW (1) TW201419580A (ko)
WO (1) WO2014042461A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863853A (zh) * 2019-04-24 2020-10-30 深圳第三代半导体研究院 一种垂直集成单元二极管芯片
KR102275366B1 (ko) * 2019-09-26 2021-07-12 주식회사 소프트에피 반도체 발광부를 이송하는 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299935A (ja) * 2006-04-28 2007-11-15 Showa Denko Kk 窒化物系半導体発光素子の製造方法、窒化物系半導体発光素子及びランプ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3841537B2 (ja) * 1997-12-22 2006-11-01 豊田合成株式会社 窒化ガリウム系化合物半導体及びその製造方法
US6177359B1 (en) * 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
JP3863720B2 (ja) * 2000-10-04 2006-12-27 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP4766845B2 (ja) * 2003-07-25 2011-09-07 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP4277116B2 (ja) * 2006-09-20 2009-06-10 国立大学法人東北大学 半導体デバイスの製造方法
KR100867541B1 (ko) * 2006-11-14 2008-11-06 삼성전기주식회사 수직형 발광 소자의 제조 방법
KR101425167B1 (ko) * 2008-01-07 2014-07-31 삼성전자주식회사 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR20100057372A (ko) * 2008-11-21 2010-05-31 우리엘에스티 주식회사 수직형 질화물계 발광소자의 제조방법
KR20100061130A (ko) * 2008-11-28 2010-06-07 삼성엘이디 주식회사 질화물계 반도체 발광소자의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299935A (ja) * 2006-04-28 2007-11-15 Showa Denko Kk 窒化物系半導体発光素子の製造方法、窒化物系半導体発光素子及びランプ

Also Published As

Publication number Publication date
TW201419580A (zh) 2014-05-16
KR20140035762A (ko) 2014-03-24
WO2014042461A1 (ko) 2014-03-20
US20150228847A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
US8835902B2 (en) Nano-structured light-emitting devices
US20140191192A1 (en) Semiconductor light-emitting device
US8030680B2 (en) Nitride semiconductor light-emitting device and method for manufacturing the same
JP7447151B2 (ja) パッシベーション層を含む発光ダイオード前駆体
JP2008047859A (ja) 窒化物半導体発光素子
KR20130058406A (ko) 반도체 발광소자
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR20190133417A (ko) 발광 소자 및 이의 제조 방법
JP2008060528A (ja) 窒化物半導体発光素子
US8164109B2 (en) Nitride semiconductor element and method for producing the same
KR20100049451A (ko) 질화물 반도체 소자
KR101928479B1 (ko) 3족 질화물 반도체 발광소자
US20190013433A1 (en) Light Emitting Transistor and Method for Manufacturing the Same
KR101091048B1 (ko) 반도체 발광 소자
KR101552671B1 (ko) 고휘도 질화물 발광소자 제조 방법
EP3567643B1 (en) Light emitting diode element and method for manufacturing same
KR20050096010A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
KR101600783B1 (ko) 고효율 발광다이오드의 제조방법
JP4058592B2 (ja) 半導体発光素子及びその製造方法
KR20110091245A (ko) 반도체 발광소자 및 그 제조방법
JP2005251922A (ja) 半導体発光素子
JP6482388B2 (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120914

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130709

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120914

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140627

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20150227

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20140627

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20150227

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20141027

Comment text: Amendment to Specification, etc.

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150518

Patent event code: PE09021S01D

AMND Amendment
PX0701 Decision of registration after re-examination

Patent event date: 20150828

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20150717

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20150430

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20150227

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20141027

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150907

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150907

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180830

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180830

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190830

Start annual number: 5

End annual number: 5