KR20050096010A - 질화물 반도체 발광소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 역방향 바이어스에 의해 반도체와 금속 전극과의 오믹 접촉을 개선하여 동작 전압을 낮추면서도 과전압 저항과 휘도를 향상시킬 수 있는 질화물 반도체 발광소자 및 그 제조방법에 관한 것이다. 본 발명은, 기판; 상기 기판 상에 형성된 n형 반도체층; 상기 n형 반도체층의 일부 영역을 노출시키도록 상기 n형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 p형 반도체층; 상기 p형 반도체층과 상기 n형 반도체층의 노출 영역 상에 각각 형성되고 n형 불순물이 고농도로 도핑된 제1 및 제2 고농도 n형 반도체층; 및 상기 제1 및 제2 고농도 n형 반도체층 상에 각각 형성된 p측 전극 및 n측 전극을 포함하는 질화물 반도체 발광소자를 제공한다. 본 발명에 따르면, p형 반도체층 상에 형성된 제1 고농도 n형 반도체층에 의해 터널링 접합이 형성하여 우수한 오믹 접촉을 확보할 수 있고 구동 전압을 낮출 수 있으며, n형 반도체층의 노출된 영역에 형성된 제2 고농도 n형 반도체층은 오믹 접촉 및 금속 접착력이 우수할 뿐만 아니라 과전압 저항을 개선할 수 있다.

Description

질화물 반도체 발광소자 및 그 제조방법{NITRIDE SEMICONDUCTOR LIGHT EMITTING DIODE AND FABRICATION METHOD THEREOF}

본 발명은 질화물 반도체 발광소자에 관한 것이다. 더 구체적으로는 역방향 바이어스에 의해 반도체와 금속 전극과의 오믹 접촉을 개선하여 동작 전압을 낮추면서도 과전압 저항과 휘도를 향상시킬 수 있는 질화물 반도체 발광소자 및 그 제조방법에 관한 것이다.

일반적으로, 질화물계 반도체는 청색 또는 녹색 파장대의 광을 얻기 위한 발광다이오드(LED)에 사용되고 있으며, 대표적으로 Al_xIn_yGa_(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 질화물 반도체 물질이 사용된다. 특히, 녹색광을 생성하는 발광소자에는 약 3.4eV의 넓은 밴드갭을 갖는 GaN 반도체 물질이 널리 사용되는데, 이러한 GaN 반도체 물질와 같이, 질화물계 반도체는 넓은 밴드갭을 가지므로, 전극과 오믹접촉을 형성하는데 어려움이 있다.

보다 구체적으로 p측 전극부위에 접촉저항이 높아지고, 이로 인해 소자의 동작전압이 높아지는 동시에 발열량이 커지는 문제가 있다. 이와 같은 오믹접촉 형성방안으로 여러 수단이 제안될 수 있으나, 오믹접촉 형성부분이 주된 광방출면이 되므로 활성층으로부터 생성된 광이 투과되는 것을 보장해야하는 중요한 요구사항이 따르므로, 실제로 채택될 수 있는 수단은 극히 제한적이다.

이러한 요구사항을 충족시키기 위한 종래의 기술로는 “질화갈륨계 Ⅲ-Ⅳ족 화합물 반도체 장치 및 제조방법(Gallium Nitride-Based III-V Group Compound Semiconductor Device and Method of Producing the Same)”이라는 명칭의 미국등록특허 제5563422호(출원인 : 니치아 케미컬 인더스트리 리미티드(Nichia Chemical Industries, Ltd.))가 있다. 상기 문헌은 Ni/Au의 이중층을 이용한 투명전극층을 제안하고 있으며, 도 1은 상기 문헌에 따른 질화물 반도체 발광소자 구조의 일형태를 도시한다.

도 1에 도시된 바와 같이, 종래의 질화물 반도체 발광소자(10)는 사파이어 기판(11) 상에 순차적으로 형성된 버퍼층(12), n형 GaN클래드층(13), 다중양자우물구조(MQW)인 GaN/InGaN 활성층(14) 및 p형 GaN 클래드층(15)을 포함하며, 상기 p형 GaN 클래층(15)과 GaN/InGaN 활성층(14)은 그 일부영역이 제거되어 n형 GaN 클래드층(13)의 일부상면을 노출된 구조를 갖는다. n형 GaN 클래드층(13) 상에는 n측 전극(17b)이 형성되고, p형 GaN 클래드층(15) 상에는 오믹접촉을 형성하기 위해 Ni/Au로 이루어진 투명전극(16)을 형성한 후에, p측 본딩전극(17a)을 형성한다. 상기 투명전극(16)은 투광성을 가지면서 접촉저항을 개선하기 위한 층으로서 Ni/Au의 이중층의 증착공정과 후속되는 열처리공정을 통해서 형성될 수 있다.

하지만, 상기 기술에 따르면 p형 반도체층 상에 투명전극이 부착되므로 오믹 접촉이 비교적 불량하여 구동 전압이 높게 유지되고, 또한 이들 간의 접착력이 낮아 투광도가 비교적 낮은 Ni/Au 등의 금속만이 부착되므로 휘도 개선이 어려운 문제점이 있다. 또한, 상기 n형 GaN 클래드층은 n측 전극과 결합시 과전압 저항이 비교적 불량한 문제점이 있다.

따라서 본 발명은 전술한 종래 기술의 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 역방향 바이어스에 의해 반도체와 금속 전극과의 오믹 접촉을 개선하여 동작 전압을 낮추면서도 과전압 저항과 휘도를 향상시킬 수 있는 질화물 반도체 발광소자를 제공하는 것이다.

본 발명의 다른 목적은 전술한 질화물 반도체 발광소자를 제조할 수 있는 제조방법을 제공하는 것이다.

전술한 본 발명의 목적을 달성하기 위한 본 발명의 특징에 따라 제공되는 질화물 반도체 발광소자는, 기판; 상기 기판 상에 형성된 n형 반도체층; 상기 n형 반도체층의 일부 영역을 노출시키도록 상기 n형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 p형 반도체층; 상기 p형 반도체층과 상기 n형 반도체층의 노출 영역 상에 각각 형성되고 n형 불순물이 고농도로 도핑된 제1 및 제2 고농도 n형 반도체층; 및 상기 제1 및 제2 고농도 n형 반도체층 상에 각각 형성된 p측 전극 및 n측 전극을 포함한다.

본 발명의 일실시형태에서, 상기 n형 불순물은 C, Si, Ge, Sn, N, P, As 및 Sb으로 구성된 그룹에서 선택될 수 있으며, 그 농도는 1E18 내지 1E20원자/cm³인 것이 바람직하다. 또한, 상기 제1 및 제2 고농도 n형 반도체층은 두께가 각각 10Å 내지 1㎛인 것이 바람직하며, 상기 n측 및 p측 전극은 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN)으로 구성된 그룹에서 선택되는 소재로 형성될 수 있다.

또한, 본 발명에 따른 질화물 반도체 발광소자는 상기 n측 및 p측 전극과 상기 제1 및 제2 고농도 n형 반도체층 사이에 각각 형성되는 투명 금속층을 더 포함할 수 있으며, 이 때 상기 투명 금속층은 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN)으로 구성된 그룹에서 선택되는 소재로 형성되는 것이 바람직하다.

전술한 본 발명의 목적을 달성하기 위한 본 발명의 다른 특징에 따라 제공되는 질화물 반도체 발광소자 제조방법은, 기판 상에 n형 반도체층, 활성층, p형 반도체층 및 고농도 p형 반도체층을 순차적으로 형성하는 단계; 상기 n형 반도체층의 일부 영역이 노출되도록 상기 활성층 및 p형 반도체층의 일부를 제거하는 단계; 상기 제거된 부분의 측면에 보호막을 형성하는 단계; 상기 고농도 p형 반도체층과 상기 n형 반도체층의 노출 영역 상에 n형 불순물이 고농도로 도핑된 제1 및 제2 고농도 n형 반도체층을 각각 형성하는 단계; 및 상기 제1 및 제2 고농도 n형 반도체층 상에 p측 전극 및 n측 전극을 각각 형성하는 단계를 포함한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시형태에 대한 여러 가지 특징 및 장점을 보다 상세히 설명한다.

도 2는 본 발명의 일실시형태에 따른 질화물 반도체 발광소자를 도시한 단면도이다.

도 2를 참조하면, 본 발명의 일실시형태에 따른 질화물 반도체 발광소자(20)는 기판(21)과, 상기 기판(21) 상에 형성된 버퍼층(22)과, 상기 버퍼층(22) 상에 형성된 n형 반도체층(23)과, 상기 n형 반도체층(23)의 일부 영역을 노출시키도록 상기 n형 반도체층(23) 상에 형성된 활성층(24)과, 상기 활성층(24) 상에 형성된 p형 반도체층(25)과, 상기 p형 반도체층(25)과 상기 n형 반도체층(23)의 노출 영역 상에 각각 형성되고 n형 불순물이 고농도로 도핑된 제1 및 제2 고농도 n형 반도체층(28a, 28b)과, 상기 제1 및 제2 고농도 n형 반도체층(28a, 28b) 상에 각각 형성된 p측 전극(27a) 및 n측 전극(27b)을 포함한다.

상기 기판(21)은, 사파이어 기판이나 SiC 기판을 사용하며, 특히 사파이어 기판이 대표적으로 사용된다. 이는 상기 기판(21) 위에 성장되는 질화물 반도체 물질의 결정과, 결정구조가 동일하면서 격자정합을 이루는 상업적인 기판이 존재하지 않기 때문이다. 상기 기판(21) 상에 버퍼층(22), n형 반도체층(23), 활성층(24), p형 반도체층(25) 및 고농도 n형 반도체층(28a, 28b)이 MOCVD법 또는 MBE법과 같은 공지의 증착공정을 사용하여 성장된다.

상기 버퍼층(22)은 상기 사파이어 기판(21)의 상면에 형성되어 격자 상수 차이가 커 결합성(wettablility)이 불량한 사파이어 기판(21)의 표면과 상부의 질화물계 반도체층 사이의 스트레스를 줄여 이들 사이의 에피텍셜 성장을 가능하게 한다. 상기 버퍼층(22)은 통상 GaN, AlN, AlGaN 및 InGaN 중의 어느 하나로 구성된다.

상기 버퍼층(22) 상에는 n형 반도체층(23)이 형성된다. 상기 n형 반도체층(23) 상에는 상기 n형 반도체층(23)을 일부 노출시키도록 활성층(24)이 형성되는데, 이하 상기 활성층(24)이 형성된 n형 반도체층(23)의 상면을 제1 영역이라 하고 활성층(24)이 형성되지 않고 노출되는 n형 반도체층(23)의 상면을 제2 영역이라 부르기로 한다.

빛이 생성되는 활성층(24)은 통상 InGaN층을 우물로 하고, (Al)GaN층을 벽층(barrier layer)으로 하여 성장시켜 다중양자우물구조(MQW)를 형성함으로써 이루어진다. 청색 발광다이오드에서는 InGaN/GaN 등의 다중 양자 우물 구조, 자외선 발광다이오드에서는 GaN/AlGaN, InAlGaN/InAlGaN 및 InGaN/AlGaN 등의 다중 양자 우물 구조가 사용되고 있다. 이러한 활성층의 효율 향상에 대해서는, In 또는 Al의 조성비율을 변화시킴으로써 빛의 파장을 조절하거나, 활성층 내의 양자 우물의 깊이, 활성층의 수, 두께 등을 변화시킴으로써 발광다이오드의 내부 양자 효율 (ηi)을 향상시키고 있다.

상기 활성층(24) 상에는 p형 반도체층(25)이 형성된다. 상기 p형 반도체층(25)은 상기 활성층(24) 상에 형성되며 비교적 저농도의 불순물로 도핑된 p형 반도체층과, 상기 p형 반도체층 상에 형성된 p+ 반도체층으로도 불리는 고농도 p형 반도체층의 이중구조로 형성될 수도 있다.

상기 p형 반도체층(25)의 상부 영역에는 n형 불순물이 고농도로 도핑된 제1 고농도 n형 반도체층(28a)층이 형성되고, 상기 n형 반도체층(23)의 노출된 제2 영역에는 n형 불순물이 고농도로 도핑된 제2 고농도 n형 반도체층이 형성된다.

이때, 상기 제1 및 제2 고농도 n형 반도체층(28a, 28b)에 도핑되는 n형 불순물은 C, Si, Ge, Sn, N, P, As 및 Sb를 포함하는 군에서 선택되며, MOCVD법 또는 MBE법과 같은 공지의 증착공정을 사용하여 성장된다. 또한, 상기 제1 및 제2 고농도 n형 반도체층(28a, 28b)은 각각 10Å 내지 1㎛ 바람직하게는 100 내지 1000Å의 두께를 갖는다.

이와 같이 p형 반도체층(25) 상에 상기 제1 고농도 n형 반도체층(28a)이 형성되면 역방향 바이어스(reverse bias)에 의해 터널링 접합(tunneling junction)이 형성되어 우수한 오믹 접촉(ohmic contact)을 확보하여 구동전압을 저하시킬 수 있으며, 상기 제1 고농도 n형 반도체층(28a) 내부에서 전류확산이 원활하게 이루어 발광효율이 개선될 수 있다.

또한, 상기 n형 반도체층(108)의 노출된 제2 영역에 형성된 제2 고농도 n형 반도체층(28b)은 n형 반도체층(23)보다 오믹 접촉 및 금속 접착력이 우수할 뿐만 아니라 과전압 저항을 개선할 수 있다.

상기 제1 고농도 n형 반도체층(28a) 상에는 투명 금속층(미도시)을 형성할 수 있다. 상기에 설명한 바와 같이 제1 고농도 n형 반도체층(28a)에 의해 오믹 접촉이 개선되면, 투명 전극의 기능을 수행하는 p측 투명 금속층(미도시)을 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN) 중의 하나로 형성하기 용이하다. 이들은 예컨대 ITO가 빛의 투과율이 90 내지 98%로서 기존의 Ni/Au가 투과율이 65 내지 80%인 것에 비해 우수하므로 본 발명의 질화물 반도체 발광소자(20)의 휘도를 향상시킬 수 있다.

상기 제1 및 제2 고농도 n형 반도체층 상에는, p측 및 n측 본딩 전극(27a, 27b)을 더 형성하여 질화물 반도체 발광소자(20)를 외부의 전원 공급 장치와 전기적으로 연결시킬 수 있다.

이와 달리, 제1 고농도 n형 반도체층(28a) 상에 투명 금속층이 형성된 경우에는 p측 본딩 전극을 더 형성하지 않고, 투명 금속층을 직접 p측 본딩 전극으로 활용할 수도 있다.

이하 도 3a 내지 도 3e의 공정 단면도를 참조하여 본 발명의 일실시형태에 따른 질화물 반도체 제조방법을 설명한다.

먼저, 도 3a에 도시된 바와 같이, 또는 MBE법과 같은 공지의 증착공정을 이용하여 사파이어 기판(31) 상에 버퍼층(32), n형 반도체층(33), 활성층(34) 및 p형 반도체층(35)을 순서대로 형성한다. 이 때 상기 p형 반도체층(35)은 저농도 p형 반도체층과 고농도 p형 반도체층으로 구성된 이중구조로 형성될 수 있다.

이어, 도 3b에 도시된 바와 같이, 상기 활성층(34) 및 p형 반도체층(35)의 일부를 제거하여 상기 n형 반도체층(33)이 활성층(34) 하부의 제1 영역과 노출된 제2 영역으로 구분되게 한다. 이 제거공정에는 공지의 건식, 습식 식각공정이 이용될 수 있다. 이 식각은 반드시 n형 반도체층(33)을 도면에서와 같이 단차 형태로 깎을 정도로 수행되는 것은 아니며, 단지 n형 반도체층(33)의 제2 영역이 노출될 정도로 수행되면 된다.

이어, 도 3c에 도시된 바와 같이, 상기 p형 반도체층(35)의 상면 및 상기 제2 영역(33) 상에 n형 불순물이 고농도로 도핑된 고농도 n형 반도체층을 선택적으로 성장시키기 위해 보호막(391)을 형성한다. 상기 보호막(391)이 형성되는 위치는 고농도 n형 반도체층을 성장시키기 위한 영역을 제외한 나머지 영역에 형성된다. 대체로 상기 보호막(391)이 형성되는 영역은 상기 제거된(식각된) 부분의 측면이 된다. 상기 보호막(392)은 통상 절연막 등으로 사용되는 이산화규소(SiO₂) 막인 것이 바람직하다. 상기 보호막(391)은 이후 공정에서 고농도 n형 반도체층을 형성한 이후 제거될 수 있으나, 이후 공정에서 본딩전극을 형성한 이후 절연막을 형성할 때 절연막의 일부로 사용되도록 제거되지 않을 수도 있다.

이어, 도 3d에 도시된 바와 같이, 상기 p형 반도체층(35) 및 n형 반도체층(33)의 노출된 영역인 제2 영역 상에 n형 불순물이 고농도로 도핑된 제1 및 제2 고농도 n형 반도체층(38a, 38b)을 성장시킨다. 상기 제1 및 제2 고농도 n형 반도체층(38a, 38b)은 동시에 성장되는 것이 바람직하나, 필요에 따라 불순물의 농도를 달리하는 경우 각각 따로 형성될 수도 있다.

상기 n형 불순물은 C, Si, Ge, Sn, N, P, As 및 Sb를 포함하는 군에서 선택되며, 예컨대 Si인 경우 SiF₄ 형태로 반응기 안에 공급한다. 상기 제1 및 제2 고농도 n형 반도체층(38a, 38b)은 바람직하게는 1E18 내지 1E20원자/cm³의 농도와 각각 10Å 내지 1㎛ 바람직하게는 100 내지 1000Å의 두께를 갖도록 형성된다.

이어, 도 3e에 도시된 바와 같이, 상기 제1 및 제2 고농도 n형 반도체층(38a, 38b) 상에 각각 본딩전극(37a, 37b)을 형성한 후, 본딩전극의 상면이 노출되도록 반도체 구조의 상면에 절연막(392)을 형성하여 질화물 반도체 발광소자를 완성한다. p측 본딩전극(37a)을 형성하기 이전에 상기 제1 고농도 n형 반도체층(38a)의 상면에 투명 금속층(미도시)을 형성할 수도 있다. 이때, 상기 투명 금속층은 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN) 중의 하나로 형성될 수 있으므로 투과율이 우수하여 본 발명의 질화물 반도체 발광소자의 휘도를 향상시킬 수 있다. p측 투명 금속층을 형성하는 경우, 상기 p측 투명 금속층 상면에 p측 본딩 전극을 형성할 수 있으며, p측 본딩 전극을 더 형성하지 않고 투명 금속층을 직접 p측 본딩 전극으로 활용할 수도 있다.

상기 절연막(392)은 p측 본딩전극(37a) 및 n측 본딩전극(37b)이 전기적으로 단락되는 것을 방지하기 위해 이산화규소(SiO₂)를 이용하여 형성된다.

상기에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 바와 같은 본 발명의 질화물 반도체 발광소자 및 그 제조방법에 따르면, 고농도 p형 반도체층 상의 제1 고농도 n형 반도체층이 역방향 바이어스에 의해 터널링 접합이 형성하여 우수한 오믹 접촉을 확보할 수 있고 구동 전압을 낮추는 효과가 있다.

또한, 상기 n형 클래드층의 노출된 제2 영역에 형성된 제2 고농도 n형 반도체층은 오믹 접촉 및 금속 접착력이 우수할 뿐만 아니라 과전압 저항을 개선하는 효과가 있다.

아울러, 오믹 접촉의 개선에 의해 투광도가 우수한 ITO, CTO 및 TiWN 중의 하나로 투명 금속층을 형성할 수 있으므로 본 발명의 질화물 반도체 발광소자의 휘도를 향상시키는 우수한 효과가 있다.

도 1은 종래기술에 따른 질화물 반도체 발광소자의 단면도이다.

도 2는 본 발명의 일실시형태에 따른 질화물 반도체 발광소자의 단면도이다.

도 3a 내지 도 3e는 본 발명의 일실시형태에 따른 질화물 반도체 발광소자의 제조방법을 도시한 공정단면도이다.

*도면의 주요부분에 대한 부호의 설명*

21, 31 : 기판 22, 32 : 버퍼층

23, 33 : n형 반도체층 24, 34 : 활성층

25, 35 : p형 반도체층 37a, 37b : 본딩전극

38a, 38b : 고농도 n형 반도체층 391 : 보호막

392 : 절연막

Claims (13)

1. 기판;

   상기 기판 상에 형성된 n형 반도체층;

   상기 n형 반도체층의 일부 영역을 노출시키도록 상기 n형 반도체층 상에 형성된 활성층;

   상기 활성층 상에 형성된 p형 반도체층;

   상기 p형 반도체층과 상기 n형 반도체층의 노출 영역 상에 각각 형성되고 n형 불순물이 고농도로 도핑된 제1 및 제2 고농도 n형 반도체층; 및

   상기 제1 및 제2 고농도 n형 반도체층 상에 각각 형성된 p측 전극 및 n측 전극을 포함하는 질화물 반도체 발광소자.
2. 제1항에 있어서, 상기 n형 불순물은 C, Si, Ge, Sn, N, P, As 및 Sb으로 구성된 그룹에서 선택되는 것을 특징으로 하는 질화물 반도체 발광소자.
3. 제1항에 있어서, 상기 n형 불순물은 농도가 1E18 내지 1E20원자/cm³인 것을 특징으로 하는 질화물 반도체 발광소자.
4. 제1항에 있어서, 상기 제1 및 제2 고농도 n형 반도체층은 두께가 각각 10Å 내지 1㎛인 것을 특징으로 하는 질화물 반도체 발광소자.
5. 제1항에 있어서, 상기 n측 및 p측 전극은 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN)으로 구성된 그룹에서 선택되는 소재로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
6. 제1항에 있어서, 상기 n측 및 p측 전극과 상기 제1 및 제2 고농도 n형 반도체층 사이에 각각 형성되는 투명 금속층을 더 포함하며,

   상기 투명 금속층은 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN)으로 구성된 그룹에서 선택되는 소재로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
7. 기판 상에 n형 반도체층, 활성층, p형 반도체층 및 고농도 p형 반도체층을 순차적으로 형성하는 단계;

   상기 n형 반도체층의 일부 영역이 노출되도록 상기 활성층 및 p형 반도체층의 일부를 제거하는 단계;

   상기 제거된 부분의 측면에 보호막을 형성하는 단계;

   상기 고농도 p형 반도체층과 상기 n형 반도체층의 노출 영역 상에 n형 불순물이 고농도로 도핑된 제1 및 제2 고농도 n형 반도체층을 각각 형성하는 단계; 및

   상기 제1 및 제2 고농도 n형 반도체층 상에 p측 전극 및 n측 전극을 각각 형성하는 단계를 포함하는 질화물 반도체 발광소자 제조방법.
8. 제7항에 있어서, 상기 n형 불순물은 C, Si, Ge, Sn, N, P, As 및 Sb를 포함하는 군에서 선택되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
9. 제7항에 있어서, 상기 n형 불순물을 1E18 내지 1E20원자/cm3의 농도로 도핑하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
10. 제7항에 있어서, 상기 제1 및 제2 고농도 n형 반도체층을 각각 10Å 내지 1㎛의 두께로 형성하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
11. 제7항에 있어서, 상기 n측 및 p측 전극은 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN)으로 구성된 그룹에서 선택되는 소재로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
12. 제7항에 있어서, 상기 n측 및 p측 전극을 형성하는 단계 이전에 상기 제1 및 제2 고농도 n형 반도체층 상에 투명 금속층을 각각 형성하는 단계를 더 포함하며,

    상기 n측 및 p측 투명 금속층은 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN)으로 구성된 그룹에서 선택되는 소재로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
13. 제7항에 있어서, 상기 보호막은 이산화규소(SiO₂) 막인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.