[go: up one dir, main page]

JP2001007601A - Power supply circuit - Google Patents

Power supply circuit

Info

Publication number
JP2001007601A
JP2001007601A JP11172744A JP17274499A JP2001007601A JP 2001007601 A JP2001007601 A JP 2001007601A JP 11172744 A JP11172744 A JP 11172744A JP 17274499 A JP17274499 A JP 17274499A JP 2001007601 A JP2001007601 A JP 2001007601A
Authority
JP
Japan
Prior art keywords
power supply
circuit
transmission line
capacitor
supply circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11172744A
Other languages
Japanese (ja)
Inventor
Kenji Uchida
賢治 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teratec Corp
Original Assignee
Teratec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teratec Corp filed Critical Teratec Corp
Priority to JP11172744A priority Critical patent/JP2001007601A/en
Publication of JP2001007601A publication Critical patent/JP2001007601A/en
Pending legal-status Critical Current

Links

Landscapes

  • Waveguide Connection Structure (AREA)
  • Microwave Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To make a power supply circuit small and to reduce manufacturing cost by forming a transmission line which is a longitudinal arm of a T-shaped impedance conversion circuit to be a capacitor, consisting of two-layered conductors connected to different power supplies and a discrimination circuit layer interposed between the two-layered conductors, and providing two capacitors, respectively connected to a ground electrode at the other end of the transmission line to the transmission line. SOLUTION: A short-circuit transmission line with a length L3 is formed with a structure consisting of two-layered conductors (1st and 2nd conductor layers) and a dielectric layer interposed between the two-layered conductors and which acts as a capacitor C3. That is, the two-layered conductors whose length is L3, which have the same potential with respect to a high frequency signal, acts as a short-circuit transmission line on the high frequency signal on one hand, which it acts as separate conductors for supplying power on a power supply voltage because a capacitor C1 supplies a voltage for the pre-stage to the 1st conductor layer and a capacitor C2 supplies a voltage for the post- stage to the 2nd conductor layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、マイクロ波帯ある
いはミリ波帯用の回路として利用する。本発明は、半導
体集積回路用の段間結合回路として開発されたものであ
るが、これ以外の用途にも広く利用することができる。
本発明の回路は、それ自体は受動的な四端子回路であ
り、この四端子回路により結合する二つの高周波回路の
間のインピーダンス整合を行うとともに、その二つの高
周波回路にそれぞれ電源電圧を供給するために利用す
る。
The present invention is used as a circuit for a microwave band or a millimeter wave band. Although the present invention has been developed as an interstage coupling circuit for a semiconductor integrated circuit, it can be widely used for other purposes.
The circuit of the present invention is a passive four-terminal circuit itself, performs impedance matching between two high-frequency circuits coupled by the four-terminal circuit, and supplies a power supply voltage to each of the two high-frequency circuits. Use for

【0002】[0002]

【従来の技術】従来からマイクロ波領域またはそれ以上
の周波数を扱う回路では、二つの能動回路の間に二段以
上のT字型インピーダンス変換回路を設けて、これらの
インピーダンス変換回路を介して、二つの能動回路に、
それぞれ電源電圧を供給する技術が知られている。
2. Description of the Related Art Conventionally, in a circuit for handling a frequency in a microwave region or higher, two or more T-shaped impedance conversion circuits are provided between two active circuits, and these impedance conversion circuits are connected through these circuits. In two active circuits,
Techniques for supplying power supply voltages are known.

【0003】これを簡単に説明すると、図8で能動回路
である前段回路A1 と同じく能動回路である後段回路A
2 との間に、受動回路である段間回路A3 を設けて、こ
の段間回路A3 で、高周波信号に対して前段回路A1
出力インピーダンスと後段回路A2 の入力インピーダン
スとの整合をとるとともに、端子V1 から前段回路A 1
のコレクタ電極に直流電圧を供給し、端子V2 から後段
回路A2 のベース電極に直流電圧を供給するものであ
る。端子V1 および端子V2 は、それぞれ利用周波数に
対して十分にインピーダンスの小さい二つのコンデンサ
1 およびC2 によりそれぞれ接地電位に接続され、二
つの縦腕の伝送線路T31 およびT32 は、同様に十分に
インピーダンスの小さいコンデンサC3 により高周波信
号に対して並列接続になるように構成されている。接続
点から短絡された伝送線路T31 およびT32 を見ると
それぞれリアクタンスX31 、X32に見える。したがっ
て、その利用周波数における等価回路はリアクタンスX
3 を示す短絡された伝送線路T3で置き換えることがで
きて図9のようになり、この回路で、それぞれの伝送線
路(T1 、T2 、T3 )の特性インピーダンス値と線路
長を適当に設定することにより、前段回路A1 の出力イ
ンピーダンスと後段回路A2 の入力インピーダンスを整
合させることができる。
[0003] To explain this briefly, FIG.
Pre-stage circuit A1 The post-stage circuit A, which is the same active circuit as
TwoAnd the interstage circuit A which is a passive circuitThree Establish this
Interstage circuit AThreeAnd the former circuit A1 of
Output impedance and post-stage circuit ATwo Input impedance
With the terminal V1 From the preceding circuit A 1 
DC voltage to the collector electrode ofTwo Later
Circuit ATwo DC voltage to the base electrode
You. Terminal V1And terminal VTwo Is the frequency
Two capacitors with sufficiently low impedance
C1And CTwo Are connected to ground potential by
Transmission line T of two vertical arms31And T32Is equally well
Low impedance capacitor CThreeBy high frequency signal
It is configured to be connected in parallel to the signal. Connection
Transmission line T shorted from the point31And T32Looking at
Reactance X31, X32Looks like. Accordingly
Therefore, the equivalent circuit at the used frequency is the reactance X
ThreeTransmission line T indicatingThreeCan be replaced with
As shown in FIG. 9, each transmission line
Road (T1, TTwo, TThree) Characteristic impedance value and line
By setting the length appropriately, the pre-stage circuit A1 Output
Impedance and subsequent circuit ATwoAdjust the input impedance of
Can be combined.

【0004】ここでマイクロ波帯またはそれ以上の周波
数で、所望のインピーダンス変換器を小さい集積回路の
上に集中定数回路として実現することは困難である。し
たがって、この段間回路そのものを特性インピーダンス
と位相変化量を自由に設計できる伝送線路により作り、
所望のインピーダンス変換器を分布定数回路の設計の中
で実現している。伝送線路としてはたとえば、CPW
(Coplanar Waveguide)を採用している。
Here, it is difficult to implement a desired impedance converter as a lumped circuit on a small integrated circuit at a frequency in the microwave band or higher. Therefore, this interstage circuit itself is made of a transmission line that can freely design the characteristic impedance and the amount of phase change,
The desired impedance converter is realized in the design of the distributed constant circuit. As a transmission line, for example, CPW
(Coplanar Waveguide).

【0005】半導体集積回路の上に形成する伝送線路の
長さと、その点にみかけ上発生するインピーダンス値
(またはアドミッタンス値)との関係は、利用周波数に
おける利用する材料の誘電率その他の特性をあらかじめ
知っていれば、スミスチャートを用いて設計することが
できる。すなわち、前段回路の出力インピーダンスと、
後段回路の入力インピーダンスを求め、これを整合する
ための段間回路を実用的に十分な精度で実現することが
できる。この技術はすでによく知られているので、その
設計手法などの詳しい説明はここでは省略する。
[0005] The relationship between the length of a transmission line formed on a semiconductor integrated circuit and the impedance value (or admittance value) apparently generated at that point is determined in advance by the dielectric constant and other characteristics of the material used at the frequency used. If you know, you can design using the Smith chart. That is, the output impedance of the preceding circuit,
An interstage circuit for determining the input impedance of the subsequent circuit and matching the input impedance can be realized with practically sufficient accuracy. Since this technique is already well known, a detailed description of its design method and the like is omitted here.

【0006】[0006]

【発明が解決しようとする課題】ここで、上で説明した
図8のように、段間回路から前段および後段に電源供給
を行う場合には、このT字型のインピーダンス整合回路
の縦腕の伝送線路(T3)を二本に(T31 とT32 に)
分離しなければならない。すなわち、電源供給回路とし
ては前段用と後段用とでは異なる直流電圧となることか
ら、同一の導体として形成することはできない。したが
って、従来からこのために二本の伝送線路(T31 とT
32 )を別々に形成し、この二つをさらに別に形成した
コンデンサ(C3 )により相互に結合するように構成さ
れている。
Here, as shown in FIG. 8 described above, when power is supplied from the interstage circuit to the front stage and the rear stage, the vertical arm of the T-shaped impedance matching circuit is used. Two transmission lines (T 3 ) (T 31 and T 32 )
Must be separated. That is, since the power supply circuit has different DC voltages for the former stage and the latter stage, they cannot be formed as the same conductor. Therefore, two transmission lines (T 31 and T 31) have conventionally been used for this purpose.
32 ) are formed separately, and the two are connected to each other by a further formed capacitor (C 3 ).

【0007】このように、集積回路基板の上に二本の縦
腕の伝送線路(T31 とT32 )を互いに干渉しないよう
に形成するとともに、別に面積をとってその間に結合用
のコンデンサ(C3 )を形成しなければならないので、
段間回路の面積が大きくなる。これは回路チップの収率
を下げ、製造コストを上げる原因となる。また短絡され
た縦腕の伝送線路上には定在波が発生し、一種のアンテ
ナとなって電磁波エネルギを放散させ吸収するから、余
計なエネルギ損失となるとともに近傍にある他の回路に
無用な結合を発生させる原因となる。
As described above, the transmission lines (T 31 and T 32 ) of the two vertical arms are formed on the integrated circuit board so as not to interfere with each other. C 3 ) must be formed,
The area of the interstage circuit increases. This lowers the yield of circuit chips and increases manufacturing costs. Also, a standing wave is generated on the short-circuited transmission line of the vertical arm, and it becomes a kind of antenna that dissipates and absorbs electromagnetic wave energy. This can cause bonding.

【0008】本発明は、このような背景に行われたもの
であって、段間回路に形成する縦腕の伝送線路の数を少
なくして回路の小型化を図り製造コストを下げることを
目的とする。本発明は、小型の電源供給回路を提供する
ことを目的とする。本発明は、製造コストを下げること
ができる電源供給回路を提供することを目的とする。本
発明は、エネルギ放散を小さくし、無用な回路結合を発
生させることのない電源供給回路を提供することを目的
とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above background, and has as its object to reduce the number of vertical transmission lines formed in an inter-stage circuit, thereby reducing the size of the circuit and lowering the manufacturing cost. And An object of the present invention is to provide a small power supply circuit. An object of the present invention is to provide a power supply circuit that can reduce manufacturing costs. An object of the present invention is to provide a power supply circuit that reduces energy dissipation and does not generate unnecessary circuit coupling.

【0009】[0009]

【課題を解決するための手段】本発明は、分布定数回路
上で変換回路の縦腕となる伝送線路を、その間に誘電体
を挟んだ二層の導体により形成し、この二層の導体を高
周波信号に対しては一本の伝送線路の信号線として作用
させ、電源電圧に対しては二つの異なる電源電圧の供給
通路とする構成を特徴とする。
According to the present invention, a transmission line serving as a vertical arm of a conversion circuit on a distributed constant circuit is formed by two layers of conductors sandwiching a dielectric material therebetween. It is characterized in that it functions as a signal line of one transmission line for a high-frequency signal, and a supply path for two different power supply voltages for a power supply voltage.

【0010】すなわち本発明は、図1の原理図に示され
るように直列接続された両横腕の伝送線路(T1 、T
2 、符号は実施例図面の参照符号、以下同じ)および一
端がこの両横腕の伝送線路の接続点に接続された縦腕の
伝送線路(T3 )を含むT字型インピーダンス変換回路
を備え、このインピーダンス変換回路を介して前記両横
腕にそれぞれ接続される二つの回路に電源電圧を供給す
るとともに、前記三本の伝送線路(T1 、T2 、および
3 )はそれぞれ利用周波数において所望の特性インピ
ーダンス値と位相変化量を呈する分布定数回路により形
成された電源供給回路において、前記縦腕の伝送線路
(T3 )は、それぞれ前記二つの回路に供給するための
互いに異なる電源電圧に接続される二層の導体と、その
二層の導体の間に介在する誘電体層とを含むコンデンサ
(C3 )の形態に形成され、この二層の導体のそれぞれ
を前記縦腕の伝送線路(T3 )の他端に相当する位置で
それぞれ接地電極に接続するコンデンサ(C1、C2
を備えたことを特徴とする。前段回路(A1 )または後
段回路(A2 )のいずれか一方の供給電圧が接地電圧で
あるときには、このコンデンサ(C1 、C2 )の一方を
省くことができる。ここの説明では、理解しやすいよう
に括弧書きにより実施例図面の参照符号を表示するが、
これは本発明を実施例に限定するものではない。この図
1の回路の利用周波数に対する等価回路が図2に、電源
電圧に対する等価回路が図3に示される。
That is, according to the present invention, as shown in the principle diagram of FIG. 1, transmission lines (T 1 , T
2. A T-shaped impedance conversion circuit including a transmission line (T 3 ) of a vertical arm whose one end is connected to a connection point of the transmission lines of both horizontal arms is denoted by reference numeral of the embodiment drawing, the same applies hereinafter. A power supply voltage is supplied to two circuits respectively connected to the two lateral arms via the impedance conversion circuit, and the three transmission lines (T 1 , T 2 , and T 3 ) are used at respective frequencies to be used. In a power supply circuit formed by a distributed constant circuit exhibiting a desired characteristic impedance value and a phase change amount, the transmission line (T 3 ) of the vertical arm is supplied with different power supply voltages for supplying the two circuits. and connected thereto a two-layer conductor, are formed in the form of a capacitor (C 3) including a dielectric layer interposed between the conductors of the two layers, the transmission line of each of the conductors of the two-layer the longitudinal arm (T 3) capacitor connected to the respective ground electrode at a position corresponding to the other end of the (C 1, C 2)
It is characterized by having. When the supply voltage of either the first circuit (A 1 ) or the second circuit (A 2 ) is the ground voltage, one of the capacitors (C 1 , C 2 ) can be omitted. In the following description, reference numerals of the embodiment drawings are displayed in parentheses for easy understanding.
This does not limit the invention to the examples. FIG. 2 shows an equivalent circuit of the circuit shown in FIG. 1 with respect to the use frequency, and FIG. 3 shows an equivalent circuit with respect to the power supply voltage.

【0011】このような構成により、一本の縦腕の伝送
線路を二本の縦腕の伝送線路に置き換えて形成する必要
がなくなり、全体の面積を小さくすることができるとと
もに、不要な信号の放射または吸収を小さくすることが
できる。面積を小さくすることにより製造コストも改善
される。
According to such a configuration, it is not necessary to replace one transmission line with a vertical arm with a transmission line with two vertical arms, so that the entire area can be reduced and unnecessary signal transmission can be achieved. Radiation or absorption can be reduced. Manufacturing cost is also improved by reducing the area.

【0012】前記三本の伝送線路(T1 、T2 、および
3 )および前記三個のコンデンサ(C1 、C2 、およ
びC3 )は半導体基板の表面に集積回路として一体不可
分に形成する形態とすることが望ましい。
The three transmission lines (T 1 , T 2 , and T 3 ) and the three capacitors (C 1 , C 2 , and C 3 ) are integrally formed as an integrated circuit on the surface of the semiconductor substrate. It is desirable to take the form.

【0013】前記三本の伝送線路(T1 、T2 、および
3 )は、さらに具体的にCPW(Coplanar Waveguid
e)により形成することができるし、マイクロストリップ
線路により形成することもできる。
The three transmission lines (T 1 , T 2 , and T 3 ) are more specifically CPW (Coplanar Waveguide).
e) or a microstrip line.

【0014】[0014]

【発明の実施の形態】図4は本発明実施例の構造図であ
る。この図は半導体集積回路の上面からみたレイアウト
パターンであり、左下がりのハッチングは第1導体層で
ある。この第1導体層により、平面的に接地導体の間に
挟まれた中心導体が形成されて、一定の特性インピーダ
ンス(50Ω)を有するCPWが形成される。右下がり
のハッチングは第2導体層である。小さい正方形はビア
ホール(via-hole) であり、第1導体層と第2導体層と
を貫通する孔に導体材料が充填されることにより形成さ
れる。図4の縦縞を付した部分は、第1導体層と第2導
体層との間に挟まれた誘電体層がコンデンサを形成して
いることを表す。コンデンサC1 、C2 およびC 3 の部
分はこのように二つの導体層の間に誘電体層が挟まれた
三層構造になっている。接地電位となる第1導体層はブ
ッリジワイアB1 、B2 およびB3 により電気的に接続
される。
FIG. 4 is a structural view of an embodiment of the present invention.
You. This figure shows the layout from the top of the semiconductor integrated circuit
It is a pattern.
is there. By this first conductor layer, between the ground conductors in a plane
A center conductor is sandwiched between them, providing a constant characteristic impedance
A CPW having a capacitance (50Ω) is formed. Falling right
The hatched area is the second conductor layer. Small squares are vias
A hole (via-hole), wherein the first conductive layer and the second conductive layer
Formed by filling conductive material into holes that pass through
It is. The vertical stripes in FIG. 4 indicate the first conductive layer and the second conductive layer.
The dielectric layer sandwiched between the body layers forms a capacitor
To indicate that Capacitor C1 , CTwo And C Three Part of
In this way, a dielectric layer was sandwiched between two conductor layers like this
It has a three-layer structure. The first conductor layer that is at ground potential is
Rilliage B1 , BTwo And BThree Electrically connected by
Is done.

【0015】図5にこの三層構造部分の形態を模式的に
示す。図5(a)は上面図、同(b)は断面図である。
半導体基板(GaAs) の上に第1導体層(Au) を形成し、
その周囲にポリイミドによる隔離層を形成した後に、誘
電体層 (Ta25 )を形成し、さらにその上に第2導
体層(Au) を形成する。ビアホールはこの図5の誘電体
層が存在しない形状であり、必要な位置で第1導体層と
第2導体層を電気的に接続するように形成される。
FIG. 5 schematically shows the form of the three-layer structure. FIG. 5A is a top view, and FIG. 5B is a cross-sectional view.
Forming a first conductor layer (Au) on a semiconductor substrate (GaAs),
After a polyimide isolation layer is formed around the dielectric layer, a dielectric layer (Ta 2 O 5 ) is formed, and a second conductor layer (Au) is further formed thereon. The via hole has a shape in which the dielectric layer of FIG. 5 does not exist, and is formed so as to electrically connect the first conductor layer and the second conductor layer at required positions.

【0016】図4の構造では、長さL1 に相当する部分
に伝送線路T1 が形成され、長さL 2 の部分に伝送線路
2 が形成される。この伝送線路T1 に伝送線路T2
直列接続されるように配置される。所望の位相変化量は
それぞれ長さL1 およびL2を調節することにより設定
される。この実施例では、この伝送線路T1 と伝送線路
2 との接続点に、長さL3 の短絡伝送線路T3 が接続
される。
In the structure of FIG. 4, the length L1 Part equivalent to
Transmission line T1 Is formed and the length L Two Transmission line
TTwo Is formed. This transmission line T1 Transmission line TTwo But
They are arranged to be connected in series. The desired phase change is
Each length L1 And LTwoSet by adjusting
Is done. In this embodiment, the transmission line T1 And transmission line
TTwoAt the connection point withThree Transmission line TThree Is connected
Is done.

【0017】ここで本発明の特徴とするところは、長さ
3 の短絡伝送線路の部分を二層の導体層(第1導体層
および第2導体層)間に誘電体層を挟む構造により形成
し、これをコンデンサC3 として利用するところにあ
る。すなわち、この二層の導体層からなる長さL3 の部
分は、高周波信号に対しては二層の導体層が同一電位に
なって一つの短絡伝送線路として作用し、電源電圧に対
しては、コンデンサC1から第1導体層に前段用の電圧
1 が供給され、コンデンサC2 から第2導体層に後段
用の電圧V2 が供給されることにより、それぞれ電源電
圧供給用の別導体として作用する。
Here, the feature of the present invention is that a portion of the short-circuit transmission line having a length L 3 is formed by a structure in which a dielectric layer is sandwiched between two conductor layers (a first conductor layer and a second conductor layer). formed, there is to be utilized as a capacitor C 3. That is, length of the L 3 made of a conductor layer of two layers, the conductive layer of the two layers relative to the high-frequency signal becomes the same potential to act as a short-circuit transmission line with respect to the supply voltage , voltages V 1 for the preceding stage is supplied from the capacitor C 1 to the first conductor layer, by the voltage V 2 for the subsequent stage is supplied from the capacitor C 2 to the second conductive layer, another conductor of each power supply voltage supply Act as

【0018】従来例では、図8で説明したようにこの縦
腕となる伝送線路T3 を並列的に分解して、二本の伝送
線路T31 およびT32 を設けることが必要であった。し
かも二本の伝送線路は互いに干渉しないように配置する
ことが必要であった。これに対して本発明では、一本の
短絡伝送線路により形成することができるから、回路の
占める面積が小さくなり全体がコンパクトになる。
In the conventional example, as described with reference to FIG. 8, it is necessary to disassemble the vertical transmission line T 3 in parallel to provide two transmission lines T 31 and T 32 . Moreover, it is necessary to arrange the two transmission lines so as not to interfere with each other. On the other hand, in the present invention, since it can be formed by one short-circuited transmission line, the area occupied by the circuit is reduced and the whole is compact.

【0019】(第一実施例)図6(a)にこのような実
用的な設計の一例を示すと、周波数30GHz(基板上
の波長4mm)のトランジスタ増幅器に段間回路として
利用する場合には、L1 が110μm、L2 が357μ
m、L3 が1255μmである。比較のために図6
(b)に同一特性の回路を従来例技術により実現したも
のを示す。図6の(a)および(b)は同一縮尺による
ものであり、本発明により面積が小さくなる様子がよく
理解できる。
(First Embodiment) FIG. 6A shows an example of such a practical design. In the case where a transistor amplifier having a frequency of 30 GHz (wavelength on a substrate of 4 mm) is used as an interstage circuit, , L 1 is 110 [mu] m, L2 is 357μ
m and L3 are 1255 μm. Figure 6 for comparison
FIG. 3B shows a circuit having the same characteristics realized by the conventional technique. 6 (a) and 6 (b) are on the same scale, and it can be well understood that the area is reduced by the present invention.

【0020】(第二実施例)図7は分布定数回路をマイ
クロストリップ線路により実現した、本発明の実施例で
ある。マイクロストリップ線路は、基板の裏面に設けた
金属層と表面に設けた金属層を利用した伝送線路であ
る。したがって、基板の裏面の金属層を含めると、金属
層は三層構造となる。コンデンサC1 およびC2 を形成
する部分では、ビアホールにより中間層の金属層を最下
層の金属層と連結し、中間層と最上層との間にコンデン
サを形成する。コンデンサC3 を形成する部分では、最
上層と中間層との間にコンデンサを形成する構造はCP
Wの場合と同様で、利用周波数に対する最上層および中
間層の電位は同一となり、電源電圧に対して最上層は端
子V2に(図1参照)、中間層は端子V1に接続される。
(Second Embodiment) FIG. 7 shows an embodiment of the present invention in which a distributed constant circuit is realized by a microstrip line. A microstrip line is a transmission line using a metal layer provided on the back surface of a substrate and a metal layer provided on the front surface. Therefore, when the metal layer on the back surface of the substrate is included, the metal layer has a three-layer structure. In the portion forming the capacitor C 1 and C 2, the metal layer of the intermediate layer connected to the lowermost metal layer by a via hole, forming a capacitor between the intermediate layer and the top layer. In the portion forming the capacitor C 3, the structure to form a capacitor between the uppermost layer and the intermediate layer CP
The same as in the case of W, the potential of the top layer and the intermediate layer is the same for the use frequencies, (see FIG. 1) the top layer to the terminal V 2 to the power supply voltage, the intermediate layer is connected to the terminal V 1.

【0021】[0021]

【発明の効果】以上説明したように、本発明により電源
供給回路を小型化することができる。小型化することに
より製造コストを下げることができる。また短絡される
縦腕の伝送線路の数を減らすことにより、エネルギ放散
が少なくなるとともに無用な結合を回避することができ
る効果がある。
As described above, the power supply circuit can be reduced in size according to the present invention. By reducing the size, the manufacturing cost can be reduced. In addition, by reducing the number of transmission lines of the vertical arm to be short-circuited, there is an effect that energy dissipation is reduced and unnecessary coupling can be avoided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理を説明する回路図。FIG. 1 is a circuit diagram illustrating the principle of the present invention.

【図2】本発明の利用周波数(マイクロ波)に対する等
価回路図。
FIG. 2 is an equivalent circuit diagram for a use frequency (microwave) of the present invention.

【図3】本発明の電源電圧(直流電圧)に対する等価回
路図。
FIG. 3 is an equivalent circuit diagram for a power supply voltage (DC voltage) of the present invention.

【図4】CPWにより本発明を実施した場合の構造図。FIG. 4 is a structural diagram when the present invention is implemented by CPW.

【図5】CPWにより本発明を実施した場合の層構造を
説明する図。
FIG. 5 is a diagram illustrating a layer structure when the present invention is implemented by CPW.

【図6】(a)は本発明第一実施例のパターン構成図。
(b)は同一規格による従来例技術によるパターン構成
図。(a)および(b)の縮尺は等しい。
FIG. 6A is a pattern configuration diagram of the first embodiment of the present invention.
(B) is a diagram showing a pattern configuration according to a conventional technique according to the same standard. The scales of (a) and (b) are equal.

【図7】本発明第二実施例のパターン構成図。FIG. 7 is a pattern configuration diagram of a second embodiment of the present invention.

【図8】従来例回路の原理を示す回路図。FIG. 8 is a circuit diagram showing the principle of a conventional circuit.

【図9】従来例回路の高周波等価回路図。FIG. 9 is a high-frequency equivalent circuit diagram of a conventional circuit.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 直列接続された両横腕の伝送線路
(T1 、T2 )および一端がこの両横腕の伝送線路の接
続点に接続された縦腕の伝送線路(T3 )を含むT字型
インピーダンス変換回路を備え、このインピーダンス変
換回路を介して前記両横腕にそれぞれ接続される二つの
回路に電源電圧を供給するとともに、前記三本の伝送線
路(T1 、T2 、およびT3 )はそれぞれ利用周波数に
おいて所望の特性インピーダンス値と位相変化量を呈す
る分布定数回路により形成された電源供給回路におい
て、 前記縦腕の伝送線路(T3 )は、それぞれ前記二つの回
路に供給するための互いに異なる電源電圧に接続される
二層の導体と、その二層の導体の間に介在する誘電体層
とを含むコンデンサ(C3 )の形態に形成され、 この二層の導体のそれぞれを前記縦腕の伝送線路(T
3 )の他端に相当する位置でそれぞれ接地電極に接続す
る二個のコンデンサ(C1 、C2 )を備えたことを特徴
とする電源供給回路。
1. A transmission line (T 1 , T 2 ) of two horizontal arms connected in series and a transmission line (T 3 ) of a vertical arm connected at one end to a connection point of the transmission lines of both horizontal arms. A power supply voltage is supplied to two circuits respectively connected to the two lateral arms via the T-shaped impedance conversion circuit, and the three transmission lines (T 1 , T 2 , T 3 ) is a power supply circuit formed by a distributed constant circuit exhibiting a desired characteristic impedance value and a desired amount of phase change at a used frequency, and the transmission line (T 3 ) of the vertical arm is supplied to each of the two circuits. Formed in the form of a capacitor (C 3 ) that includes two layers of conductors connected to different power supply voltages to each other and a dielectric layer interposed between the two layers of conductors. Each Kitateude transmission line of (T
Power supply circuit comprising the two capacitors respectively corresponding located at the other end connected to the ground electrode (C 1, C 2) 3).
【請求項2】 前記三本の伝送線路(T1 、T2 、およ
びT3 )および前記三個のコンデンサ(C1 、C2 、お
よびC3 )は半導体基板の表面に集積回路として形成さ
れた請求項1記載の電源供給回路。
2. The three transmission lines (T 1 , T 2 , and T 3 ) and the three capacitors (C 1 , C 2 , and C 3 ) are formed as integrated circuits on a surface of a semiconductor substrate. The power supply circuit according to claim 1.
【請求項3】 前記三本の伝送線路(T1 、T2 、およ
びT3 )はCPW(Coplanar Waveguide)により形成さ
れた請求項2記載の電源供給回路。
3. The power supply circuit according to claim 2 , wherein said three transmission lines (T 1 , T 2 , and T 3 ) are formed by a CPW (Coplanar Waveguide).
【請求項4】 前記三本の伝送線路(T1 、T2 、およ
びT3 )はマイクロストリップ線路により形成された請
求項2記載の電源供給回路。
4. The power supply circuit according to claim 2 , wherein said three transmission lines (T 1 , T 2 , and T 3 ) are formed by microstrip lines.
JP11172744A 1999-06-18 1999-06-18 Power supply circuit Pending JP2001007601A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11172744A JP2001007601A (en) 1999-06-18 1999-06-18 Power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11172744A JP2001007601A (en) 1999-06-18 1999-06-18 Power supply circuit

Publications (1)

Publication Number Publication Date
JP2001007601A true JP2001007601A (en) 2001-01-12

Family

ID=15947526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11172744A Pending JP2001007601A (en) 1999-06-18 1999-06-18 Power supply circuit

Country Status (1)

Country Link
JP (1) JP2001007601A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171650A (en) * 2009-01-21 2010-08-05 Fujitsu Ltd Bias circuit
JP2012015731A (en) * 2010-06-30 2012-01-19 Mitsubishi Electric Corp High frequency multistep active circuit
WO2019012691A1 (en) * 2017-07-14 2019-01-17 三菱電機株式会社 High-frequency amplifier
CN118381474A (en) * 2024-06-26 2024-07-23 苏州华太电子技术股份有限公司 Radio frequency power matching circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171650A (en) * 2009-01-21 2010-08-05 Fujitsu Ltd Bias circuit
JP2012015731A (en) * 2010-06-30 2012-01-19 Mitsubishi Electric Corp High frequency multistep active circuit
WO2019012691A1 (en) * 2017-07-14 2019-01-17 三菱電機株式会社 High-frequency amplifier
CN118381474A (en) * 2024-06-26 2024-07-23 苏州华太电子技术股份有限公司 Radio frequency power matching circuit

Similar Documents

Publication Publication Date Title
EP0949754B1 (en) High-frequency power amplifier circuit and high-frequency power amplifier module
US5233310A (en) Microwave integrated circuit
EP3213411B1 (en) Output matching network having a single combined series and shunt capacitor component
US4547745A (en) Composite amplifier with divider/combiner
JP2006067281A (en) Antenna switch module
JP2001168234A (en) Grounding plane for semiconductor chip
US5233313A (en) High power field effect transistor amplifier
US6377141B1 (en) Distributed constant filter, method of manufacturing same, and distributed constant filter circuit module
JP2001326537A (en) Highly efficient amplifier, radio transmitter provided with the highly efficient amplifier and measuring instrument for evaluating the highly efficient amplifier
JPH07297609A (en) Semiconductor device
JP2001519975A (en) High-performance mixer structure for monolithic microwave integrated circuits
CN115050539A (en) IPD-based 3D inductor with ultrahigh self-resonant frequency and application thereof
JP2001007601A (en) Power supply circuit
US7190244B2 (en) Reduced size transmission line using capacitive loading
US5469107A (en) Microwave amplifier
JP3761729B2 (en) Bias circuit
JPS584483B2 (en) High frequency high power transistor amplifier
EP4195260A2 (en) Transistor with odd-mode oscillation stabilization circuit
JP2002064310A (en) Microwave/millimeter wave device
JP2011044847A (en) Multilayer circuit, and package
JPH0775295B2 (en) High frequency transistor matching circuit
JPS6364081B2 (en)
JP2001185918A (en) High frequency wiring board
CA2487711C (en) Reduced size transmission line using capacitive loading
JP3889210B2 (en) Butler matrix