[go: up one dir, main page]

JPS6364081B2 - - Google Patents

Info

Publication number
JPS6364081B2
JPS6364081B2 JP53043596A JP4359678A JPS6364081B2 JP S6364081 B2 JPS6364081 B2 JP S6364081B2 JP 53043596 A JP53043596 A JP 53043596A JP 4359678 A JP4359678 A JP 4359678A JP S6364081 B2 JPS6364081 B2 JP S6364081B2
Authority
JP
Japan
Prior art keywords
transistor
electrode
inductance
capacitor
internal matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53043596A
Other languages
Japanese (ja)
Other versions
JPS54134976A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4359678A priority Critical patent/JPS54134976A/en
Publication of JPS54134976A publication Critical patent/JPS54134976A/en
Publication of JPS6364081B2 publication Critical patent/JPS6364081B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Microwave Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明はインピーダンス整合のとれた高周波高
出力増幅用トランジスタに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a transistor for high frequency, high power amplification with impedance matching.

高周波高出力トランジスタはバイポーラ形、
FET形ともに単位トランジスタの複数個並列接
続により高出力化が図られており、高周波化およ
び高出力化されるに従つて、素子の入力及び出力
インピーダンスは減少する。このため従来より、
素子容器内にMOSチツプコンデンサと、ボンデ
イングワイアによるインダクタンスおよびマイク
ロストリツプ線路等によつて、整合回路を構成す
る、いわゆる内部整合回路が採用されており、こ
れにより外部線路のインピーダンス値の50Ωに近
ずける様インピーダンス変換が行われている。し
かし、この内部整合回路はインピーダンスを外部
線路インピーダンスに近ずけて、外部でのインピ
ーダンス整合を容易にするためにのみ用いられて
いるのではなく、トランジスタチツプに近接して
インピーダンス変換が可能であるために、内部整
合回路でない場合に生じるトランジスタチツプと
素子容器を接続するボンデイングワイアの比較的
大きなインダクタンスにより素子の動作Qが高く
なり、その結果周波帯域が狭められることをも防
止することができる。このため、広い周波数帯域
特性が要求される素子には、内部整合回路は不可
欠なものであり、2GHz〜4GHz帯では、内部整合
回路がないバイポーラトランジスタの場合には数
10MHzの帯域しか実現できなかつたものが、内部
整合回路を設けることにより数倍の広帯域特性が
実現できる。従来一般に用いられている内部整合
回路は一般にボンデイングワイアによる直列のイ
ンダクタンスに対して並列にチツプコンデンサー
を接続したT形回路か又はその後続接続による多
段回路からなり、ローパスフイルター形式となつ
ている。従つてトランジスタチツプのインピーダ
ンスが抵抗成分の場合は上述の様に広帯域化が可
能であるが、接地用ボンデイングワイアーや、素
子容器の寄生素子等による、接地インダクタンス
が無視できない場合には、トランジスタチツプの
入力インピーダンスが誘導性となる。この様な場
合はトランジスタチツプ自体でかなり大きな値の
操作Qを有することになり、従来のローパス形内
部整合回路では、この動作Q値を低くすることは
不可能となり、広帯域化の限界が生じる。接地イ
ンダクタンスは高周波になる程、その影響が顕著
となるたみ、4GHz以上の高い周波数において、
従来の内部整合回路によつて動作周波数の10%程
度かそれ以上広い周波数帯域特性を実現すること
は困難となる。
High frequency high power transistor is bipolar type,
For both FET types, high output is achieved by connecting multiple unit transistors in parallel, and as the frequency and output are increased, the input and output impedance of the element decreases. For this reason, traditionally,
A so-called internal matching circuit is used in the element container, which consists of a MOS chip capacitor, inductance by bonding wire, microstrip line, etc., and this allows the impedance of the external line to be 50Ω. Impedance conversion is being performed to bring it closer. However, this internal matching circuit is not only used to bring the impedance closer to the external line impedance to facilitate external impedance matching, but also to enable impedance conversion close to the transistor chip. Therefore, it is possible to prevent the relatively large inductance of the bonding wire connecting the transistor chip and the device container, which occurs when an internal matching circuit is not used, from increasing the operating Q of the device and thereby narrowing the frequency band. For this reason, an internal matching circuit is essential for devices that require wide frequency band characteristics, and in the 2GHz to 4GHz band, bipolar transistors without an internal matching circuit have several
Although it was possible to achieve only a 10MHz band, by providing an internal matching circuit, it is possible to achieve several times as wide band characteristics. Internal matching circuits commonly used in the past generally consist of a T-type circuit in which a chip capacitor is connected in parallel to a series inductance formed by a bonding wire, or a multi-stage circuit formed by subsequent connections thereof, and are in the form of a low-pass filter. Therefore, if the impedance of the transistor chip is a resistance component, it is possible to widen the band as described above, but if the grounding inductance due to grounding bonding wires, parasitic elements in the device container, etc. cannot be ignored, Input impedance becomes inductive. In such a case, the transistor chip itself has a considerably large operating Q value, and with a conventional low-pass type internal matching circuit, it is impossible to lower this operating Q value, and there is a limit to widening the band. The effect of grounding inductance becomes more pronounced as the frequency increases, so at high frequencies above 4GHz,
It is difficult to achieve frequency band characteristics wider than about 10% of the operating frequency using conventional internal matching circuits.

本発明の目的は上述のような従来の内部整合回
路が有している欠点を解決して、周波数帯域の限
界を大幅に拡大できる内部整合回路をもつ高周波
高出力トランジスタを提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a high-frequency, high-output transistor having an internal matching circuit that can solve the above-mentioned drawbacks of the conventional internal matching circuit and significantly expand the limit of the frequency band.

本発明によれば内部整合回路用チツプコンデン
サはローパス形としての並列接続のみならず、直
列接続が構成可能となる。このようにしてトラン
ジスタチツプの有していた誘導性インピーダンス
成分を直列に接続した静電容量によつて相殺し、
周波数帯域の限界を大幅に拡大できる。
According to the present invention, chip capacitors for internal matching circuits can be connected not only in parallel as a low-pass type but also in series. In this way, the inductive impedance component of the transistor chip is canceled out by the capacitance connected in series,
The limits of the frequency band can be greatly expanded.

つぎに本発明の原理と特徴がより良く理解され
るように回面を参照して、本発明についてさらに
詳しく説明する。
The invention will now be described in more detail with reference to the following passages so that the principles and features of the invention may be better understood.

まず第1図は従来の広帯域特性を目的とした2
段形内部整合回路の一実施例であり、トランジス
タチツプの抵抗成分1と接地インダクタンス成分
2に内部整合回路素子であるボンデイング線によ
るインダクタンス3と4およびチツプコンデンサ
による静電容量5と6、又チツプコンデンサ6と
素子の入力リードを接続するためのボンデイング
ワイアのインダクタンス7、さらに素子容器の入
力端子メタライズから生ずる イクロストリツプ
ライン成分8が接続されて、インピーダンス変換
がなされている。この方法によると帯域幅BWは
近以的に下式で表わされる。即ち BWR1/WL2+WL3 ここでR1はトランジスタチツプの抵抗成分 WL2はトランジスタチツプのリアクタンス成
分 WL3はボンデイングワイアによるリアクタン
ス成分 とする。
First of all, Figure 1 shows the conventional 2
This is an example of a stepped internal matching circuit, in which the resistance component 1 of a transistor chip and the ground inductance component 2 are internal matching circuit elements, including inductances 3 and 4 by bonding wires, capacitances 5 and 6 by chip capacitors, and capacitances 5 and 6 by chip capacitors. The inductance 7 of the bonding wire for connecting the capacitor 6 and the input lead of the element, and the microstripline component 8 generated from the input terminal metallization of the element container are connected to perform impedance conversion. According to this method, the bandwidth BW is approximately expressed by the following formula. That is, BWR 1 /WL 2 +WL 3 where R 1 is the resistance component of the transistor chip, WL 2 is the reactance component of the transistor chip, and WL 3 is the reactance component due to the bonding wire.

従つて、この回路形式で帯域幅を大きくするた
めの内部整合回路素子としてはボンデイング線の
インダクタンス成分L3を可能な限り小さくする
ことのみであり、自ずと限界が生ずる。
Therefore, in this circuit type, the only internal matching circuit element for increasing the bandwidth is to make the inductance component L3 of the bonding line as small as possible, which naturally has a limit.

第2図は本発明の内部整合回路用チツプコンデ
ンサを用いた高周波出出力トランジスタの一例を
示し、並列接続の静電容量5に加えて、直列接続
の静電容量9およびこの容量に並列にさらにイン
ダクタンス10が設けられている。インダクタン
ス10のインピーダンス値を静電容量9のインピ
ーダンス値に対してチヨークコイルとして働くよ
うに比較的大きな値に選定しておくことにより、
静電容量9によりトランジスタチツプの接地イン
ダクタンス成分2とボンデイングワイアのインダ
クタンス3を相殺することができるため、回路の
動作Qを静電容量9の値の選定により自由に選ぶ
ことが可能となり、従来の回路に比して大幅な広
帯域特性が実現できる。
FIG. 2 shows an example of a high frequency output/output transistor using a chip capacitor for an internal matching circuit according to the present invention. In addition to the capacitance 5 connected in parallel, there is also a capacitance 9 connected in series, An inductance 10 is provided. By selecting the impedance value of the inductance 10 to be relatively large compared to the impedance value of the capacitance 9 so that it acts as a chiyoke coil,
Since the capacitance 9 can cancel out the ground inductance component 2 of the transistor chip and the inductance 3 of the bonding wire, the circuit operation Q can be freely selected by selecting the value of the capacitance 9, which is different from the conventional Significant broadband characteristics can be achieved compared to conventional circuits.

第3図は本回路に用いられるMOS形チツプコ
ンデンサーの構造を示し、第3図aは断面図を同
図bは平面図を示す。
FIG. 3 shows the structure of a MOS type chip capacitor used in this circuit, with FIG. 3a showing a sectional view and FIG. 3b showing a plan view.

高不純物濃度のシリコン基板11上に二酸化シ
リコン等の誘導体12を形成し、その上に電極用
金属13を、さらに誘導体14を介して他の電極
用金属15を形成して成る。
A dielectric 12 such as silicon dioxide is formed on a silicon substrate 11 with a high impurity concentration, an electrode metal 13 is formed thereon, and another electrode metal 15 is further formed with a dielectric 14 interposed therebetween.

また第4図は上述のチツプコンデンサをセラミ
ツクで形成した例を示し、裏面電極16を有する
高誘電体セラミツク基板17上に表面電極用金属
13を結成し、その上に誘導体14を介して、他
の電極用金属15を形成して成る。
Further, FIG. 4 shows an example in which the above-mentioned chip capacitor is formed of ceramic, in which a surface electrode metal 13 is formed on a high dielectric ceramic substrate 17 having a back electrode 16, and other metals are placed on top of it via a dielectric 14. The electrode metal 15 is formed.

第5図は本発明による内部整合回路を有する高
周波高出力トランジスタの一実施例を示す。同図
Aは断面図を示し、同図Bは平面図を示す。熱伝
導率の良好なるベリリア等のセラミツク基板18
は裏面および側面にメタライズ19が施こされ、
これを接地電極となす。メタライズ19は表面上
も施こされ、トランジスタチツプ20の搭載部で
あるコレクタメタライズ部21を絶縁した形でと
りまく。チツプコンデンサー22および第2図の
インダクタンスを形成するチヨークコイル基板2
3も接地メタライズ19上に搭載され、各部品は
ボンデイングワイア、24,25,26,27,
28により接続される。ボンデイングワイア24
はコレクタメタライズ部と出力リード用メタライ
ズ29を接続し、ワイア25はトランジスタチツ
プの接続電極と素子容器の接地メタライズ19を
接続するもので、第2図の接地インダクタンスの
大半がこのボンデイング線によるインダクタンス
により生じる。またワイア26はトランジスタチ
ツプの入力電極とチツプコンデンサーの電極15
に接続し、インダクタンス3を生じる。ワイア2
7は、チツプコンデンサの電極13と入力リード
用メタライズ30を接続し、インダクタンス4を
生じる。さらにワイヤ28はチツプコンデンサー
の表面電極間に並列にコイル基板23を接続する
もので、チヨークとしての大きなインダクタンス
10を形成するために用いられている。以上の構
成により広帯域化高周波高出力トランジスタが実
現できるが、更に広帯域化を図るためには第6図
の如き等価回路を構成することも可能である。
FIG. 5 shows an embodiment of a high frequency, high power transistor having an internal matching circuit according to the present invention. Figure A shows a sectional view, and Figure B shows a plan view. Ceramic substrate 18 such as beryllia with good thermal conductivity
has metallization 19 on the back and sides,
This will serve as the ground electrode. The metallization 19 is also applied on the surface and surrounds the collector metallization portion 21, which is the mounting portion of the transistor chip 20, in an insulated manner. A chip capacitor 22 and a chip yoke coil board 2 forming the inductance shown in FIG.
3 is also mounted on the ground metallization 19, and each part is bonded wire, 24, 25, 26, 27,
28. bonding wire 24
connects the collector metallized portion and the output lead metallized portion 29, and the wire 25 connects the connection electrode of the transistor chip to the grounded metallized portion 19 of the element container, and most of the grounding inductance in FIG. 2 is due to the inductance due to this bonding wire. arise. The wire 26 is connected to the input electrode of the transistor chip and the electrode 15 of the chip capacitor.
, resulting in an inductance of 3. wire 2
7 connects the electrode 13 of the chip capacitor and the input lead metallization 30 to generate an inductance 4. Furthermore, the wire 28 connects the coil substrate 23 in parallel between the surface electrodes of the chip capacitor, and is used to form a large inductance 10 as a chain yoke. With the above configuration, a broadband high-frequency, high-output transistor can be realized, but in order to further increase the bandwidth, it is also possible to configure an equivalent circuit as shown in FIG. 6.

第6図で破線により囲まれた部分は単体のチツ
プコンデンサーによつて構成されるものであり、
MOS形チツプコンデンサーの場合の断面図が第
7図に示されている。セラミツク形の場合も同様
であり、電極15を下層電極13の領域から外側
へはみ出させた構造となり、その部分により静電
容量31が形成される。
The part surrounded by broken lines in Figure 6 is composed of a single chip capacitor.
A cross-sectional view of a MOS type chip capacitor is shown in FIG. The same applies to the ceramic type, which has a structure in which the electrode 15 protrudes outward from the region of the lower electrode 13, and the capacitance 31 is formed by that portion.

第8図はこれらの内部整合回路の4GHz帯での
帯域特性を示すもので、トランジスタチツプのイ
ンピーダンセが誘導性インピーダンス1.5+j8と
仮定した場合の理論的計算結果である。曲線32
は従来の場合、曲線33は本発明による第2図の
等価回路の場合、また曲線34は第6図によるさ
らに広帯域化を図つた等価回路の場合であり、大
幅な改善が見られている。
FIG. 8 shows the band characteristics of these internal matching circuits in the 4 GHz band, and is the result of theoretical calculation assuming that the impedance of the transistor chip is an inductive impedance of 1.5+j8. curve 32
is the conventional case, curve 33 is the equivalent circuit according to the present invention shown in FIG. 2, and curve 34 is the equivalent circuit shown in FIG. 6 which has a wider band, and a significant improvement can be seen.

なお本実施例ではバイポーラ形トランジスタに
ついて説明したが、FETでも同様な効果がある
ことは明らかであり、またチツプコンデンサー電
極パターbについても調整を行なうために実際に
は多電極化する方が都合がよく、さらにチヨーク
としてのコイル基板も4GHz以上においては数nH
以上あれば可能なため、ボンデイング線を通当な
アイランド上のメタライズを利用してループ状に
配線して代えることも可能であり、これらのこと
が本発明を限定するものではない。
In this example, a bipolar transistor was explained, but it is clear that a FET has the same effect, and in order to adjust the chip capacitor electrode pattern b, it is actually more convenient to use multiple electrodes. In addition, the coil board as a base is several nH above 4GHz.
Since the above is possible, it is possible to replace the bonding wire by wiring it in a loop using metallization on a suitable island, but this does not limit the present invention.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の内部整合回路を有する高周波高
出力トランジスタの入力側等価回路図の一例を、
第2図は本発明による内部整合回路を有する高周
波高出力トランジスタの入力側等価回路の一実施
例を、第3図Aは本発明による内部整合回路に用
いられるMOS形チツプコンデンサーの構造を示
す断面図を、同図Bはその平面図を、第4図Aは
本発明による内部整合回路に用いられるセラミツ
ク製のチツプコンデンサーの構造を示す断面図
を、同図Bはその平面図を、第5図Aは本発明に
よる内部整合回路を有する高周波高出力トランジ
スタの一実施例の断面図を、同図Bはその平面図
を、第6図は本発明による内部整合回路を有する
高周波高出力トランジスタの入力側等価回路の他
の実施例を、第7図は本発明による内部整合回路
に用いられるMOS形チツプコンデンサーの他の
実施例の構造を示す断面図を、第8図は、内部整
合回路の周波数帯域特性を示す計算結果を示す特
性曲線図である。 1……トランジスタチツプの抵抗成分、2……
トランジスタチツプの接地インダクタンス成分、
3,4,7……ボンデイング線のインダクタン
ス、5,6……コンデンサによる静電容量、9…
…静電容量、10……インダクタンス、11……
シリコン基板、12,14……誘電体、13,1
5……電極用金属、16……裏面電極、17,1
8……セラミツク基板、19……メタライズ、2
0……トランジスタチツプ、21……コレクタメ
タライズ部、22……チツプコンデンサ、23…
…コイル基板、24〜28……ボンデイングワイ
ヤ、29,30……リード用メタライズ。
Figure 1 shows an example of an input-side equivalent circuit diagram of a conventional high-frequency, high-output transistor with an internal matching circuit.
FIG. 2 shows an example of an equivalent circuit on the input side of a high-frequency, high-output transistor having an internal matching circuit according to the present invention, and FIG. 3A is a cross-sectional view showing the structure of a MOS type chip capacitor used in the internal matching circuit according to the present invention. 4A is a sectional view showing the structure of a ceramic chip capacitor used in the internal matching circuit according to the present invention. Figure A is a cross-sectional view of an embodiment of a high-frequency, high-power transistor having an internal matching circuit according to the present invention, Figure B is a plan view thereof, and Figure 6 is a cross-sectional view of an embodiment of a high-frequency, high-power transistor having an internal matching circuit according to the present invention. 7 is a sectional view showing the structure of another embodiment of the MOS type chip capacitor used in the internal matching circuit according to the present invention; FIG. FIG. 3 is a characteristic curve diagram showing calculation results showing frequency band characteristics. 1...Resistance component of transistor chip, 2...
Grounding inductance component of transistor chip,
3, 4, 7... Inductance of bonding wire, 5, 6... Capacitance due to capacitor, 9...
...Capacitance, 10...Inductance, 11...
Silicon substrate, 12, 14...Dielectric material, 13, 1
5...Metal for electrode, 16...Back electrode, 17,1
8... Ceramic substrate, 19... Metallization, 2
0...Transistor chip, 21...Collector metallized portion, 22...Chip capacitor, 23...
...Coil board, 24-28...Bonding wire, 29,30...Metallization for lead.

Claims (1)

【特許請求の範囲】[Claims] 1 同一容器内にトランジスタ素子とこの素子の
入力または出力電極側に設けられ、一端が接地さ
れたコンデンサを有するローパスフイルタ型内部
整合回路とを備えた高周波トランジスタにおい
て、前記トランジスタ素子の前記入力または出力
電極と前記コンデンサの他端との間に静電容量素
子が接続され、この静電容量素子に対して並列に
チヨークコイルとして機能するインダクタンス素
子が接続されており、前記トランジスタ素子の前
記入力または出力インピーダンスのインダクタン
ス成分を相殺するように前記静電容量素子の容量
値を設定することによつて帯域特性を広げ、さら
に前記コンデンサは接地された一方の電極、この
電極上に形成された第1の誘電体層およびこの誘
電体層上に形成された第2の電極を含んで構成さ
れ、前記静電容量素子は前記コンデンサの前記第
2の電極を一方の電極としてこの上に形成された
第2の誘電体層およびこの誘電体層上に形成され
た他方の電極を含んで構成されていることを特徴
とする高周波トランジスタ。
1. In a high-frequency transistor comprising a transistor element and a low-pass filter type internal matching circuit provided on the input or output electrode side of this element and having a capacitor whose one end is grounded, in the same container, the input or output of the transistor element A capacitance element is connected between the electrode and the other end of the capacitor, an inductance element functioning as a choke coil is connected in parallel to the capacitance element, and the input or output impedance of the transistor element is The band characteristics are widened by setting the capacitance value of the capacitive element so as to cancel out the inductance component of the capacitor. The capacitive element includes a second electrode formed on the dielectric layer and a second electrode formed on the dielectric layer, with the second electrode of the capacitor as one electrode. A high frequency transistor comprising a dielectric layer and another electrode formed on the dielectric layer.
JP4359678A 1978-04-12 1978-04-12 High-frequency transistor Granted JPS54134976A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4359678A JPS54134976A (en) 1978-04-12 1978-04-12 High-frequency transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4359678A JPS54134976A (en) 1978-04-12 1978-04-12 High-frequency transistor

Publications (2)

Publication Number Publication Date
JPS54134976A JPS54134976A (en) 1979-10-19
JPS6364081B2 true JPS6364081B2 (en) 1988-12-09

Family

ID=12668176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4359678A Granted JPS54134976A (en) 1978-04-12 1978-04-12 High-frequency transistor

Country Status (1)

Country Link
JP (1) JPS54134976A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395993A (en) * 1989-09-07 1991-04-22 Matsushita Electric Ind Co Ltd Front panel mounting structure

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04282908A (en) * 1991-03-12 1992-10-08 Matsushita Electric Ind Co Ltd High pass filter and multi-stage amplifier using the filter
JPH05327371A (en) * 1992-05-15 1993-12-10 Mitsubishi Electric Corp Fet amplifier
JP6164721B2 (en) * 2012-11-09 2017-07-19 住友電工デバイス・イノベーション株式会社 Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031103B2 (en) * 1975-12-15 1985-07-20 日本電気株式会社 High power transistor device for high frequency
JPS52127732A (en) * 1976-04-19 1977-10-26 Nec Corp High output transistor unit for high frequency

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395993A (en) * 1989-09-07 1991-04-22 Matsushita Electric Ind Co Ltd Front panel mounting structure

Also Published As

Publication number Publication date
JPS54134976A (en) 1979-10-19

Similar Documents

Publication Publication Date Title
US5164683A (en) RF amplifier assembly
US5352998A (en) Microwave integrated circuit having a passive circuit substrate mounted on a semiconductor circuit substrate
US7372334B2 (en) Output match transistor
US5760650A (en) Coplanar waveguide amplifier
US4193083A (en) Package for push-pull semiconductor devices
US5233313A (en) High power field effect transistor amplifier
US4213141A (en) Hybrid transistor
US4298846A (en) Semiconductor device
JP2001111364A (en) Microwave amplifier
JP2000312122A (en) High frequency input matching circuit device, high frequency output matching circuit device and semiconductor integrated circuit
JPS6364081B2 (en)
JPS6114183Y2 (en)
US4267520A (en) Hybrid component for very high frequency amplification
JPS584483B2 (en) High frequency high power transistor amplifier
JPS6032749Y2 (en) Chip type capacitive element
JPS6114182Y2 (en)
JP2880023B2 (en) High frequency transistor circuit
JPH02140969A (en) Semiconductor integrated circuit device
US20220407467A1 (en) Doherty amplifier
JP2986391B2 (en) High frequency semiconductor device
JPS6035247Y2 (en) semiconductor equipment
JPS6114671B2 (en)
JPS5929377Y2 (en) High frequency high power transistor device
JPH0363315B2 (en)
JPS582058Y2 (en) semiconductor grounding device