JP2000131710A - 薄膜トランジスタ回路基板およびこれを用いた液晶パネル - Google Patents

Abstract

(57)【要約】 【課題】 小型高精細の液晶パネルにおいて、画素サイ
ズが小さくなると十分な画素の容量が確保できす、液晶
パネルが暗くなってしまうという課題がある。 【解決手段】 透明基板上に直接または間接的に形成さ
れた共通電極１１と、共通電極１１の上に第１の絶縁層
を介して配置されるとともに、共通電極１１に電気的に
接続された透明電極２と、透明電極２に対して第２の絶
縁層を介して前記共通電極１１とは反対側の位置に形成
された画素電極１と、画素電極１に電気的に接続された
薄膜トランジスタ１０と、を備えたことを特徴とする液
晶パネルである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリコン基板上、
または石英基板上、またはガラス基板上に形成された薄
膜トランジスタ回路基板およびこれを用いた液晶パネル
に関するものである。

【０００２】

【従来の技術】近年液晶パネルはフラットパネルディス
プレイとして、ノートパソコン、ナビゲーション、ビデ
オカメラなどに用いられ、またライトバルブとしてプロ
ジェクタに用いられ商品化されている。ノートパソコン
においてはＣＰＵの高速処理化、大容量化が進み、その
情報量が飛躍的に増加するとともに、マンマシーンイン
ターフェースとしての液晶パネルも大画面、高解像度、
高精細表示が求められている。通常このような液晶パネ
ルにはアクティブマトリクス型の液晶パネルが主に用い
られている。

【０００３】アクティブマトリクス型液晶パネルは各画
素にスイッチング素子としての薄膜トランジスタ（以下
ＴＦＴと呼ぶ）が設けられ、ソース信号線とゲート信号
線によって選択的にＴＦＴがオンオフすることで各画素
の表示を行う。ガラス基板上に薄膜形成、選択エッチン
グなどを繰り返し、これらの信号線、スイッチング素子
を形成する。従来、このＴＦＴはアモルファスシリコン
トランジスタ（以下ａ−Ｓｉと呼ぶ）で形成されてい
た。ａ−Ｓｉは移動度が低く、トランジスタとして画素
を駆動するために充分な性能を確保するためにはある程
度の大きさが必要になる。またソースあるいはゲート信
号線を駆動させるための駆動回路を形成するためには性
能が不充分であり、外部回路によって信号線を駆動して
いる。

【０００４】一方ポリシリコントランジスタ（以下ｐ−
Ｓｉと呼ぶ）の場合は半導体としての性能が高いため、
小さなサイズのＴＦＴで画素が駆動できる。さらに信号
線駆動回路の一部を同じ基板上に同じプロセスで形成
し、内蔵することができる。特に近年低温プロセスを用
いたｐ−Ｓｉ形成技術が開発され、ガラス基板上にｐ−
Ｓｉが形成可能となり、低コスト化、低消費電力化へ大
きな期待がもたれている。

【０００５】アクティブマトリクス型液晶パネルでは、
データ線を通して書き込んだ印加電圧を次の書き込み時
間までの時間保持するため、液晶と並列に容量を作り込
む必要がある。パネルの書き込みサイクルを６０Ｈｚと
すると保持時間は１６．７ｍｓとなる。液晶の抵抗と誘
電率とから決まる時定数は、この値に対して必ずしも十
分大きくない。

【０００６】液晶に並列に接続する容量の形成法には、
付加容量方式と蓄積容量方式の２種類がある。現在量産
中のパネルはプロセスが簡単なため付加容量方式が多い
が、ゲート線容量の増大を抑え、開口率を上げるために
今後蓄積容量方式へと移行していくことになる。

【０００７】付加容量方式を図１３に示す。１３１は映
像信号などの信号が常に印加されているデータ線、１３
２はパルス状の信号が印加されるゲート線、１３３はア
モルファスシリコントランジスタ、１３４は画素電極、
１３５は付加容量である。付加容量１３５は隣接するゲ
ート線１３２と画素電極１３４をオーバーラップさせて
容量を形成する。ゲート線１３２のパターン変更だけで
容量を形成することができるためプロセスを変更する必
要がない。難点は画素の開口率が減ることと、ゲート線
１３２の配線容量が増えることである。配線容量が増え
るとゲート駆動時の負荷が増え、ゲート線遅延が増え
る。

【０００８】次に蓄積容量方式を図１４に示す。１４１
は映像信号などの信号が常に印加されているデータ線、
１４２はパルス状の信号が印加されるゲート線、１４３
はアモルファスシリコントランジスタ、１４４は画素電
極、１４５は蓄積容量である。蓄積容量１４５は、容量
の対向電極をゲート線１４２とは別の端子として引き出
すものである。蓄積容量形成用電極をゲート電極と同じ
材料で作る方法と透明電極で作る方法の２通りの方法が
ある。いずれもゲート線１４１の容量の増大を抑え、蓄
積容量１４５はこれに加えて開口率を上げられる。ただ
し、付加容量方式に比べ配線交差部が２倍になるので歩
留まりの点で難しくなる。ゲート線容量の増大を避ける
ために、まずはゲート電極と同じ材料で蓄積容量形成用
電極を作る方法が適している。この方法は、プロセス的
には、付加容量方式と同様に作れる。ゲート線１４２と
は別に、蓄積容量用端子を引き出す必要があるが、ゲー
ト線容量は増えない。また、共通電極への印加電圧を交
流化するドライバ電圧の低減にも適している。さらに開
口率を上げるために透明電極で蓄積容量を作る方向に移
行してきている。ただし、プロセスは複雑になる。この
ため、パネルの歩留まりがかなり上がった段階でないと
使いにくい。

【０００９】

【発明が解決しようとする課題】しかしながら近年の液
晶パネルは高精細かつ高輝度が要求され、画素ピッチは
小さくなる一方で画素開口率を高めなければならない。
ａ−Ｓｉに比べればトランジスタサイズの小さいｐ−Ｓ
ｉの方が開口率を高くするためには有利である。さらに
パターンルールも小さい方が信号線を細くできる、ある
いは各層の合わせ精度が上がるために合わせマージンを
小さくできるために開口率を高くするのに有利である。

【００１０】特にプロジェクタに用いられる液晶パネル
は近年パネル面積がますます小さく、解像度がますます
高くなり、画素ピッチは極めて小さくなっている。高光
出力を得るためには開口率の高い液晶パネルが必要であ
り、ｐ−ＳｉでＴＦＴを形成した液晶パネルが主に用い
られている。しかしながらＴＦＴで駆動する場合、画素
の容量が小さいと印加された電圧が１フィールド時間保
持されず、十分な電圧が液晶にかからないという問題が
発生する。ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ（捻
れネマティック））液晶の場合はＮＷ（Ｎｏｒｍａｌｌ
ｙ Ｗｈｉｔｅ（ノーマリーホワイト））モードでは液
晶に十分な電圧が印加されないと黒が沈まず、コントラ
ストが得られない。高分子分散液晶の場合は透過率があ
がらず、暗くなってしまう。

【００１１】上述したように、液晶パネルではこの画素
の容量は液晶自身の容量と、さらに補助容量という画素
電極とソース信号線またはゲート信号線との間で容量を
とったり、画素電極と共通電極との間で容量をとったり
する方法が採られているが、画素サイズが小さくなると
これらの方式では十分な容量が確保できなくなってい
る。

【００１２】また高分子分散液晶パネルでは高い散乱特
性を得るために液晶層の厚みを１０μｍ以上に設定する
場合があり、液晶自身の容量が極端に小さくなり、前述
の補助容量方式では十分な容量が確保できないという問
題がある。

【００１３】本発明はこのような従来の液晶パネルの画
素の容量を液晶自身の容量と補助容量でとる方法は画素
サイズが小さくなると十分な容量が確保できないという
課題を考慮し、十分な容量を確保できる薄膜トランジス
タ回路基板及びこれを用いた液晶パネルを提供すること
を目的とするものである。

【００１４】

【課題を解決するための手段】上述した課題を解決する
ために、第１の本発明（請求項１に対応）は、透明基板
上に直接または間接的に形成された共通電極と、前記共
通電極の上に第１の絶縁層を介して配置されるととも
に、前記共通電極に電気的に接続された第１の透明導電
薄膜電極と、前記第１の透明導電薄膜電極に対して第２
の絶縁層を介して前記共通電極とは反対側の位置に形成
された第２の透明導電薄膜電極と、前記第２の透明導電
薄膜電極と電気的に接続された薄膜トランジスタと、を
備えたことを特徴とする薄膜トランジスタ回路基板であ
る。

【００１５】また第２の本発明（請求項２に対応）は、
前記第１の透明導電薄膜電極は、隣接画素間で接続され
ていることを特徴とする第１の発明に記載の薄膜トラン
ジスタ回路基板である。

【００１６】また第３の本発明（請求項３に対応）は、
前記第１の透明導電薄膜電極と前記第２の透明導電薄膜
電極は、画素領域で同一形状であり、液晶パネルに用い
られることを特徴とする第１の発明または第２の発明に
記載の薄膜トランジスタ回路基板である。

【００１７】また第４の本発明（請求項４に対応）は、
前記第１の透明導電薄膜電極は、隣接する画素間で前記
薄膜トランジスタのソース信号線と交差して接続され、
液晶パネルに用いられることを特徴とする第３の発明に
記載の薄膜トランジスタ回路基板である。

【００１８】また第５の本発明（請求項５に対応）は、
前記第１の透明導電薄膜電極は、隣接する画素間で前記
薄膜トランジスタのゲート信号線と交差して接続され、
液晶パネルに用いられることを特徴とする第３の発明に
記載の薄膜トランジスタ回路基板である。

【００１９】また第６の本発明（請求項６に対応）は、
前記第１の透明導電薄膜電極は、隣接画素間で接続さ
れ、画素領域以外で前記共通電極と接続され、液晶パネ
ルに用いられることを特徴とする第１の発明に記載の薄
膜トランジスタ回路基板である。

【００２０】また第７の本発明（請求項７に対応）は、
前記共通電極は、光を遮光する金属薄膜から構成され、
前記共通電極とで液晶層を挟み込んだ対向電極と接続さ
れ、液晶パネルに用いられることを特徴とする第１の発
明に記載の薄膜トランジスタ回路基板である。

【００２１】また第８の本発明（請求項８に対応）は、
前記共通電極は遮光層として働き、及び／または前記第
２の絶縁層の厚みは２００ｎｍ以下であることを特徴と
する第１の発明に記載の薄膜トランジスタ回路基板であ
る。

【００２２】また第９の本発明（請求項９に対応）は、
前記薄膜トランジスタは、３素子以上直列に接続されて
いることを特徴とする第１の発明に記載の薄膜トランジ
スタ回路基板である。

【００２３】また第１０の本発明（請求項１０に対応）
は、アクティブマトリクス液晶パネルに用いられる液晶
パネルであって、液晶パネルと同一基板上に形成された
信号線を駆動する駆動回路に第１〜９の発明のいずれか
に記載の薄膜トランジスタ回路基板が用いられているこ
とを特徴とする液晶パネルである。

【００２４】

【実施の形態】本発明の実施の形態について、図面を参
照しながら説明する。

【００２５】本発明の薄膜トランジスタ回路基板の第１
の実施の形態の平面構造を図１に示す。図１は１つの画
素単位であり、実際にはこの画素が縦横に多数繰り返し
形成された構造をとる。図１のＡ−Ａ’の部分の断面図
を図２に示す。図１および図２において１は画素電極、
２は透明電極、３、４、５、６はコンタクトホール、７
はソース信号電極、８はゲート信号電極、９はドレイン
電極、１０はＴＦＴ、１１は共通電極、２１はガラス基
板、２２、２３、２４は絶縁層である。

【００２６】画素電極１はＩＴＯなどの透明導電薄膜で
形成され、液晶に電圧を印加するための電極となる。透
明電極２は絶縁層２３を介して画素電極１の下層に形成
される。透明電極２も画素電極１と同様ＩＴＯなどの透
明導電薄膜で形成され、画素電極１と同一形状であるこ
とが望ましい。ただし補助容量が少なくても良い場合は
必ずしも同一形状でなくても画素電極１よりも内側に小
さい形状であっても良い。画素電極１はコンタクトホー
ル３を介していったん金属薄膜と接続され、さらにこの
金属薄膜とコンタクトホール４を介してドレイン電極９
と接続された構造になっている。ドレイン電極９は、ソ
ース信号線７とゲート信号線８との交点に形成されたＴ
ＦＴ１０と接続され、さらにコンタクトホール６を介し
てソース信号線７と接続されている。

【００２７】以下画素電極１に電圧が印加される方法を
回路的に説明する。ソース信号線７には映像信号等の信
号が常に印加されており、ゲート信号線８にはパルス上
の信号が印加され、スイッチング素子であるＴＦＴ１０
に選択的に印加される。ドレイン電極９、コンタクトホ
ール３、４を通して画素電極１に所定の電圧が書き込ま
れる。しかしながら画素電極１にかかる電圧は、抵抗と
容量の積で決まる時定数で定義される時間の間に低下し
て行く。液晶パネルの場合、図１２に示すような等価回
路が考えられる。すなわち液晶層の抵抗１２２と容量１
２３ならびに画素電極１の補助容量１２４とから時定数
が決まる。液晶層の容量Ｃ１と画素電極の補助容量Ｃ２
との和が全体の容量であるから、Ｃ１およびＣ２が小さ
いと、液晶に印加された電圧が１フィールド時間の間保
持できない。

【００２８】そこで本発明では透明電極２を形成し、画
素電極１との間に絶縁層２３を形成し、ここで補助容量
を形成するものである。この補助容量は画素電極１と透
明電極２との重なり部分の面積をＳ、絶縁層２３の厚み
をｔ、絶縁層２３の単位容量をＣｏとすると、Ｃｏ×Ｓ
／ｔで求められる。したがって、画素電極１と透明電極
２との重なり部分の面積を大きくする、または絶縁層２
３の厚みを薄くすれば補助容量は大きくなる。本発明で
は画素電極１と透明電極２を同じサイズにして、重なり
部分を最大限取るように設計したが、必ずしも本発明の
ようでなくとも透明電極２が画素電極１より内側に来る
ように配置されていてもよい。

【００２９】図２は本発明の第１の実施の形態の薄膜ト
ランジスタ回路基板の断面図を示すものであり、透明電
極２はコンタクトホール５によって共通電極１１に接続
されている。共通電極１１は電気的にはグランドレベル
にある。

【００３０】さらに共通電極１１をＡｌ、Ｃｒ、Ｍｏ、
Ｔｉなどの光の透過率を低減させる、または光を遮光す
る金属薄膜を用いれば遮光層となるので、従来用いられ
ているような対向電極にブラックマトリクスを設けなく
とも信号線またはＴＦＴで発生する横電界による光漏れ
を防ぐことができる。

【００３１】本発明の第２の実施の形態の薄膜トランジ
スタ回路基板を図３に示す。図３において３１は画素電
極、３２は透明電極、３３、３４、３６はコンタクトホ
ール、３７はソース信号電極、３８はゲート信号電極、
３９はドレイン電極、４０はＴＦＴ、３５は共通電極で
ある。

【００３２】図３のＢ−Ｂ’の部分の断面図を図５に示
す。５１はガラス基板、５２、５３、５４は絶縁層であ
る。画素電極３１はＩＴＯなどの透明導電薄膜で形成さ
れ、液晶に電圧を印加するための電極となる。透明電極
３２は絶縁層５３を介して画素電極３１の下層に形成さ
れる。透明電極３２も画素電極３１と同様ＩＴＯなどの
透明導電薄膜で形成され、画素電極３１と同一形状であ
ることが望ましい。ただし補助容量が少なくても良い場
合は必ずしも同一形状でなくても画素電極３１よりも内
側に小さい形状であっても良い。画素電極３１はコンタ
クトホール３３を介していったん金属薄膜と接続され、
さらにこの金属薄膜とコンタクトホール３４を介してド
レイン電極３９と接続された構造になっている。ドレイ
ン電極３９は、ソース信号線３７とゲート信号線３８と
の交点に形成されたＴＦＴ４０と接続され、さらにコン
タクトホール３６を介してソース信号線３７と接続され
ている。

【００３３】透明電極３２はソース信号線３７の下層を
通って隣の画素の透明電極と接続されている。また透明
電極３２は、共通電極３５と画素領域以外で接続されて
いる。これにより実施の形態１で設置されていた透明電
極と共通電極との接続を行うためのコンタクトホールが
必要ないのでより開口率を高めることが可能となる。

【００３４】本発明の第３の実施の形態の薄膜トランジ
スタ回路基板を図４に示す。図４において４１は画素電
極、４２は透明電極、４３、４４、４６はコンタクトホ
ール、４７はソース信号電極、４８はゲート信号電極、
４９はドレイン電極、５０はＴＦＴ、４５は共通電極で
ある。

【００３５】本発明では透明電極４２はゲート信号線４
７の下層を通って隣の画素の透明電極と接続されてい
る。また透明電極４２は、共通電極４５と画素領域以外
で接続されている。これにより実施の形態１で設置され
ていた透明電極と共通電極との接続を行うためのコンタ
クトホールが必要ないのでより開口率を高めることが可
能となる。

【００３６】次に本発明の第４の薄膜トランジスタ回路
について説明する。本発明の薄膜トランジスタ回路基板
の第４の実施の形態の平面構造を図６に示す。

【００３７】図６において画素領域の最外側を示してい
る。図６の画素構造は実施の形態２で示した構造と同一
である。さらに画素領域以外の部分で金属薄膜６３とコ
ンタクトホール６４、６５によって共通電極と透明電極
との接続を取っている。

【００３８】図６のＣ−Ｃ’の部分の断面図を図７に示
す。７１はガラス基板、７２、７３、７４は絶縁層であ
る。画素電極６１はＩＴＯなどの透明導電薄膜で形成さ
れ、液晶に電圧を印加するための電極となる。透明電極
６２は絶縁層７３を介して画素電極６１の下層に形成さ
れる。透明電極６２も画素電極６１と同様ＩＴＯなどの
透明導電薄膜で形成され、画素電極６１と同一形状であ
ることが望ましい。ただし補助容量が少なくても良い場
合は必ずしも同一形状でなくても画素電極６１よりも内
側に小さい形状であっても良い。透明電極６２はソース
信号線６７の下層を通って隣の画素の透明電極と接続さ
れている。これにより実施の形態１で設置されていた透
明電極と共通電極との接続を行うためのコンタクトホー
ルが必要ないのでより開口率を高めることが可能とな
る。さらに画素領域以外の領域において、透明電極６２
はコンタクトホール６５によっていったん金属薄膜６３
と接続され、さらにコンタクトホール６４によって共通
電極６６と接続されている。これにより透明電極６２は
電気的に共通電極６６と同じグランドレベルにすること
が可能となる。

【００３９】本発明の第５の実施の形態の薄膜トランジ
スタ回路基板を図８に示す。

【００４０】図８において８３は金属薄膜、８５はコン
タクトホール、８６は共通電極、８８は対向電極との転
写電極である。共通電極８６はコンタクトホール８５に
よりいったん金属薄膜８３に接続され、さらに転写電極
８８において対向電極と接続される。共通電極８６ある
いは透明電極は抵抗を有する金属薄膜であるから接続点
から遠ざかるほど抵抗値が増加し、均一な電圧が印加で
きない問題がある。本実施の形態では、コンタクトホー
ルを１点だけでなく３点設けることによって、均一な電
圧を印加できるようにしている。従って、このような構
成で共通電極８６が広く基板全面で均一にグランドレベ
ルが実現できる。

【００４１】なお、本実施の形態のコンタクトホール８
５の個数は、上述した実施の形態における３個に限ら
ず、４個、５個など、要するに２個以上であって共通電
極８６が広く基板全面で均一にグランドレベルが実現で
きるような数でありさえすればよい。

【００４２】本発明の第６の実施の形態の薄膜トランジ
スタ回路基板を図９に示す。９２はガラス基板、９３、
９４は絶縁層である。画素電極９１はＩＴＯなどの透明
導電薄膜で形成され、液晶に電圧を印加するための電極
となる。この場合の補助容量は画素電極９１と絶縁層９
３を介して共通電極９６とオーバーラップする部分のみ
の容量となる。このオーバーラップする部分の面積を多
く取れば容量は増加するが、開口部面積が小さくなり、
暗くなる。そこで本発明では絶縁層９３の厚みを２００
ｎｍ以下とし、充分な容量を確保できた。

【００４３】本発明の第７の実施の形態の薄膜トランジ
スタ回路基板を図１０に示す。図１０において１０１は
画素電極、１０２は透明電極、１０３、１０４、１０６
はコンタクトホール、１０７はソース信号電極、１０８
はゲート信号電極、１０９はドレイン電極、１１０はＴ
ＦＴ、１０５は共通電極である。ドレイン電極９はＮ字
型に折れ曲がり、３個のＴＦＴを形成している。

【００４４】画素電極１０１はＩＴＯなどの透明導電薄
膜で形成され、液晶に電圧を印加するための電極とな
る。透明電極１０２は絶縁層を介して画素電極１０１の
下層に形成される。透明電極１０２も画素電極１０１と
同様ＩＴＯなどの透明導電薄膜で形成され、画素電極１
０１と同一形状であることが望ましい。ただし補助容量
が少なくても良い場合は必ずしも同一形状でなくても画
素電極１０１よりも内側に小さい形状であっても良い。
画素電極１０１はコンタクトホール１０３を介していっ
たん金属薄膜と接続され、さらにこの金属薄膜とコンタ
クトホール１０４を介してドレイン電極１０９と接続さ
れた構造になっている。ドレイン電極１０９は、ソース
信号線１０７とゲート信号線１０８との交点およびドレ
イン電極１０９とゲート電極１０８との交点に形成され
た３個のＴＦＴ１１０と接続され、さらにコンタクトホ
ール１０６を介してソース信号線１０７と接続されてい
る。

【００４５】このようにＴＦＴを３個直列に並べること
でトランジスタのＷ／ＬのＷを１個のものと比べて３倍
大きくできる。このことはトランジスタの移動度を高
め、画素電極に電流を流し込み易くなる。

【００４６】なお、本発明の薄膜トランジスタは、上述
した実施の形態のように、３個を直列に接続するものに
限らず、４個または５個を直列に接続するなど、要する
に３個以上を直列に接続するものでありさえすればよ
い。

【００４７】本発明の第８の実施の形態の液晶パネルを
図１１に示す。本実施の形態では、これまでに述べた薄
膜トランジスタ回路基板を用いた液晶パネルについて説
明する。本発明では高分子分散液晶を２枚の電極基板間
に挟み込んだ構成の液晶パネルを例に挙げる。本発明の
液晶パネルの断面図を図１１に示す。薄膜トランジスタ
回路基板は実施の形態２で示したものと同一の基板を用
いている。液晶層１１１は高分子分散液晶、１１２は対
向基板、１１３は対向電極である。共通電極３５および
透明電極３２は実施の形態５と同様にして転写電極（省
略）によって対向電極１１３と接続され、グランドレベ
ルに接地されている。

【００４８】高分子分散液晶は散乱特性を十分確保する
ために液晶層の厚みを厚くする必要があり、そうするこ
とによって液晶層の容量が低くなり、電圧を保持するた
めに大きな補助容量が必要になる。

【００４９】またこの液晶パネルを用いた液晶投写装置
においてもパネルサイズが小さいのでセットの小型化が
可能となり、ポータビリティの優れた投写装置が実現で
きた。

【００５０】なお、本実施の形態のＴＦＴは本発明の薄
膜トランジスタのことであり、本実施の形態の画素電極
は本発明の第２の透明導電薄膜電極の例であり、本実施
の形態の透明電極は本発明の第１の透明導電薄膜電極の
例である。

【００５１】さらに、本実施の形態はポリシリコンに限
らず、アモルファスシリコンでもよく、また反射型の液
晶パネルに用いる単結晶シリコンでも用いることができ
る。

【００５２】さらに本発明の透明基板は、上述した実施
の形態におけるガラス基板に限らず、シリコン基板、石
英基板など、要するに透明な絶縁性の基板でありさえす
ればよい。

【００５３】さらに、本発明の液晶パネルは上述した第
２の実施の形態の薄膜トランジスタ回路基板を用いるも
のに限らず、第１〜１０のいずれかの実施の形態の薄膜
トランジスタ回路基板を用いることも可能である。

【００５４】さらに、本発明の共通電極は、上述した実
施の形態におけるガラス基板上に直接形成されるものに
限らず、ガラス基板上に中間層を介して間接的に形成さ
れるなど、要するにガラス基板上に直接または間接的に
形成されるものでありさえすればよい。

【００５５】さらに、本発明の第１の透明導電薄膜電極
は上述した実施の形態におけるソース信号電極と交差し
て隣接画素間で接続されるかまたはゲート信号電極と交
差して隣接画素間で接続されるものに限らず、ソース信
号線と交差しかつゲート信号線とも交差して隣接画素間
で接続されるなど、要するに隣接画素間で接続されるも
のでありさえすればよい。

【００５６】

【発明の効果】以上説明したところから明らかなよう
に、本発明は、画素サイズが小さくなっても画素開口率
を低下させることもなく、十分な容量を確保できる薄膜
トランジスタ回路基板及び液晶パネルを提供することが
できる。

【図面の簡単な説明】

【図１】本発明の薄膜トランジスタ回路基板の第１の実
施の形態における平面構成図である。

【図２】本発明の薄膜トランジスタ回路基板の第１の実
施の形態における断面構成図である。

【図３】本発明の薄膜トランジスタ回路基板の第２の実
施の形態における平面構成図である。

【図４】本発明の薄膜トランジスタ回路基板の第３の実
施の形態における平面構成図である。

【図５】本発明の薄膜トランジスタ回路基板の第２の実
施の形態における断面構成図である。

【図６】本発明の薄膜トランジスタ回路基板の第４の実
施の形態における平面構成図である。

【図７】本発明の薄膜トランジスタ回路基板の第４の実
施の形態における断面構成図である。

【図８】本発明の薄膜トランジスタ回路基板の第５の実
施の形態における断面構成図である。

【図９】本発明の薄膜トランジスタ回路基板の第６の実
施の形態における平面構成図である。

【図１０】本発明の薄膜トランジスタ回路基板の第７の
実施の形態における平面構成図である。

【図１１】本発明の液晶パネルの第８の実施の形態にお
ける断面構成図である。

【図１２】本発明の液晶パネルの第１の実施の形態にお
ける等価回路を説明する回路図である。

【図１３】従来の付加容量方式による補助容量を形成し
た液晶パネルの画素部分の平面構成図である。

【図１４】従来の蓄積容量方式による補助容量を形成し
た液晶パネルの画素部分の平面構成図である。

【符号の説明】

１ 画素電極 ２ 透明導電薄膜 ３、４、５、６ コンタクトホール ７ ソース信号電極 ８ ゲート信号電極 ９ ドレイン電極 １０ ＴＦＴ １１ 共通電極

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA25 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB51 JB56 JB63 JB69 KA04 KA07 KB04 KB14 NA24 NA25 QA07 5C094 AA06 AA25 BA03 BA43 DA09 DA14 EA05 EA07 GA10 HA08 5F110 DD02 DD03 GG02 GG13 GG15 NN44 NN46 NN47 NN73

Claims (10)

【特許請求の範囲】
1. 【請求項１】 透明基板上に直接または間接的に形成さ
   れた共通電極と、 前記共通電極の上に第１の絶縁層を介して配置されると
   ともに、前記共通電極に電気的に接続された第１の透明
   導電薄膜電極と、 前記第１の透明導電薄膜電極に対して第２の絶縁層を介
   して前記共通電極とは反対側の位置に形成された第２の
   透明導電薄膜電極と、 前記第２の透明導電薄膜電極と電気的に接続された薄膜
   トランジスタと、を備えたことを特徴とする薄膜トラン
   ジスタ回路基板。
2. 【請求項２】 前記第１の透明導電薄膜電極は、隣接画
   素間で接続されていることを特徴とする請求項１記載の
   薄膜トランジスタ回路基板。
3. 【請求項３】 前記第１の透明導電薄膜電極と前記第２
   の透明導電薄膜電極は、画素領域で同一形状であり、液
   晶パネルに用いられることを特徴とする請求項１または
   ２記載の薄膜トランジスタ回路基板。
4. 【請求項４】 前記第１の透明導電薄膜電極は、隣接す
   る画素間で前記薄膜トランジスタのソース信号線と交差
   して接続され、液晶パネルに用いられることを特徴とす
   る請求項３記載の薄膜トランジスタ回路基板。
5. 【請求項５】 前記第１の透明導電薄膜電極は、隣接す
   る画素間で前記薄膜トランジスタのゲート信号線と交差
   して接続され、液晶パネルに用いられることを特徴とす
   る請求項３記載の薄膜トランジスタ回路基板。
6. 【請求項６】 前記第１の透明導電薄膜電極は、隣接画
   素間で接続され、画素領域以外で前記共通電極と接続さ
   れ、液晶パネルに用いられることを特徴とする請求項１
   記載の薄膜トランジスタ回路基板。
7. 【請求項７】 前記共通電極は、光を遮光する金属薄膜
   から構成され、前記共通電極とで液晶層を挟み込んだ対
   向電極と接続され、液晶パネルに用いられることを特徴
   とする請求項１記載の薄膜トランジスタ回路基板。
8. 【請求項８】 前記共通電極は遮光層として働き、及び
   ／または前記第２の絶縁層の厚みは２００ｎｍ以下であ
   ることを特徴とする請求項１記載の薄膜トランジスタ回
   路基板。
9. 【請求項９】 前記薄膜トランジスタは、３素子以上直
   列に接続されていることを特徴とする請求項１記載の薄
   膜トランジスタ回路基板。
10. 【請求項１０】 アクティブマトリクス液晶パネルに用
    いられる液晶パネルであって、液晶パネルと同一基板上
    に形成された信号線を駆動する駆動回路に請求項１〜９
    のいずれかに記載の薄膜トランジスタ回路基板が用いら
    れていることを特徴とする液晶パネル。