JP2000101126A - 光受信回路 - Google Patents
光受信回路Info
- Publication number
- JP2000101126A JP2000101126A JP10263277A JP26327798A JP2000101126A JP 2000101126 A JP2000101126 A JP 2000101126A JP 10263277 A JP10263277 A JP 10263277A JP 26327798 A JP26327798 A JP 26327798A JP 2000101126 A JP2000101126 A JP 2000101126A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- load
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 claims description 32
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000035945 sensitivity Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
制できる光受信回路を提供する。 【解決手段】 本発明の光受信回路は、エミッタ接地の
NPNトランジスタQ1と、このトランジスタQ1のベー
ス−エミッタ間に接続されたフォトダイオード1と、エ
ミッタフォロワ構成のNPNトランジスタQ2と、トラン
ジスタQ1のベース端子とトランジスタQ2のエミッタ
端子との間に接続された帰還抵抗Rfと、トランジスタ
Q1のベース−コレクタ端子間に接続された抵抗R1
と、トランジスタQ1,Q2のエミッタ端子間に接続さ
れた抵抗R2とを備える。各抵抗Rf,R1,R2を流
れる電流の総和がゼロになるように各抵抗の抵抗値を設
定する。これにより、信号電流が変化しても、消費電流
が変動しなくなり、電源線Vdd,Vssにインダクタ成分
があっても、これら電源線にノイズが発生しなくなる。
Description
等を介して伝送される光信号を受信して電気信号に変換
する技術に関する。
の回路図である。図5の光受信回路は、エミッタ接地の
NPNトランジスタQ1と、このトランジスタQ1のベー
ス−エミッタ間に接続されたフォトダイオード1と、エ
ミッタフォロワ構成のNPNトランジスタQ2と、トラン
ジスタQ1のベース端子とトランジスタQ2のエミッタ
端子の間に接続された帰還抵抗Rfと、トランジスタQ
2のベース−コレクタ端子間に接続された抵抗R1と、
トランジスタQ1,Q2のエミッタ端子間に接続された
抵抗R2とを備える。
スタQ1のコレクタ端子に、トランジスタQ2のコレク
タ端子は第1の電源線Vddに、トランジスタQ1のエミ
ッタ端子は第2の電源線Vssに、それぞれ接続されてい
る。
強度に応じた信号電流を出力し、トランジスタQ2のエ
ミッタ端子からは、この信号電流×帰還抵抗値の電圧信
号が出力される。
信回路では、帰還抵抗Rfを流れる信号電流、抵抗R1
を流れる信号電流、および抵抗R2を流れる信号電流の
総和が特定の関係になるような回路設計は特に行ってい
なかった。例えば、帰還抵抗Rfの抵抗値は必要な帯域
と感度により決定され、抵抗R1の抵抗値は必要なアン
プ帯域とノイズ特性により決定され、抵抗R2の抵抗値
は次段に接続される回路とのマッチングを考慮に入れて
決定されるのが一般的であった。
は、図5の光受信回路自身の消費電流が信号電流により
変動し、第1および第2の電源線Vdd,Vssのインダク
タ成分L1,L2によりこれら電源線Vdd,Vssにノイ
ズが発生し、光受信回路自身が不安定になったり、受信
感度が悪くなる等の問題があった。
Ω、抵抗R1が10kΩ、抵抗R2が1kΩでフォトダイ
オード1から出力された信号電流が1μAの場合に、第
1の電源線Vddに流れる信号電流について検討する。こ
の場合、帰還抵抗Rfを流れる電流i2も1μAとな
り、トランジスタQ2のエミッタ電圧の変動Δvは、Δ
v=10kΩ×1μA=100mVになる。この電圧変動Δv
とほぼ同じ量だけ第1の電圧端子の電圧も変動する。し
たがって、抵抗R1を流れる信号電流i1は、i1=100m
V/10kΩ=1μAになる。同様に、抵抗R2を流れる
信号電流i3は、i3=100mV/1kΩ=10μAにな
る。
と、第1の電源線Vddを流れる信号電流は、−i1+i
2+i3=(-1)+1+10=10μAとなる。
nsで、第1および第2の電源線Vdd,Vssの配線インダ
クタンスLがL=10nHであると仮定すると、第1の電
源線Vddに生じるノイズ電圧vは、v=L・di/dt=10
nH×10μA/1ns=0.1mVになる。
常100倍程度であるため、このトランジスタQ1のベー
ス−エミッタ間の信号電圧変動Δvは、Δv=10k×1
μA/100=0.1mVになり、先に求めたノイズ分と同等
の値になり、回路の安定性、感度に大きく影響する。
ものであり、その目的は、消費電流の変動を抑えて電源
線にノイズが発生しないようにした光受信回路を提供す
ることにある。
ために、請求項1の発明は、受光素子と、前記受光素子
から出力された光電変換信号がベース端子に入力される
第1のトランジスタと、ベース(ゲート)端子が前記第
1のトランジスタのコレクタ(ドレイン)端子に接続さ
れる、前記第1のトランジスタと同一導電型の第2のト
ランジスタと、前記第1のトランジスタのベース(ゲー
ト)端子と前記第2のトランジスタのエミッタ(ソー
ス)端子との間に接続された帰還抵抗と、前記第2のト
ランジスタのベース(ゲート)−コレクタ(ドレイン)
間に接続された第1の負荷と、前記第1および第2のト
ランジスタの各エミッタ(ソース)端子間に接続された
第2の負荷と、前記第2のトランジスタのコレクタ(ド
レイン)端子に接続された第1の電源線と、前記第1の
トランジスタのエミッタ(ソース)端子に接続された第
2の電源線と、を備え、前記第1の負荷、前記第2の負
荷、および前記帰還抵抗を流れる電流の総計値が略ゼロ
になるように、前記第1の負荷、前記第2の負荷、およ
び前記帰還抵抗のインピーダンスを調整するものであ
る。
て説明すると、「受光素子」はフォトダイオード1に、
「第1のトランジスタ」はNPNトランジスタQ1と、
「第2のトランジスタ」はNPNトランジスタQ2と、
「帰還抵抗」は帰還抵抗Rfに、「第1の負荷」は抵抗
R1に、「第2の負荷」は抵抗R2に、「第1の電源
線」は第1の電源線Vddに、「第2の電源線」は第2の
電源線Vssに、それぞれ対応する。
ついて、図面を参照しながら具体的に説明する。
1の実施形態の回路図である。図1の光受信回路は、回
路構成自体は図5に示した従来の光受信回路と同じであ
るが、(1)式の関係を満たすように各抵抗Rf,R
1,R2の抵抗値を設定する点で、図5の光受信回路と
異なる。
1,R2の抵抗値を設定する理由を説明する。フォトダ
イオード1から出力される信号電流は、光信号の強度に
応じて変化するが、信号電流が変化しても図1の第1お
よび第2の電源線Vdd,Vssに信号電流が流れないよう
にするには、図1の各抵抗Rf,R1,R2を流れる電
流i1,i2,i3の総和がゼロになればよい。
信号電流をΔiとすると、帰還抵抗Rfを流れる電流i
2は、Δiに等しくなる。このとき、帰還抵抗Rfの両
端電圧Δvは、(2)式のようになる。 Δv=Δi×Rf=i2×Rf …(2) ここで、Rfは、帰還抵抗Rfの抵抗値である。この
(2)式を変形すると、(3)式が得られる。 i2=Δv/Rf …(3) また、抵抗R2を流れる電流i3は、(4)式のように
なる。 i3=Δv/R2 …(4) トランジスタQ2のベース端子には、エミッタ端子とほ
ぼ同じ信号電圧ΔVがかかるので、抵抗R1を流れる電
流i1は、(5)式のようになる。 i1=−Δv/R1 …(5) (5)式の右辺に負の符号をつけたのは、抵抗R1にお
ける信号電流の向きは、電源線Vdd,Vssに対して、抵
抗R2における信号電流の向きと異なるためである。
総和がゼロになれば、第1および第2の電源線Vdd,V
ssに信号電流が流れないため、(3)〜(5)式の総和
をゼロとおくと、(6)式が得られる。 Δv/Rf+Δv/R2+(−Δv/R1)=0 …(6) (6)式を変形すると、上述した(1)式の関係が得ら
れる。
回路構成をまったく変更することなく、(1)式の関係
を満たすように各抵抗Rf,R1,R2の抵抗値を設定
するため、信号電流が変化しても、消費電流が変動しな
くなる。したがって、第1および第2の電源線Vdd,V
ssにインダクタ成分があっても、これら電源線にノイズ
が発生しなくなり、感度の劣化のない安定した動作が可
能となる。
1の実施形態よりも高帯域化を図ったものである。図2
は光受信回路の第2の実施形態の回路図である。図2で
は、図1と共通する構成部分には同一符号を付してお
り、以下では相違点を中心に説明する。図2の光受信回
路は、図1の光受信回路の構成に加えて、ベース接地の
NPNトランジスタQ3を有する。このトランジスタQ3
は、トランジスタQ1のコレクタ端子とトランジスタQ
2のベース端子との間に接続される。トランジスタQ3
のベース端子には電圧源2が接続され、そのエミッタ端
子にはトランジスタQ1のコレクタ端子が接続され、そ
のコレクタ端子にはトランジスタQ2のベース端子が接
続されている。
3を設けると、このトランジスタQ3のエミッタ電圧を
固定にでき、ミラー効果がなくなるため、高周波特性が
向上し、高帯域化が図れる。
1,R2の抵抗値を、第1の実施形態と同様に(1)式
の関係を満たすように設定するため、第1および第2の
電源線Vdd,Vssに配線によるインダクタンスがあって
も、これら電源線Vdd,Vssにノイズが発生しなくな
り、感度の劣化のない安定した動作が可能となる。
f,R1,R2の抵抗値は、種々の事情により、必ずし
も(1)式の関係を満たすように設定できるとは限らな
い。例えば、安定に動作させるためには、抵抗R1には
ある程度電流を流す必要があり、あまり抵抗値を小さく
できない。このように、図1の各抵抗Rf,R1,R2
の抵抗値は、回路の感度、使用帯域、およびノイズ条件
等により決めなければならず、場合によっては(1)式
の関係を満たせないことがある。
2のそれぞれに並列に電流源を接続し、抵抗R1,R2
に流す電流を調整できるようにしたものである。
図である。図3では、図1と共通する構成部分には同一
符号を付しており、以下では相違点を中心に説明する。
図3の光受信回路は、図1の光受信回路の構成に加え
て、抵抗R1に並列接続された電流源3と、抵抗R2に
並列接続された電流源4とを有する。
スタQ4と、このトランジスタQ4のベース端子に接続
された電圧源5とからなり、電流源4は、エミッタ接地
のPNPトランジスタQ5と、このトランジスタQ5のベ
ース端子に接続された電圧源6とからなる。
R1,R2に十分な電流を流す必要がなくなり、不足分
の電流は電流源3,4から供給できるようになる。すな
わち、抵抗R1,R2に流す電流を考慮に入れて抵抗R
1,R2の抵抗値を設定しなくて済むため、(1)式の
関係を満たすように各抵抗Rf,R1,R2の抵抗値を
設定することが容易になり、設計の自由度が広がる。
の実施形態では、エミッタ接地のNPNトランジスタを用
いて光受信回路を構成する例を説明したが、PNPトラン
ジスタを用いて光受信回路を構成することも可能であ
る。
1’,Q2’を用いて光受信回路を構成した例を示す回
路図であり、図1に示した第1の実施形態の回路に対応
するものである。図4の回路の場合においても、(1)
式の関係を満たすように各抵抗の抵抗値を設定すれば、
図1の回路と同様に、信号電流が変化しても消費電流が
変動しなくなり、電源線Vdd,Vssにインダクタ成分が
あっても、これら電源線Vdd,Vssにノイズが発生する
おそれはない。
ラトランジスタを用いる例を説明したが、MOSトランジ
スタを用いて構成してもよい。MOSトランジスタを用い
た場合、バイポーラトランジスタほどの電圧増幅率は得
られないが、動作自体は可能である。同様に、Bi-CMOS
構成のトランジスタを用いて回路を構成してもよい。
として、抵抗素子を用いる例を説明したが、広く一般に
インピーダンス素子であればよく、例えばトランジスタ
で構成してもよい。
れば、受光素子と、同一導電型の第1および第2のトラ
ンジスタとを有する、いわゆる並列帰還増幅回路構成の
光受信回路において、第1および第2の負荷と帰還抵抗
とを流れる電流の総計値が略ゼロになるようにしたた
め、第1および第2の電源線に信号電流が流れなくな
り、これら電源線の配線インダクタンスを原因とする各
種のノイズ、例えば、発振や不安定動作などの不具合を
解消できる。
た例を示す回路図。
Claims (5)
- 【請求項1】受光素子と、 前記受光素子から出力された光電変換信号がベース端子
に入力される第1のトランジスタと、 ベース(ゲート)端子が前記第1のトランジスタのコレ
クタ(ドレイン)端子に接続される、前記第1のトラン
ジスタと同一導電型の第2のトランジスタと、 前記第1のトランジスタのベース(ゲート)端子と前記
第2のトランジスタのエミッタ(ソース)端子との間に
接続された帰還抵抗と、 前記第2のトランジスタのベース(ゲート)−コレクタ
(ドレイン)間に接続された第1の負荷と、 前記第1および第2のトランジスタの各エミッタ(ソー
ス)端子間に接続された第2の負荷と、 前記第2のトランジスタのコレクタ(ドレイン)端子に
接続された第1の電源線と、 前記第1のトランジスタのエミッタ(ソース)端子に接
続された第2の電源線と、を備え、 前記第1の負荷、前記第2の負荷、および前記帰還抵抗
を流れる電流の総計値が略ゼロになるように、前記第1
の負荷、前記第2の負荷、および前記帰還抵抗のインピ
ーダンスを調整することを特徴とする光受信回路。 - 【請求項2】前記第1の負荷の逆数が、前記第2の負荷
の逆数と前記帰還抵抗の逆数との和に略等しくなるよう
に、前記第1の負荷、前記第2の負荷、および前記帰還
抵抗のインピーダンスを調整することを特徴とする請求
項1に記載の光受信回路。 - 【請求項3】前記第1のトランジスタのコレクタ(ドレ
イン)端子と前記第2のトランジスタのベース(ゲー
ト)端子との間に、ベース(ゲート)接地のトランジス
タを挿入したことを特徴とする請求項1または2に記載
の光受信回路。 - 【請求項4】前記第1および第2の負荷の少なくとも一
方は、抵抗素子であることを特徴とする請求項1〜3の
いずれかに記載の光受信回路。 - 【請求項5】前記第1および第2の負荷の少なくとも一
方は、抵抗素子と電流源とを並列接続して構成されるこ
とを特徴とする請求項1〜4のいずれかに記載の光受信
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26327798A JP3688478B2 (ja) | 1998-09-17 | 1998-09-17 | 光受信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26327798A JP3688478B2 (ja) | 1998-09-17 | 1998-09-17 | 光受信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000101126A true JP2000101126A (ja) | 2000-04-07 |
JP3688478B2 JP3688478B2 (ja) | 2005-08-31 |
Family
ID=17387238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26327798A Expired - Fee Related JP3688478B2 (ja) | 1998-09-17 | 1998-09-17 | 光受信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3688478B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053959A (ja) * | 2006-08-23 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
-
1998
- 1998-09-17 JP JP26327798A patent/JP3688478B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053959A (ja) * | 2006-08-23 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3688478B2 (ja) | 2005-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2549540B2 (ja) | レベルシフト回路 | |
KR900008752B1 (ko) | 전류미러회로 | |
EP0475507B1 (en) | Amplifier arrangement | |
JP2853763B2 (ja) | 増幅回路 | |
JP2869664B2 (ja) | 電流増幅器 | |
US4425551A (en) | Differential amplifier stage having bias compensating means | |
JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
US7113041B2 (en) | Operational amplifier | |
US6031424A (en) | Differential amplifier with improved voltage gain using operational amplifiers to eliminate diode voltage drops | |
JPH11505053A (ja) | 温度補償を有する基準電圧源 | |
JP3688478B2 (ja) | 光受信回路 | |
JP2644191B2 (ja) | バッファアンプ | |
US4254381A (en) | Balanced-to-single-ended signal converters | |
JP3286826B2 (ja) | 可変利得増幅回路 | |
JP2607970B2 (ja) | オフセットキャンセル回路 | |
JP3406468B2 (ja) | 定電圧発生回路 | |
US6710661B2 (en) | Low input impedance with amplifier | |
JP3204387B2 (ja) | 発振回路 | |
JP3283112B2 (ja) | エミッタホロワ回路 | |
JP3058998B2 (ja) | 半導体集積回路装置 | |
JP2001509992A (ja) | 低電力高線形性対数線形制御の方法および装置 | |
US6281750B1 (en) | Transistor amplifier | |
JP2001195141A (ja) | バンドギャップリファレンス回路 | |
JPH05175754A (ja) | 差動増幅器 | |
JP2532900Y2 (ja) | リミッタ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050608 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |