JP2001509992A - 低電力高線形性対数線形制御の方法および装置 - Google Patents

Abstract

(57)【要約】 マスタ対数線形セルが制御電圧を生成し、この制御電圧が緩衝され、スレーブ対数線形セルに印加される低電力高線形性対数線形制御の方法および装置。機能を２つに分けることによって制御ループ特性が信号経路から分離される。低インピーダンス緩衝器を使用することによって、スレーブ対数線形セル制御ポートを制御ループとは独立に駆動し、利得制御範囲および線形性を向上させることができる。この対数線形制御は、低い高調波ひずみおよび高い利得制御範囲を必要とする電力またはピンに制約のある用途において特に有用である。この方法の詳細を開示した。

Description

【発明の詳細な説明】 低電力高線形性対数線形制御の方法および装置 発明の背景 １．発明の分野： 本発明は対数線形制御回路の分野に関する。 ２．従来の技術： 多くの通信システムではチャネル損失の変動が極めて大きいため対数線形制御 が必要となる。対数線形制御は、ｄＢで表した利得が制御ワードまたは信号の線 形関数となる制御である。この課題への取り組み方の１つとして、バイポーラ接 合トランジスタ（ＢＪＴ）のエミッタ−ベース接合の指数関数的特性を使用して このような制御を得ようとするものがある。この方法は、低周波数の小信号に対 して有効である。しかし、一般的な送信機で必要となる高周波数の大信号にこの 方法を適用しようとすると困難が生じる。問題となるのは、出力信号が最大のと きに制御ループがごく小さな電流で動作し、重大な高調波ひずみが生じる可能性 があることである。大容量のコンデンサ（＞１ｎＦ）を使用することによってあ る程度の改善は得られるが、広帯域送信機に必要な高いレベルの線形性を得るた めにはさらなる改良が必要である。 従来技術では、第１図に示すように３つのＢＪＴ Ｑ１、Ｑ２およびＱ３を使 用して可変電流利得セルを構築する。この回路では、通信チャネルまたはシステ ムのバンドパス範囲の周波数の入力電流Ｉｉｎによって、対応する信号周波数の 出力信号電流Ｉｏｕｔが生み出される。最初に、信号電流入力を無視して考える 。差動利得制御電圧ＶｇｃＰ、ＶｇｃＮが緩衝増幅器バッファ１およびバッファ ２によって緩衝されてトランジスタＱ１のベースとＱ３のベースに印加される。 トランジスタＱ３は、電流源Ｉ２によって強制された既知のコレクタ電流を有し 、したがってベースに対して固定された電圧をエミッタにセットする。ゼロ差動 入力（ＶｇｃＰ＝ＶｇｃＮ）のとき、トランジスタＱ１のベース−エミッタ電圧 はトランジスタＱ３のベース−エミッタ電圧と同じになり、したがってトランジ ス タＱ１の電流はトランジスタＱ３の電流に比例する。すなわちトランジスタＱ１ の電流は、１２に、トランジスタＱ３に対するトランジスタＱ１の相対的な大き さＮを掛けたものになる。この条件下では、トランジスタＱ１およびＱ３はベー ス−エミッタ電圧Ｖｂｅｓで動作するであろう。Ｖｂｅｓの添え字「ｓ」はゼロ 差動入力（ＶｇｃＰ＝ＶｇｃＮ）を表す。トランジスタＱ２は、増幅器ａｍｐ１ を介して素子Ｑ３のコレクタ電圧を感知し、この電圧を基準電圧ｖｒｅｆと等し くすることによって過剰な信号電流を流す経路を形成している。これによって、 トランジスタＱ３が飽和しないようなトランジスタＱ３のコレクタ電流が維持さ れる。バイアス電流ＩｂｉａｓからトランジスタＱ１およびＱ３を流れる電流を 差し引いたものである過剰電流がトランジスタＱ２によって供給され、トランジ スタＱ３のコレクタ電圧が維持される。 差動利得制御入力ＶｇｃＰ、ＶｇｃＮが印加されると、トランジスタＱ３を流 れる電流Ｉ２がトランジスタＱ３のベース−エミッタ電圧をＶｂｅｓに維持し、 これによって差動入力全体がトランジスタＱ１のベース−エミッタ電圧上に現れ る。次いでトランジスタＱ１が、次式で与えられるコレクタ電流でバイアスされ る。 Ｉｃ＝Ｎ×Ｉ２×ｅｘｐ（（ｑ／ＫＴ）（ＶｇｃＰ−ＶｇｃＮ）） 上式で、Ｉｃ＝トランジスタＱ１のコレクタ電流 ｑ＝電子電荷 Ｋ＝ボルツマン定数 Ｔ＝絶対温度 である。 このようにしてＱ１のコレクタ電流から指数関数的特性が得られる。 次に、バイアス電流Ｉｂｉａｓに加えて入力信号電流Ｉｉｎを考える。この回 路において増幅器ａｍｐ１は、入力信号電流の信号周波数に実質的に無応答の低 域通過増幅器である。したがって、トランジスタＱ２のベース電圧ならびにトラ ンジスタＱ１のベース電圧は入力信号電流の信号周波数の影響を実質的に受けな い。その結果、入力信号電流Ｉｉｎによって共通エミッタ接続電圧が変化し、ト ランジスタＱ１およびトランジスタＱ２の相対的なベース電圧に依存してこれら のトランジスタ間で入力信号電流Ｉｉｎが分割される。トランジスタＱ１、Ｑ２ およびＱ３の素子サイズの比によってゼロ差動制御電圧時の電流分割比が決まる 。温度補償は、線形制御電圧を絶対温度に比例させることによってなされる。 この対数線形制御の問題点はこの補償にある。満足な交流性能を得るためには 大容量のコンデンサが必要なため、この制御ループを集積回路の形態で安定させ ることは困難であることはよく知られている。また信号電流が制御ループを乱す 。利得を最大に設定するとこの制御ループは極めて小さな電流で動作し、そのた め信号電流が制御ループを乱しているときにはその応答は鈍く、一般に出力電流 に重大な高調波ひずみが追加される。この信号電流は、共通エミッタ接続点で電 圧振幅を生み出し、小さいとはいえ、ピークを１ｄＢ圧縮する２ミリボルトの大 きさを持つ。これを防ぐためには、３つの素子のベース全てを非常に低いインピ ーダンスによって安定に保たなければならない。制御ループのフィードバックを 使用してこのようなインピーダンスを生み出すことは安定性の理由から無理であ る。必要な大きさのコンデンサをオンチップで実現することは不可能であり、オ フチップ・コンデンサでは、直列ボンドワイヤ・インダクタンスの影響に加え、 外界からの結合ノイズの問題が生じる。交流性能を最大にするためには完全に集 積化された方法を使用しなければならない。 発明の概要 本発明では、マスタが制御電圧を生成し、この制御電圧が緩衝され、スレーブ 対数線形セルに印加されるマスタースレーブ制御が使用される。この機能を２つ に分けることによって制御ループ特性が信号経路から分離される。低インピーダ ンス緩衝器を使用することによって、スレーブ対数線形セル制御ポートを制御ル ープとは独立に駆動し、利得制御範囲および線形性を向上させることができる。 この対数線形制御は、低い高調波ひずみおよび高い利得制御範囲を必要とする電 力またはピンに制約のある用途において特に有用である。 図面の簡単な説明 第１図は、従来技術の対数線形利得制御回路の回路図である。 第２図は、本発明の例示的な対数線形利得制御回路の回路図である。発明の詳細な説明 第１図の従来技術の回路の３つの素子Ｑ１、Ｑ２およびＱ３自体に、高調波を ６０ｄＢ以上抑止するのを妨げる基本的な限界はない。しかし実現可能はループ 構造からは、この目的を達成するに足る十分な特性は得られないように思われる 。実際に必要なのは、対数線形制御機能を可変利得機能から分離し、まず第一に 制御ループが信号電流によって乱されないようにすることである。 これを実行するためにマスタースレーブ対数線形制御系が生み出された。差動 入力および差動出力を有する本発明の実施形態を第２図に示す。この実施形態で の差動入力は、トランジスタＱ１０およびＱ２０のベースに印加された差動電圧 入力ＶｉｎＰ、ＶｉｎＮである。制御電圧ＶｇｃＰ、ＶｇｃＮは緩衝増幅器バッ ファ４およびバッファ５を介してマスタ・セルとスレーブ・セルの両方に印加さ れる。トランジスタＱ１１、Ｑ１２、Ｑ１３、電流源Ｉｂｉａｓ２、１８、電圧 基準Ｖ４および増幅器ａｍｐ２からなるマスタ・セルは一定の小電流で動作し、 信号電流を必要としない。使用する素子は１／ｎに縮小されており、マスタ・セ ルの小さな電流で使用することが可能である。マスタ・セルは、緩衝器バッファ ３を介してスレーブ・セルを駆動するのに必要な制御電圧を生み出す。 スレーブ・セルはトランジスタＱ２１〜Ｑ２６からなり、出力電流ＩｏｕｔＰ はトランジスタＱ２６のコレクタから、相補的な出力電流ＩｏｕｔＮはトランジ スタＱ２１のコレクタからとられる。図示の回路では、トランジスタＱ２２およ びＱ２５のベースは緩衝増幅器ｂｕｆｔｅｒ３の出力に接続され、したがってこ の回路中で、マスタ・セルのトランジスタＱ１２または第１図の回路のトランジ スタＱ２と同じ機能を果たす。トランジスタＱ２３およびＱ２４のコレクタは正 電源に、エミッタは、トランジスタＱ１０およびＱ２０のコレクタに接続され、 エミッタはさらに、トランジスタＱ２１およびＱ２２のエミッタ、ならびにトラ ンジスタＱ２５およびＱ２６のエミッタにそれぞれ接続される。トランジスタＱ ２３およびＱ２４のベースは相互に接続され、さらにバッファ５によって緩衝さ れた入力信号ＶｇｃＮからの信号ＶｂｕｆＮに接続される。トランジスタＱ２１ 〜Ｑ２６には、トランジスタＱ１ＯおよびＱ２０のベースの差動入力ＶｉｎＰ、 ＶｉｎＮの結果としてトランジスタＱ１０とＱ２０の間で分割された電流源Ｉｂ ｉａｓ１によってバイアスがかけられる。 まず、差動信号入力ＶｉｎＰ、ＶｉｎＮがゼロであると仮定すると、電流源Ｉ ｂｉａｓ１の電流は、トランジスタ群Ｑ２１、Ｑ２２およびＱ２３とトランジス タ群Ｑ２４、Ｑ２５およびＱ２６の間で等分される。トランジスタＱ１０の電流 について見ると、電流は、トランジスタＱ２１、Ｑ２２およびＱ２３の間で、そ れらの相対的な大きさおよび緩衝増幅器バッファ４およびバッファ５によって緩 衝された差動利得制御入力電圧ＶｇｃＰ、ＶｇｃＮに基づいて分割される。Ｖｇ ｃＰがＶｇｃＮに等しい場合、３つのトランジスタＱ２１、Ｑ２２およびＱ２３ のベース−エミッタ電圧は全て実質的に等しいはずであり、そのため電流は、そ れらの相対的な大きさに基づいてこれらのトランジスタ間で分割される。一方、 ＶｇｃＰがＶｇｃＮよりも高い場合には、トランジスタＱ１０の電流はＶｇｃＰ がＶｇｃＮに等しい場合に比べトランジスタＱ２１により多く流れ、ＶｇｃＰが ＶｇｃＮよりも低い場合には、トランジスタＱ１０の電流はトランジスタＱ２２ により多く流れ、トランジスタＱ２１に流れる電流は少なくなる。 同様にトランジスタＱ２０の電流について見ると、利得制御電圧ＶｇｃＰが利 得制御電圧ＶｇｃＮよりも高い場合には、これらが等しい場合に比べ電流はトラ ンジスタＱ２６により多く流れ、利得制御電圧ＶｇｃＮが利得制御電圧ＶｇｃＰ よりも高い場合には、これらが等しい場合に比べ電流はトランジスタＱ２５によ り多く流れ、トランジスタＱ２６に流れる電流は少なくなる。このように、差動 入力信号ＶｉｎＰ、ＶｉｎＮに基づいて差動入力トランジスタＱ１０およびＱ２ ０がバイアス電流Ｉｂｉａｓ１を分割することが分かる。これらの電流成分はさ らに、それぞれの同じ部分が、差動制御電圧入力ＶｇｃＰ、ＶｇｃＮに応答した 対数線形回路の電流出力ＩｏｕｔＰ、ＩｏｕｔＮの一方として供給されるように 再分割される。正味の効果は、信号電流（または信号電圧）によって乱されるこ となくトランジスタＱ１１、Ｑ１２およびＱ１３を含む制御ループが安定し動作 すること、および相補的な差動入力が、利得を有する対応する相補的な差動出力 を差動制御電圧ＶｇｃＰ、ＶｇｃＮによって制御された差動出力上に供給するこ とである。好ましい実施形態を、ｎｐｎバイポーラ・トランジスタの使用に基づ いて本明細書に開示したが、所望ならばｐｎｐトランジスタを使用して本発明を 実施することも可能なことは明白である。 利得機能と制御機能が分離されるので信号電流が制御ループの動作に影響を与 えない。また、同一の低インピーダンス緩衝器を使用して、マスタ・セルの３つ の全てのトランジスタＱ１１、Ｑ１２およびＱ１３を駆動することができる。こ れは、信号電流の高調波ひずみを最小限に抑えるために絶対的に必要な条件であ る。この点に関し第２図に示した回路は、適正な回路動作が、トランジスタＱ１ １、Ｑ１２、Ｑ１３およびＱ２１〜Ｑ２６に対してマッチングされたトランジス タによって決まる集積回路形態での製作を目的としたものである。この目的に関 し、同じベース−エミッタ電圧でバイアスされたときに２つトランジスタが、そ れらの相対的な大きさに比例した電流を流す場合、これらの２つトランジスタは マッチしているとみなされる。 本発明から得られるのは、極めて広い対数線形利得制御範囲を有する完全に集 積化された低電力高線形性電流利得セルである。従来技術の回路の例には、シン グル・エンド電流入力およびシングル・エンド電流出力を有する回路を示した。 本発明の例示的な実施形態に関しては、差動電圧入力ＶｉｎＰ、ＶｉｎＮおよび 差動電流出力ＩｏｕｔＰ、ＩｏｕｔＮを有する回路を開示した。バイアス電流Ｉ ｂｉａｓ１によってバイアスされたトランジスタＱ１０、Ｑ２０への差動入力Ｖ ｉｎＰ、ＶｉｎＮが事実上の差動電流入力であり、トランジスタＱ１０およびＱ ２０のコレクタに接続された回路から分かるように、これらの２つトランジスタ ならびにバイアス電流が差動電圧入力ＶｉｎＰ、ＶｉｎＮを差動電流入力に変換 する。したがって、トランジスタＱ２１、Ｑ２２およびＱ２３からなる回路に印 加されるバイアス電流は、Ｉｂｉａｓ１／２に入力信号電流Ｉｉｎを加えたもの であるとみなすことができ、トランジスタＱ２４、Ｑ２５およびＱ２６からなる 回路に供給される電流は、バイアス電流Ｉｂｉａｓ１／２からＩｉｎを差し引い たものであるとみなすことができる。 第１図の従来技術回路の増幅器ａｍｐ１が、入力信号電流の信号周波数に実質 的に無応答の低域通過増幅器であることは先に指摘した。本発明ではマスタ対数 線形回路が入力信号の影響を受けないので、低域通過増幅器を使用しなくてはな らない制約はもはや適用されない。これによって増幅器ａｍｐ２の設計が単純と なり、以前には必要であった低域通過特性を保証する十分な大きさのコンデンサ が必要ではなくなる。 本発明を、ある好ましい実施形態に関して開示し説明してきたが、当業者であ れば、その趣旨および範囲から逸脱することなく本発明を修正することが可能で あることを理解しよう。

Claims (1)

1. 【特許請求の範囲】 １．制御電圧を供給する対数線形マスタ制御回路、および 前記制御電圧を参照し、入力信号に応答して、利得制御信号によって制御され た利得を有する出力信号を供給する対数線形スレーブ回路 を備えることを特徴とする対数線形利得制御回路。 ２．前記入力信号および前記出力信号が差動信号であることを特徴とする請求 項１に記載の対数線形利得制御回路。 ３．前記利得制御信号が差動信号であることを特徴とする請求項１に記載の対 数線形利得制御回路。 ４．前記入力信号、前記出力信号および前記利得制御信号が差動信号であるこ とを特徴とする請求項１に記載の対数線形利得制御回路。 ５．第１および第２の電源端子、 エミッタ、ベースおよびコレクタをそれぞれが有する第１、第２および第３の トランジスタを有する対数線形マスタ制御回路であって、第１、第２および第３ のトランジスタのエミッタが相互に結合され、第１および第２のトランジスタの コレクタが前記第１の電源端子に結合され、第３のトランジスタのコレクタが電 流源を介して前記第１の電源端子に結合された回路、および 前記第１、第２および第３のトランジスタの前記共通エミッタ接続がこれを介 して前記第２の電源端子に結合された第２の電流源 を備え、 前記第１および第３のトランジスタの一方のベースが利得制御入力に結合され 、 さらに、 前記第２のトランジスタのベースを制御する制御電圧を供給して、前記第３の トランジスタのコレクタの電圧を維持する回路、および 前記制御電圧を参照し、入力信号に応答して、利得制御信号によって制御され た利得を有する出力信号を供給する対数線形スレーブ回路 を備えることを特徴とする対数線形利得制御回路。 ６．前記第１および第３のトランジスタのベースが差動利得制御入力に結合さ れることを特徴とする請求項５に記載の対数線形利得制御回路。 ７．前記スレーブ回路が、差動入力信号に応答して、差動利得制御信号によっ て制御された利得を有する差動出力信号を供給することを特徴とする請求項５に 記載の対数線形利得制御回路。 ８．前記対数線形スレーブ回路が、 エミッタ、ベースおよびコレクタをそれぞれが有する第４、第５および第６の トランジスタであって、第４、第５および第６のトランジスタのエミッタが相互 に結合され、第４および第５のトランジスタのコレクタが前記第１の電源端子に 結合され、第６のトランジスタのコレクタが出力信号電流線に結合されたトラン ジスタ、および 一定電流部分および入力信号電流部分を有し、前記第４、第５および第６のト ランジスタの前記共通エミッタ接続がこれを介して前記第２の電源端子に結合さ れた第３の電流源 を備え、 前記第４および第６のトランジスタの一方のベースが利得制御入力に結合され 、 前記第５のトランジスタのベースが前記制御電圧に結合される ことを特徴とする請求項５に記載の対数線形利得制御回路。 ９．前記第３の電流源が、エミッタ、ベースおよびコレクタをそれぞれが有す る第７および第８のトランジスタ、ならびに第４の電流源を備え、前記第７およ び第８のトランジスタのエミッタが相互に結合され、さらに前記第４の電流源に 結合され、前記第７のトランジスタのコレクタが、前記第４、第５および第６の トランジスタの前記共通エミッタ接続に結合され、前記第７および第８のトラン ジスタがベースが差動入力信号に結合されることを特徴とする請求項８に記載の 対数線形利得制御回路。 １０．対数線形マスタ制御回路および対数線形スレーブ回路を単一の集積回路 として用意する段階、 前記対数線形マスタ回路マスタを入力信号なしで動作させ、対数線形回路制御 信号を供給する段階、 前記マスタ対数線形回路によって供給された前記制御信号を使用して対数線形 スレーブ回路を動作させ、入力信号および利得制御信号に応答した出力信号を供 給する段階 を含むことを特徴とする利得制御方法。 １１．前記入力信号および前記出力信号が差動信号であることを特徴とする請 求項１０に記載の方法。 １２．前記利得制御信号が差動信号であることを特徴とする請求項１０に記載 の方法。 １３．前記入力信号、前記出力信号および前記利得制御信号が差動信号である ことを特徴とする請求項１０に記載の方法。