[go: up one dir, main page]

JP2000077336A - Substrate for semiconductor growth, manufacture thereof, and semiconductor device - Google Patents

Substrate for semiconductor growth, manufacture thereof, and semiconductor device

Info

Publication number
JP2000077336A
JP2000077336A JP24348698A JP24348698A JP2000077336A JP 2000077336 A JP2000077336 A JP 2000077336A JP 24348698 A JP24348698 A JP 24348698A JP 24348698 A JP24348698 A JP 24348698A JP 2000077336 A JP2000077336 A JP 2000077336A
Authority
JP
Japan
Prior art keywords
substrate
silicon
main surface
semiconductor
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24348698A
Other languages
Japanese (ja)
Inventor
Masateru Hara
昌輝 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP24348698A priority Critical patent/JP2000077336A/en
Publication of JP2000077336A publication Critical patent/JP2000077336A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a substrate for semiconductor growth which is made of family-III-V nitride-based semiconductor in its major surface, in which a growth layer can be made thin, a shape of a mask edge portion can have no influence on a defect propagation direction of the growth layer, and a probability of gap generation between the growth layer and an inorganic mask can be made very low when traversal epitaxial growth is carried out on the substrate with use of the mask, a method for manufacturing the substrate, and a semiconductor device using the substrate. SOLUTION: A GaN layer 2 is grown on a sapphire substrate 1, an inorganic mask 3 is formed on the GaN layer so that a surface of the GaN layer becomes substantially flat, thereby obtaining a semiconductor growth substrate. The inorganic mask 3 is formed by implanting Si and O or N ions into the GaN layer 2 and then heating it, by implanting Si ions into the GaN layer 2 and then heating it in an atmosphere containing O or N ions, or by selectively forming an Si film on the GaN layer and then oxidizing or nitrifying the Si film. The GaN layer is transversely epitaxially grown on the substrate 1, an element layer is grown on the GaN layer, at which stage a semiconductor device such as a GaN-based semiconductor laser is manufactured.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は半導体成長用基板
およびその製造方法ならびに半導体装置に関し、特に、
窒化物系III−V族化合物半導体を用いた半導体レー
ザや発光ダイオードあるいは電子走行素子などに適用し
て好適なものである。
The present invention relates to a semiconductor growth substrate, a method of manufacturing the same, and a semiconductor device.
It is suitably applied to a semiconductor laser, a light emitting diode, an electron transit element, or the like using a nitride III-V compound semiconductor.

【0002】[0002]

【従来の技術】半導体層のエピタキシャル成長におい
て、半導体層中の欠陥密度を減少させるために、横方向
エピタキシャル成長(Epitaxial Lateral Overgrowth,
ELO)法と呼ばれる成長技術が知られており(例え
ば、J.Jpn.Appl.Phys.,vol.28,no.3,pp.L337-339,198
9)、GaNの成長に適用する試みが行われている(例え
ば、日本学術振興会短波長光デバイス第162委員会第
7回研究会および光電相互変換第125委員会第160
回研究会の合同研究会資料(平成9年9月26日)、p
p.18−24)。この横方向エピタキシャル成長法に
おいては、成長させる半導体層の欠陥密度を下げるため
に、基板上にSiO2 膜などからなる無機マスクを形成
した後、その上に半導体層を成長させる。
2. Description of the Related Art In epitaxial growth of a semiconductor layer, in order to reduce the defect density in the semiconductor layer, an epitaxial lateral overgrowth (Epitaxial Lateral Overgrowth,
A growth technique called an ELO method is known (for example, J. Jpn. Appl. Phys., Vol. 28, no. 3, pp. L337-339, 198).
9), Attempts have been made to apply it to the growth of GaN (for example, the Japan Society for the Promotion of Science, short-wavelength optical device 162th committee, 7th meeting and photoelectric interconversion 125th committee, 160th meeting)
Of the Joint Study Group (September 26, 1997), p.
p. 18-24). In this lateral epitaxial growth method, in order to reduce the defect density of a semiconductor layer to be grown, an inorganic mask made of a SiO 2 film or the like is formed on a substrate, and then the semiconductor layer is grown thereon.

【0003】従来、この横方向エピタキシャル成長法に
おいて用いられる無機マスクの形成は、次のようにして
行われていた。すなわち、まず、基板上に化学気相成長
(CVD)法により例えばSiO2 膜を成膜する。この
SiO2 膜の厚さは、通常、0.1μm以上である。次
に、このSiO2 膜上にフォトリソグラフィーにより所
定形状のレジストパターンを形成する。次に、このレジ
ストパターンをマスクとしてSiO2 膜をドライエッチ
ング法またはウエットエッチング法によりエッチングし
た後、レジストパターンを除去する。これによって、無
機マスクが形成される。
Conventionally, the formation of an inorganic mask used in this lateral epitaxial growth method has been performed as follows. That is, first, for example, a SiO 2 film is formed on a substrate by a chemical vapor deposition (CVD) method. The thickness of this SiO 2 film is usually 0.1 μm or more. Next, a resist pattern having a predetermined shape is formed on the SiO 2 film by photolithography. Next, using the resist pattern as a mask, the SiO 2 film is etched by a dry etching method or a wet etching method, and then the resist pattern is removed. Thereby, an inorganic mask is formed.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、半導体
層の欠陥密度を下げるための無機マスクとしてSiO2
膜を用いる上述の従来の横方向エピタキシャル成長法で
は、少なくともSiO2膜の厚さの分だけは余計に半導
体層を成長させなければならないため、成長時間が余計
にかかり、特に半導体層の成長速度が遅い場合は不利で
ある。
However, as an inorganic mask for reducing the defect density of the semiconductor layer, SiO 2 is used.
In the above-described conventional lateral epitaxial growth method using a film, the semiconductor layer must be grown at least by the thickness of the SiO 2 film. It is disadvantageous if it is late.

【0005】また、SiO2 膜からなる無機マスクのエ
ッジ部分のエッチング形状(特に、角度)は、横方向エ
ピタキシャル成長法により成長される半導体層における
欠陥の伝搬方向に影響を与えるため、厳密な制御を行う
必要があるが、これは実際上極めて困難である。
In addition, since the etching shape (particularly, angle) of the edge portion of the inorganic mask made of the SiO 2 film affects the propagation direction of defects in the semiconductor layer grown by the lateral epitaxial growth method, strict control is required. This needs to be done, but this is very difficult in practice.

【0006】さらに、無機マスクを構成するSiO2
は基板上にCVD法により成膜されたものであるので、
基板表面にはこのSiO2 膜の厚さ分の高さの段差が存
在する。このため、この基板上に横方向エピタキシャル
成長を行う際に、成長する半導体層と無機マスクとの間
に空隙(ボイド)が生じるおそれがあり、好ましくな
い。
Further, since the SiO 2 film constituting the inorganic mask is formed on the substrate by the CVD method,
On the substrate surface, there is a step having a height corresponding to the thickness of the SiO 2 film. For this reason, when performing lateral epitaxial growth on the substrate, voids may be generated between the semiconductor layer to be grown and the inorganic mask, which is not preferable.

【0007】したがって、この発明の目的は、少なくと
も一主面が窒化物系III−V族化合物半導体からなる
基板上に無機マスクを用いて横方向エピタキシャル成長
を行う場合に、成長層の厚さを薄くすることができ、無
機マスクのエッジ部分の形状が成長層における欠陥の伝
搬方向に影響を与える問題がなく、しかも成長層と無機
マスクとの間に空隙が生じるおそれが非常に少ない半導
体成長用基板およびその製造方法ならびにこの半導体成
長用基板を用いた半導体装置を提供することにある。
Therefore, an object of the present invention is to reduce the thickness of a growth layer when performing lateral epitaxial growth on a substrate having at least one principal surface made of a nitride III-V compound semiconductor using an inorganic mask. A semiconductor growth substrate having no problem that the shape of the edge portion of the inorganic mask affects the direction of propagation of defects in the growth layer, and in which there is very little possibility that a void is formed between the growth layer and the inorganic mask. And a method of manufacturing the same, and a semiconductor device using the semiconductor growth substrate.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、この発明の第1の発明は、少なくとも一主面が窒化
物系III−V族化合物半導体からなる基板の一主面
に、横方向エピタキシャル成長用マスクとしての無機マ
スクが、一主面が実質的に平坦な状態で設けられている
ことを特徴とする半導体成長用基板である。
In order to achieve the above object, a first aspect of the present invention is directed to a first aspect of the present invention, wherein at least one major surface is formed on one major surface of a substrate made of a nitride III-V compound semiconductor. An inorganic mask as a mask for directional epitaxial growth is provided with one main surface provided substantially in a flat state.

【0009】この発明の第2の発明は、少なくとも一主
面が窒化物系III−V族化合物半導体からなる基板の
一主面にシリコンおよび酸素を選択的に導入した後、基
板を加熱してシリコンと酸素とを反応させることにより
一主面に酸化シリコンを選択的に形成するようにしたこ
とを特徴とする半導体成長用基板の製造方法である。
In a second aspect of the present invention, silicon and oxygen are selectively introduced into one main surface of a substrate having at least one main surface made of a nitride III-V compound semiconductor, and then the substrate is heated. A method for manufacturing a semiconductor growth substrate, characterized in that silicon oxide is selectively formed on one main surface by reacting silicon and oxygen.

【0010】この発明の第3の発明は、少なくとも一主
面が窒化物系III−V族化合物半導体からなる基板の
一主面にシリコンを選択的に導入した後、基板を少なく
とも酸素を含む雰囲気中において加熱してシリコンと酸
素とを反応させることにより基板の一主面に酸化シリコ
ンを選択的に形成するようにしたことを特徴とする半導
体成長用基板の製造方法である。
According to a third aspect of the present invention, after selectively introducing silicon into one main surface of a substrate having at least one main surface made of a nitride III-V compound semiconductor, the substrate is placed in an atmosphere containing at least oxygen. A method for manufacturing a substrate for semiconductor growth, characterized in that silicon oxide is selectively formed on one principal surface of a substrate by heating the inside to react silicon and oxygen.

【0011】この発明の第4の発明は、少なくとも一主
面が窒化物系III−V族化合物半導体からなる基板の
一主面にシリコンを選択的に導入した後、基板を酸素プ
ラズマ処理してシリコンと酸素とを反応させることによ
り基板の一主面に酸化シリコンを選択的に形成するよう
にしたことを特徴とする半導体成長用基板の製造方法で
ある。
According to a fourth aspect of the present invention, silicon is selectively introduced into one principal surface of a substrate having at least one principal surface made of a nitride III-V compound semiconductor, and then the substrate is subjected to oxygen plasma treatment. A method for manufacturing a semiconductor growth substrate, characterized in that silicon oxide is selectively formed on one main surface of a substrate by reacting silicon and oxygen.

【0012】この発明の第5の発明は、少なくとも一主
面が窒化物系III−V族化合物半導体からなる基板の
一主面にシリコンおよび窒素を選択的に導入した後、基
板を加熱してシリコンと窒素とを反応させることにより
基板の一主面に窒化シリコンを選択的に形成するように
したことを特徴とする半導体成長用基板の製造方法であ
る。
According to a fifth aspect of the present invention, silicon and nitrogen are selectively introduced into one main surface of a substrate having at least one main surface made of a nitride III-V compound semiconductor, and then the substrate is heated. A method for manufacturing a semiconductor growth substrate, characterized in that silicon nitride is selectively formed on one main surface of a substrate by reacting silicon and nitrogen.

【0013】この発明の第6の発明は、少なくとも一主
面が窒化物系III−V族化合物半導体からなる基板の
一主面にシリコンを選択的に導入した後、基板を少なく
とも窒素を含む雰囲気中において加熱してシリコンと窒
素とを反応させることにより基板の一主面に窒化シリコ
ンを選択的に形成するようにしたことを特徴とする半導
体成長用基板の製造方法である。
According to a sixth aspect of the present invention, after selectively introducing silicon into one main surface of a substrate having at least one main surface made of a nitride III-V compound semiconductor, the substrate is placed in an atmosphere containing at least nitrogen. A method for manufacturing a substrate for semiconductor growth, characterized in that silicon nitride is selectively formed on one main surface of a substrate by heating the inside to react silicon and nitrogen.

【0014】この発明の第7の発明は、少なくとも一主
面が窒化物系III−V族化合物半導体からなる基板の
一主面にシリコンを選択的に導入した後、基板を窒素プ
ラズマ処理してシリコンと窒素とを反応させることによ
り基板の一主面に窒化シリコンを選択的に形成するよう
にしたことを特徴とする半導体成長用基板の製造方法で
ある。
According to a seventh aspect of the present invention, silicon is selectively introduced into one main surface of a substrate having at least one main surface made of a nitride III-V compound semiconductor, and then the substrate is subjected to a nitrogen plasma treatment. A method for manufacturing a semiconductor growth substrate, characterized in that silicon nitride is selectively formed on one main surface of a substrate by reacting silicon and nitrogen.

【0015】この発明の第8の発明は、少なくとも一主
面が窒化物系III−V族化合物半導体からなる基板の
一主面上にシリコン膜を選択的に形成した後、基板を少
なくとも酸素を含む雰囲気中において加熱してシリコン
膜のシリコンと酸素とを反応させることにより基板の一
主面に酸化シリコン膜を選択的に形成するようにしたこ
とを特徴とする半導体成長用基板の製造方法である。
According to an eighth aspect of the present invention, a silicon film is selectively formed on one principal surface of a substrate having at least one principal surface made of a nitride III-V compound semiconductor, and then the substrate is exposed to at least oxygen. Wherein the silicon oxide film is selectively formed on one main surface of the substrate by heating in an atmosphere containing silicon to react silicon and oxygen in the silicon film. is there.

【0016】この発明の第9の発明は、少なくとも一主
面が窒化物系III−V族化合物半導体からなる基板の
一主面上にシリコン膜を選択的に形成した後、基板を酸
素プラズマ処理してシリコン膜のシリコンと酸素とを反
応させることにより基板の一主面に酸化シリコン膜を選
択的に形成するようにしたことを特徴とする半導体成長
用基板の製造方法である。
According to a ninth aspect of the present invention, a silicon film is selectively formed on one main surface of at least one main surface made of a nitride III-V compound semiconductor, and then the substrate is subjected to oxygen plasma treatment. And reacting the silicon of the silicon film with oxygen to selectively form a silicon oxide film on one principal surface of the substrate.

【0017】この発明の第10の発明は、少なくとも一
主面が窒化物系III−V族化合物半導体からなる基板
の一主面上にシリコン膜を選択的に形成した後、基板を
少なくとも窒素を含む雰囲気中において加熱してシリコ
ン膜のシリコンと窒素とを反応させることにより基板の
一主面に窒化シリコン膜を選択的に形成するようにした
ことを特徴とする半導体成長用基板の製造方法である。
According to a tenth aspect of the present invention, a silicon film is selectively formed on one principal surface of a substrate having at least one principal surface made of a nitride III-V compound semiconductor, and then the substrate is exposed to at least nitrogen. A method of manufacturing a substrate for semiconductor growth, characterized in that a silicon nitride film is selectively formed on one main surface of the substrate by heating in an atmosphere containing silicon and reacting silicon of the silicon film with nitrogen. is there.

【0018】この発明の第11の発明は、少なくとも一
主面が窒化物系III−V族化合物半導体からなる基板
の一主面上にシリコン膜を選択的に形成した後、基板を
窒素プラズマ処理してシリコン膜のシリコンと窒素とを
反応させることにより基板の一主面に窒化シリコン膜を
選択的に形成するようにしたことを特徴とする半導体成
長用基板の製造方法である。
According to an eleventh aspect of the present invention, a silicon film is selectively formed on one main surface of at least one main surface made of a nitride III-V compound semiconductor, and then the substrate is subjected to a nitrogen plasma treatment. Reacting silicon of the silicon film with nitrogen to selectively form a silicon nitride film on one main surface of the substrate.

【0019】この発明の第12の発明は、少なくとも一
主面が窒化物系III−V族化合物半導体からなり、一
主面に横方向エピタキシャル成長用マスクとしての無機
マスクが一主面が実質的に平坦な状態で設けられている
基板と、基板の一主面上に横方向エピタキシャル成長さ
れた窒化物系III−V族化合物半導体層とを有するこ
とを特徴とする半導体装置である。
According to a twelfth aspect of the present invention, at least one main surface is made of a nitride III-V compound semiconductor, and one main surface is substantially provided with an inorganic mask as a mask for lateral epitaxial growth. A semiconductor device comprising: a substrate provided in a flat state; and a nitride III-V compound semiconductor layer epitaxially grown laterally on one main surface of the substrate.

【0020】この発明において、半導体成長用基板は、
典型的には窒化物系III−V族化合物半導体の成長に
用いられるが、その他の半導体の成長に用いてもよい。
In the present invention, the substrate for semiconductor growth comprises:
Typically used for growing nitride-based III-V compound semiconductors, it may be used for growing other semiconductors.

【0021】この発明において、窒化物系III−V族
化合物半導体は、Ga、Al、InおよびBからなる群
より選ばれた少なくとも一種のIII族元素と、少なく
ともNを含み、場合によってさらにAsまたはPを含む
V族元素とからなる。この窒化物系III−V族化合物
半導体は典型的にはGaを含むものであり、具体的に
は、例えば、GaN、AlGaN、GaInN、AlG
aInNなどである。
In the present invention, the nitride III-V compound semiconductor contains at least one group III element selected from the group consisting of Ga, Al, In and B and at least N, and optionally further contains As or And V-group elements including P. This nitride-based III-V compound semiconductor typically contains Ga. Specifically, for example, GaN, AlGaN, GaInN, AlG
aInN and the like.

【0022】この発明において、基板は、典型的には、
サファイア(単結晶Al2 3 )基板などの上に単結晶
の窒化物系III−V族化合物半導体層、例えば単結晶
GaN層を成長させたものである。また、この基板は、
十分に厚い窒化物系III−V族化合物半導体層、例え
ばGaN層からなるものであってもよい。
In the present invention, the substrate is typically
Sapphire (single-crystal Al 2 O 3) nitride III-V compound semiconductor layer of single crystal on such a substrate, such as those growing the single crystal GaN layer. Also, this board
A sufficiently thick nitride III-V compound semiconductor layer, for example, a GaN layer may be used.

【0023】この発明の第1および第12の発明におい
て、「一主面が実質的に平坦」とは、無機マスクの表面
が基板の一主面と同一平面内にある場合のほか、無機マ
スクの表面が基板の一主面と異なる高さにあるが、この
無機マスクの表面と基板の一主面との高さの差が、横方
向エピタキシャル成長を行う際に成長層と無機マスクと
の間に空隙が生じない値以下である場合も含むことを意
味する。この無機マスクの表面と基板の一主面との高さ
の差は、成長層の材料、無機マスクの材料、無機マスク
の開口部の幅などによって異なることもあるが、例え
ば、50nm以下、好適には30nm以下、より好適に
は10nm以下である。
In the first and twelfth aspects of the present invention, "one main surface is substantially flat" means that the surface of the inorganic mask is in the same plane as the one main surface of the substrate, Surface is at a height different from that of the main surface of the substrate, but the difference in height between the surface of the inorganic mask and the main surface of the substrate may cause a difference between the growth layer and the inorganic mask during lateral epitaxial growth. Mean that the value is not more than a value at which no void is generated. The difference in height between the surface of the inorganic mask and one main surface of the substrate may differ depending on the material of the growth layer, the material of the inorganic mask, the width of the opening of the inorganic mask, and the like. Is 30 nm or less, more preferably 10 nm or less.

【0024】この発明の第1および第12の発明におい
て、無機マスクは、典型的には、基板の改質層、具体的
には、例えば、基板を構成する窒化物系III−V族化
合物半導体と酸化シリコン(SiOx )、窒化シリコン
(SiNx )またはこれらの両者とが混合したものから
なる。あるいは、この無機マスクは、基板の一主面上に
選択的に形成されたシリコン膜を酸化または窒化するこ
とにより少なくともその表面に形成された酸化シリコン
膜または窒化シリコン膜からなるものであってもよい。
また、この無機マスクの厚さは、この半導体成長用基板
上に横方向エピタキシャル成長を行うのに必要な成長の
選択性が得られる範囲内で自由に選ぶことができ、この
無機マスクを構成する膜の膜質が良好であれば、1原子
層ないし数原子層の厚さで足りる場合もあり得る。
In the first and twelfth aspects of the present invention, the inorganic mask is typically a modified layer of a substrate, specifically, for example, a nitride III-V compound semiconductor constituting the substrate. And silicon oxide (SiO x ), silicon nitride (SiN x ), or a mixture thereof. Alternatively, the inorganic mask may be made of a silicon oxide film or a silicon nitride film formed at least on the surface by oxidizing or nitriding a silicon film selectively formed on one main surface of the substrate. Good.
The thickness of the inorganic mask can be freely selected within a range where the selectivity of growth required for performing lateral epitaxial growth on the semiconductor growth substrate can be freely selected. If the film quality is good, a thickness of one atomic layer or several atomic layers may be sufficient.

【0025】この発明の第2〜第7の発明において、基
板の一主面へのシリコン、酸素または窒素の導入には、
イオン注入法、イオンクラスタービーム法、プラズマド
ーピング法などを用いることができる。
In the second to seventh aspects of the present invention, the introduction of silicon, oxygen or nitrogen to one main surface of the substrate is performed by:
An ion implantation method, an ion cluster beam method, a plasma doping method, or the like can be used.

【0026】この発明の第3または第8の発明におい
て、酸素を含む雰囲気としては、O2を含む雰囲気のほ
か、O3 (オゾン)を含む雰囲気を用いてもよい。
In the third or eighth aspect of the present invention, the atmosphere containing oxygen may be an atmosphere containing O 3 (ozone) in addition to an atmosphere containing O 2 .

【0027】この発明の第8〜第11の発明において、
シリコン膜は、基本的には結晶性を問わないが、典型的
には、非晶質または多結晶である。このシリコン膜の厚
さは、このシリコン膜のシリコンと酸素または窒素との
反応により、基板の一主面に横方向エピタキシャル成長
用の無機マスクとして必要な厚さの酸化シリコン膜また
は窒化シリコン膜を形成することができ、かつ、この酸
化シリコン膜または窒化シリコン膜の基板の一主面から
の高さが、横方向エピタキシャル成長を行う際に成長層
と無機マスクとの間に空隙が生じない厚さに選ばれ、通
常は無機マスクとして従来より用いられているSiO2
膜に比べてかなり薄くて済む。具体的には、このシリコ
ン膜の厚さは、例えば、1原子層分の厚さ以上で、50
nm以下、好適には30nm以下、より好適には10n
m以下に選ばれる。
In the eighth to eleventh aspects of the present invention,
The silicon film basically has any crystallinity, but is typically amorphous or polycrystalline. The silicon film has a thickness such that a silicon oxide film or a silicon nitride film having a thickness required as an inorganic mask for lateral epitaxial growth is formed on one main surface of the substrate by a reaction between silicon of the silicon film and oxygen or nitrogen. And the height of the silicon oxide film or the silicon nitride film from one main surface of the substrate is set to a thickness that does not cause a gap between the growth layer and the inorganic mask when performing lateral epitaxial growth. Selected, usually SiO 2 conventionally used as an inorganic mask
It is much thinner than a film. Specifically, the thickness of this silicon film is, for example, not less than the thickness of one atomic layer and 50
nm or less, preferably 30 nm or less, more preferably 10 n
m or less.

【0028】この発明の第12の発明において、半導体
装置は、窒化物系III−V族化合物半導体を用いたも
のであれば基本的にはどのようなものであってもよい
が、具体的には、半導体レーザや発光ダイオードなどの
半導体発光素子、あるいは、GaN系FETなどの電子
走行素子である。
In the twelfth aspect of the present invention, the semiconductor device may be basically any device as long as it uses a nitride III-V compound semiconductor. Is a semiconductor light emitting device such as a semiconductor laser or a light emitting diode, or an electron transit device such as a GaN-based FET.

【0029】上述のように構成されたこの発明の第1お
よび第12の発明によれば、横方向エピタキシャル成長
用マスクとしての無機マスクが、基板の一主面が実質的
に平坦な状態で設けられていることにより、従来のよう
にCVD法により成膜されたSiO2 膜を無機マスクと
して用いる場合における問題が一挙に解決される。すな
わち、無機マスクの厚さ分だけ余計に成長を行う必要が
なくなるか、余計に成長を行う必要があるにしても少し
で済むので、成長層の厚さを薄くすることができ、ま
た、無機マスクのエッジ部分の形状が成長層における欠
陥の伝搬方向に影響を与える問題がなく、しかも成長層
と無機マスクとの間に空隙が生じるおそれが非常に少な
い。
According to the first and twelfth aspects of the present invention, the inorganic mask as a mask for lateral epitaxial growth is provided with one main surface of the substrate being substantially flat. Thus, the conventional problem of using an SiO 2 film formed by a CVD method as an inorganic mask can be solved at once. In other words, it is not necessary to perform extra growth by the thickness of the inorganic mask, or even if it is necessary to perform extra growth, it is only necessary to do so, so that the thickness of the grown layer can be reduced. There is no problem that the shape of the edge portion of the mask affects the propagation direction of defects in the growth layer, and there is very little possibility that a gap is formed between the growth layer and the inorganic mask.

【0030】上述のように構成されたこの発明の第2〜
第7の発明によれば、少なくとも一主面が窒化物系II
I−V族化合物半導体からなる基板の一主面へのシリコ
ン、酸素などの導入およびその後の加熱処理あるいはプ
ラズマ処理により、その基板の一主面に無機マスクを基
板の一主面が実質的に平坦な状態で形成することができ
る。
The second to second embodiments of the present invention configured as described above.
According to the seventh invention, at least one principal surface is nitride-based II
By introducing silicon, oxygen, or the like to one main surface of the substrate made of an IV group compound semiconductor and then performing a heat treatment or a plasma treatment, an inorganic mask is substantially provided on one main surface of the substrate. It can be formed in a flat state.

【0031】上述のように構成されたこの発明の第8〜
第11の発明によれば、少なくとも一主面が窒化物系I
II−V族化合物半導体からなる基板の一主面へのシリ
コン膜の形成およびその後の酸化または窒化処理によ
り、その基板の一主面に無機マスクを基板の一主面が実
質的に平坦な状態で形成することができる。
The eighth to eighth aspects of the present invention configured as described above.
According to the eleventh aspect, at least one principal surface has a nitride-based I
The formation of a silicon film on one main surface of a substrate made of a II-V compound semiconductor and the subsequent oxidation or nitridation treatment provide an inorganic mask on one main surface of the substrate and a state in which one main surface of the substrate is substantially flat Can be formed.

【0032】[0032]

【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0033】図1は、この発明の第1の実施形態による
半導体成長用基板を示す。
FIG. 1 shows a semiconductor growth substrate according to a first embodiment of the present invention.

【0034】図1に示すように、この第1の実施形態に
よる半導体成長用基板においては、例えばc面方位のサ
ファイア基板1上に単結晶のGaN層2が積層され、こ
のGaN層2の表面にライン・アンド・スペース形状の
無機マスク3が、GaN層2の表面が実質的に平坦な状
態で設けられている。この無機マスク3はGaNにSi
x 成分が混じった改質層からなる。GaN層2の厚さ
は例えば2μmである。また、この無機マスク3のライ
ン幅およびスペース幅は、例えばそれぞれ0.5μmお
よび1μmである。
As shown in FIG. 1, in the semiconductor growth substrate according to the first embodiment, a single-crystal GaN layer 2 is laminated on a sapphire substrate 1 having, for example, a c-plane orientation. An inorganic mask 3 having a line-and-space shape is provided with the surface of the GaN layer 2 being substantially flat. This inorganic mask 3 is made of GaN with Si
O x component consisting mixed reformed layer. The thickness of the GaN layer 2 is, for example, 2 μm. The line width and space width of the inorganic mask 3 are, for example, 0.5 μm and 1 μm, respectively.

【0035】次に、上述のように構成された半導体成長
用基板の製造方法について説明する。
Next, a method of manufacturing the semiconductor growth substrate configured as described above will be described.

【0036】まず、図2Aに示すように、サファイア基
板1上にGaN層2をエピタキシャル成長させる。この
GaN層2のエピタキシャル成長には、例えば有機金属
化学気相成長(MOCVD)法を用いる。このGaN層
2の成長条件の一例を挙げると、成長原料としてトリメ
チルガリウム(TMG)およびアンモニア(NH3 )を
用い、それらの流量をそれぞれ50SCCMおよび20
SLMとし、反応圧力を500Torr、基板温度を7
00〜1000℃とする。
First, as shown in FIG. 2A, a GaN layer 2 is epitaxially grown on a sapphire substrate 1. For the epitaxial growth of the GaN layer 2, for example, a metal organic chemical vapor deposition (MOCVD) method is used. As an example of the growth conditions of the GaN layer 2, trimethyl gallium (TMG) and ammonia (NH 3 ) are used as growth raw materials, and their flow rates are 50 SCCM and 20 SCCM, respectively.
SLM, reaction pressure 500 Torr, substrate temperature 7
The temperature is set to 00 to 1000 ° C.

【0037】次に、図2Bに示すように、GaN層2上
に紫外線を用いたフォトリソグラフィーにより所定のラ
イン・アンド・スペース形状のレジストパターン4を形
成する。このレジストパターン4の形成は、具体的には
次のようにして行う。すなわち、まず、GaN層2の全
面にポジ型のレジストを塗布し、このレジストをマスク
アライナーにおいて所定のフォトマスクを用いて例えば
高圧水銀ランプによるg線(波長436nm)により露
光した後、レジストの現像を行うことにより、レジスト
パターン4を形成する。このレジストパターン4のライ
ン幅およびスペース幅は、例えばそれぞれ1μmおよび
0.5μmである。
Next, as shown in FIG. 2B, a resist pattern 4 having a predetermined line and space shape is formed on the GaN layer 2 by photolithography using ultraviolet rays. The formation of the resist pattern 4 is specifically performed as follows. That is, first, a positive resist is applied to the entire surface of the GaN layer 2, and the resist is exposed to g-line (wavelength: 436 nm) by a high-pressure mercury lamp using a predetermined photomask in a mask aligner. Is performed to form a resist pattern 4. The line width and space width of the resist pattern 4 are, for example, 1 μm and 0.5 μm, respectively.

【0038】次に、レジストパターン4が形成されたG
aN層2の全面にシリコン(Si)をイオン注入する
(図2B中、GaN層2中に注入されたSiを・で示
す)。このSiのイオン注入の加速エネルギーは、無機
マスク3を効率よく形成するために、GaN層2の表面
付近のSi濃度が高くなるように低めに設定され、具体
的には例えば20keVに選ばれ、また、ドーズ量は例
えば1×1017cm-2に選ばれる。
Next, the G on which the resist pattern 4 is formed
Silicon (Si) is ion-implanted over the entire surface of the aN layer 2 (in FIG. 2B, the Si implanted in the GaN layer 2 is indicated by.). The acceleration energy of the ion implantation of Si is set low so that the Si concentration near the surface of the GaN layer 2 is increased in order to efficiently form the inorganic mask 3, and specifically, is selected, for example, to 20 keV. The dose is selected to be, for example, 1 × 10 17 cm −2 .

【0039】次に、図2Cに示すように、レジストパタ
ーン4が形成されたGaN層2の全面に酸素(O)をイ
オン注入する(図2C中、GaN層2中に注入されたO
を×で示す)。このOのイオン注入の加速エネルギー
は、GaN層2の表面に注入されたSiの分布とこのO
の分布とが重なるように選ばれ、具体的には例えば10
keVに選ばれ、ドーズ量は例えばSiのドーズ量の2
倍の2×1017cm-2に選ばれる。
Next, as shown in FIG. 2C, oxygen (O) is ion-implanted into the entire surface of the GaN layer 2 on which the resist pattern 4 has been formed (in FIG. 2C, O implanted into the GaN layer 2).
Is indicated by x). The acceleration energy of the O ion implantation depends on the distribution of Si implanted on the surface of the GaN layer 2 and the distribution of O
Are selected so as to overlap with each other, and specifically, for example, 10
keV, and the dose is, for example, 2 of the dose of Si.
2 × 10 17 cm -2 times.

【0040】次に、レジストパターン4を除去した後、
図2Dに示すように、サファイア基板1を例えば真空に
保持されたアニール炉6中で加熱することにより、Ga
N層2に注入されたSiとOとを反応させてSiOx
形成し、GaNにSiOx 成分が混じった改質層からな
る無機マスク3を形成する。この加熱温度は、SiとO
との反応によりSiOx が形成される温度以上であるこ
とが必要とされ、例えば800℃程度である。また、加
熱時間は例えば30分である。
Next, after removing the resist pattern 4,
As shown in FIG. 2D, the sapphire substrate 1 is heated, for example, in an annealing
SiO x is formed by reacting Si and O injected into the N layer 2 to form an inorganic mask 3 made of a modified layer in which GaN is mixed with a SiO x component. The heating temperature is between Si and O
Is required to be higher than the temperature at which SiO x is formed by the reaction with, for example, about 800 ° C. The heating time is, for example, 30 minutes.

【0041】以上により、目的とする図1に示すような
半導体成長用基板が容易に製造される。
As described above, the intended substrate for semiconductor growth as shown in FIG. 1 is easily manufactured.

【0042】以上のように、この第1の実施形態によれ
ば、GaN層2の表面に無機マスク3がこのGaN層2
の表面が実質的に平坦な状態で設けられていることによ
り、この半導体成長用基板上にGaN系半導体の横方向
エピタキシャル成長を行う場合に、従来と異なり、その
GaN系半導体を無機マスク3の厚さの分だけ余計にエ
ピタキシャル成長させる必要がなく、また、無機マスク
3のエッジ部分の形状が欠陥の伝搬方向に影響を与える
おそれもなく、さらに、再成長層と無機マスク3との間
に空隙が生じる可能性も非常に少ない。
As described above, according to the first embodiment, the inorganic mask 3 is provided on the surface of the GaN layer 2 on the surface of the GaN layer 2.
When the lateral epitaxial growth of a GaN-based semiconductor is performed on the semiconductor growth substrate, the GaN-based semiconductor is provided with a thickness of the inorganic mask 3 which is different from the conventional method. Therefore, there is no need to perform extra epitaxial growth by that much, and there is no possibility that the shape of the edge portion of the inorganic mask 3 will affect the propagation direction of the defect. Further, a gap is formed between the regrown layer and the inorganic mask 3. Very unlikely to occur.

【0043】次に、この発明の第2の実施形態について
説明する。この第2の実施形態においては、第1の実施
形態による半導体成長用基板の他の製造方法について説
明する。
Next, a second embodiment of the present invention will be described. In the second embodiment, another method for manufacturing the semiconductor growth substrate according to the first embodiment will be described.

【0044】この第2の実施形態においては、図3Aに
示すように、まず、サファイア基板1上にGaN層2を
エピタキシャル成長させる。このGaN層2のエピタキ
シャル成長には、例えばMOCVD法を用いる。このG
aN層2の成長条件は第1の実施形態と同様である。
In the second embodiment, as shown in FIG. 3A, first, a GaN layer 2 is epitaxially grown on a sapphire substrate 1. For the epitaxial growth of the GaN layer 2, for example, the MOCVD method is used. This G
The growth conditions for the aN layer 2 are the same as in the first embodiment.

【0045】次に、図3Bに示すように、GaN層2上
に紫外線を用いたフォトリソグラフィーにより所定のラ
イン・アンド・スペース形状のレジストパターン4を形
成する。このレジストパターン4の形成方法は第1の実
施形態と同様である。
Next, as shown in FIG. 3B, a resist pattern 4 having a predetermined line and space shape is formed on the GaN layer 2 by photolithography using ultraviolet rays. The method of forming the resist pattern 4 is the same as in the first embodiment.

【0046】次に、レジストパターン4が形成されたG
aN層2の全面にSiをイオン注入する(図3B中、G
aN層2中に注入されたSiを・で示す)。このSiの
イオン注入の条件は第1の実施形態と同様である。
Next, the G on which the resist pattern 4 is formed is formed.
Si ions are implanted into the entire surface of the aN layer 2 (G in FIG. 3B).
Si implanted in the aN layer 2 is indicated by.). The conditions for this Si ion implantation are the same as in the first embodiment.

【0047】次に、レジストパターン4を除去した後、
図3Cに示すように、サファイア基板1をアニール炉5
内に入れ、このサファイア基板1を800℃程度に加熱
した状態で、アニール炉5内にO2 ガスを流して圧力を
760Torrに設定し、60分間保持する。この結
果、GaN層2中に注入されたSiとアニール炉5内の
2 とが反応してSiOx が形成され、GaNにSiO
x 成分が混じった改質層からなる無機マスク3が形成さ
れる。
Next, after removing the resist pattern 4,
As shown in FIG. 3C, the sapphire substrate 1 is
In a state where the sapphire substrate 1 is heated to about 800 ° C., O 2 gas is flowed into the annealing furnace 5 to set the pressure at 760 Torr and hold for 60 minutes. As a result, Si injected into the GaN layer 2 reacts with O 2 in the annealing furnace 5 to form SiO x, and SiO 2 is formed on the GaN.
An inorganic mask 3 composed of a modified layer mixed with the x component is formed.

【0048】以上により、目的とする図1に示すような
半導体成長用基板が製造される。
Thus, the intended substrate for semiconductor growth as shown in FIG. 1 is manufactured.

【0049】以上のように、この第2の実施形態によれ
ば、イオン注入技術、熱処理技術などにより、第1の実
施形態による半導体成長用基板を容易に製造することが
できる。
As described above, according to the second embodiment, the semiconductor growth substrate according to the first embodiment can be easily manufactured by an ion implantation technique, a heat treatment technique, or the like.

【0050】次に、この発明の第3の実施形態について
説明する。この第3の実施形態においては、第1の実施
形態による半導体成長用基板のさらに他の製造方法につ
いて説明する。
Next, a third embodiment of the present invention will be described. In the third embodiment, still another method of manufacturing the semiconductor growth substrate according to the first embodiment will be described.

【0051】この第3の実施形態においては、第2の実
施形態におけるアニール炉5においてO2 ガスを流して
酸化を行う代わりに、図示省略したチャンバー内で酸素
プラズマ処理を行うことにより、GaN層2中に注入さ
れたSiとO2 とを反応させてSiOx を形成し、Ga
NにSiOx 成分が混じった改質層からなる無機マスク
3を形成する。この酸素プラズマ処理の条件の一例を挙
げると、アニール炉5内にO2 ガスを500SCCM流
して圧力を300mTorrに保ち、13.56MHz
のRF電源から500Wの電力を投入してO2 プラズマ
を平行平板電極間に発生させ、このO2 プラズマ中にサ
ファイア基板1を10分保持する。その他のことは、第
1の実施形態による半導体成長用基板の製造方法と同様
であるので、説明を省略する。
In the third embodiment, instead of oxidizing by flowing O 2 gas in the annealing furnace 5 in the second embodiment, an oxygen plasma treatment is performed in a chamber (not shown), so that a GaN layer is formed. 2 to react with the Si implanted into the O 2 to form SiO x ,
An inorganic mask 3 made of a modified layer in which N is mixed with a SiO x component is formed. As an example of the conditions of the oxygen plasma treatment, O 2 gas is flowed into the annealing furnace 5 at 500 SCCM, the pressure is maintained at 300 mTorr, and 13.56 MHz.
From the RF power source was charged with power 500W of to generate O 2 plasma between the parallel plate electrodes, the sapphire substrate 1 held 10 minutes in the O 2 plasma. The other points are the same as those of the method for manufacturing the semiconductor growth substrate according to the first embodiment, and a description thereof will not be repeated.

【0052】次に、この発明の第4の実施形態について
説明する。この第4の実施形態においては、第1の実施
形態による半導体成長用基板のさらに他の製造方法につ
いて説明する。
Next, a fourth embodiment of the present invention will be described. In the fourth embodiment, still another method of manufacturing the semiconductor growth substrate according to the first embodiment will be described.

【0053】この第4の実施形態においては、図4Aに
示すように、まず、サファイア基板1上にGaN層2を
エピタキシャル成長させる。このGaN層2のエピタキ
シャル成長には、例えばMOCVD法を用いる。このG
aN層2の成長条件は第1の実施形態と同様である。
In the fourth embodiment, as shown in FIG. 4A, first, a GaN layer 2 is epitaxially grown on a sapphire substrate 1. For the epitaxial growth of the GaN layer 2, for example, the MOCVD method is used. This G
The growth conditions for the aN layer 2 are the same as in the first embodiment.

【0054】次に、図4Bに示すように、GaN層2上
に所定のライン・アンド・スペース形状のレジストパタ
ーン4を形成する。このレジストパターン4の形成方法
は第1の実施形態と同様である。
Next, as shown in FIG. 4B, a resist pattern 4 having a predetermined line and space shape is formed on the GaN layer 2. The method of forming the resist pattern 4 is the same as in the first embodiment.

【0055】次に、図4Cに示すように、レジストパタ
ーン4が形成されたGaN層2の全面に例えばプラズマ
CVD法により十分に薄い水素化アモルファスSi(a
−Si:H)膜6を成膜する。このa−Si膜6の厚さ
は例えば5nmである。
Next, as shown in FIG. 4C, a sufficiently thin hydrogenated amorphous Si (a) is formed on the entire surface of the GaN layer 2 on which the resist pattern 4 is formed, for example, by a plasma CVD method.
-Si: H) film 6 is formed. The thickness of the a-Si film 6 is, for example, 5 nm.

【0056】次に、図4Dに示すように、リフトオフ法
によりレジストパターン4を除去することにより、ライ
ン・アンド・スペース形状のa−Si:H膜6をGaN
層2上に残す。具体的には、例えば、サファイア基板1
をアセトン中に漬け、超音波振動を与えることにより、
レジストパターン4をその上に成膜されたa−Si:H
膜6とともに除去し、GaN層2上に直接成膜されたa
−Si:H膜6のみを残すことにより、ライン・アンド
・スペース形状のa−Si:H膜6を得る。
Next, as shown in FIG. 4D, the resist pattern 4 is removed by a lift-off method, so that the line-and-space a-Si: H film 6 is made of GaN.
Leave on layer 2. Specifically, for example, the sapphire substrate 1
By immersing in acetone and applying ultrasonic vibration
A-Si: H film formed on the resist pattern 4
A removed directly with the film 6 and directly formed on the GaN layer 2
By leaving only the -Si: H film 6, a line-and-space a-Si: H film 6 is obtained.

【0057】次に、図4Eに示すように、サファイア基
板1をアニール炉5内に入れ、このサファイア基板1を
800℃程度に加熱した状態で、アニール炉5内にO2
ガスを流して圧力を760Torrに設定し、30分間
保持する。これによって、a−Si:H膜6のSiとア
ニール炉内のO2 とが反応してSiOx が形成され、G
aNにSiOx 成分が混じった改質層からなる無機マス
ク3が形成される。
Next, as shown in FIG. 4E, the sapphire substrate 1 is placed in an annealing furnace 5, and while the sapphire substrate 1 is heated to about 800 ° C., O 2 is placed in the annealing furnace 5.
The pressure is set to 760 Torr by flowing gas, and the pressure is maintained for 30 minutes. As a result, Si of the a-Si: H film 6 reacts with O 2 in the annealing furnace to form SiO x ,
An inorganic mask 3 composed of a modified layer in which a SiO x component is mixed in aN is formed.

【0058】次に、この発明の第5の実施形態について
説明する。この第5の実施形態においては、図5に示す
ように、第1の実施形態による半導体成長用基板上に例
えばMOCVD法によりGaN層7を横方向エピタキシ
ャル成長させる。
Next, a fifth embodiment of the present invention will be described. In the fifth embodiment, as shown in FIG. 5, a GaN layer 7 is laterally epitaxially grown on the semiconductor growth substrate according to the first embodiment by, for example, the MOCVD method.

【0059】この第5の実施形態によれば、半導体成長
用基板のGaN層2の表面に無機マスク3がこのGaN
層2の表面が実質的に平坦な状態で設けられていること
により、この基板上に再成長されるGaN層7の厚さを
薄くすることができ、また、無機マスク3のエッジ部分
の角度がGaN層7における欠陥の伝搬方向に影響を与
えるおそれもなく、さらに、GaN層7と無機マスク3
との間に空隙が生じる可能性も非常に少ない。
According to the fifth embodiment, the inorganic mask 3 is provided on the surface of the GaN layer 2 of the semiconductor growth substrate.
Since the surface of the layer 2 is provided in a substantially flat state, the thickness of the GaN layer 7 regrown on the substrate can be reduced, and the angle of the edge portion of the inorganic mask 3 can be reduced. Does not affect the propagation direction of defects in the GaN layer 7, and the GaN layer 7 and the inorganic mask 3
It is very unlikely that a gap is formed between the first and second layers.

【0060】次に、この発明の第6の実施形態によるG
aN系半導体レーザについて説明する。図6にこのGa
N系半導体レーザを示す。このGaN系半導体レーザは
リッジ構造およびSCH(Separate Confinement Heter
ostructure) 構造を有するものである。
Next, G according to the sixth embodiment of the present invention will be described.
The aN-based semiconductor laser will be described. FIG.
1 shows an N-based semiconductor laser. This GaN semiconductor laser has a ridge structure and a SCH (Separate Confinement Heter).
ostructure).

【0061】図6に示すように、このGaN系半導体レ
ーザにおいては、第1の実施形態による半導体成長用基
板と同様な基板が用いられている。すなわち、例えばc
面方位のサファイア基板21上に単結晶のGaN層22
が積層され、このGaN層22の表面にライン・アンド
・スペース形状の無機マスク23が、GaN層22の表
面が実質的に平坦な状態で設けられている。この無機マ
スク23はGaNにSiOx 成分が混じった改質層から
なる。GaN層22の厚さは例えば2μmである。ま
た、この無機マスク23のライン幅およびスペース幅
は、例えばそれぞれ0.5μmおよび1μmである。
As shown in FIG. 6, in this GaN-based semiconductor laser, a substrate similar to the semiconductor growth substrate according to the first embodiment is used. That is, for example, c
A single-crystal GaN layer 22 on a sapphire substrate 21 having a plane orientation
And a line-and-space-shaped inorganic mask 23 is provided on the surface of the GaN layer 22 with the surface of the GaN layer 22 being substantially flat. This inorganic mask 23 is composed of a modified layer in which GaN is mixed with a SiO x component. The thickness of the GaN layer 22 is, for example, 2 μm. The line width and space width of the inorganic mask 23 are, for example, 0.5 μm and 1 μm, respectively.

【0062】そして、無機マスク23が形成されたGa
N層22上にアンドープGaN層24、n型GaNコン
タクト層25、n型AlGaNクラッド層26、n型G
aN光導波層27、Ga1-x Inx N/Ga1-y Iny
N多重量子井戸構造の活性層28、p型AlGaNキャ
ップ層29、p型GaN光導波層30、p型AlGaN
クラッド層31およびp型GaNコンタクト層32が順
次積層されている。ここで、p型AlGaNキャップ層
29は、p型GaN光導波層30、p型AlGaNクラ
ッド層31およびp型GaNコンタクト層32を100
0℃程度の温度で成長させる際にGa1-x Inx N/G
1-y Iny N多重量子井戸構造の活性層28からIn
Nが分解するのを防止するためのものである。
Then, the Ga on which the inorganic mask 23 is formed is formed.
An undoped GaN layer 24, an n-type GaN contact layer 25, an n-type AlGaN cladding layer 26, an n-type G
aN optical waveguide layer 27, Ga 1-x In x N / Ga 1-y In y
N-quantum well active layer 28, p-type AlGaN cap layer 29, p-type GaN optical waveguide layer 30, p-type AlGaN
A cladding layer 31 and a p-type GaN contact layer 32 are sequentially stacked. Here, the p-type AlGaN cap layer 29 is formed by forming the p-type GaN optical waveguide layer 30, the p-type AlGaN cladding layer 31, and the p-type GaN contact layer 32 by 100.
When growing at a temperature of about 0 ° C., Ga 1-x In x N / G
a 1-y In y N from the active layer 28 having a multiple quantum well structure
This is for preventing N from being decomposed.

【0063】n型GaNコンタクト層25の上層部、n
型AlGaNクラッド層26、n型GaN光導波層2
7、Ga1-x Inx N/Ga1-y Iny N多重量子井戸
構造の活性層28、p型AlGaNキャップ層29、p
型GaN光導波層30、p型AlGaNクラッド層31
およびp型GaNコンタクト層32は所定幅のメサ形状
を有する。また、このメサ部におけるp型AlGaNク
ラッド層31の上層部およびp型GaNコンタクト層3
2には一方向に延在する所定幅のリッジ部33が形成さ
れている。メサ部の表面およびメサ部以外の部分のn型
GaNコンタクト層25の表面にはSiO2 膜のような
絶縁膜33が設けられている。この絶縁膜33には、リ
ッジ部33の上の部分に開口34aが、メサ部に隣接す
る部分のn型GaNコンタクト層25の上の部分に開口
34bが設けられている。そして、リッジ部33をまた
ぐようにp側電極35が設けられており、絶縁膜34の
開口34aを通じてリッジ部33のp型GaNコンタク
ト層32とオーミックコンタクトしている。また、絶縁
膜34の開口34bを通じてn型GaNコンタクト層2
5上にn側電極36がオーミックコンタクトして設けら
れている。
The upper part of the n-type GaN contact layer 25, n
-Type AlGaN cladding layer 26, n-type GaN optical waveguide layer 2
7, Ga 1-x In x N / Ga 1-y In y N multi quantum well active layer 28 of the structure, p-type AlGaN cap layer 29, p
-Type GaN optical waveguide layer 30, p-type AlGaN cladding layer 31
The p-type GaN contact layer 32 has a mesa shape having a predetermined width. The upper layer of the p-type AlGaN cladding layer 31 and the p-type GaN contact layer 3
2 is formed with a ridge portion 33 having a predetermined width extending in one direction. An insulating film 33 such as a SiO 2 film is provided on the surface of the mesa portion and on the surface of the n-type GaN contact layer 25 other than the mesa portion. In the insulating film 33, an opening 34a is provided in a portion above the ridge portion 33, and an opening 34b is provided in a portion adjacent to the mesa portion above the n-type GaN contact layer 25. Further, a p-side electrode 35 is provided so as to straddle the ridge portion 33, and has an ohmic contact with the p-type GaN contact layer 32 of the ridge portion 33 through the opening 34 a of the insulating film 34. Further, the n-type GaN contact layer 2 is formed through the opening 34b of the insulating film 34.
On n, an n-side electrode 36 is provided in ohmic contact.

【0064】次に、上述のように構成されたこの第6の
実施形態によるGaN系半導体レーザの製造方法につい
て説明する。
Next, a method of manufacturing the GaN-based semiconductor laser according to the sixth embodiment configured as described above will be described.

【0065】このGaN系半導体レーザを製造するに
は、まず、無機マスク23が選択的に形成されたGaN
層22上に、MOCVD法により、アンドープGaN層
24を横方向エピタキシャル成長させる。次に、同じく
MOCVD法により、アンドープGaN層24上に、n
型GaNコンタクト層25、n型AlGaNクラッド層
26、n型GaN光導波層27、Ga1-x Inx N/G
1-y Iny N多重量子井戸構造の活性層28、p型A
lGaNキャップ層29、p型GaN光導波層30、p
型AlGaNクラッド層31およびp型GaNコンタク
ト層32を順次成長させる。ここで、Inを含まない層
であるアンドープGaN層24、n型GaNコンタクト
層25、n型AlGaNクラッド層26、n型GaN光
導波層27、p型AlGaNキャップ層29、p型Ga
N光導波層30、p型AlGaNクラッド層31および
p型GaNコンタクト層32の成長温度は1000℃程
度とし、Inを含む層であるGa1-x Inx N/Ga
1-y Iny N多重量子井戸構造の活性層28の成長温度
は700〜800℃とする。これらのGaN系半導体層
の成長原料は、例えば、III族元素であるGaの原料
としてはトリメチルガリウム(TMG)を、III族元
素であるAlの原料としてはトリメチルアルミニウム
(TMA)を、III族元素であるInの原料としては
トリメチルインジウム(TMI)を、V族元素であるN
の原料としてはアンモニア(NH3 )を用いる。また、
キャリアガスとしては、例えば、水素(H2 )と窒素
(N2 )との混合ガスを用いる。ドーパントについて
は、n型ドーパントとしては例えばモノシラン(SiH
4 )を、p型ドーパントとしては例えばメチルシクロペ
ンタジエニルマグネシウム((MCp)2 Mg)を用い
る。
In order to manufacture this GaN-based semiconductor laser, first, a GaN semiconductor laser in which an inorganic mask 23 is selectively formed is used.
An undoped GaN layer 24 is laterally epitaxially grown on the layer 22 by MOCVD. Next, n-doped GaN layer 24 is
-Type GaN contact layer 25, n-type AlGaN cladding layer 26, n-type GaN optical waveguide layer 27, Ga 1-x In x N / G
a 1-y In y N Multiple quantum well structure active layer 28, p-type A
lGaN cap layer 29, p-type GaN optical waveguide layer 30, p
The AlGaN cladding layer 31 and the p-type GaN contact layer 32 are sequentially grown. Here, an undoped GaN layer 24 which is a layer not containing In, an n-type GaN contact layer 25, an n-type AlGaN cladding layer 26, an n-type GaN optical waveguide layer 27, a p-type AlGaN cap layer 29, a p-type Ga
The growth temperature of the N optical waveguide layer 30, the p-type AlGaN cladding layer 31, and the p-type GaN contact layer 32 is about 1000 ° C., and the layer containing In is Ga 1-x In x N / Ga
The growth temperature of the active layer 28 having the 1-y In y N multiple quantum well structure is set to 700 to 800 ° C. The growth raw materials of these GaN-based semiconductor layers are, for example, trimethylgallium (TMG) as a raw material of a group III element Ga, trimethylaluminum (TMA) as a raw material of a group III element Al, and a group III element. The raw material of In is trimethylindium (TMI) and the group V element N
Ammonia (NH 3 ) is used as a raw material for the above. Also,
As the carrier gas, for example, a mixed gas of hydrogen (H 2 ) and nitrogen (N 2 ) is used. As for the dopant, for example, monosilane (SiH
4 ), and, for example, methylcyclopentadienyl magnesium ((MCp) 2 Mg) is used as a p-type dopant.

【0066】次に、p型GaNコンタクト層32の全面
に例えばCVD法、真空蒸着法、スパッタリング法など
により例えば厚さが0.4μmのSiO2 膜を形成した
後、このSiO2 膜上にリソグラフィーにより所定形状
のレジストパターン(図示せず)を形成し、このレジス
トパターンをマスクとして例えばフッ酸系のエッチング
液を用いたウエットエッチングによりSiO2 膜をエッ
チングする。これによって、p型GaNコンタクト層3
2上にSiO2 膜からなるエッチングマスクが形成され
る。
Next, an SiO 2 film having a thickness of, for example, 0.4 μm is formed on the entire surface of the p-type GaN contact layer 32 by, for example, a CVD method, a vacuum evaporation method, a sputtering method, or the like, and then lithography is performed on the SiO 2 film. To form a resist pattern (not shown) having a predetermined shape, and using the resist pattern as a mask, the SiO 2 film is etched by wet etching using, for example, a hydrofluoric acid-based etchant. Thereby, the p-type GaN contact layer 3
2, an etching mask made of a SiO 2 film is formed.

【0067】次に、このエッチングマスクを用いて例え
ば反応性イオンエッチング(RIE)法によりn型Ga
Nコンタクト層25に達するまでエッチングを行う。こ
のとき、例えば、n型GaNコンタクト層25が0.5
μmエッチングされるようにする。このRIEのエッチ
ングガスとしては例えば塩素系ガスを用いる。
Next, using this etching mask, n-type Ga is formed by, for example, a reactive ion etching (RIE) method.
The etching is performed until reaching the N contact layer 25. At this time, for example, the n-type GaN contact layer 25 has a thickness of 0.5
μm is etched. As the RIE etching gas, for example, a chlorine-based gas is used.

【0068】次に、エッチングマスクをエッチング除去
した後、再び基板全面に例えばCVD法、真空蒸着法、
スパッタリング法などにより例えば厚さが0.2μmの
SiO2 膜を形成した後、このSiO2 膜上にリソグラ
フィーにより所定形状のレジストパターン(図示せず)
を形成し、このレジストパターンをマスクとして例えば
フッ酸系のエッチング液を用いたウエットエッチングに
よりSiO2 膜をエッチングする。これによって、メサ
部を含む基板表面にSiO2 膜からなるエッチングマス
クが形成される。
Next, after the etching mask is removed by etching, the entire surface of the substrate is again subjected to, for example, CVD, vacuum evaporation,
After forming a SiO 2 film having a thickness of, for example, 0.2 μm by a sputtering method or the like, a resist pattern (not shown) having a predetermined shape is formed on the SiO 2 film by lithography.
Is formed, and the SiO 2 film is etched by wet etching using, for example, a hydrofluoric acid-based etchant using the resist pattern as a mask. Thus, an etching mask made of the SiO 2 film is formed on the surface of the substrate including the mesa.

【0069】次に、このエッチングマスクを用いて例え
ばRIE法によりp型GaNコンタクト層32の厚さ方
向の所定の深さまでエッチングを行うことにより、リッ
ジ部33を形成する。このRIEのエッチングガスとし
ては例えば塩素系ガスを用いる。
Next, using this etching mask, the ridge portion 33 is formed by performing etching to a predetermined depth in the thickness direction of the p-type GaN contact layer 32 by, for example, RIE. As the RIE etching gas, for example, a chlorine-based gas is used.

【0070】次に、リソグラフィーによりn側電極形成
領域を除いた領域の表面を覆うレジストパターン(図示
せず)を形成する。
Next, a resist pattern (not shown) is formed by lithography to cover the surface of the region excluding the n-side electrode formation region.

【0071】次に、このレジストパターンをマスクとし
て絶縁膜34をエッチングすることにより、開口34b
を形成する。
Next, by using the resist pattern as a mask, the insulating film 34 is etched to form the opening 34b.
To form

【0072】次に、このレジストパターンを残したまま
の状態で基板全面に例えば真空蒸着法によりTi膜、A
l膜、Pt膜およびAu膜を順次形成した後、レジスト
パターンをその上に形成されたTi膜、Al膜、Pt膜
およびAu膜とともに除去する(リフトオフ)。これに
よって、絶縁膜34の開口34bの部分におけるn型G
aNコンタクト層25上にTi/Al/Pt/Au構造
のn側電極36が形成される。
Next, with the resist pattern left, a Ti film, A
After sequentially forming an l film, a Pt film and an Au film, the resist pattern is removed together with the Ti film, Al film, Pt film and Au film formed thereon (lift-off). Thereby, the n-type G in the portion of the opening 34b of the insulating film 34
An n-side electrode 36 having a Ti / Al / Pt / Au structure is formed on the aN contact layer 25.

【0073】次に、例えば、窒素ガス雰囲気中において
800℃で10分熱処理を行うことにより、p型AlG
aNキャップ層29、p型GaN光導波層30、p型A
lGaNクラッド層31およびp型GaNコンタクト層
32にドープされたp型不純物の電気的活性化を行うと
ともに、n側電極36のアロイ処理を行う。
Next, for example, by performing a heat treatment at 800 ° C. for 10 minutes in a nitrogen gas atmosphere, the p-type AlG
aN cap layer 29, p-type GaN optical waveguide layer 30, p-type A
The p-type impurity doped in the lGaN cladding layer 31 and the p-type GaN contact layer 32 is electrically activated, and the n-side electrode 36 is alloyed.

【0074】次に、リソグラフィーによりリッジ部33
の領域を除いた領域の表面を覆うレジストパターン(図
示せず)を形成する。
Next, the ridge 33 is formed by lithography.
A resist pattern (not shown) is formed to cover the surface of the region excluding the region.

【0075】次に、このレジストパターンをマスクとし
て絶縁膜34をエッチングすることにより開口34aを
形成し、リッジ部33の上面を露出させる。
Next, using the resist pattern as a mask, the insulating film 34 is etched to form an opening 34 a, exposing the upper surface of the ridge 33.

【0076】次に、リソグラフィーによりp側電極形成
領域を除いた領域の表面を覆うレジストパターン(図示
せず)を形成する。
Next, a resist pattern (not shown) is formed by lithography to cover the surface of the region excluding the p-side electrode formation region.

【0077】次に、基板全面に例えば真空蒸着法により
Ni膜、Pt膜およびAu膜を順次形成した後、レジス
トパターンをその上に形成されたNi膜、Pt膜および
Au膜とともに除去する。これによって、リッジ部33
にまたがって、Ni/Pt/Au構造のp側電極35が
形成される。次に、例えば、窒素ガス雰囲気中において
600℃で20分熱処理を行うことにより、p側電極3
5のアロイ処理を行う。
Next, after a Ni film, a Pt film and an Au film are sequentially formed on the entire surface of the substrate by, for example, a vacuum evaporation method, the resist pattern is removed together with the Ni film, the Pt film and the Au film formed thereon. As a result, the ridge 33
, A p-side electrode 35 having a Ni / Pt / Au structure is formed. Next, for example, by performing a heat treatment at 600 ° C. for 20 minutes in a nitrogen gas atmosphere, the p-side electrode 3 is formed.
5 alloy processing is performed.

【0078】この後、上述のようにしてレーザ構造が形
成されたc面サファイア基板21をバー状に加工して両
共振器端面を形成し、さらに端面コーティングを施した
後、このバーをチップ化する。これによって、目的とす
るリッジ構造およびSCH構造のGaN系半導体レーザ
が製造される。
Thereafter, the c-plane sapphire substrate 21 on which the laser structure is formed as described above is processed into a bar shape to form both resonator end faces, and after the end face coating is performed, the bar is formed into chips. I do. Thus, the intended GaN-based semiconductor laser having the ridge structure and the SCH structure is manufactured.

【0079】この第6の実施形態によれば、無機マスク
23が選択的に形成されたGaN層22上に横方向エピ
タキシャル成長によりアンドープGaN層24を良好な
結晶性で成長させることができるので、その上に成長さ
れるGaN系半導体層も良好な結晶性とすることがで
き、このため特性の良好なGaN系半導体レーザを製造
することができる。
According to the sixth embodiment, the undoped GaN layer 24 can be grown with good crystallinity by lateral epitaxial growth on the GaN layer 22 on which the inorganic mask 23 is selectively formed. The GaN-based semiconductor layer grown on the GaN-based semiconductor layer can also have good crystallinity, so that a GaN-based semiconductor laser having good characteristics can be manufactured.

【0080】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above embodiments, and various modifications based on the technical concept of the present invention are possible.

【0081】例えば、上述の第1〜第6の実施形態にお
いて挙げた数値、材料、形状、構造、原料、プロセスな
どはあくまでも例に過ぎず、必要に応じて、これらと異
なる数値、材料、形状、構造、原料、プロセスなどを用
いてもよい。
For example, the numerical values, materials, shapes, structures, raw materials, processes, and the like described in the first to sixth embodiments are merely examples, and different numerical values, materials, and shapes may be used as necessary. , Structures, raw materials, processes and the like may be used.

【0082】具体的には、上述の第1〜第6の実施形態
においては、GaN系半導体のエピタキシャル成長にM
OCVD法を用いているが、このGaN系半導体のエピ
タキシャル成長には、例えばハイドライド気相エピタキ
シャル成長(HVPE)法を用いてもよく、さらには分
子線エピタキシー(MBE)法を用いてもよい。
Specifically, in the above-described first to sixth embodiments, M is used for epitaxial growth of a GaN-based semiconductor.
Although the OCVD method is used, for example, a hydride vapor phase epitaxial growth (HVPE) method may be used for the epitaxial growth of the GaN-based semiconductor, and further, a molecular beam epitaxy (MBE) method may be used.

【0083】また、上述の第2の実施形態においては、
GaN層2にSiが選択的にイオン注入されたサファイ
ア基板1をO2 ガス雰囲気中で加熱することによりSi
xを形成し、無機マスク3を形成しているが、O3
ス雰囲気中で加熱することによりSiOx を形成し、無
機マスク3を形成してもよい。このときの条件の一例を
挙げると、加熱温度は400℃、圧力は常圧、加熱時間
は60分間である。
In the above-described second embodiment,
The sapphire substrate 1 in which Si has been selectively ion-implanted into the GaN layer 2 is heated in an O 2 gas atmosphere to thereby obtain Si.
Although the inorganic mask 3 is formed by forming O x , the inorganic mask 3 may be formed by heating in an O 3 gas atmosphere to form SiO x . As an example of the conditions at this time, the heating temperature is 400 ° C., the pressure is normal pressure, and the heating time is 60 minutes.

【0084】[0084]

【発明の効果】以上説明したように、この発明による半
導体成長用基板によれば、基板の一主面に、横方向エピ
タキシャル成長用マスクとしての無機マスクが、上記一
主面が実質的に平坦な状態で設けられていることによ
り、その上に横方向エピタキシャル成長を行う場合に、
成長層の厚さを薄くすることができ、また、無機マスク
のエッジ部分の形状が成長層における欠陥の伝搬方向に
影響を与える問題がなく、しかも成長層と無機マスクと
の間に空隙が生じるおそれがない。
As described above, according to the substrate for semiconductor growth of the present invention, an inorganic mask as a mask for lateral epitaxial growth is provided on one main surface of the substrate, and the one main surface is substantially flat. By being provided in a state, when performing lateral epitaxial growth thereon,
The thickness of the growth layer can be reduced, and there is no problem that the shape of the edge portion of the inorganic mask affects the direction of propagation of defects in the growth layer, and further, a gap is generated between the growth layer and the inorganic mask. There is no fear.

【0085】この発明による半導体成長用基板の製造方
法によれば、少なくとも一主面が窒化物系III−V族
化合物半導体からなる基板の上記一主面に、横方向エピ
タキシャル成長用マスクとしての無機マスクが、上記一
主面が実質的に平坦な状態で設けられている半導体成長
用基板を容易に製造することができる。
According to the method of manufacturing a substrate for semiconductor growth according to the present invention, an inorganic mask as a mask for lateral epitaxial growth is formed on the one main surface of a substrate having at least one main surface made of a nitride III-V compound semiconductor. However, it is possible to easily manufacture a semiconductor growth substrate provided with the one main surface being substantially flat.

【0086】この発明による半導体装置によれば、基板
の一主面に、横方向エピタキシャル成長用マスクとして
の無機マスクが、上記一主面が実質的に平坦な状態で設
けられていることにより、この基板上に横方向エピタキ
シャル成長された半導体層は良好な結晶性のものとな
り、このためこの半導体層上に成長される素子層も良好
な結晶性のものとなり、これによって特性の良好な半導
体装置を実現することができる。
According to the semiconductor device of the present invention, the inorganic mask as a mask for lateral epitaxial growth is provided on one main surface of the substrate with the one main surface substantially flat. The semiconductor layer grown laterally epitaxially on the substrate has good crystallinity, so that the element layer grown on this semiconductor layer also has good crystallinity, thereby realizing a semiconductor device with good characteristics. can do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施形態による半導体成長用
基板を示す断面図である。
FIG. 1 is a sectional view showing a semiconductor growth substrate according to a first embodiment of the present invention.

【図2】この発明の第1の実施形態による半導体成長用
基板の製造方法を説明するための断面図である。
FIG. 2 is a cross-sectional view for explaining the method for manufacturing a semiconductor growth substrate according to the first embodiment of the present invention.

【図3】この発明の第2の実施形態による半導体成長用
基板の製造方法を説明するための断面図である。
FIG. 3 is a sectional view for explaining a method of manufacturing a semiconductor growth substrate according to a second embodiment of the present invention.

【図4】この発明の第4の実施形態による半導体成長用
基板の製造方法を説明するための断面図である。
FIG. 4 is a cross-sectional view for explaining a method for manufacturing a semiconductor growth substrate according to a fourth embodiment of the present invention.

【図5】この発明の第5の実施形態による半導体成長用
基板の製造方法を説明するための断面図である。
FIG. 5 is a sectional view for explaining a method for manufacturing a semiconductor growth substrate according to a fifth embodiment of the present invention.

【図6】この発明の第6の実施形態によるGaN系半導
体レーザを示す断面図である。
FIG. 6 is a sectional view showing a GaN-based semiconductor laser according to a sixth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1、21・・・サファイア基板、2、7・・・GaN
層、3、23・・・無機マスク、24・・・アンドープ
GaN層
1, 21, sapphire substrate, 2, 7, GaN
Layer, 3, 23 ... inorganic mask, 24 ... undoped GaN layer

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA40 CA04 CA05 CA34 CA40 CA46 CA54 CA57 CA65 CA71 CA73 CA74 CA77 CB05 5F045 AA04 AB04 AB09 AB14 AB17 AC01 AC08 AC09 AC11 AD08 AD11 AD12 AD13 AF04 AF09 AF20 BB12 DC68 HA15  ──────────────────────────────────────────────────続 き Continued on front page F term (reference) 5F041 AA40 CA04 CA05 CA34 CA40 CA46 CA54 CA57 CA65 CA71 CA73 CA74 CA77 CB05 5F045 AA04 AB04 AB09 AB14 AB17 AC01 AC08 AC09 AC11 AD08 AD11 AD12 AD13 AF04 AF09 AF20 BB12 DC68 HA15

Claims (23)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも一主面が窒化物系III−V
族化合物半導体からなる基板の上記一主面に、横方向エ
ピタキシャル成長用マスクとしての無機マスクが、上記
一主面が実質的に平坦な状態で設けられていることを特
徴とする半導体成長用基板。
At least one principal surface is a nitride III-V
A substrate for semiconductor growth, wherein an inorganic mask as a mask for lateral epitaxial growth is provided on the one main surface of the substrate made of a group III compound semiconductor, with the one main surface being substantially flat.
【請求項2】 上記無機マスクが上記基板の改質層から
なることを特徴とする請求項1記載の半導体成長用基
板。
2. The semiconductor growth substrate according to claim 1, wherein said inorganic mask comprises a modified layer of said substrate.
【請求項3】 上記無機マスクが上記窒化物系III−
V族化合物半導体と酸化シリコンおよび/または窒化シ
リコンとが混合したものからなることを特徴とする請求
項1記載の半導体成長用基板。
3. The method according to claim 1, wherein the inorganic mask is formed of the nitride III-
2. The semiconductor growth substrate according to claim 1, wherein the substrate is made of a mixture of a group V compound semiconductor and silicon oxide and / or silicon nitride.
【請求項4】 少なくとも一主面が窒化物系III−V
族化合物半導体からなる基板の上記一主面にシリコンお
よび酸素を選択的に導入した後、上記基板を加熱して上
記シリコンと上記酸素とを反応させることにより上記基
板の上記一主面に酸化シリコンを選択的に形成するよう
にしたことを特徴とする半導体成長用基板の製造方法。
4. At least one principal surface is a nitride III-V
After selectively introducing silicon and oxygen to the one main surface of the substrate made of a group III compound semiconductor, heating the substrate to cause the silicon and the oxygen to react with each other, thereby forming silicon oxide on the one main surface of the substrate. Characterized by selectively forming a substrate.
【請求項5】 イオン注入法、イオンクラスタービーム
法またはプラズマドーピング法により上記基板の上記一
主面に上記シリコンおよび上記酸素を選択的に導入する
ようにしたことを特徴とする請求項4記載の半導体成長
用基板の製造方法。
5. The method according to claim 4, wherein said silicon and said oxygen are selectively introduced into said one main surface of said substrate by an ion implantation method, an ion cluster beam method or a plasma doping method. A method for manufacturing a semiconductor growth substrate.
【請求項6】 少なくとも一主面が窒化物系III−V
族化合物半導体からなる基板の上記一主面にシリコンを
選択的に導入した後、上記基板を少なくとも酸素を含む
雰囲気中において加熱して上記シリコンと上記酸素とを
反応させることにより上記基板の上記一主面に酸化シリ
コンを選択的に形成するようにしたことを特徴とする半
導体成長用基板の製造方法。
6. At least one principal surface is a nitride III-V
After selectively introducing silicon to the one main surface of the substrate made of a group III compound semiconductor, the substrate is heated in an atmosphere containing at least oxygen to react the silicon with the oxygen, thereby causing the substrate to react with the oxygen. A method for manufacturing a semiconductor growth substrate, wherein silicon oxide is selectively formed on a main surface.
【請求項7】 イオン注入法、イオンクラスタービーム
法またはプラズマドーピング法により上記基板の上記一
主面に上記シリコンを選択的に導入するようにしたこと
を特徴とする請求項6記載の半導体成長用基板の製造方
法。
7. The semiconductor growth device according to claim 6, wherein said silicon is selectively introduced into said one main surface of said substrate by an ion implantation method, an ion cluster beam method or a plasma doping method. Substrate manufacturing method.
【請求項8】 少なくとも一主面が窒化物系III−V
族化合物半導体からなる基板の上記一主面にシリコンを
選択的に導入した後、上記基板を酸素プラズマ処理して
上記シリコンと上記酸素とを反応させることにより上記
基板の上記一主面に酸化シリコンを選択的に形成するよ
うにしたことを特徴とする半導体成長用基板の製造方
法。
8. At least one principal surface is composed of a nitride III-V.
After selectively introducing silicon to the one main surface of the substrate made of a group III compound semiconductor, the substrate is subjected to oxygen plasma treatment to react the silicon and the oxygen, thereby forming silicon oxide on the one main surface of the substrate. Characterized by selectively forming a substrate.
【請求項9】 イオン注入法、イオンクラスタービーム
法またはプラズマドーピング法により上記基板の上記一
主面に上記シリコンを選択的に導入するようにしたこと
を特徴とする請求項8記載の半導体成長用基板の製造方
法。
9. The semiconductor growth device according to claim 8, wherein said silicon is selectively introduced into said one main surface of said substrate by an ion implantation method, an ion cluster beam method or a plasma doping method. Substrate manufacturing method.
【請求項10】 少なくとも一主面が窒化物系III−
V族化合物半導体からなる基板の上記一主面にシリコン
および窒素を選択的に導入した後、上記基板を加熱して
上記シリコンと上記窒素とを反応させることにより上記
基板の上記一主面に窒化シリコンを選択的に形成するよ
うにしたことを特徴とする半導体成長用基板の製造方
法。
10. At least one principal surface is composed of a nitride III-
After selectively introducing silicon and nitrogen to the one main surface of the substrate made of a group V compound semiconductor, the substrate is heated to cause the silicon and the nitrogen to react with each other, thereby nitriding the one main surface of the substrate. A method for manufacturing a substrate for semiconductor growth, wherein silicon is selectively formed.
【請求項11】 イオン注入法、イオンクラスタービー
ム法またはプラズマドーピング法により上記基板の上記
一主面に上記シリコンおよび上記窒素を選択的に導入す
るようにしたことを特徴とする請求項10記載の半導体
成長用基板の製造方法。
11. The method according to claim 10, wherein said silicon and said nitrogen are selectively introduced into said one main surface of said substrate by an ion implantation method, an ion cluster beam method or a plasma doping method. A method for manufacturing a semiconductor growth substrate.
【請求項12】 少なくとも一主面が窒化物系III−
V族化合物半導体からなる基板の上記一主面にシリコン
を選択的に導入した後、上記基板を少なくとも窒素を含
む雰囲気中において加熱して上記シリコンと上記窒素と
を反応させることにより上記基板の上記一主面に窒化シ
リコンを選択的に形成するようにしたことを特徴とする
半導体成長用基板の製造方法。
12. A method according to claim 1, wherein at least one principal surface is a nitride III-
After selectively introducing silicon to the one main surface of the substrate made of a group V compound semiconductor, the substrate is heated in an atmosphere containing at least nitrogen to react the silicon with the nitrogen, thereby causing the silicon to react with the nitrogen. A method for manufacturing a semiconductor growth substrate, wherein silicon nitride is selectively formed on one principal surface.
【請求項13】 イオン注入法、イオンクラスタービー
ム法またはプラズマドーピング法により上記基板の上記
一主面に上記シリコンを選択的に導入するようにしたこ
とを特徴とする請求項12記載の半導体成長用基板の製
造方法。
13. The semiconductor growth method according to claim 12, wherein said silicon is selectively introduced into said one main surface of said substrate by an ion implantation method, an ion cluster beam method or a plasma doping method. Substrate manufacturing method.
【請求項14】 少なくとも一主面が窒化物系III−
V族化合物半導体からなる基板の上記一主面にシリコン
を選択的に導入した後、上記基板を窒素プラズマ処理し
て上記シリコンと上記窒素とを反応させることにより上
記基板の上記一主面に窒化シリコンを選択的に形成する
ようにしたことを特徴とする半導体成長用基板の製造方
法。
14. At least one principal surface is a nitride III-
After selectively introducing silicon to the one main surface of the substrate made of a group V compound semiconductor, the substrate is subjected to nitrogen plasma treatment to react the silicon and the nitrogen, thereby nitriding the one main surface of the substrate. A method for manufacturing a semiconductor growth substrate, wherein silicon is selectively formed.
【請求項15】 イオン注入法、イオンクラスタービー
ム法またはプラズマドーピング法により上記基板の上記
一主面に上記シリコンを選択的に導入するようにしたこ
とを特徴とする請求項14記載の半導体成長用基板の製
造方法。
15. The semiconductor growth method according to claim 14, wherein said silicon is selectively introduced into said one main surface of said substrate by an ion implantation method, an ion cluster beam method or a plasma doping method. Substrate manufacturing method.
【請求項16】 少なくとも一主面が窒化物系III−
V族化合物半導体からなる基板の上記一主面上にシリコ
ン膜を選択的に形成した後、上記基板を少なくとも酸素
を含む雰囲気中において加熱して上記シリコン膜のシリ
コンと上記酸素とを反応させることにより上記基板の上
記一主面に酸化シリコン膜を選択的に形成するようにし
たことを特徴とする半導体成長用基板の製造方法。
16. At least one principal surface is composed of a nitride III-
After selectively forming a silicon film on the one main surface of the substrate made of a group V compound semiconductor, heating the substrate in an atmosphere containing at least oxygen to react silicon in the silicon film with the oxygen. Wherein a silicon oxide film is selectively formed on the one main surface of the substrate.
【請求項17】 少なくとも一主面が窒化物系III−
V族化合物半導体からなる基板の上記一主面上にシリコ
ン膜を選択的に形成した後、上記基板を酸素プラズマ処
理して上記シリコン膜のシリコンと上記酸素とを反応さ
せることにより上記基板の上記一主面に酸化シリコン膜
を選択的に形成するようにしたことを特徴とする半導体
成長用基板の製造方法。
17. At least one principal surface is composed of a nitride III-
After selectively forming a silicon film on the one main surface of the substrate made of a group V compound semiconductor, the substrate is subjected to oxygen plasma treatment to react the silicon of the silicon film with the oxygen, thereby forming the silicon substrate. A method for manufacturing a semiconductor growth substrate, wherein a silicon oxide film is selectively formed on one principal surface.
【請求項18】 少なくとも一主面が窒化物系III−
V族化合物半導体からなる基板の上記一主面上にシリコ
ン膜を選択的に形成した後、上記基板を少なくとも窒素
を含む雰囲気中において加熱して上記シリコン膜のシリ
コンと上記窒素とを反応させることにより上記基板の上
記一主面に窒化シリコン膜を選択的に形成するようにし
たことを特徴とする半導体成長用基板の製造方法。
18. At least one principal surface of a nitride III-
After selectively forming a silicon film on the one main surface of the substrate made of a group V compound semiconductor, heating the substrate in an atmosphere containing at least nitrogen to react silicon in the silicon film with the nitrogen. Wherein a silicon nitride film is selectively formed on the one main surface of the substrate.
【請求項19】 少なくとも一主面が窒化物系III−
V族化合物半導体からなる基板の上記一主面上にシリコ
ン膜を選択的に形成した後、上記基板を窒素プラズマ処
理して上記シリコン膜のシリコンと上記窒素とを反応さ
せることにより上記基板の上記一主面に窒化シリコン膜
を選択的に形成するようにしたことを特徴とする半導体
成長用基板の製造方法。
19. At least one principal surface is a nitride III-
After selectively forming a silicon film on the one main surface of the substrate made of a group V compound semiconductor, the substrate is subjected to a nitrogen plasma treatment to react the silicon of the silicon film with the nitrogen, thereby forming the silicon substrate. A method for manufacturing a semiconductor growth substrate, wherein a silicon nitride film is selectively formed on one principal surface.
【請求項20】 窒化物系III−V族化合物半導体を
用いた半導体装置において、 少なくとも一主面が窒化物系III−V族化合物半導体
からなり、上記一主面に横方向エピタキシャル成長用マ
スクとしての無機マスクが上記一主面が実質的に平坦な
状態で設けられている基板と、 上記基板の上記一主面上に横方向エピタキシャル成長さ
れた窒化物系III−V族化合物半導体層とを有するこ
とを特徴とする半導体装置。
20. A semiconductor device using a nitride III-V compound semiconductor, wherein at least one main surface is made of a nitride III-V compound semiconductor, and the one main surface is used as a mask for lateral epitaxial growth. An inorganic mask comprising: a substrate provided with the one main surface substantially flat; and a nitride III-V compound semiconductor layer laterally epitaxially grown on the one main surface of the substrate. A semiconductor device characterized by the above-mentioned.
【請求項21】 上記無機マスクが上記基板の改質層か
らなることを特徴とする請求項20記載の半導体装置。
21. The semiconductor device according to claim 20, wherein said inorganic mask comprises a modified layer of said substrate.
【請求項22】 上記無機マスクが上記窒化物系III
−V族化合物半導体と酸化シリコンまたは窒化シリコン
とが混合したものからなることを特徴とする請求項20
記載の半導体装置。
22. The method according to claim 19, wherein the inorganic mask is made of the nitride III.
21. A mixture of -V compound semiconductor and silicon oxide or silicon nitride.
13. The semiconductor device according to claim 1.
【請求項23】 上記半導体装置が半導体発光素子であ
ることを特徴とする請求項20記載の半導体装置。
23. The semiconductor device according to claim 20, wherein said semiconductor device is a semiconductor light emitting element.
JP24348698A 1998-08-28 1998-08-28 Substrate for semiconductor growth, manufacture thereof, and semiconductor device Pending JP2000077336A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24348698A JP2000077336A (en) 1998-08-28 1998-08-28 Substrate for semiconductor growth, manufacture thereof, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24348698A JP2000077336A (en) 1998-08-28 1998-08-28 Substrate for semiconductor growth, manufacture thereof, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2000077336A true JP2000077336A (en) 2000-03-14

Family

ID=17104613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24348698A Pending JP2000077336A (en) 1998-08-28 1998-08-28 Substrate for semiconductor growth, manufacture thereof, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2000077336A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000057460A1 (en) * 1999-03-23 2000-09-28 Mitsubishi Cable Industries, Ltd. METHOD FOR GROWING GaN COMPOUND SEMICONDUCTOR CRYSTAL AND SEMICONDUCTOR SUBSTRATE
JP2001274093A (en) * 2000-03-24 2001-10-05 Mitsubishi Cable Ind Ltd Semiconductor base and its manufacturing method
JP2002305356A (en) * 2001-04-06 2002-10-18 Sanyo Electric Co Ltd Nitride semiconductor element and method for forming the same
JP2005217404A (en) * 2004-01-29 2005-08-11 Lg Electron Inc Nitride semiconductor thin film and growing method of same
US6982435B2 (en) * 1999-03-31 2006-01-03 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
JP2010074133A (en) * 2008-09-18 2010-04-02 Korea Univ Industrial & Academic Collaboration Foundation Method of forming nitride semiconductor through ion implantation and electronic device using the same
US7713812B2 (en) 2002-03-08 2010-05-11 Panasonic Corporation Method for manufacturing semiconductor thin film
JP2010532817A (en) * 2007-04-03 2010-10-14 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ Deposition method of local film
JP2012069970A (en) * 2011-11-01 2012-04-05 Toshiba Corp Semiconductor device
KR101316118B1 (en) 2007-03-05 2013-10-11 서울바이오시스 주식회사 Method of fomring nitride semiconducter layer on a substrate and lihgt emitting diode having the layer
WO2024201629A1 (en) * 2023-03-27 2024-10-03 京セラ株式会社 Template substrate for semiconductor growth, semiconductor substrate, method and device for manufacturing template substrate for semiconductor growth, and method and device for manufacturing semiconductor substrate

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700179B1 (en) 1999-03-23 2004-03-02 Mitsubishi Cable Industries, Ltd. Method for growing GaN compound semiconductor crystal and semiconductor substrate
WO2000057460A1 (en) * 1999-03-23 2000-09-28 Mitsubishi Cable Industries, Ltd. METHOD FOR GROWING GaN COMPOUND SEMICONDUCTOR CRYSTAL AND SEMICONDUCTOR SUBSTRATE
US6794210B2 (en) 1999-03-23 2004-09-21 Mitsubishi Cable Industries, Ltd. Method for growing GaN compound semiconductor crystal and semiconductor substrate
US6982435B2 (en) * 1999-03-31 2006-01-03 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
JP2001274093A (en) * 2000-03-24 2001-10-05 Mitsubishi Cable Ind Ltd Semiconductor base and its manufacturing method
JP4665286B2 (en) * 2000-03-24 2011-04-06 三菱化学株式会社 Semiconductor substrate and manufacturing method thereof
JP2002305356A (en) * 2001-04-06 2002-10-18 Sanyo Electric Co Ltd Nitride semiconductor element and method for forming the same
US7713812B2 (en) 2002-03-08 2010-05-11 Panasonic Corporation Method for manufacturing semiconductor thin film
JP2005217404A (en) * 2004-01-29 2005-08-11 Lg Electron Inc Nitride semiconductor thin film and growing method of same
US7632697B2 (en) 2004-01-29 2009-12-15 Lg Electronics Inc. Nitride semiconductor thin film and method for growing the same
KR101316118B1 (en) 2007-03-05 2013-10-11 서울바이오시스 주식회사 Method of fomring nitride semiconducter layer on a substrate and lihgt emitting diode having the layer
JP2010532817A (en) * 2007-04-03 2010-10-14 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ Deposition method of local film
US8815108B2 (en) 2007-04-03 2014-08-26 Commissariat A L'energie Atomique Method of depositing localized coatings
JP2010074133A (en) * 2008-09-18 2010-04-02 Korea Univ Industrial & Academic Collaboration Foundation Method of forming nitride semiconductor through ion implantation and electronic device using the same
JP2012069970A (en) * 2011-11-01 2012-04-05 Toshiba Corp Semiconductor device
WO2024201629A1 (en) * 2023-03-27 2024-10-03 京セラ株式会社 Template substrate for semiconductor growth, semiconductor substrate, method and device for manufacturing template substrate for semiconductor growth, and method and device for manufacturing semiconductor substrate
WO2024204391A1 (en) * 2023-03-27 2024-10-03 京セラ株式会社 Semiconductor substrate and method for manufacturing semiconductor substrate

Similar Documents

Publication Publication Date Title
US7760785B2 (en) Group-III nitride semiconductor device
US6809351B2 (en) Group III-V compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same
JP3470623B2 (en) Method for growing nitride III-V compound semiconductor, method for manufacturing semiconductor device, and semiconductor device
US6518082B1 (en) Method for fabricating nitride semiconductor device
US6215803B1 (en) Gallium nitride group compound semiconductor light-emitting device
EP1788619A2 (en) Semiconductor device and method of fabricating the same
KR19980079320A (en) Selective growth method of high quality muene layer, semiconductor device made on high quality muene layer growth substrate and high quality muene layer growth substrate
JP2002217115A (en) Crystal film, crystal substrate, and semiconductor device
JP4100592B2 (en) Group III or group III-V nitride layer growth method and electronic device
JP4644942B2 (en) Crystal film, crystal substrate, and method of manufacturing semiconductor device
JPH11135770A (en) Iii-v compd. semiconductor, manufacture thereof and semiconductor element
US7186579B2 (en) Method for producing a group III nitride compound semiconductor laser
JP3898798B2 (en) Method for manufacturing gallium nitride compound semiconductor light emitting device
JP2000077336A (en) Substrate for semiconductor growth, manufacture thereof, and semiconductor device
JP2010287805A (en) Nitride semiconductor device and manufacturing method thereof
JP2010272593A (en) Nitride semiconductor light emitting element and manufacturing method of the same
JP4465890B2 (en) Manufacturing method of semiconductor device
US6680957B1 (en) Group III nitride compound semiconductor laser
JPH10321956A (en) Semiconductor device and manufacture thereof
JP3546634B2 (en) Selective etching method for nitride-based compound semiconductor and method for manufacturing semiconductor device
JP2006245162A (en) Nitride semiconductor light-emitting element
JP3792003B2 (en) Semiconductor light emitting device
JP3963233B2 (en) Gallium nitride compound semiconductor light emitting device and method for manufacturing the same
JPH10326750A (en) Selective formation of high quality gallium nitride layer, high quality gallium nitride layer formation substrate and semiconductor device manufactured on high quality gallium nitride layer grown substrate
JP4158760B2 (en) GaN-based semiconductor film and method for manufacturing the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041222