KR101316118B1 - Method of fomring nitride semiconducter layer on a substrate and lihgt emitting diode having the layer - Google Patents
Method of fomring nitride semiconducter layer on a substrate and lihgt emitting diode having the layer Download PDFInfo
- Publication number
- KR101316118B1 KR101316118B1 KR1020070021614A KR20070021614A KR101316118B1 KR 101316118 B1 KR101316118 B1 KR 101316118B1 KR 1020070021614 A KR1020070021614 A KR 1020070021614A KR 20070021614 A KR20070021614 A KR 20070021614A KR 101316118 B1 KR101316118 B1 KR 101316118B1
- Authority
- KR
- South Korea
- Prior art keywords
- epitaxial
- gan
- substrate
- forming
- recesses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 27
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 18
- 239000010980 sapphire Substances 0.000 claims abstract description 18
- 239000013078 crystal Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 12
- 239000000463 material Substances 0.000 abstract description 12
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Abstract
본 발명은, 기판 상에 질화물 반도체층을 형성하는 방법에 관한 것으로서, 기판 상의 GaN계 에피층에 오목부를 형성하고 그 오목부 내에서 GaN계 물질을 적어도 부분적으로 횡방향 성장시키는 방식을 이용하여, 불필요한 유전체층이 내부에 포함되지 않고도 결함 밀도를 크게 감소시킬 수 있으며, 양호한 평탄면을 구현하는 방법을 제공하는데 그 기술적 과제가 있다.The present invention relates to a method of forming a nitride semiconductor layer on a substrate, by using a method of forming a recess in a GaN-based epi layer on a substrate and at least partially transversely growing a GaN-based material within the recess, There is a technical problem to provide a method for implementing a good flat surface, which can greatly reduce the defect density without including an unnecessary dielectric layer therein.
본 발명의 일 측면에 따라, 기판의 상면에 GaN계의 제 1 에피부(first epitaxial section)를 층상으로 형성하고, 상기 제 1 에피부의 상면에 복수의 오목부들을 형성하고, 상기 오목부들 내에서 적어도 부분적으로 이루어지는 횡방향 성장을 통해, 상기 오목부들 내에 GaN계의 제 2 에피부를 형성하고, 서로 인접하고 있는 상기 제 1 에피부와 상기 제 2 에피부의 상면에 GaN계의 제 3 에피부를 층상으로 형성하는 방법이 제공된다.According to an aspect of the present invention, a GaN-based first epitaxial section is formed on the upper surface of the substrate in a layered manner, a plurality of recesses are formed on the upper surface of the first epitaxial portion, and within the recesses. Through at least partial lateral growth, a GaN-based second epitaxial layer is formed in the concave portions, and a GaN-based third epitaxial layer is layered on an upper surface of the first and second epitaxial surfaces adjacent to each other. A method of forming is provided.
에피부, 사파이어, 횡방향, 결함, GaN, 사파이어, 패턴 Epi, Sapphire, Transverse, Defect, GaN, Sapphire, Pattern
Description
도 1은 본 발명의 실시예에 이용되는 사파이어 기판을 도시한 단면도.1 is a cross-sectional view showing a sapphire substrate used in the embodiment of the present invention.
도 2는 도 1에 도시된 사파이어 기판의 상면에 GaN계의 에피부를 형성한 상태를 도시한 단면도.FIG. 2 is a cross-sectional view illustrating a state in which an epitaxial layer of GaN is formed on an upper surface of the sapphire substrate shown in FIG. 1. FIG.
도 3 및 도 4는 도 2에 도시된 에피부의 상면에 마스크를 형성하고, 그 마스크를 이용해 복수의 오목부를 에피부 상면에 형성하는 공정을 설명하기 위한 단면도.3 and 4 are cross-sectional views for explaining a step of forming a mask on the upper surface of the epi part shown in FIG. 2 and forming a plurality of recesses on the upper surface of the epi part using the mask.
도 5는 도 4에 도시된 오목부 내에 다른 에피부를 형성하는 공정을 설명하기 위한 단면도.FIG. 5 is a sectional view for explaining a step of forming another epitaxial part in the concave part shown in FIG. 4. FIG.
도 6은 본 발명의 실시예에 따라 기판 상에 형성된 질화물 반도체층을 도시한 단면도.6 is a cross-sectional view illustrating a nitride semiconductor layer formed on a substrate in accordance with an embodiment of the present invention.
<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>
10: 사파이어 기판 12: 패턴10: sapphire substrate 12: pattern
22: 제 1 에피부 222: 오목부22: first epitaxial 222: recess
24: 제 2 에피부 26: 제 3 에피부24: Second Epi 26: Third Epi
본 발명은, 기판 상에 질화물 반도체층을 형성하는 방법 및 그 질화물 반도체층을 갖는 발광다이오드에 관한 것이다.The present invention relates to a method of forming a nitride semiconductor layer on a substrate and a light emitting diode having the nitride semiconductor layer.
일반적으로, GaN계 발광다이오드는 사파이어 기판 또는 SiC와 같은 이종의 기판 상에 질화물 반도체 결정을 성장시켜 제조되고 있다. 특히, 사파이어 기판은 SiC 기판에 비해 품질이 좋고 가격 또한 적절하다는 이점을 가져 가장 보편적으로 이용되고 있다.In general, GaN-based light emitting diodes are manufactured by growing nitride semiconductor crystals on a sapphire substrate or a heterogeneous substrate such as SiC. In particular, sapphire substrate is most commonly used because of the advantage that the quality is good compared to the SiC substrate and the price is also appropriate.
하지만, 사파이어 기판과 그 위에 형성된 질화물 반도체층은, 열팽창 계수와 격자 상수에 있어서 큰 차이가 있으므로, 높은 결함 밀도를 야기한다. 이러한 밀도 높은 결함들은 전파 전위 또는 크랙(clack)의 형태로 존재하며, 그 위로 다른 질화물 반도체층을 성장시킬 때 그 성장되는 층으로 전파된다. 위와 같은 전파 전위는 전자 이동도를 저하시키며, 또한, 발광다이오드의 비발광 부위 또는 전류 누설의 통로가 된다는 점에서 발광다이오드의 성능을 저하시키는 원인이 된다. 이에, 질화물 기판 상에 질화물 반도체층들을 형성하는 것도 고려된 바 있지만, 현재의 기술로, 질화물 단결정으로 이루어진 대면적의 기판을 제작하는 데에는 큰 한계가 있다. However, the sapphire substrate and the nitride semiconductor layer formed thereon have a large difference in coefficient of thermal expansion and lattice constant, causing high defect density. These dense defects exist in the form of propagation potentials or cracks, which propagate to the growing layer when another nitride semiconductor layer is grown thereon. The propagation potential as described above reduces the electron mobility, and also causes the performance of the light emitting diode to be degraded in that it serves as a passage for non-light emitting sites or current leakage of the light emitting diode. Therefore, forming nitride semiconductor layers on the nitride substrate has been considered, but in the current technology, there is a big limitation in manufacturing a large-area substrate made of nitride single crystal.
종래에는, 사파이어 또는 SiC 소재의 기판 표면에 그 기판을 노출시키는 개구부를 한정하는 유전체층을 형성하고, GaN계 물질을 개구부 내에서 수직 성장시키 고, 그 개구부가 다 채워진 후 유전체층 위로 GaN계 물질을 횡방향 성장시키는 방식으로 결함 밀도가 낮은 GaN계 에피층을 형성하는 기술이 제안된 바 있다. 제안된 종래의 기술에 의하면, GaN계 에피층의 표면상에 동종의 GaN계 반도체층들을 형성하므로, 성장될 GaN계 반도체층에서의 결함 밀도를 줄여줄 수 있었다.Conventionally, a dielectric layer defining an opening for exposing the substrate is formed on a surface of a substrate of sapphire or SiC material, the GaN-based material is vertically grown in the opening, and the GaN-based material is laterally stacked over the dielectric layer after the opening is filled. A technique for forming a GaN epitaxial layer having a low defect density by directional growth has been proposed. According to the conventional technology proposed, since the same type of GaN semiconductor layers are formed on the surface of the GaN epitaxial layer, the defect density in the GaN based semiconductor layer to be grown can be reduced.
그러나, 위 종래의 기술은 횡방형 성장이 이루어지는 두 이웃하는 부분 사이에 가파른 기울어짐이 야기되며, 이 기울어짐에 의해 평탄한 기판의 표면을 얻을 수 없게 한다. 또한, 종래의 기술은 이종의 물질인 유전체가 포함될 수밖에 없으므로 그 성능이 떨어지고 또한 그 제조공정도 복잡하다.However, the above conventional technique causes a steep inclination between two neighboring portions where lateral growth occurs, and this inclination makes it impossible to obtain a flat substrate surface. In addition, since the conventional technology inevitably includes a heterogeneous dielectric material, its performance is poor and its manufacturing process is complicated.
본 발명은, 기판 상의 GaN계 에피층에 복수의 오목부들을 형성하고 그 오목부들 내에서 GaN계 물질을 적어도 부분적으로 횡방향 성장시키는 방식을 이용하여, 불필요한 유전체층이 내부에 포함되지 않고도 결함 밀도를 크게 감소시킬 수 있으며, 양호한 평탄면을 구현하는 질화물 반도체층의 성장방법 및 그 질화물 반도체층을 포함하는 발광다이오드를 제공하는데 그 기술적 과제가 있다.The present invention utilizes a method of forming a plurality of recesses in a GaN-based epi layer on a substrate and at least partially transversely growing a GaN-based material within the recesses, thereby reducing defect density without including unnecessary dielectric layers therein. There is a technical problem to provide a light emitting diode including the nitride semiconductor layer growth method and a method of growing a nitride semiconductor layer that can be greatly reduced, a good flat surface.
본 발명의 일 측면에 따라, 기판의 상면에 GaN계의 제 1 에피부(first epitaxial section)를 층상으로 형성하고, 상기 제 1 에피부의 상면에 복수의 오목부들을 형성하고, 상기 오목부들 내에서 적어도 부분적으로 이루어지는 횡방향 성장을 통해, 상기 오목부들 내에 GaN계의 제 2 에피부를 형성하고, 서로 인접하고 있는 상기 제 1 에피부와 상기 제 2 에피부의 상면에 GaN계의 제 3 에피부를 층상 으로 형성하는 방법이 제공된다.According to an aspect of the present invention, a GaN-based first epitaxial section is formed on the upper surface of the substrate in a layered manner, a plurality of recesses are formed on the upper surface of the first epitaxial portion, and within the recesses. At least in part through lateral growth, a GaN-based second epitaxial layer is formed in the concave portions, and a GaN-based third epitaxial layer is layered on top surfaces of the first and second epitaxial surfaces adjacent to each other. A method of forming is provided.
바람직하게는, 상기 기판은 요철형의 패턴이 상면에 형성된 사파이어 기판이다.Preferably, the substrate is a sapphire substrate formed with an uneven pattern on the upper surface.
바람직하게는, 상기 제 1 에피부의 상면에 복수의 오목부들을 형성하는 단계는, 상기 제 1 에피부의 상면에 복수의 개구부를 갖는 마스크를 형성하는 단계와, 상기 개구부에 상응하는 제 1 에피부의 일부를 식각 제거하여, 상기 복수의 오목부들을 형성하는 단계를 포함한다.Preferably, the forming of the plurality of recesses on an upper surface of the first epitaxial part includes forming a mask having a plurality of openings on an upper surface of the first epitaxial part, and a part of the first epitaxial part corresponding to the openings. Etching to form a plurality of recesses.
바람직하게는, 상기 제 2 에피부를 형성하는 단계는, 상기 오목부들 내에 상기 제 2 에피부가 미리 정해진 높이로 채워진 후, 상기 마스크를 상기 제 2 에피부의 상면으로부터 제거하는 단계를 포함한다. 이때, 상기 제 2 에피부는 그것의 상면이 상기 제 1 에피부의 상면과 동일 평면 상에 위치하도록 상기 오목부들 내에 형성되는 것이 바람직하다.Advantageously, forming said second epitaxial portion comprises removing said mask from an upper surface of said second epitaxial portion after said recesses are filled to a predetermined height in said recesses. In this case, the second epitaxial portion is preferably formed in the concave portions such that its upper surface is coplanar with the upper surface of the first epitaxial portion.
상기 마스크는 실리콘 산화물 또는 실리콘 질화물로 이루어진 것이 바람직하다.The mask is preferably made of silicon oxide or silicon nitride.
본 발명의 다른 측면에 따라, 기판의 상면에 층상으로 형성되며, 상면에는 복수의 오목부들이 형성된 GaN계의 제 1 에피부와, 상기 오목부들 내에서 적어도 부분적으로 이루어지는 횡방향 성장을 통해, 상기 오목부들 내에 채워져서 형성된 GaN계의 제 2 에피부와, 서로 인접하고 있는 상기 제 1 에피부와 상기 제 2 에피부의 상면에 층상으로 형성되는 GaN계의 제 3 에피부를 포함하는 질화물 반도체층을 갖는 발광다이오드가 제공된다.According to another aspect of the present invention, the GaN-based first epitaxially formed on the upper surface of the substrate, a plurality of recesses are formed on the upper surface, and through the lateral growth made at least partially within the recesses, A nitride semiconductor layer comprising a GaN-based second epitaxial part filled in concave portions, and a GaN-based third epitaxial layer formed on a top surface of the first and second epitaxial surfaces adjacent to each other; A light emitting diode is provided.
실시예Example
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하의 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that the spirit of the invention to those skilled in the art can fully convey. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, and the like of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.
도 6에는 본 발명에 따라 기판 상에 형성된 질화물 반도체층들을 도시한 단면도이다. 도 6을 참조하면, 기판(10 상에는 복수의 에피부(22, 24, 26)들이 형성되어 있다.6 is a cross-sectional view illustrating nitride semiconductor layers formed on a substrate according to the present invention. Referring to FIG. 6, a plurality of
본 발명의 실시예에 따르면, 상기 기판(10)은 사파이어로 이루어지며, 그 상면에는 요철형의 패턴(12)이 형성되어 있다. 상기 패턴(12)은, 발광다이오드의 제조에 이용될 때, 기판(10; 이하 '사파이어 기판'이라 함)과 그 위에 형성된 질화물 반도체층 사이의 굴절률 차이 및 그에 의한 내부 전반사량의 증가로 야기되는 광 추출 효율 저하를 완화시키는데 크게 기여한다. 도 6에서 상기 패턴(12)의 단면 형상이 대략 사각형인 것으로 도시되어 있지만, 원형, 사다리꼴 또는 기타 다른 기하학적 형상의 패턴일 수 있다.According to the exemplary embodiment of the present invention, the
상기 사파이어 기판(10)의 상면, 즉, 패턴(12) 상에는 GaN계 반도체 결정으로 이루어진 GaN계의 제 1 에피부(22)가 상기 사파이어 기판(10)에 대하여 층상으로 형성되어 있다. 그리고, 상기 제 1 에피부(22)의 상면에는 복수의 오목부(222)들이 형성되어 있다. 상기 오목부(222)들 각각은 바닥면(222a)과 측면(222b)을 갖는다. 상기 오목부(222)들 각각의 단면 형상은 사각형인 것이 바람직하지만, 다른 형상 또한 가능함은 물론이다.On the upper surface of the
상기 복수의 오목부(222)들 내에는 GaN계 물질이 횡방향과 수직방향으로 성장하여 이루어진 GaN계의 제 2 에피부(24)가 형성되어 있다. 상기 제 2 에피부(24)는 상기 오목부(222)의 측면(222b)으로부터 주로 이루어지는 횡방향 성장에 의해 전위(dislocation) 또는 크랙(clack)과 같은 결함의 밀도를 낮출 수 있다. 이때, 상기 제 2 에피부(24)는 그것의 상면이 제 1 에피부(22)의 상면과 대략 동일 평면 상에 위치하는 것이 바람직하며, 이에 의해, 그 위의 제 3 에피부(26)를 평탄한 면을 갖도록 형성하는 것이 용이해진다.GaN-based second
상기 제 3 에피부(26)는, GaN계로 이루어지며, 제 1 에피부(22)의 상면 및 제 2 에피부(24)의 상면에 공통적으로 형성된다. 그리고, 상기 제 3 에피부(26)의 상면은 대략 평탄한 면으로 이루어지며, 그 평탄한 제 3 에피부(26)의 상면에는 발광다이오드의 발광셀을 형성하는 나머지 질화물 반도체층들이 차례로 형성된다, 예컨대, 상기 제 3 에피부(26)이 N-GaN 반도체층인 경우, 상기 제 3 에피부(26) 위로는 활성 반도체층과 P-GaN 반도체층이 차례로 형성된다.The third
본 발명의 실시예에 의하면, 질화물 반도체층들을 위한 성장 표면이 GaN계임 에도 불구하고, 대면적으로 형성될 수 있으므로, 복수의 발광셀이 하나의 기판 상에 형성되고 그 복수의 발광셀들이 교류전원에 의해 동작되는 교류 발광다이오드를 제조하는데 유용하게 이용될 수 있다. 위와 같은 교류 발광다이오드에 대해서는 국제공개 WO2004/023568(A1)호에 "발광요소를 갖는 발광장치(LIGTH-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENT)"라는 제목으로 사카이 등에(SAKAI et. al.) 의해 개시된 바 있다.According to the embodiment of the present invention, although the growth surface for the nitride semiconductor layers is GaN-based, it can be formed in a large area, a plurality of light emitting cells are formed on one substrate and the plurality of light emitting cells are AC power It can be usefully used to manufacture an AC light emitting diode operated by. As described above, the AC light emitting diode is disclosed in International Publication WO2004 / 023568 (A1) by SAKAI et. Al. Under the title of LIGTH-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENT. There is a bar.
상기 제 1, 제 2, 제 3 에피부는 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)인 GaN계의 물질이 성장하여 이루어질 수 있다. 그리고, 상기 제 1, 제 2, 제 3 에피부는 동일한 성분의 GaN계 물질로 이루어질 수 있고 또한 다른 성분의 GaN계 물질로 이루어질 수 있다.The first, second and third epitaxial parts may be formed by growing a GaN-based material having Al x In y Ga 1 −x− y N (0 ≦ x, y, x + y ≦ 1). In addition, the first, second, and third epi portions may be made of the same component GaN-based material, and may be made of other components GaN-based material.
이제, 도 1 내지 도 6를 참조로 하여 본 발명의 실시예에 따른 질화물 반도체층 형성방법을 설명한다.A method of forming a nitride semiconductor layer according to an embodiment of the present invention will now be described with reference to FIGS. 1 to 6.
먼저, 패턴(12)이 상면에 형성된 도 1에 도시된 것과 같은 사파이어 기판(10)이 준비된다. 상기 패턴(12)은 발광다이오드에서 광 추출 효율을 향상시키기 위해 역할을 한다. 그 다음, 도 2에 도시된 것과 같이, 사파이어 기판(10)의 상면에 GaN계 물질을 에피택셜(epitaxial) 성장시켜, AlxInyGa1 -x- yN(0≤x,y,x+y≤1)인 제 1 에피부(22)를 형성한다. First, a
그 다음, 도 3에 도시된 것과 같이, 상기 제 1 에피부(22) 상에는 복수의 개구부(32)를 갖는 실리콘 산화물 또는 실리콘 질화물로 이루어진 마스크(30)가 형성 된다. 이때, 상기 마스크(30)의 개구부(32)를 형성하는 것과 그 다음 공정인 제 1 에피부(22) 상에 오목부(222)를 형성하는 공정이 연속적으로 이루어질 수 있다. 3, a
상기 개구부(32)에 의해 상기 제 1 에피부(22)는 외부로 노출되며, 그 노출된 부분을 식각 제거하는 공정을 통해, 도 4에 도시된 것과 같은 복수의 오목부(222)들이 상기 제 1 에피부(22)의 표면에 형성될 수 있다. 상기 오목부(222)들 각각은 바닥면(222a)과 측면(222b)을 가지며, 특히, 상기 측면(222b)으로부터는 이하 설명되는 제 2 에피부(24; 도 5 참조)의 횡방향 성장이 주로 이루어진다.The first
상기 제 2 에피부(24)는, AlxInyGa1 -x- yN(0≤x,y,x+y≤1)로 나타낼 수 있는 물질로 이루어지며, 도 5에 도시된 것과 같이, 상기 제 1 에피부(22)의 오목부(222) 내에서 성장하여, 상기 제 1 에피부(22)의 상면과 대략 동일 평면을 이루는 상면을 갖도록 형성된다. 그 다음, 제 1 에피부(22)의 상면에 위치하던 마스크(30)는 상기 제 1 에피부(22)의 상면으로부터 제거된다. 여기에서, 결함 밀도의 신중한 고려가 특히 요구되는 제 1 에피부(22)와 제 2 에피부(24)는, 그 결함을 줄일 수 있는, 거친 성장 방식, 즉, 3D(3 dimensional) 성장 방식으로 형성되고, 그 후에 이루어지는 제 3 에피부(26; 도 6 참조)는, 평탄면을 얻는 성장이 용이한 조밀한 성장 방식, 즉, 2D(2 dimensional) 성장 방식으로 형성된다. 2D 성장의 조건과 3D 성장의 조건은 압력 조건 및/또는 Ga양에 의해 결정될 수 있는데, 특히, 상대적으로 높은 압력 조건 하에서는 3D 성장이 주로 이루어진다.Said second epitaxial portion (24) is made of a material which may be represented by Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1), such as that illustrated in Figure 5 The upper surface of the first
상기 마스크(30)가 제거된 제 1 및 제 2 에피부(22, 24)의 공통된 상면은 대 략 평탄한 면이 되며, 그 위에는, AlxInyGa1 -x- yN(0≤x,y,x+y≤1)인 제 3 에피부(26)가 형성된다. 앞서 언급된 것과 같이, 상기 제 3 에피부(26)는 3D 성장 방식에 의해 조밀한 성장이 이루어지는 것이 바람직하다.A common upper surface of the
위 실시예들에서 설명된 기판 및 그 위에 형성된 질화물 반도체층을 발광다이오드 제조에 이용하는 경우, 결함이 적고 내부 응력이 낮으며 표면 평활도가 우수한 발광다이오드 제조가 가능해진다.When the substrate described in the above embodiments and the nitride semiconductor layer formed thereon are used for manufacturing the light emitting diode, the light emitting diode can be manufactured with fewer defects, lower internal stress, and excellent surface smoothness.
본 발명은, 발광다이오드의 제조에 있어서, 기판, 특히, 패턴이 형성된 사파이어 기판 상의 GaN계 에피층에 오목부를 형성하고 그 오목부 내에서 GaN계 물질을 적어도 부분적으로 횡방향 성장시키는 방식을 이용하여, 불필요한 유전체층이 내부에 포함되지 않고도 결함 밀도를 크게 감소시킬 수 있으며, 양호한 평탄면을 갖는 질화물 반도체층을 기판 상에 형성할 수 있다.In the manufacture of light emitting diodes, the present invention utilizes a method of forming recesses in a GaN-based epilayer on a substrate, particularly a sapphire substrate on which a pattern is formed, and at least partially laterally growing a GaN-based material within the recesses. The defect density can be greatly reduced without unnecessary dielectric layers contained therein, and a nitride semiconductor layer having a good flat surface can be formed on the substrate.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070021614A KR101316118B1 (en) | 2007-03-05 | 2007-03-05 | Method of fomring nitride semiconducter layer on a substrate and lihgt emitting diode having the layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070021614A KR101316118B1 (en) | 2007-03-05 | 2007-03-05 | Method of fomring nitride semiconducter layer on a substrate and lihgt emitting diode having the layer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080081522A KR20080081522A (en) | 2008-09-10 |
KR101316118B1 true KR101316118B1 (en) | 2013-10-11 |
Family
ID=40021194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070021614A Expired - Fee Related KR101316118B1 (en) | 2007-03-05 | 2007-03-05 | Method of fomring nitride semiconducter layer on a substrate and lihgt emitting diode having the layer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101316118B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5891650B2 (en) * | 2011-08-18 | 2016-03-23 | 富士通株式会社 | Compound semiconductor device and manufacturing method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077336A (en) | 1998-08-28 | 2000-03-14 | Sony Corp | Substrate for semiconductor growth, manufacture thereof, and semiconductor device |
JP2003124576A (en) * | 2001-10-10 | 2003-04-25 | Nichia Chem Ind Ltd | Nitride semiconductor substrate and its growing method |
JP2003258302A (en) * | 2002-03-05 | 2003-09-12 | Mitsubishi Cable Ind Ltd | GaN BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT |
JP2006232640A (en) | 2005-02-25 | 2006-09-07 | Kyocera Corp | R-plane sapphire substrate, epitaxial substrate and semiconductor device using the same, and manufacturing method thereof |
-
2007
- 2007-03-05 KR KR1020070021614A patent/KR101316118B1/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077336A (en) | 1998-08-28 | 2000-03-14 | Sony Corp | Substrate for semiconductor growth, manufacture thereof, and semiconductor device |
JP2003124576A (en) * | 2001-10-10 | 2003-04-25 | Nichia Chem Ind Ltd | Nitride semiconductor substrate and its growing method |
JP2003258302A (en) * | 2002-03-05 | 2003-09-12 | Mitsubishi Cable Ind Ltd | GaN BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT |
JP2006232640A (en) | 2005-02-25 | 2006-09-07 | Kyocera Corp | R-plane sapphire substrate, epitaxial substrate and semiconductor device using the same, and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20080081522A (en) | 2008-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100797180B1 (en) | Semiconductor light-emitting device with improved brightness and manufacturing method thereof | |
KR100677683B1 (en) | Semiconductor base material, its manufacturing method, and manufacturing method of semiconductor crystal | |
JP4826703B2 (en) | Plate-like substrate for use in forming semiconductor elements | |
KR100714639B1 (en) | Light emitting element | |
US7638414B2 (en) | Method of forming nitride semiconductor layer on patterned substrate and light emitting diode having the same | |
JP5042100B2 (en) | Epitaxial growth substrate, method of manufacturing the same, and group III nitride semiconductor device | |
KR102681571B1 (en) | Process for manufacturing optoelectronic devices with a diode matrix | |
US20080305571A1 (en) | Method of fabricating semiconductor light emitting device substrate | |
KR100809229B1 (en) | Nitride semiconductor light emitting device and manufacturing method | |
US20100006862A1 (en) | Substrate for fabricating light emitting device and light emitting device fabricated therefrom | |
US20090166650A1 (en) | Light-emitting device of group iii nitride-based semiconductor and manufacturing method thereof | |
KR20120065606A (en) | Method of fabricating nitride semiconductor device using silicon wafer | |
US9136119B2 (en) | Non-polar substrate having hetero-structure and method for manufacturing the same, and nitride-based light emitting device using the same | |
WO2007001141A1 (en) | Semiconductor light emitting device having improved luminance and method thereof | |
US7122847B2 (en) | Nitride semiconductor thin film and method for growing the same | |
KR101316118B1 (en) | Method of fomring nitride semiconducter layer on a substrate and lihgt emitting diode having the layer | |
KR20110117963A (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
CN101483212B (en) | Group III nitride compound semiconductor LED and method for manufacturing the same | |
KR20090010569A (en) | Semiconductor light emitting device and manufacturing method thereof | |
KR20160117012A (en) | Uv light emitting device | |
KR102002898B1 (en) | The semiconductor buffer structure and semiconductor device having the same | |
KR20100020936A (en) | Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate | |
KR100781660B1 (en) | Light emitting device having light emitting band and manufacturing method thereof | |
CN105489725A (en) | LED chip structure and manufacturing method thereof | |
JP2009152502A (en) | Nitride-based semiconductor light-emitting diode and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20070305 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20120305 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20070305 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20130116 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20130710 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20131001 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20131002 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20160907 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20160907 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170911 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20170911 Start annual number: 5 End annual number: 5 |
|
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20200712 |