JP2000029061A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JP2000029061A JP2000029061A JP10192010A JP19201098A JP2000029061A JP 2000029061 A JP2000029061 A JP 2000029061A JP 10192010 A JP10192010 A JP 10192010A JP 19201098 A JP19201098 A JP 19201098A JP 2000029061 A JP2000029061 A JP 2000029061A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- substrate
- liquid crystal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタを備えた液晶表示装置の製
造工程において、ガラス基板切断片等が対向させた２つ
の基板間に混入し、端子電極部を損傷させ、断線不良の
原因となっていた。 【解決手段】 本発明では、図４に示すように、薄膜ト
ランジスタの製造工程において、端子電極４３間に前記
工程と同一の工程によって、第２の電極４２Ｂと、アモ
ルファスシリコン４４Ｂと、第１の保護膜２５Ｂと、ｎ
+ 型アモルファスシリコン２６Ａと、保護膜２７Ａとか
らなる積層膜を形成し、前記積層膜が２つのガラス基板
を張り合わせた際の突起部となって、ガラス切断片等に
よる端子電極の破壊から保護する。
造工程において、ガラス基板切断片等が対向させた２つ
の基板間に混入し、端子電極部を損傷させ、断線不良の
原因となっていた。 【解決手段】 本発明では、図４に示すように、薄膜ト
ランジスタの製造工程において、端子電極４３間に前記
工程と同一の工程によって、第２の電極４２Ｂと、アモ
ルファスシリコン４４Ｂと、第１の保護膜２５Ｂと、ｎ
+ 型アモルファスシリコン２６Ａと、保護膜２７Ａとか
らなる積層膜を形成し、前記積層膜が２つのガラス基板
を張り合わせた際の突起部となって、ガラス切断片等に
よる端子電極の破壊から保護する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に液晶表示装
置に関し、特に薄膜トランジスタ（ＴＦＴ）を備えた液
晶表示装置に関する。液晶表示装置はコンピュータを初
めとする情報処理装置において、小型で低消費電力の画
像表示装置として広く使われている。
置に関し、特に薄膜トランジスタ（ＴＦＴ）を備えた液
晶表示装置に関する。液晶表示装置はコンピュータを初
めとする情報処理装置において、小型で低消費電力の画
像表示装置として広く使われている。
【０００２】特に、高品質のカラー表示を実現するた
め、液晶表示装置中の個々の画素電極を駆動する、いわ
ゆるアクティブマトリクス駆動方式の液晶表示装置が広
く使われている。かかるアクティブマトリクス駆動方式
の液晶表示装置では、個々の画素電極をオンオフ制御す
るために、各々の画素電極に対応して、液晶パネルを構
成するガラス基板上にＴＦＴが設けられる。
め、液晶表示装置中の個々の画素電極を駆動する、いわ
ゆるアクティブマトリクス駆動方式の液晶表示装置が広
く使われている。かかるアクティブマトリクス駆動方式
の液晶表示装置では、個々の画素電極をオンオフ制御す
るために、各々の画素電極に対応して、液晶パネルを構
成するガラス基板上にＴＦＴが設けられる。
【０００３】
【従来の技術】図１は、従来のアクティブマトリクス駆
動型液晶表示装置１０の構成を示す。図１を参照する
に、液晶表示装置１０は多数のＴＦＴおよびこれに協働
する透明画素電極を担持するＴＦＴガラス基板１１と、
前記ＴＦＴ基板１１上に形成された対向ガラス基板１２
とよりなり、基板１１と１２との間には液晶層１が、図
示を省略したシール部材により封入されている。液晶表
示装置１０では、前記透明画素電極を、対向するＴＦＴ
を介して選択的に駆動することにより、液晶層中におい
て、前記選択された画素電極に対応して、液晶分子の配
向を選択的に変化させる。さらに、前記ガラス基板１１
および１２の外側には、それぞれ図示しないが偏光板
が、直交ニコル状態で配設されている。また、ガラス基
板１１および１２の内側には、液晶層に接するように分
子配向膜が形成され、液晶分子の配向方向を規制する。
動型液晶表示装置１０の構成を示す。図１を参照する
に、液晶表示装置１０は多数のＴＦＴおよびこれに協働
する透明画素電極を担持するＴＦＴガラス基板１１と、
前記ＴＦＴ基板１１上に形成された対向ガラス基板１２
とよりなり、基板１１と１２との間には液晶層１が、図
示を省略したシール部材により封入されている。液晶表
示装置１０では、前記透明画素電極を、対向するＴＦＴ
を介して選択的に駆動することにより、液晶層中におい
て、前記選択された画素電極に対応して、液晶分子の配
向を選択的に変化させる。さらに、前記ガラス基板１１
および１２の外側には、それぞれ図示しないが偏光板
が、直交ニコル状態で配設されている。また、ガラス基
板１１および１２の内側には、液晶層に接するように分
子配向膜が形成され、液晶分子の配向方向を規制する。
【０００４】図２は前記ＴＦＴガラス基板１１の一部を
拡大して示す。図２を参照するに、前記ガラス基板１１
上には、走査信号を供給される多数のパッド電極１１Ａ
およびこれから延在する多数の走査電極１１ａと、画像
信号を供給される多数のパッド電極１１Ｂおよびこれか
ら延在する多数の信号電極１１ｂとが、走査電極１１ａ
の延在方向と走査電極１１ｂの延在方向とが略直交する
ように形成されており、前記走査電極１１ａと前記信号
電極１１ｂとの交点には、ＴＦＴ１１Ｃが形成されてい
る。さらに、前記基板１１上には、各々のＴＦＴ１１Ｃ
に対応して透明画素電極１１Ｄが形成されており、各々
のＴＦＴ１１Ｃは対応する走査電極１１ａ上の走査信号
により選択され、対応する信号電極１１ｂ上の画像信号
により、協働する透明画素電極１１Ｄを駆動する。
拡大して示す。図２を参照するに、前記ガラス基板１１
上には、走査信号を供給される多数のパッド電極１１Ａ
およびこれから延在する多数の走査電極１１ａと、画像
信号を供給される多数のパッド電極１１Ｂおよびこれか
ら延在する多数の信号電極１１ｂとが、走査電極１１ａ
の延在方向と走査電極１１ｂの延在方向とが略直交する
ように形成されており、前記走査電極１１ａと前記信号
電極１１ｂとの交点には、ＴＦＴ１１Ｃが形成されてい
る。さらに、前記基板１１上には、各々のＴＦＴ１１Ｃ
に対応して透明画素電極１１Ｄが形成されており、各々
のＴＦＴ１１Ｃは対応する走査電極１１ａ上の走査信号
により選択され、対応する信号電極１１ｂ上の画像信号
により、協働する透明画素電極１１Ｄを駆動する。
【０００５】図３（Ａ）〜（Ｄ）は、かかる従来の液晶
表示装置の製造工程を示す断面図である。ただし、図３
（Ａ）〜（Ｄ）の各図中、左図はＴＦＴ１１Ｃを含む表
示領域を、また右図はパッド電極１１Ａ、１１Ｂを含む
端子領域を示す。まず、図３（Ａ）を参照するに、前記
表示領域に対応して、前記ＴＦＴ基板１１に対応するガ
ラス基板２１上に、前記走査電極１１ａに接続されたＡ
ｌ−Ｎｄ合金あるいはＡｌ−Ｓｃ合金パターン２２Ａが
前記ＴＦＴ部のゲート電極として形成される。同時に、
前記ガラス基板２１上の端子領域において、前記ガラス
基板２１上に、前記パッド電極１１Ａ、１１Ｂに対応す
る端子電極２２Ｂが、前記ゲート電極２２Ａと同じＡｌ
−Ｎｄ合金あるいはＡｌ−Ｓｃ合金により形成される。
表示装置の製造工程を示す断面図である。ただし、図３
（Ａ）〜（Ｄ）の各図中、左図はＴＦＴ１１Ｃを含む表
示領域を、また右図はパッド電極１１Ａ、１１Ｂを含む
端子領域を示す。まず、図３（Ａ）を参照するに、前記
表示領域に対応して、前記ＴＦＴ基板１１に対応するガ
ラス基板２１上に、前記走査電極１１ａに接続されたＡ
ｌ−Ｎｄ合金あるいはＡｌ−Ｓｃ合金パターン２２Ａが
前記ＴＦＴ部のゲート電極として形成される。同時に、
前記ガラス基板２１上の端子領域において、前記ガラス
基板２１上に、前記パッド電極１１Ａ、１１Ｂに対応す
る端子電極２２Ｂが、前記ゲート電極２２Ａと同じＡｌ
−Ｎｄ合金あるいはＡｌ−Ｓｃ合金により形成される。
【０００６】次に、図３（Ｂ）の工程で、前記表示領域
において、ＳｉＮよりなるゲート絶縁膜２３Ａを、前記
ゲート電極２２Ａを覆うように堆積し、さらに前記ゲー
ト絶縁膜２３Ａ上に、ｎ- 型の不純物をドープしたアモ
ルファスシリコン層２４Ａを堆積する。続いて、前記ア
モルファスシリコン層２４Ａ中、前記ゲート電極２２Ａ
直上のチャネル領域に相当する部分に、ＳｉＮよりなる
チャネル保護膜２５Ａをパターニング形成する。
において、ＳｉＮよりなるゲート絶縁膜２３Ａを、前記
ゲート電極２２Ａを覆うように堆積し、さらに前記ゲー
ト絶縁膜２３Ａ上に、ｎ- 型の不純物をドープしたアモ
ルファスシリコン層２４Ａを堆積する。続いて、前記ア
モルファスシリコン層２４Ａ中、前記ゲート電極２２Ａ
直上のチャネル領域に相当する部分に、ＳｉＮよりなる
チャネル保護膜２５Ａをパターニング形成する。
【０００７】図３（Ｂ）の工程では、同時に右図の端子
領域において、前記端子電極２２Ｂを覆うように、前記
ＳｉＮよりなる絶縁膜２３Ａと同一の厚さで、絶縁膜２
３Ｂを堆積し、さらに前記絶縁膜２３Ｂの上層に、前記
アモルファス・シリコン層２４Ａと同一の厚さでアモル
ファス・シリコン層２４Ｂを形成する。さらに、図３
（Ｃ）に示す工程では、前記表示領域において、前記ア
モルファス・シリコン層２４Ａ上に、前記チャネル保護
膜２５Ａの両側に隣接して、ｎ+型アモルファスシリコ
ンパターン２６Ａを形成し、それぞれによりＴＦＴのソ
ースおよびドレインを構成する。
領域において、前記端子電極２２Ｂを覆うように、前記
ＳｉＮよりなる絶縁膜２３Ａと同一の厚さで、絶縁膜２
３Ｂを堆積し、さらに前記絶縁膜２３Ｂの上層に、前記
アモルファス・シリコン層２４Ａと同一の厚さでアモル
ファス・シリコン層２４Ｂを形成する。さらに、図３
（Ｃ）に示す工程では、前記表示領域において、前記ア
モルファス・シリコン層２４Ａ上に、前記チャネル保護
膜２５Ａの両側に隣接して、ｎ+型アモルファスシリコ
ンパターン２６Ａを形成し、それぞれによりＴＦＴのソ
ースおよびドレインを構成する。
【０００８】続いて、図３（Ｄ）の工程で、前記表示領
域において、前記ゲート絶縁膜２３Ａ上に、前記ｎ+ 型
アモルファスシリコン層２６Ａと前記チャネル保護膜２
５Ａとを覆うように、ＳｉＮよりなる保護膜２７Ａを堆
積し、さらに前記保護膜２７Ａ中に、前記アモルファス
シリコンパターン２６Ａの一方に対応してコンタクトホ
ール２８Ａを形成する。さらに前記保護膜２７Ａ上にコ
ンタクトホール２８Ａに対応して透明画素電極２９を、
前記コンタクトホール２８Ａを介して前記アモルファス
シリコンパターン２６Ａにコンタクトするように形成す
る。透明画素電極２９は、図２の透明画素電極１１Ｄに
対応する。
域において、前記ゲート絶縁膜２３Ａ上に、前記ｎ+ 型
アモルファスシリコン層２６Ａと前記チャネル保護膜２
５Ａとを覆うように、ＳｉＮよりなる保護膜２７Ａを堆
積し、さらに前記保護膜２７Ａ中に、前記アモルファス
シリコンパターン２６Ａの一方に対応してコンタクトホ
ール２８Ａを形成する。さらに前記保護膜２７Ａ上にコ
ンタクトホール２８Ａに対応して透明画素電極２９を、
前記コンタクトホール２８Ａを介して前記アモルファス
シリコンパターン２６Ａにコンタクトするように形成す
る。透明画素電極２９は、図２の透明画素電極１１Ｄに
対応する。
【０００９】一方、前記図３（Ｄ）左図の工程と同時
に、同図右図に示す端子領域では、アモルファスシリコ
ン層２４Ｂ上に、前記保護膜２７Ａに対応する保護膜２
７Ｂを堆積し、これに前記端子電極２２Ｂを露出するコ
ンタクトホール２８Ｂを形成する。図４に示すように、
かかる液晶表示装置５２では、前記端子領域のコンタク
トホール２８Ｂにおいて、表示パネル５４中の前記端子
電極２２Ｂに駆動集積回路素子５６がＴＡＢリード（図
示せず）により接続される。
に、同図右図に示す端子領域では、アモルファスシリコ
ン層２４Ｂ上に、前記保護膜２７Ａに対応する保護膜２
７Ｂを堆積し、これに前記端子電極２２Ｂを露出するコ
ンタクトホール２８Ｂを形成する。図４に示すように、
かかる液晶表示装置５２では、前記端子領域のコンタク
トホール２８Ｂにおいて、表示パネル５４中の前記端子
電極２２Ｂに駆動集積回路素子５６がＴＡＢリード（図
示せず）により接続される。
【００１０】以上の従来における液晶表示装置において
は、図３（Ａ）〜（Ｄ）の工程によって形成されたＴＦ
Ｔ基板２１に対向ガラス基板を重ね合わせることによっ
て液晶表示装置が構成される。
は、図３（Ａ）〜（Ｄ）の工程によって形成されたＴＦ
Ｔ基板２１に対向ガラス基板を重ね合わせることによっ
て液晶表示装置が構成される。
【００１１】
【発明が解決しようとする課題】ところで、かかる液晶
表示装置を製造する場合においては、半導体集積回路チ
ップの製造の場合と同様に製造コストを低減する必要性
から、大面積のガラス基板上に、複数の前記液晶表示装
置を隣接して製造し、製造後に前記大面積ガラス基板を
個々の液晶表示装置に分割、切断することが一般になさ
れている。前記切断後の一例として従来の液晶表示装置
の断面図を図５に示す。同図の前記液晶表示装置の構成
は、第１の基板４０上に表示領域４８と端子領域４７と
が形成されており、シール４２を介して第２の基板４
０’が前記表示領域４８を覆うように接合されている。
従って、前記端子領域４７は前記第２の基板によって覆
われておらず、周囲からのパーティクル等の混入に対し
て無防備であり、特に前記端子領域４７中の端子電極２
２Ｂが、前記パーティクル等により機械的に破壊等され
た場合には、前記液晶表示装置を駆動する外部回路との
接続が不能となり、液晶表示装置としての機能をも破壊
されることになる。かかるパーティクルは前記ガラス基
板の分割・切断工程において発生しやすい。
表示装置を製造する場合においては、半導体集積回路チ
ップの製造の場合と同様に製造コストを低減する必要性
から、大面積のガラス基板上に、複数の前記液晶表示装
置を隣接して製造し、製造後に前記大面積ガラス基板を
個々の液晶表示装置に分割、切断することが一般になさ
れている。前記切断後の一例として従来の液晶表示装置
の断面図を図５に示す。同図の前記液晶表示装置の構成
は、第１の基板４０上に表示領域４８と端子領域４７と
が形成されており、シール４２を介して第２の基板４
０’が前記表示領域４８を覆うように接合されている。
従って、前記端子領域４７は前記第２の基板によって覆
われておらず、周囲からのパーティクル等の混入に対し
て無防備であり、特に前記端子領域４７中の端子電極２
２Ｂが、前記パーティクル等により機械的に破壊等され
た場合には、前記液晶表示装置を駆動する外部回路との
接続が不能となり、液晶表示装置としての機能をも破壊
されることになる。かかるパーティクルは前記ガラス基
板の分割・切断工程において発生しやすい。
【００１２】そこで本発明は上記の課題を解決し、新規
な手法によって、液晶表示装置を歩留まりよく製造する
方法を提供することを目的とする。
な手法によって、液晶表示装置を歩留まりよく製造する
方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に本発明では、次に述べる各手段を講じたことを特徴と
する。請求項１記載の発明では、第１の基板と、前記第
１の基板に対向して配設され、間に隙間を形成する第２
の基板と、前記隙間に封入された液晶層とよりなる液晶
表示装置において、前記第１の基板の、前記第２の基板
と対面する側の表面には、薄膜トランジスタを含む表示
領域と、前記薄膜トランジスタに電気的に接続された端
子電極を含む端子領域とが形成されており、前記端子領
域には、前記薄膜トランジスタの高さと実質的に等しい
かまたはより高い凸部が形成されていることを特徴とす
る。
に本発明では、次に述べる各手段を講じたことを特徴と
する。請求項１記載の発明では、第１の基板と、前記第
１の基板に対向して配設され、間に隙間を形成する第２
の基板と、前記隙間に封入された液晶層とよりなる液晶
表示装置において、前記第１の基板の、前記第２の基板
と対面する側の表面には、薄膜トランジスタを含む表示
領域と、前記薄膜トランジスタに電気的に接続された端
子電極を含む端子領域とが形成されており、前記端子領
域には、前記薄膜トランジスタの高さと実質的に等しい
かまたはより高い凸部が形成されていることを特徴とす
る。
【００１４】請求項１記載の本発明の特徴によれば、液
晶表示装置製造時のガラス基板切断の際に、ガラス切断
片等のパーティクルが前記液晶表示装置周辺部の端子領
域へ混入した場合でも、前記凸部はその形状が前記薄膜
トランジスタの高さに実質的に等しいかまたはより高
く、かつ前記凸部は前記端子電極の近傍に形成されるた
め、前記パーティクルが前記液晶表示装置の前記端子電
極を機械的に破壊することがない。
晶表示装置製造時のガラス基板切断の際に、ガラス切断
片等のパーティクルが前記液晶表示装置周辺部の端子領
域へ混入した場合でも、前記凸部はその形状が前記薄膜
トランジスタの高さに実質的に等しいかまたはより高
く、かつ前記凸部は前記端子電極の近傍に形成されるた
め、前記パーティクルが前記液晶表示装置の前記端子電
極を機械的に破壊することがない。
【００１５】請求項２記載の発明では、前記薄膜トラン
ジスタと、前記凸部とは、実質的に同一の層構造を有す
ることを特徴とする。請求項２記載の本発明の特徴によ
れば、前記凸部を効率良く形成することができる。請求
項３記載の発明では、前記凸部は、前記表示領域におい
て前記第１の基板上に、前記端子電極に隣接して形成さ
れた導体パターンを含むことを特徴とする。
ジスタと、前記凸部とは、実質的に同一の層構造を有す
ることを特徴とする。請求項２記載の本発明の特徴によ
れば、前記凸部を効率良く形成することができる。請求
項３記載の発明では、前記凸部は、前記表示領域におい
て前記第１の基板上に、前記端子電極に隣接して形成さ
れた導体パターンを含むことを特徴とする。
【００１６】請求項３記載の本発明の特徴によれば、前
記凸部を、前記表示部と同一の工程によって同時に形成
することができる。請求項４記載の発明では、前記薄膜
トランジスタは、前記第１の基板の前記表面に形成され
たゲート電極と、前記表面上に前記ゲート電極を覆うよ
うに形成されたゲート絶縁膜と、前記ゲート絶縁膜上に
形成されたチャネル層と、前記チャネル層上に、前記ゲ
ート電極に対応して形成されたチャネル保護膜と、前記
チャネル層上の、前記チャネル保護膜の両側に、前記チ
ャネル保護膜の一部を覆うように形成されたソース領域
およびドレイン領域と、前記ゲート絶縁膜上に、前記ソ
ース領域およびドレイン領域を覆うように形成された保
護絶縁膜と、前記保護絶縁膜上に形成され、前記保護絶
縁膜中に形成されたコンタクトホールを介して前記ドレ
イン領域とコンタクトする透明画素電極とよりなり、前
記凸部は、前記端子領域において前記表面上に、前記端
子電極に隣接して形成され、前記ゲート電極と実質的に
同一の組成と厚さを有する導体パターンと、前記表面上
に前記導体パターンを覆うように形成され、前記ゲート
絶縁膜と実質的に同一の組成と厚さを有する第１の絶縁
膜と、前記第１の絶縁膜の上層に形成された第１の半導
体層と、前記第１の半導体層上に、前記導体パターンに
対応して形成られ、前記チャネル保護膜と実質的に同一
の組成と厚さを有する第２の絶縁膜と、前記第２の絶縁
膜上に形成され、前記ソース領域およびドレイン領域と
実質的に同一の組成と厚さを有する第２の半導体層と、
前記第１の半導体層上に、前記第２の導体パターンを覆
うように形成され、前記保護絶縁膜と実質的に同一の組
成と厚さを有する第３の絶縁膜とよりなることを特徴と
する。
記凸部を、前記表示部と同一の工程によって同時に形成
することができる。請求項４記載の発明では、前記薄膜
トランジスタは、前記第１の基板の前記表面に形成され
たゲート電極と、前記表面上に前記ゲート電極を覆うよ
うに形成されたゲート絶縁膜と、前記ゲート絶縁膜上に
形成されたチャネル層と、前記チャネル層上に、前記ゲ
ート電極に対応して形成されたチャネル保護膜と、前記
チャネル層上の、前記チャネル保護膜の両側に、前記チ
ャネル保護膜の一部を覆うように形成されたソース領域
およびドレイン領域と、前記ゲート絶縁膜上に、前記ソ
ース領域およびドレイン領域を覆うように形成された保
護絶縁膜と、前記保護絶縁膜上に形成され、前記保護絶
縁膜中に形成されたコンタクトホールを介して前記ドレ
イン領域とコンタクトする透明画素電極とよりなり、前
記凸部は、前記端子領域において前記表面上に、前記端
子電極に隣接して形成され、前記ゲート電極と実質的に
同一の組成と厚さを有する導体パターンと、前記表面上
に前記導体パターンを覆うように形成され、前記ゲート
絶縁膜と実質的に同一の組成と厚さを有する第１の絶縁
膜と、前記第１の絶縁膜の上層に形成された第１の半導
体層と、前記第１の半導体層上に、前記導体パターンに
対応して形成られ、前記チャネル保護膜と実質的に同一
の組成と厚さを有する第２の絶縁膜と、前記第２の絶縁
膜上に形成され、前記ソース領域およびドレイン領域と
実質的に同一の組成と厚さを有する第２の半導体層と、
前記第１の半導体層上に、前記第２の導体パターンを覆
うように形成され、前記保護絶縁膜と実質的に同一の組
成と厚さを有する第３の絶縁膜とよりなることを特徴と
する。
【００１７】請求項４記載の本発明の特徴によれば、前
記凸部の形成は、フォトマスクを、前記薄膜トランジス
タ用のものに前記凸部用のものを付加的に作成する工程
のみによって、後の工程を前記薄膜トランジスタのもの
と同一の工程により形成することができる。請求項５記
載の発明では、第１の基板と、間に隙間を形成する第２
の基板と、前記隙間に封入された液晶層とよりなる液晶
表示装置の製造方法において、前記第１の基板の、前記
第２の基板と対面する側の表面に、薄膜トランジスタを
含む表示領域を形成する工程と、前記薄膜トランジスタ
に電気的に接続された端子電極を含む端子領域とを形成
する工程とよりなり、前記端子領域を形成する工程は、
前記端子領域に前記薄膜トランジスタの高さと実質的に
等しいかまたはより高い凸部を形成する工程とを含むこ
とを特徴とする。
記凸部の形成は、フォトマスクを、前記薄膜トランジス
タ用のものに前記凸部用のものを付加的に作成する工程
のみによって、後の工程を前記薄膜トランジスタのもの
と同一の工程により形成することができる。請求項５記
載の発明では、第１の基板と、間に隙間を形成する第２
の基板と、前記隙間に封入された液晶層とよりなる液晶
表示装置の製造方法において、前記第１の基板の、前記
第２の基板と対面する側の表面に、薄膜トランジスタを
含む表示領域を形成する工程と、前記薄膜トランジスタ
に電気的に接続された端子電極を含む端子領域とを形成
する工程とよりなり、前記端子領域を形成する工程は、
前記端子領域に前記薄膜トランジスタの高さと実質的に
等しいかまたはより高い凸部を形成する工程とを含むこ
とを特徴とする。
【００１８】請求項５記載の本発明の特徴によれば、液
晶表示装置製造時のガラス基板切断の際に、ガラス切断
片等のパーティクルが前記液晶表示装置周辺部の端子領
域へ混入した場合でも、前記凸部はその形状の高さが前
記薄膜トランジスタに実質的に等しいかまたはより高
く、かつ前記凸部は前記端子電極の近傍に形成されるた
め、前記パーティクルが前記液晶表示装置の前記端子電
極を機械的に破壊することがない。
晶表示装置製造時のガラス基板切断の際に、ガラス切断
片等のパーティクルが前記液晶表示装置周辺部の端子領
域へ混入した場合でも、前記凸部はその形状の高さが前
記薄膜トランジスタに実質的に等しいかまたはより高
く、かつ前記凸部は前記端子電極の近傍に形成されるた
め、前記パーティクルが前記液晶表示装置の前記端子電
極を機械的に破壊することがない。
【００１９】請求項６記載の発明では、前記薄膜トラン
ジスタと前記凸部とは、実質的に同一の工程によって、
実質的に同時に形成されることを特徴とする。請求項６
記載の本発明の特徴によれば、前記凸部を高率良く形成
することができる。
ジスタと前記凸部とは、実質的に同一の工程によって、
実質的に同時に形成されることを特徴とする。請求項６
記載の本発明の特徴によれば、前記凸部を高率良く形成
することができる。
【００２０】請求項７記載の発明では、前記凸部を形成
する工程は、前記表示領域において前記第１の基板上に
前記端子領域に隣接して、導体パターンを、前記ゲート
電極を形成する工程と実質的に同時に形成する工程を含
むことを特徴とする。請求項７記載の本発明の特徴によ
れば、前記凸部を、前記表示部と同一の工程によって同
時に形成することができる。
する工程は、前記表示領域において前記第１の基板上に
前記端子領域に隣接して、導体パターンを、前記ゲート
電極を形成する工程と実質的に同時に形成する工程を含
むことを特徴とする。請求項７記載の本発明の特徴によ
れば、前記凸部を、前記表示部と同一の工程によって同
時に形成することができる。
【００２１】請求項８記載の発明では、前記表示領域を
形成する工程は、前記第１の基板の前記表面にゲート電
極を形成する工程と、前記表面上に前記ゲート電極を覆
うようにゲート絶縁膜を形成する工程と、前記ゲート絶
縁膜上にチャネル層を形成する工程と、前記チャネル層
上に、前記ゲート電極に対応してチャネル保護膜を形成
する工程と、前記チャネル層上の、前記チャネル保護膜
の両側に、前記チャネル保護膜の一部を覆うようにソー
ス領域およびドレイン領域を形成する工程と、前記ゲー
ト絶縁膜上に、前記ソース領域およびドレイン領域を覆
うように保護絶縁膜を形成する工程と、前記保護絶縁膜
上に、前記保護絶縁膜中に形成されたコンタクトホール
を介して、透明画素電極を前記ドレイン領域とコンタク
トするように形成する工程とを含み、前記凸部を形成す
る工程は、前記第１の基板表面上に、端子電極と前記端
子電極に隣接した導体パターンとを、前記ゲート電極を
形成する工程と同時に形成する工程と、前記第１の基板
表面上に前記導体パターンを覆うように、前記ゲート絶
縁膜と実質的に同一の組成と厚さに第１の絶縁膜を、前
記ゲート絶縁膜を形成する工程と同時に形成する工程
と、前記第１の絶縁膜上に、前記チャネル層に対応して
第１の半導体層を、前記チャネル層を形成する工程と同
時に形成する工程と、前記導体パターンと前記第１の半
導体層上に、前記導体パターンに対応して、前記チャネ
ル保護膜と実質的に同一の組成と厚さに第２の絶縁膜
を、前記チャネル保護膜を形成する工程と同時に形成す
る工程と、前記第２の絶縁膜上に、前記ソース領域およ
びドレイン領域と実質的に同一の組成と厚さに第２の半
導体層を、前記ソース領域およびドレイン領域を形成す
る工程と同時に形成する工程と、前記第１の絶縁膜上
に、前記第２の半導体層を覆うように、前記保護絶縁膜
と実質的に同一の組成と厚さに第３の絶縁膜を、前記保
護絶縁膜を形成する工程と同時に形成する工程を有する
ことを特徴とする。
形成する工程は、前記第１の基板の前記表面にゲート電
極を形成する工程と、前記表面上に前記ゲート電極を覆
うようにゲート絶縁膜を形成する工程と、前記ゲート絶
縁膜上にチャネル層を形成する工程と、前記チャネル層
上に、前記ゲート電極に対応してチャネル保護膜を形成
する工程と、前記チャネル層上の、前記チャネル保護膜
の両側に、前記チャネル保護膜の一部を覆うようにソー
ス領域およびドレイン領域を形成する工程と、前記ゲー
ト絶縁膜上に、前記ソース領域およびドレイン領域を覆
うように保護絶縁膜を形成する工程と、前記保護絶縁膜
上に、前記保護絶縁膜中に形成されたコンタクトホール
を介して、透明画素電極を前記ドレイン領域とコンタク
トするように形成する工程とを含み、前記凸部を形成す
る工程は、前記第１の基板表面上に、端子電極と前記端
子電極に隣接した導体パターンとを、前記ゲート電極を
形成する工程と同時に形成する工程と、前記第１の基板
表面上に前記導体パターンを覆うように、前記ゲート絶
縁膜と実質的に同一の組成と厚さに第１の絶縁膜を、前
記ゲート絶縁膜を形成する工程と同時に形成する工程
と、前記第１の絶縁膜上に、前記チャネル層に対応して
第１の半導体層を、前記チャネル層を形成する工程と同
時に形成する工程と、前記導体パターンと前記第１の半
導体層上に、前記導体パターンに対応して、前記チャネ
ル保護膜と実質的に同一の組成と厚さに第２の絶縁膜
を、前記チャネル保護膜を形成する工程と同時に形成す
る工程と、前記第２の絶縁膜上に、前記ソース領域およ
びドレイン領域と実質的に同一の組成と厚さに第２の半
導体層を、前記ソース領域およびドレイン領域を形成す
る工程と同時に形成する工程と、前記第１の絶縁膜上
に、前記第２の半導体層を覆うように、前記保護絶縁膜
と実質的に同一の組成と厚さに第３の絶縁膜を、前記保
護絶縁膜を形成する工程と同時に形成する工程を有する
ことを特徴とする。
【００２２】請求項８記載の本発明の特徴によれば、前
記凸部の形成は、フォトマスクを、前記薄膜トランジス
タ用のものに前記凸部用のものを付加的に作成する工程
のみによって、後の工程を前記薄膜トランジスタのもの
と同一の工程により形成することができる。
記凸部の形成は、フォトマスクを、前記薄膜トランジス
タ用のものに前記凸部用のものを付加的に作成する工程
のみによって、後の工程を前記薄膜トランジスタのもの
と同一の工程により形成することができる。
【００２３】
【発明の実施の形態】[ 実施例１]図６（Ａ）〜（Ｄ）
は、本発明による液晶表示装置の製造工程を示す断面図
である。ただし、図６（Ａ）〜（Ｄ）の各図中、左図は
ＴＦＴ１１Ｃを含む表示領域を、また右図はパッド電極
１１Ａ、１１Ｂを含む端子領域を示す。ここに左図表示
領域は、従来例による前記表示領域と同一の工程である
が、各構成要素について異なる番号を付してある。
は、本発明による液晶表示装置の製造工程を示す断面図
である。ただし、図６（Ａ）〜（Ｄ）の各図中、左図は
ＴＦＴ１１Ｃを含む表示領域を、また右図はパッド電極
１１Ａ、１１Ｂを含む端子領域を示す。ここに左図表示
領域は、従来例による前記表示領域と同一の工程である
が、各構成要素について異なる番号を付してある。
【００２４】まず、図６（Ａ）を参照するに、前記表示
領域に対応して、前記ＴＦＴ基板１１に対応するガラス
基板６０上に、前記走査電極１１ａに接続されたＡｌ−
Ｎｄ合金あるいはＡｌ−Ｓｃ合金パターン６２Ａが、前
記ＴＦＴ部のゲート電極として形成される。同時に、前
記ガラス基板６０上の端子領域において、前記ガラス基
板６０上に、前記パッド電極１１Ａ、１１Ｂに対応する
端子電極３２Ｂが、従来例と同様に形成される。また同
時に本実施例では、ガラス基板６０上に複数の端子電極
３２Ｂと共に、前記端子電極３２Ｂの中間に位置するよ
うに、端子電極３２Ｂと同一の厚さで導体パターン６２
Ｂを形成する。
領域に対応して、前記ＴＦＴ基板１１に対応するガラス
基板６０上に、前記走査電極１１ａに接続されたＡｌ−
Ｎｄ合金あるいはＡｌ−Ｓｃ合金パターン６２Ａが、前
記ＴＦＴ部のゲート電極として形成される。同時に、前
記ガラス基板６０上の端子領域において、前記ガラス基
板６０上に、前記パッド電極１１Ａ、１１Ｂに対応する
端子電極３２Ｂが、従来例と同様に形成される。また同
時に本実施例では、ガラス基板６０上に複数の端子電極
３２Ｂと共に、前記端子電極３２Ｂの中間に位置するよ
うに、端子電極３２Ｂと同一の厚さで導体パターン６２
Ｂを形成する。
【００２５】次に、図６（Ｂ）の工程で、前記表示領域
において、ＳｉＮよりなるゲート絶縁膜６３Ａを、前記
ゲート電極６２Ａを覆うように堆積し、さらに前記ゲー
ト絶縁膜６３Ａの上層に、ｎ- 型の不純物をドープした
アモルファスシリコン層６４Ａを堆積する。続いて、前
記ゲート電極６２Ａ直上の活性領域６４Ａ中のチャネル
領域に相当する部分に、ＳｉＮよりなるチャネル保護膜
６５Ａをパターニング形成する。
において、ＳｉＮよりなるゲート絶縁膜６３Ａを、前記
ゲート電極６２Ａを覆うように堆積し、さらに前記ゲー
ト絶縁膜６３Ａの上層に、ｎ- 型の不純物をドープした
アモルファスシリコン層６４Ａを堆積する。続いて、前
記ゲート電極６２Ａ直上の活性領域６４Ａ中のチャネル
領域に相当する部分に、ＳｉＮよりなるチャネル保護膜
６５Ａをパターニング形成する。
【００２６】図６（Ｂ）の工程では、同時に右図の端子
領域において、前記端子電極３２Ｂと共に前記導体パタ
ーン６２Ｂをも覆うように、前記ＳｉＮよりなる絶縁膜
６３Ａと同一の組成および厚さで絶縁膜６３Ｂを堆積
し、さらに前記絶縁膜６３Ｂの上層に、前記アモルファ
スシリコン層６４Ａと同一の厚さでアモルファスシリコ
ン層６４Ｂを形成する。続いてその上層に、ＳｉＮより
なる前記チャネル保護膜６５Ａと同一の組成および厚さ
でチャネル保護膜６５Ｂをパターニング形成する。
領域において、前記端子電極３２Ｂと共に前記導体パタ
ーン６２Ｂをも覆うように、前記ＳｉＮよりなる絶縁膜
６３Ａと同一の組成および厚さで絶縁膜６３Ｂを堆積
し、さらに前記絶縁膜６３Ｂの上層に、前記アモルファ
スシリコン層６４Ａと同一の厚さでアモルファスシリコ
ン層６４Ｂを形成する。続いてその上層に、ＳｉＮより
なる前記チャネル保護膜６５Ａと同一の組成および厚さ
でチャネル保護膜６５Ｂをパターニング形成する。
【００２７】さらに、図６（Ｃ）の工程では、前記表示
領域において、前記アモルファス・シリコン層６４Ａ上
に、前記チャネル保護膜６５Ａの両側に隣接して、ｎ+
型アモルファスシリコンパターン６６Ａを形成し、それ
ぞれによりＴＦＴのソースおよびドレインを構成する。
図６（Ｃ）の工程では、同時に右図の端子領域におい
て、前記チャネル保護膜６５Ｂを覆うように、ｎ+ 型ア
モルファスシリコンパターン６６Ｂを形成する。このｎ
+ 型アモルファスシリコン６６Ｂをエッチングによりパ
ターニングする際に、その下層のアモルファスシリコン
層６４Ｂの表出した領域をも同時にエッチングして除去
する。
領域において、前記アモルファス・シリコン層６４Ａ上
に、前記チャネル保護膜６５Ａの両側に隣接して、ｎ+
型アモルファスシリコンパターン６６Ａを形成し、それ
ぞれによりＴＦＴのソースおよびドレインを構成する。
図６（Ｃ）の工程では、同時に右図の端子領域におい
て、前記チャネル保護膜６５Ｂを覆うように、ｎ+ 型ア
モルファスシリコンパターン６６Ｂを形成する。このｎ
+ 型アモルファスシリコン６６Ｂをエッチングによりパ
ターニングする際に、その下層のアモルファスシリコン
層６４Ｂの表出した領域をも同時にエッチングして除去
する。
【００２８】続いて、図６（Ｄ）の工程で、前記表示領
域において、前記ｎ+ 型アモルファスシリコン層６６Ａ
と、前記チャネル保護膜６５Ａと、さらに前記アモルフ
ァスシリコン層６４Ａ上に、ＳｉＮよりなる保護膜６７
Ａを堆積し、アモルファスシリコンパターン６６Ａ上に
開口されたコンタクトホール６８Ａを介して、透明画素
電極６９Ａが形成される。透明画素電極６９Ａは、図２
の透明画素電極１１Ｄに対応する。
域において、前記ｎ+ 型アモルファスシリコン層６６Ａ
と、前記チャネル保護膜６５Ａと、さらに前記アモルフ
ァスシリコン層６４Ａ上に、ＳｉＮよりなる保護膜６７
Ａを堆積し、アモルファスシリコンパターン６６Ａ上に
開口されたコンタクトホール６８Ａを介して、透明画素
電極６９Ａが形成される。透明画素電極６９Ａは、図２
の透明画素電極１１Ｄに対応する。
【００２９】さらに、図６（Ｄ）の工程で、同図右図に
示す端子領域では、アモルファスシリコン層６６Ｂ、お
よびアモルファスシリコン層６４Ｂの上層に、ＳｉＮよ
りなる保護膜５０Ｂを堆積し、続いて保護膜５０Ｂの上
層の、アモルファスシリコン層６６Ｂの上層の領域に、
透明画素電極６９Ｂをパターニングにより形成し、さら
に続いて端子電極３２Ｂ上に、コンタクトホール３９Ｂ
を形成する。
示す端子領域では、アモルファスシリコン層６６Ｂ、お
よびアモルファスシリコン層６４Ｂの上層に、ＳｉＮよ
りなる保護膜５０Ｂを堆積し、続いて保護膜５０Ｂの上
層の、アモルファスシリコン層６６Ｂの上層の領域に、
透明画素電極６９Ｂをパターニングにより形成し、さら
に続いて端子電極３２Ｂ上に、コンタクトホール３９Ｂ
を形成する。
【００３０】このように、本実施例では、端子部におけ
る工程で、２つの端子電極２２Ｂの中間に位置する導体
パターン６２Ｂを形成する。従来例では、図３（Ｄ）右
図のように、２つの端子電極２２Ｂの中間では、ガラス
基板２１上に直接に形成された絶縁膜２３Ｂ上にアモル
ファスシリコン層２４Ｂを形成し、さらにその上層に保
護膜２７Ｂを堆積した構成となっており、平坦な構造が
形成されている。これに対して、本実施例である図６
（Ｄ）右図においては、端子電極２２Ｂの中間には第２
の導体パターン６２Ｂを有し、前記導体パターン６２Ｂ
の上層の領域において、同図左図の工程において使用し
た薄膜を、すべて同図右図の同一の工程において重ねて
堆積している。したがって、右図の端子領域における堆
積後の基板表面から最上部までの高さは、必然的に左図
の素子領域の工程を実施後の基板表面から最上部までの
高さとほぼ等しいかまたはそれ以上になる。さらにその
形状は、前記導体パターン６２Ｂの、比較的小面積の形
状に沿うように、最上部が突き出たいわゆる突起部を形
成する。
る工程で、２つの端子電極２２Ｂの中間に位置する導体
パターン６２Ｂを形成する。従来例では、図３（Ｄ）右
図のように、２つの端子電極２２Ｂの中間では、ガラス
基板２１上に直接に形成された絶縁膜２３Ｂ上にアモル
ファスシリコン層２４Ｂを形成し、さらにその上層に保
護膜２７Ｂを堆積した構成となっており、平坦な構造が
形成されている。これに対して、本実施例である図６
（Ｄ）右図においては、端子電極２２Ｂの中間には第２
の導体パターン６２Ｂを有し、前記導体パターン６２Ｂ
の上層の領域において、同図左図の工程において使用し
た薄膜を、すべて同図右図の同一の工程において重ねて
堆積している。したがって、右図の端子領域における堆
積後の基板表面から最上部までの高さは、必然的に左図
の素子領域の工程を実施後の基板表面から最上部までの
高さとほぼ等しいかまたはそれ以上になる。さらにその
形状は、前記導体パターン６２Ｂの、比較的小面積の形
状に沿うように、最上部が突き出たいわゆる突起部を形
成する。
【００３１】前記突起部を構成する各薄膜の厚さは、導
体パターン６２Ｂが２００ｎｍ程度、ゲート絶縁膜６３
Ｂが４００ｎｍ、第１のシリコン６４Ｂが４０ｎｍ程
度、第１の絶縁膜６５Ｂが４００ｎｍ程度、ｎ+ 型アモ
ルファスシリコンパターン６６Ｂが５０ｎｍ程度、保護
膜５０Ｂが３００ｎｍ程度、透明電極６９Ｂが１００ｎ
ｍであり、最終的な前記突起部の厚さは、１５００ｎｍ
（１．５μｍ）程度である。
体パターン６２Ｂが２００ｎｍ程度、ゲート絶縁膜６３
Ｂが４００ｎｍ、第１のシリコン６４Ｂが４０ｎｍ程
度、第１の絶縁膜６５Ｂが４００ｎｍ程度、ｎ+ 型アモ
ルファスシリコンパターン６６Ｂが５０ｎｍ程度、保護
膜５０Ｂが３００ｎｍ程度、透明電極６９Ｂが１００ｎ
ｍであり、最終的な前記突起部の厚さは、１５００ｎｍ
（１．５μｍ）程度である。
【００３２】ところで、本発明に係る特徴は上述したよ
うに、従来の液晶表示装置において問題であった、ガラ
ス基板切断時のガラス切断片等のパーティクルが液晶表
示装置中の周辺領域に形成した素子の一部に混入し、端
子電極等を破壊するという課題を解決する点にある。前
記実施例による第１の基板上に表示領域および端子領域
を形成後に、対向基板である第２の基板を配置し、これ
を切断した後の液晶表示装置の断面図を図７に示す。
うに、従来の液晶表示装置において問題であった、ガラ
ス基板切断時のガラス切断片等のパーティクルが液晶表
示装置中の周辺領域に形成した素子の一部に混入し、端
子電極等を破壊するという課題を解決する点にある。前
記実施例による第１の基板上に表示領域および端子領域
を形成後に、対向基板である第２の基板を配置し、これ
を切断した後の液晶表示装置の断面図を図７に示す。
【００３３】図７を参照するに、突起部４５と端子電極
３２Ｂとを有する端子領域４６および表示領域４８が形
成された第１の基板４０と、第２の基板４０’とが、シ
ール４２および図示しないスペーサを介して対向されて
いる。同図において、前記端子領域４６では、２つの端
子電極３２Ｂとその間に前記突起部４５があって、その
高さは前述したように約１．９μｍである。また前記第
１及び第２の基板間の間隔は２〜３μｍ程度であって、
混入する前記パーティクル４４の大きさは高々１〜２μ
ｍ程度である。従って、前記両端子電極の間隔が数μｍ
程度のオーダーである場合には、前記端子電極表面に対
するの前記パーティクルの接触あるいは破壊等を生じる
ことがない。
３２Ｂとを有する端子領域４６および表示領域４８が形
成された第１の基板４０と、第２の基板４０’とが、シ
ール４２および図示しないスペーサを介して対向されて
いる。同図において、前記端子領域４６では、２つの端
子電極３２Ｂとその間に前記突起部４５があって、その
高さは前述したように約１．９μｍである。また前記第
１及び第２の基板間の間隔は２〜３μｍ程度であって、
混入する前記パーティクル４４の大きさは高々１〜２μ
ｍ程度である。従って、前記両端子電極の間隔が数μｍ
程度のオーダーである場合には、前記端子電極表面に対
するの前記パーティクルの接触あるいは破壊等を生じる
ことがない。
【００３４】このように、本発明は、液晶表示装置の前
記表示領域は、上層を第２の基板等によって覆われるた
め、前記表示領域中への前記パーティクルの混入による
素子破壊は起こりにくい一方、前記端子領域では、前記
端子電極は前記外部端子との接続のためにその表面が液
晶層中にさらされるため、混入した前記パーティクル等
による接触に対して無防備であり、機械的破壊が容易に
起こりやすいという、液晶表示装置における本質的な問
題を解決する方法を提供するものである。
記表示領域は、上層を第２の基板等によって覆われるた
め、前記表示領域中への前記パーティクルの混入による
素子破壊は起こりにくい一方、前記端子領域では、前記
端子電極は前記外部端子との接続のためにその表面が液
晶層中にさらされるため、混入した前記パーティクル等
による接触に対して無防備であり、機械的破壊が容易に
起こりやすいという、液晶表示装置における本質的な問
題を解決する方法を提供するものである。
【００３５】
【発明の効果】以上の実施例において説明したように、
本発明によれば、薄膜素子上にいわゆる突起部を形成す
ることによって、前記薄膜素子中の端子電極と対向する
第２の基板との間隔を一定以上確保することができ、液
晶表示装置を構成するガラス基板を切断する時に、発生
するガラス切断片等のパーティクルが、薄膜素子内に混
入することによって、前記端子電極表面が、前記ガラス
切断片等によって機械的に破壊され、電気的な接合不良
を生じるのを防止することができる。
本発明によれば、薄膜素子上にいわゆる突起部を形成す
ることによって、前記薄膜素子中の端子電極と対向する
第２の基板との間隔を一定以上確保することができ、液
晶表示装置を構成するガラス基板を切断する時に、発生
するガラス切断片等のパーティクルが、薄膜素子内に混
入することによって、前記端子電極表面が、前記ガラス
切断片等によって機械的に破壊され、電気的な接合不良
を生じるのを防止することができる。
【図１】従来および本発明の液晶表示装置の概観を示す
斜視図である。
斜視図である。
【図２】図１の液晶表示装置を構成するガラス基板上に
形成されるＴＦＴアレイを示す図である。
形成されるＴＦＴアレイを示す図である。
【図３】（Ａ）〜（Ｄ）は従来の表示領域部および端子
領域部の製造工程を示す断面図である。
領域部の製造工程を示す断面図である。
【図４】液晶表示装置の液晶表示パネルに駆動回路を張
り付けた後の構成図である。
り付けた後の構成図である。
【図５】従来の液晶表示装置の断面図である。
【図６】（Ａ）〜（Ｄ）は本発明の表示領域部および端
子領域部の製造工程を示す断面図である。
子領域部の製造工程を示す断面図である。
【図７】本発明における液晶表示装置の断面図である。
１ 液晶層 １０ 液晶表示装置 １１、１２ ガラス基板 １１Ａ、１１Ｂ パッド電極 １１ａ 走査電極 １１ｂ 信号電極 １１Ｃ ＴＦＴ １１Ｄ 透明画素 ２１、６０ 基板 ２２Ａ、６２Ａ ゲート電極 ２２Ｂ、６２Ｂ 端子電極 ２３Ａ、２３Ｂ、６３Ａ、６３Ｂ ゲート絶縁膜 ２４Ａ、２４Ｂ、６４Ａ、６４Ｂ アモルファスシリ
コン層 ２５Ａ、６５Ａ、６５Ｂ チャネル保護膜 ２６Ａ、６６Ａ、６６Ｂ ｎ+ 型アモルファ
スシリコン層 ２７Ａ、２７Ｂ、５０Ｂ、６７Ａ 保護膜 ２８Ａ、２８Ｂ、３９Ｂ、６８Ａ コンタクトホール ２９ オーミック電極 ３２Ｂ 端子電極 ４０ 第１の基板 ４０’ 第２の基板 ４１ 液晶表示装置 ４２ シール ４４ パーティクル ４５ 突起部 ４６、４７ 端子領域 ４８ 表示領域 ５２ 液晶表示パネル ５４ 表示パネル ５６ 駆動回路 ６９Ａ、６９Ｂ 透明画素電極
コン層 ２５Ａ、６５Ａ、６５Ｂ チャネル保護膜 ２６Ａ、６６Ａ、６６Ｂ ｎ+ 型アモルファ
スシリコン層 ２７Ａ、２７Ｂ、５０Ｂ、６７Ａ 保護膜 ２８Ａ、２８Ｂ、３９Ｂ、６８Ａ コンタクトホール ２９ オーミック電極 ３２Ｂ 端子電極 ４０ 第１の基板 ４０’ 第２の基板 ４１ 液晶表示装置 ４２ シール ４４ パーティクル ４５ 突起部 ４６、４７ 端子領域 ４８ 表示領域 ５２ 液晶表示パネル ５４ 表示パネル ５６ 駆動回路 ６９Ａ、６９Ｂ 透明画素電極
フロントページの続き Ｆターム(参考） 2H092 HA28 JA26 JA33 JA35 JA39 JA43 KA05 KA12 KA19 KB05 MA37 NA15 NA17 NA27 NA29 5C094 AA31 AA42 BA03 BA43 CA19 DA12 DA15 DB02 FA02 FB12 FB14
Claims (8)
- 【請求項１】 第１の基板と、 前記第１の基板に対向して配設され、間に隙間を形成す
る第２の基板と、 前記隙間に封入された液晶層とよりなる液晶表示装置に
おいて、 前記第１の基板の、前記第２の基板と対面する側の表面
には、薄膜トランジスタを含む表示領域と、前記薄膜ト
ランジスタに電気的に接続された端子電極を含む端子領
域とが形成されており、 前記端子領域には、前記薄膜トランジスタの高さと実質
的に等しいかまたはより高い凸部が形成されていること
を特徴とする液晶表示装置。 - 【請求項２】 前記薄膜トランジスタと、前記凸部と
は、実質的に同一の層構造を有することを特徴とする請
求項１記載の液晶表示装置。 - 【請求項３】 前記凸部は、前記表示領域において前記
第１の基板上に、前記端子電極に隣接して形成された導
体パターンを含むことを特徴とする請求項１または２記
載の液晶表示装置。 - 【請求項４】 前記薄膜トランジスタは、前記第１の基
板の前記表面に形成されたゲート電極と、前記表面上に
前記ゲート電極を覆うように形成されたゲート絶縁膜
と、前記ゲート絶縁膜上に形成されたチャネル層と、前
記チャネル層上に、前記ゲート電極に対応して形成され
たチャネル保護膜と、前記チャネル層上の、前記チャネ
ル保護膜の両側に、前記チャネル保護膜の一部を覆うよ
うに形成されたソース領域およびドレイン領域と、前記
ゲート絶縁膜上に、前記ソース領域およびドレイン領域
を覆うように形成された保護絶縁膜と、前記保護絶縁膜
上に形成され、前記保護絶縁膜中に形成されたコンタク
トホールを介して前記ドレイン領域とコンタクトする透
明画素電極とよりなり、前記凸部は、前記端子領域にお
いて前記表面上に、前記端子電極に隣接して形成され、
前記ゲート電極と実質的に同一の組成と厚さを有する導
体パターンと、前記表面上に前記導体パターンを覆うよ
うに形成され、前記ゲート絶縁膜と実質的に同一の組成
と厚さを有する第１の絶縁膜と、前記第１の絶縁膜の上
層に形成された第１の半導体層と、前記第１の半導体層
上に、前記導体パターンに対応して形成られ、前記チャ
ネル保護膜と実質的に同一の組成と厚さを有する第２の
絶縁膜と、前記第２の絶縁膜上に形成され、前記ソース
領域およびドレイン領域と実質的に同一の組成と厚さを
有する第２の半導体層と、前記第１の半導体層上に、前
記第２の導体パターンを覆うように形成され、前記保護
絶縁膜と実質的に同一の組成と厚さを有する第３の絶縁
膜とよりなることを特徴とする請求項１または２記載の
液晶表示装置。 - 【請求項５】 第１の基板と、間に隙間を形成する第２
の基板と、前記隙間に封入された液晶層とよりなる液晶
表示装置の製造方法において、 前記第１の基板の、前記第２の基板と対面する側の表面
に、薄膜トランジスタを含む表示領域を形成する工程
と、 前記薄膜トランジスタに電気的に接続された端子電極を
含む端子領域とを形成する工程とよりなり、 前記端子領域を形成する工程は、前記端子領域に前記薄
膜トランジスタの高さと実質的に等しいかまたはより高
い凸部を形成する工程とを含むことを特徴とする液晶表
示装置の製造方法。 - 【請求項６】 前記薄膜トランジスタと前記凸部とは、
実質的に同一の工程によって、実質的に同時に形成され
ることを特徴とする請求項５記載の液晶表示装置の製造
方法。 - 【請求項７】 前記凸部を形成する工程は、前記表示領
域において前記第１の基板上に前記端子領域に隣接し
て、導体パターンを、前記ゲート電極を形成する工程と
実質的に同時に形成する工程を含むことを特徴とする請
求項５または６記載の液晶表示装置の製造方法。 - 【請求項８】 前記表示領域を形成する工程は、前記第
１の基板の前記表面にゲート電極を形成する工程と、前
記表面上に前記ゲート電極を覆うようにゲート絶縁膜を
形成する工程と、前記ゲート絶縁膜上にチャネル層を形
成する工程と、前記チャネル層上に、前記ゲート電極に
対応してチャネル保護膜を形成する工程と、前記チャネ
ル層上の、前記チャネル保護膜の両側に、前記チャネル
保護膜の一部を覆うようにソース領域およびドレイン領
域を形成する工程と、前記ゲート絶縁膜上に、前記ソー
ス領域およびドレイン領域を覆うように保護絶縁膜を形
成する工程と、前記保護絶縁膜上に、前記保護絶縁膜中
に形成されたコンタクトホールを介して、透明画素電極
を前記ドレイン領域とコンタクトするように形成する工
程とを含み、 前記凸部を形成する工程は、前記第１の基板表面上に、
端子電極と前記端子電極に隣接した導体パターンとを、
前記ゲート電極を形成する工程と同時に形成する工程
と、前記第１の基板表面上に前記導体パターンを覆うよ
うに、前記ゲート絶縁膜と実質的に同一の組成と厚さに
第１の絶縁膜を、前記ゲート絶縁膜を形成する工程と同
時に形成する工程と、前記第１の絶縁膜上に、前記チャ
ネル層に対応して第１の半導体層を、前記チャネル層を
形成する工程と同時に形成する工程と、前記導体パター
ンと前記第１の半導体層上に、前記導体パターンに対応
して、前記チャネル保護膜と実質的に同一の組成と厚さ
に第２の絶縁膜を、前記チャネル保護膜を形成する工程
と同時に形成する工程と、前記第２の絶縁膜上に、前記
ソース領域およびドレイン領域と実質的に同一の組成と
厚さに第２の半導体層を、前記ソース領域およびドレイ
ン領域を形成する工程と同時に形成する工程と、前記第
１の絶縁膜上に、前記第２の半導体層を覆うように、前
記保護絶縁膜と実質的に同一の組成と厚さに第３の絶縁
膜を、前記保護絶縁膜を形成する工程と同時に形成する
工程を有することを特徴とする請求項５または６記載の
液晶表示装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19201098A JP4017754B2 (ja) | 1998-07-07 | 1998-07-07 | 液晶表示装置およびその製造方法 |
| US09/347,651 US6459466B1 (en) | 1998-07-07 | 1999-07-06 | Liquid-crystal display device with improved yield of production and method of fabricating the same |
| TW088111440A TW429367B (en) | 1998-07-07 | 1999-07-06 | Liquid-crystal display device and method of fabricating the same |
| KR1019990027375A KR20000011559A (ko) | 1998-07-07 | 1999-07-07 | 액정표시장치및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19201098A JP4017754B2 (ja) | 1998-07-07 | 1998-07-07 | 液晶表示装置およびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000029061A true JP2000029061A (ja) | 2000-01-28 |
| JP2000029061A5 JP2000029061A5 (ja) | 2005-02-03 |
| JP4017754B2 JP4017754B2 (ja) | 2007-12-05 |
Family
ID=16284112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19201098A Expired - Fee Related JP4017754B2 (ja) | 1998-07-07 | 1998-07-07 | 液晶表示装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6459466B1 (ja) |
| JP (1) | JP4017754B2 (ja) |
| KR (1) | KR20000011559A (ja) |
| TW (1) | TW429367B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001093598A (ja) * | 1999-07-22 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | コンタクト構造および半導体装置 |
| JP2014142446A (ja) * | 2013-01-23 | 2014-08-07 | Mitsubishi Electric Corp | 表示パネル及び表示装置 |
| CN111025715A (zh) * | 2019-12-10 | 2020-04-17 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100656915B1 (ko) * | 2000-09-08 | 2006-12-12 | 삼성전자주식회사 | 신호 전송용 필름, 이를 포함하는 제어 신호부 및 액정표시 장치 |
| KR100715943B1 (ko) * | 2001-01-29 | 2007-05-08 | 삼성전자주식회사 | 액정표시장치 및 그 제조방법 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| KR101405607B1 (ko) * | 2012-11-27 | 2014-06-10 | 하이디스 테크놀로지 주식회사 | 액정표시패널 및 그 제조방법 |
| CN104834143A (zh) * | 2015-06-03 | 2015-08-12 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法、显示装置 |
| KR101694851B1 (ko) * | 2016-06-14 | 2017-01-10 | 주식회사 코아메디텍 | 유방절제술 후 유방압박을 위한 브래지어 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03232274A (ja) * | 1989-08-14 | 1991-10-16 | Hitachi Ltd | 液晶表示装置 |
| JPH07104315A (ja) * | 1993-09-30 | 1995-04-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH08313922A (ja) * | 1995-05-19 | 1996-11-29 | Rohm Co Ltd | 液晶表示装置 |
| JPH09160076A (ja) * | 1995-10-05 | 1997-06-20 | Toshiba Corp | 表示装置用アレイ基板及びその製造方法 |
| JPH1068963A (ja) * | 1996-08-29 | 1998-03-10 | Sharp Corp | 液晶表示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2864464B2 (ja) * | 1994-12-22 | 1999-03-03 | 日本ビクター株式会社 | 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法 |
| GB2312543B (en) * | 1995-02-23 | 1999-06-30 | Citizen Watch Co Ltd | Liquid crystal display device and method of producing the same |
| US5835177A (en) * | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
| TW495635B (en) * | 1997-07-11 | 2002-07-21 | Hitachi Ltd | Liquid crystal display device |
-
1998
- 1998-07-07 JP JP19201098A patent/JP4017754B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-06 US US09/347,651 patent/US6459466B1/en not_active Expired - Fee Related
- 1999-07-06 TW TW088111440A patent/TW429367B/zh not_active IP Right Cessation
- 1999-07-07 KR KR1019990027375A patent/KR20000011559A/ko not_active Ceased
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03232274A (ja) * | 1989-08-14 | 1991-10-16 | Hitachi Ltd | 液晶表示装置 |
| JPH07104315A (ja) * | 1993-09-30 | 1995-04-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH08313922A (ja) * | 1995-05-19 | 1996-11-29 | Rohm Co Ltd | 液晶表示装置 |
| JPH09160076A (ja) * | 1995-10-05 | 1997-06-20 | Toshiba Corp | 表示装置用アレイ基板及びその製造方法 |
| JPH1068963A (ja) * | 1996-08-29 | 1998-03-10 | Sharp Corp | 液晶表示装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001093598A (ja) * | 1999-07-22 | 2001-04-06 | Semiconductor Energy Lab Co Ltd | コンタクト構造および半導体装置 |
| US7956359B2 (en) | 1999-07-22 | 2011-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US8258515B2 (en) | 1999-07-22 | 2012-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US8368076B2 (en) | 1999-07-22 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US8624253B2 (en) | 1999-07-22 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| JP2014142446A (ja) * | 2013-01-23 | 2014-08-07 | Mitsubishi Electric Corp | 表示パネル及び表示装置 |
| US9575380B2 (en) | 2013-01-23 | 2017-02-21 | Mitsubishi Electric Corporation | Display panel including wiring protection pattern and display device |
| CN111025715A (zh) * | 2019-12-10 | 2020-04-17 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6459466B1 (en) | 2002-10-01 |
| US20020085137A1 (en) | 2002-07-04 |
| TW429367B (en) | 2001-04-11 |
| JP4017754B2 (ja) | 2007-12-05 |
| KR20000011559A (ko) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4386862B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3406727B2 (ja) | 表示装置 | |
| JP3856889B2 (ja) | 反射型表示装置および電子デバイス | |
| CN100454122C (zh) | 能够减小漏电流的液晶显示装置及其制造方法 | |
| US6268898B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
| JP2003161957A (ja) | 液晶表示装置及びその製造方法 | |
| JP3216379B2 (ja) | 液晶表示装置 | |
| US7626671B2 (en) | LCD device having scanning lines and common lines | |
| JPH06258661A (ja) | 液晶表示装置 | |
| JPS62109085A (ja) | アクテイブ・マトリクス | |
| JPH06186588A (ja) | 液晶表示装置 | |
| JP4017754B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR101182311B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
| JPH11258629A (ja) | 液晶表示装置の製造方法 | |
| JP2002176179A (ja) | 電気光学装置および電気光学装置の製造方法、並びに半導体装置 | |
| JPH10268326A (ja) | 液晶表示装置用基板 | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US20080149933A1 (en) | Display panel | |
| JPH11218782A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3719844B2 (ja) | 液晶表示素子 | |
| JP3406894B2 (ja) | 表示装置の作製方法 | |
| JPH08148770A (ja) | 配線基板 | |
| JP2000122092A (ja) | トランジスタアレイ基板及び液晶表示装置 | |
| JP3406893B2 (ja) | 表示装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040227 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040227 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070919 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |