[go: up one dir, main page]

FR3028664A1 - Procede de separation et de transfert de couches - Google Patents

Procede de separation et de transfert de couches Download PDF

Info

Publication number
FR3028664A1
FR3028664A1 FR1402610A FR1402610A FR3028664A1 FR 3028664 A1 FR3028664 A1 FR 3028664A1 FR 1402610 A FR1402610 A FR 1402610A FR 1402610 A FR1402610 A FR 1402610A FR 3028664 A1 FR3028664 A1 FR 3028664A1
Authority
FR
France
Prior art keywords
active layer
face
surface topology
temporary substrate
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1402610A
Other languages
English (en)
Other versions
FR3028664B1 (fr
Inventor
Marcel Broekaart
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1402610A priority Critical patent/FR3028664B1/fr
Priority to JP2015217653A priority patent/JP6594166B2/ja
Priority to DE102015221941.0A priority patent/DE102015221941A1/de
Priority to US14/938,492 priority patent/US9953855B2/en
Priority to KR1020150158909A priority patent/KR102435529B1/ko
Priority to CN201511034378.4A priority patent/CN105679648B/zh
Publication of FR3028664A1 publication Critical patent/FR3028664A1/fr
Application granted granted Critical
Publication of FR3028664B1 publication Critical patent/FR3028664B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)

Abstract

L'invention concerne un procédé de transfert d'une couche active (2) sur un substrat final (4) à l'aide d'un substrat temporaire (5), la couche active (2) comprend une première face (1) ayant une topologie de surface spécifique, le procédé comprenant : - une première étape de collage de la première face (1) de la couche active (2) sur une face du substrat temporaire (5); - une deuxième étape de collage d'une deuxième face (6) de la couche active (2) sur le substrat final (4) ; - une troisième étape de séparation de la couche active (2) et du substrat temporaire (5) ; le procédé étant caractérisé en ce que la face du substrat temporaire (5) possède une topologie de surface complémentaire à la topologie de surface de la première face (1) de la couche active (2), de sorte que la topologie de surface du substrat temporaire (5) vient encapsuler la topologie de surface de la première face (1) de la couche active (2) lors de la première étape de collage.

Description

1 PROCEDE DE TRANSFERT DE COUCHES DOMAINE DE L'INVENTION L'invention concerne un procédé de transfert d'une couche active comprenant une topologie de surface particulière. ARRIERE-PLAN DE L'INVENTION 10 La fabrication d'une telle couche met en jeu de plus en plus fréquemment des techniques de reports de couches plus ou moins épaisses d'un support à l'autre. Dans de nombreuses applications du domaine de la micro- électronique, on peut souhaiter réaliser le transfert d'une couche dite active, 15 intégrant par exemple des composants électriques sur un substrat, ou d'une couche semi-conductrice présente à la surface d'un premier substrat vers un second substrat. La couche active, au sens de la présente invention, ne peut pas en raison de ses dimensions, notamment son épaisseur, et de sa fragilité, être 20 considérée comme autoportée. Aussi, pour transporter la couche active, et en particulier la transférer vers un substrat final, il faut la rendre solidaire d'un substrat de transfert appelé poignée ou substrat temporaire. Un tel substrat permet alors de manipuler une couche ayant besoin d'être déplacée et/ou transférée. 25 Le transfert de la couche active vers le substrat final à l'aide du substrat temporaire peut être difficile du fait qu'une première face de la couche active comporte des composants électroniques, tels que des circuits et des plots de contact, communément appelés « bond pad », formant une topologie de surface non-uniforme et spécifique sur la première face de la couche active. Cette 30 topologie de surface rend la solidarisation du substrat temporaire et de la première face de la couche active complexe à réaliser. Les solutions de l'art antérieur permettant de coller la première face d'une couche active, dont la topologie de surface n'est pas plane, sur un substrat temporaire consistent à niveler et/ou planariser la face de la couche active, de 35 manière à obtenir une topologie de surface régulière et adaptée à un collage, par 3028664 2 exemple, par adhésion moléculaire. Cependant, ces méthodes rencontrent des inconvénients et des difficultés de mise en oeuvre. Une solution connue, décrite dans le document FR2926671 A1, consiste à former une couche de matériau d'adhérence sur la couche active, et 5 notamment sur la face de la couche active ayant une topologie de surface non régulière, de sorte que ladite couche de matériau d'adhérence permet de planariser la topologie de surface de la couche active dans l'objectif de coller la couche active sur le substrat final par l'intermédiaire de la couche de matériau d'adhérence. L'inconvénient de cette solution est qu'il faut rajouter une couche, 10 complexifiant le procédé et augmentant son coût de réalisation. Par ailleurs, la couche de matériau d'adhérence vient en contact avec les composants électriques formant la topologie de surface de la couche active. Cette mise en contrat peut endommager les éléments. Une autre solution, décrite dans le document JP11-297972, consiste 15 à recouvrir les composants électriques par une pluralité de couches disposées les unes sur les autres, dont la dernière subit une gravure pour obtenir un niveau de planarité souhaité pour une étape de collage. Ainsi, cette étape de gravure peut générer des contaminations et du stress dans la structure. Par ailleurs, les composants électriques sont également en contact direct avec la première couche 20 pouvant les endommager. Enfin, cette solution nécessite autant de procédés de dépôt que de couches déposées rendant le processus complexe et couteux à mettre en place. L'ajout de couches, décrit dans les solutions connues de l'art antérieur précédemment cités, contribue, par ailleurs, à augmenter le nombre de 25 traitements thermiques nécessaires à la stabilisation et/ou au renforcement du collage de ces couches sur un support. Ainsi, ces solutions augmentent le budget thermique des procédés de réalisation pouvant fragiliser certains éléments électriques et augmentant le coût des procédés de réalisation. Par ailleurs et selon les procédés de réalisation d'une structure 30 souhaitée, l'ajout de ces couches complexifie l'accessibilité, lors d'étapes ultérieures de fabrication, de la face de la couche active sur laquelle sont disposées les couches ajoutées. Les solutions connues de l'art antérieur nécessitent différents types de traitement sur au moins une face de la couche active pour la rendre 35 suffisamment plane, et ce, pour réaliser un collage. Selon le type de traitement 3028664 3 mise en oeuvre, des contaminants ou des efforts appliqués contribuent à réduire la qualité et le bon fonctionnement de la couche active. OBJET DE L'INVENTION ET BREVE DESCRIPTION DE L'INVENTION La présente invention vise à pallier ces limitations de l'art antérieur 5 en proposant un procédé de transfert d'une couche active sur un substrat final à l'aide d'un substrat temporaire, la couche active comprend une première face ayant une topologie de surface spécifique, le procédé comprenant : une première étape de collage de la première face de la couche active sur une face du substrat temporaire ; 10 une deuxième étape de collage d'une deuxième face de la couche active sur le substrat final ; une troisième étape de séparation de la couche active et du substrat temporaire. Le procédé selon l'invention est remarquable en ce que la face du 15 substrat temporaire possède une topologie de surface complémentaire à la topologie de surface de la première face de la couche active, de sorte que la topologie de surface du substrat temporaire vient encapsuler la topologie de surface de la couche active lors de la première étape de collage. Ainsi mis en oeuvre, le collage de la première face de la couche 20 active avec la face du substrat temporaire peut être réalisé sans que la couche active ne subisse un quelconque traitement ou modification évitant ainsi des contaminations ou des contraintes inutiles. Par ailleurs, l'encapsulation de la topologie de surface de la couche active par la topologie de surface complémentaire du substrat temporaire permet de protéger les composants 25 électriques disposés sur la couche active, évitant ainsi tout contact. BREVE DESCRIPTION DES DESSINS L'invention sera mieux comprise à la lumière de la description qui suit des modes de réalisation, particuliers et non limitatifs, de l'invention en référence aux figures ci-jointes parmi lesquelles : - la figure 1 est une photographie d'une face d'une couche active selon l'invention; - la figure 2 est une représentation schématique d'une face d'une autre couche active, et d'une face d'un substrat temporaire selon l'invention; - la figure 3 est une représentation schématique du procédé de transfert selon l'invention ; 3028664 4 - la figure 4 est une représentation schématique partielle d'un autre mode de réalisation du procédé de transfert selon l'invention. DESCRIPTION DETAILLEE D'UN MODE DE REALISATION Plusieurs modes de réalisation possibles du procédé de transfert conforme à l'invention, et permettant de palier aux problématiques précédemment énoncées, vont maintenant être décrits en faisant référence aux figures 1 à 4. Les éléments communs aux différentes représentations de la couche active et du substrat temporaire conservent les mêmes références. La figure 1 est une photographie d'une première face 1 d'une couche active 2 sur laquelle sont disposés des composants électriques 3, tels que des circuits électroniques et des plots de contact. A titre d'exemple non limitatif, la couche active 2 peut être en silicium, AIN, plastique, verre, ... . Le nombre de composants électriques et la distance les séparant les uns des autres sont déterminés en fonction des fonctionnalités souhaitées de la couche active 2 et du procédé de fabrication. Ainsi, les composants électriques 3 forment une topologie de surface de la première face 1 de la couche active 2 spécifique. La topologie de surface spécifique de la première face (1) de la couche active (2) comprend alors au moins une partie non plane, définie par les composants électriques, et une partie plane, comme illustrées en figure 3.
La partie non plane peut également être la conséquence d'un traitement particulier, ou du dépôt de composants n'étant pas forcément électriques. La figure 3 représente schématiquement le procédé de transfert selon l'invention, étape par étape, consistant à transférer la couche active 2, telle qu'une couche active 2 illustrée en figure 1, sur un substrat final 4 par collage d'une face du substrat final 4 et d'une deuxième face 6 de la couche active 2. Le transfert de la couche active 2 est réalisé à l'aide d'un substrat temporaire 5, en collant la première face 1 de la couche active 2 et une face du substrat temporaire 5 lors d'une première étape de collage, tout en prenant en compte la topologie de surface de la première face 1 de la couche active 2. L'assemblage de la première face 1 de la couche active 2 et de la face du substrat temporaire 5 est, par exemple, de type collage par adhésion moléculaire. A titre d'exemples, le substrat temporaire 5 peut être réalisé en germanium, silicium, dioxyde de silicium, carbure de silicium, arséniure de gallium ou de quartz. 3028664 5 Le collage par adhésion moléculaire est une technique bien connue en soi. Le principe de ce type de collage est basé sur la mise en contact direct de deux surfaces, c'est- à-dire sans l'utilisation d'un matériau spécifique (colle, cire, brasure, etc.). Une telle opération nécessite que les surfaces à coller soient, au 5 moins en partie, suffisamment planes, exemptes de particules ou de contamination, et qu'elles soient suffisamment rapprochées pour permettre d'initier un contact, typiquement à une distance inférieure à quelques nanomètres. Dans ce cas, les forces attractives entre les deux surfaces sont assez élevées pour provoquer l'adhérence moléculaire (collage induit par l'ensemble des forces 10 attractives, forces de Van Der Waals, d'interaction électronique entre atomes ou molécules des deux surfaces à coller). Ainsi, un tel collage ne peut pas être réalisé sans que la première face 1 de la couche active 2 ou/et la face du substrat temporaire 5 ne soient modifiés pour que ces faces 1, 5 à coller soient, au moins en partie, suffisamment 15 planes et exemptes de particule ou de contamination. Dans le cas présent, seule la face du substrat temporaire 5 sera modifiée. Ainsi, le procédé de transfert de l'invention consiste à réaliser sur la face du substrat temporaire 5 une topologie de surface complémentaire à la topologie de surface de la première face 1 de la couche active 2, de sorte que la 20 topologie de surface du substrat temporaire 5 vienne encapsuler la topologie de surface de la première face 1 de la couche active 2 lors de la première étape de collage, et ce, sans que les composants électriques 3, disposés sur la première face 1 de la couche active 2, ne soient en contact avec le substrat temporaire 5. Pour ce faire, une topographie de la topologie de surface de la 25 première face 1 de la couche active 2 est réalisée, de manière à recueillir des données relatives à la géométrie et aux dimensions des composants électriques 3 disposés sur cette première face 1 de la couche active 2, comme illustré en figure 2. La topologie de surface complémentaire peut alors être réalisée par gravure, sur le substrat temporaire 5, formant ainsi des cavités 7, en reproduisant la 30 géométrie et les dimensions précédemment recueillies. Cette opération peut être réalisée par tout type de gravure connu de l'art antérieur, telle qu'une gravure liquide ou de type RIE (Reactive Ion Etching), mais aussi par exemple à l'aide d'un laser, ou toute autre solution s'adaptant au matériau constituant le substrat temporaire 5.
Par ailleurs, pour que la topologie de surface du substrat temporaire 5 vienne encapsuler la topologie de surface de la première face 1 de la couche 3028664 6 active 2, et ce, sans que les composants électriques 3 ne soient en contact avec le substrat temporaire 5, les dimensions utilisées pour réaliser la topologie de surface complémentaire du substrat temporaire 5 sont augmentées d'au moins 5% par rapport aux dimensions des composants électriques 3 disposés sur la première 5 face 1 de la couche active 2. Ainsi, l'épaisseur du substrat temporaire 5 est supérieure à la hauteur maximum h de la topologie de surface de la première face 1 de la couche active 2 augmentée d'au moins 5%. La topologie de surface du substrat temporaire 5 peut être réalisée, 10 soit, de manière à épouser la topologie de surface de la première face 1 de la couche active 2 en reproduisant la géométrie et les dimensions, augmentées de 5%, des composants électriques 3 disposés sur la première face 1 de la couche active 2, comme vu précédemment et tel qu'illustré en figure 3, soit, de manière alternative, en réalisant des cavités 7, par exemple de forme rectangulaire, dont la 15 profondeur et la largeur correspondent à la hauteur h maximale et la largeur maximale I, au moins augmentées de 5%, des composants électriques 3, tel qu'illustrées en figure 4. La première étape de collage par adhésion moléculaire de la première face 1 de la couche active 2 et de la face du substrat temporaire 5 est 20 réalisée uniquement sur la partie plane de la première face (1) de la couche active 2. Pour obtenir une force de collage suffisante à la manipulation et au transfert de la couche active 2, la surface de la partie plane de la première face (1) de la couche active (2), sur laquelle est réalisée le collage, est supérieur à la surface de la partie non plane. Ainsi, la surface de collage entre la première face 1 de la 25 couche active 2 et de la face du substrat temporaire 5 représente au moins 50% de la surface totale de la première face 1 de la couche active 2. Autrement dit, la zone plane de la première face 1 de la couche active 2 sur laquelle est collée la face du substrat temporaire 5 est supérieure à la zone non plane de la première face 1 de la couche active 2.
30 En fonction de l'importance de la surface de collage entre la première face 1 de la couche active 2 et la face du substrat temporaire 5, un traitement thermique de stabilisation et/ou de renforcement peut également être nécessaire pour améliorer le collage, de sorte à obtenir une énergie de collage d'au moins 700mJ/m2. Dans ce cas et pour éviter d'endommager les composants 35 électriques 3, la température du traitement thermique sera inférieur à 500 °C.
3028664 7 Une fois la première étape de collage réalisée, la deuxième face 6 de la couche active 2 est collée, par exemple par adhésion moléculaire, à une face du substrat final 4 lors d'une deuxième étape de collage. Selon les modes de réalisation, une étape d'amincissement, entre la 5 première et deuxième étapes, est réalisée sur la deuxième face 6 de la couche active 2, par exemple par polissage mécanique, ou tout autre technique appropriée au matériau constituant la couche active 2 et connue de l'art antérieur, de sorte à obtenir une couche active 2 d'une épaisseur comprise entre 2 et 10 pm. Enfin, lors d'une troisième étape, le substrat temporaire 5 et la 10 couche active 2 sont séparés, de sorte à obtenir une structure souhaitée 2, 4. Il existe un grand nombre de procédés connus de l'art antérieur permettant de séparer une couche d'un substrat. De manière non limitative, la séparation du substrat 5 et de la couche 2 peut, par exemple, être réalisée par l'introduction d'une lame entre le substrat temporaire 5 et la couche active 2. Étant donné que 15 la première étape de collage de la première face 1 de la couche active 2 et de la face du substrat temporaire 5 n'est pas réalisée sur la totalité de ces deux faces, la séparation du substrat temporaire 5 et de la couche active 2, lors de la troisième étape, s'en trouve facilitée. Ainsi, le procédé de transfert selon l'invention permet de transférer 20 une couche active, possédant une topologie de surface spécifique, sans que celle-ci ne subisse de traitement, évitant alors toute contamination ou stress, tout en protégeant les composants électriques lors du transfert. Par ailleurs, le substrat temporaire peut être réutilisé pour des transferts de couches ayant une face dont la topologie de surface est compatible à celle du substrat temporaire. 25

Claims (9)

  1. REVENDICATIONS1. Procédé de transfert d'une couche active (2) sur un substrat final (4) à l'aide d'un substrat temporaire (5), la couche active (2) comprend une première face (1) ayant une topologie de surface spécifique, le procédé comprenant : une première étape de collage de la première face (1) de la couche active (2) sur une face du substrat temporaire (5); une deuxième étape de collage d'une deuxième face (6) de la couche active (2) sur le substrat final (4) ; une troisième étape de séparation de la couche active (2) et du substrat temporaire (5) ; le procédé étant caractérisé en ce que la face du substrat temporaire (5) possède une topologie de surface complémentaire à la topologie de surface de la première face (1) de la couche active (2), de sorte que la topologie de surface du substrat temporaire (5) vient encapsuler la topologie de surface de la première face (1) de la couche active (2) lors de la première étape de collage.
  2. 2. Procédé de transfert selon la revendication 1, dans lequel la topologie de surface du substrat temporaire (5) est réalisée par gravure, selon une géométrie et des dimensions de gravure prédéterminées.
  3. 3. Procédé de transfert selon la revendication 2, dans lequel la géométrie et les dimensions de gravure du substrat temporaire (5) correspondent à la géométrie et aux dimensions de la topologie de surface de la première face (1) de la couche active (2) augmentées d'au moins 5 %.
  4. 4. Procédé de transfert selon la revendication 2, dans lequel la gravure du substrat temporaire 5 forme une cavité (7), par exemple rectangulaire, dont la profondeur et la largeur correspondent respectivement à une hauteur maximale (h) et une largeur maximale (I), augmentées de 5%, issues de la topologie de surface de la première face (1) de la couche active (2). 3028664 9
  5. 5. Procédé de transfert selon la revendication 1, dans lequel, entre la première et deuxième étape, est réalisée une étape d'amincissement de la couche active (2) au niveau de sa deuxième face (6).
  6. 6. Procédé de transfert selon la revendication 1, dans lequel la topologie 5 de surface spécifique de la première face (1) de la couche active (2) comprend au moins une partie plane, et au moins une partie non plane.
  7. 7. Procédé de transfert selon la revendication 6, dans lequel le collage de 10 la première face (1) de la couche active (2) sur la face du substrat temporaire (5) est réalisé uniquement sur la partie plane de la première face (1) de la couche active (2).
  8. 8. Procédé de transfert selon la revendication 6 ou 7, dans lequel la surface de la partie plane de la première face (1) de la couche active 15 (2) est supérieure à la surface de la partie non plane.
  9. 9. Procédé de transfert selon la revendication 1, dans lequel le collage de la première face (1) de la couche active (2) sur une face du substrat temporaire (5) est un collage par adhésion moléculaire renforcé par un traitement thermique inférieur à 500 °c.
FR1402610A 2014-11-14 2014-11-14 Procede de separation et de transfert de couches Active FR3028664B1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
FR1402610A FR3028664B1 (fr) 2014-11-14 2014-11-14 Procede de separation et de transfert de couches
JP2015217653A JP6594166B2 (ja) 2014-11-14 2015-11-05 層を転写するためのプロセス
DE102015221941.0A DE102015221941A1 (de) 2014-11-14 2015-11-09 Prozess zum Übertragen von Schichten
US14/938,492 US9953855B2 (en) 2014-11-14 2015-11-11 Process for transferring layers
KR1020150158909A KR102435529B1 (ko) 2014-11-14 2015-11-12 층들의 전달 방법
CN201511034378.4A CN105679648B (zh) 2014-11-14 2015-11-12 用于转移层的处理

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1402610A FR3028664B1 (fr) 2014-11-14 2014-11-14 Procede de separation et de transfert de couches

Publications (2)

Publication Number Publication Date
FR3028664A1 true FR3028664A1 (fr) 2016-05-20
FR3028664B1 FR3028664B1 (fr) 2016-11-25

Family

ID=52358818

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1402610A Active FR3028664B1 (fr) 2014-11-14 2014-11-14 Procede de separation et de transfert de couches

Country Status (6)

Country Link
US (1) US9953855B2 (fr)
JP (1) JP6594166B2 (fr)
KR (1) KR102435529B1 (fr)
CN (1) CN105679648B (fr)
DE (1) DE102015221941A1 (fr)
FR (1) FR3028664B1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446442B2 (en) * 2016-12-21 2019-10-15 Globalfoundries Inc. Integrated circuit chip with molding compound handler substrate and method
US12094930B2 (en) * 2021-04-15 2024-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2926671A1 (fr) * 2008-01-17 2009-07-24 Soitec Silicon On Insulator Procede de traitement de defauts lors de collage de plaques
US20120012994A1 (en) * 2010-07-15 2012-01-19 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1603260A (en) * 1978-05-31 1981-11-25 Secr Defence Devices and their fabrication
JPH11297972A (ja) 1998-04-10 1999-10-29 Fujitsu Ltd 半導体装置の製造方法
JP3668439B2 (ja) * 2001-06-14 2005-07-06 ソニーケミカル株式会社 接着フィルム
JP2003142666A (ja) * 2001-07-24 2003-05-16 Seiko Epson Corp 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、ｉｃカード、及び電子機器
JP4058425B2 (ja) * 2004-06-10 2008-03-12 Ｔｄｋ株式会社 スタンパー、インプリント方法および情報記録媒体製造方法
JP2007158231A (ja) * 2005-12-08 2007-06-21 Seiko Epson Corp 基板の加工方法、保護基板及び電子機器
JP5499428B2 (ja) * 2007-09-07 2014-05-21 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5696349B2 (ja) * 2008-09-05 2015-04-08 株式会社Sumco 裏面照射型固体撮像素子用ウェーハの製造方法
FR2938202B1 (fr) * 2008-11-07 2010-12-31 Soitec Silicon On Insulator Traitement de surface pour adhesion moleculaire
KR101144842B1 (ko) * 2010-06-08 2012-05-14 삼성코닝정밀소재 주식회사 접합기판 제조방법
WO2012077738A1 (fr) * 2010-12-09 2012-06-14 旭化成株式会社 Stratifié à structure fine, procédé de préparation d'un stratifié à structure fine et procédé de production d'un stratifié à structure fine
KR101354491B1 (ko) * 2012-01-26 2014-01-23 전북대학교산학협력단 고효율 발광다이오드 제조방법
KR101291092B1 (ko) * 2012-04-06 2013-08-01 주식회사 씨티랩 반도체 소자 구조물을 제조하는 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2926671A1 (fr) * 2008-01-17 2009-07-24 Soitec Silicon On Insulator Procede de traitement de defauts lors de collage de plaques
US20120012994A1 (en) * 2010-07-15 2012-01-19 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate

Also Published As

Publication number Publication date
FR3028664B1 (fr) 2016-11-25
CN105679648A (zh) 2016-06-15
CN105679648B (zh) 2020-03-13
KR20160058045A (ko) 2016-05-24
US9953855B2 (en) 2018-04-24
DE102015221941A1 (de) 2016-06-02
JP6594166B2 (ja) 2019-10-23
JP2016096335A (ja) 2016-05-26
KR102435529B1 (ko) 2022-08-23
US20160141198A1 (en) 2016-05-19

Similar Documents

Publication Publication Date Title
EP1986239B1 (fr) Procédé pour la réalisation d'une matrice de détection de rayonnements électromagnétiques et notamment de rayonnements infrarouges.
FR2957190A1 (fr) Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
EP3151265B1 (fr) Procede de realisation d'une structure semiconductrice comportant une portion contrainte
FR2957189A1 (fr) Procede de realisation d'une structure multicouche avec detourage post meulage.
EP3503223B1 (fr) Procede de fabrication d'une heterostructure comportant des structures elementaires actives ou passives en materiau iii-v a la surface d'un substrat a base de silicium
FR2947380A1 (fr) Procede de collage par adhesion moleculaire.
FR2943177A1 (fr) Procede de fabrication d'une structure multicouche avec report de couche circuit
EP3948940B1 (fr) Procédé de transfert de paves d'un substrat donneur sur un substrat receveur
FR2969378A1 (fr) Structure composite tridimensionnelle comportant plusieurs couches de microcomposants en alignement
FR2857502A1 (fr) Substrats pour systemes contraints
EP3623437B1 (fr) Procédé de collage temporaire avec adhesif thermoplastique incorporant une couronne rigide
FR3028664A1 (fr) Procede de separation et de transfert de couches
EP3497711B1 (fr) Procédé de fabrication d'une couche épitaxiée sur une plaque de croissance
WO2024132489A1 (fr) Procédé de collage de deux couches réduisant les contraintes
EP4416766A1 (fr) Procédé de report d'un dispositif optoélectronique
EP3520132B1 (fr) Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure
EP3159916B1 (fr) Procédé d amincissement d échantillons
FR3120737A1 (fr) Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
EP3035378A1 (fr) Procédé de transformation d'un dispositif électronique utilisable dans un procédé de collage temporaire d'une plaque sur une poignée
FR3003997A1 (fr) Procede de fabrication d'une structure composite
EP4128330B1 (fr) Procede de fabrication d'une structure empilee
FR3151699A1 (fr) Procede de realisation d’un substrat multi-materiaux
WO2017009564A1 (fr) Pochoir et procédé de fabrication du pochoir
FR3120736A1 (fr) Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
FR3143044A1 (fr) Structure comprenant une couche d’arseniure de bore de haute conductivite thermique et procede de fabrication

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20160520

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11