[go: up one dir, main page]

KR101144842B1 - 접합기판 제조방법 - Google Patents

접합기판 제조방법 Download PDF

Info

Publication number
KR101144842B1
KR101144842B1 KR1020100053918A KR20100053918A KR101144842B1 KR 101144842 B1 KR101144842 B1 KR 101144842B1 KR 1020100053918 A KR1020100053918 A KR 1020100053918A KR 20100053918 A KR20100053918 A KR 20100053918A KR 101144842 B1 KR101144842 B1 KR 101144842B1
Authority
KR
South Korea
Prior art keywords
substrate
bonded
relief portion
manufacturing
pattern structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100053918A
Other languages
English (en)
Other versions
KR20110134114A (ko
Inventor
유율리아
우광제
박승용
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020100053918A priority Critical patent/KR101144842B1/ko
Publication of KR20110134114A publication Critical patent/KR20110134114A/ko
Application granted granted Critical
Publication of KR101144842B1 publication Critical patent/KR101144842B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 접합기판 제조방법에 관한 것으로, 이온들이 주입된 이온 주입층과 제1 양각부분과 제1 음각부분을 갖는 패턴 구조가 형성된 제1 기판을 준비하는 단계와, 한 면에 제2 양각부분과 제2 음각부분을 갖는 패턴 구조가 형성된 제2 기판을 준비하는 단계와, 제1 기판의 제1 양각부분이 제2 기판의 제2 음각부분에, 제1 기판의 제1 음각부분이 제2 기판의 제2 양각부분에 맞물리도록 제1 기판과 제2 기판을 끼우는 단계와, 제1 기판과 제2 기판을 열 처리하여, 접합기판을 형성하며 접합기판 중 제1 기판의 이온 주입층을 하나의 가스층으로 변형시키는 단계와, 접합기판을 제1 기판 내부에 형성된 가스층을 기준으로 분리하는 단계를 포함한다.

Description

접합기판 제조방법{METHOD FOR PRODUCING BONDED SUBSTRATES}
본 발명은 발광다이오드(LED) 소자용 기판, 기타 반도체용 기판에 사용될 수 있는 접합기판 제조방법에 관한 것이다.
발광다이오드(light emitting diode; LED) 소자는 일정한 크기의 순방향 전류를 인가하면 발광구조체 내의 활성층에서 전류가 광으로 변환되어 빛을 발생시키는 전기소자이다. 개발 초기에 발광다이오드(LED) 소자는 인듐인(InP), 갈륨비소(GaAs), 갈륨인(GaP)등의 화합물 반도체를 p-i-n 접합구조로 형성하였다.
최근 들어, 발광다이오드(LED) 소자는 그룹 3족 질화물계 반도체 물질계의 연구 개발에 힘입어 청색 및 자외선 광을 발광하는 소자도 상용화되어 표시장치, 광원용 장치, 환경 응용장치에 널리 이용되고 있다. 나아가 적, 녹, 청색의 3개 발광다이오드(LED) 소자 칩을 조합하거나, 단파장의 펌핑 발광다이오드(pumping LED) 소자에 형광체(phosphor)를 접목하여 백색을 발광하는 백색광원용 발광다이오드(LED) 소자가 개발되어 조명장치로 그 응용범위가 넓어지고 있다. 특히, 고체 단결정 반도체를 이용한 발광다이오드(LED) 소자는 전기에너지를 빛에너지로 변환하는 효율이 높고, 수명이 평균 5년 이상으로 길며 에너지 소모와 유지보수 비용을 크게 절감할 수 있는 장점이 있어서 차세대 조명용 백색광원 분야에서 주목받고 있다.
도 1 은 종래 발광다이오드(LED)의 구조를 도시한다.
종래 발광다이오드(LED) 소자(10)는 사파이어 기판(11)과, 버퍼층(15)과, n형 도전성의 반도체 물질(예컨대, n+-GaN)로 이루어지는 하부 질화물계 클래드층(16)과, InGaN/GaN의 다중 양자 우물(Multiple Quantum Well, MQW) 구조로 이루어지는 질화물계 활성층(17)과, p형 도전성의 반도체 물질(예컨대, p+-GaN)로 이루어지는 상부 질화물계 클래드층(18)과, 투광성 전극층(19)과, p형 전극 패드(20), n형 전극 패드(21)를 포함한다.
종래 발광다이오드(LED) 소자(10)는 사파이어 기판(11) 상에, 유기금속 화학증착(MOCVD)법에 의해 성장된 버퍼층(15)을 포함한다. 버퍼층(15)은 질화알루미늄(AIN) 또는 질화갈륨(GaN)으로 구현된다. 그런데, 실리콘의 가격이 저렴하고 열전전도와 전기전도성이 좋아, 사파이어를 대체할 재료로 대두되고 있다. 실리콘을 이용하기 위해, 기존에는 사파이어 기판 위에 유기금속 화학증착(MOCVD)법에 의해 질화알루미늄(AIN) 또는 질화갈륨(GaN)과 같은 버퍼층을 형성하고, 엑시머 레이저를 이용하여 사파이어 기판을 제거한 후, 실리콘을 사파이어 기판을 제거한 곳에 부착하였다. 즉, 기존에 실리콘 위에 질화알루미늄(AIN) 또는 질화갈륨(GaN)을 형성하는 방법은 매우 번거로운 문제가 있었다.
이를 해결하기 위해 실리콘 위에 질화갈륨(GaN)을 올리고 접합하는 기술이 대두되고 있다. 그러나 실리콘과 질화갈륨(GaN)의 열팽창계수(CTE)의 차이로 인해 휨과 크랙이 발생하는 문제가 있었다.
본 발명은 상기와 같은 배경에서 제안된 것으로, 본 발명의 목적은 실리콘 위에 질화갈륨(GaN)을 형성하는데 필요한 절차와 시간을 절감할 수 있는 접합기판 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 접합되는 두 기판의 열팽창계수(CTE)의 차이에도 불구하고, 휨과 크랙 발생이 적은 접합기판 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 양상에 따른 접합기판 제조방법은, 한 면에 제1 양각부분과 제1 음각부분을 갖는 패턴 구조가 형성된 제1 기판을 준비하는 단계와, 한 면에 제2 양각부분과 제2 음각부분을 갖는 패턴 구조가 형성된 제2 기판을 준비하는 단계와, 제1 기판의 제1 양각부분이 제2 기판의 제2 음각부분에, 제1 기판의 제1 음각부분이 제2 기판의 제2 양각부분에 맞물리도록 제1 기판과 제2 기판을 끼우는 단계와, 제1 기판과 제2 기판을 접합하여 접합기판을 형성하는 단계를 포함한다.
본 발명의 다른 양상에 따른 접합기판 제조방법은, 이온들이 주입된 이온 주입층과 제1 양각부분과 제1 음각부분을 갖는 패턴 구조가 형성된 제1 기판을 준비하는 단계와, 한 면에 제2 양각부분과 제2 음각부분을 갖는 패턴 구조가 형성된 제2 기판을 준비하는 단계와, 제1 기판의 제1 양각부분이 제2 기판의 제2 음각부분에, 제1 기판의 제1 음각부분이 제2 기판의 제2 양각부분에 맞물리도록 제1 기판과 제2 기판을 끼우는 단계와, 제1 기판과 제2 기판을 열 처리하여, 접합기판을 형성하며 접합기판 중 제1 기판의 이온 주입층을 하나의 가스층으로 변형시키는 단계와, 접합기판을 제1 기판 내부에 형성된 가스층을 기준으로 분리하는 단계를 포함한다.
본 발명의 다른 양상에 따른 접합기판 제조방법은, 한 면에 제1 양각부분과 제1 음각부분을 갖는 패턴 구조가, 그 반대면에 제2 양각부분과 제2 음각부분을 갖는 패턴 구조가 형성된 제1 기판을 준비하는 단계와, 한 면에 제2 양각부분과 제2 음각부분을 갖는 패턴 구조가 형성된 제2 기판을 준비하는 단계와, 제1 기판의 제1 양각부분이 제2 기판의 제2 음각부분에, 제1 기판의 제1 음각부분이 제2 기판의 제2 양각부분에 맞물리도록 제1 기판과 제2 기판을 끼우는 단계와, 제1 기판과 제2 기판을 열 처리하여, 접합기판을 형성하며 접합기판 중 제1 기판의 내부에 빈 공간층을 형성하는 단계와, 접합기판을 제1 기판 내부에 형성된 공간층을 기준으로 분리하는 단계를 포함한다.
본 발명의 부가적인 양상에 따른 접합기판 제조방법은, 제1 기판의 제1 양각부분의 너비가 제2 기판의 제2 음각부분의 너비보다 0.001㎛ 이상, 90㎛ 이하로 작고, 제2 기판의 제2 양각부분의 너비가 제1 기판의 제1 음각부분의 너비보다 0.001㎛ 이상, 90㎛ 이하로 작은 것을 특징으로 한다.
상기한 구성에 따르면, 본 발명의 접합기판 제조방법은 간단한 패턴 구조가 형성된 제1 기판과 제2 기판을 끼운 후, 제1, 제2 기판을 접합하는 단계를 포함하여 구현됨으로써, 공정 절차와 공정비용을 줄일 수 있는 유용한 효과가 있다.
또한, 본 발명의 접합기판 제조방법에 따르면, 제1 기판과 제2 기판의 열팽창계수(CTE)의 차이에도 불구하고, 접합기판의 휨과 크랙 발생이 적은 유용한 효과가 있다.
도 1 은 종래 발광 다이오드의 구조를 도시한다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 접합기판 제조방법을 설명하기 위한 예시도이다.
도 9 내지 도 13은 본 발명의 다른 실시예에 따른 접합기판 제조방법을 설명하기 위한 예시도이다.
이하, 첨부된 도면을 참조하여 전술한, 그리고 추가적인 양상을 기술되는 바람직한 실시예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 설명하기로 한다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 접합기판 제조방법을 설명하기 위한 예시도이다.
본 발명에 따른 접합기판 제조방법은, 도 2에 도시한 바와 같이, 제1 기판(210)에 이온 주입기를 이용하여 이온들을 주입한다. 주입되는 이온은 수소, 헬륨, 질소, 산소, 아르곤, 염소 등이 사용될 수 있으며, 나아가 수소와 헬륨, 산소와 아르곤과 질소가 동시에 사용될 수 있다. 일례로, 이온 주입시 필요한 에너지 범위는 100KeV 내지 900KeV이고, 주입되는 양의 범위는 1014㎠ 내지 1019㎠이고, 이온이 주입되는 깊이(D)는 0.001㎛ 내지 10㎛이다.
예컨대, 제1 기판(210)은 질화알루미늄(Aluminum Nitride), 산화베릴륨(Beryllium Oxide), 갈륨 비소(Gallium Arsenide), 질화갈륨(Gallium Nitride), 게르마늄(Germanium), 인듐 포스파이드(Indium Phosphide), 리듐-니오베이트(Lithium Niobate), 리듐-탄탈레이트(Lithium Tantalate) 중 어느 하나일 수 있다.
도 3에 도시한 바와 같이, 이온이 주입된 제1 기판(210)에는 이온 주입층(211)이 형성된다. 이후, 본 발명에 따른 접합기판 제조방법은, 이온이 주입된 제1 기판(210)의 한 면에 제1 양각부분(212a)과 제1 음각부분(212b)을 갖는 패턴 구조를 형성한다.
또한, 본 발명에 따른 접합기판 제조방법은, 도 4에 도시한 바와 같이, 이온이 주입된 제1 기판(210)과 접합할 제2 기판(220)의 한 면에 제2 양각부분(221a)과 제2 음각부분(221b)을 갖는 패턴 구조를 형성한다. 예컨대, 제2 기판(220)은 실리콘(Silicon), 실리콘 카바이드(Silicon Carbide), 실리콘 게르마늄(Silicon Germanium) 중 어느 하나일 수 있다.
바람직한 실시예에 있어서, 제1 기판(210)의 제1 양각부분(212a)의 너비는 제2 기판(220)의 제2 음각부분(221b)의 너비보다 0.001㎛ 이상, 90㎛ 이하로 작고, 제2 기판(220)의 제2 양각부분(221a)의 너비는 제1 기판(210)의 제1 음각부분(212b)의 너비보다 0.001㎛ 이상, 90㎛ 이하로 작게 형성된다. 이는 제1 기판(210)과 제2 기판(220)의 열팽창계수(CTE)의 차이로 인해 접합시 발생할 수 있는 휨이나 크랙 발생을 줄이고자 함이다. 일례로, 제1 음각부분(212b)의 깊이와 제2 음각부분(221b)의 깊이는 같도록 구현될 수 있다.
일 실시예에 있어서, 제1 기판(210)과 제2 기판(220)의 패턴 구조는 포토리소그라피(Photolithography), 전자-빔 리소그라피(E-beam lithography), 이온-빔 리소그라피(Focused Ion Bean lithography), 건식 식각(Dry etching), 습식 식각(Wet Etching), 나노-임프린트(Nano-imprint) 중 어느 하나로 구현될 수 있다.
본 발명에 따른 접합기판 제조방법은 제1 기판(210)과 제2 기판(220)의 패턴 구조가 형성된 표면을 세정하는 공정을 포함하여 구현될 수 있다. 예컨대, 식각 공정을 통해 패턴을 형성하는 경우, 표면에 산화층이 생길 수 있다. 세정은 불산(HF) 용액의 농도가 1 내지 60%인 수용액에 제1 기판(210)과 제2 기판(220)을 수초 동안 담그는 과정으로 구현될 수 있다.
이후, 본 발명에 따른 접합기판 제조방법은, 이온이 주입된 제1 기판(210)의 제1 양각부분(212a)이 제2 기판(220)의 제2 음각부분(221b)에, 이온이 주입된 제1 기판(210)의 제1 음각부분(212b)이 제2 기판(220)의 제2 양각부분(221a)에 맞물리도록, 제1 기판(210)과 제2 기판(220)을 끼운다. 도 5에 도시한 바와 같이, 제1 양각부분(212a)과 제2 음각부분(221b), 제2 양각부분(221a)과 제1 음각부분(212b) 간의 너비 차이가 있으므로, 공간이 존재할 수 있다. 이는 제1 기판(210)과 제2 기판(220)의 열팽창계수(CTE)의 차이로 인해 접합시 발생할 수 있는 휨이나 크랙 발생을 줄이고자 함이다.
이후, 본 발명에 따른 접합기판 제조방법은, 끼워진 제1 기판(210)과 제2 기판(220)을 열 처리하여, 접합기판을 형성한다. 도 6에 도시한 바와 같이, 열처리 과정에서 열팽창으로 인해 제1 양각부분(212a)과 제2 음각부분(221b), 제2 양각부분(221a)과 제1 음각부분(212b) 사이에 존재했던 공간은 점차 줄어들다가 제1 기판(210)과 제2 기판(220)은 접합된다. 이때, 제1 기판(210)의 이온 주입층(211)은 주입된 이온들의 기체분자가 커지면서 서로 결합되어 하나의 가스층(213)으로 변형된다.
열처리 공정 시 열처리 온도 및 열처리 시간은 제1 기판(210)과 제2 기판(220)을 구성하는 재료의 종류에 따라 달라진다. 일례로, 제1 기판(210)이 질화갈륨(Gallium Nitride)이고, 제2 기판(220)이 실리콘으로 구현된 경우, 열처리 공정 시 열처리 온도 및 열처리 시간은 100℃ 이상, 1000℃ 이하의 온도에서, 1분 이상, 600분 이하의 시간이 될 수 있다.
이후, 본 발명에 따른 접합기판 제조방법은, 접합기판을 제1 기판(210) 내부에 형성된 가스층(213)을 기준으로 분리하여, 도 7에 도시한 바와 같이, 분리된 제1 기판(210A)이 제2 기판(220) 위에 형성된 것과 같은 접합기판을 얻을 수 있다.
분리공정 후, 기존 제1 기판(210)으로부터 분리된 제1 기판(210B)은 표면 연마공정을 거쳐 표면이 평탄한 기판으로 가공되고, 이 기판은 다시 본 발명에서 제1 기판으로 사용될 수 있다.
도 8에 도시한 바와 같이, 접합기판은 분리된 제1 기판(210A)의 표면을 연마하여 표면이 평탄한 접합기판을 얻을 수 있다. 도 8에 도시된 접합기판은 발광다이오드(LED) 소자용 기판, 기타 반도체용 기판에 사용될 수 있다.
도 2 내지 도 8에서는 제1 기판(210)에 이온을 주입하여 이온 주입층을 형성하는 것을 예시하였지만, 본 발명은 이에 한정되지 않는다.
도 9 내지 도 13은 본 발명의 다른 실시예에 따른 접합기판 제조방법을 설명하기 위한 예시도이다.
본 발명의 다른 실시예에 따른 접합기판 제조방법은, 도 9에 도시한 바와 같이, 제1 기판(310)의 한 면에 제1 양각부분(311a)과 제1 음각부분(311b)을 갖는 패턴 구조를, 그 반대면에 제2 양각부분(312a)과 제2 음각부분(312b)을 갖는 패턴 구조를 형성한다.
예컨대, 제1 기판(310)은 질화알루미늄(Aluminum Nitride), 산화베릴륨(Beryllium Oxide), 갈륨 비소(Gallium Arsenide), 질화갈륨(Gallium Nitride), 게르마늄(Germanium), 인듐 포스파이드(Indium Phosphide), 리듐-니오베이트(Lithium Niobate), 리듐-탄탈레이트(Lithium Tantalate) 중 어느 하나일 수 있다.
이후, 본 발명의 다른 실시예에 따른 접합기판 제조방법은, 도 10에 도시한 바와 같이, 제1 기판(310)과 접합할 제2 기판(320)의 한 면에 제2 양각부분(321a)과 제2 음각부분(321b)을 갖는 패턴 구조를 형성한다. 예컨대, 제2 기판(320)은 실리콘(Silicon), 실리콘 카바이드(Silicon Carbide), 실리콘 게르마늄(Silicon Germanium) 중 어느 하나일 수 있다.
바람직한 실시예에 있어서, 제1 기판(310)의 제1 양각부분(312a)의 너비는 제2 기판(320)의 제2 음각부분(321b)의 너비보다 0.001㎛ 이상, 90㎛ 이하로 작고, 제2 기판(320)의 제2 양각부분(321a)의 너비는 제1 기판(310)의 제1 음각부분(312b)의 너비보다 0.001㎛ 이상, 90㎛ 이하로 작게 형성된다. 이는 제1 기판(310)과 제2 기판(320)의 열팽창계수(CTE)의 차이로 인해 접합시 발생할 수 있는 휨이나 크랙 발생을 줄이고자 함이다. 일례로, 제1 음각부분(312b)의 깊이와 제2 음각부분(321b)의 깊이는 같도록 구현될 수 있다.
일 실시예에 있어서, 제1 기판(310)과 제2 기판(320)의 패턴 구조는 포토리소그라피(Photolithography), 전자-빔 리소그라피(E-beam lithography), 이온-빔 리소그라피(Focused Ion Bean lithography), 건식 식각(Dry etching), 습식 식각(Wet Etching), 나노-임프린트(Nano-imprint) 중 어느 하나로 구현될 수 있다.
본 발명에 따른 접합기판 제조방법은 제1 기판(310)과 제2 기판(320)의 패턴 구조가 형성된 표면을 세정하는 공정을 포함하여 구현될 수 있다. 예컨대, 식각 공정을 통해 패턴을 형성하는 경우, 표면에 산화층이 생길 수 있다. 세정은 불산(HF) 용액의 농도가 1 내지 60%인 수용액에 제1 기판(310)과 제2 기판(320)을 수초 동안 담그는 과정으로 구현될 수 있다.
이후, 본 발명에 따른 접합기판 제조방법은, 제1 기판(310)의 제1 양각부분(312a)이 제2 기판(320)의 제2 음각부분(321b)에, 제1 기판(310)의 제1 음각부분(312b)이 제2 기판(320)의 제2 양각부분(321a)에 맞물리도록, 제1 기판(310)과 제2 기판(320)을 끼운다. 도 10에 도시한 바와 같이, 제1 양각부분(312a)과 제2 음각부분(321b), 제2 양각부분(321a)과 제1 음각부분(312b) 간의 너비 차이가 있으므로, 공간이 존재할 수 있다. 이는 제1 기판(310)과 제2 기판(320)의 열팽창계수(CTE)의 차이로 인해 접합시 발생할 수 있는 휨이나 크랙 발생을 줄이고자 함이다.
이후, 본 발명에 따른 접합기판 제조방법은, 끼워진 제1 기판(310)과 제2 기판(320)을 열 처리하여, 접합기판을 형성한다. 도 11 및 도 12에 도시한 바와 같이, 열처리 과정에서 열팽창으로 인해 제1 양각부분(312a)과 제2 음각부분(321b), 제2 양각부분(321a)과 제1 음각부분(312b) 사이에 존재했던 공간은 점차 줄어들다가 제1 기판(310)과 제2 기판(320)은 접합된다.
열처리 공정 시 열처리 온도 및 열처리 시간은 제1 기판(310)과 제2 기판(320)을 구성하는 재료의 종류에 따라 달라진다. 일례로, 제1 기판(310)이 질화갈륨(Gallium Nitride)이고, 제2 기판(320)이 실리콘으로 구현된 경우, 열처리 공정 시 열처리 온도 및 열처리 시간은 100℃ 이상, 1000℃ 이하의 온도에서, 1분 이상, 600분 이하의 시간이 될 수 있다.
또한, 도 11 및 도 12에 도시한 바와 같이, 열처리를 하게 되면 제1 기판(310)의 표면에는 재결합 과정이 진행되면서 내부에는 다수개의 독립된 공간층(313)이 형성되며, 점차 시간이 지나면 제1 기판(310)의 내부에는 하나의 공간층(314)이 형성된다.
이후, 본 발명에 따른 접합기판 제조방법은, 도 13에 도시한 바와 같이, 제1 기판(310) 내부에 형성된 공간층(314)을 기준으로 분리하여, 분리된 제1 기판(310A)이 제2 기판(320) 위에 형성된 것과 같은 접합기판을 얻을 수 있다.
분리공정 후, 기존 제1 기판(310)으로부터 분리된 제1 기판(310B)은 표면 연마공정을 거쳐 표면이 평탄한 기판으로 가공되고, 이 기판은 다시 본 발명에서 제1 기판으로 사용될 수 있다. 한편, 접합기판은 분리된 제1 기판(310A)의 표면을 연마하여 표면이 평탄한 접합기판을 얻을 수 있다. 연마된 접합기판은 발광다이오드(LED) 소자용 기판, 기타 반도체용 기판에 사용될 수 있다.
지금까지, 본 명세서에는 본 발명이 하는 기술 분야에서 통상의 지식을 지닌 자가 본 발명을 용이하게 이해하고 재현할 수 있도록 도면에 도시한 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에 통상의 지식을 지닌 자라면 본 발명의 실시예들로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
210: 제1 기판
211: 이온 주입층
212a: 제1 양각부분 212b: 제1 음각부분
213: 가스층
220: 제2 기판
221a: 제2 양각부분 221b: 제2 음각부분

Claims (7)

  1. 한 면에 제1 양각부분과 제1 음각부분을 갖는 패턴 구조가 형성된 제1 기판을 준비하는 제1 단계;
    한 면에 제2 양각부분과 제2 음각부분을 갖는 패턴 구조가 형성된 제2 기판을 준비하는 제2 단계;
    상기 제1 기판의 제1 양각부분이 제2 기판의 제2 음각부분에, 상기 제1 기판의 제1 음각부분이 제2 기판의 제2 양각부분에 맞물리도록, 상기 제1 기판과 제2 기판을 끼우는 제3 단계; 및
    상기 제1 기판과 제2 기판을 접합하여 접합기판을 형성하는 제4 단계;
    를 포함하되,
    상기 제1 단계는 상기 제1 기판의 제1 양각부분과 제1 음각부분을 갖는 패턴 구조가 형성된 반대면에 제3 양각부분과 제3 음각부분을 갖는 패턴 구조를 형성하는 단계를 더 포함하고,
    상기 제4 단계는 상기 제1 기판과 제2 기판을 열 처리하여, 접합기판을 형성하며 상기 접합기판 중 상기 제1 기판의 내부에 빈 공간층을 형성하는 단계, 및
    상기 접합기판을 상기 제1 기판의 내부에 형성된 빈 공간층을 기준으로 분리하는 단계를 더 포함하는 것을 특징으로 하는 접합기판 제조방법.
  2. 제 1 항에 있어서,
    상기 제1 단계는 상기 제1 기판에 이온들을 주입하여 이온 주입층을 형성하는 단계를 더 포함하고,
    상기 빈 공간층은 상기 이온 주입층이 변형된 가스층인 것을 특징으로 하는 접합기판 제조방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제1 기판의 제1 양각부분의 너비는, 상기 제2 기판의 제2 음각부분의 너비보다 0.001㎛ 이상, 90㎛ 이하로 작고,
    상기 제2 기판의 제2 양각부분의 너비는, 상기 제1 기판의 제1 음각부분의 너비보다 0.001㎛ 이상, 90㎛ 이하로 작은 것을 특징으로 하는 접합기판 제조방법.
  5. 제 4 항에 있어서,
    상기 제1 기판의 열팽창계수(CTE)가 상기 제2 기판의 열팽창계수(CTE) 보다 큰 것을 특징으로 하는 접합기판 제조방법.
  6. 제 1 항에 있어서,
    상기 제1 기판이 질화알루미늄(Aluminum Nitride), 산화베릴륨(Beryllium Oxide), 갈륨 비소(Gallium Arsenide), 질화갈륨(Gallium Nitride), 게르마늄(Germanium), 인듐 포스파이드(Indium Phosphide), 리듐-니오베이트(Lithium Niobate), 리듐-탄탈레이트(Lithium Tantalate) 중에 선택된 어느 하나의 재료로 구현되는 것을 특징으로 하는 접합기판 제조방법.
  7. 제 1 항에 있어서,
    상기 제2 기판이 실리콘(Silicon), 실리콘 카바이드(Silicon Carbide), 실리콘 게르마늄(Silicon Germanium) 중에 선택된 어느 하나의 재료로 구현되는 것을 특징으로 하는 접합기판 제조방법.
KR1020100053918A 2010-06-08 2010-06-08 접합기판 제조방법 Active KR101144842B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100053918A KR101144842B1 (ko) 2010-06-08 2010-06-08 접합기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100053918A KR101144842B1 (ko) 2010-06-08 2010-06-08 접합기판 제조방법

Publications (2)

Publication Number Publication Date
KR20110134114A KR20110134114A (ko) 2011-12-14
KR101144842B1 true KR101144842B1 (ko) 2012-05-14

Family

ID=45501580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100053918A Active KR101144842B1 (ko) 2010-06-08 2010-06-08 접합기판 제조방법

Country Status (1)

Country Link
KR (1) KR101144842B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101906000B1 (ko) * 2016-11-15 2018-11-21 연세대학교 산학협력단 이종 결합 구조를 포함하는 임베디드 기판 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101534705B1 (ko) * 2013-12-30 2015-07-07 현대자동차 주식회사 반도체 기판의 접합 방법
KR101542965B1 (ko) 2013-12-30 2015-08-07 현대자동차 주식회사 반도체 기판의 접합 방법
FR3028664B1 (fr) * 2014-11-14 2016-11-25 Soitec Silicon On Insulator Procede de separation et de transfert de couches
CN108878271A (zh) * 2018-07-04 2018-11-23 南通沃特光电科技有限公司 一种复合衬底的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125121A (ja) * 1994-08-29 1996-05-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR20030085996A (ko) * 2002-05-03 2003-11-07 주식회사 하이닉스반도체 웨이퍼의 제조방법
KR20090037363A (ko) * 2007-10-10 2009-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ기판의 제작방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125121A (ja) * 1994-08-29 1996-05-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR20030085996A (ko) * 2002-05-03 2003-11-07 주식회사 하이닉스반도체 웨이퍼의 제조방법
KR20090037363A (ko) * 2007-10-10 2009-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ기판의 제작방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101906000B1 (ko) * 2016-11-15 2018-11-21 연세대학교 산학협력단 이종 결합 구조를 포함하는 임베디드 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20110134114A (ko) 2011-12-14

Similar Documents

Publication Publication Date Title
JP4580193B2 (ja) 発光素子
US9882085B2 (en) Method for separating epitaxial layers from growth substrates, and semiconductor device using same
JP5709963B2 (ja) 結晶物質の非極性面から形成される装置とその製作方法
US20240186298A1 (en) Discontinuous patterned bonds for semiconductor devices and associated systems and methods
EP2504869B1 (en) Led with improved injection efficiency
KR101282775B1 (ko) 수직형 발광 소자 및 그 제조방법
US9324910B2 (en) Light emitting diode
JP5306779B2 (ja) 発光素子及びその製造方法
KR101144842B1 (ko) 접합기판 제조방법
JP2012142580A (ja) 発光ダイオードチップの製造方法
JP2019004164A (ja) シリコン基板上に成長される発光デバイス
KR20050062832A (ko) 발광 소자용 질화물 반도체 템플레이트 제조 방법
KR20130040496A (ko) 접합기판 및 이의 제조방법
KR20130091501A (ko) 반도체 발광소자 및 그 제조방법
US9299561B2 (en) Method for fabricating nitride semiconductor thin film and method for fabricating nitride semiconductor device using the same
Lin et al. GaN-based LEDs with air voids prepared by one-step MOCVD growth
US8558216B2 (en) Nitride semiconductor light emitting device and method for manufacturing the same
KR20080089860A (ko) 반도체 발광소자 및 반도체 발광소자의 제조 방법
KR101144840B1 (ko) 접합기판 제조방법
Wu et al. Enhanced light extraction of high-voltage light emitting diodes using a sidewall chamfer structure
TWI740015B (zh) 用於形成光電元件之生長底材與製作這種底材之方法，以及這種底材在微顯示螢幕領域之應用
KR101144841B1 (ko) 접합기판 제조방법
KR101026047B1 (ko) 발광소자 어레이 및 발광소자 어레이의 제조방법
TWI262544B (en) Semiconductor structure having a higher operating speed and a manufacturing method
KR20120078124A (ko) 접합기판 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100608

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100825

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100608

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110922

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120417

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120503

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120504

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee