[go: up one dir, main page]

FR3007577A1 - Transistors avec differents niveaux de tensions de seuil et absence de distorsions entre nmos et pmos - Google Patents

Transistors avec differents niveaux de tensions de seuil et absence de distorsions entre nmos et pmos Download PDF

Info

Publication number
FR3007577A1
FR3007577A1 FR1355796A FR1355796A FR3007577A1 FR 3007577 A1 FR3007577 A1 FR 3007577A1 FR 1355796 A FR1355796 A FR 1355796A FR 1355796 A FR1355796 A FR 1355796A FR 3007577 A1 FR3007577 A1 FR 3007577A1
Authority
FR
France
Prior art keywords
transistors
gate
thickness
semiconductor
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1355796A
Other languages
English (en)
Other versions
FR3007577B1 (fr
Inventor
Olivier Weber
Nicolas Planes
Rossella Ranica
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, STMicroelectronics Crolles 2 SAS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1355796A priority Critical patent/FR3007577B1/fr
Priority to US14/309,385 priority patent/US9099354B2/en
Publication of FR3007577A1 publication Critical patent/FR3007577A1/fr
Application granted granted Critical
Publication of FR3007577B1 publication Critical patent/FR3007577B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/859—Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

L'invention concerne un circuit intégré comprenant : -un substrat (440) semi-conducteur ; -des première et deuxième cellules, comportant chacune: • des premier (ns) et second (ps) transistors de type nMOS et pMOS incluant des premier et second empilements de grille incluant un métal de grille ; • des premier (410s) et second (420s) plans de masse sous les premier et second transistors ; -une couche d'oxyde (430) s'étendant entre les transistors et les plans de masse; -lesdits métaux de grille des nMOS et d'un pMOS présentant un premier travail de sortie, ledit métal de grille de l'autre pMOS présentant un deuxième travail de sortie supérieur au premier travail de sortie, avec une différence entre travaux de sortie comprise entre 55 et 85meV et le premier travail de sortie Wf1 vérifiant la relation Wfmg -0.04 -0.005*Xge < Wf1 < Wfmg -0.03 -0.005*Xge.

Description

TRANSISTORS AVEC DIFFERENTS NIVEAUX DE TENSIONS DE SEUIL ET ABSENCE DE DISTORSIONS ENTRE NMOS ET PMOS L'invention concerne un circuit intégré, et en particulier un circuit intégré 5 réalisé sur un substrat de type silicium-sur-isolant (dit SOI, pour « Silicon On Insulator » en langue anglaise) et comportant des rangées de transistors nMOS et de transistors pM0S. La technologie SOI consiste à séparer une fine couche de silicium (quelques nanomètres) sur un substrat en silicium par une couche d'isolant 10 relativement épaisse (quelques dizaines de nanomètres en règle générale). Les circuits intégrés réalisés en technologie SOI présentent un certain nombre d'avantages. De tels circuits présentent généralement une plus faible consommation électrique pour des performances équivalentes. De tels circuits induisent également des capacités parasites plus faibles, qui permettent 15 d'améliorer la vitesse de commutation. De plus, le phénomène de déclenchement parasite (« latchup » en langue anglaise) rencontré par les transistors métal-oxyde-semi-conducteur (MOS) en technologie « bulk » peut être évité. De tels circuits s'avèrent donc particulièrement adaptés pour des applications de type SoC (« Systems on Chip » en langue anglaise) ou MEMS 20 (« Micro Electro-Mechanical Systems » en langue anglaise). On constate également que les circuits intégrés SOI sont moins sensibles aux effets des radiations ionisantes et s'avèrent ainsi plus fiables dans des applications où de telles radiations peuvent induire des problèmes de fonctionnement, notamment dans des applications spatiales. Les circuits intégrés SOI peuvent notamment 25 comprendre des mémoires vives de type SRAM (« Static Random Access Memory » en langue anglaise) ou des portes logiques. La réduction de la consommation statique de portes logiques tout en augmentant leur vitesse de basculement fait l'objet de nombreuses recherches. Certains circuits intégrés en cours de développement intègrent à la fois des 30 portes logiques à faible consommation et des portes logiques à vitesse de basculement élevée. Pour générer ces deux types de portes logiques sur un même circuit intégré, on abaisse la tension de seuil (« threshold voltage » en langue anglaise, et abrévié VT) de certains transistors pour former des portes logiques à vitesse de basculement élevée, et on augmente la tension seuil 35 d'autres transistors pour former des portes logiques à faible consommation. En technologie « bulk », la modulation du niveau de tension de seuil de transistors de même type est effectuée en différenciant le niveau de dopage de leur canal. Cependant, en technologie semi-conducteur sur isolant à canal complètement déserté, plus connue sous l'acronyme FDS01 (pour « Fully Depleted Silicon On 40 Insulator » en langue anglaise), le dopage du canal est quasiment nul (1015 cm-3). Ainsi, le niveau de dopage du canal des transistors ne peut donc pas présenter de variations importantes, ce qui empêche de différencier les tensions de seuil par ce biais. Afin de disposer de tensions de seuil distinctes pour différents transistors en technologie FDSOI, il est connu d'utiliser un plan de masse (« ground plane » ou « back-plane » en langue anglaise) électriquement polarisé disposé entre une couche d'oxyde isolante mince et le substrat de silicium. En jouant sur le dopage des plans de masse et sur leur polarisation électrique, il est possible d'améliorer le contrôle électrostatique de ces transistors, ce qui permet de définir différentes gammes de tensions de seuil pour ces transistors. On peut ainsi disposer de transistors à faible tension de seuil, dits LVT (pour « Low VT » en langue anglaise, tension de seuil typiquement de 400mV), de transistors à haute tension de seuil, dits HVT (pour « High VT » en langue anglaise, tension de seuil typiquement de 550mV), et de transistors à tension de seuil intermédiaire, dits RVT (pour «Regular VT » en langue anglaise, tension de seuil typiquement de 450mV). De façon connue, de tels transistors présentant des tensions de seuil différentes peuvent être intégrés au sein d'un même circuit intégré. Une telle cointégration permet notamment de bénéficier de plusieurs plages de tension de 20 seuil, ainsi que d'une meilleure flexibilité de fonctionnement du circuit. Les figures 1 et 2 illustrent un exemple de circuit intégré d'un type connu en technologie 28nm. Les figures 1 et 2 sont des vues en coupe schématiques d'un circuit intégré au niveau de couples nMos/pMos respectivement de type RVT et de type LVT. Le circuit intégré comporte un circuit de polarisation, pour 25 appliquer des polarisations électriques Vdd et Gnd. La figure 1 représente une première cellule de type RVT du circuit intégré. La première cellule comporte un substrat semi-conducteur 44. Ce substrat 44 présente ici un dopage de type p, avec une concentration de 30 dopants inférieure ou égale à 1016cm-3. La première cellule comprend : -une couche enterrée 43 d'un matériau électriquement isolant; -des transistors MOS à effet de champ, à savoir un transistor nMOS ns et un transistor pMOS ps. La source, le drain et le canal du transistor ns sont 35 formés dans une couche semi-conductrice lls disposée sur la couche enterrée 43. La source, le drain et le canal du transistor ps sont formés dans une couche semi-conductrice 21s disposée sur la couche enterrée 43 ; -des plans de masse semi-conducteurs 41s et 42s sont situés sous la couche 43 et placés à l'aplomb, respectivement, des transistors ns et ps. Les 40 plans de masse 41s et 42s présentent respectivement des dopages de type p et n; -des caissons semi-conducteurs s'étendent en profondeur dans la continuité respectivement des plans de masse 41s et 42s. Les caissons forment une séparation entre les plans de masse 41s et 42s et le substrat 44. Le plan de masse 41s et le caisson disposé dans sa continuité sont polarisés à Gnd par l'intermédiaire d'une zone implantée P+ 32s. Le plan de masse 42s et le caisson disposé dans sa continuité sont polarisés à Vdd par l'intermédiaire d'une zone implantée N+ 33s. Une même polarisation est appliquée sur les grilles des transistors ns et ps. La première cellule est isolée à sa périphérie par des tranchées d'isolation 61 et 66. Les zones implantées 31s et 32s sont séparées par une tranchée d'isolation 62. La zone implantée 32s est séparée du transistor ns par l'intermédiaire d'une tranchée d'isolation 63. Le transistor ns est séparé du transistor ps par une tranchée d'isolation 64. Le transistor ps est séparé de la zone implantée 33s par l'intermédiaire d'une tranchée d'isolation 65.
La figure 2 représente une deuxième cellule de type LVT du circuit intégré. La deuxième cellule comprend : -une couche enterrée 43 d'un matériau électriquement isolant; -des transistors MOS à effet de champ, à savoir un transistor nMOS n1 et un transistor pMOS pl. La source, le drain et le canal du transistor ni sont formés dans une couche semi-conductrice 111 disposée sur la couche enterrée 43. La source, le drain et le canal du transistor pl sont formés dans une couche semiconductrice 211 disposée sur la couche enterrée 43 ; -des plans de masse semi-conducteurs 411 et 421 sont situés sous la 25 couche 43 et placés à l'aplomb, respectivement, des transistors n1 et pl. Les plans de masse 411 et 421 présentent respectivement des dopages de type n et p; -des caissons semi-conducteurs s'étendent en profondeur dans la continuité respectivement des plans de masse 411 et 421. Les caissons forment 30 une séparation entre les plans de masse 411 et 421 et le substrat 44. Le plan de masse 411 et le caisson disposé dans sa continuité sont polarisés à Gnd par l'intermédiaire d'une zone implantée N+ 321. Le plan de masse 421 et le caisson disposé dans sa continuité sont polarisés à Gnd par l'intermédiaire d'une zone implantée P+ 331. Une même polarisation est 35 appliquée sur les grilles des transistors n1 et pl. La deuxième cellule est isolée à sa périphérie par des tranchées d'isolation 61 et 66. Les zones implantées 311 et 321 sont séparées par une tranchée d'isolation 62. La zone implantée 321 est séparée du transistor n1 par l'intermédiaire d'une tranchée d'isolation 63. Le transistor n1 est séparé du 40 transistor pl par une tranchée d'isolation 64. Le transistor pl est séparé de la zone implantée 331 par l'intermédiaire d'une tranchée d'isolation 65.
Les transistors ns, ps, n1 et pl sont réalisés selon la technologie FDSOI. Le transistor ns comprend une couche semi-conductrice 11 s, surmontée d'un empilement de grille 12s. Cette couche lls forme un canal 13s entre une source et un drain du transistor ns. Le transistor n1 comprend une couche semiconductrice 111, surmontée d'un empilement de grille 121. Cette couche 111 forme un canal 131 entre une source et un drain du transistor ni. Le transistor ps comprend une couche semi-conductrice 21s, surmontée d'un empilement de grille 22s. Cette couche 21s forme un canal 23s entre une source et un drain du transistor ps. Le transistor pl comprend une couche semi-conductrice 211, surmontée d'un empilement de grille 221. Cette couche 211 forme un canal 231 entre une source et un drain du transistor pl. De façon connue en technologie FDSOI, les canaux 13s, 131, 23s et 231 sont dans un état déserté (« depleted » en langue anglaise) et présentent un niveau de dopage très faible, inférieur ou égal à 1015 cm-3. La couche 43 présente une épaisseur de 25nm, les couches 11 s, 111, 21s et 21 présentent une épaisseur de 7nm et l'épaisseur électrique de l'oxyde de grille dans les empilements de grille 12s, 121, 22s et 221 est de 1,5nm. Les empilements de grille 12s et 12Icomportent un même métal de grille dont le travail de sortie est de 4,565 eV (milieu de la bande interdite du silicium dite midgap de 4.6eV -35meV). Les empilements de grille 22s et 221 comportent un même métal de grille dont le travail de sortie est de 4,635 eV (midgap de 4.6eV +35meV). Le diagramme de la figure 3 illustre les courants de fuite et les courants de conduction pour les transistors ns, ps, n1 et pl, lorsque la première cellule est optimisée pour que les transistors ns et ps présentent un même niveau de tension de seuil. On constate alors que, pour des mêmes niveaux de dopage des caissons et plans de masse des première et deuxième cellules, l'écart de tension de seuil entre les transistors ns et n1 est de 70mV alors que l'écart de tension de seuil entre les transistors ps et pl est de 140mV. L'optimisation du courant de fuite n'est donc pas la même pour les transistors n1 et pl et les niveaux de tension de seuil pour ces transistors ne sont pas identiques. Le diagramme de la figure 4 illustre les courants de fuite et les courants de conduction pour les transistors ns, ps, ni et pl, lorsque la deuxième cellule est optimisée pour que les transistors n1 et pl présentent un même niveau de tension de seuil. On constate alors que, pour des mêmes niveaux de dopage des caissons et plans de masse des première et deuxième cellules, l'écart de tension de seuil entre les transistors ns et n1 est de 70mV alors que l'écart de tension de seuil entre les transistors ps et pl est de 140mV. L'optimisation du courant de fuite n'est donc pas la même pour les transistors ns et ps et les niveaux de tension de seuil pour ces transistors ne sont pas identiques.
Il existe donc un besoin pour un circuit intégré comportant des transistors MOS de technologie FDSOI présentant des niveaux de tensions de seuil différents, dans lequel les distorsions de tensions de seuil d'un nMOS et d'un pMOS d'un même niveau sont supprimées ou sensiblement réduites.
L'invention porte ainsi sur un circuit intégré comprenant : -un substrat semi-conducteur ; -une première cellule, comportant: - des premier et second transistors à effet de champ de type FDSOI, respectivement de type nMOS dont la source, le drain et le canal sont formés dans une couche semi-conductrice de silicium, et de type pMOS dont la source, le drain et le canal sont formés dans une couche semiconductrice de silicium ou de silicium-germanium, incluant des premier et second empilements de grille incluant chacun un métal de grille ; - des premier et second plans de masse semi-conducteurs, respectivement placés sous les premier et second transistors, respectivement à dopages de types p et n, respectivement polarisés à un niveau bas et un niveau haut ; -une deuxième cellule, comportant: - des troisième et quatrième transistors à effet de champ de type FDSOI, respectivement de type nMOS dont la source, le drain et le canal sont formés dans une couche semi-conductrice de silicium, et de type pMOS dont la source, le drain et le canal sont formés dans une couche semiconductrice de silicium ou de silicium-germanium, incluant des troisième et quatrième empilements de grille incluant chacun un métal de grille ; - des troisième et quatrième plans de masse semi-conducteurs, polarisés au niveau bas, respectivement placés sous les troisième et quatrième transistors et respectivement à dopages de types n et p ; -une couche d'oxyde enterrée s'étendant entre les premier, second, troisième et quatrième transistors d'une part, et les premier, second, troisième et quatrième plans de masse d'autre part ; -lesdits métaux de grille des premier, troisième et quatrième empilements de grille présentant un premier travail de sortie, ledit métal de grille du second empilement de grille présentant un deuxième travail de sortie supérieur au premier travail de sortie, la différence entre les premier et deuxième travaux de sortie étant comprise entre 55 et 85meV et le premier travail de sortie Wf1 vérifiant la relation Wfmg -0.04 -0.005*Xge < Wfl < Wfmg -0.03 -0.005*Xge, avec Xge le pourcentage de Germanium dans le canal des transistors pMos et Wfmg étant le travail de sortie correspondant au milieu de la bande interdite du silicium ; -avec, pour un noeud technologique à 28nm : -une couche d'oxyde enterrée présentant une épaisseur comprise entre 20 et 30nm ; -la couche semi-conductrice dans laquelle sont formés les sources, drains et canaux desdits transistors présentant une épaisseur comprise entre 6 et 8nm ; -un oxyde de grille dans lesdits empilements de grille présentant une épaisseur électrique comprise entre 1,3 et 1,7nm ; -avec, pour un noeud technologique à 14nm : -une couche d'oxyde enterrée présentant une épaisseur comprise entre 15 et 25nm ; -la couche semi-conductrice dans laquelle sont formés les sources, drains et canaux desdits transistors présentant une épaisseur comprise entre 5 et 7nm ; -un oxyde de grille dans lesdits empilements de grille présentant une épaisseur comprise entre 1,1 et 1,5nm ; -avec, pour un noeud technologique à lOnm : -une couche d'oxyde enterrée présentant une épaisseur comprise entre 10 et 20nm ; -la couche semi-conductrice dans laquelle sont formés les sources, drains et canaux desdits transistors présentant une épaisseur comprise entre 4 et 6nm ; -un oxyde de grille dans lesdits empilements de grille présentant une épaisseur comprise entre 1 et 1,2 nm. Selon une variante, le pourcentage de Germanium dans le canal des 25 transistors pMOS est nul. Selon encore une autre variante, le circuit intégré comprend un circuit de polarisation configuré pour générer un niveau haut de polarisation compris entre 0,8 et 1,2V et un niveau bas de polarisation compris entre -0,2 et 0,2V. Selon une autre variante, lesdits plans de masse sont polarisés par le 30 circuit de polarisation par l'intermédiaire de contacts ménagés latéralement et par l'intermédiaire de caissons formant une liaison semi-conductrice entre lesdits contacts et lesdits plans de masse. Selon encore une variante, la différence entre les premier et deuxième travaux de sortie est comprise entre 65 et 75meV. 35 Selon une variante, Xge est inférieur à 40. D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est faite ci-après, à titre indicatif et nullement limitatif, en référence aux dessins annexés, dans lesquels : 40 -la figure 1 est une vue en coupe transversale schématique d'une cellule à tension de seuil standard selon un exemple de l'état de la technique; -la figure 2 est une vue en coupe transversale schématique d'une cellule à tension de seuil basse selon un exemple de l'état de la technique; -les figures 3 et 4 sont des diagrammes illustrant les courants de conduction et de fuite dans deux cas de figure pour les cellules de l'état de la 5 technique ; -la figure 5 est une vue en coupe transversale schématique d'une cellule à tension de seuil standard selon un mode de réalisation de l'invention; -la figure 6 est une vue en coupe transversale schématique d'une cellule à tension de seuil basse selon un mode de réalisation de l'invention. 10 La figure 5 représente une vue en coupe transversale d'une première cellule de type RVT d'un circuit intégré selon un mode de réalisation de l'invention. La première cellule comporte un substrat semi-conducteur 440. Ce substrat 440 présente ici un dopage de type p, avec une concentration de 15 dopants inférieure ou égale à 1016 cm-3, et, de préférence, inférieure à 5*1 015cm- 3. La première cellule comprend : -une couche enterrée 430 d'un matériau électriquement isolant. Par matériau électriquement isolant, on désigne ici un matériau dont la résistivité 20 électrique, mesurée à une température de 20°C, est supérieure ou égale à 1050.m ou à 1060.m. Par exemple, cette couche 430 est réalisée en oxyde de silicium (Si02).; -des transistors MOS à effet de champ, à savoir un transistor nMOS ns et un transistor pMOS ps. La source, le drain et le canal du transistor ns sont 25 formés dans une couche semi-conductrice 110s disposée sur la couche enterrée 430. La source, le drain et le canal du transistor ps sont formés dans une couche semi-conductrice 210s disposée sur la couche enterrée 430 ; -des plans de masse semi-conducteurs 410s et 420s sont situés sous la couche 430 et placés à l'aplomb, respectivement, des transistors ns et ps. Les 30 plans de masse 410s et 420s présentent respectivement des dopages de type p et n ; -des caissons semi-conducteurs s'étendent en profondeur dans la continuité respectivement des plans de masse 410s et 420s. Dans cette description, l'épaisseur et la profondeur sont définies par rapport à une direction 35 perpendiculaire à un plan dans lequel s'étend le substrat 440. Les caissons forment une séparation entre les plans de masse 410s et 420s et le substrat 440. La première cellule sera typiquement disposée dans une rangée de cellules, dans laquelle les nMOS de différentes cellules sont alignés entre eux et 40 dans laquelle les pMOS de différentes cellules sont alignés entre eux.
Le plan de masse 410s et le caisson disposé dans sa continuité sont polarisés à Gnd (avec Gnd=0V) par l'intermédiaire d'une zone implantée P+ 320s. Le plan de masse 420s et le caisson disposé dans sa continuité sont polarisés à Vdd (avec Vdd=1V) par l'intermédiaire d'une zone implantée N+ 330s. Une même polarisation peut être appliquée sur les grilles des transistors ns et ps.. La première cellule est isolée à sa périphérie par des tranchées d'isolation 610 et 660. Les zones implantées 310s et 320s sont séparées par une tranchée d'isolation 620. La zone implantée 320s est séparée du transistor ns par l'intermédiaire d'une tranchée d'isolation 630. Le transistor ns est séparé du transistor ps par une tranchée d'isolation 640. Le transistor ps est séparé de la zone implantée 330s par l'intermédiaire d'une tranchée d'isolation 650. Les caissons s'étendent plus profondément que les tranchées d'isolation, 630 et 650, notamment afin de permettre une polarisation des plans de masse par un contact latéral. De façon connue en soi, la combinaison : -d'une fine couche isolante enterrée 430 ; -d'une polarisation donnée sur les plans de masse 410s et 420s, -d'un type de dopage donné de ces plans de masse permet d'influer sur la tension de seuil des transistors ns et ps. Les plans de masse permettent en effet de contrôler les propriétés électrostatiques du canal des transistors. La figure 6 représente une vue en coupe transversale d'une deuxième 25 cellule de type LVT du circuit intégré. La deuxième cellule comprend : -une couche enterrée 430 d'un matériau électriquement isolant; -des transistors MOS à effet de champ, à savoir un transistor nMOS n1 et un transistor pMOS pl. La source, le drain et le canal du transistor ni sont formés dans une couche semi-conductrice 1101 disposée sur la couche enterrée 430. 30 La source, le drain et le canal du transistor pl sont formés dans une couche semi-conductrice 2101 disposée sur la couche enterrée 430 ; -des plans de masse semi-conducteurs 4101 et 4201 sont situés sous la couche 430 et placés à l'aplomb, respectivement, des transistors n1 et pl. Les plans de masse 4101 et 4201 présentent respectivement des dopages de type n 35 et p. Les dopages des plans des masse 4101 et 4201 sont donc opposés aux dopages des plans de masse 410s et 420s respectivement ; -des caissons semi-conducteurs s'étendent en profondeur dans la continuité respectivement des plans de masse 4101 et 4201. Les caissons forment une séparation entre les plans de masse 4101et 4201 et le substrat 440.
La deuxième cellule sera typiquement disposée dans une rangée de cellules, dans laquelle les nMOS de différentes cellules sont alignés entre eux et dans laquelle les pMOS de différentes cellules sont alignés entre eux. Le plan de masse 4101 et le caisson disposé dans sa continuité sont polarisés à Gnd par l'intermédiaire d'une zone implantée N+ 3201. Le plan de masse 4201 et le caisson disposé dans sa continuité sont polarisés à Gnd par l'intermédiaire d'une zone implantée P+ 3301. Une même polarisation peut être appliquée sur les grilles des transistors ni et pl. La deuxième cellule est isolée à sa périphérie par des tranchées d'isolation 610 et 660. Les zones implantées 3101 et 3201 sont séparées par une tranchée d'isolation 620. La zone implantée 3201 est séparée du transistor ni par l'intermédiaire d'une tranchée d'isolation 630. Le transistor ni est séparé du transistor pl par une tranchée d'isolation 640. Le transistor pl est séparé de la zone implantée 3301 par l'intermédiaire d'une tranchée d'isolation 650. Les caissons s'étendent plus profondément que les tranchées d'isolation, 630 et 650, notamment afin de permettre une polarisation des plans de masse par un contact latéral. De façon connue en soi, la combinaison : -d'une fine couche isolante enterrée 430 ; -d'une polarisation donnée sur les plans de masse 4101 et 4201, -d'un type de dopage donné de ces plans de masse permet d'influer sur la tension de seuil des transistors ni et pl. Les plans de masse permettent en effet de contrôler les propriétés électrostatiques du canal des transistors.
Des premières et deuxièmes cellules peuvent être cointégrées dans des même rangées ou dans des rangées distinctes partageant une même couche d'isolant enterré. Les transistors ns, ps, ni et pl sont réalisés selon la technologie FDSOI. Le transistor ns comprend une couche semi-conductrice 110s, surmontée d'un empilement de grille 120s. Cette couche 110s forme un canal 130s entre une source et un drain du transistor ns. Le transistor ni comprend une couche semi-conductrice 1101, surmontée d'un empilement de grille 1201. Cette couche 1101 forme un canal 1301 entre une source et un drain du transistor ni. Le transistor ps comprend une couche semi-conductrice 210s, surmontée d'un empilement de grille 220s. Cette couche 210s forme un canal 230s entre une source et un drain du transistor ps. Le transistor pl comprend une couche semi-conductrice 2101, surmontée d'un empilement de grille 2201. Cette couche 2101 forme un canal 2301 entre une source et un drain du transistor pl. De façon connue en technologie FDSOI, les canaux 130s, 1301, 230s et 2301 sont dans un état déserté et présentent un niveau de dopage très faible, typiquement inférieur ou égal à 1015 cm-3.
Le niveau de dopage des plans de masse 4101, 4201, 410s et 420s est avantageusement au moins égal à 1018 cm-3, par exemple compris entre 1018 cm-3 et 1020 cm-3. Ce niveau de dopage est par exemple formé sur une épaisseur de plan de masse d'au moins lOnm sous la couche d'isolant enterrée 430. Le niveau de dopage des caissons est par exemple au moins égal à 1016, et par exemple compris entre 1016 et 1018 cm-3. La différence entre les travaux de sortie des métaux de grille des empilements de grille 220s et 2201 est comprise entre 55 et 85meV, préférentiellement comprise entre 60 et 80meV, avantageusement comprise entre 65 et 75meV et de préférence égale à 70meV. Les canaux 130s, 1301, 230s et 2301 contiennent une quantité négligeable de Germanium. Les empilements de grille 120s, 1201 et 2201 comportent un même métal de grille dont le travail de sortie est compris entre 4,555 et 4,575 eV, et de préférence égal à 4,565 eV. L'empilement de grille 220s comporte un métal de grille dont le travail de sortie est compris entre 4,625 et 4,645eV, et de préférence égal à 4,635eV. Les matériaux suivants peuvent par exemple être utilisés pour les métaux de grille des transistors : nitrure de titane (TiN), nitrure de tantale (TaN) avec ou sans présence d'aluminium dans la composition (TiAIN ou TaAIN), ou encore une couche d'aluminium prise en intercalée entre deux couches de TiN : TiN/Al/TiN. En combinaison avec d'autres paramètres détaillés par la suite, l'écart entre les tensions de seuil ns et ni est sensiblement de 70mV. De même, l'écart entre les tensions de seuil ps et pl est sensiblement de 70mV. Les tensions de seuil sont donc équilibrées pour les transistors nMOS et pMOS d'un même niveau de tension de seuil (LVT ou RVT) du circuit intégré. Un tel écart de l'ordre de 70mV entre les transistors de type LVT et les transistors RVT s'avère souhaitable. De même, pour un même niveau de tension de seuil, les transistors nMOS et pMOS présentent des courants de fuite et des courants de conduction homogènes. Ces résultats sont obtenus sans nécessiter de polariser les plans de masse avec des niveaux de tension différents des niveaux des tensions d'alimentation des transistors ns, ps, ni et pl. Un tel résultat est en outre obtenu en utilisant un matériau de grille pour le transistor pl déjà utilisé pour les transistors ns et ni, n'induisant donc pas de complexification du processus de fabrication du circuit intégré. Par ailleurs, la différence entre les travaux de sortie des transistors pl et ps est relativement réduite, ce qui rend le procédé de fabrication plus facile à mettre en oeuvre.
Pour un noeud technologique à 28nm : -la couche 430 est de type UTBOX et présente une épaisseur comprise entre 20 et 30nm, et avantageusement de 25nm ; -les couches 110s, 1101, 210s et 201 présentent une épaisseur comprise entre 6 et 8nm, et avantageusement de 7nm ; -l'oxyde de grille dans les empilements de grille 120s, 1201, 220s et 2201 présente une épaisseur électrique comprise entre 1,3 et 1,7nm, et avantageusement de 1,5nm. Des simulations pour ce noeud technologique avec les paramètres mentionnés précédemment ont permis de déterminer des tensions de seuil d'un 10 niveau de 0,48V pour les transistors ns et ps, et des tensions de seuil d'un niveau de 0,41V pour les transistors n1 et pl. Pour un noeud technologique à 14nm : -la couche 430 est de type UTBOX et présente une épaisseur comprise 15 entre 15 et 25nm, et avantageusement de 20nm ; -les couches 110s, 1101, 210s et 201 présentent une épaisseur comprise entre 5 et 7nm, et avantageusement de 6nm ; -l'oxyde de grille dans les empilements de grille 120s, 1201, 220s et 2201 présente une épaisseur électrique comprise entre 1,1 et 1,5nm, et 20 avantageusement de 1,3nm. Pour un noeud technologique à lOnm : -la couche 430 est de type UTBOX et présente une épaisseur comprise entre 10 et 20nm, et avantageusement de 15nm ; -les couches 110s, 1101, 210s et 201 présentent une épaisseur comprise 25 entre 4 et 6nm, et avantageusement de 5nm ; -l'oxyde de grille dans les empilements de grille 120s, 1201, 220s et 2201 présente une épaisseur électrique comprise entre 1 et 1,2nm, et avantageusement de 1,1nm.
30 Dans l'exemple détaillé précédemment, le canal des transistors comporte une quantité négligeable de Germanium et le milieu de la bande interdite du silicium (dite valeur midgap) correspond à la valeur moyenne entre la valeur de travail de sortie du métal de grille de l'empilement de grille 220s et la valeur de travail de sortie du métal de grille de l'empilement de grille 2201.
35 Pour disposer d'une plus grande flexibilité sur la valeur des travaux de sortie respectifs des métaux de grille des empilements 220s et 2201, il est possible d'inclure du Germanium dans le canal des transistors pMOS ps et pl. La concentration en atomes de Germanium dans les canaux des transistors ps et pl est par exemple comprise entre 0 et 40%. En désignant par 40 Xge le pourcentage de Germanium dans ces canaux, des simulations ont permis de déduire des paramètres pour le travail de sortie des métaux des empilements de grille pour conserver un équilibre des tensions de seuil pour les transistors nMOS et pMOS d'un même niveau de tension de seuil (LVT ou RVT) du circuit intégré. En conservant une différence entre les travaux de sortie des métaux de grille des empilements de grille 220s et 2201 comprise entre 60 et 80meV (ou comprise entre 65 et 75 meV), le travail de sortie Wf1 du métal de grille des empilements de grille 120s, 1201 et 2201 doit respecter la condition suivante : Wfmg -0.04 -0.005*Xge < Wf1 < Wfmg -0.03 -0.005*Xge Wfmg étant le travail de sortie correspondant au milieu de la bande 10 interdite du silicium (environ 4.6eV). Par exemple, avec Xge = 12, on prendra par exemple un travail de sortie Wfmg de 4,505 eV. Pour un noeud technologique à 28nm, en conservant les paramètres 15 mentionnés précédemment (épaisseur de la couche 430, épaisseur des couches 110s, 1101, 210s et 201, épaisseur de l'oxyde de grille dans les empilements de grille 120s, 1201, 220s et 2201), des simulations ont permis de déterminer des tensions de seuil d'un niveau de 0,42V pour les transistors ns et ps, et des tensions de seuil d'un niveau de 0,35V pour les transistors n1 et pl 20 (écart entre les tensions de seuil maintenu à 70mV).

Claims (6)

  1. REVENDICATIONS1. Circuit intégré comprenant : -un substrat (440) semi-conducteur ; -une première cellule, comportant: - des premier (ns) et second (ps) transistors à effet de champ de type FDSOI, respectivement de type nMOS dont la source, le drain et le canal sont formés dans une couche semi-conductrice de silicium, et de type pMOS dont la source, le drain et le canal sont formés dans une couche semi-conductrice de silicium ou de silicium-germanium, incluant des premier et second empilements de grille incluant chacun un métal de grille - des premier (410s) et second (420s) plans de masse semi-conducteurs, respectivement placés sous les premier et second transistors, respectivement à dopages de types p et n, respectivement polarisés à un niveau bas et un niveau haut ; -une deuxième cellule, comportant: - des troisième et quatrième transistors à effet de champ de type FDSOI, respectivement de type nMOS dont la source, le drain et le canal sont formés dans une couche semi-conductrice de silicium, et de type pMOS dont la source, le drain et le canal sont formés dans une couche semi- conductrice de silicium ou de silicium-germanium, incluant des troisième et quatrième empilements de grille incluant chacun un métal de grille ; - des troisième et quatrième plans de masse semi-conducteurs, polarisés au niveau bas, respectivement placés sous les troisième et quatrième transistors et respectivement à dopages de types n et p ; -une couche d'oxyde enterrée (430) s'étendant entre les premier, second, troisième et quatrième transistors d'une part, et les premier, second, troisième et quatrième plans de masse d'autre part ; -lesdits métaux de grille des premier, troisième et quatrième empilements de grille présentant un premier travail de sortie, ledit métal de grille du second empilement de grille présentant un deuxième travail de sortie supérieur au premier travail de sortie, la différence entre les premier et deuxième travaux de sortie étant comprise entre 55 et 85meV et le premier travail de sortie Wf1 vérifiant la relation Wfmg -0.04 -0.005*Xge < Wfl < Wfmg -0.03 -0.005*Xge, avec Xge le pourcentage de Germanium dans le canal des transistors pMos et Wfmg étant le travail de sortie correspondant au milieu de la bande interdite du silicium ; -avec, pour un noeud technologique à 28nm : -une couche d'oxyde enterrée (430) présentant une épaisseur comprise entre 20 et 30nm ;-la couche semi-conductrice dans laquelle sont formés les sources, drains et canaux desdits transistors présentant une épaisseur comprise entre 6 et 8nm ; -un oxyde de grille dans lesdits empilements de grille présentant une épaisseur électrique comprise entre 1,3 et 1,7nm ; -avec, pour un noeud technologique à 14nm : -une couche d'oxyde enterrée (430) présentant une épaisseur comprise entre 15 et 25nm ; -la couche semi-conductrice dans laquelle sont formés les sources, drains et canaux desdits transistors présentant une épaisseur comprise entre 5 et 7nm ; -un oxyde de grille dans lesdits empilements de grille présentant une épaisseur comprise entre 1,1 et 1,5nm ; -avec, pour un noeud technologique à lOnm : -une couche d'oxyde enterrée (430) présentant une épaisseur comprise entre 10 et 20nm ; -la couche semi-conductrice dans laquelle sont formés les sources, drains et canaux desdits transistors présentant une épaisseur comprise entre 4 et 6nm ; -un oxyde de grille dans lesdits empilements de grille présentant une épaisseur comprise entre 1 et 1,2 nm.
  2. 2. Circuit selon la revendication 1, dans lequel le pourcentage de Germanium dans le canal (230s, 2301) des transistors pMOS (ps, pl) est nul.
  3. 3. Circuit selon la revendication 1 ou 2, comprenant un circuit de polarisation configuré pour générer un niveau haut de polarisation compris entre 0,8 et 1,2V et un niveau bas de polarisation compris entre -0,2 et 0,2V.
  4. 4. Circuit selon la revendication 3, dans lequel lesdits plans de masse (41s, 42s, 4101, 4201) sont polarisés par le circuit de polarisation par l'intermédiaire de contacts (320s, 330s, 3201, 3301) ménagés latéralement et par l'intermédiaire de caissons formant une liaison semi-conductrice entre lesdits contacts et lesdits plans de masse.
  5. 5. Circuit selon l'une quelconque des revendications précédentes, dans lequel la différence entre les premier et deuxième travaux de sortie est comprise entre 65 et 75meV.
  6. 6. Circuit selon l'une quelconque des revendications précédentes, dans lequel Xge est inférieur à 40.
FR1355796A 2013-06-19 2013-06-19 Transistors avec differents niveaux de tensions de seuil et absence de distorsions entre nmos et pmos Active FR3007577B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1355796A FR3007577B1 (fr) 2013-06-19 2013-06-19 Transistors avec differents niveaux de tensions de seuil et absence de distorsions entre nmos et pmos
US14/309,385 US9099354B2 (en) 2013-06-19 2014-06-19 Transistors with various levels of threshold voltages and absence of distortions between nMOS and pMOS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1355796A FR3007577B1 (fr) 2013-06-19 2013-06-19 Transistors avec differents niveaux de tensions de seuil et absence de distorsions entre nmos et pmos

Publications (2)

Publication Number Publication Date
FR3007577A1 true FR3007577A1 (fr) 2014-12-26
FR3007577B1 FR3007577B1 (fr) 2015-08-07

Family

ID=48874423

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1355796A Active FR3007577B1 (fr) 2013-06-19 2013-06-19 Transistors avec differents niveaux de tensions de seuil et absence de distorsions entre nmos et pmos

Country Status (2)

Country Link
US (1) US9099354B2 (fr)
FR (1) FR3007577B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933717A (zh) * 2019-05-13 2020-11-13 联发科技（新加坡）私人有限公司 半导体结构
EP3739629A1 (fr) * 2019-05-13 2020-11-18 MediaTek Singapore Pte Ltd Structure semi-conductrice pour transistor silicium sur isolant entièrement appauvri (fdsoi)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3013474A1 (fr) * 2013-11-15 2015-05-22 St Microelectronics Crolles 2
US9734881B2 (en) * 2015-02-02 2017-08-15 Globalfoundries Singapore Pte. Ltd. High sensing margin magnetic resistive memory device in which a memory cell read and write select transistors to provide different read and write paths
US9941301B1 (en) * 2016-12-22 2018-04-10 Globalfoundries Inc. Fully depleted silicon-on-insulator (FDSOI) transistor device and self-aligned active area in FDSOI bulk exposed regions
US10096602B1 (en) * 2017-03-15 2018-10-09 Globalfoundries Singapore Pte. Ltd. MTP memory for SOI process
US20200194459A1 (en) * 2018-12-18 2020-06-18 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
US11475942B2 (en) 2020-06-18 2022-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012161859A1 (fr) * 2011-05-24 2012-11-29 International Business Machines Corporation Structure améliorée pour cmos etsoi présentant plusieurs seuils de tension et une capacité de polarisation de puits active
US20130065366A1 (en) * 2011-09-08 2013-03-14 Stmicroelectronics Soi integrated circuit comprising adjacent cells of different types

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3488730B2 (ja) * 1993-11-05 2004-01-19 株式会社ルネサステクノロジ 半導体集積回路装置
JP4800700B2 (ja) * 2005-08-01 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体集積回路
FR2944139B1 (fr) * 2009-04-01 2011-09-09 Commissariat Energie Atomique Circuit integre realise en soi presentant des transistors a tensions de seuil distinctes
US8273617B2 (en) * 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
FR2975803B1 (fr) * 2011-05-24 2014-01-10 Commissariat Energie Atomique Circuit integre realise en soi comprenant des cellules adjacentes de differents types

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012161859A1 (fr) * 2011-05-24 2012-11-29 International Business Machines Corporation Structure améliorée pour cmos etsoi présentant plusieurs seuils de tension et une capacité de polarisation de puits active
US20130065366A1 (en) * 2011-09-08 2013-03-14 Stmicroelectronics Soi integrated circuit comprising adjacent cells of different types

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JEAN-PHILIPPE NOEL ET AL: "Multi- $V_{T}$ UTBB FDSOI Device Architectures for Low-Power CMOS Circuit", IEEE TRANSACTIONS ON ELECTRON DEVICES, IEEE SERVICE CENTER, PISACATAWAY, NJ, US, vol. 58, no. 8, 1 August 2011 (2011-08-01), pages 2473 - 2482, XP011336322, ISSN: 0018-9383, DOI: 10.1109/TED.2011.2155658 *
THOMAS SKOTNICKI: "Competitive SOC with UTBB SOI", SOI CONFERENCE (SOI), 2011 IEEE INTERNATIONAL, IEEE, 3 October 2011 (2011-10-03), pages 1 - 61, XP032011608, ISBN: 978-1-61284-761-0, DOI: 10.1109/SOI.2011.6081792 *
WEBER O ET AL: "Work-function engineering in gate first technology for multi-V T dual-gate FDSOI CMOS on UTBOX", 2010 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM 2010) : SAN FRANCISCO, CALIFORNIA, USA, 6 - 8 DECEMBER 2010, IEEE, PISCATAWAY, NJ, 6 December 2010 (2010-12-06), pages 3.4.1 - 3.4.4, XP031884902, ISBN: 978-1-4424-7418-5, DOI: 10.1109/IEDM.2010.5703289 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933717A (zh) * 2019-05-13 2020-11-13 联发科技（新加坡）私人有限公司 半导体结构
EP3739629A1 (fr) * 2019-05-13 2020-11-18 MediaTek Singapore Pte Ltd Structure semi-conductrice pour transistor silicium sur isolant entièrement appauvri (fdsoi)
US11107918B2 (en) 2019-05-13 2021-08-31 Mediatek Singapore Pte. Ltd. Semiconductor structure for fully depleted silicon-on-insulator (FDSOI) transistor
CN111933717B (zh) * 2019-05-13 2024-12-06 联发科技（新加坡）私人有限公司 半导体结构

Also Published As

Publication number Publication date
FR3007577B1 (fr) 2015-08-07
US20150041900A1 (en) 2015-02-12
US9099354B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
FR3007577A1 (fr) Transistors avec differents niveaux de tensions de seuil et absence de distorsions entre nmos et pmos
EP2415079B1 (fr) Circuit integre realise en soi presentant des transistors a tensions de seuil distinctes
EP2685500A1 (fr) Circuit integré sur soi comprenant un thyristor (scr) de protection contre des décharges électrostatiques
EP2131397B1 (fr) Circuit à transistors intégrés en trois dimensions et ayant une tension de seuil vt ajustable dynamiquement
FR2980035A1 (fr) Circuit integre realise en soi comprenant des cellules adjacentes de differents types
EP2750180B1 (fr) Circuit intégré comprenant une cellule d&#39;arbre d&#39;horloge
FR2558010A1 (fr) Procede pour la fabrication de transistors mos complementaires a basses tensions de seuil dans des circuits integres a haute densite et structure resultant de ce procede
EP2685499A1 (fr) Circuit integre sur soi comprenant un triac de protection contre des decharges electrostatiques
FR2930073A1 (fr) Procede de fabrication de transistors mosfet complementaires de type p et n, et dispositif electronique comprenant de tels transistors, et processeur comprenant au moins un tel dispositif.
FR2993405A1 (fr) Circuit integre sur soi comprenant un transistor de protection sous-jacent
FR2980640A1 (fr) Circuit integre en technologie fdsoi avec partage de caisson et moyens de polarisation des plans de masse de dopage opposes presents dans un meme caisson
EP2835825A1 (fr) Circuit integre sur soi muni d&#39;un dispositif de protection contre les decharges electrostatiques
EP2775529A2 (fr) Transistor à effet tunnel
EP2685502A1 (fr) Circuit integre sur soi comprenant un transistor bipolaire a tranchees d&#39;isolation de profondeurs distinctes
EP2750179B1 (fr) Circuit intégré comprenant une cellule d&#39;arbre d&#39;horloge
FR2995722A1 (fr) Finfet en silicium sur isolant avec une dependance reduite vis-a-vis de la largeur du fin
WO2014057112A1 (fr) Circuit integre comportant des transistors avec des tensions de seuil differentes
EP2757590B1 (fr) Transistor à grille et à plan de masse couplés
FR3063573A1 (fr) Dispositif fusible integre
FR3054374A1 (fr) Circuit integre comportant des transistors a tensions de seuil distinctes
EP2685497A1 (fr) Circuit integre sur soi comprenant une diode laterale de protection contres des decharges electrostatiques
FR3003690A1 (fr) Circuit integre sur soi comprenant une matrice de cellules de memoire vive et un circuit peripherique accole
EP4297090A1 (fr) Dispositif microélectronique à deux transistors à effet de champ
FR3066323A1 (fr) Memoire non volatile favorisant une grande densite d&#39;integration
EP4304313A1 (fr) Dispositif semiconducteur du type silicium sur isolant comprenant un circuit de mémoire vive statique, et procédé de fabrication correspondant

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12