FR2896051A1 - Regulateur de tension serie a faible tension d'insertion - Google Patents

Abstract

Circuit de régulation de tension destinée à générer une tension régulée pour une dispositif électronique, comportant :- un amplificateur à transconductance (310) basée sur une paire d'amplificateur différentielle de type MOS, ledit amplificateur comportant une première entrée recevant un potentiel de référence et une seconde entrée recevant une contre-réaction de ladite tension régulée ;- un étage suiveur (320) connecté en sortie dudit amplificateur à transconductance ;- un transistor de type MOS (330) destiné à réaliser l'étage de sortie du circuit de régulation ayant une source connecté à un premier potentiel d'alimentation (Vcc); caractérisé en ce que ledit amplificateur à transconductance comporte une charge résistive 360 ayant un profil en K/gm , avec gm correspondant au coefficient de transconductance de ladite paire différentielle d'entrée, ladite charge résistive étant connectée audit premier potentiel d'alimentation (Vcc).

Description

Régulateur de tension série à faible tension d'insertion 5 Domaine

technique de l'invention

La présente invention concerne les circuits électroniques de régulation et notamment un régulateur de tension série à faible tension d'insertion. Etat de la technique

Les régulateurs de tension série à faible tension d'insertion (désignés par 15 LDO dans la littérature anglo-saxonne) sont couramment utilisés pour réaliser des circuits alimentés par batterie. En effet, outre leur fonction de régulation, ils assurent également la commutation des sous-circuits électroniques non utilisés ponctuellement afin de réduire la consommation électrique de l'appareil. Utilisés conjointement avec des alimentations à découpage, ils permettent d'accroître la 20 réjection des perturbations émises par ces mêmes alimentations.

Ces circuits sont tout particulièrement utilisés pour réaliser les nombreux téléphones mobiles du marché. D'importants efforts sont consacrés pour accroître les performances de ces régulateurs, notamment en terme de réjection et de 25 réponse au variations de charge. Il est souhaitable de pouvoir atteindre une tension de sortie précise à moins d'un pour cent, et ce même pour des tensions d'alimentation particulièrement basse (moins de 2 Volts).

On connaît déjà des circuits régulateurs de type LDO : La figure 1 est un exemple d'un premier système connu, tel que décrit dans la publication Optimized Frequencv-Shapinq Circuit Topoliges for LDO's by Gabriel A. Rincàon-Mora and Philip E. Allen, IEEE TRANSACTIONS ON CIRCUIT

ST - 05-GR2-177 Io 30 -2 AND SYSTEMS-II : ANALOG AND DIGITAL PROCESSING N 6, June 1998. Ce premier circuit est basé sur une cascade comportant un amplificateur différentiel 110 servant d'amplificateur d'erreur, un étage suiveur 120 (ou inverseur) et un transistor PMOS (dans l'exemple illustré) 130 permettant la régulation de la tension alimentant une charge 141-143. Une chaîne de contre-réaction matérialisée par les éléments résistifs 170 et 180 permet d'assurer la régulation de la tension d'alimentation au borne du drain du transistor 130. L'amplificateur différentiel 110 est chargé par un condensateur 150 réalisant un pôle d'ordre 0, ce qui assure un gain élevé en boucle ouverte.

La figure 2 illustre un second circuit connu décrit notamment dans le document A Capacitor-Free CMOS Low-dropout Requlator With Dampling-Factor-Control Frequency Compensation , Ka Nang Leung and Philip K. , T. Mok. IEEE JOURNAL OF SOLID STATE CIRCUIT, VOL. 38, N 10, OCTOBER 2003. Dans un souci de clarté, les éléments fonctionnellement identiques au premier circuit conservent les mêmes références. On voit de nouveau un régulateur basé sur une chaîne comportant un amplificateur différentiel d'erreur 110, un étage suiveur ou inverseur 120, et le transistor PMOS 130. Comme précédemment, l'amplificateur d'erreur 110 se trouve chargé par une charge capacitive formée par les condensateurs Cm1, CM2 et l'amplificateur DFC réalisant un amplificateur de capacité. On réalise ainsi à nouveau un pole d'ordre zéro assurant un gain élevé en boucle ouverte. Ces deux circuits, et d'une manière générale les circuits connus de l'état de la technique, posent des problèmes de stabilité que l'on résout au moyens de techniques de compensation adaptées (dénommées pole splitting dans la littérature anglo-saxonne). Ces techniques induisent des réponses transitoires importantes lors de variations brusques de courant en raison de la multiplicité des pôles (au sens de Nyquist) dans la chaîne d'asservissement.

II en résulte une perte de la précision obtenue au niveau de la tension de sortie du régulateur. ST - 05-GR2-177 10 2896051 -3 Il est souhaitable d'apporter une amélioration aux circuits connus de régulateurs, notamment au niveau des transitoires de réponses aux brusques variations de courant appelé par la charge. 5 Tel est l'objet de la présente demande de brevet. Exposé de l'invention La présente invention a pour but de proposer un circuit de régulation simple à réaliser facilitant considérablement la stabilisation de la chaîne d'asservissement de la tension de sortie.

15 Un autre but de la présente invention consiste à proposer un régulateur de tension série à faible tension d'insertion, particulièrement stable.

L'invention réalise ces buts au moyen d'un circuit de régulation de tension comportant : 20 - un amplificateur à transconductance comportant une paire d'amplificateur différentielle de type MOS, ledit amplificateur ayant une première entrée recevant un potentiel de référence et une seconde entrée recevant une contre-réaction de ladite tension régulée, ainsi qu'une électrode de sortie; - un étage suiveur connecté en sortie dudit amplificateur à transconductance et 25 permettant d'attaquer le transistor MOS de sortie ayant une source connectée au potentiel d'alimentation (Vcc) ; - une charge résistive ayant un profil en K/gm , avec gm correspondant au coefficient de transconductance de ladite paire différentielle d'entrée, ladite charge résistive étant connectée au potentiel d'alimentation sur lequel est connectée la 30 source dudit transistor de sortie.

De cette manière , on assure que l'étage amplificateur d'erreur présente un gain limité quel que soient les variations du coefficient gm de la paire différentielle d'entrée. Cela permet de repousser le pole intrinsèque de cet étage amplificateur ST - 05-GR2-177 -4-

bien au-delà du pole induit par la capacité de compensation du transistor MOS de sortie et, finalement, facilite considérablement la compensation du circuit et réduit les transistoires engendrées par les brusques variations du courant de la charge.

De préférence, le transistor de sortie est un transistor de type PMOS ayant une source connectée au potentiel d'alimentation positif et la charge résistive en K/gm comporte au moins un transistor de type MOS connecté en charge résistive.

Dans un mode de réalisation particulier, la charge résistive en K/gm lo comporte en parallèle une résistance fixe (453) servant de butée.

Plus particulièrement, l'amplificateur de transconductance 310 comporte : - un premier transistor de type MOS disposant d'une grille, source et drain, la grille recevant un premier potentiel de référence (Vref) et la source étant connectée à une 15 première source de courant - un second transistor de type MOS disposant d'une grille, d'une source et d'un drain, la grille recevant une fraction de la tension de la sortie du régulateur via ledit réseau de contrefaçon , la source étant connectée à ladite première source de courant ; 20 - une seconde source de courant connectée entre ledit premier potentiel d'alimentation (Vcc) et le drain dudit premier transistor MOS; - une troisième source de courant connectée entre ledit premier potentiel d'alimentation (Vcc) et le drain dudit second transistor MOS ; - un troisième transistor MOS comportant une source connectée au drain dudit 25 premier transistor MOS et à ladite seconde source de courant ; ledit troisième transistor disposant une grille recevant un second potentiel de référence (Vref2) ; - un quatrième transistor MOS comportant une source connectée au drain dudit second transistor et à ladite troisième source de courant; ledit quatrième transistor disposant d'une grille recevant ledit second potentiel de référence (Vref2) ; 30 - un cinquième transistor MOS disposant d'une source, d'une grille et d'un drain, ladite source dudit cinquième transistor MOS étant connectée à un second potentiel d'alimentation (GND) , ledit drain dudit cinquième transistor MOS étant connecté au drain dudit troisième transistor, et constituant l'électrode de sortie dudit amplificateur d'erreur. ST - 05-GR2-177 - 5

- un sixième transistor MOS disposant d'une source, d'une grille et d'un drain, ladite source dudit sixième transistor MOS étant connectée audit second potentiel d'alimentation (GND) , ledit drain dudit sixième transistor MOS étant connecté au drain dudit quatrième transistor, ainsi qu'aux grilles desdits cinquième et sixième s transistors.

De préférence, l'étage suiveur comporte : - un septième transistor de type MOS comportant une grille, une source et un drain, ladite grille dudit septième transistor étant connectée à ladite électrode de sortie 10 dudit amplificateur à transconductance et ledit drain dudit septième transistor étant connecté à une quatrième source de courant ; - un transistor bipolaire comportant une base, un émetteur et un collecteur, la base du transistor bipolaire étant connectée au drain dudit septième transistor MOS, l'émetteur étant connectée audit second potentiel d'alimentation (GND) et le 15 collecteur étant connecté à la source dudit septième transistor MOS ainsi qu'à une première électrode d'une résistance ayant une seconde électrode connectée audit premier potentiel d'alimentation (Vcc).

L'invention permet également de réaliser un appareil de communication 20 portable, alimenté par batterie, tel que notamment un téléphone mobile comportant un circuit de régulation de tension comportant : - un amplificateur à transconductance basée sur une paire d'amplificateur différentielle de type MOS, ledit amplificateur comportant une première entrée recevant un potentiel de référence et une seconde entrée recevant une contre- 25 réaction de ladite tension régulée ; - un étage suiveur connecté en sortie dudit amplificateur à transconductance ; - un transistor de type MOS destiné à réaliser l'étage de sortie du circuit de régulation ayant une source connecté à un premier potentiel d'alimentation (Vcc); caractérisé en ce que ledit amplificateur à transconductance comporte une charge 30 résistive ayant un profil en K/gm , avec gm correspondant au coefficient de transconductance de ladite paire différentielle d'entrée, ladite charge résistive étant connectée audit premier potentiel d'alimentation (Vcc). ST - 05-GR2-177 Description des dessins

D'autres caractéristiques, but et avantages de l'invention apparaîtront à la lecture de la description et des dessins ci-après, donnés uniquement à titre s d'exemples non limitatifs. Sur les dessins annexés :

La figure 1 illustre un premier circuit connu de régulateur à faible tension d'insertion.

10 La figure 2 représente un second circuit connu de régulateur à faible tension d'insertion.

La figure 3 illustre le principe d'un régulateur conforme à la présente invention. La figure 4 illustre un mode de réalisation particulier d'un régulateur conforme au principe de la figure 3. 20 Description d'un mode de réalisation préféré La figure 3 illustre le principe de réalisation d'un régulateur à faible tension d'insertion conforme à la présente invention. Le circuit est particulièrement adapté à 25 la réalisation de circuits électroniques alimentés par batterie, et notamment à faible voltage, comme on les rencontre pour les téléphones mobiles.

Le circuit selon l'invention permet de se passer de la capacité de compensation de l'étage d'entrée que l'on connaît dans les circuits de régulateurs 30 connus, et qui induit les problèmes de réponse transitoire gênante en cas de brusque variation de courant de charge.

En se référant à la figure 3, on voit un circuit de régulation conforme à la présente invention qui comporte un amplificateur différentiel de transconductance ST - 05-GR2-177 -6 15 25 310 utilisé en amplificateur d'erreur recevant, à une entrée, un potentiel de référence û représenté par l'élément 311 û permettant de venir fixer le potentiel de sortie à réguler et une fraction de ce potentiel de sortie via un réseau de contre-réaction constitué par une capacité de compensation 350, en parallèle avec un s ensemble de deux éléments passifs résistifs 370 et 380. On désignera par gm le coefficient de transconductance du circuit 310. L'amplificateur à transconductance pourra être réalisé par tout circuit 10 amplificateur, de type MOS ou non, intégré ou discret, permettant d'obtenir un courant de sortie proportionnel à l'écart (erreur) entre ses deux entrées. Dans un mode de réalisation préféré, l'amplificateur à transconductance est réalisé au moyen d'un amplificateur différentiel comportant des transistors de type 15 MOS. Contrairement aux circuits connus, le circuit amplificateur est chargé par une charge de type résistive 360 de manière à limiter le gain de sortie de l'étage amplificateur d'erreur. De cette manière on évite l'établissement du pôle d'ordre 0 20 que l'on rencontre dans les circuits connus, tels que décrits dans les figures 1 et 2 évoquées précédemment. En pratique, on limite le gain de l'étage à 30 ou 40 dB contrairement aux circuits connus dans lesquels le gain atteint couramment 100 dB. De préférence, on choisira pour l'élément résistif 360 un composant résistif offrant une résistance égale à K/gm , dans laquelle K est une constante et gm est le coefficient de transconductance de l'amplificateur d'erreur.

30 En aval de l'étage suiveur, le circuit comporte un transistor MOS dont la grille est commandée par la tension de sortie de l'étage suiveur. La source du transistor MOS est connectée au potentiel d'alimentation û fixé en général par la batterie ou par la sortie d'un convertisseur DC/DC tel qu'une alimentation à découpage. Le drain du transistor MOS délivre le potentiel de sortie du régulateur, accessible à une ST - 05-GR2-177 -8 2896051 charge représentée par deux éléments résistifs 341 et 342 et un élément capacitif 342 . Comme on le voit sur la figure, le réseau de contre-réaction comporte une capacité de compensation 450 connectée entre le drain du transistor MOS et la seconde entrée du circuit amplificateur d'erreur 310, en parallèle avec deux éléments résistifs 370 et 380 en série. La charge 341-342-343 est connectée au point milieu des éléments 370 et 380.

Comme on le voit, du fait de la présence de la charge 360 égale à K/gm , le circuit de régulation selon l'invention ne comporte qu'un pole principal, lequel est fixé par la réseau de contre-réaction de sortie du transistor MOS 330, et notamment la capacité de compensation 350.

Dans un mode de réalisation particulier, on utilise avantageusement pour réaliser la charge résistive 360 un élément de même nature que les éléments amplificateurs disposés dans l'amplificateur d'erreur 310 et intégrés dans le même substrat semi-conducteur pour y être soumis au mêmes variations de température. Ainsi, si l'amplificateur d'erreur 310 utilise une paire de transistors MOS pour réaliser l'étage différentiel, alors on réalise la charge 360 au moyen de transistors également MOS, montés en charge résistive variant avec la température et le courant d'appel.

De cette manière, même avec des variations importantes de température et de charge 341-342-343 , on assure que le gain de l'étage amplificateur d'entrée ù composé des éléments 310 et 360 ù reste limité à K.

Pour un produit gain-bande de l'étage amplificateur d'erreur 310 fixé, on constate que la charge résistive 360 qui présente un profil en K/gm permet d'assurer une fréquence de coupure relativement haute pour l'étage d'entrée 310 et, par suite, évite la rotation de phase due au pôle d'ordre 0. Cette rotation de phase intervient par conséquent bien après celle introduite par la capacité de compensation 350, ce qui permet de stabiliser aisément le circuit de régulation. ST - 05-GR2-177 -9 2896051 Le pole principal du circuit régulateur est par conséquent fixé essentiellement par la capacité 350 et non plus par des capacités intrinsèques à l'étage amplificateur d'entrée 310, difficiles à contrôler.

5 En outre, on constate que l'on évite alors les transitoires liées aux brusques variations de la charge préjudiciables à la précision du circuit de régulation.

La figure 4 illustre un mode de réalisation particulier d'un circuit régulateur conforme à la présente invention. Le circuit sera décrit en relation avec l'utilisation 10 d'un transistor PMOS pour l'étage de sortie, étant entendu qu'un homme du métier pourra aisément adapter le circuit pour la réalisation d'une structure duale basée sur un transistor NMOS pour l'étage de sortie.

Le circuit régulateur comporte un amplificateur de transconductance 310 15 basé sur une paire différentielle composée d'un premier transistor NMOS 410 et d'un second transistor NMOS 420, comportant chacun une grain, une source et un drain. Les sources des deux transistors 410 et 420 sont connectées à une source de courant 400 dans laquelle circule un courant iO égal à :

20 10= i1 +i2

Où il et i2 sont respectivement les courants circulants entre les électrodes de source et de drain des transistors 410 et 420.

25 Le drain du transistor 410 est connecté à une source d'un troisième transistor 430 ù de type PMOS - ainsi qu'à une source de courant 431 générant un courant i3.

Le drain du transistor 420 est connecté à une source d'un quatrième transistor 440 ù également de type PMOS ù ainsi qu'à une source de courant 432 30 générant un courant i4.

D'une manière pratique, on pourra fixer les courant i3 et i4 à des valeurs égales à 4 uA. ST - 05-GR2-177 -10- Le transistor PMOS 430 dispose d'une grille recevant un potentiel de référence Vref2 et d'un drain connecté au drain d'un cinquième transistor MOS 405 ù de type NMOS ù dont la source est connecté à un potentiel de référence telle que la masse (Ground) Le transistor PMOS 440 dispose d'une grille recevant également le potentiel de référence Vref2 et comporte un drain connecté au drain d'un sixième transistor MOS 405 ù de type NMOS ù dont la source est connecté à la masse. Le drain du transistor NMOS 406 est également connecté à la grille de ce même transistor 406 ainsi qu'à la grille du transistor 405. Le transistor 406 forme ainsi un miroir de courant avec le transistor 405, ce qui assure l'égalité suivante entre les courants : 14- i2 = i3-il ù is , ou is est le courant de sortie de l'électrode 445. 15 Si l'on fixe i3 = i4, on a donc is = i2- i1. L'électrode de drain des transistors 430 et 405 fournit donc le courant de sortie i2-il de l'amplificateur à transconductance et constitue l'électrode de sortie 445 de l'étage amplificateur d'erreur. L'électrode de sortie 445 est connectée au potentiel d'alimentation à réguler via la charge résistive 360 ayant un profil en K/gm. L'électrode 445 est également connecté à une électrode d'une source de courant 461 générant un courant i6, et à l'entrée d'un étage suiveur 320. 25 L'étage suiveur 320 est composé d'un septième transistor PMOS 460 dont la grille est connectée à l'électrode 445 de sortie de l'amplificateur à transconductance 310. Le drain du transistor 460 est connecté à une sixième source de courant 461 générant un courant i6 et à la base d'un transistor bipolaire 470, dont l'émetteur est 30 connecteur au potentiel de terre. La source du transistor 460 et le collecteur du transistor bipolaire 470 sont connectés d'une part, à une première électrode d'une résistance 481 et, d'autre part, à la grille d'un huitième transistor MOS ù de type PMOS ù constituant le transistor de sortie du circuit régulateur. La résistance 481 dispose d'une seconde électrode connectée au potentiel Vcc, auquel se trouve ST - 05-GR2-177 10. 20 25 2896051 -11- également connecté la source du transistor 480. Ce dernier comporte enfin un drain générant le potentiel de sortie régulé, lequel est transmis à la grille du transistor 420 via un réseau de contre-réaction, mais également à la charge 340 composée, sur la figure 4, d'une charge capacitive 492 et de deux charges résistives 491 et 493. 5

La charge résistive 360 connectée entre le potentiel Vcc et l'électrode 445 de sortie de l'amplificateur à transconductance est constituée d'un ensemble de deux transistors PMOS 451 et 452 connectés en série, ayant chacun une grille et une drain connecté ensemble. De cette manière, on réalise une charge résistive, lo autour d'un potentiel égal à 2x Vgs ce qui correspond parfaitement au décalage introduit par les septième transistor 460 et huitième transistor 480. On réalise ainsi un ensemble résistif ayant un profil en 1/gm et qui assure un profil de variation en température et en charge correspondant à celui du régulateur, 15 notamment de la paire différentielle 410-420 , mais également du transistor PMOS de sortie 480. Optionnellement, on connecte en parallèle sur l'ensemble des deux transistors MOS montés en série une résistance 453 fixe, ce qui permet de 20 constituer une butée pour limiter encore le gain de l'étage amplificateur d'erreur. Le courant de polarisation des transistors PMOS 451 et 452 est fournie par une septième source de courant 471 , générant un courant i7, afin de ne pas perturber le fonctionnement de la paire différentielle 410 et 420. Dans une variante d'exécution, on pourra inverser le type de tous les transistors et réaliser un circuit de régulateur disposant d'un transistor de sortie de type NMOS. ST -05-GR2-177

Claims (9)

Revendications

1. Circuit de régulation de tension destinée à générer une tension régulée pour une dispositif électronique, comportant : - un amplificateur à transconductance (310) comportant une paire d'amplificateur différentielle de type MOS, ledit amplificateur ayant une première entrée recevant un potentiel de référence, une seconde entrée recevant une contre-réaction de ladite tension régulée ainsi qu'une électrode de sortie (445); - un étage suiveur (320) connecté en sortie dudit amplificateur à transconductance ; - un transistor de type MOS (330) destiné à réaliser l'étage de sortie du circuit de régulation ayant une source connecté à un premier potentiel d'alimentation (Vcc); caractérisé en ce que ledit amplificateur à transconductance comporte une charge résistive 360 ayant un profil en K/gm , avec gm correspondant au coefficient de transconductance de ladite paire différentielle d'entrée, ladite charge résistive étant connectée audit premier potentiel d'alimentation (Vcc).

2. Circuit selon la revendication 1 caractérisé en ce que ledit transistor de sortie (330) est un transistor de type PMOS ayant une source connectée au potentiel d'alimentation positif et en ce que ladite charge résistive en K/gm (360) comporte au moins un transistor de type MOS connecté en charge résistive.

3. Circuit selon la revendication 1 ou 2 caractérisé en ce que ladite charge résistive 25 en K/gm comporte en parallèle une résistance fixe (453) servant de butée.

4. Circuit selon la revendication 1 à 3 caractérisé en ce que l'amplificateur de transconductance 310 comporte : - un premier transistor de type MOS (410) disposant d'une grille, source et drain, la 30 grille recevant un premier potentiel de référence (Vref) et la source étant connectée à une première source de courant (400) ; - un second transistor de type MOS (420) disposant d'une grille, d'une source et d'un drain, la grille recevant une fraction de la tension de la sortie du régulateur via ST - 05-GR2-177 25. Septembre 2006- 13 - ledit réseau de contrefaçon , la source étant connectée à ladite première source de courant (400) ; - une seconde source de courant (431) connectée entre ledit premier potentiel d'alimentation (Vcc) et le drain dudit premier transistor MOS (410) ; une troisième source de courant (432) connectée entre ledit premier potentiel d'alimentation (Vcc) et le drain dudit second transistor MOS (420) ; - un troisième transistor MOS comportant une source connectée au drain dudit premier transistor MOS (410) et à ladite seconde source de courant (431) ; ledit troisième transistor disposant une grille recevant un second potentiel de référence (Vref2) ; - un quatrième transistor MOS (440) comportant une source connectée au drain dudit second transistor (420) et à ladite troisième source de courant (432) ; ledit quatrième transistor disposant d'une grille recevant ledit second potentiel de référence (Vref2) ; - un cinquième transistor MOS (405) disposant d'une source, d'une grille et d'un drain, ladite source dudit cinquième transistor MOS (405) étant connectée à un second potentiel d'alimentation (GND) , ledit drain dudit cinquième transistor MOS (405) étant connecté au drain dudit troisième transistor (430) , et constituant une électrode de sortie (445) dudit amplificateur d'erreur ; - un sixième transistor MOS (406) disposant d'une source, d'une grille et d'un drain, ladite source dudit sixième transistor MOS (406) étant connectée audit second potentiel d'alimentation (GND) , ledit drain dudit sixième transistor MOS (405) étant connecté au drain dudit quatrième transistor (440), ainsi qu'aux grilles desdits cinquième et sixième transistors.

5. Circuit selon la revendication 4 caractérisé en ce que lesdits premier, second, cinquième et sixième transistors sont des transistors de type NMOS et en ce que lesdits troisième et quatrième transistors sont des transistors de type PMOS.

6. Circuit selon l'une des revendications précédentes caractérisé en ce que ledit étage suiveur comporte : - un septième transistor de type MOS (460) comportant une grille, une source et un drain, ladite grille dudit septième transistor étant connectée à ladite électrode de ST - 05-GR2-177 25. Septembre 2006-14- sortie dudit amplificateur à transconductance et ledit drain dudit septième transistor étant connecté à une quatrième source de courant (461) ; - un transistor bipolaire comportant une base, un émetteur et un collecteur, la base du transistor bipolaire étant connectée au drain dudit septième transistor MOS (460), l'émeteur étant connectée audit second potentiel d'alimentation (GND) et le collecteur étant connecté à la source dudit septième transistor MOS (460) ainsi qu'à une première électrode d'une résistance (481) dont la seconde électrode est connectée audit premier potentiel d'alimentation (Vcc).

7. Circuit selon la revendication 6 caractérisé en ce que ledit PMOS de sortie (480) comporte une grille, une source et un drain, ladite grille étant connectée à la dite première électrode de ladite résistance (481), ladite source étant connectée audit premier potentiel d'alimentation (Vcc) et ledit drain étant connecté à la charge du régulateur et générant la tension de sortie dudit régulateur.

8. Appareil de communication portable, tel qu'un téléphone mobile, comportant un circuit de régulation de tension comportant : - un amplificateur à transconductance (310) basée sur une paire d'amplificateur différentielle de type MOS, ledit amplificateur comportant une première entrée recevant un potentiel de référence et une seconde entrée recevant une contre-réaction de ladite tension régulée ; - un étage suiveur (320) connecté en sortie dudit amplificateur à transconductance ; - un transistor de type MOS (330) destiné à réaliser l'étage de sortie du circuit de régulation ayant une source connecté à un premier potentiel d'alimentation (Vcc); caractérisé en ce que ledit amplificateur à transconductance comporte une charge résistive 360 ayant un profil en K/gm , avec gm correspondant au coefficient de transconductance de ladite paire différentielle d'entrée, ladite charge résistive étant connectée audit premier potentiel d'alimentation (Vcc).

9. Appareil de communication portable selon la revendication 8 caractérisé en ce que ledit transistor de sortie (330) est un transistor de type PMOS ayant une source connectée au potentiel d'alimentation positif et en ce que ladite charge résistive en K/gm (360) comporte au moins un transistor de type MOS connecté en charge résistive. ST - 05-GR2-177 25. Septembre 2006