FR2856515A1 - Procede de fabrication d'un mosfet a tranchee laterale - Google Patents
Procede de fabrication d'un mosfet a tranchee laterale Download PDFInfo
- Publication number
- FR2856515A1 FR2856515A1 FR0406161A FR0406161A FR2856515A1 FR 2856515 A1 FR2856515 A1 FR 2856515A1 FR 0406161 A FR0406161 A FR 0406161A FR 0406161 A FR0406161 A FR 0406161A FR 2856515 A1 FR2856515 A1 FR 2856515A1
- Authority
- FR
- France
- Prior art keywords
- region
- trenches
- semiconductor substrate
- manufacturing
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 238000000034 method Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000012535 impurity Substances 0.000 claims abstract description 40
- 150000002500 ions Chemical class 0.000 claims abstract description 29
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 abstract description 10
- 238000007254 oxidation reaction Methods 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 7
- 239000007943 implant Substances 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 11
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- -1 phosphorus ions Chemical class 0.000 description 8
- 238000009413 insulation Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
- H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Objectif : implanter des ions d'impureté autour de tranchées à une concentration optimum et diffuser les ions d'impureté et enterrer un oxyde ou analogue dans une région de tranchée large.Une pluralité de tranchées d'environ 1 m de longueur dans la direction Z qui traversent la direction X (direction source-drain) sont formées dans un substrat (1) à semi-conducteur de manière à être agencées dans la direction Z. L'implantation ionique est effectuée obliquement par rapport aux faces latérales de chaque tranchée qui traverse la direction X. Ensuite, l'implantation ionique est effectuée perpendiculairement à la face de fond de chaque tranchée. Ensuite, une oxydation et une attaque sont effectuées, de sorte que les parties à semi-conducteur entre les tranchées voisines sont oxydées et chaque tranchée est ainsi emplie d'un oxyde pour établir un état dans lequel une région (2) de tranchée large, telle qu'elle serait obtenue en connectant les tranchées, est emplie d'un oxyde (4). Simultanément, les ions d'impureté qui sont implantés autour des tranchées sont également diffusés dans la direction Z, de sorte qu'une région (3) de drain décalée uniforme est formée autour de la région (2) de tranchée.
Description
Procédé de fabrication d'un dispositif à semiconducteur
La présente invention se rapporte à un procédé de fabrication d'un 5 dispositif à semi-conducteur tel qu'un MOSFET à tranchée latérale, à tension de claquage élevée, qui est utilisé dans des circuits intégrés de puissance, etc. En particulier, l'invention se rapporte à un procédé de fabrication d'un dispositif à semi-conducteur qui donne un procédé de diffusion d'impuretés optimum et un procédé optimum pour enterrer un oxyde dans une région de 10 tranchée dans un processus de formation d'une région de drain de décalage autour de la région de tranchée.
Classiquement, diverses techniques de tranchée ont été étudiées comme, par exemple, des techniques de formation de condensateur dans des DRAM, etc. et des techniques SOI pour une isolation de dispositif, ainsi que 15 des techniques de grille à tranchée pour des MOSFETs discrets. Ces dernières années, des propositions ont été faites dans lesquelles des techniques de tranchée sont appliquées à des MOSFETs latéraux à tranchée à tension de claquage élevée qui sont utilisés dans des circuits intégrés de puissance, etc. Parmi les structures de MOSFETs à tranchée latérale à tension de claquage élevée, il existe une structure dans laquelle une région de drain décalée est formée autour d'une tranchée. La formation d'une région de drain décalée autour d'une tranchée nécessite une technique d'implantation d'ions d'impureté autour de la tranchée à une concentration optimum et une 25 technique d'enterrement d'un film d'isolation, tel qu'un film d'oxyde, dans une tranchée large.
Les inventeurs de la présente demande ont déposé des demandes de brevet se rapportant à une technique d'implantation d'ions d'impureté autour d'une tranchée et à une technique pour enterrer un oxyde dans une 30 tranchée large (par exemple le brevet japonais JP-A-2003-37267.
Cependant, pour la technique d'implantation d'ions pour la formation d'une région de drain décalée autour d'une tranchée et la technique d'enterrement d'un film d'isolation dans une tranchée large, il n'y a sensiblement aucune proposition efficace ou rapport efficace, à l'exception de ce que proposent les inventeurs. Même le procédé qui est décrit dans JP-A2003-37267 présente des lacunes propices à des perfectionnements supplémentaires.
La présente invention a été réalisée compte-tenu des circonstances 5 mentionnées ci-dessus, et un objectif de l'invention est, par conséquent, de mettre à disposition un procédé de fabrication d'un dispositif à semiconducteur comportant un procédé d'implantation d'ions d'impureté dans une région autour d'une tranchée à une concentration optimum et pour la diffusion des ions d'impureté et un procédé pour enterrer un oxyde ou analogue dans 10 une région de tranchée large pour obtenir un MOSFET à tranchée latérale à tension de claquage élevée ayant une région de drain décalée autour d'une tranchée.
Pour atteindre l'objectif mentionné ci-dessus, la présente invention vise un procédé de fabrication d'un dispositif à semi-conducteur pour la 15 fabrication d'un dispositif à semi-conducteur ayant une région de source d'un deuxième type de conductivité et une région de drain du deuxième type de conductivité, qui sont des couches superficielles d'un substrat à semiconducteur d'un premier type de conductivité et sont mutuellement parallèles, et une région de décalage de drain du deuxième type de conductivité qui est 20 située entre la région de source et la région de drain et séparée de la région de source, caractérisé par le fait de comporter les étapes qui consistent à former une pluralité de tranchées dans le substrat à semi-conducteur de telle manière qu'elle sont disposées dans une première direction dans laquelle la région de source et la région de drain s'étendent parallèlement, chacune des 25 tranchées étant telle qu'une longueur dans la première direction est plus courte qu'une longueur dans la deuxième direction qui traverse la région de source et la région de drain; à implanter des ions d'impureté uniquement dans des régions du substrat à semi-conducteur qui sont voisines de faces latérales qui sont parallèles à la première direction parmi des faces latérales 30 de chacune des tranchées en appliquant les ions d'impureté dans des directions qui sont obliques par rapport aux faces latérales respectives qui sont parallèles à la première direction et dans des plans qui sont parallèles à la deuxième direction; et à implanter des ions d'impureté dans une région du substrat à semi-conducteur qui sont voisines d'une face de fond de chacune 35 des tranchées en appliquant les ions d'impureté perpendiculairement à la face de fond.
Suivant cet aspect de l'invention, les tranchées peuvent être formées perpendiculairement à une surface du substrat à semi-conducteur, et une implantation ionique oblique peut être effectuée suivant un angle d'implantation ionique, par rapport aux faces latérales qui sont parallèles à la 5 première direction, qui est plus petit que, ou égal à, 60 et est égal à tangente 1[(la longueur des tranchées dans la deuxième direction)/{(une profondeur des tranchées) + (une épaisseur d'un masque d'implantation ionique)}]. Le procédé de fabrication peut, en outre, comporter l'étape qui consiste à diffuser les ions d'impureté implantés dans le substrat à semi-conducteur suivant la 10 première direction en chauffant le substrat à semi- conducteur, et pour ainsi former une région uniforme de diffusion d'impuretés intégrale qui est en coextension avec une région de toutes les tranchées. En variante, le procédé de fabrication peut, en outre, comporter l'étape qui consiste à diffuser les ions d'impureté implantés dans le substrat à semi-conducteur en chauffant le 15 substrat à semi- conducteur, pour ainsi former des régions de diffusion d'impuretés indépendantes qui correspondent aux tranchées respectives.
Conformément à cet aspect de l'invention, une région de décalage de drain large et uniforme peut être formée dans le substrat à semiconducteur ou bien une pluralité de régions de décalage de drain peuvent être 20 formées à des intervalles, de manière à occuper une large région du substrat à semi-conducteur. La concentration en impuretés des régions voisines des faces latérales de chaque tranchée et de celle de la région voisine de la face de fond de chaque tranchée peuvent être commandées de manière indépendante les unes des autres.
Pour atteindre l'objectif mentionné ci-dessus, la présente invention vise également un procédé de fabrication d'un dispositif à semi-conducteur pour la fabrication d'un dispositif à semi-conducteur ayant une région de source d'un deuxième type de conductivité et une région de drain du deuxième type de conductivité qui sont des couches superficielles d'un 30 substrat à semi-conducteur d'un premier type de conductivité, et une région de décalage de drain du deuxième type de conductivité qui est située entre la région de source et la région de drain et séparée de la région de source, caractérisé par le fait de comporter les étapes qui consistent à former une pluralité de tranchées dans le substrat à semiconducteur de telle manière 35 qu'elles sont disposées dans une première direction dans laquelle la région de source et la région de drain s'étendent en parallèle, chacune des tranchées étant telle qu'une longueur dans la première direction est plus courte qu'une longueur dans la deuxième direction qui traverse la région de source et la région de drain; et à chauffer le substrat à semi-conducteur pour oxyder chaque partie à semi-conducteur entre des tranchées voisines parmi les tranchées et pour ainsi emplir chacune des tranchées d'un oxyde.
Conformément à cet aspect de l'invention, les parties à semiconducteur entre les tranchées sont oxydées et ainsi reliées les unes aux autres. Par conséquent, une région large qui est emplie d'un oxyde peut être formée dans le substrat à semi-conducteur.
L'invention vise également un procédé de fabrication d'un dispositif à semi-conducteur pour la fabrication d'un dispositif à semi-conducteur ayant une région de source d'un deuxième type de conductivité et une région de drain du deuxième type de conductivité qui sont des couches superficielles d'un substrat à semi-conducteur d'un premier type de conductivité, et une 15 région de décalage de drain du deuxième type de conductivité qui est située entre la région de source et la région de drain et est séparée de la région de source, caractérisé par le fait de comporter les étapes qui consistent à former une pluralité de tranchées dans le substrat à semi-conducteur de telle manière qu'elles sont disposées dans une première direction dans laquelle la 20 région de source et la région de drain s'étendent parallèlement, chacune des tranchées étant telle qu'une longueur dans la première direction est plus courte qu'une longueur dans une deuxième direction qui traverse la région de source et la région de drain; à chauffer le substrat à semi-conducteur pour former des couches d'oxyde parallèlement aux faces latérales et à une face 25 de fond de chacune des tranchées, de manière à laisser un interstice qui occupe une partie centrale de chacune des tranchées; et à emplir l'interstice d'un oxyde en déposant l'oxyde dans l'interstice.
Conformément à cet aspect de l'invention, les parties à semiconducteur entre les tranchées sont oxydées et s'étendent dans les 30 tranchées. Et les interstices restants sont emplis d'un oxyde déposé. Par conséquent, une région large qui est emplie d'un oxyde peut être formée dans le substrat à semi-conducteur.
Suivant la présente invention, plusieurs ensembles de tranchées agencées dans la première direction peuvent être disposées dans la 35 deuxième direction pour former une pluralité de réseaux de tranchées. Ceci rend possible l'enterrement d'un oxyde dans une région large de tranchée qui est également longue dans la direction source-drain.
Des procédés de fabrication d'un dispositif à semi-conducteur conformément à des modes de réalisation de la présente invention sont maintenant décrits en détail en référence aux dessins.
La figure 1 est une vue en perspective partiellement en coupe d'un dispositif à semi-conducteur à titre d'exemple, qui est fabriqué par un procédé de fabrication d'un dispositif à semi-conducteur conformément à la présente invention.
La figure 2 sont des vues en coupe verticale représentant des structures à mi-parcours d'un dispositif à semi-conducteur dans un procédé de fabrication conformément à un premier mode de réalisation de l'invention.
La figure 3 sont des vues en coupe verticale représentant des structures à mi-parcours du dispositif à semi-conducteur dans le procédé de 15 fabrication conforme au premier mode de réalisation de l'invention.
La figure 4 sont des vues en coupe verticale représentant des structures à mi-parcours du dispositif à semi-conducteur lors de la fabrication, conformément au premier mode de réalisation de l'invention.
La figure 5 sont des vues en coupe verticale représentant des 20 structures à mi-parcours du dispositif à semi-conducteur dans la fabrication conforme au premier mode de réalisation de l'invention.
La figure 6 est une vue en coupe suivant les lignes A-A de la figure 3(f).
La figure 7 est une vue en coupe suivant la ligne B-B de la figure 25 4(g) .
La figure 8 est une vue en perspective partiellement en coupe représentant une structure à mi-parcours d'un dispositif à semi- conducteur lors de la fabrication, conformément à un deuxième mode de réalisation de l'invention.
La figure 9 sont des vues en coupe verticale représentant des structures à mi-parcours du dispositif à semi-conducteur lors de la fabrication conforme au deuxième mode de réalisation de l'invention.
La figure 10 est une vue en perspective partiellement en coupe représentant une structure à mi-parcours d'un dispositif à semiconducteur 35 lors de la fabrication, conformément à un troisième mode de réalisation de l'invention.
La figure 11 est une vue en perspective partiellement en coupe représentant une structure à mi-parcours du dispositif à semi-conducteur lors de la fabrication conforme au troisième mode de réalisation de l'invention.
Mode de réalisation no 1 La figure 1 est une vue en perspective partiellement en coupe représentant la structure d'un MOSFET à tranchée latérale donnée à titre d'exemple qui est fabriquée par un procédé de fabrication d'un dispositif à semi-conducteur conforme à l'invention. Comme représenté à la figure 1, le MOSFET à tranchée latérale a un substrat 1 à semi-conducteur de type p, 10 une région 2 de tranchée, une région 3 de drain de décalage N-, un oxyde 4 qui emplit la région 2 de tranchée, une région 5 de puits P, une région 6 de base de type P, une région 7 de source N+, une région 8 de drain N+, un film 9 d'oxyde de grille et une électrode 10 de grille.
La région 2 de tranchée occupe une partie de surface (incluant une 15 surface) du substrat 1 à semi-conducteur et est emplie de l'oxyde 4. La région 3 de drain de décalage N- est formée autour de la région 2 de tranchée de manière à entourer les faces latérales et la face de fond de la région 2 de tranchée. La région 5 de puits P- est formée dans une partie de surface sur le côté de source de la région 2 de tranchée de manière à être adjacente à la 20 région 3 de drain de décalage N- à partir de l'extérieur.
La région 6 de base de type P- est formée dans une partie de surface de la région 5 de puits P-. La région 7 de source N+ est formée dans une partie de surface de la région 6 de base de type P- de manière à être séparée de la région 3 de drain de décalage N-. La région 8 de drain N+ est 25 formée dans une partie de surface du substrat I à semi-conducteur sur le côté de drain de la région 2 de tranchée (c'est-à-dire sur le côté opposé au côté de source). Le film 9 d'oxyde de grille est formé sur la surface de la région 7 de source N+ jusqu'à une partie latérale du côté de la source de la région 3 de drain de décalage N-. L'électrode 10 de grille est étendue jusqu'au sommet de 30 la région 2 de tranchée et est formée sur le film 9 d'oxyde de grille.
Bien que cela soit omis à la figure 1, un film d'isolation d'intercouche, une électrode de source, une électrode de drain et un film de passivation sont également formés. Le film d'isolation d'intercouche recouvre l'électrode 10 de grille et la région 2 de tranchée. L'électrode de source est 35 connectée électriquement à la région 6 de base de type P- et à la région 7 de type N+. L'électrode de drain est connectée électriquement à la région 8 de drain N+. Le film de passivation recouvre l'ensemble du dispositif à semiconducteur.
Ensuite, un processus de fabrication du MOSFET à tranchée latérale ayant la structure de la figure 1 est décrit. Dans le but de simplifier la 5 description, comme représenté à la figure 1, la direction (première direction) parallèle à la région 7 de source N+ et à la région 8 de drain N+ est appelée la direction Z, la direction (deuxième direction) traversant la région 7 de source N+ et la région 8 de drain N+ étant appelée la direction X, et la direction en profondeur du substrat 1 étant appelée la direction Y. Les figures 2 à 5 servent à décrire le processus de fabrication et sont des vues en coupe verticale représentant, dans l'ordre, des structures à mi-parcours lors de la fabrication d'un dispositif à semi-conducteur.
D'abord, un substrat 1 à semi-conducteur de type P- est préparé (voir la figure 2(a)) et un film 21 d'oxyde de 1 pm, par exemple d'épaisseur, 15 est formé sur la surface du substrat 1 à semi-conducteur en l'oxydant (voir la figure 2(b)). Ensuite, une couche de résist 22 est appliquée au film 21 d'oxyde (voir la figure 2(c)). Ensuite, une partie de la couche 22 de résist sous laquelle est formée une région 2 de tranchée est retirée sous forme de fente en effectuant une exposition et un développement (voir la figure 3(d)).
Ensuite, une gravure est effectuée en utilisant une couche 22 de résist résiduelle en tant que masque, de sorte qu'une surface de substrat sous laquelle on peut former la région 2 de tranchée est exposée sous la forme de fente (voir la figure 3(e)). Ensuite, la couche 22 de résist est retirée par polissage de résist (voir la figure 3(f)). La figure 6 est une vue en coupe 25 suivant la ligne A-A de la figure 3(f) représentant une surface de substrat telle que vue dans la direction X qui est obtenue après le polissage de résist.
Ensuite, une gravure au silicium est effectuée en utilisant en tant que masque un film 21 d'oxyde résiduel restant sur la surface de substrat, tandis qu'une pluralité de tranchées 23, qui sont chacune de 20 pm de 30 longueur (c'est-à-dire longueur dans la direction X), 20 pm de profondeur (c'est-à-dire longueur dans la direction Y) et 1 pm de largeur (c'est-àdire longueur dans la direction Z) sont formées dans le substrat 1 à semiconducteur à des intervalles (dans la direction Z) de 1 pm, par exemple (voir la figure 4(g)).
La figure 7 est une vue en coupe suivant la ligne B-B de la figure 4(g) représentant une surface de substrat telle que vue dans la direction X, qui est obtenue après le gravage de tranchée. Comme représenté à la figure 7, les tranchées 23 en forme de fente sont disposées dans la direction Z. A la figure 1, des lignes imaginaires (des lignes à trait et point), qui sont formées à la surface de l'oxyde 4 qui emplit la région 2 de tranchée, indiquent les tranchées 23 en forme de fente qui sont disposée dans la direction Z. Ensuite, des ions phosphore en tant qu'impureté de type N sont implantés dans des directions qui sont obliques par rapport aux faces 24 latérales des tranchées 23 qui sont parallèles à la direction Z, c'est-à-dire transversales à la direction X (voir la figure 4(h)). La quantité d'implantation 10 ionique est de 2,8 x 1012 cm-2. L'angle d'implantation ionique 0, c'est-à-dire l'angle formé par la direction de l'implantation ionique et les faces 24 latérales des tranchées 23 qui traversent la direction X, doit être de 60 ou moins et est donné par l'équation suivante: 0 = tan-1{Lx/(Ly + dy)} o Lx et Ly sont les longueurs des tranchées 23 dans la direction X et la direction Y, respectivement, et dy est l'épaisseur du masque d'implantation ionique.
Dans ce mode de réalisation, comme décrit ci-dessus, les longueurs Lx et Ly des tranchées 23 dans la direction X et la direction Y sont 20 toutes les deux égales à 20 pm. L'épaisseur dy du masque d'implantation ionique, c'est-à-dire le film 21 d'oxyde, est égale à 1 pm. Avec ces dimensions, I'angle 0 d'implantation ionique, égal à tan1{20 pm/(20 pm + 1 pm)}, est égal à environ 44 .
Effectuer une implantation ionique à cet angle rend possible 25 I'implantation d'ions phosphore dans le substrat 1 à semi-conducteur uniquement à travers les faces 24 latérales des tranchées 23 qui traversent la direction X. Ceci est dû au fait que lorsque l'on regarde dans la direction d'implantation ionique, les faces de fond des tranchées 23 sont cachées par le film 21 d'oxyde autour des tranchées 23 (et par conséquent des ions 30 phosphore ne peuvent pas atteindre les faces de fond des tranchées 23) et les faces 24 latérales des tranchées 23 qui traversent la direction X ne sont pas cachées par le film 21 d'oxyde. Par conséquent, l'angle 0 de l'implantation ionique oblique est fonction des longueurs Lx et Ly des tranchées 23 dans la direction X et la direction Y et de l'épaisseur dy du film 21 d'oxyde.
Ensuite, des ions phosphore en tant qu'impureté de type N sont implantés dans la direction perpendiculaire aux faces de fond des tranchées 23, c'est-à-dire dans la direction qui fait 0 par rapport aux faces 24 latérales des tranchées 23 (voir la figure 4(i)). Avec cette implantation ionique à 0 , des ions phosphore sont implantés uniquement à travers les faces de fond des tranchées 23 (voir la figure 5(j)). Aux figures 4(i) et 5(j), des traits pointillés le 5 long des faces 24 latérales ou de la face de fond des tranchées 23 indiquent des ions d'impureté implantés.
Pour égaliser la concentration en surface des ions phosphore dans les parties de la région 3 de drain de décalage N-, qui sont voisines de la face latérale des régions 2 de tranchée avec celles dans les parties voisines de la 10 face de fond de la région 2 de tranchée, la quantité d'implantation ionique à travers les faces de fond est réglée à 1/h2 fois celle passant à travers les faces 24 latérales. Par conséquent, la quantité d'implantation ionique de l'implantation ionique à 0 est de 2 x 1012 cm-2, par exemple. Dans l'implantation ionique oblique qui est effectuée d'abord, aucun ion phosphore 15 n'est implanté dans les parties qui sont voisines des faces de fond des tranchées 23 et, par conséquent, aucune région locale o la concentration en ions phosphore est élevée n'est formée dans la partie qui est voisine de la face de fond de la région 2 de tranchée.
Ensuite, une oxydation et une attaque sont effectuées, de manière 20 à obtenir une profondeur xj de diffusion d'environ 4 pm, par exemple. A cet instant, les parties à semi-conducteur entre les tranchées 23 sont oxydées, tandis que des couches d'oxyde de 2 pm d'épaisseur sont formées. Les tranchées 23 sont emplies de l'oxyde et les parties à semi-conducteur entre les tranchées 23 deviennent des couches d'oxyde complètes pour établir un 25 étant dans lequel les tranchées 23 sont connectées l'une à l'autre et la région 2 de tranchée est emplie de l'oxyde 4.
Pendant l'oxydation thermique mentionnée ci-dessus, les ions d'impureté qui ont été implantés à travers les faces 24 latérales des tranchées 23 qui traversent la direction X et leurs faces de fond sont également diffusés 30 dans la direction Z. Il en résulte que les régions de diffusion d'impureté autour des tranchées 23 sont connectées mutuellement, tandis qu'une région 3 de drain de décalage N- uniforme est formée autour de la région 2 de tranchée (voir la figure 5(k)).
Ensuite, le film 21 d'oxyde sur la surface de substrat est éliminé 35 (voir la figure 5(l)) et une région 5 de puits P-, une région 6 de base de type P, une région 7 de source N+, une région 8 de drain N+, un film 9 d'oxyde de grille et une électrode 10 de grille sont formés par des procédés connus.
Ensuite, un film d'isolation intercouches, une électrode de source, une électrode de drain, et un film de passivation sont formés, de sorte qu'il est ainsi terminé un MOSFET à tranchée latérale ayant la structure de la figure 1. 5 Le premier mode de réalisation décrit ci-dessus rend possible la formation d'une pluralité de tranchées 23 en forme de fente, de sorte qu'elles soient disposées dans la direction en largeur du canal entre la source et le drain du MOSFET, d'implanter des ions d'impureté autour des tranchées 23 en forme de fente à une concentration optimum et de diffuser les ions 10 d'impureté, et d'enterrer l'oxyde 4 dans une région 2 de tranchée large. Par conséquent, un MOSFET à tranchée latérale à tension de claquage élevée ayant la région 3 de drain décalée autour d'une région 2 de tranchée large peut être obtenu. En outre, la concentration d'impuretés des parties de la région 3 de drain décalée qui sont adjacentes aux faces latérales respectives 15 de la région 2 de tranchée et celle de la partie de la région 3 de drain décalée qui est voisine de la face de fond de la région 2 de tranchée peuvent être commandées à des valeurs optimum en implantant de manière séparée des ions dans ces deux types de parties.
La concentration en impuretés des parties de la région 3 de drain 20 décalée N- qui sont voisines des faces latérales respectives de la région 2 de tranchée peut être réglée soit plus élevée soit plus basse que celle de la partie de la région 3 de drain décalée N- qui est voisine de la face de fond de la région 2 de tranchée.
Par exemple, la concentration en impuretés des parties de la région 25 3 de drain décalée N- qui sont voisines des faces latérales respectives de la région 2 de tranchée peut être réglée à 2 x 1015 cm-3 et celle de la partie de la région 3 de drain décalée N- qui est voisine de la face de fond de la région 2 de tranchée peut être réglée à 3 x 1015 cm-3. Une tension de claquage élevée de 700 Volts peut être obtenue même si la concentration en impuretés est 30 réglée plus élevée uniquement dans la partie de région 3 de drain décalée Nqui est voisine de la face de fond de la région 2 de tranchée. Et la résistance de diffusion peut être diminuée là encore. C'est-à-dire, les caractéristiques de compromis entre la tension de claquage du dispositif et la résistance à l'état passant par aire unitaire peuvent être améliorées en implantant séparément 35 des ions à travers les faces latérales et la face de fond.
Mode de réalisation n 2 Un deuxième mode de réalisation est tel que la région 2 de tranchée est emplie de l'oxyde 4 en déposant un film d'oxyde après avoir effectué une implantation ionique pour la formation de la région 3 de drain décalée N-, l'oxydation et l'attaque. Les figures 8 et 9 illustrent un processus 5 de fabrication conforme au deuxième mode de réalisation, et sont des vues en perspective partiellement en coupe et des vues en coupe verticale, respectivement, représentant, dans l'ordre, des structures à mi-parcours de la fabrication d'un dispositif à semiconducteur.
Une gravure au silicium est effectuée en utilisant un film 21 d'oxyde 10 résiduel en tant qu'un masque de la même manière que dans le premier mode de réalisation, de sorte qu'une pluralité de tranchées 23 ayant chacune une longueur de 20 pm (c'est-à-dire une longueur dans la direction X), une profondeur de 20 pm (c'est-à-dire la longueur dans la direction Z) et une largeur de 3 pm (c'est-à-dire longueur dans la direction Z) sont formées dans 15 le substrat 1 à semi-conducteur à des intervalles (dans la direction Z) de 1 pm, par exemple. Dix tranchées 23 sont formées dans l'exemple de la figure 8, bien qu'il n'y ait pas de limitation dans le nombre de tranchées 23.
Ensuite, une implantation ionique oblique à travers les faces latérales des tranchées 23 qui traversent la direction X et une implantation 20 ionique à travers les faces de fond des tranchées 23 sont effectuées de mêmes manières que dans le premier mode de réalisation. La figure 8 représente un état à ce point dans le temps. A la figure 8, des traits pointillés parallèles aux faces latérales ou aux faces de fond des tranchées 23 indiquent des ions d'impureté implantés.
Ensuite, une oxydation et une attaque sont effectués, de sorte qu'une région 3 de drain décalée N- uniforme est formée autour de la région 2 de tranchée. A cet instant, les parties à semi-conducteur entre les tranchées 23 sont oxydées, de sorte que des couches d'oxyde de 2 pm d'épaisseur sont formées. Les parties à semi-conducteur entre les tranchées 23 deviennent 30 des couches 31 d'oxyde complètes. Cependant, des interstices 32 d'environ 1 pm restent dans les tranchées 23 respectives et un état dans lequel les tranchées 23 sont complètement emplies d'oxyde n'est pas établi (voir la figure 9(a)).
Par conséquent, les interstices 32 dans les tranchées 23 35 respectives sont emplis d'un film 33 d'oxyde réalisé à partir de TEOS, HTO ou analogue en déposant le film 33 d'oxyde (voir la figure 9(b)). Ensuite, le film 33d'oxyde sur la surface du substrat est éliminé par rétrogravure. Comme résultat, on obtient un état dans lequel la région 2 de tranchée est emplie de l'oxyde 4, c'est-à-dire les couches 31 d'oxyde formées par l'oxydation thermique et le film 33 d'oxyde déposé sont obtenus (voir figure 9(c)).
Ensuite, une région 5 de puits P-, une région 6 de base de type P, une région 7 de source N+, une région 8 de drain N+, un film 9 d'oxyde de grille et un électrode 10 de grille sont formés par des procédés connus. Enfin, un film d'isolation intercouches, une électrode de source, une électrode de drain et un film de passivation sont formés, de sorte qu'un MOSFET à 10 tranchée latérale ayant la structure de la figure 1 est terminé.
Conformément au deuxième mode de réalisation mentionné cidessus, puisqu'un film 33 d'oxyde est déposé après l'oxydation thermique, une région 2 de tranchée encore plus large peut être emplie de l'oxyde 4. Par conséquent, un MOSFET à tranchée latérale à tension de claquage élevée 15 ayant la région 3 de drain décalée autour d'une région 2 de tranchée encore plus large peut être obtenu.
Mode de réalisation n 3 Comme représenté à la figure 10, un troisième mode de réalisation est tel qu'une pluralité de réseaux 41 et 42 de tranchées, dans chacun 20 desquels une pluralité de tranchées 23, qui sont longues et étroites et s'étendent dans la direction X dans une vue en plan, sont agencées en ligne dans la direction Z, sont agencées dans la direction X. Les figures 10 et 11 sont des vues en perspective partiellement en coupe représentant des états qui sont obtenus après gravure de tranchée et implantation ionique, 25 respectivement.
Dans l'exemple de la figure 10, les deux réseaux 41 et 42 de tranchée, dans chacun desquels 10 tranchées 23 sont agencées dans la direction Z, sont formés dans le substrat 1 à semi-conducteur de manière à être agencés dans la direction X (l'invention n'est pas limitée à cet exemple). 30 La partie à semi-conducteur entre l'un des réseaux 41 de tranchée et l'autre réseau 42 de tranchée ont une largeur telle (par exemple 1 pm) qu'ils sont complètement modifiés en un oxyde par oxydation thermique.
Le processus de fabrication du troisième mode de réalisation est le même que celui des premier ou deuxième modes de réalisation, à l'exception 35 du fait qu'un film 21 d'oxyde qui est utilisé en tant que masque pour former des tranchées 23 a une configuration qui correspond à la configuration de tranchée de la figure 10. Par conséquent, le processus de fabrication ne sera pas décrit.
Conformément au troisième mode de réalisation, puisqu'une pluralité de tranchées 23 sont formées non seulement dans la direction Z, 5 mais également dans la direction X, une région 2 de tranchée qui est encore plus large dans la direction X peut être emplie d'oxyde 4. Par conséquent, un MOSFET à tranchée latérale à tension de claquage élevée ayant la région 3 de drain décalée autour d'une région 2 de tranchée encore plus large peut être obtenue. En outre, un phénomène, qui consiste en ce qu'une partie à 10 semi-conducteur résiduelle longue et étroite entre des tranchées 23 qui sont voisines l'une de l'autre dans la direction Z apparaît pendant un processus tel que l'implantation ionique ou l'oxydation/attaque qui est effectuée après la formation de tranchée, peut être évité.
La présente invention n'est pas limitée aux modes de réalisation 15 mentionnés ci-dessus et diverses modifications sont possibles. Par exemple, les valeurs numériques mentionnées ci-dessus des dimensions, concentrations, etc., sont juste des exemples et l'invention n'est pas limitée aux cas utilisant ces valeurs numériques. Une modification est possible, dans laquelle des régions 3 de drains décalées N- sont formées par implantation 20 ionique et oxydation/attaque, de manière à être indépendantes l'une de l'autre et correspondre aux tranchées 23 respectives.
L'invention peut, de manière similaire, être appliquée à un cas dans lequel le premier type de conductivité est le type N et le deuxième type de conductivité est le type P. L'invention peut être appliquée non seulement au 25 cas o l'on utilise un substrat de type P, mais également au cas o l'on utilise un substrat de type N. Le domaine d'application de l'invention n'est pas limité au MOSFET à tranchée latérale à tension de claquage élevée et l'invention peut être appliquée de manière large à l'étape de formation de tranchées d'un dispositif à semi-conducteur ayant une structure de tranchée tel que le IGBT, 30 dans lequel des régions d'impuretés ayant différents types de conductivité sont formées dans la région de drain.
L'invention rend possible l'implantation d'ions d'impureté autour de tranchées à une concentration optimum et la diffusion des ions d'impureté et l'enterrement d'un oxyde ou analogue dans une région de tranchée large. Par 35 conséquent, un MOSFET à tranchée latérale à tension de claquage élevée ayant une région de drain décalée autour d'une région de tranchée large peut être obtenu.
23 Septembre 2004
Claims (7)
1. Procédé de fabrication d'un dispositif à semi-conducteur pour fabriquer un dispositif à semi-conducteur pour la fabrication d'un dispositif à 5 semi-conducteur ayant une région de source d'un deuxième type de conductivité et une région de drain du deuxième type de conductivité, qui sont des couches superficielles d'un substrat à semi- conducteur d'un premier type de conductivité et sont mutuellement parallèles, et une région de décalage de drain du deuxième type de conductivité qui est située entre la région de 10 source et la région de drain et séparée de la région de source, caractérisé par le fait de comporter les étapes qui consistent: à former une pluralité de tranchées dans le substrat à semiconducteur de telle manière qu'elle sont disposées dans une première direction dans laquelle la région de source et la région de drain s'étendent 15 parallèlement, chacune des tranchées étant telle qu'une longueur dans la première direction est plus courte qu'une longueur dans une deuxième direction qui traverse la région de source et la région de drain; à implanter des ions d'impureté uniquement dans des régions du substrat à semi-conducteur qui sont voisines de faces latérales qui sont 20 parallèles à la première direction parmi des faces latérales de chacune des tranchées en appliquant les ions d'impureté dans des directions qui sont obliques par rapport aux faces latérales respectives qui sont parallèles à la première direction et dans des plans qui sont parallèles à la deuxième direction; et à implanter des ions d'impureté dans une région du substrat à semi- conducteur qui sont voisines d'une face de fond de chacune des tranchées en appliquant les ions d'impureté perpendiculairement à la face de fond.
2. Procédé de fabrication d'un dispositif à semi-conducteur suivant 30 la revendication 1, caractérisé en ce que: 16 23 Septembre 2004 les tranchées sont formées perpendiculairement à une surface du substrat semi-conducteur; et l'implantation ionique oblique est effectuée suivant un angle d'implantation ionique par rapport aux faces latérales qui sont parallèles à la 5 première direction, qui est plus petit que, ou égal à, 60 et est égal à tangente' [(longueur des tranchées dans la deuxième direction)/{(une profondeur des tranchées) + (une épaisseur d'un masque d'implantation ionique)}].
3. Procédé de fabrication d'un dispositif à semi-conducteur suivant la revendication 1 ou 2, caractérisé par le fait de comporter, en outre, l'étape 10 qui consiste à diffuser des ions d'impureté implantés dans le substrat à semiconducteur dans la première direction en chauffant le substrat à semiconducteur, et ainsi former une région uniforme de diffusion d'impuretés intégrale qui est en co-extension avec une région de toutes les tranchées.
4. Procédé de fabrication d'un dispositif à semi-conducteur suivant 15 la revendication 1 ou 2, caractérisé par le fait de comporter, en outre, l'étape qui consiste à diffuser les ions d'impureté implantés dans le substrat à semiconducteur en chauffant le substrat à semi-conducteur, et ainsi former des régions de diffusion d'impuretés indépendantes qui correspondent aux tranchées respectives.
5. Procédé de fabrication d'un dispositif à semi-conducteur suivant la revendication 1 pour fabriquer un dispositif à semi-conducteur ayant une région de source d'un deuxième type de conductivité et une région de drain du deuxième type de conductivité qui sont des couches superficielles d'un substrat à semi-conducteur d'un premier type de conductivité, et une région 25 de décalage de drain du deuxième type de conductivité qui est située entre la région de source et la région de drain et séparée de la région de source, caractérisé par le fait de comporter les étapes qui consistent: à former une pluralité de tranchées dans le substrat à semiconducteur de telle manière qu'elles sont disposées dans une première 30 direction dans laquelle la région de source et la région de drain s'étendent en parallèle, chacune des tranchées étant telle qu'une longueur dans la première direction est plus courte qu'une longueur dans une deuxième direction qui traverse la région de source et la région de drain; et à chauffer le substrat à semi-conducteur pour oxyder chaque partie 35 à semi-conducteur entre des tranchées voisines parmi les tranchées et pour ainsi emplir chacune des tranchées d'un oxyde.
17 23 Septembre 2004
6. Procédé de fabrication d'un dispositif à semi-conducteur suivant la revendication 1 pour fabriquer un dispositif à semi-conducteur pour la fabrication d'un dispositif à semi-conducteur ayant une région de source d'un deuxième type de conductivité et une région de drain du deuxième type de 5 conductivité qui sont des couches superficielles d'un substrat à semiconducteur d'un premier type de conductivité, et une région de décalage de drain du deuxième type de conductivité qui est située entre la région de source et la région de drain et est séparée de la région de source, caractérisé par le fait de comporter les étapes qui consistent: à former une pluralité de tranchées dans le substrat à semiconducteur de telle manière qu'elles sont disposées dans une première direction dans laquelle la région de source et la région de drain s'étendent parallèlement, chacune des tranchées étant telle qu'une longueur dans la première direction est plus courte qu'une longueur dans une deuxième 15 direction qui traverse la région de source et la région de drain; à chauffer le substrat à semi-conducteur pour former des couches d'oxyde parallèlement aux faces latérales et à une face de fond de chacune des tranchées, de manière à laisser un interstice qui occupe une partie centrale de chacune des tranchées; et à emplir l'interstice d'un oxyde en déposant l'oxyde dans l'interstice.
7. Procédé de fabrication suivant l'une quelconque des revendications 1 à 6, caractérisé en ce que plusieurs ensembles des tranchées agencées dans la première direction sont disposés dans la deuxième direction pour former une pluralité de réseaux de tranchées.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003178384A JP4780905B2 (ja) | 2003-06-23 | 2003-06-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2856515A1 true FR2856515A1 (fr) | 2004-12-24 |
| FR2856515B1 FR2856515B1 (fr) | 2008-03-28 |
Family
ID=33487614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0406161A Expired - Fee Related FR2856515B1 (fr) | 2003-06-23 | 2004-06-08 | Procede de fabrication d'un mosfet a tranchee laterale |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7144781B2 (fr) |
| JP (1) | JP4780905B2 (fr) |
| DE (1) | DE102004030237A1 (fr) |
| FR (1) | FR2856515B1 (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791270B2 (en) | 2004-09-17 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd | Light-emitting device with reduced deterioration of periphery |
| CN104916674B (zh) * | 2015-04-17 | 2017-10-31 | 东南大学 | 一种电流增强型横向绝缘栅双极型晶体管 |
| CN107251232B (zh) * | 2015-12-11 | 2020-10-09 | 马克斯半导体股份有限公司 | 横向半导体功率组件 |
| US10522549B2 (en) * | 2018-02-17 | 2019-12-31 | Varian Semiconductor Equipment Associates, Inc. | Uniform gate dielectric for DRAM device |
| CN112531026B (zh) * | 2019-09-17 | 2022-06-21 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020197782A1 (en) * | 2001-05-18 | 2002-12-26 | Akio Kitamura | Method of manufacturing semiconductor device |
| JP2003037267A (ja) * | 2001-05-18 | 2003-02-07 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2002A (en) * | 1841-03-12 | Tor and planter for plowing | ||
| JPH0897411A (ja) * | 1994-09-21 | 1996-04-12 | Fuji Electric Co Ltd | 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法 |
| JP3395603B2 (ja) * | 1997-09-26 | 2003-04-14 | 株式会社豊田中央研究所 | 横型ｍｏｓ素子を含む半導体装置 |
-
2003
- 2003-06-23 JP JP2003178384A patent/JP4780905B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-08 FR FR0406161A patent/FR2856515B1/fr not_active Expired - Fee Related
- 2004-06-15 US US10/867,225 patent/US7144781B2/en not_active Expired - Fee Related
- 2004-06-23 DE DE102004030237A patent/DE102004030237A1/de not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020197782A1 (en) * | 2001-05-18 | 2002-12-26 | Akio Kitamura | Method of manufacturing semiconductor device |
| JP2003037267A (ja) * | 2001-05-18 | 2003-02-07 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2856515B1 (fr) | 2008-03-28 |
| US20050020040A1 (en) | 2005-01-27 |
| US7144781B2 (en) | 2006-12-05 |
| JP4780905B2 (ja) | 2011-09-28 |
| DE102004030237A1 (de) | 2005-01-13 |
| JP2005019461A (ja) | 2005-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0296997B1 (fr) | Structure de transistors MOS de puissance | |
| EP2009682B1 (fr) | Transistor à effet de champ de type finfet isolé du substrat | |
| FR2738079A1 (fr) | Dispositif a semiconducteurs, a tranchee, et procede de fabrication | |
| FR2654258A1 (fr) | Procede pour fabriquer un dispositif a transistor mis ayant une electrode de grille en forme de "t" inverse. | |
| FR2799304A1 (fr) | Structure de tranchee sensiblement remplie de matiere a haute conductivite | |
| FR2647596A1 (fr) | Transistor a effet de champ a grille isolee et procede de fabrication | |
| FR2748157A1 (fr) | Dispositif a semiconducteurs comportant une structure silicium sur isolant et procede de fabrication de ce dispositif | |
| FR2518316A1 (fr) | Procede de realisation d'une gorge ou fente etroite dans une region de substrat notamment une region de substrat semi-conductrice | |
| EP1330836A1 (fr) | Procede de realisation d'une diode schottky dans du carbure de silicium | |
| FR2845203A1 (fr) | Transistor a effet de champ ayant de multiples canaux empiles et procede de fabrication | |
| FR2853454A1 (fr) | Transistor mos haute densite | |
| FR2654257A1 (fr) | Procede pour fabriquer un dispositif a transistors mis ayant une grille debordant sur les portions des regions de source et de drain faiblement dopees. | |
| EP1406307A1 (fr) | Circuit intégré à couche enterrée fortement conductrice | |
| EP1480266A2 (fr) | Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu | |
| FR2856515A1 (fr) | Procede de fabrication d'un mosfet a tranchee laterale | |
| EP0069606B1 (fr) | Transistor à effet de champ vertical à jonction et procédé de fabrication | |
| EP0414618B1 (fr) | Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication | |
| EP1507286B1 (fr) | Procédé de formation d'un réseau d'interconnexions d'un circuit intégré et procédé de formation d'un transistor à grille entourante | |
| FR3040538A1 (fr) | Transistor mos et son procede de fabrication | |
| FR2482368A1 (fr) | Operateur logique a injection par le substrat et son procede de fabrication | |
| WO1986001336A1 (fr) | Procede de fabrication d'un circuit integre de type mis | |
| EP0949667A1 (fr) | Cellule mémoire électriquement programmable | |
| FR2864345A1 (fr) | Realisation de la peripherie d'une diode schottky a tranchees mos | |
| EP0157677A1 (fr) | Procédé pour interconnecter les zones actives et/ou les grilles d'un circuit intégré CMOS | |
| EP0060761B1 (fr) | Transistor bipolaire latéral sur isolant et son procédé de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20110228 |