JP4780905B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4780905B2 JP4780905B2 JP2003178384A JP2003178384A JP4780905B2 JP 4780905 B2 JP4780905 B2 JP 4780905B2 JP 2003178384 A JP2003178384 A JP 2003178384A JP 2003178384 A JP2003178384 A JP 2003178384A JP 4780905 B2 JP4780905 B2 JP 4780905B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- semiconductor substrate
- ion implantation
- impurity ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 117
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims description 79
- 239000012535 impurity Substances 0.000 claims description 70
- 238000005468 ion implantation Methods 0.000 claims description 63
- 150000002500 ions Chemical class 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 13
- 239000002344 surface layer Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- -1 phosphorus ions Chemical class 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
- H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パワーＩＣなどに使用される横型高耐圧トレンチＭＯＳＦＥＴを構成する半導体装置の製造方法に関し、特にトレンチ領域の周囲にオフセットドレイン領域を形成するプロセスにおいて最適な不純物拡散方法およびトレンチ領域内の酸化物の埋め込み方法を提供する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来よりトレンチ技術は、ＤＲＡＭなどにおいてキャパシタンスを作製する技術や素子分離のためのＳＯＩ技術として、またディスクリートＭＯＳＦＥＴのトレンチゲート技術として、種々検討されている。また、近年、パワーＩＣなどに使用される横型高耐圧ＭＯＳＦＥＴにおいてもトレンチ技術を応用する提案がなされている。
【０００３】
横型高耐圧ＭＯＳＦＥＴの構造の一つに、トレンチの周囲にオフセットドレイン領域を設けたものがある。このようにトレンチの周囲にオフセットドレイン領域を設けるためには、トレンチの周囲に最適な濃度の不純物イオンを注入する技術と、幅の広いトレンチ内に酸化物等の絶縁膜を埋め込む技術が必要である。
【０００４】
本発明者らも、トレンチ周囲への不純物イオンの注入技術、および幅の広いトレンチ内への酸化物の埋め込み技術について、先に出願している（たとえば、特許文献１参照。）。
【０００５】
【特許文献１】
特開２００３−３７２６７号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、トレンチの周囲にオフセットドレイン領域を設けるためのイオン注入技術や、幅の広いトレンチを絶縁膜で埋める技術に関して、本発明者らによる提案以外には、実現上有効な提案や報告はほとんどない。前記特許文献１に開示された方法にも、さらなる改善の余地は残されている。
【０００７】
本発明は、上記事情に鑑みてなされたものであって、トレンチの周囲にオフセットドレイン領域を有する横型高耐圧トレンチＭＯＳＦＥＴを得るために、トレンチの周囲に最適な濃度の不純物イオンを注入、拡散させる方法、および幅の広いトレンチ領域内を酸化物等で埋める方法を含む半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置の製造方法は、第１導電型の半導体基板の表面層に互いに平行に形成された第２導電型のソース領域と第２導電型のドレイン領域を有し、かつ前記ドレイン領域と前記ソース領域との間に前記ソース領域から離れた第２導電型のドレインドリフト領域を備えた半導体装置を製造するにあたって、前記半導体基板に、前記ソース領域および前記ドレイン領域の前記平行な方向（以下「第１方向」という）の長さが、前記ソース領域および前記ドレイン領域を横切る第２の方向の長さよりも小さい複数のトレンチを、前記第１の方向に並ぶように形成する工程と、各トレンチの、前記第１の方向に平行な側面に対して斜めから不純物イオンを注入して、前記半導体基板の、各トレンチの側面のうちの前記第１の方向に平行な側面に沿う領域にのみ不純物イオンを注入する第１のイオン注入工程と、各トレンチの底面に対して垂直に不純物イオンを注入して、前記半導体基板の、各トレンチの底面に沿う領域に不純物イオンを注入する第２のイオン注入工程と、前記半導体基板を加熱して、前記半導体基板に前記第１のイオン注入工程と前記第２のイオン注入工程とにより注入された前記不純物イオンを前記第１の方向へ拡散させ、複数の前記トレンチの全体にわたって共通の一様な不純物拡散領域を前記ドレインドリフト領域として形成し、かつ同時に前記半導体基板を加熱して各トレンチ内を酸化物で満たすとともに、隣り合うトレンチ間の半導体部分を酸化させる工程と、を含むことを特徴とする。
【０００９】
また、上記目的を達成するため、本発明にかかる半導体装置の製造方法は、第１導電型の半導体基板の表面層に互いに平行に形成された第２導電型のソース領域と第２導電型のドレイン領域を有し、かつ前記ドレイン領域と前記ソース領域との間に前記ソース領域から離れた第２導電型のドレインドリフト領域を備えた半導体装置を製造するにあたって、前記半導体基板に、前記ソース領域および前記ドレイン領域の前記平行な方向（以下「第１方向」という）の長さが、前記ソース領域および前記ドレイン領域を横切る第２の方向の長さよりも小さい複数のトレンチを、前記第１の方向に並ぶように形成する工程と、各トレンチの、前記第１の方向に平行な側面に対して斜めから不純物イオンを注入して、前記半導体基板の、各トレンチの側面のうちの前記第１の方向に平行な側面に沿う領域にのみ不純物イオンを注入する第１のイオン注入工程と、各トレンチの底面に対して垂直に不純物イオンを注入して、前記半導体基板の、各トレンチの底面に沿う領域に不純物イオンを注入する第２のイオン注入工程と、前記半導体基板を加熱して、前記半導体基板に前記第１のイオン注入工程と前記第２のイオン注入工程とにより注入された前記不純物イオンを前記第１の方向へ拡散させ、個々のトレンチごとに独立した不純物拡散領域を前記ドレインドリフト領域として形成し、かつ同時に前記半導体基板を加熱して各トレンチ内を酸化物で満たすとともに、隣り合うトレンチ間の半導体部分を酸化させる工程と、を含むことを特徴とする。
【００１０】
この発明によれば、半導体基板の広い領域にわたって一様なドレインドリフト領域、あるいは半導体基板の広い領域にわたって間欠状に複数のドレインドリフト領域を形成することができる。また、トレンチ側面とトレンチ底面とで独立して不純物濃度を制御することができる。さらに、複数のトレンチにわたって、各トレンチ内に充填された酸化物が、トレンチ間の半導体部分が酸化して相互につながることによって、半導体基板の広い領域に酸化物を埋めこんだ領域を形成することができる。
【００１１】
また、上記目的を達成するため、本発明にかかる半導体装置の製造方法は、第１導電型の半導体基板の表面層に互いに平行に形成された第２導電型のソース領域と第２導電型のドレイン領域を有し、かつ前記ドレイン領域と前記ソース領域との間に前記ソース領域から離れた第２導電型のドレインドリフト領域を備えた半導体装置を製造するにあたって、前記半導体基板に、前記ソース領域および前記ドレイン領域の前記平行な方向（以下「第１方向」という）の長さが、前記ソース領域および前記ドレイン領域を横切る第２の方向の長さよりも小さい複数のトレンチを、前記第１の方向に並ぶように形成する工程と、各トレンチの、前記第１の方向に平行な側面に対して斜めから不純物イオンを注入して、前記半導体基板の、各トレンチの側面のうちの前記第１の方向に平行な側面に沿う領域にのみ不純物イオンを注入する第１のイオン注入工程と、各トレンチの底面に対して垂直に不純物イオンを注入して、前記半導体基板の、各トレンチの底面に沿う領域に不純物イオンを注入する第２のイオン注入工程と、前記半導体基板を加熱して、前記半導体基板に前記第１のイオン注入工程と前記第２のイオン注入工程とにより注入された前記不純物イオンを前記第１の方向へ拡散させ、複数の前記トレンチの全体にわたって共通の一様な不純物拡散領域を前記ドレインドリフト領域として形成し、かつ同時に前記半導体基板を加熱して前記トレンチの中央部分に隙間を残した状態で前記トレンチの側面および底面に沿って酸化物を形成する工程と、前記トレンチの中央部分に残った前記隙間内に酸化物を堆積させて前記隙間を酸化物で埋める工程と、を含むことを特徴とする。
【００１２】
また、上記目的を達成するため、本発明にかかる半導体装置の製造方法は、第１導電型の半導体基板の表面層に互いに平行に形成された第２導電型のソース領域と第２導電型のドレイン領域を有し、かつ前記ドレイン領域と前記ソース領域との間に前記ソース領域から離れた第２導電型のドレインドリフト領域を備えた半導体装置を製造するにあたって、前記半導体基板に、前記ソース領域および前記ドレイン領域の前記平行な方向（以下「第１方向」という）の長さが、前記ソース領域および前記ドレイン領域を横切る第２の方向の長さよりも小さい複数のトレンチを、前記第１の方向に並ぶように形成する工程と、各トレンチの、前記第１の方向に平行な側面に対して斜めから不純物イオンを注入して、前記半導体基板の、各トレンチの側面のうちの前記第１の方向に平行な側面に沿う領域にのみ不純物イオンを注入する第１のイオン注入工程と、各トレンチの底面に対して垂直に不純物イオンを注入して、前記半導体基板の、各トレンチの底面に沿う領域に不純物イオンを注入する第２のイオン注入工程と、前記半導体基板を加熱して、前記半導体基板に前記第１のイオン注入工程と前記第２のイオン注入工程とにより注入された前記不純物イオンを前記第１の方向へ拡散させ、個々のトレンチごとに独立した不純物拡散領域を前記ドレインドリフト領域として形成し、かつ同時に前記半導体基板を加熱して前記トレンチの中央部分に隙間を残した状態で前記トレンチの側面および底面に沿って酸化物を形成する工程と、前記トレンチの中央部分に残った前記隙間内に酸化物を堆積させて前記隙間を酸化物で埋める工程と、を含むことを特徴とする。
【００１４】
この発明によれば、複数のトレンチにわたって、各トレンチ内に形成された酸化物が、トレンチ間の半導体部分が酸化して相互につながり、かつ各トレンチ内に残った隙間が酸化物で充填されることによって、半導体基板の広い領域に酸化物を埋めこんだ領域を形成することができる。
【００１５】
以上の発明において、前記トレンチを基板表面に対して垂直に形成し、前記トレンチの側面に対して、６０°以下で、かつｔａｎ -1 （［前記トレンチの前記第２の方向の長さ］／（［前記トレンチの深さ］＋［イオン注入マスクの厚さ］））のイオン打ち込み角度で斜めイオン注入をおこなうようにしてもよい。また、前記第１の方向に並ぶ複数の前記トレンチよりなるトレンチ列を、前記第２の方向に複数並ぶように形成してもよい。そうすれば、第２の方向、すなわちソース−ドレイン方向にも広いトレンチ領域を酸化物で埋めることができる。
【００１６】
【発明の実施の形態】
以下に、本発明の実施の形態にかかる半導体装置の製造方法について図面を参照しつつ詳細に説明する。
【００１７】
実施の形態１．
図１は、本発明にかかる半導体装置の製造方法により製造される横型トレンチＭＯＳＦＥＴの構成の一例を示す断面斜視図である。図１に示すように、横型トレンチＭＯＳＦＥＴは、Ｐ型の半導体基板１、トレンチ領域２、Ｎ-オフセットドレイン領域３、トレンチ領域２内を埋める酸化物４、Ｐウェル領域５、Ｐベース領域６、Ｎ+ソース領域７、Ｎ+ドレイン領域８、ゲート酸化膜９およびゲート電極１０備えている。
【００１８】
トレンチ領域２は、半導体基板１の表面部分において、その表面から形成されており、酸化物４で埋められている。Ｎ-オフセットドレイン領域３はトレンチ領域２の周囲、すなわちトレンチ領域２の側面および底面を囲むように形成されている。Ｐウェル領域５は、半導体基板１の、トレンチ領域２に対してソース側の表面部分において、Ｎ-オフセットドレイン領域３の外側に隣接して形成されている。
【００１９】
Ｐベース領域６はＰウェル領域５の表面部分に形成されている。Ｎ+ソース領域７は、Ｐベース領域６の表面部分において、Ｎ-オフセットドレイン領域３から離れて形成されている。Ｎ+ドレイン領域８は、Ｎ-オフセットドレイン領域３の、トレンチ領域２に対してドレイン側（ソース側の反対側）の表面部分に形成されている。ゲート酸化膜９はＮ+ソース領域７からＮ-オフセットドレイン領域３のソース側部分に至る表面上に形成されている。ゲート電極１０はゲート酸化膜９上に形成されている。
【００２０】
また、図１では省略されているが、層間絶縁膜、ソース電極、ドレイン電極およびパッシベーション膜が設けられている。層間絶縁膜はゲート電極１０およびトレンチ領域２の上部を覆っている。ソース電極はＰベース領域６およびＮ+ソース領域７に電気的に接続している。ドレイン電極はＮ+ドレイン領域８に電気的に接続している。パッシベーション膜は半導体装置全体を被覆している。
【００２１】
つぎに、図１に示す構成の横型トレンチＭＯＳＦＥＴの製造プロセスについて説明する。なお、説明の便宜上、図１に示すように、Ｎ+ソース領域７およびＮ+ドレイン領域８に平行な方向（第１の方向）をＺ方向とし、Ｎ+ソース領域７およびＮ+ドレイン領域８を横切る方向（第２の方向）をＸ方向とし、基板深さ方向をＹ方向とする。
【００２２】
図２〜図５は、その製造プロセスを説明するための図であり、半導体装置の製造途中の段階における構造を順に示す縦断面図である。まず、Ｐ型の半導体基板１を用意し（図２（ａ）参照）、その半導体基板１を酸化してその表面にたとえば１μｍの厚さの酸化膜２１を形成する（図２（ｂ）参照）。つづいて、その酸化膜２１の上にレジスト２２を塗布する（図２（ｃ）参照）。そして、露光、現像をおこなってレジスト２２の、トレンチ領域２の形成領域上の部分をスリット状に除去する（図３（ｄ）参照）。
【００２３】
ついで、残留したレジスト２２をマスクにしてエッチングをおこない、トレンチ領域２を形成する領域の基板表面をスリット状に露出させる（図３（ｅ）参照）。その後、レジスト灰化によりレジスト２２を除去する（図３（ｆ）参照）。レジスト灰化後の基板表面をＸ方向から見たときの様子、すなわち図３（ｆ）のＡ−Ａにおける断面図を図６に示す。
【００２４】
ついで、基板表面に残留した酸化膜２１をマスクにしてシリコンエッチングをおこない、半導体基板１にたとえば幅（Ｘ方向の長さ）が２０μｍで、深さ（Ｙ方向の長さ）が２０μｍで、奥行き（Ｚ方向の長さ）が１μｍの複数のトレンチ２３をたとえばＺ方向に１μｍ間隔で形成する（図４（ｇ）参照）。
【００２５】
トレンチエッチング後の基板表面をＸ方向から見たときの様子、すなわち図４（ｇ）のＢ−Ｂにおける断面図を図７に示す。図７に示すように、スリット状のトレンチ２３がＺ方向に並ぶ。なお、図１においてトレンチ領域２内を埋める酸化物４の表面の仮想線（二点鎖線）は、このＺ方向に並ぶスリット状のトレンチ２３を表している。
【００２６】
しかる後、各トレンチ２３の側面のうち、Ｚ方向に平行な側面、すなわちＸ方向と交差する側面２４に対して斜めの方向からＮ型不純物としてたとえばリンイオンを注入する（図４（ｈ）参照）。このときのイオン注入量はたとえば２．８×１０12ｃｍ-2である。また、イオン注入角θ、すなわちイオン注入方向とトレンチ２３のＸ方向と交差する側面２４とのなす角度は、６０°以下であり、かつ次の式で表される。ただし、トレンチ２３のＸ方向およびＹ方向の長さをそれぞれＬｘおよびＬｙとし、イオン注入マスクの厚さをｄｙとする。
【００２７】
θ＝ｔａｎ-1（Ｌｘ／（Ｌｙ＋ｄｙ））
【００２８】
本実施の形態では、上述したように、トレンチ２３のＸ方向の長さＬｘおよびＹ方向の長さＬｙはともに２０μｍである。また、イオン注入マスク、すなわち酸化膜２１の厚さｄｙは１μｍである。したがって、このような寸法のときのイオン注入角θは、ｔａｎ-1（２０μｍ／（２０μｍ＋１μｍ））となり、おおよそ４４°となる。
【００２９】
この角度でイオン打ち込みをおこなうことによって、半導体基板１の、トレンチ２３のＸ方向と交差する側面２４にのみリンイオンが注入される。これは、イオンの打ち込み方向から見て、トレンチ２３の底面はトレンチ２３の周囲の酸化膜２１の影になるため、トレンチ２３の底面にはリンイオンが到達しないが、トレンチ２３のＸ方向と交差する側面２４は影にならないからである。したがって、トレンチ２３のＸ方向の長さＬｘとＹ方向の長さＬｙ、および酸化膜２１の厚さｄｙが変わると、それに対応して斜めイオン注入の注入角θも変わることになる。
【００３０】
ついで、各トレンチ２３の底面に対して垂直な方向、すなわちトレンチ２３の側面に対して０°の方向からＮ型不純物としてたとえばリンイオンを注入する（図４（ｉ）参照）。この０°イオン注入では、各トレンチ２３の底面にのみリンイオンが注入される（図５（ｊ）参照）。なお、図４（ｉ）および図５（ｊ）において、トレンチ２３の側面および底面に沿う破線は、注入された不純物を表している。
【００３１】
ここで、Ｎ-オフセットドレイン領域３の、トレンチ領域２の側面に沿う部分と底面に沿う部分とでリンイオンの表面濃度を同一にするため、底面へのイオン注入量を、おおよそ側面へのイオン注入量の１／√２倍とする。したがって、０°イオン注入時のイオン注入量はたとえば２×１０12ｃｍ-2である。また、先の斜めイオン注入では、各トレンチ２３の底面に沿う部分にはリンイオンが注入されないため、トレンチ領域２の底面に沿う部分に局部的なリンイオンの高濃度領域が形成されることはない。
【００３２】
ついで、酸化・ドライブをおこない、拡散深さｘｊがたとえば４μｍ程度となるようにドライブさせる。このとき、各トレンチ２３間の半導体部分が酸化されて厚さ２μｍの酸化物が生じる。それによって、各トレンチ２３内が酸化物で充填されるとともに、各トレンチ２３間の半導体部分が完全に酸化物となり、複数のトレンチ２３がつながったトレンチ領域２が、酸化物４で埋められた状態となる。
【００３３】
また、この熱酸化の際に、各トレンチ２３のＸ方向と交差する側面２４および底面に注入されていた不純物がＺ方向にも拡散する。それによって、各トレンチ２３の周囲にできる不純物拡散領域が互いにつながり、トレンチ領域２の周囲に一様なＮ-オフセットドレイン領域３ができる（図５（ｋ）参照）。
【００３４】
ついで、基板表面の酸化膜を除去し（図５（ｌ）参照）、Ｐウェル領域５、Ｐベース領域６、Ｎ+ソース領域７、Ｎ+ドレイン領域８、ゲート酸化膜９およびゲート電極１０を周知の方法により形成する。そして、層間絶縁膜、ソース電極、ドレイン電極、ゲート電極およびパッシベーション膜を形成して、図１に示す構成の横型トレンチＭＯＳＦＥＴができあがる。
【００３５】
上述した実施の形態１によれば、ＭＯＳＦＥＴのソース・ドレイン間のチャネル幅方向にスリット状の複数のトレンチ２３を形成し、スリット状の複数のトレンチ２３の周囲に最適な濃度の不純物イオンを注入し、拡散させるとともに、幅の広いトレンチ領域２内を酸化物４で埋めることができる。したがって、幅の広いトレンチ領域２の周囲にオフセットドレイン領域３を有する横型高耐圧トレンチＭＯＳＦＥＴを得ることができる。また、オフセットドレイン領域３の、トレンチ領域２の側面に沿う部分と、底面に沿う部分とに別々にイオン注入をおこなうことにより、それぞれの部分の不純物濃度を最適に制御することができる。
【００３６】
なお、Ｎ-オフセットドレイン領域３の、トレンチ領域２の側面に沿う部分の不純物濃度を、底面に沿う部分の不純物濃度よりも高くしてもよい。あるいは、Ｎ-オフセットドレイン領域３の、トレンチ領域２の底面に沿う部分の不純物濃度を、側面に沿う部分の不純物濃度よりも高くしてもよい。
【００３７】
たとえば、トレンチ領域２のＸ方向と交差する側面に沿う部分の不純物濃度を２×１０15ｃｍ-3とし、底面に沿う部分の不純物濃度を３×１０15ｃｍ-3となるようにしてもよい。このように、トレンチ領域２の底面に沿う部分についてのみ高濃度化しても、耐圧７００Ｖを達成することができ、底面部の拡散抵抗を下げることができる。したがって、底面と側面のイオン注入を打ち分けることによって、デバイスの耐圧と単位面積当たりのオン抵抗のトレードオフを改善することができる。
【００３８】
実施の形態２．
実施の形態２は、Ｎ-オフセットドレイン領域３を形成するためのイオン注入および酸化・ドライブをおこなった後に、酸化膜を堆積させることにより、トレンチ領域２を酸化物４で埋める構成のものである。図８および図９は、それぞれ、実施の形態２の製造プロセスを説明するための図であり、半導体装置の製造途中の段階における構造を順に示す断面斜視図および縦断面図である。
【００３９】
実施の形態１と同様にして、マスク酸化膜２１をマスクとしてシリコンエッチングをおこない、図８に示すように、半導体基板１にたとえば幅（Ｘ方向の長さ）が２０μｍで、深さ（Ｙ方向の長さ）が２０μｍで、奥行き（Ｚ方向の長さ）が３μｍの複数のトレンチ２３をたとえばＺ方向に１μｍ間隔で形成する。特に限定しないが、図８に示す例では、１０個のトレンチ２３が形成されている。
【００４０】
ついで、実施の形態１と同様にして、各トレンチ２３のＸ方向と交差する側面に対する斜めイオン注入と、各トレンチ２３の底面に対するイオン注入をおこなう。ここまでの状態が図８に示されている。なお、図８において、各トレンチ２３の側面および底面に沿う破線は、注入された不純物を表す。
【００４１】
ついで、酸化・ドライブをおこない、トレンチ領域２の周囲に一様なＮ-オフセットドレイン領域３を形成する。このとき、各トレンチ２３間の半導体部分が酸化されて厚さ２μｍの酸化物が生じる。それによって、隣り合うトレンチ２３同士の間の半導体部分は完全に酸化物３１となる。しかし、各トレンチ２３内には１μｍ程度の隙間３２が残り、トレンチ２３内が完全に酸化物で埋められた状態にはならない（図９（ａ）参照）。
【００４２】
そこで、基板表面に後ＴＥＯＳやＨＴＯなどの酸化膜３３を堆積して、各トレンチ２３内の隙間３２を酸化膜３３で埋める（図９（ｂ）参照）。その後、基板表面の酸化膜をエッチバックして除去する。これによって、トレンチ領域２が、熱酸化により酸化物３１と堆積による酸化膜３３からなる酸化物４で埋められた状態となる（図９（ｃ）参照）。
【００４３】
そして、Ｐウェル領域５、Ｐベース領域６、Ｎ+ソース領域７、Ｎ+ドレイン領域８、ゲート酸化膜９およびゲート電極１０を周知の方法により形成する。最後に、層間絶縁膜、ソース電極、ドレイン電極およびパッシベーション膜を形成することにより、図１に示す構成の横型トレンチＭＯＳＦＥＴができあがる。
【００４４】
上述した実施の形態２によれば、熱酸化につづいて酸化膜の堆積をおこなうので、より一層、幅の広いトレンチ領域２内を酸化物４で埋めることができる。したがって、より幅の広いトレンチ領域２の周囲にオフセットドレイン領域３を有する横型高耐圧トレンチＭＯＳＦＥＴを得ることができる。
【００４５】
実施の形態３．
実施の形態３は、図１０に示すように、平面形状がＸ方向に細長い形状の複数のトレンチ２３をＺ方向に一列に並べたトレンチ列４１，４２を、Ｘ方向に複数列並ぶように形成するものである。図１０および図１１は、それぞれトレンチエッチング後およびイオン注入後の状態を示す断面斜視図である。
【００４６】
特に限定しないが、図１０に示す例では、半導体基板１に、Ｚ方向に１０個のトレンチが並ぶトレンチ列４１，４２が、Ｘ方向に２列形成されている。一方のトレンチ列４１と他方のトレンチ列４２との間の半導体部分の幅は、熱酸化によりその半導体部分が完全に酸化物に変化し得る程度であり、たとえば１μｍである。
【００４７】
なお、トレンチ形成時の酸化膜２１のトレンチパターンが図１０に対応したパターンとなる点を除いて、実施の形態１または実施の形態２の製造プロセスと同じである。したがって、製造プロセスについての説明を省略する。
【００４８】
実施の形態３によれば、トレンチ２３をＺ方向だけでなく、Ｘ方向にも複数形成するので、Ｘ方向により一層、幅の広いトレンチ領域２内を酸化物４で埋めることができる。したがって、より幅の広いトレンチ領域２の周囲にオフセットドレイン領域３を有する横型高耐圧トレンチＭＯＳＦＥＴを得ることができる。また、トレンチ形成後におこなうイオン注入や酸化・ドライブなどの処理の際に、Ｚ方向に隣り合うトレンチ２３に挟まれて細長く残った半導体部分が倒れるのを防ぐことができる。
【００４９】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、上述した寸法や濃度等の数値は一例であり、本発明はその数値に限定されるものではない。また、イオン注入および酸化・ドライブにより、Ｎ-オフセットドレイン領域３が、個々のトレンチ２３ごとに独立して存在するようにしてもよい。
【００５０】
また、本発明は、第１導電型をＮ型とし、第２導電型をＰ型とする場合も同様に成り立つ。また、本発明は、Ｐ型基板に限らず、Ｎ型基板を用いる場合にも適用できる。また、本発明は、横型高耐圧トレンチＭＯＳＦＥＴに限らず、たとえば、ドレイン領域内にドレイン領域は導電型の異なる不純物領域を形成したＩＧＢＴなど、トレンチ構造を有する半導体装置においてトレンチを形成する際に広く適用することができる。
【００５１】
【発明の効果】
本発明によれば、トレンチの周囲に最適な濃度の不純物イオンを注入し、拡散させるとともに、幅の広いトレンチ領域内を酸化物等で埋めることができる。したがって、幅の広いトレンチ領域の周囲にオフセットドレイン領域を有する横型高耐圧トレンチＭＯＳＦＥＴを得ることができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の製造方法により製造される半導体装置の一例を示す断面斜視図である。
【図２】本発明の実施の形態１により製造途中の半導体装置の構造を示す縦断面図である。
【図３】本発明の実施の形態１により製造途中の半導体装置の構造を示す縦断面図である。
【図４】本発明の実施の形態１により製造途中の半導体装置の構造を示す縦断面図である。
【図５】本発明の実施の形態１により製造途中の半導体装置の構造を示す縦断面図である。
【図６】図３（ｆ）のＡ−Ａにおける断面図である。
【図７】図４（ｇ）のＢ−Ｂにおける断面図である。
【図８】本発明の実施の形態２により製造途中の半導体装置の構造を示す断面斜視図である。
【図９】本発明の実施の形態２により製造途中の半導体装置の構造を示す縦断面図である。
【図１０】本発明の実施の形態３により製造途中の半導体装置の構造を示す断面斜視図である。
【図１１】本発明の実施の形態３により製造途中の半導体装置の構造を示す断面斜視図である。
【符号の説明】
１ 半導体基板
２ トレンチ領域
３ ドレインドリフト領域、不純物拡散領域（オフセットドレイン領域）
４ 酸化物
７ ソース領域
８ ドレイン領域
２１ イオン注入マスク（酸化膜）
２３ トレンチ
２４ 第１の方向に平行な側面（Ｘ方向と交差する側面）
３２ 隙間
３３ 酸化膜
４１，４２ トレンチ列
【発明の属する技術分野】
本発明は、パワーＩＣなどに使用される横型高耐圧トレンチＭＯＳＦＥＴを構成する半導体装置の製造方法に関し、特にトレンチ領域の周囲にオフセットドレイン領域を形成するプロセスにおいて最適な不純物拡散方法およびトレンチ領域内の酸化物の埋め込み方法を提供する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来よりトレンチ技術は、ＤＲＡＭなどにおいてキャパシタンスを作製する技術や素子分離のためのＳＯＩ技術として、またディスクリートＭＯＳＦＥＴのトレンチゲート技術として、種々検討されている。また、近年、パワーＩＣなどに使用される横型高耐圧ＭＯＳＦＥＴにおいてもトレンチ技術を応用する提案がなされている。
【０００３】
横型高耐圧ＭＯＳＦＥＴの構造の一つに、トレンチの周囲にオフセットドレイン領域を設けたものがある。このようにトレンチの周囲にオフセットドレイン領域を設けるためには、トレンチの周囲に最適な濃度の不純物イオンを注入する技術と、幅の広いトレンチ内に酸化物等の絶縁膜を埋め込む技術が必要である。
【０００４】
本発明者らも、トレンチ周囲への不純物イオンの注入技術、および幅の広いトレンチ内への酸化物の埋め込み技術について、先に出願している（たとえば、特許文献１参照。）。
【０００５】
【特許文献１】
特開２００３−３７２６７号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、トレンチの周囲にオフセットドレイン領域を設けるためのイオン注入技術や、幅の広いトレンチを絶縁膜で埋める技術に関して、本発明者らによる提案以外には、実現上有効な提案や報告はほとんどない。前記特許文献１に開示された方法にも、さらなる改善の余地は残されている。
【０００７】
本発明は、上記事情に鑑みてなされたものであって、トレンチの周囲にオフセットドレイン領域を有する横型高耐圧トレンチＭＯＳＦＥＴを得るために、トレンチの周囲に最適な濃度の不純物イオンを注入、拡散させる方法、および幅の広いトレンチ領域内を酸化物等で埋める方法を含む半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置の製造方法は、第１導電型の半導体基板の表面層に互いに平行に形成された第２導電型のソース領域と第２導電型のドレイン領域を有し、かつ前記ドレイン領域と前記ソース領域との間に前記ソース領域から離れた第２導電型のドレインドリフト領域を備えた半導体装置を製造するにあたって、前記半導体基板に、前記ソース領域および前記ドレイン領域の前記平行な方向（以下「第１方向」という）の長さが、前記ソース領域および前記ドレイン領域を横切る第２の方向の長さよりも小さい複数のトレンチを、前記第１の方向に並ぶように形成する工程と、各トレンチの、前記第１の方向に平行な側面に対して斜めから不純物イオンを注入して、前記半導体基板の、各トレンチの側面のうちの前記第１の方向に平行な側面に沿う領域にのみ不純物イオンを注入する第１のイオン注入工程と、各トレンチの底面に対して垂直に不純物イオンを注入して、前記半導体基板の、各トレンチの底面に沿う領域に不純物イオンを注入する第２のイオン注入工程と、前記半導体基板を加熱して、前記半導体基板に前記第１のイオン注入工程と前記第２のイオン注入工程とにより注入された前記不純物イオンを前記第１の方向へ拡散させ、複数の前記トレンチの全体にわたって共通の一様な不純物拡散領域を前記ドレインドリフト領域として形成し、かつ同時に前記半導体基板を加熱して各トレンチ内を酸化物で満たすとともに、隣り合うトレンチ間の半導体部分を酸化させる工程と、を含むことを特徴とする。
【０００９】
また、上記目的を達成するため、本発明にかかる半導体装置の製造方法は、第１導電型の半導体基板の表面層に互いに平行に形成された第２導電型のソース領域と第２導電型のドレイン領域を有し、かつ前記ドレイン領域と前記ソース領域との間に前記ソース領域から離れた第２導電型のドレインドリフト領域を備えた半導体装置を製造するにあたって、前記半導体基板に、前記ソース領域および前記ドレイン領域の前記平行な方向（以下「第１方向」という）の長さが、前記ソース領域および前記ドレイン領域を横切る第２の方向の長さよりも小さい複数のトレンチを、前記第１の方向に並ぶように形成する工程と、各トレンチの、前記第１の方向に平行な側面に対して斜めから不純物イオンを注入して、前記半導体基板の、各トレンチの側面のうちの前記第１の方向に平行な側面に沿う領域にのみ不純物イオンを注入する第１のイオン注入工程と、各トレンチの底面に対して垂直に不純物イオンを注入して、前記半導体基板の、各トレンチの底面に沿う領域に不純物イオンを注入する第２のイオン注入工程と、前記半導体基板を加熱して、前記半導体基板に前記第１のイオン注入工程と前記第２のイオン注入工程とにより注入された前記不純物イオンを前記第１の方向へ拡散させ、個々のトレンチごとに独立した不純物拡散領域を前記ドレインドリフト領域として形成し、かつ同時に前記半導体基板を加熱して各トレンチ内を酸化物で満たすとともに、隣り合うトレンチ間の半導体部分を酸化させる工程と、を含むことを特徴とする。
【００１０】
この発明によれば、半導体基板の広い領域にわたって一様なドレインドリフト領域、あるいは半導体基板の広い領域にわたって間欠状に複数のドレインドリフト領域を形成することができる。また、トレンチ側面とトレンチ底面とで独立して不純物濃度を制御することができる。さらに、複数のトレンチにわたって、各トレンチ内に充填された酸化物が、トレンチ間の半導体部分が酸化して相互につながることによって、半導体基板の広い領域に酸化物を埋めこんだ領域を形成することができる。
【００１１】
また、上記目的を達成するため、本発明にかかる半導体装置の製造方法は、第１導電型の半導体基板の表面層に互いに平行に形成された第２導電型のソース領域と第２導電型のドレイン領域を有し、かつ前記ドレイン領域と前記ソース領域との間に前記ソース領域から離れた第２導電型のドレインドリフト領域を備えた半導体装置を製造するにあたって、前記半導体基板に、前記ソース領域および前記ドレイン領域の前記平行な方向（以下「第１方向」という）の長さが、前記ソース領域および前記ドレイン領域を横切る第２の方向の長さよりも小さい複数のトレンチを、前記第１の方向に並ぶように形成する工程と、各トレンチの、前記第１の方向に平行な側面に対して斜めから不純物イオンを注入して、前記半導体基板の、各トレンチの側面のうちの前記第１の方向に平行な側面に沿う領域にのみ不純物イオンを注入する第１のイオン注入工程と、各トレンチの底面に対して垂直に不純物イオンを注入して、前記半導体基板の、各トレンチの底面に沿う領域に不純物イオンを注入する第２のイオン注入工程と、前記半導体基板を加熱して、前記半導体基板に前記第１のイオン注入工程と前記第２のイオン注入工程とにより注入された前記不純物イオンを前記第１の方向へ拡散させ、複数の前記トレンチの全体にわたって共通の一様な不純物拡散領域を前記ドレインドリフト領域として形成し、かつ同時に前記半導体基板を加熱して前記トレンチの中央部分に隙間を残した状態で前記トレンチの側面および底面に沿って酸化物を形成する工程と、前記トレンチの中央部分に残った前記隙間内に酸化物を堆積させて前記隙間を酸化物で埋める工程と、を含むことを特徴とする。
【００１２】
また、上記目的を達成するため、本発明にかかる半導体装置の製造方法は、第１導電型の半導体基板の表面層に互いに平行に形成された第２導電型のソース領域と第２導電型のドレイン領域を有し、かつ前記ドレイン領域と前記ソース領域との間に前記ソース領域から離れた第２導電型のドレインドリフト領域を備えた半導体装置を製造するにあたって、前記半導体基板に、前記ソース領域および前記ドレイン領域の前記平行な方向（以下「第１方向」という）の長さが、前記ソース領域および前記ドレイン領域を横切る第２の方向の長さよりも小さい複数のトレンチを、前記第１の方向に並ぶように形成する工程と、各トレンチの、前記第１の方向に平行な側面に対して斜めから不純物イオンを注入して、前記半導体基板の、各トレンチの側面のうちの前記第１の方向に平行な側面に沿う領域にのみ不純物イオンを注入する第１のイオン注入工程と、各トレンチの底面に対して垂直に不純物イオンを注入して、前記半導体基板の、各トレンチの底面に沿う領域に不純物イオンを注入する第２のイオン注入工程と、前記半導体基板を加熱して、前記半導体基板に前記第１のイオン注入工程と前記第２のイオン注入工程とにより注入された前記不純物イオンを前記第１の方向へ拡散させ、個々のトレンチごとに独立した不純物拡散領域を前記ドレインドリフト領域として形成し、かつ同時に前記半導体基板を加熱して前記トレンチの中央部分に隙間を残した状態で前記トレンチの側面および底面に沿って酸化物を形成する工程と、前記トレンチの中央部分に残った前記隙間内に酸化物を堆積させて前記隙間を酸化物で埋める工程と、を含むことを特徴とする。
【００１４】
この発明によれば、複数のトレンチにわたって、各トレンチ内に形成された酸化物が、トレンチ間の半導体部分が酸化して相互につながり、かつ各トレンチ内に残った隙間が酸化物で充填されることによって、半導体基板の広い領域に酸化物を埋めこんだ領域を形成することができる。
【００１５】
以上の発明において、前記トレンチを基板表面に対して垂直に形成し、前記トレンチの側面に対して、６０°以下で、かつｔａｎ -1 （［前記トレンチの前記第２の方向の長さ］／（［前記トレンチの深さ］＋［イオン注入マスクの厚さ］））のイオン打ち込み角度で斜めイオン注入をおこなうようにしてもよい。また、前記第１の方向に並ぶ複数の前記トレンチよりなるトレンチ列を、前記第２の方向に複数並ぶように形成してもよい。そうすれば、第２の方向、すなわちソース−ドレイン方向にも広いトレンチ領域を酸化物で埋めることができる。
【００１６】
【発明の実施の形態】
以下に、本発明の実施の形態にかかる半導体装置の製造方法について図面を参照しつつ詳細に説明する。
【００１７】
実施の形態１．
図１は、本発明にかかる半導体装置の製造方法により製造される横型トレンチＭＯＳＦＥＴの構成の一例を示す断面斜視図である。図１に示すように、横型トレンチＭＯＳＦＥＴは、Ｐ型の半導体基板１、トレンチ領域２、Ｎ-オフセットドレイン領域３、トレンチ領域２内を埋める酸化物４、Ｐウェル領域５、Ｐベース領域６、Ｎ+ソース領域７、Ｎ+ドレイン領域８、ゲート酸化膜９およびゲート電極１０備えている。
【００１８】
トレンチ領域２は、半導体基板１の表面部分において、その表面から形成されており、酸化物４で埋められている。Ｎ-オフセットドレイン領域３はトレンチ領域２の周囲、すなわちトレンチ領域２の側面および底面を囲むように形成されている。Ｐウェル領域５は、半導体基板１の、トレンチ領域２に対してソース側の表面部分において、Ｎ-オフセットドレイン領域３の外側に隣接して形成されている。
【００１９】
Ｐベース領域６はＰウェル領域５の表面部分に形成されている。Ｎ+ソース領域７は、Ｐベース領域６の表面部分において、Ｎ-オフセットドレイン領域３から離れて形成されている。Ｎ+ドレイン領域８は、Ｎ-オフセットドレイン領域３の、トレンチ領域２に対してドレイン側（ソース側の反対側）の表面部分に形成されている。ゲート酸化膜９はＮ+ソース領域７からＮ-オフセットドレイン領域３のソース側部分に至る表面上に形成されている。ゲート電極１０はゲート酸化膜９上に形成されている。
【００２０】
また、図１では省略されているが、層間絶縁膜、ソース電極、ドレイン電極およびパッシベーション膜が設けられている。層間絶縁膜はゲート電極１０およびトレンチ領域２の上部を覆っている。ソース電極はＰベース領域６およびＮ+ソース領域７に電気的に接続している。ドレイン電極はＮ+ドレイン領域８に電気的に接続している。パッシベーション膜は半導体装置全体を被覆している。
【００２１】
つぎに、図１に示す構成の横型トレンチＭＯＳＦＥＴの製造プロセスについて説明する。なお、説明の便宜上、図１に示すように、Ｎ+ソース領域７およびＮ+ドレイン領域８に平行な方向（第１の方向）をＺ方向とし、Ｎ+ソース領域７およびＮ+ドレイン領域８を横切る方向（第２の方向）をＸ方向とし、基板深さ方向をＹ方向とする。
【００２２】
図２〜図５は、その製造プロセスを説明するための図であり、半導体装置の製造途中の段階における構造を順に示す縦断面図である。まず、Ｐ型の半導体基板１を用意し（図２（ａ）参照）、その半導体基板１を酸化してその表面にたとえば１μｍの厚さの酸化膜２１を形成する（図２（ｂ）参照）。つづいて、その酸化膜２１の上にレジスト２２を塗布する（図２（ｃ）参照）。そして、露光、現像をおこなってレジスト２２の、トレンチ領域２の形成領域上の部分をスリット状に除去する（図３（ｄ）参照）。
【００２３】
ついで、残留したレジスト２２をマスクにしてエッチングをおこない、トレンチ領域２を形成する領域の基板表面をスリット状に露出させる（図３（ｅ）参照）。その後、レジスト灰化によりレジスト２２を除去する（図３（ｆ）参照）。レジスト灰化後の基板表面をＸ方向から見たときの様子、すなわち図３（ｆ）のＡ−Ａにおける断面図を図６に示す。
【００２４】
ついで、基板表面に残留した酸化膜２１をマスクにしてシリコンエッチングをおこない、半導体基板１にたとえば幅（Ｘ方向の長さ）が２０μｍで、深さ（Ｙ方向の長さ）が２０μｍで、奥行き（Ｚ方向の長さ）が１μｍの複数のトレンチ２３をたとえばＺ方向に１μｍ間隔で形成する（図４（ｇ）参照）。
【００２５】
トレンチエッチング後の基板表面をＸ方向から見たときの様子、すなわち図４（ｇ）のＢ−Ｂにおける断面図を図７に示す。図７に示すように、スリット状のトレンチ２３がＺ方向に並ぶ。なお、図１においてトレンチ領域２内を埋める酸化物４の表面の仮想線（二点鎖線）は、このＺ方向に並ぶスリット状のトレンチ２３を表している。
【００２６】
しかる後、各トレンチ２３の側面のうち、Ｚ方向に平行な側面、すなわちＸ方向と交差する側面２４に対して斜めの方向からＮ型不純物としてたとえばリンイオンを注入する（図４（ｈ）参照）。このときのイオン注入量はたとえば２．８×１０12ｃｍ-2である。また、イオン注入角θ、すなわちイオン注入方向とトレンチ２３のＸ方向と交差する側面２４とのなす角度は、６０°以下であり、かつ次の式で表される。ただし、トレンチ２３のＸ方向およびＹ方向の長さをそれぞれＬｘおよびＬｙとし、イオン注入マスクの厚さをｄｙとする。
【００２７】
θ＝ｔａｎ-1（Ｌｘ／（Ｌｙ＋ｄｙ））
【００２８】
本実施の形態では、上述したように、トレンチ２３のＸ方向の長さＬｘおよびＹ方向の長さＬｙはともに２０μｍである。また、イオン注入マスク、すなわち酸化膜２１の厚さｄｙは１μｍである。したがって、このような寸法のときのイオン注入角θは、ｔａｎ-1（２０μｍ／（２０μｍ＋１μｍ））となり、おおよそ４４°となる。
【００２９】
この角度でイオン打ち込みをおこなうことによって、半導体基板１の、トレンチ２３のＸ方向と交差する側面２４にのみリンイオンが注入される。これは、イオンの打ち込み方向から見て、トレンチ２３の底面はトレンチ２３の周囲の酸化膜２１の影になるため、トレンチ２３の底面にはリンイオンが到達しないが、トレンチ２３のＸ方向と交差する側面２４は影にならないからである。したがって、トレンチ２３のＸ方向の長さＬｘとＹ方向の長さＬｙ、および酸化膜２１の厚さｄｙが変わると、それに対応して斜めイオン注入の注入角θも変わることになる。
【００３０】
ついで、各トレンチ２３の底面に対して垂直な方向、すなわちトレンチ２３の側面に対して０°の方向からＮ型不純物としてたとえばリンイオンを注入する（図４（ｉ）参照）。この０°イオン注入では、各トレンチ２３の底面にのみリンイオンが注入される（図５（ｊ）参照）。なお、図４（ｉ）および図５（ｊ）において、トレンチ２３の側面および底面に沿う破線は、注入された不純物を表している。
【００３１】
ここで、Ｎ-オフセットドレイン領域３の、トレンチ領域２の側面に沿う部分と底面に沿う部分とでリンイオンの表面濃度を同一にするため、底面へのイオン注入量を、おおよそ側面へのイオン注入量の１／√２倍とする。したがって、０°イオン注入時のイオン注入量はたとえば２×１０12ｃｍ-2である。また、先の斜めイオン注入では、各トレンチ２３の底面に沿う部分にはリンイオンが注入されないため、トレンチ領域２の底面に沿う部分に局部的なリンイオンの高濃度領域が形成されることはない。
【００３２】
ついで、酸化・ドライブをおこない、拡散深さｘｊがたとえば４μｍ程度となるようにドライブさせる。このとき、各トレンチ２３間の半導体部分が酸化されて厚さ２μｍの酸化物が生じる。それによって、各トレンチ２３内が酸化物で充填されるとともに、各トレンチ２３間の半導体部分が完全に酸化物となり、複数のトレンチ２３がつながったトレンチ領域２が、酸化物４で埋められた状態となる。
【００３３】
また、この熱酸化の際に、各トレンチ２３のＸ方向と交差する側面２４および底面に注入されていた不純物がＺ方向にも拡散する。それによって、各トレンチ２３の周囲にできる不純物拡散領域が互いにつながり、トレンチ領域２の周囲に一様なＮ-オフセットドレイン領域３ができる（図５（ｋ）参照）。
【００３４】
ついで、基板表面の酸化膜を除去し（図５（ｌ）参照）、Ｐウェル領域５、Ｐベース領域６、Ｎ+ソース領域７、Ｎ+ドレイン領域８、ゲート酸化膜９およびゲート電極１０を周知の方法により形成する。そして、層間絶縁膜、ソース電極、ドレイン電極、ゲート電極およびパッシベーション膜を形成して、図１に示す構成の横型トレンチＭＯＳＦＥＴができあがる。
【００３５】
上述した実施の形態１によれば、ＭＯＳＦＥＴのソース・ドレイン間のチャネル幅方向にスリット状の複数のトレンチ２３を形成し、スリット状の複数のトレンチ２３の周囲に最適な濃度の不純物イオンを注入し、拡散させるとともに、幅の広いトレンチ領域２内を酸化物４で埋めることができる。したがって、幅の広いトレンチ領域２の周囲にオフセットドレイン領域３を有する横型高耐圧トレンチＭＯＳＦＥＴを得ることができる。また、オフセットドレイン領域３の、トレンチ領域２の側面に沿う部分と、底面に沿う部分とに別々にイオン注入をおこなうことにより、それぞれの部分の不純物濃度を最適に制御することができる。
【００３６】
なお、Ｎ-オフセットドレイン領域３の、トレンチ領域２の側面に沿う部分の不純物濃度を、底面に沿う部分の不純物濃度よりも高くしてもよい。あるいは、Ｎ-オフセットドレイン領域３の、トレンチ領域２の底面に沿う部分の不純物濃度を、側面に沿う部分の不純物濃度よりも高くしてもよい。
【００３７】
たとえば、トレンチ領域２のＸ方向と交差する側面に沿う部分の不純物濃度を２×１０15ｃｍ-3とし、底面に沿う部分の不純物濃度を３×１０15ｃｍ-3となるようにしてもよい。このように、トレンチ領域２の底面に沿う部分についてのみ高濃度化しても、耐圧７００Ｖを達成することができ、底面部の拡散抵抗を下げることができる。したがって、底面と側面のイオン注入を打ち分けることによって、デバイスの耐圧と単位面積当たりのオン抵抗のトレードオフを改善することができる。
【００３８】
実施の形態２．
実施の形態２は、Ｎ-オフセットドレイン領域３を形成するためのイオン注入および酸化・ドライブをおこなった後に、酸化膜を堆積させることにより、トレンチ領域２を酸化物４で埋める構成のものである。図８および図９は、それぞれ、実施の形態２の製造プロセスを説明するための図であり、半導体装置の製造途中の段階における構造を順に示す断面斜視図および縦断面図である。
【００３９】
実施の形態１と同様にして、マスク酸化膜２１をマスクとしてシリコンエッチングをおこない、図８に示すように、半導体基板１にたとえば幅（Ｘ方向の長さ）が２０μｍで、深さ（Ｙ方向の長さ）が２０μｍで、奥行き（Ｚ方向の長さ）が３μｍの複数のトレンチ２３をたとえばＺ方向に１μｍ間隔で形成する。特に限定しないが、図８に示す例では、１０個のトレンチ２３が形成されている。
【００４０】
ついで、実施の形態１と同様にして、各トレンチ２３のＸ方向と交差する側面に対する斜めイオン注入と、各トレンチ２３の底面に対するイオン注入をおこなう。ここまでの状態が図８に示されている。なお、図８において、各トレンチ２３の側面および底面に沿う破線は、注入された不純物を表す。
【００４１】
ついで、酸化・ドライブをおこない、トレンチ領域２の周囲に一様なＮ-オフセットドレイン領域３を形成する。このとき、各トレンチ２３間の半導体部分が酸化されて厚さ２μｍの酸化物が生じる。それによって、隣り合うトレンチ２３同士の間の半導体部分は完全に酸化物３１となる。しかし、各トレンチ２３内には１μｍ程度の隙間３２が残り、トレンチ２３内が完全に酸化物で埋められた状態にはならない（図９（ａ）参照）。
【００４２】
そこで、基板表面に後ＴＥＯＳやＨＴＯなどの酸化膜３３を堆積して、各トレンチ２３内の隙間３２を酸化膜３３で埋める（図９（ｂ）参照）。その後、基板表面の酸化膜をエッチバックして除去する。これによって、トレンチ領域２が、熱酸化により酸化物３１と堆積による酸化膜３３からなる酸化物４で埋められた状態となる（図９（ｃ）参照）。
【００４３】
そして、Ｐウェル領域５、Ｐベース領域６、Ｎ+ソース領域７、Ｎ+ドレイン領域８、ゲート酸化膜９およびゲート電極１０を周知の方法により形成する。最後に、層間絶縁膜、ソース電極、ドレイン電極およびパッシベーション膜を形成することにより、図１に示す構成の横型トレンチＭＯＳＦＥＴができあがる。
【００４４】
上述した実施の形態２によれば、熱酸化につづいて酸化膜の堆積をおこなうので、より一層、幅の広いトレンチ領域２内を酸化物４で埋めることができる。したがって、より幅の広いトレンチ領域２の周囲にオフセットドレイン領域３を有する横型高耐圧トレンチＭＯＳＦＥＴを得ることができる。
【００４５】
実施の形態３．
実施の形態３は、図１０に示すように、平面形状がＸ方向に細長い形状の複数のトレンチ２３をＺ方向に一列に並べたトレンチ列４１，４２を、Ｘ方向に複数列並ぶように形成するものである。図１０および図１１は、それぞれトレンチエッチング後およびイオン注入後の状態を示す断面斜視図である。
【００４６】
特に限定しないが、図１０に示す例では、半導体基板１に、Ｚ方向に１０個のトレンチが並ぶトレンチ列４１，４２が、Ｘ方向に２列形成されている。一方のトレンチ列４１と他方のトレンチ列４２との間の半導体部分の幅は、熱酸化によりその半導体部分が完全に酸化物に変化し得る程度であり、たとえば１μｍである。
【００４７】
なお、トレンチ形成時の酸化膜２１のトレンチパターンが図１０に対応したパターンとなる点を除いて、実施の形態１または実施の形態２の製造プロセスと同じである。したがって、製造プロセスについての説明を省略する。
【００４８】
実施の形態３によれば、トレンチ２３をＺ方向だけでなく、Ｘ方向にも複数形成するので、Ｘ方向により一層、幅の広いトレンチ領域２内を酸化物４で埋めることができる。したがって、より幅の広いトレンチ領域２の周囲にオフセットドレイン領域３を有する横型高耐圧トレンチＭＯＳＦＥＴを得ることができる。また、トレンチ形成後におこなうイオン注入や酸化・ドライブなどの処理の際に、Ｚ方向に隣り合うトレンチ２３に挟まれて細長く残った半導体部分が倒れるのを防ぐことができる。
【００４９】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、上述した寸法や濃度等の数値は一例であり、本発明はその数値に限定されるものではない。また、イオン注入および酸化・ドライブにより、Ｎ-オフセットドレイン領域３が、個々のトレンチ２３ごとに独立して存在するようにしてもよい。
【００５０】
また、本発明は、第１導電型をＮ型とし、第２導電型をＰ型とする場合も同様に成り立つ。また、本発明は、Ｐ型基板に限らず、Ｎ型基板を用いる場合にも適用できる。また、本発明は、横型高耐圧トレンチＭＯＳＦＥＴに限らず、たとえば、ドレイン領域内にドレイン領域は導電型の異なる不純物領域を形成したＩＧＢＴなど、トレンチ構造を有する半導体装置においてトレンチを形成する際に広く適用することができる。
【００５１】
【発明の効果】
本発明によれば、トレンチの周囲に最適な濃度の不純物イオンを注入し、拡散させるとともに、幅の広いトレンチ領域内を酸化物等で埋めることができる。したがって、幅の広いトレンチ領域の周囲にオフセットドレイン領域を有する横型高耐圧トレンチＭＯＳＦＥＴを得ることができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の製造方法により製造される半導体装置の一例を示す断面斜視図である。
【図２】本発明の実施の形態１により製造途中の半導体装置の構造を示す縦断面図である。
【図３】本発明の実施の形態１により製造途中の半導体装置の構造を示す縦断面図である。
【図４】本発明の実施の形態１により製造途中の半導体装置の構造を示す縦断面図である。
【図５】本発明の実施の形態１により製造途中の半導体装置の構造を示す縦断面図である。
【図６】図３（ｆ）のＡ−Ａにおける断面図である。
【図７】図４（ｇ）のＢ−Ｂにおける断面図である。
【図８】本発明の実施の形態２により製造途中の半導体装置の構造を示す断面斜視図である。
【図９】本発明の実施の形態２により製造途中の半導体装置の構造を示す縦断面図である。
【図１０】本発明の実施の形態３により製造途中の半導体装置の構造を示す断面斜視図である。
【図１１】本発明の実施の形態３により製造途中の半導体装置の構造を示す断面斜視図である。
【符号の説明】
１ 半導体基板
２ トレンチ領域
３ ドレインドリフト領域、不純物拡散領域（オフセットドレイン領域）
４ 酸化物
７ ソース領域
８ ドレイン領域
２１ イオン注入マスク（酸化膜）
２３ トレンチ
２４ 第１の方向に平行な側面（Ｘ方向と交差する側面）
３２ 隙間
３３ 酸化膜
４１，４２ トレンチ列
Claims (6)
- 第１導電型の半導体基板の表面層に互いに平行に形成された第２導電型のソース領域と第２導電型のドレイン領域を有し、かつ前記ドレイン領域と前記ソース領域との間に前記ソース領域から離れた第２導電型のドレインドリフト領域を備えた半導体装置を製造するにあたって、
前記半導体基板に、前記ソース領域および前記ドレイン領域の前記平行な方向（以下「第１方向」という）の長さが、前記ソース領域および前記ドレイン領域を横切る第２の方向の長さよりも小さい複数のトレンチを、前記第１の方向に並ぶように形成する工程と、
各トレンチの、前記第１の方向に平行な側面に対して斜めから不純物イオンを注入して、前記半導体基板の、各トレンチの側面のうちの前記第１の方向に平行な側面に沿う領域にのみ不純物イオンを注入する第１のイオン注入工程と、
各トレンチの底面に対して垂直に不純物イオンを注入して、前記半導体基板の、各トレンチの底面に沿う領域に不純物イオンを注入する第２のイオン注入工程と、
前記半導体基板を加熱して、前記半導体基板に前記第１のイオン注入工程と前記第２のイオン注入工程とにより注入された前記不純物イオンを前記第１の方向へ拡散させ、複数の前記トレンチの全体にわたって共通の一様な不純物拡散領域を前記ドレインドリフト領域として形成し、かつ同時に前記半導体基板を加熱して各トレンチ内を酸化物で満たすとともに、隣り合うトレンチ間の半導体部分を酸化させる工程と、
を含むことを特徴とする半導体装置の製造方法。 - 第１導電型の半導体基板の表面層に互いに平行に形成された第２導電型のソース領域と第２導電型のドレイン領域を有し、かつ前記ドレイン領域と前記ソース領域との間に前記ソース領域から離れた第２導電型のドレインドリフト領域を備えた半導体装置を製造するにあたって、
前記半導体基板に、前記ソース領域および前記ドレイン領域の前記平行な方向（以下「第１方向」という）の長さが、前記ソース領域および前記ドレイン領域を横切る第２の方向の長さよりも小さい複数のトレンチを、前記第１の方向に並ぶように形成する工程と、
各トレンチの、前記第１の方向に平行な側面に対して斜めから不純物イオンを注入して、前記半導体基板の、各トレンチの側面のうちの前記第１の方向に平行な側面に沿う領域にのみ不純物イオンを注入する第１のイオン注入工程と、
各トレンチの底面に対して垂直に不純物イオンを注入して、前記半導体基板の、各トレンチの底面に沿う領域に不純物イオンを注入する第２のイオン注入工程と、
前記半導体基板を加熱して、前記半導体基板に前記第１のイオン注入工程と前記第２のイオン注入工程とにより注入された前記不純物イオンを前記第１の方向へ拡散させ、個々のトレンチごとに独立した不純物拡散領域を前記ドレインドリフト領域として形成し、かつ同時に前記半導体基板を加熱して各トレンチ内を酸化物で満たすとともに、隣り合うトレンチ間の半導体部分を酸化させる工程と、
を含むことを特徴とする半導体装置の製造方法。 - 第１導電型の半導体基板の表面層に互いに平行に形成された第２導電型のソース領域と第２導電型のドレイン領域を有し、かつ前記ドレイン領域と前記ソース領域との間に前記ソース領域から離れた第２導電型のドレインドリフト領域を備えた半導体装置を製造するにあたって、
前記半導体基板に、前記ソース領域および前記ドレイン領域の前記平行な方向（以下「第１方向」という）の長さが、前記ソース領域および前記ドレイン領域を横切る第２の方向の長さよりも小さい複数のトレンチを、前記第１の方向に並ぶように形成する工程と、
各トレンチの、前記第１の方向に平行な側面に対して斜めから不純物イオンを注入して、前記半導体基板の、各トレンチの側面のうちの前記第１の方向に平行な側面に沿う領域にのみ不純物イオンを注入する第１のイオン注入工程と、
各トレンチの底面に対して垂直に不純物イオンを注入して、前記半導体基板の、各トレンチの底面に沿う領域に不純物イオンを注入する第２のイオン注入工程と、
前記半導体基板を加熱して、前記半導体基板に前記第１のイオン注入工程と前記第２のイオン注入工程とにより注入された前記不純物イオンを前記第１の方向へ拡散させ、複数の前記トレンチの全体にわたって共通の一様な不純物拡散領域を前記ドレインドリフト領域として形成し、かつ同時に前記半導体基板を加熱して前記トレンチの中央部分に隙間を残した状態で前記トレンチの側面および底面に沿って酸化物を形成する工程と、
前記トレンチの中央部分に残った前記隙間内に酸化物を堆積させて前記隙間を酸化物で埋める工程と、
を含むことを特徴とする半導体装置の製造方法。 - 第１導電型の半導体基板の表面層に互いに平行に形成された第２導電型のソース領域と第２導電型のドレイン領域を有し、かつ前記ドレイン領域と前記ソース領域との間に前記ソース領域から離れた第２導電型のドレインドリフト領域を備えた半導体装置を製造するにあたって、
前記半導体基板に、前記ソース領域および前記ドレイン領域の前記平行な方向（以下「第１方向」という）の長さが、前記ソース領域および前記ドレイン領域を横切る第２の方向の長さよりも小さい複数のトレンチを、前記第１の方向に並ぶように形成する工程と、
各トレンチの、前記第１の方向に平行な側面に対して斜めから不純物イオンを注入して、前記半導体基板の、各トレンチの側面のうちの前記第１の方向に平行な側面に沿う領域にのみ不純物イオンを注入する第１のイオン注入工程と、
各トレンチの底面に対して垂直に不純物イオンを注入して、前記半導体基板の、各トレンチの底面に沿う領域に不純物イオンを注入する第２のイオン注入工程と、
前記半導体基板を加熱して、前記半導体基板に前記第１のイオン注入工程と前記第２のイオン注入工程とにより注入された前記不純物イオンを前記第１の方向へ拡散させ、個々のトレンチごとに独立した不純物拡散領域を前記ドレインドリフト領域として形成し、かつ同時に前記半導体基板を加熱して前記トレンチの中央部分に隙間を残した状態で前記トレンチの側面および底面に沿って酸化物を形成する工程と、
前記トレンチの中央部分に残った前記隙間内に酸化物を堆積させて前記隙間を酸化物で埋める工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記トレンチを基板表面に対して垂直に形成し、前記トレンチの側面に対して、６０°以下で、かつ
ｔａｎ-1（［前記トレンチの前記第２の方向の長さ］／（［前記トレンチの深さ］＋［イオン注入マスクの厚さ］））
のイオン打ち込み角度で斜めイオン注入をおこなうことを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。 - 前記第１の方向に並ぶ複数の前記トレンチよりなるトレンチ列を、前記第２の方向に複数並ぶように形成することを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003178384A JP4780905B2 (ja) | 2003-06-23 | 2003-06-23 | 半導体装置の製造方法 |
| FR0406161A FR2856515B1 (fr) | 2003-06-23 | 2004-06-08 | Procede de fabrication d'un mosfet a tranchee laterale |
| US10/867,225 US7144781B2 (en) | 2003-06-23 | 2004-06-15 | Manufacturing method of a semiconductor device |
| DE102004030237A DE102004030237A1 (de) | 2003-06-23 | 2004-06-23 | Herstellungsverfahren für ein Halbleiterbauelement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003178384A JP4780905B2 (ja) | 2003-06-23 | 2003-06-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019461A JP2005019461A (ja) | 2005-01-20 |
| JP4780905B2 true JP4780905B2 (ja) | 2011-09-28 |
Family
ID=33487614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003178384A Expired - Fee Related JP4780905B2 (ja) | 2003-06-23 | 2003-06-23 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7144781B2 (ja) |
| JP (1) | JP4780905B2 (ja) |
| DE (1) | DE102004030237A1 (ja) |
| FR (1) | FR2856515B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791270B2 (en) | 2004-09-17 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd | Light-emitting device with reduced deterioration of periphery |
| CN104916674B (zh) * | 2015-04-17 | 2017-10-31 | 东南大学 | 一种电流增强型横向绝缘栅双极型晶体管 |
| US10529810B1 (en) * | 2015-12-11 | 2020-01-07 | Maxpower Semiconductor, Inc. | Lateral semiconductor power devices |
| US10522549B2 (en) * | 2018-02-17 | 2019-12-31 | Varian Semiconductor Equipment Associates, Inc. | Uniform gate dielectric for DRAM device |
| CN112531026B (zh) * | 2019-09-17 | 2022-06-21 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2002A (en) * | 1841-03-12 | Tor and planter for plowing | ||
| JPH0897411A (ja) * | 1994-09-21 | 1996-04-12 | Fuji Electric Co Ltd | 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法 |
| JP3395603B2 (ja) * | 1997-09-26 | 2003-04-14 | 株式会社豊田中央研究所 | 横型ｍｏｓ素子を含む半導体装置 |
| JP2003037267A (ja) * | 2001-05-18 | 2003-02-07 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| DE10221808B4 (de) * | 2001-05-18 | 2010-01-07 | Fuji Electric Co., Ltd., Kawasaki | Verfahren zur Herstellung eines lateralen MOSFETs |
-
2003
- 2003-06-23 JP JP2003178384A patent/JP4780905B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-08 FR FR0406161A patent/FR2856515B1/fr not_active Expired - Fee Related
- 2004-06-15 US US10/867,225 patent/US7144781B2/en not_active Expired - Fee Related
- 2004-06-23 DE DE102004030237A patent/DE102004030237A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005019461A (ja) | 2005-01-20 |
| FR2856515A1 (fr) | 2004-12-24 |
| US20050020040A1 (en) | 2005-01-27 |
| FR2856515B1 (fr) | 2008-03-28 |
| US7144781B2 (en) | 2006-12-05 |
| DE102004030237A1 (de) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103828058B (zh) | 包括垂直半导体元件的半导体器件 | |
| US8384152B2 (en) | Semiconductor device having trench gate VDMOSFET and method of manufacturing the same | |
| JP4754353B2 (ja) | 縦型トレンチゲート半導体装置およびその製造方法 | |
| JP2005505921A (ja) | フローティングアイランド電圧維持層を有する半導体パワーデバイス | |
| JP4094945B2 (ja) | トレンチ二重拡散金属酸化膜半導体セル | |
| JPH11103056A (ja) | 横型ｍｏｓ素子を含む半導体装置 | |
| JP2008153685A (ja) | 半導体装置の製造方法 | |
| JP2005508083A (ja) | ドレインコンタクトが改善されたトレンチ二重拡散金属酸化膜半導体デバイス | |
| JP2001244462A (ja) | トランジスタ及びその製造方法 | |
| JP2004518286A (ja) | ドープポリシリコン体を有するｍｏｓゲートパワーデバイス、及びその製造方法 | |
| KR20030062489A (ko) | 격자형 표류 영역 구조를 갖는 이디모스 소자 및 그 제조방법 | |
| CN105321824A (zh) | 半导体装置的制造方法 | |
| KR101546537B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP3701227B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005268679A (ja) | 半導体装置およびその製造方法 | |
| JP2003303967A (ja) | 半導体装置およびその製造方法 | |
| KR20060101262A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5168876B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002329862A (ja) | 高電圧素子及びその製造方法 | |
| JP3528750B2 (ja) | 半導体装置 | |
| JP4780905B2 (ja) | 半導体装置の製造方法 | |
| JP4328797B2 (ja) | 半導体装置 | |
| JP2003037267A (ja) | 半導体装置の製造方法 | |
| JP4623656B2 (ja) | 縦型ゲート半導体装置およびその製造方法 | |
| JP2004022765A (ja) | Ｌｄｍｏｓ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080602 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110613 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |