FR2864345A1 - Realisation de la peripherie d'une diode schottky a tranchees mos - Google Patents
Realisation de la peripherie d'une diode schottky a tranchees mos Download PDFInfo
- Publication number
- FR2864345A1 FR2864345A1 FR0351110A FR0351110A FR2864345A1 FR 2864345 A1 FR2864345 A1 FR 2864345A1 FR 0351110 A FR0351110 A FR 0351110A FR 0351110 A FR0351110 A FR 0351110A FR 2864345 A1 FR2864345 A1 FR 2864345A1
- Authority
- FR
- France
- Prior art keywords
- layer
- trenches
- trench
- forming
- periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 21
- 230000002093 peripheral effect Effects 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical compound C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 239000011810 insulating material Substances 0.000 claims abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
- H10D64/649—Schottky drain or source electrodes for FETs having rectifying junction gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/051—Manufacture or treatment of Schottky diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
- H10D8/605—Schottky-barrier diodes of the trench conductor-insulator-semiconductor barrier type, e.g. trench MOS barrier Schottky rectifiers [TMBS]
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
L'invention concerne un procédé de formation d'un composant de type TMBS dont la périphérie est constituée d'une tranchée à parois isolées remplie d'un conducteur, comportant les étapes suivantes :déposer sur un substrat semiconducteur une couche épaisse (23) d'un premier matériau isolant et une couche mince (24) d'un second matériau ;creuser simultanément une tranchée périphérique et les tranchées (26) du composant ;procéder à une gravure isotrope du premier matériau de sorte qu'il demeure une casquette (29) surplombant un évidement (28) ;former une couche isolante mince (30) ; etremplir les tranchées et ledit évidement d'un matériau conducteur.
Description
RÉALISATION DE LA PÉRIPHÉRIE D'UNE
DIODE SCHOTTKY À TRANCHÉES NOS La présente invention concerne des périphéries du type tranchées conductrices isolées formées autour d'un composant comportant des tranchées conductrices isolées. La présente invention concerne également la formation de telles périphéries.
Afin d'améliorer la tenue en tension inverse de divers composants, notamment de diodes Schottky, on a proposé d'insérer dans une couche semiconductrice constituant l'une des parties du composant des tranchées conductrices isolées de cette couche. De tels composants dits de type TMBS ainsi que des procédés de fabrication de ceux-ci sont décrits, par exemple, dans l'article "The Trench MOS Barrier Schottky" de M. Mehrotra et B.J. Baliga dans Electron Devices Meeting, 1993, Technical digest., International Washington, D.C., USA 5-8 dec., 1993, New York, NY, USA, IEEE, 5 décembre 1993, pages 675-678, XP010118313, ISBN 0780314506 ainsi que dans le brevet américain N 6388286 de B.J. Baliga.
Les figures 1A à 1G illustrent, en vue en coupe partielle et schématique, différentes étapes de formation d'une diode TMBS selon un procédé connu.
La formation d'une diode Schottky TMBS commence par la 20 formation, sur un substrat semiconducteur (N+) 1 typiquement de silicium monocristallin fortement dopé de type N, d'une couche de silicium monocristallin 2 faiblement dopée de type N. Ensuite, catune l'illustre la figure 1B, on forme sur la couche 2 une couche épaisse 3 d'oxyde de silicium (SiO2).
Aux étapes suivantes, illustrées en figure 1C, on ouvre, à l'aide d'un premier masque non représenté, une fenêtre 4 dans la couche d'oxyde 3 de façon à découvrir partiellement la couche de silicium 2 dans la région où doit être formée la diode Schottky. La portion restante de la couche d'oxyde 3 sera appelée ci-après oxyde de champ. Ensuite, on forme au fond de la fenêtre 4, sur la couche 2, une couche mince 6 d'oxyde de silicium destinée à protéger la surface de la couche 2 lors des étapes ultérieures.
Ensuite, comme l'illustre la figure 1D, on ouvre simultanément dans la fenêtre 4, au moyen d'un second masque non représenté, des tranchées 8 du composant et une tranchée périphérique 10 au composant. La tranchée périphérique 10 permet de conférer au composant une tension de claquage suffisante.
Théoriquement, l'alignement du second masque devrait être tel que la tranchée périphérique 10 suit le contour de l'oxyde de champ 3. En pratique, il existe inévitablement un désalignement du second masque par rapport au premier masque qui se traduit par un décalage de la tranchée périphérique 10 par rapport à l'oxyde de champ 3. On a représenté en figure 1D deux défauts extrêmes possibles. A gauche de la figure 1D, la tranchée 10 présente une largeur maximale nominale W, mais une large portion 12 de la couche 2 est maintenue entre la limite de l'oxyde de champ 3 et la tranchée périphérique 10. A droite de la figure 1D, la tranchée 10 présente une largeur réduite W1.
Aux étapes suivantes, illustrées en figure 1E, on forme au fond et sur les parois de toutes les tranchées 8 et 10 une couche mince isolante 15 d'oxyde de silicium. Ensuite, on dépose une couche 16 de silicium polycristallin de façon à remplir les tranchées 8 et 10. Pour ce faire, on dépose une couche 16 de silicium polycristallin ayant une épaisseur au moins égale à la moitié de la largeur nominale des tranchées.
A l'étape suivante, illustrée en figure 1F, on grave le silicium polycristallin 16 de façon à ne le laisser en place que dans les tranchées du composant 8 et dans la tranchée périphérique 10. Lors de cette gravure, on laisse en place un espaceur 17 sur toute la périphérie interne de l'oxyde de champ 3. Après gravure du silicium polycristallin, on enlève les parties découvertes de la couche d'oxyde 6 sur la surface supérieure de la couche de silicium 2.
Ensuite, couune l'illustre la figure 1G, on procède au dépôt d'une couche 18 d'un matériau propre à constituer une barrière Schottky avec le silicium constituant les portions de la surface de la couche 2 précédemment découvertes. Par exemple, la couche 18 est une couche de siliciure métallique.
Le procédé se poursuit par des étapes non représentées 15 de dépôt et de gravure d'un conducteur dans la fenêtre 4 de façon à constituer l'anode de la diode.
Le désalignement susmentionné du second masque par rapport au premier masque peut soulever des problèmes.
Ainsi, à gauche des figures 1F et 1G, l'espaceur 17 n'atteint pas la tranchée périphérique 10. Une partie de la surface 12 de la couche 2 comprise entre l'oxyde de champ 3 et la tranchée périphérique 10 est alors découverte par gravure de la couche isolante 6. Un contact est alors indésirablement formé au-delà de la tranchée périphérique 10, entre cette partie 12 et la couche barrière 18. La tranchée périphérique 10 ne joue plus son rôle de protection et la tension de claquage du dispositif est nettement réduite.
A droite des figures 1F et 1G, dans la région 13, l'espaceur 17 dépasse par contre la tranchée périphérique 10 et s'appuie sur la couche 2. La jonction entre la couche barrière 18 et la couche 2 est alors réduite par rapport à sa dimension nominale recherchée. Le dispositif fonctionne toujours, mais pas avec les performances recherchées.
La présente invention vise à proposer un procédé de 35 fabrication d'un composant de type TMBS comportant des tranchées conductrices isolées, dont une tranchée périphérique, qui pallie les inconvénients décrits précédemment.
La présente invention vise plus particulièrement à proposer un procédé de formation d'une diode Schottky qui pallie 5 les inconvénients des procédés connus.
La présente invention vise à proposer un tel procédé qui permet de former simultanément des tranchées du composant et une tranchée périphérique d'une même largeur.
La présente invention vise également à proposer une périphérie d'un composant comportant des tranchées conductrices isolées qui soit une tranchée conductrice isolée de largeur uniforme.
Pour atteindre ces objets, la présente invention prévoit un procédé de formation d'un composant de type TMBS dont la périphérie est constituée d'une tranchée à parois isolées remplie d'un conducteur, comportant les étapes consistant à déposer sur un substrat semiconducteur une couche épaisse d'un premier matériau isolant; déposer une couche mince d'un second matériau; creuser simultanément la tranchée périphérique et les tranchées du composant dans l'empilement des couches des second et premier matériaux ainsi que dans une partie supérieure du procéder à une gravure isotrope du premier matériau à éliminer les portions de la couche épaisse du premier entre deux tranchées, d'où il résulte que la couche second matériau ne demeure en place qu'au-delà de la périphérique et forme une casquette surplombant un former une couche isolante mince sur la surface des la couche semiconductrice découvertes par la gravure précédente; déposer une couche d'un matériau conducteur de 30 façon à remplir les tranchées et ledit évidement; et procéder à une gravure de la couche du matériau conducteur et de la couche isolante mince sous-jacente de façon à découvrir la surface de ladite couche semiconductrice entre deux tranchées et à mainte- nir le matériau conducteur dans les tranchées et l'évidement.
substrat de façon matériau mince du tranchée évidement; portions de Selon un mode de réalisation de la présente invention, la couche du premier matériau est une couche d'oxyde de silicium d'une épaisseur comprise entre 0,8 et 1 pm.
Selon un mode de réalisation de la présente invention, 5 la couche du second matériau est une couche de nitrure de silicium d'une épaisseur comprise entre 100 et 200 nm.
Selon un mode de réalisation de la présente invention, la couche isolante mince est une couche d'oxyde de silicium.
Selon un mode de réalisation de la présente invention, le matériau conducteur est du silicium polycristallin dopé.
Selon un mode de réalisation de la présente invention, les tranchées ont une largeur comprise entre 0,5 et 2 um et l'espacement entre deux tranchées est compris entre 0,5 et 2 m.
Selon un mode de réalisation de la présente invention, la couche du matériau conducteur déposée de façon à remplir les tranchées et l'évidement a une épaisseur comprise entre 0,8 et 1,2 gm.
La présente invention vise aussi un procédé de formation d'une diode Schottky, comportant les étapes consistant à procéder à la formation d'une périphérie selon le procédé susmentionné, et former une couche d'un matériau propre à former une jonction Schottky avec la couche semiconductrice.
La présente invention vise aussi une périphérie d'un composant de type TMBS, la périphérie étant constituée d'une tranchée à parois isolées remplie d'un conducteur. La tranchée constituant la périphérie présente une largeur uniforme en vue en coupe transversale et égale à la largeur des tranchées du composant et est à distance constante d'une ouverture dans un oxyde de champ.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: les figures 1A à 1G sont des vues en coupe partielles et schématiques qui illustrent différentes étapes de formation d'une diode Schottky selon un procédé connu; et les figures 2A à 2H sont des vues en coupe partielles 5 et schématiques qui illustrent différentes étapes de formation d'une diode Schottky selon un mode de réalisation de la présente invention.
Par souci de clarté, de mêmes éléments sont désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle.
Conne l'illustre la figure 2A, le procédé selon l'invention continence par la formation, dans un substrat semiconducteur (N+) 21 par exemple de silicium monocristallin, d'une région de surface 22 plus faiblement dopée du même type N que le substrat 21. La couche 22 résulte par exemple d'une épitaxie.
Ensuite, conne l'illustre la figure 2B, on forme une couche épaisse 23 d'un matériau gravable sélectivement par rapport à la couche 22. Par exemple, la couche 23 est une couche d'oxyde de silicium d'une épaisseur comprise entre 0,8 et 1 m.
Ensuite, conne l'illustre la figure 2C, on dépose une couche mince 24 d'un matériau gravable sélectivement par rapport à la couche sous-jacente 23. Par exemple, la couche mince 24 est une couche de nitrure de silicium d'une épaisseur comprise entre 100 et 200 nm.
Aux étapes suivantes, illustrées en figure 2D, on ouvre successivement, à l'aide d'un même masque, l'empilement des couches 24 et 23, ainsi qu'une partie supérieure de la couche 22 pour former des tranchées 26. Les tranchées 26 sont uniformes et présentent toutes la même largeur. Les tranchées 26 ont une largeur de 0,5 à 2 gm et sont séparées d'une largeur sensiblement égale à la largeur d'une tranchée. Les tranchées sont creusées dans la couche 22 de façon qu'une partie de la couche 22 soit conservée entre le fond des tranchées et le substrat 21 sous-jacent à la couche 22.
Ensuite, comme l'illustre la figure 2E, on procède à une gravure isotrope du matériau constituant la couche épaisse 23. La gravure est effectuée de façon que les portions de la couche 23 séparant la couche 22 de la couche 24 sont éliminées entre les tranchées 26. Les portions superposées correspondantes de la couche 24 sont alors également éliminées. La couche 22 est alors découverte entre deux tranchées. En périphérie, la couche 23 est gravée sous la couche 24 formant un évidement 28 dont la profondeur est de l'ordre de la moitié de l'espacement séparant deux tranchées 26. Une casquette 29 de la couche 24 est formée.
Aux étapes suivantes, illustrées en figure 2F, on forme sur les parties découvertes de la couche 22, c'est-à-dire sur les parois et au fond des tranchées 26 ainsi qu'entre celles-ci et dans l'évidement 28 une couche mince isolante 30.
La couche 30 résulte du dépôt d'un isolant ou d'une oxydation thermique du silicium. Ensuite, on dépose un matériau conducteur 32, par exemple du silicium polycristallin, gravable sélective-ment par rapport à l'isolant 30 et aux couches 23 et 24. Le matériau conducteur 32, par exemple du silicium polycristallin dopé, est déposé sur une épaisseur au moins égale à la moitié de la largeur des tranchées 26 afin de garantir le remplissage complet de celles-ci. On notera que la présence de la casquette 29 permet au matériau 32 de remplir l'évidement 28 de la même manière qu'il remplit les tranchées 26.
Ensuite, couune l'illustre la figure 2G, on grave la couche 32 de façon à ne la maintenir en place que dans les tranchées 26 de la figure 2E et à découvrir entre deux tranchées la couche isolante 30 qui est à son tour retirée de façon à découvrir partiellement la couche 22 entre deux tranchées.
Lors de la gravure anisotrope du matériau constituant la couche 32, la couche 24 sert d'arrêt de gravure. On forme alors en périphérie un espaceur 34 qui s'appuie latéralement sur la portion du matériau 32 remplissant l'évidement 28 de la figure 2E. L'espaceur 34 s'appuie sur la tranchée périphérique et n'en déborde pas. La présence de la casquette 29 entraîne que la partie périphérique de la couche de silicium 22 revêtue de la couche isolante 30 est de façon certaine recouverte par l'espaceur 34.
A l'étape suivante, illustrée en figure 2H, on dépose une couche 36 d'un matériau propre à former une jonction Schottky avec la couche 22. Par exemple, la couche 36 est une couche mince de siliciure métallique.
Un avantage de la présente invention est de permettre la formation de tranchées de largeur uniforme de dimensions minimales. Cela permet de réduire la surface de silicium occupée par la diode. Cela permet également de simplifier le procédé de formation en réduisant au minimum la largeur de la tranchée périphérique au lieu de l'élargir pour pallier les risques de désalignement décrits précédemment.
De façon générale, la présente invention permet avantageusement d'obtenir des structures de type TMBS qui présentent des caractéristiques électriques plus homogènes que les structures connues.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, l'ho une de l'art saura adapter les matériaux à une filière technologique considérée. En particulier, la couche 24 utilisée canne masque d'autoalignement de gravure du matériau 32 peut être choisie en un quelconque matériau approprié pour autant qu'il soit gravable sélectivement par rapport à la couche sous-jacente 23 et que sa présence soit sans incidence sur les étapes ultérieures telles que la formation de la couche mince isolante 30 (figure 2F).
De même, on a considéré précédemment que les tranchées 26 sont creusées de façon qu'une partie de la couche 22 est maintenue en place au fond des tranchées. Toutefois, les tranchées pourraient s'étendre jusqu'à atteindre le substrat 21.
Par ailleurs, l'homme de l'art saura adapter les niveaux de dopage de la couche 22 et du substrat 21 aux perfor- mances électriques recherchées. De même, l' hom une de l'art saura doper de toute façon appropriée le silicium polycristallin utilisé comme matériau conducteur 32 de remplissage des tranchées 26. On notera que par substrat on désigne autant une tranche de silicium uniformément dopée, que des zones épitaxiées et/ou spécifiquement dopées par diffusion/implantation formées sur ou dans un substrat massif.
De façon générale, bien que la présente invention ait été décrite dans le cadre d'une filière de silicium, elle s'applique à toute filière de fabrication de circuits semi- conducteurs.
Claims (10)
1. Procédé de formation d'un composant de type TMBS dont la périphérie est constituée d'une tranchée à parois isolées remplie d'un conducteur, caractérisé en ce qu'il comporte les étapes suivantes: déposer sur un substrat semiconducteur une couche épaisse (23) d'un premier matériau isolant; déposer une couche mince (24) d'un second matériau; creuser simultanément la tranchée périphérique et les tranchées (26) du composant dans l'empilement des couches des second et premier matériaux ainsi que dans une partie supérieure du substrat, toutes les tranchées ayant en vue en coupe transversale une même largeur; procéder à une gravure isotrope du premier matériau de façon à éliminer les portions de la couche épaisse du premier matériau entre deux tranchées, d'où il résulte que la couche mince du second matériau ne demeure en place qu'au-delà de la tranchée périphérique et forme une casquette (29) surplombant un évidement (28) ; former une couche isolante mince (30) sur la surface 20 des portions de la couche semiconductrice découvertes par la gravure précédente; déposer une couche (32) d'un matériau conducteur de façon à remplir les tranchées et ledit évidement; et graver la couche du matériau conducteur et la couche isolante mince sous-jacente de façon à découvrir la surface de ladite couche semiconductrice entre deux tranchées et à main-tenir le matériau conducteur dans les tranchées et ledit évidement.
2. Procédé selon la revendication 1, dans lequel la 30 couche (23) du premier matériau est une couche d'oxyde de silicium d'une épaisseur comprise entre 0,8 et 1 m.
3. Procédé selon la revendication 1, dans lequel la couche (24) du second matériau est une couche de nitrure de silicium d'une épaisseur comprise entre 100 et 200 nm.
4. Procédé selon la revendication 1, dans lequel la couche isolante mince (30) est une couche d'oxyde de silicium.
5. Procédé selon la revendication 1, dans lequel le matériau conducteur (32) est du silicium polycristallin dopé.
6. Procédé selon la revendication 1, dans lequel les tranchées (26) ont une largeur comprise entre 0,5 et 2 gm et l'espacement entre deux tranchées est compris entre 0,5 et 2 gm.
7. Procédé selon la revendication 6, dans lequel la couche (32) du matériau conducteur déposé de façon à remplir les tranchées (26) et l'évidement (28) a une épaisseur comprise entre 0,8 et 1,2 gm.
8. Procédé de formation d'une diode Schottky, caractérisé en ce qu'il comporte les étapes suivantes: procéder à la formation d'une périphérie selon l'une 15 quelconque des revendications 1 à 7; et former une couche d'un matériau propre à former une jonction Schottky avec la couche semiconductrice (22).
9. Composant de type TMBS, dont la périphérie est constituée d'une tranchée à parois isolées remplie d'un conducteur, caractérisé en ce que la tranchée constituant la périphérie présente une largeur uniforme en vue en coupe transversale et égale à la largeur des tranchées du composant et en ce que ladite tranchée est à distance constante d'une ouverture dans un oxyde de champ (23).
10. Composant selon la revendication 9, dans lequel la largeur des tranchées (26) est comprise entre 0,5 et 2 gm.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0351110A FR2864345B1 (fr) | 2003-12-18 | 2003-12-18 | Realisation de la peripherie d'une diode schottky a tranchees mos |
| US11/014,608 US20050136613A1 (en) | 2003-12-18 | 2004-12-16 | Forming of the periphery of a schottky diode with MOS trenches |
| US11/713,543 US7820494B2 (en) | 2003-12-18 | 2007-03-02 | Forming of the periphery of a schottky diode with MOS trenches |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0351110A FR2864345B1 (fr) | 2003-12-18 | 2003-12-18 | Realisation de la peripherie d'une diode schottky a tranchees mos |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2864345A1 true FR2864345A1 (fr) | 2005-06-24 |
| FR2864345B1 FR2864345B1 (fr) | 2006-03-31 |
Family
ID=34630584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0351110A Expired - Fee Related FR2864345B1 (fr) | 2003-12-18 | 2003-12-18 | Realisation de la peripherie d'une diode schottky a tranchees mos |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20050136613A1 (fr) |
| FR (1) | FR2864345B1 (fr) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8080848B2 (en) * | 2006-05-11 | 2011-12-20 | Fairchild Semiconductor Corporation | High voltage semiconductor device with lateral series capacitive structure |
| US20080296636A1 (en) * | 2007-05-31 | 2008-12-04 | Darwish Mohamed N | Devices and integrated circuits including lateral floating capacitively coupled structures |
| US8193565B2 (en) | 2008-04-18 | 2012-06-05 | Fairchild Semiconductor Corporation | Multi-level lateral floating coupled capacitor transistor structures |
| US8624302B2 (en) * | 2010-02-05 | 2014-01-07 | Fairchild Semiconductor Corporation | Structure and method for post oxidation silicon trench bottom shaping |
| US8928065B2 (en) * | 2010-03-16 | 2015-01-06 | Vishay General Semiconductor Llc | Trench DMOS device with improved termination structure for high voltage applications |
| US8853770B2 (en) * | 2010-03-16 | 2014-10-07 | Vishay General Semiconductor Llc | Trench MOS device with improved termination structure for high voltage applications |
| JP2013030618A (ja) | 2011-07-28 | 2013-02-07 | Rohm Co Ltd | 半導体装置 |
| US8736013B2 (en) | 2012-04-19 | 2014-05-27 | Fairchild Semiconductor Corporation | Schottky diode with opposite-polarity schottky diode field guard ring |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4982260A (en) * | 1989-10-02 | 1991-01-01 | General Electric Company | Power rectifier with trenches |
| US20020074613A1 (en) * | 2000-12-15 | 2002-06-20 | Fwu-Iuan Hshieh | Trench schottky barrier rectifier and method of making the same |
| US20030057482A1 (en) * | 1997-06-18 | 2003-03-27 | Masana Harada | Semiconductor device and method for manufacturing thereof |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781194B2 (en) * | 2001-04-11 | 2004-08-24 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein |
| US6309929B1 (en) * | 2000-09-22 | 2001-10-30 | Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. | Method of forming trench MOS device and termination structure |
| US6740951B2 (en) * | 2001-05-22 | 2004-05-25 | General Semiconductor, Inc. | Two-mask trench schottky diode |
| US6656843B2 (en) * | 2002-04-25 | 2003-12-02 | International Rectifier Corporation | Single mask trench fred with enlarged Schottky area |
| US6855593B2 (en) * | 2002-07-11 | 2005-02-15 | International Rectifier Corporation | Trench Schottky barrier diode |
| US6998694B2 (en) * | 2003-08-05 | 2006-02-14 | Shye-Lin Wu | High switching speed two mask Schottky diode with high field breakdown |
-
2003
- 2003-12-18 FR FR0351110A patent/FR2864345B1/fr not_active Expired - Fee Related
-
2004
- 2004-12-16 US US11/014,608 patent/US20050136613A1/en not_active Abandoned
-
2007
- 2007-03-02 US US11/713,543 patent/US7820494B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4982260A (en) * | 1989-10-02 | 1991-01-01 | General Electric Company | Power rectifier with trenches |
| US20030057482A1 (en) * | 1997-06-18 | 2003-03-27 | Masana Harada | Semiconductor device and method for manufacturing thereof |
| US20020074613A1 (en) * | 2000-12-15 | 2002-06-20 | Fwu-Iuan Hshieh | Trench schottky barrier rectifier and method of making the same |
Non-Patent Citations (1)
| Title |
|---|
| MEHROTRA M ET AL: "The trench MOS barrier Schottky (TMBS) rectifier", ELECTRON DEVICES MEETING, 1993. TECHNICAL DIGEST., INTERNATIONAL WASHINGTON, DC, USA 5-8 DEC. 1993, NEW YORK, NY, USA,IEEE, 5 December 1993 (1993-12-05), pages 675 - 678, XP010118313, ISBN: 0-7803-1450-6 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070222018A1 (en) | 2007-09-27 |
| FR2864345B1 (fr) | 2006-03-31 |
| US20050136613A1 (en) | 2005-06-23 |
| US7820494B2 (en) | 2010-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0038238B1 (fr) | Procédé de fabrication d'un dispositif semiconducteur à grille profonde accessible par la surface | |
| EP1266409B1 (fr) | Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor | |
| EP1330836B1 (fr) | Procede de realisation d'une diode schottky dans du carbure de silicium | |
| EP0420748B1 (fr) | Procédé de fabrication d'un circuit intégré MIS haute tension | |
| FR2788629A1 (fr) | Transistor mis et procede de fabrication d'un tel transistor sur un substrat semiconducteur | |
| FR2845522A1 (fr) | Circuit integre a couche enterree fortement conductrice | |
| EP1675184B1 (fr) | Diode Schottky à barrière verticale | |
| FR2806831A1 (fr) | Procede de fabrication d'un transistor bipolaire de type double-polysilicium auto-aligne a base a heterojonction et transistor correspondant | |
| EP3378098B1 (fr) | Diode a heterojonction ayant un courant de surcharge transitoire accru | |
| EP1535346A2 (fr) | Dispositif semiconducteur de puissance quasi-vertical sur substrat composite | |
| FR2864345A1 (fr) | Realisation de la peripherie d'une diode schottky a tranchees mos | |
| EP1240672B1 (fr) | Production de composants unipolaires | |
| EP0414618B1 (fr) | Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication | |
| EP0503731B1 (fr) | Procédé de réalisation d'un transistor à haute mobilité électronique intégré | |
| FR2850791A1 (fr) | Composant unipolaire vertical | |
| FR2879024A1 (fr) | Peripherie de composant unipolaire vertical | |
| EP1058302B1 (fr) | Procédé de fabrication de dispositifs bipolaires à jonction base-émetteur autoalignée | |
| EP0949667A1 (fr) | Cellule mémoire électriquement programmable | |
| EP1407486B1 (fr) | Procede de fabrication d'un transistor sur un substrat soi | |
| EP1223614B1 (fr) | Procédé de fabrication d'un substrat monocristallin, et circuit intégré comportant un tel substrat | |
| EP4179579A1 (fr) | Fabrication de cellules solaires | |
| FR3112421A1 (fr) | Procédé de réalisation d’une structure d’isolation | |
| EP1241704A1 (fr) | Procédé de fabrication d'un transistor bipolaire de type double polysilicum à base à hétérojonction et transistor correspondant | |
| FR3098014A1 (fr) | Composé intermétallique | |
| EP0038239B1 (fr) | Diode blocable, et procédé de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20060831 |