[go: up one dir, main page]

FR2798220A1 - Inductance et procede de fabrication - Google Patents

Inductance et procede de fabrication Download PDF

Info

Publication number
FR2798220A1
FR2798220A1 FR9914756A FR9914756A FR2798220A1 FR 2798220 A1 FR2798220 A1 FR 2798220A1 FR 9914756 A FR9914756 A FR 9914756A FR 9914756 A FR9914756 A FR 9914756A FR 2798220 A1 FR2798220 A1 FR 2798220A1
Authority
FR
France
Prior art keywords
substrate
ohm
layer
type
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9914756A
Other languages
English (en)
Other versions
FR2798220B1 (fr
Inventor
Jou Chewnpu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to GB9919091A priority Critical patent/GB2353139B/en
Priority to US09/375,672 priority patent/US6201289B1/en
Priority to US09/375,688 priority patent/US6242791B1/en
Priority to DE19940035A priority patent/DE19940035A1/de
Priority to NL1012960A priority patent/NL1012960C2/nl
Priority to FR9911186A priority patent/FR2798219B1/fr
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to FR9914756A priority patent/FR2798220B1/fr
Publication of FR2798220A1 publication Critical patent/FR2798220A1/fr
Application granted granted Critical
Publication of FR2798220B1 publication Critical patent/FR2798220B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/20—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/957—Making metal-insulator-metal device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

Un procédé de fabrication d'une inductance comprend la formation d'une couche conductrice en spirale (14) sur un substrat (10) en silicium d'un premier type de conductivité la formation d'une région dopée (22) d'un second type de conductivité au-dessous de la couche conductrice en spirale, et la formation d'une région dopée (24) du premier type de conductivité autour de la région dopée du second type de conductivité. L'application d'une tension de polarisation inverse entre les deux régions dopées (22, 24) crée une couche de désertion (26) qui réduit le courant que l'inductance induit dans le substrat.

Description

INDUCTANCE ET PROCEDE DE FABRICATION
La présente invention concerne une inductance et un procédé
de fabrication de celle-ci. La présente invention concerne plus particuliè-
rement une inductance à semiconducteur radiofréquence (RF) ayant moins de pertes de substrat, et un procédé de fabrication de celle-ci. De façon générale, on forme une inductance sur un substrat sans pertes, tel qu'un substrat en arséniure de gallium ou un substrat en saphir qui a un effet d'isolation prometteur, pour obtenir un faible courant
de substrat induit. On peut donc obtenir une qualité élevée de l'induc-
tance, pour permettre un fonctionnement en radiofréquence (RF). Cepen-
dant, du fait qu'un substrat en arséniure de gallium ou un cristal de sa-
phir est coûteux, on utilise de façon caractéristique un substrat en sili-
cium pour réduire le coût. Bien qu'elle permette d'obtenir un faible coût de fabrication, I'utilisation de la technologie du silicium pour fabriquer I'inductance sur un substrat en silicium conduit à une consommation d'énergie plus élevée. A l'heure actuelle, on a développé des procédés
pour résoudre le problème de la consommation d'énergie élevée lors-
qu'on utilise un substrat en silicium. On a proposé par exemple l'utilisa-
tion d'un enlèvement local de substrat ou d'un plan de masse comportant des fentes. Cependant, ces procédés ne sont pas très pratique et l'effet
est limité.
La présente invention procure une inductance formée sur un substrat en silicium qui peut réduire effectivement le courant induit dans
le substrat, pour réduire ainsi les pertes de substrat.
De plus, I'invention procure une inductance qui a une valeur d'inductance plus élevée et une plus faible résistance. De plus, il est possible de minimiser la valeur de la capacité parasite de l'inductance et il est possible d'augmenter la fréquence d'oscillation de résonance de
2 2798220
I'inductance jusqu'à une valeur optimale.
Pour obtenir ces avantages, ainsi que d'autres, et conforme-
ment au but de l'invention, telle qu'elle est mise en oeuvre et décrite ici
de façon générale, I'invention procure une inductance à semiconducteur.
Il existe un substrat en silicium d'un premier type de conductivité. Une couche conductrice en spirale est formée sur le substrat en silicium. La couche conductrice en spirale a de multiples spires avec une borne à chaque extrémité. Une extrémité de la couche conductrice en spirale est
connectée à une borne d'entrée, tandis que l'autre extrémité est con-
nectée à une borne de sortie. La couche conductrice en spirale peut être
en aluminium ou en cuivre. Une région dopée d'un second type de con-
ductivité est formée dans le substrat, sous la surface du substrat. Une région dopée du premier type de conductivité est ensuite formée dans le substrat autour de la région dopée du second type de conductivité. La région dopée du premier type de conductivité est séparée par un espace de la région dopée du second type de conductivité, sans être directement
en contact. Une polarisation inverse est appliquée pour connecter élec-
triquement la région dopée du premier type de conductivité et la région dopée du second type de conductivité. Une région de désertion est ainsi
formée entre les régions dopées des premier et second types de conduc-
tivité. En vue de dessus, la région dopée du second type de conductivité a une forme en nappe, tandis que la région dopée du premier type de conductivité a une forme en anneau entourant la région dopée du second
type de conductivité.
Pour obtenir ces avantages, ainsi que d'autres, et conformé-
ment au but de l'invention, telle qu'elle est mise en oeuvre et décrite ici
de façon générale, l'invention procure également un procédé de fabrica-
tion d'une inductance à semiconducteur. On fournit un substrat en sili-
cium d'un premier type de conductivité. On forme une couche conductrice en spirale sur le substrat en silicium. La couche conductrice en spirale a de multiples spires avec une borne à chaque extrémité. Une extrémité de la couche conductrice en spirale est connectée à une borne d'entrée, tandis que l'autre extrémité est connectée à une borne de sortie. On peut former la couche conductrice en spirale en aluminium ou en cuivre. On forme dans le substrat, sous la surface de celui-ci, une région dopée d'un
second type de conductivité. On forme ensuite dans le substrat une ré-
gion dopée du premier type de conductivité, autour de la région dopée du
second type de conductivité. La région dopée du premier type de con-
ductivite est séparée par un espace de la région dopée du second type de conductivité, et elles ne sont pas en contact direct. On applique une polarisation inverse pour connecter électriquement la région dopée du
premier type de conductivité et la région dopée du second type de con-
ductivité. Une région de désertion est ainsi formée entre les régions do-
pées des premier et second types de conductivité. En vue de dessus, la
région dopée du second type de conductivité a une forme en nappe, tan-
dis que la région dopée du premier type de conductivité a une forme en
anneau entourant la région dopée du second type de conductivité.
L'invention procure également un procédé de fabrication d'une
inductance. On fournit un substrat en silicium d'un premier type de con-
ductivité. On forme une couche conductrice en spirale sur le substrat en silicium. La couche conductrice en spirale a de multiples spires avec une borne à chaque extrémité. Une extrémité de la couche conductrice en spirale est connectée à une borne d'entrée, tandis que l'autre extrémité est connectée à une borne de sortie. La couche conductrice en spirale peut être en aluminium ou en cuivre. On forme dans le substrat, sous la couche conductrice en spirale, une couche dopée du premier type de conductivité. La concentration de dopants dans la couche dopée est plus
élevée que la concentration dans le substrat en silicium. La couche do-
pée a de préférence une profondeur de quelques micromètres (um) et
une concentration en dopants d'environ 5 x 1019 atomes/cm3.
D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description qui va suivre de modes de
réalisation, donnés à titre d'exemples non limitatifs. La suite de la des-
cription se réfère aux dessins annexés, dans lesquels: La figure 1A est une vue de dessus schématique montrant une inductance conforme à un premier mode de réalisation de l'invention; La figure 1B est une coupe schématique selon une ligne [-I sur la figure 1A; La figure 2A est une vue de dessus schématique montrant une inductance conforme a un second mode de réalisation de l'invention; et La figure 2B est une coupe schématique selon une ligne I[-[I
sur la figure 2A.
Chaque fois que c'est possible, on utilise les mêmes références
numériques dans les dessins et la description pour désigner les éléments
identiques ou semblables. La figure 1A est une vue de dessus schématique montrant une inductance conforme à un premier mode de réalisation de l'invention. La
figure 1B est une coupe schématique selon une ligne I-I sur la figure 1A.
Comme représenté sur les figures 1A et 1B, il existe un substrat 10, tel qu'un substrat en silicium de type p ou de type n. Une couche d'isolation 12, de préférence une couche de dioxyde de silicium (SiO2), est formée sur le substrat 10. Une couche conductrice en spirale 14, consistant en
aluminium ou en cuivre, est formée sur la couche d'isolation 12. La cou-
che conductrice en spirale 14 comprend de multiples spires formant une
structure en spirale 14a ayant une première extrémité 14b et une se-
conde extrémité 14c. La première extrémité 14b de la structure en spirale
14a est connectée à une borne d'entrée 16 par l'intermédiaire d'une cou-
che conductrice inférieure 20 et d'une interconnexion 14d. La seconde extrémité 14c est connectée à une borne de sortie 18 par l'intermédiaire d'une autre interconnexion 14e. Selon une variante, la première extrémité
14b est connectée à la borne de sortie 18 par l'intermédiaire de la cou-
che conductrice inférieure 20 et de l'interconnexion 14d, et la première extrémité 14c est connectée à la borne d'entrée 16 par l'intermédiaire de l'interconnexion 14e. La couche conductrice inférieure 20 est formée à
I'intérieur de la couche d'isolation 12.
Comme représente sur la figure 1B, une région implantée ou dopée 22 est formée dans le substrat en silicium 10, dans une région de surface. Le type de conductivité de la région dopée 22 est opposé à celui du substrat en silicium 10. Par exemple, la région dopée 22 peut être une région dopée de type N lorsqu'on utilise un substrat 10 de type P, ou une région dopée de type P* lorsqu'on utilise un substrat 10 de type N. Une seconde région dopée 24 ayant le même type de conductivité que le
substrat en silicium 10, telle qu'une région dopée de type P' ou une re-
gion dopée de type N+, est formée dans le substrat 10 de façon à entou-
rer la première région dopée 22 au-dessous de la surface à nu du subs-
trat. Comme indiqué, la concentration de dopage des première et se-
conde régions dopées 22 et 24 est supérieure à celle du substrat en sili-
cium 10. De plus, la seconde région dopée 24 est séparée par un espace de la première région dopée 22. En vue de dessus, la première région dopée 22 forme une structure semblable à une nappe, tandis que la se-
conde région dopée 24 forme une structure semblable à un anneau en-
tourant la première région dopée 22. Une polarisation inverse Vs est ap-
pliquée entre la première région dopée 22 et la seconde région dopée 24.
Par exemple, une tension positive est appliquée à la première région do-
pée 22 et une tension négative est appliquée à la seconde région dopée 24. Selon une variante, la seconde région dopée 24 est reliée à la
masse, comme représenté sur la figure 1B. L'application d'une polarisa-
tion inverse crée une région de désertion 26 au-dessous de la première région dopée 22 et dans l'espace entre les régions dopées 22 et 24. La
partie de la région de désertion 26 qui se trouve au-dessous de la pre-
mière région dopée 22 a une profondeur qui est de préférence comprise
entre 0,5 et 18,um. La région de désertion 26 est d'une importance spé-
ciale dans l'invention, du fait que la région de désertion 26 est une cou-
che effective pour blinder l'inductance en spirale 14 vis-a-vis du substrat
en silicium 10. Par conséquent, le courant induit dans le substrat en sili-
cium 10 est réduit et une plus faible quantité d'énergie est consommée.
Les Tableaux 1 à 4 indiquent les résultats de simulation de l'inductance fabriquée conformément au premier mode de réalisation de
l'invention. Les résultats sont obtenus en utilisant un logiciel de simula-
tion électromagnétique de type tridimensionnel, écrit par une société des E.U.A., SONNET EM Corporation. L'inductance est soumise à une gamme de fréquences de fonctionnement, dans des conditions dans lesquelles la région de désertion 26 atteint une gamme de profondeurs. Des valeurs de la résistance effective résultante, Reff, sont également indiquées dans les tableaux. Une plus faible résistance effective Reff signifie que les pertes dues à l'inductance, à l'intérieur du substrat, sont plus faibles et que les performances de l'inductance sont meilleures. On peut aisément noter d'après les Tableaux 1 à 4 que plus la région de désertion 26 est
épaisse, plus la valeur de la résistance effective Reff est faible.
Tableau 1: Valeurs de la résistance effective pour une induc-
tance de 0,15 nH fonctionnant avec diverses fréquences et diverses
profondeurs de couche de désertion, dans le cas o la couche conduc-
trice en spirale de l'inductance est constituée par un métal idéal, sans pertes. Inductance de 0,15 nH Un métal idéal Fréquence Profondeur de la région de désertion (.m) (GHz)
0 6 12 1 18
0,80 1,00 _ 0,00152 (ohm) 0,00099 (ohm) 1,20 0,00313 (ohm) 0,00284 (ohm) 0,00199 (ohm) 1,40 0,00601 (ohm) 0,00429 (ohm) 0,00332 (ohm) 1,60 0,01051 (ohm) 0,00777 (ohm) 0,00559 (ohm) 1,80 0,02408 (ohm) 0,01279 (ohm) 0, 00950 (ohm) 2,00 0,02288 (ohm) 0,01805 (ohm) 0,01371 (ohm) 2,20 0,04019 (ohm) 0,02991 (ohm) 0,02200 (ohm) 2,40 0,07068 (ohm) 0,04907 (ohm) 0, 03937 (ohm) 0,04019 (ohm)
Tableau 2: Valeurs de la résistance effective pour une induc-
tance fonctionnant avec diverses fréquences et diverses profondeurs de couche de désertion, dans le cas o la couche conductrice en spirale de l'inductance est constituée par de l'aluminium avec une épaisseur de 0,6 JLm. Aluminium I 0,6 p.m d'épaisseur Fréquence Profondeur de la région de désertion (im) (GHz)
0 6 12 18
0,80 0,33831 (ohm) 0,33730 (ohm) 0,33601 (ohm) 0,33856 (ohm 1,00 0,35635 (ohm) 0,35359 (ohm) 0,36050 (ohm) 0,35017 (ohm) 1,20 0,37694 (ohm) 0, 37592 (ohm) 0,39884 (ohm) 0,37263 (ohm) 1,40 0,41130 (ohm) 0,41053 (ohm) 0,40477 (ohm) 0,40149 (ohm) 1,60 0,45415 (ohm) | 0,44829 (ohm) 0, 44470(ohm) 0,43907(ohm) 1,80 0,51341 (ohm) 0,50526 (ohm) 0,50217 (ohm) 0, 49009 (ohm) 2,00 0,59576 (ohm) 0,56801 (ohm) 0,55596 (ohm) 0,55019 (ohm) 2,20 0,69877 (ohm) 0,66499 (ohm) 0,65083 (ohm) 0,63516 (ohm) 2,40 0,84768 (ohm) 0,79094 (ohm) 0,76499 (ohm) 0,74907 (ohm)
Tableau 3: Valeurs de la résistance effective pour une induc-
tance fonctionnant avec diverses fréquences et diverses profondeurs de couche de désertion, dans le cas o la couche conductrice en spirale de
l'inductance est constituée par du cuivre avec une épaisseur de 1,0 um.
Cuivre / Epaisseur de 1,0,Lm Fréquence Profondeur de la région de désertion (um) (GHz)
0 | 6 12 18
0,80 0,15666 (ohm) 0,15765 (ohm) 0,15685 (ohm) 0,15775 (ohm) 1,00 0,15636 (ohm) 0,16698 (ohm) 0,16995 (ohm) 0,16489 (ohm) 1,20 0,18074 (ohm) 0, 18015 (ohm) 0,22573 (ohm) 0,17710 (ohm) 1,40 0,20117 (ohm) 0,20204 (ohm) 0,19686 (ohm) 0,19399 (ohm) 1,60 0,23744 (ohm) 0,22319 (ohm) 0,21961 (ohm) 0,21560 (ohm) 1,80 0,25898 (ohm) 0,25778 (ohm) 0,25233 (ohm) 0,24473 (ohm) 2,00 0,30700 (ohm) 0,29425 (ohm) 0,28405 (ohm) 0,27862 (ohm) 2,20 0, 37467 (ohm) 0,35231 (ohm) 0,34243 (ohm) 0,32657 (ohm) 2,40 0,46110 (ohm) 0,42882 (ohm) 0,40530 (ohm) 0,39166 (ohm)
Tableau 4: Valeurs de la résistance effective pour une induc-
tance fonctionnant avec diverses fréquences et diverses profondeurs de couche de désertion, dans le cas o la couche conductrice en spirale de
l'inductance est constituée par du cuivre avec une épaisseur de 2,0 u.m.
Cuivre / Epaisseur de 2,0 um Frequence Profondeur de la région de désertion (um) (G Hz)
0] 6 [ 12 18
0,80 0,10146 (ohm) 0,10443 (ohm) 0,10161 (ohm) 0,10211 (ohm) 1,00 0,10813 (ohm) 011373 (ohm) 0,11152 (ohm) 0,10812 (ohm) 1,20 0,12065 (ohm) 0,13037 (ohm) 0,17716 (ohm) 0,11760 (ohm) 1,40 0,13715 (ohm) 0,14694 (ohm) 0, 13315 (ohm) 0,13022 (ohm) 1,60 0,16580 (ohm) 0,16648 (ohm) 0,14956 (ohm) 0,14606 (ohm) 1,80 0,18206 (ohm) | 0,19540 (ohm) 0,17550 (ohm) 0,16821 (ohm) 2,00 0,22472 (ohm) 0,23686 (ohm) 0,19833 (ohm) 0:19302 (ohm) 2,20 0, 28832 (ohm) 0,28160 (ohm) 0,24549 (ohm) 0,22853 (ohm) 2,40 0,34452 (ohm) 0,35207 (ohm) 0,29049 (ohm) 0,27703 (ohm) La figure 2A est une vue de dessus schématique montrant une inductance conforme à un second mode de réalisation de l'invention. La figure 2B est une coupe schématique selon une ligne 11-1! sur la figure 2A. Comme représente sur les figures 2A et 2B, il existe un substrat 30, tel qu'un substrat en silicium de type p. Une couche d'isolation 32, de préférence une couche de dioxyde de silicium, est formée sur le substrat 30. Une couche conductrice en spirale 34, consistant en aluminium ou en cuivre, est formée sur la couche d'isolation 32. La couche conductrice en spirale 34 comprend de multiples spires formant une structure en spirale 34a ayant une première extrémité 34b et une seconde extrémité 34c. La première extrémité 34b de la structure en spirale 34a est connectée à
une borne d'entrée 36 par l'intermédiaire d'une couche conductrice infé-
rieure 40 et d'une interconnexion 34d. La seconde extrémité 34c est con-
nectee à une borne de sortie 38 par l'intermédiaire d'une autre intercon-
nexion 34e. Selon une variante, la première extrémité 34b est connectée à la borne de sortie 38, et la seconde extrémité 34c est connectée à la
borne d'entrée 36. La couche conductrice inférieure 40 est formée à l'in-
térieur de la couche d'isolation 32.
Comme représenté sur la figure 2B, une couche dopée 42, telle
qu'une région dopée de type P+, est formé dans la substrat sous la sur-
face à nu du substrat, au-dessous de la couche conductrice en spirale 34, par une implantation ionique. Le type de conductivité de la couche
dopée 42 est identique à celui du substrat en silicium 30, mais la con-
centration de dopage dans la région dopée 42 est plus élevée que celle dans le substrat en silicium 30. La couche dopée 42 a de préférence une
concentration de dopage d'environ 5 x 1019 atomes/cm3 et une profon-
deur de quelques micromètres. Le but de l'incorporation d'une couche dopée 42 est d'isoler l'inductance en spirale 34 par rapport au substrat en silicium 30, de façon à réduire le courant induit dans le substrat 30, et
donc la quantité d'énergie qui est gaspillée pendant le fonctionnement.
Par exemple, si la couche dopée 42 a une profondeur d'environ 2,0 um, la résistance effective Reff équivaut grossièrement à la formation d'une
couche de désertion de 6,0 p.m d'épaisseur dans le premier mode de réa-
lisation. Le Tableau 5 montre les résultats de simulation de l'inductance
fabriquée conformément au second mode de réalisation de l'invention.
Tableau 5: Valeurs de la résistance effective pour une induc-
tance de 0,15 nH fonctionnant avec diverses fréquences et profondeurs de couche de désertion, dans le cas dans lequel la couche conductrice
en spirale de l'inductance est en cuivre d'une épaisseur de 2,0 p.m.
Inductance de 0,15 nH Cuivre / Epaisseur de 2,0 urm Fréquence (GHz) Profondeur de la couche dopée 2,0 um Transinductance 5 x 104 S/m 0,80 0, 10443 (ohm) 1,00 0, 1 1 3 7 3 (ohm) 1,20 0,13037 (ohm) 1,40 0,14694 (ohm) 1,60 0,16648 (ohm) 1,80 0,19540 (ohm) 2,00 0,23686 (ohm) 2,20 0,28160 (ohm) 2,40 0,35207 (ohm)
Il va de soi que de nombreuses modifications peuvent être ap-
portees au dispositif et au procéde décrits et représentés, sans sortir du
cadre de l'invention.

Claims (9)

    REVENDICATIONS i. Inductance capable de réduire les pertes d'énergie dans un substrat sous-jacent, caractérisée en ce qu'elle comprend: un substrat (30) d'un premier type de conductivité; une couche conductrice en spirale (34) formée sur le substrat (30), la couche conductrice en spirale (34) ayant une multiplicité de spires avec une première extremité (34b) et une seconde extrémité (34c), de façon que la premiere extremite (34b) soit connectée à une borne d'entrée (36), tandis que la seconde extrémite (34c) es: connectée à une borne de sortie (38); et une couche dopée (42) du premser type de conductivité sous une surface à nu du substrat (30), audessous de la couche conductrice en spirale (34), la concentration de dopants dans la couche dopée (42) étant plus élevée que la concentra- tion de dopants dans le substrat (30).
  1. 2. Procédé de fabrication d'une inductance capable de réduire des per:es d'énergie dans un substrat sous-jacent. carac:erise en ce cu'il comprerd les étapes suivantes: on fournit un substrat (30), d'un premier type de conductivité; on forme une couche conductrice en spirale (34) sur
    le subst.,at (30), la couche conductrice en spirale (34) ayant une multioli-
    cit de spires avec une première extrémité (34b) et une seconde extreé-
    mite (34c), de façon que la premieère extrémité soit connectée à une borne d'entrée (36), tandis que la seconde extrémité est connectée a une
    borne de sortie (38); et on implante des ions pour former une couche co-
    pée (422 du premier type de conductivité dans le substrat (30), sous la surface àa nu du substrat, au-dessous de la couche conductrice en spioale (34), la concentration de dopage dans la couche dopée (42) étant plus
    élevée que la concentration de dopage dans le substrat (30).
  2. 3.Procedé selon la revendication 2, dans lequel le subs-
    trat (10. 30) comprend un substrat en silicium 4 Procéde selon la revendication 2 ou 3, caractérisé en ce qu'avanr. l'étape de formation de la couche conductrice en spirale (14, 3.)
    sur le substrat (10, 30), il comprend en outre le dépôt d'un materiau iso-
    lant sur ie substrat pour former une couche d'isolation (12, 32).
    Procedé selon la revendication 4, caractrs- en ce cue l'étape de formation de la couche d'isolation (12, 32) comDprend le dépôt
    de dioxyde de silicium.
    6 Procedé selon l'une quelconque des revendications 2 à
    , caractérisé en ce que la couche conductrice en spirale (14, 34) est formée en
    utilisant de l'aluminium ou du cuivre.
  3. 7. Procédé selon l'une quelconque des revendications 2 à 6, caractérisé en ce
    que la couche dopée (42) dans le substrat (30) a une épaisseur de l'ordre de quelques micromètres (pm). 8. Procéde selon la revendication 2 ou 7, caractérisé en ce que la couche
    dopée (42) a une concentration de dopants d'environ 5 x 10'9 atomes/cm3.
  4. 9. Procédé selon la revendication 2, caractérisé en ce que le substrat (30) du premier type de conductivité est un substrat P-, tandis que la couche dopée (42) du
    premier type de conductivité est une région P+.
    Inductance selon la revendication 1, caractérisée en ce que le matériau
    pour la formation du substrat (30) comprend du silicium.
  5. 11. Inductance selon la revendication 1 ou 10, caractérisée en ce qu'une couche d'isolation (32) supplémentaire est formée entre le substrat (30) et la couche
    1 5 conductrice en spirale (34).
  6. 12. Inductance selon la revendication 1, 10 ou 11, caractérisee en ce que le matériau pour la formation de la couche d'isolation (32) comprend le dioxyde de silicium.
  7. 13. Inductance selon l'une quelconque des revendications 1 et 10-12,
    caractérisée en ce que le matériau pour la formation de la couche conductrice en
    spirale (34) comprend l'aluminium ou le cuivre.
  8. 14. Inductance selon l'une quelconque des revendications 1 et 11-13,
    caractérisee en ce que la couche dopée (42) dans le substrat (30) a une épaisseur de
    l'ordre de quelques micromètres.
    D5 15. Inductance selon l'une quelconque des revendications 1 et 10-14,
    caractérisée en ce que la couche dopée (42) a une concentration de dopants
    d'environ 5 X 1019 atomes/cm3.
  9. 16. Inductance selon l'une quelconque des revendications 1 et 10-15,
    caractérisée en ce que le substrat (30) du premier type de conductivité est un substrat 0o P-, tandis que la couche dopée (42) du premier type de conductivité est une région P+.
FR9914756A 1999-08-12 1999-11-23 Inductance et procede de fabrication Expired - Fee Related FR2798220B1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
GB9919091A GB2353139B (en) 1999-08-12 1999-08-12 Inductor and method of manufacturing the same
US09/375,688 US6242791B1 (en) 1999-08-12 1999-08-17 Semiconductor inductor
US09/375,672 US6201289B1 (en) 1999-08-12 1999-08-17 Method of manufacturing an inductor
DE19940035A DE19940035A1 (de) 1999-08-12 1999-08-24 Spule und Verfahren zum Herstellen einer Spule
NL1012960A NL1012960C2 (nl) 1999-08-12 1999-09-02 Inductor en werkwijze voor het vervaardigen daarvan.
FR9911186A FR2798219B1 (fr) 1999-08-12 1999-09-07 Inductance et procede de fabrication
FR9914756A FR2798220B1 (fr) 1999-08-12 1999-11-23 Inductance et procede de fabrication

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
GB9919091A GB2353139B (en) 1999-08-12 1999-08-12 Inductor and method of manufacturing the same
US09/375,688 US6242791B1 (en) 1999-08-12 1999-08-17 Semiconductor inductor
US09/375,672 US6201289B1 (en) 1999-08-12 1999-08-17 Method of manufacturing an inductor
DE19940035A DE19940035A1 (de) 1999-08-12 1999-08-24 Spule und Verfahren zum Herstellen einer Spule
NL1012960A NL1012960C2 (nl) 1999-08-12 1999-09-02 Inductor en werkwijze voor het vervaardigen daarvan.
FR9911186A FR2798219B1 (fr) 1999-08-12 1999-09-07 Inductance et procede de fabrication
FR9914756A FR2798220B1 (fr) 1999-08-12 1999-11-23 Inductance et procede de fabrication

Publications (2)

Publication Number Publication Date
FR2798220A1 true FR2798220A1 (fr) 2001-03-09
FR2798220B1 FR2798220B1 (fr) 2001-11-16

Family

ID=27561767

Family Applications (2)

Application Number Title Priority Date Filing Date
FR9911186A Expired - Fee Related FR2798219B1 (fr) 1999-08-12 1999-09-07 Inductance et procede de fabrication
FR9914756A Expired - Fee Related FR2798220B1 (fr) 1999-08-12 1999-11-23 Inductance et procede de fabrication

Family Applications Before (1)

Application Number Title Priority Date Filing Date
FR9911186A Expired - Fee Related FR2798219B1 (fr) 1999-08-12 1999-09-07 Inductance et procede de fabrication

Country Status (5)

Country Link
US (2) US6201289B1 (fr)
DE (1) DE19940035A1 (fr)
FR (2) FR2798219B1 (fr)
GB (1) GB2353139B (fr)
NL (1) NL1012960C2 (fr)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6356183B1 (en) * 1999-08-17 2002-03-12 United Microelectronics Corp. Method of manufacturing an inductor
SG98398A1 (en) 2000-05-25 2003-09-19 Inst Of Microelectronics Integrated circuit inductor
US6441442B1 (en) * 2000-05-30 2002-08-27 Programmable Silicon Solutions Integrated inductive circuits
US6917095B1 (en) 2000-05-30 2005-07-12 Altera Corporation Integrated radio frequency circuits
US6420773B1 (en) * 2000-10-04 2002-07-16 Winbond Electronics Corp. Multi-level spiral inductor structure having high inductance (L) and high quality factor (Q)
US6373121B1 (en) * 2001-03-23 2002-04-16 United Microelectronics Corp. Silicon chip built-in inductor structure
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6833781B1 (en) 2002-06-27 2004-12-21 National Semiconductor Corporation High Q inductor in multi-level interconnect
US7492463B2 (en) * 2004-04-15 2009-02-17 Davidson Instruments Inc. Method and apparatus for continuous readout of Fabry-Perot fiber optic sensor
US20050251234A1 (en) 2004-05-07 2005-11-10 John Kanzius Systems and methods for RF-induced hyperthermia using biological cells and nanoparticles as RF enhancer carriers
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US7864329B2 (en) 2004-12-21 2011-01-04 Halliburton Energy Services, Inc. Fiber optic sensor system having circulators, Bragg gratings and couplers
US7835598B2 (en) * 2004-12-21 2010-11-16 Halliburton Energy Services, Inc. Multi-channel array processor
EP1869737B1 (fr) * 2005-03-16 2021-05-12 Davidson Instruments, Inc. Capteur fabry-perot haute intensite
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
CN1901162B (zh) 2005-07-22 2011-04-20 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7705421B1 (en) 2005-11-18 2010-04-27 National Semiconductor Corporation Semiconductor die with an integrated inductor
US20070252998A1 (en) * 2006-03-22 2007-11-01 Berthold John W Apparatus for continuous readout of fabry-perot fiber optic sensor
US7684051B2 (en) * 2006-04-18 2010-03-23 Halliburton Energy Services, Inc. Fiber optic seismic sensor based on MEMS cantilever
EP2021747B1 (fr) 2006-04-26 2018-08-01 Halliburton Energy Services, Inc. Capteurs sismiques micro-électromécanique à fibres optiques à masse supportée par des bras articulés
JP4878502B2 (ja) * 2006-05-29 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置
US8115937B2 (en) 2006-08-16 2012-02-14 Davidson Instruments Methods and apparatus for measuring multiple Fabry-Perot gaps
US7787128B2 (en) * 2007-01-24 2010-08-31 Halliburton Energy Services, Inc. Transducer for measuring environmental parameters
US20080186123A1 (en) * 2007-02-07 2008-08-07 Industrial Technology Research Institute Inductor devices
US8129817B2 (en) * 2008-12-31 2012-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing high-frequency signal loss in substrates
US8546907B2 (en) * 2009-04-15 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced transmission lines for radio frequency applications
US8552829B2 (en) 2010-11-19 2013-10-08 Infineon Technologies Austria Ag Transformer device and method for manufacturing a transformer device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952704A (en) * 1996-12-06 1999-09-14 Electronics And Telecommunications Research Institute Inductor devices using substrate biasing technique
FR2776128A1 (fr) * 1998-03-11 1999-09-17 Fujitsu Ltd Dispositif a inductance forme sur un substrat semiconducteur

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0272660A (ja) * 1988-09-07 1990-03-12 Kawasaki Steel Corp 半導体装置
US5500552A (en) * 1993-07-26 1996-03-19 T.I.F. Co., Ltd. LC element, semiconductor device and LC element manufacturing method
TW275152B (fr) * 1993-11-01 1996-05-01 Ikeda Takeshi
US5497028A (en) * 1993-11-10 1996-03-05 Ikeda; Takeshi LC element and semiconductor device having a signal transmission line and LC element manufacturing method
TW267260B (fr) * 1993-12-29 1996-01-01 Tif Kk
GB2301706A (en) * 1995-06-01 1996-12-11 Plessey Semiconductors Ltd Intergrated inductor arrangement
US5760456A (en) * 1995-12-21 1998-06-02 Grzegorek; Andrew Z. Integrated circuit compatible planar inductors with increased Q
US6008713A (en) * 1996-02-29 1999-12-28 Texas Instruments Incorporated Monolithic inductor
US5736749A (en) * 1996-11-19 1998-04-07 Lucent Technologies Inc. Integrated circuit device with inductor incorporated therein
US5936299A (en) * 1997-03-13 1999-08-10 International Business Machines Corporation Substrate contact for integrated spiral inductors
EP0940849A1 (fr) * 1998-03-05 1999-09-08 Interuniversitair Micro-Elektronica Centrum Vzw Piste conductrice à faibles pertes sur un substrat et procédé pour sa fabrication
US6133079A (en) * 1999-07-22 2000-10-17 Chartered Semiconductor Manufacturing Ltd. Method for reducing substrate capacitive coupling of a thin film inductor by reverse P/N junctions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952704A (en) * 1996-12-06 1999-09-14 Electronics And Telecommunications Research Institute Inductor devices using substrate biasing technique
FR2776128A1 (fr) * 1998-03-11 1999-09-17 Fujitsu Ltd Dispositif a inductance forme sur un substrat semiconducteur

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BURGHARTZ J N ET AL: "SPIRAL INDUCTORS AND TRANSMISSION LINES IN SILICON TECHNOLOGY USING COPPER-DAMASCENE INTERCONNECTS AND LOW-LOSS SUBSTRATES", IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES,US,IEEE INC. NEW YORK, vol. 45, no. 10, PART 02, 1 October 1997 (1997-10-01), pages 1961 - 1968, XP000704848, ISSN: 0018-9480 *

Also Published As

Publication number Publication date
FR2798219B1 (fr) 2002-06-28
US6242791B1 (en) 2001-06-05
DE19940035A1 (de) 2001-03-01
GB2353139B (en) 2001-08-29
NL1012960C2 (nl) 2001-03-05
GB2353139A (en) 2001-02-14
FR2798220B1 (fr) 2001-11-16
GB2353139A9 (en) 2001-06-21
US6201289B1 (en) 2001-03-13
FR2798219A1 (fr) 2001-03-09
GB9919091D0 (en) 1999-10-13

Similar Documents

Publication Publication Date Title
FR2798220A1 (fr) Inductance et procede de fabrication
EP1936669B1 (fr) Procédé de fabrication d'un substrat SOI associant des zones à base de silicium et des zones à base de GaAs
US7883990B2 (en) High resistivity SOI base wafer using thermally annealed substrate
WO2006000691A1 (fr) Support d'epitaxie hybride et son procede de fabrication
EP0996150B1 (fr) Procédé de réalisation de composants passifs et actifs sur un même substrat isolant
KR950014609B1 (ko) 반도체부재 및 반도체부재의 제조방법
US7335599B2 (en) Method and apparatus for making coplanar isolated regions of different semiconductor materials on a substrate
EP1091417A1 (fr) Procédé fabrication d'un dispositif semi-conducteur à grille enveloppante et dispositif obtenu
KR20020079498A (ko) 반도체부재의 제조방법 및 반도체장치의 제조방법
CN104094399A (zh) 绝缘体上硅制品的制造方法
US20130320401A1 (en) Mixed Orientation Semiconductor Device and Method
EP0503731B1 (fr) Procédé de réalisation d'un transistor à haute mobilité électronique intégré
US7538016B2 (en) Signal and/or ground planes with double buried insulator layers and fabrication process
EP1218942A1 (fr) Dispositif semi-conducteur combinant les avantages des architectures massives et soi, et procede de fabrication
JP2023054965A (ja) シリコンウエーハ及びｓｏｉウエーハ並びにそれらの製造方法
WO2024195321A1 (fr) Tranche épitaxiée, tranche de soi et leur procédé de fabrication
EP0085607A2 (fr) Procédé collectif de fabrication de diodes hyperfréquences avec encapsulation incorporée et diodes obtenues par ce procédé
EP4088312B1 (fr) Procédé de fabrication d'une structure de type semi-conducteur sur isolant pour applications radiofréquences
CN114628523A (zh) 一种基于氮化镓的cmos场效应晶体管及制备方法
FR3103315A1 (fr) Procédé de fabrication de puces électroniques
EP3903340A1 (fr) Structure de type semi-conducteur pour applications digitales et radiofréquences
JP7609154B2 (ja) 高周波デバイス用基板およびその製造方法
EP4135007A1 (fr) Procédé de fabrication de composants radiofréquence
CA2352452A1 (fr) Microcomposant du type micro-inductance ou microtransformateur
EP4379801A1 (fr) Dispositif microélectronique à tenue en tension verticale améliorée

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150529