[go: up one dir, main page]

FR2575627A1 - Procede de fabrication d'une carte multicouche de circuits imprimes - Google Patents

Procede de fabrication d'une carte multicouche de circuits imprimes Download PDF

Info

Publication number
FR2575627A1
FR2575627A1 FR8519339A FR8519339A FR2575627A1 FR 2575627 A1 FR2575627 A1 FR 2575627A1 FR 8519339 A FR8519339 A FR 8519339A FR 8519339 A FR8519339 A FR 8519339A FR 2575627 A1 FR2575627 A1 FR 2575627A1
Authority
FR
France
Prior art keywords
electrically conductive
circuits
plates
holes
treated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8519339A
Other languages
English (en)
Other versions
FR2575627B1 (fr
Inventor
Yamahiro Iwasa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Research Laboratory Co Ltd
Original Assignee
Asahi Chemical Research Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Research Laboratory Co Ltd filed Critical Asahi Chemical Research Laboratory Co Ltd
Publication of FR2575627A1 publication Critical patent/FR2575627A1/fr
Application granted granted Critical
Publication of FR2575627B1 publication Critical patent/FR2575627B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/38Layered products comprising a layer of synthetic resin comprising epoxy resins
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/092Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising epoxy resins
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00Condition, form or state of the layers or laminate
    • B32B2305/07Parts immersed or impregnated in a matrix
    • B32B2305/076Prepregs
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/20Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206Insulating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00Metals, their alloys or their compounds
    • B32B2311/12Copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2363/00Epoxy resins
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0591Organic non-polymeric coating, e.g. for inhibiting corrosion thereby preserving solderability
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

PROCEDE DE FABRICATION D'UNE CARTE MULTICOUCHE DE CIRCUITS IMPRIMES, COMPORTANT ESSENTIELLEMENT LES ETAPES SUIVANTES: IMPRESSION D'UNE PATE ELECTRIQUEMENT CONDUCTRICE 12 SUR L'UNE OU LES DEUX FACES DE PLAQUES DE BASE PREIMPREGNEES ELECTRIQUEMENT ISOLEES 11 EN NOMBRE PREDETERMINE POUR FORMER DES CIRCUITS ELECTRIQUEMENT CONDUCTEURS 13 SUR LES PLAQUES 11; SECHAGE DES PLAQUES DE BASE DE CIRCUIT 11 TRAITEES; DISPOSITION EN COUCHES ET COMPRESSION DES PLAQUES DE BASE DE CIRCUITS 11 TRAITEES POUR FORMER UNE SEULE CARTE MULTICOUCHE 14; AMENAGEMENT DE TROUS 15 DANS LA CARTE UNIQUE MULTICOUCHE 14, LES TROUS 15 TRAVERSANT CELLE-CI DANS LE SENS DE L'EPAISSEUR; ET APPLICATION D'UN CONDUCTEUR ELECTRIQUE 16 SUR LA FACE INTERNE DES TROUS POUR RENDRE LES CIRCUITS DISPOSES EN COUCHES 13 ELECTRIQUEMENT CONDUCTEURS ENTRE EUX A L'INTERIEUR DE LA CARTE UNIQUE MULTICOUCHE.

Description

Procédé de fabrication d'une carte multicouche de circuits imprimés
L'invention concerne un procédé de fabrication d'une carte multicouche de circuits imprimés, et plus particulièrement les étapes de formation de circuits électriquement conducteurs sur l'une ou les deux faces d'une plaque de base et de disposition en couches d'un nombre prédéterminé de plaques de base ainsi traitées pour former une seule carte multicouche
de circuits imprimés destinée à être utilisée dans des appareils électriques.
Avec la grande prolifération récente des divers appareils élec-
triques, des plaques multicouche de circuits imprimés ont été utilisées en combinaison avec ces appareils électroniques. Jusqu'ici, pour fabriquer une carte multicouche de circuits imprimés composée d'un nombre prédéterminé
de plaques de base disposées en couches et munies chacune de circuits élec-
triquement conducteurs sur l'une de leurs faces ou leursdeux faces, il fal-
lait procéder comme suit: presser une feuille de cuivre électrolytique sur l'une ou les deux faces d'une plaque de base électriquement isolée pour fixer le premier à la seconde; protéger les portions de circuits avec une encre résistant à l'oxydation et faire des gravures au chlorure ferrique et puis faire fondre la feuille de cuivre pour l'éliminer sauf sur les portions de circuits; enlever l'encre résistant à l'oxydation afin de mettre à nu les
portions de circuits, pour obtenir ainsi la plaque de base munie des cir-
cuits électriquement conducteurs sur une ou ses deux faces; disposer en couches plusieurs plaques de base ainsi traitées pour former une seule carte multicouche de circuits traitée constituée des circuits internes disposés en
couches; faire des trous traversant complètement la carte unique multi-
couche de circuits traitée; et puis traiter les trous avec un élément élec-
triquement conducteur de façon à rendre les circuits internes disposés en
couches électriquement conducteurs entre eux..
Mais la technique classique de gravure sur feuille de cuivre exige qu'un nombre considérable de feuilles de cuivre soient fixées sur les plaques de base constituant la carte unique multicouche de circuits
traitée et implique de nombreuses étapes de traitement telles que revête-
ment des portions de circuits avec une encre résistant à l'oxydation, élimi-
nation par fusion des parties restantes des feuilles de cuivre et élimina-
tion de l'encre résistant à l'oxydation. De plus dans ce cas, la disposition en couches de nombreuses plaques de base ainsi traitées pour former une-seule
carte multicouche de circuits traitée nécessite une très grande précision.
En fait, il s'estavéré difficile en pratique de disposer en couches plus de
quatre plaques de base.
Outre les plaques de base susmentionnées qui sont polymérisées et traitées généralement à basse température, on sait en général qu'un grand nombre de plaques de base en oxyde d'aluminium sont disposées en couches pour former une seule carte multicouche de circuits traitée. Selon ce procédé,
la plaque de base est chaufféejusqu'à 1600 C, par exemple. Il est donc néces-
saire d'utiliser une plaque de base faite d'un matériau approprié tel que la 1o céramique qui peut supporter un traitement thermique à une température aussi élevée. De plus, il est assez difficile de pratiquer des trous dans une carte multicouche aussi dure. C'est la raison pour laquelle, il faut placer un si grand nombre d'électrodes sur les coins de la carte multicouche de circuits
traitée afin de rendre les circuits disposés en couches électriquement con-
ducteurs entre eux.
La présente invention a pour but d'éliminer les défauts et
inconvénientsde l'art antérieur. En conséquence, l'un des objets de l'in-
vention est de proposer un procédé unique, dans lequel on utilise une pâte électriquement conductrice, au lieu de la feuille de cuivre et du procédé de gravure classiques, pour former des circuits sur l'une ou les deux faces d'une plaque de base, c'est-à-dire que la pâte est impriméesur l'une ou les deux faces d'une plaque de base préimprégnée de façon à former des circuits sur celle-ci et est ensuite séchée, et puis plusieurs de ces plaques de base ainsi traitées sont disposées en couches et comprimées pour former une seule carte multicouche de circuits traitée, finalement transformée en une carte multicouche de circuits imprimés finie, spécialement adaptée aux appareils électroniques domestiques ou ménagers. Un autre objet de l'invention est d'utiliser une pâte de cuivre électriquement conductrice possédant une excellente conductivité thermique et que l'on puisse chauffer jusqu'à 150 C
approximativement, les particules de cuivre étant protégées contre l'oxyda-
tion grâce à un additif spécifique d'anthracène ou de ses dérivés. Dans ce procédé, le produit fini possède une excellente conductivité thermique et peut être fabriqué à un coût bien moins élevé qu'avec les autres pâtes à base de métal telles qu'une pâte d'argent électriquement conductrice, etc.
Un autre objet de l'invention est aussi d'appliquer la galvanisation élec-
-3 trolytique ou non-électrolytique aux circuits électriquement conducteurs de la pâte de cuivre pour obtenir ainsi le même effet qu'avec la feuille de cuivre. Un autre objet de l'invention est encore une carte multicouche de circuits imprimés composée de plus de quatre couches de plaques de base ce qui était en pratique difficile à réaliser en vue d. 'une utilisation dans
les appareils électroniques domestiques ou ménagers.
Succinctement, l'invention comporte les étapes suivantes: revête-
ment de l'une ou des deux faces d'une plaque de base préimprégnée électri-
quement isolée avec une pâte électriquement conductrice pour former des circuits électriquement conducteurs sur celle-ci; séchage de la plaque de base de circuits traitée; disposition en couches et compression de plusieurs de ces plaques de base ainsi traitées pour former une seule carte multicouche de circuits traitée; aménagement de trous dans la carte unique multicouche de circuits traitée, les trous traversant celle-ci dans le sens de l'épaisseur; et puis-traitement des trous avec un élément électriquement conducteur pour former une série de circuits électriquement conducteurs
entre eux à l'intérieur de la carte multicouche. Un autre aspect de l'inven-
tion comporte les étapes suivantes: impression de l'une ou des deux faces d'une plaque de base préimprégnée électriquement isolée avec une pâte électriquement conductrice de manière à former des circuits électriquement
conducteurs sur celle-ci; galvanisation des circuits électriquement conduc-
teurs de la plaque de base avec un matériau spécifique électriquement con-
ducteur; séchage de la plaque de base ainsi traitée; disposition en cou-
ches et compression de plusieurs de ces plaques de base traitées pour former une seule carte multicouche imprimée; aménagement de trous dans la carte
multicouche imprimée, les trous traversant celle-ci dans le sens de l'épais-
seur; et puis traitement des trous avec un matériau électriquement conduc-
teur pour former une série de circuits électriquement conducteurs entre
eux à l'intérieur de la carte multicouche.
Les autres caractéristiques et avantages ressortiront de la des-
cription suivante de l'invention en référence aux modes de réalisation préférés illustrés par les dessins annexés, dans lesquels:
- la figure 1 est une vue éclatée en élévation latérale des cou-
ches de plaques de base électriquement isolées représentées en coupe ver-
ticale revêtues chacune d'une pâte électriquement conductrice selon l'in-
vention;
- la figure 2 est une vue en élévation représentée en coupe ver-
ticale des couches assemblées et comprimées pour former une seule carte
multicouche imprimée; -
- la figure 3 est une vue en élévation latérale représentée en coupe verticale de la carte unique multicouche imprimée munie de trous verticaux; - la figure 4 est une vue en élévation latérale représentée en coupe verticaie de la carte unique multicouche de circuits traitée dont les trous ont été traités avec un matériaux électriquement conducteur; - la figure 5 est une vue en élévation latérale représentée en
coupe verticale de la carte unique multicouche imprimée entièrement recou-
verte d'un enrobage; - la figure 6 est une vue en élévation latérale représentée en coupe verticale d'une plaque de base électriquement isolée revêtue sur l'une de ses faces d'une pâte électriquement conductrice selon un second mode de réalisation de l'invention; - la figure 7 est une vue en élévation latérale représentée en coupe verticale de la plaque de base électriquement isolée masquée par une couche de revêtement isolant; - la figure 8 est une vue en élévation latérale representée en
coupe verticale de la plaque de base ainsi traitée dont les circuits électri-
quement conducteurs ont été galvanisés au cuivre; - la figure 9 est une vue en élévation latérale représentée en coupe verticale d'une plaque -de base de- circuits traitée dont le revêtement isolant a été oté par rapport à l'état représenté sur la figure 8; - la figure 10 est une vue en élévation latérale représentée en coupe verticale de plusieurs plaques de base de circuits traitées disposées
en couches et comprimées en une seule plaque multicouche de circuits trai-
tée; - la figure 11 est une vue en élévation latérale représentée en coupe verticale de la carte unique multicouche de circuits traitée munie de trous; - la figure 12 est une vue en élévation latérale représentée en coupe verticale de la carte unique multicouche de circuits traitée dont les trous ont été traités avec un matériau électriquement conducteur pour
former une série de circuits électriquement conducteurs entre eux à l'in-
térieur de la carte; et - la figure 13 est une vue en élévation latérale représentée en coupe verticale de la carte unique multicouche de circuits ainsi traitée
finalement entièrement revêtue d'un enrobage.
En référence aux figures 1 à 5, des plaques électriquement isolées
1, en nombre prédéterminé, sont des plaques de base préimprégnées consti-
tuées, par exemple, d'une résine époxy. Comme le montre la figure 1, les plaques électriquement isolées 1 sont revêtues sur une ou les deux faces
d'une pâte électriquement conductrice 2 imprimée de façon à former des cir-
cuits électriquement conducteurs sur les plaques 1. Les plaques préimpré-
gnées électriquement conductrices 1 sont constituées d'une résine synthéti-
que mélangée à un matériau de renforcement et sont plus ou moins molles à température ambiante. La pâte électriquement conductrice 2 peut être une pâte d'argent, de carbone ou de cuivre. Parmi ces pâtes, il est préférable d'utiliser une pâte de cuivre telle que décrite dans le brevet américain n 4 353 816 délivré au nom de la même demanderesse, parce qu'elle présente une conductivité éléctrique suffisante et en raison de son faible coût. La pâte de cuivre contient 15-30 pourcents en poids d'un seul type de résine mélangé à 0,2-5, de préférence 0,23-1,6 pourcents, en poids d'un additif spécifique choisi parmi l'anthracène et ses dérivés. L'additif peut être de préférence de l'anthracène et de l'acide anthracène carboxylique et en
second choix de l'anthradine et puis de l'acide anthranilique.
Pour fabriquer la carte de circuits imprimés à 4 couches 4
représentée par les figures 4 et 5, on utilise quatre plaques préimpré-
gnées électriquement isolées 1 telles que représentées à la figure 1. La
première et la seconde plaques du haut sont imprimées avec la pâte électri-
quement conductrice 2 sur leur face supérieure seulement. La troisième pla-
que est imprimée avec la pâte sur ses deux faces et la plaque du bas uni-
quement sur sa face inférieure. L'épaisseur de la pâte 2 est de préférence d'environ 10 microns. Les circuits électriquement conducteurs 3 sont ainsi formés respectivement sur les plaques 1, et puis ces plaques sont séchées pour durcissement à une température de l'ordre de 800C pendant environ 30 minutes. Dans ce cas, si la pâte électriquement conductrice est mélangée à une poudre d'argent ou de carbone au lieu d'une poudre de cuivre, ii n'y a pas de problème d'oxydation de la pâte. Mais si la pâte est mélangée à
une poudre de cuivre, la poudre de cuivre s'oxydera au point que la conduc-
tivité électrique de la pâte sera extrêmement détériorée. Selon l'invention, la pâte électriquement conductrice 2 à base de poudre de cuivre est proté- gée de l'oxydation par un additif spécifique tel que l'anthracène ou son dérivé incorporé à la pâte. La pâte spécifique 2 à base de poudre de cuivre conservera par conséquent une conductivité électrique suffisante après le traitement thermique et en outre la résistance électrique des circuits conducteurs 3 aura pratiquement la même propriété que celle des circuits
électriquement conducteurs constitués selon la technique classique de gra-
vure sur feuille de cuivre.
Les plaques préimprégnées électriquement isolées 1 ainsi traitées sont ensuite disposées en couches et comprimées en haut et en bas comme l'indiquent les flèches A et B représentées sur la figure 2 tandis que ces plaques 1 sont séchées à une température de l'ordre de 1700C pendant environ -60 minutes. Grâce à ce procédé, les plaques de base préimprégnées 1 et les circuits électriquement conducteurs 3 durcissent et se fixent les uns
aux autres pour former une seule carte multicouche de circuits 4 traitée.
Ensuite, ainsi qu'il est représenté à la figure 3, la carte multicouche de circuits 4 traitée est pourvue de trous 5 traversant chacun la carte 4 dans le sens de l'épaisseur du haut 4a en bas 4b de celle-ci
pour rendre les circuits respectifs 3 électriquement conducteurs entre eux.
Puis la carte 4 est entièrement masquée à l'exception des trous 5 et de leurs pourtours supérieurs et inférieurs à l'aide d'un revêtement isolant R. Puis, comme il est représenté à la figure 4, les faces internes des trous 5 et leurs pourtours inférieurs et supérieurs sont munis d'un
conducteur électrique 6 pour rendre les circuits 3 électriquement conduc-
teurs entre eux. La conductivité peut être assurée par un placage non-
électrolytique ou un remplissage à l'aide d'un matériau conducteur approprié tel qu'une pâte d'argent ou une pâte de cuivre. Une fois les trous 5 rendus
conducteurs de cette manière, le revêtement isolant est oté de la carte 4.
On obtient ainsi une carte unique multicouche de circuits imprimés 4. Pour assurer ensuite à la carte finie une longue durée de conservation, un enrobage F est appliqué sur la totalité de la carte 4 comme indiqué à la
figure 5. Cet enrobage F peut être à base de résine ou d'imidazole.
Selon la description ci-dessus, la carte unique multicouche de
circuits imprimés 4 de-l'invention est obtenue par un seul revêtement de
chacune des plaques préimprégnées isolées 1 à l'aide d'une pâte électrique-
ment conductrice 2 pour former un circuit électriquement conducteur sur chacune d'elles et puis en disposant en couches un nombre prédéterminé de plaques 1 ainsi traitées. Il est clair par conséquent, que la fabrication
de la carte imprimée multicouche 4 peut- être facilitée en évitant les pro-
cédés compliqués que requiert la technique classique de gravure sur feuille
de cuivre. La carte multicouche de circuits imprimés 4 ainsi obtenue pos-
sède une précision suffisante pour être utilisée dans les appareils élec-
troniques domestiques ou ménagers.
Maintenant, en référence aux figures 6 à 13 illustrant un autre
mode de réalisation de l'invention, quatre plaques de base 11 sont respec-
tivement transformées en une carte de circuits imprimés à 4 couches 14 comme dans le cas du premier mode de réalisation de l'invention illustré
par les figures1 à 5.
Tout d'abord, en référence aux figures 6 à 9 montrant la fabrica-
tion de la plaque de base supérieure 11 de la carte de circuits imprimés à 4 couches 14, une pâte électriquement conductrice 12 est imprimée sur la face supérieure de la plaque de base préimprimée électriquement isolée 11 en une couche d'environ 10 microns d'épaisseur pour y former un circuit électriquement conducteur 13, puis la plaque de base traitée 11 est séchée à une température de l'ordre de 80eC pendant environ 30 mintesafin de durci la plaque de base isolée 11 et la pâte 12. Ensuite, comme le montre la figure7, la plaque de base isolée 11 eSt masquée à l'aide dé revitement isolant R à l'exception de la portion de circuit éleetriquement conducteur 13. Ensuite, comme indiqué à la figure 8, on applique asur la plaque masquée 11 le placage de cuivre électrolytique ou non-électrolytique, et puis la couche C constituée d'environ 5 microns de cuivre électrolyse est fornée sur la portion de circuit nue 13 de la plaque de base 11. Dans ce cas, la
même couche de cuivre électrolysé est appliquée sur la pâte de euivre cgn-
ductrice 12. Cependant, le placage de cuivre électrolytique ou non-
électrolytique n'est pas nécessaire si une pâte électriquement eonductrice d'argent ou de carbone est utilisée. La plaque de base 11 traitée est donc
formée d'un circuit électriquement conducteur 13 dont l'épaisseur est appro-
ximativement de 15 microns en raison des 10 microns d'épaisseur du circuit et des 5 microns de placage de cuivre électrolysé C. Ensuite, comme le montre la figure 9, on 8te le revêtement isolant R de la plaque de base 11, et le processus de fabrication de la plaque de base isolée 11 est ainsi terminé. Les étapes de traitement au catalyseur et de masquage peuvent être éliminées,
en cas de placage de la pâte électriquement conductrice 2 exclusivement.
La seconde plaque de base isolée 11 est traitée de façon à former un circuit 13 sur sa face supérieure exactement de la même manière que la plaque de base isolée 11 du haut mentionnée ci-dessus. La troisième plaque de base isolée 11 est traitée de manière identique de façon à former des circuits 13 sur ses deux faces, et puis la quatrième plaque 11 du bas est
traitée pour former un circuit 13 sur sa face inférieure.
Les quatre plaques de base 11 ainsi respectivement munies de leurs circuits 13 sont ensuite, commele montre la figure 10, disposées en couches et comprimées en haut et en bas suivant les flèches B et D tandis qu'elles
sont séchées à une température de l'ordre de 1700 C pendant environ 60 minutes.
Il en résulte que les quatre plaques de base 11 traitées sont sisposées en couches fixées les unes aux autres pour former une seule carte multicouche
de circuits 14 traitée et durcie.
Ensuite, ainsi qu'il est représenté à la figure 11, la carte unique multicouche de circuits 14 traitée est pourvue de trous 15 traversant celle-ci dans le sens de l'épaisseur pour rendre les circuits disposés en
couches 13 électriquement conducteurs entre eux. Puis la carte unique multi-
couche de circuits est masquée à l'aide du revêtement isolant R à l'excep-
tion des faces internes des trous 15 et de leurs pourtours en haut et en bas
de la carte 14.
Ensuite, comme indiqué à la figure 12, un conducteur électrique 16 est appliqué sur les faces internes des trous 15 et leurs pourtours. Ce procédé peut inclure un placage de cuivre sur les faces internes des trous ou le remplissage des trous 15 avec une pâte d'argent ou de cuivre, et puis le revêtement isolant R est ôté de la carte 14. Les circuits 13 disposés en couches de la carte unique 14 sont ainsi rendus électriquement conducteurs entre eux, et une carte unique multicouche de circuits imprimés 14 est ainsi
obtenue. Enfin, comme indiqué à la figure 13, la carte multicouche de cir-
cuits imprimés 14 est protégée par un enrobage F à base de résine ou d'imi-
dazole appliqué sur la totalité de la carte.
En résumé, selon ce mode de réalisation, une pâte de cuivre élec-
triquement conductrice est imprimée sur les faces de plaques de base électri-
quement isolées pour former sur celles-ci des circuits électriquement conducteurs et un placage de finition en cuivre est appliqué sur ces derniers,
qui doivent être disposés en couches pour produire une seule carte multi-
couche de circuits imprimés. La carte unique multicouche de circuits imprimés fabriquée selon ce procédé présente une excellente propriété comparativement au produit fabriqué selon la technique classique de gravure sur feuille de cuivre et est en outre fabriquée plus facilement, plus rapidement et à un
coût moins élevé.
A partir de la description ci-dessus, d'autres modes de réalisa-
tion, variantes et modifications deviendront évidentes pour l'homme de
l'art.

Claims (11)

REVENDICATIONS
1. Procédé de fabrication d'une carte multicouche de circuits imprimés (14), caractérisé en ce qu'il comporte les étapes suivantes: impression d'une pâte électriquement conductrice (12) sur l'une ou les deux faces de plaques de base préimprégnées électriquement isolées (11) en nombre prédéterminé pour former des circuits électriquement conducteurs (13) sur les plaques (11); séchage desdites plaques de base de circuits traitées;
disposition en couches et compression des plaques de base de circuits trai-
tées (11) pour former une carte unique multicouche (14); aménagement de
trous (15) dans ladite carte unique multicouche, ces trous traversant celle-
ci dans le sens de l'épaisseur; et application d'un conducteur électrique
(16) sur les faces internes desdits trous pour rendre lesdits circuits dis-
posés en couches électriquement conducteurs entre eux à l'intérieur de la-
dite carte unique multicouche.
2. Procédé selon la revendication 1, caractérisé en ce que ladite carte unique multicouche se compose de quatre couches de ces plaques de
base électriquement isolées.
3. Procédé selon la revendication 1, caractérisé en ce que la
pâte électriquement conductrice (12) est constituée d'une résine époxy.
4. Procédé de fabrication d'une carte multicouche de circuits imprimés (14),t'caractérisé en ce qu'il comporte les étapes suivantes: impression d'une pâte électriquement conductrice (12) sur l'une ou les deux faces de plaques de base préimprégnées électriquement isolées (11) en nombre prédéterminé pour former des circuits électriquement conducteurs (13) sur les plaques (11); placage sur lesdits circuits électriquement conducteurs d'un élément ayant la propriété d'augmenter la conductivité électrique desdits circuits; séchage desdites plaques de circuits traitées; disposition en couches et compression de ces plaques de base de circuits traitées pour former une carte unique multicouche (14); aménagement de
trous (15) dans ladite carte unique multicouche, ces trous traversant celle-
ci dans le sens de l'épaisseur; et application d'un conducteur électrique
(16) sur les faces internes desdits trous pour rendre lesdits circuits dis-
posés en couches conducteurs entre eux à l'intérieur de ladite carte unique multicouche.
5. Procédé selon la revendication 1 ou 4, caractérisé en ce qu'il
comporte aussi une étape de revêtement complet de ladite carte unique multi-
couche à l'aide d'un enrobage (F).
6. Procédé selon la revendication 5, caractérisé en ce que ledit
enrobage contient une résine ou de l'imidazole.
7. Procédé selon la revendication 4, caractérisé en ce que les- dites plaques de base de circuits traitées sont séchées à une température
de 80 C approximativement pendant environ 30 minutes.
8. Procédé selon la revendication 4, caractérisé en ce que ladite
étape de placage comporte un placage de cuivre non-électrolytique.
9. Procédé selon la revendication 1 ou 4, caractérisé en ce que
ladite pâte électriquement conductrice contient du cuivre.
10. Procédé selon la revendication 9, caractérisé en ce que ladite pâte de cuivre électriquement conductrice eontient 70-85 % en poids de poudre de cuivre, 15-30 % en poids d'au moins un élément sélectionné dans le groupe comprenant les résines phénoliques, les résines époxy, les résines polyester et les résines xylène, et un additif spécifique choisi parmi l'anthracène
et ses dérivés.
11. Procédé selon la revendication 8, caractérisé en ce que le
placage de cuivre non-électrolytique est réalisé après avoir masqué les-
dites plaques de base au moyen d'un revêtement isolant.(R) à l'exception des circuits formés sur celle-ci, le revêtement isolant étant 8té desdites pl
ques de base une fois le placage fini.
FR8519339A 1984-12-31 1985-12-27 Procede de fabrication d'une carte multicouche de circuits imprimes Expired - Fee Related FR2575627B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59278116A JPS61159793A (ja) 1984-12-31 1984-12-31 基板に導電回路を形成する方法

Publications (2)

Publication Number Publication Date
FR2575627A1 true FR2575627A1 (fr) 1986-07-04
FR2575627B1 FR2575627B1 (fr) 1994-03-18

Family

ID=17592839

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8519339A Expired - Fee Related FR2575627B1 (fr) 1984-12-31 1985-12-27 Procede de fabrication d'une carte multicouche de circuits imprimes

Country Status (7)

Country Link
US (1) US4683653A (fr)
JP (1) JPS61159793A (fr)
KR (1) KR900000509B1 (fr)
DE (1) DE3545989A1 (fr)
FR (1) FR2575627B1 (fr)
GB (1) GB2169848B (fr)
NL (1) NL8503556A (fr)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4781600A (en) * 1986-06-25 1988-11-01 Yazaki Corporation Junction box and a process of assembling the same
US4837050A (en) * 1986-09-30 1989-06-06 Asahi Chemical Research Laboratory Co., Ltd. Method for producing electrically conductive circuits on a base board
US4758922A (en) * 1986-11-14 1988-07-19 Matsushita Electric Industrial Co., Ltd. High frequency circuit having a microstrip resonance element
EP0399161B1 (fr) * 1989-04-17 1995-01-11 International Business Machines Corporation Structure de circuit multicouche
US4991060A (en) * 1989-11-24 1991-02-05 Nippon Cmk Corporation Printed circuit board having conductors interconnected by foamed electroconductive paste
US5030499A (en) * 1989-12-08 1991-07-09 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5123164A (en) * 1989-12-08 1992-06-23 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
US5376403A (en) * 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5853622A (en) * 1990-02-09 1998-12-29 Ormet Corporation Transient liquid phase sintering conductive adhesives
US5146674A (en) * 1991-07-01 1992-09-15 International Business Machines Corporation Manufacturing process of a high density substrate design
CA2055148C (fr) * 1991-10-25 2002-06-18 Alain Langevin Methode utilisee pour obtenir un contact electrique sur un support
JP2840493B2 (ja) * 1991-12-27 1998-12-24 株式会社日立製作所 一体型マイクロ波回路
US5311407A (en) * 1992-04-30 1994-05-10 Siemens Components, Inc. Printed circuit based for mounted semiconductors and other electronic components
US6488869B2 (en) * 1997-04-08 2002-12-03 Matsushita Electric Industrial Co., Ltd. Conductive paste, its manufacturing method, and printed wiring board using the same
US6016005A (en) 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US5950303A (en) * 1998-04-03 1999-09-14 The United States Of America As Represented By The Secretary Of The Air Force Method and fixturing to perform two side laminations of stacked substrates forming 3-D modules
US7152315B1 (en) 2001-03-20 2006-12-26 Visteon Global Technologies, Inc. Method of making a printed circuit board
DE102005034895B3 (de) * 2005-07-26 2006-12-07 Webasto Ag Verfahren zum Aufbringen von Leiterbahnen auf Kunststoffbauteilen, insbesondere transparenten Kunststoffbauteilen
JP4137112B2 (ja) * 2005-10-20 2008-08-20 日本テキサス・インスツルメンツ株式会社 電子部品の製造方法
DE102005050314A1 (de) * 2005-10-20 2007-04-26 Tyco Electronics Amp Gmbh Verbindungsvorrichtung zur Verbindung eines elektrischen Leiters mit einer Anschlussleitung mit einem Diodenbauelement
US8074349B2 (en) * 2009-04-16 2011-12-13 Carestream Health, Inc. Magnetic hold-down for foil substrate processing
KR20100125805A (ko) * 2009-05-21 2010-12-01 삼성전기주식회사 방열기판 및 그 제조방법
US9084382B2 (en) * 2012-10-18 2015-07-14 Infineon Technologies Austria Ag Method of embedding an electronic component into an aperture of a substrate
CN113163628B (zh) * 2021-04-29 2022-11-15 成都天锐星通科技有限公司 线路板结构及其制程方法
WO2024211517A1 (fr) * 2023-04-05 2024-10-10 Atlas Magnetics Inc. Procédé et appareil pour de nouveaux matériaux de noyau magnétique haute performance

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1552207A (fr) * 1967-11-22 1969-01-03
DE2047204A1 (de) * 1969-12-18 1971-06-16 Ibm Mehrschichtige Leiterplatte
EP0046978A2 (fr) * 1980-09-02 1982-03-10 Robert Bürkle GmbH & Co. Procédé de fabrication de plaquettes de circuit à couches multiples et appareillage
US4327124A (en) * 1978-07-28 1982-04-27 Desmarais Jr Raymond C Method for manufacturing printed circuits comprising printing conductive ink on dielectric surface

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2600343A (en) * 1948-10-07 1952-06-10 Kenyon Instr Company Inc Method of making conductive patterns
DE1765037U (de) * 1958-02-14 1958-04-17 Max Grundig Schaltungsplatte mit in der technik der gedruckten schaltungen aufgebrachten strombahnen.
US3075866A (en) * 1958-06-19 1963-01-29 Xerox Corp Method of making printed circuits
JPS4976073A (fr) * 1972-11-27 1974-07-23
US3951713A (en) * 1973-12-19 1976-04-20 Fortin Laminating Corporation Method and apparatus for insulating electrically conductive elements
JPS50151971A (fr) * 1974-05-31 1975-12-06
JPS5193394A (ja) * 1975-02-13 1976-08-16 Dodenyososeibutsu
JPS52131160A (en) * 1976-04-26 1977-11-02 Nippon Electric Co Multilayer circuit substrate
DE2728465C2 (de) * 1977-06-24 1982-04-22 Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt Gedruckte Schaltung
JPS5449566A (en) * 1977-09-27 1979-04-18 Tokyo Shibaura Electric Co Throughhhole multilayer printed wiring board
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
US4457861A (en) * 1979-12-13 1984-07-03 Additive Technology Corporation Method, materials and apparatus for manufacturing printed circuits
JPS56103260A (en) * 1980-01-22 1981-08-18 Asahi Kagaku Kenkyusho:Kk Conductive paint containing copper powder
US4327126A (en) * 1980-11-10 1982-04-27 Ralph Ogden Method of making printed circuit boards
US4406826A (en) * 1981-03-05 1983-09-27 W. R. Grace & Co. Heat curable conductive ink
DE3130159C2 (de) * 1981-07-30 1987-02-05 Preh, Elektrofeinmechanische Werke Jakob Preh Nachf. Gmbh & Co, 8740 Bad Neustadt Verfahren zur Herstellung von Leiterplatten
JPS5911700A (ja) * 1982-07-12 1984-01-21 株式会社日立製作所 セラミツク多層配線回路板
GB2134136B (en) * 1983-01-19 1986-03-26 Shell Int Research An electronic conduit and a method of manufacturing it
US4591220A (en) * 1984-10-12 1986-05-27 Rollin Mettler Injection molded multi-layer circuit board and method of making same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1552207A (fr) * 1967-11-22 1969-01-03
DE2047204A1 (de) * 1969-12-18 1971-06-16 Ibm Mehrschichtige Leiterplatte
US4327124A (en) * 1978-07-28 1982-04-27 Desmarais Jr Raymond C Method for manufacturing printed circuits comprising printing conductive ink on dielectric surface
EP0046978A2 (fr) * 1980-09-02 1982-03-10 Robert Bürkle GmbH & Co. Procédé de fabrication de plaquettes de circuit à couches multiples et appareillage

Also Published As

Publication number Publication date
GB2169848A (en) 1986-07-23
FR2575627B1 (fr) 1994-03-18
NL8503556A (nl) 1986-07-16
US4683653A (en) 1987-08-04
DE3545989A1 (de) 1986-07-03
KR860005566A (ko) 1986-07-23
GB2169848B (en) 1989-05-04
KR900000509B1 (ko) 1990-01-31
DE3545989C2 (fr) 1989-11-09
GB8531439D0 (en) 1986-02-05
JPH0240230B2 (fr) 1990-09-10
JPS61159793A (ja) 1986-07-19

Similar Documents

Publication Publication Date Title
FR2575627A1 (fr) Procede de fabrication d'une carte multicouche de circuits imprimes
EP0152634B1 (fr) Procédé de fabrication d'une plaquette à circuit imprimé
US4722765A (en) Process for preparing printed circuits
US6189200B1 (en) Method for producing multi-layered chip inductor
CN105722302B (zh) 嵌入凸台金属基的电路板及其加工方法
JP4741616B2 (ja) フォトレジスト積層基板の形成方法
JPS63500133A (ja) 配線基板材料
GB2400493B (en) Plated terminations
EP1215948A3 (fr) Méthode de fabrication d'un substrat multicouche et substrat multicouche fabriqué par la méthode de fabrication
JP2009295656A (ja) フレキシブル配線板用基板及びその製造方法
WO1999003113A1 (fr) Puce comprenant un thermistor a coefficient de temperature positif et procede de fabrication
FR2536945A1 (fr) Procede de fabrication d'une plaquette de circuit imprime
EP1139352B1 (fr) Procédé de fabrication d'une thermistance à puce ctp
CN1302545C (zh) 具有电镀电阻器的印刷电路板及其制造方法
CN100555619C (zh) 基板表面处理结构及其制作方法
JP2002280744A5 (fr)
TWI299247B (en) Substrate with surface process structure and method for manufacturing the same
JPS6014416A (ja) 電子部品の製造方法
JPH02146793A (ja) 印刷回路基板の製造方法
JPH09312232A (ja) 積層チップインダクタの製造方法
JP2004327739A (ja) 積層型電子部品およびその製法
TWI354521B (fr)
JP2001168147A5 (fr)
FR2498412A1 (fr) Procede de fabrication de circuits imprimes base sur le principe du depot du reseau conducteur sur un outillage specifique reutilisable et du transfert de ce depot sur le support isolant
JP4822725B2 (ja) 積層体の製造方法

Legal Events

Date Code Title Description
ST Notification of lapse